KR100843272B1 - 반도체 집적회로장치 - Google Patents
반도체 집적회로장치 Download PDFInfo
- Publication number
- KR100843272B1 KR100843272B1 KR1020000053073A KR20000053073A KR100843272B1 KR 100843272 B1 KR100843272 B1 KR 100843272B1 KR 1020000053073 A KR1020000053073 A KR 1020000053073A KR 20000053073 A KR20000053073 A KR 20000053073A KR 100843272 B1 KR100843272 B1 KR 100843272B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- misfet
- capacitor
- well
- conductivity type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 title abstract description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 127
- 238000000034 method Methods 0.000 claims abstract description 77
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 238000009825 accumulation Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 77
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 17
- 238000005121 nitriding Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 5
- 150000004767 nitrides Chemical class 0.000 claims 4
- 239000010408 film Substances 0.000 description 170
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
- H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (47)
- 반도체기판에제 1 MISFET와, 제 2 MISFET와 용량소자를 구비하는 반도체집적회로장치에 있어서,상기 제 1 MISFET는,상기 반도체기판상에 형성된 제 1 게이트 절연막과,상기 제 1 게이트 절연막상에 형성된 제 1 게이트 전극을 갖고,상기 제 2 MISFET는,상기 반도체기판상에 형성되고, 또한, 상기 제 1 게이트 절연막보다 막두께가 두꺼운 제 2 게이트 절연막과,상기 제 2 MISFET의 제 2 게이트 절연막상에 형성된 제 2 게이트 전극을 갖고,상기 용량소자는,상기 반도체기판에 형성된 웰과,상기 웰상에 형성된 상기 제 2 게이트 절연막과,상기 용량소자의 제 2 게이트 절연막상에 형성된 제 3 게이트 전극을 갖고,상기 웰은 상기 용량소자의 2개의 전극 중 한쪽의 전극으로서 작용하고,상기 제 3 게이트 전극은 상기 용량소자의 다른 쪽의 전극으로서 작용하는 것을 특징으로 하는 반도체집적회로장치.
- 청구항 1에 있어서,상기 제2 및 제3 게이트 전극은 다결정 실리콘막으로 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 2에 있어서,상기 제2 및 제3 게이트 전극의 상기 다결정 실리콘막상에는 실리사이드막이 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 제2 MISFET 및 상기 용량 소자의 제2 게이트 절연막은 산화 실리콘막으로 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 제2 MISFET 및 상기 용량 소자의 제2 게이트 절연막에는 질화처리가 실시되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 반도체기판에,제 1 MISFET와, 제 2 MISFET와 용량소자를 구비하는 반도체집적회로장치에 있어서,상기 제1 MISFET는,상기 반도체 기판에 형성된 제1 도전형의 제1 웰과.상기 제1 웰상에 형성된 제1 게이트 절연막과,상기 제1 MISFET의 제1 게이트 절연막상에 형성되고 또한, 상기 제1 도전형과 반대의 도전형인 제2 도전형의 제1 게이트 전극을 갖고,상기 제2 MISFET는,상기 반도체 기판에 형성된 상기 제1 도전형의 제2 웰과,상기 제2 웰상에 형성되고 또한, 상기 제1 게이트 절연막보다 막두께가 두꺼운 제2 게이트절연막과,상기 제2 MISFET의 제2 게이트 절연막상에 형성되고 또한, 상기 제2 도전형의 제2 게이트 전극을 갖고,상기 용량 소자는,상기 반도체 기판에 형성된 상기 제1 도전형의 제3 웰과,상기 제3 웰상에 형성된 상기 제2 게이트 절연막과,상기 용량 소자의 제2 게이트 절연막상에 형성되고 또한, 상기 제1 도전형의 제3 게이트 전극을 갖고,상기 제3 웰은, 상기 용량 소자의 2개의 전극 중 한쪽의 전극으로서 작용하고,상기 제3 게이트 전극은 상기 용량 소자의 다른 쪽의 전극으로서 작용하는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 6에 있어서,상기 제1 도전형은 n형이고,상기 제2 도전형은 p형인 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 6에 있어서,상기 제2 게이트 전극 및 상기 제3 게이트 전극은 다결정 실리콘막으로 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 8에 있어서,상기 제2 게이트 전극 및 상기 제3 게이트 전극의 상기 다결정 실리콘막상에는 실리사이드막이 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 6에 있어서,상기 제2 MISFET 및 상기 용량 소자의 제2 게이트 절연막은 산화 실리콘막으로 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 10에 있어서,상기 제2 MISFET 및 상기 용량 소자의 제2 게이트 절연막에는 질화처리가 실시되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 반도체기판에,제 1 MISFET와, 제 2 MISFET와, 제 3 MISFET와, 용량소자를 구비하는 반도체집적회로장치에 있어서,상기 제1 MISFET는,상기 반도체 기판에 형성된 제1 도전형의 제1 웰과,상기 제1 웰상에 형성된 제1 게이트 절연막과,상기 제1 게이트 절연막상에 형성되고 또한, 상기 제1 도전형과 반대의 도전형인 제2 도전형의 제1 게이트 전극과,상기 제1 웰에 형성된 상기 제2 도전형의 제1 반도체 영역을 갖고,상기 제2 MISFET는,상기 반도체 기판에 형성된 상기 제1 도전형의 제2 웰과,상기 제2 웰상에 형성되고 또한, 상기 제1 게이트 절연막보다 막두께가 두꺼운 제2 게이트 절연막과,상기 제2 MISFET의 제2 게이트 절연막상에 형성되고 또한, 상기 제2 도전형의 제2 게이트 전극과,상기 제2 웰에 형성된 상기 제2 도전형의 제2 반도체 영역을 갖고,상기 용량 소자는,상기 반도체 기판에 형성된 상기 제1 도전형의 제3 웰과,상기 제3 웰상에 형성된 상기 제2 게이트 절연막과,상기 용량 소자의 제2 게이트 절연막상에 형성되고 또한, 상기 제1 도전형의 제3 게이트 전극과,상기 제3 웰에 형성된 상기 제1 도전형의 제3 반도체 영역을 갖고,상기 제3 MISFET는,상기 반도체 기판에 형성된 제2 도전형의 제4 웰과,상기 제4 웰상에 형성된 상기 제2 게이트 절연막과,상기 제3 MISFET의 상기 제2 게이트 절연막상에 형성되고 또한, 상기 제1 도전형의 제4 게이트 전극과,상기 제4 웰에 형성된 상기 제1 도전형의 제4 반도체 영역을 갖고,상기 제3 웰은, 상기 제3 반도체 영역을 개재하여 급전되는, 상기 용량 소자의 2개의 전극 중 한쪽의 전극으로서 작용하고,상기 제3 게이트 전극은, 상기 용량 소자의 다른 쪽의 전극으로서 작용하고,상기 제2 웰 및 상기 제3 웰은 동일 공정으로 형성되고 있고,상기 제2 MISFET, 상기 제3 MISFET 및 상기 용량 소자의 제2 게이트 절연막은 동일 공정으로 형성되고 있고,상기 제3 게이트 전극 및 상기 제4 게이트 전극은 동일 공정으로 형성되고 있고,상기 제3 반도체 영역 및 상기 제4 반도체 영역은 동일 공정으로 형성되고 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 12에 있어서,상기 용량소자상에 형성된 절연막과,상기 절연막 중에 형성되고 또한, 상기 제3 반도체 영역과 접속하는 플러그와,상기 절연막상에 형성되고 또한, 상기 플러그와 접속하는 배선을 갖고,상기 용량 소자의 2개의 전극 중 한쪽의 전극으로의 급전은, 상기 배선, 상기 플러그 및 상기 제3 반도체 영역을 개재하여 행해지는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 12에 있어서,상기 제1 도전형은 n형이고,상기 제2 도전형은 p형인 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 12에 있어서,상기 제2 및 제3 게이트 전극은 다결정 실리콘막으로 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 15에 있어서,상기 제2 및 제3 게이트 전극의 상기 다결정 실리콘막상에는 실리사이드막이 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 12에 있어서,상기 제2 MISFET 및 상기 용량 소자의 제2 게이트 절연막은, 산화 실리콘막으로 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 17에 있어서,상기 제2 MISFET 및 상기 용량 소자의 제2 게이트 절연막에는, 질화처리가 실시되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 반도체기판에제 1 MISFET와, 제 2 MISFET와 용량소자를 구비하는 반도체집적회로장치로서,상기 제1 MISFET는,상기 반도체 기판에 형성된 제2 도전형의 제1 웰과,상기 제1 웰상에 형성된 제1 게이트 절연막과,상기 제1 게이트 절연막상에 형성되고 또한, 상기 제2 도전형과 반대의 도전형인 제1 도전형의 제1 게이트 전극과,상기 제1 웰에 형성된 상기 제1 도전형의 제1 반도체 영역을 갖고,상기 제2 MISFET는,상기 반도체 기판에 형성된 상기 제2 도전형의 제2 웰과,상기 제2 웰상에 형성되고 또한, 상기 제1 게이트 절연막보다 막두께가 두꺼운 제2 게이트 절연막과,상기 제2 MISFET의 제2 게이트 절연막상에 형성되고 또한, 상기 제1 도전형의 제2 게이트 전극과,상기 제2 웰에 형성된 상기 제1 도전형의 제2 반도체 영역을 갖고,상기 용량 소자는,상기 반도체 기판에 형성된 상기 제2 도전형의 제3 웰과,상기 제3 웰상에 형성된 상기 제2 게이트 절연막과,상기 용량 소자의 제2 게이트 절연막상에 형성되고 또한, 상기 제1 도전형의 제3 게이트 전극과,상기 제3 웰에 형성된 상기 제1 도전형의 제3 반도체 영역을 갖고,상기 제3 게이트 전극하의 상기 제3 웰에는 상기 제1 도전형의 불순물이 주입되어 있고.상기 제3 웰은, 상기 제3 반도체 영역을 개재하여 급전되는, 상기 용량 소자의 2개의 전극 중 한쪽의 전극으로서 작용하고,상기 제3 게이트 전극은, 상기 용량 소자의 다른 쪽의 전극으로서 작용하고,상기 제2 웰 및 상기 제3 웰은 동일 공정으로 형성되고 있고,상기 제2 MISFET 및 상기 용량 소자의 제2 게이트 절연막은 동일 공정으로 형성되어 있고,상기 제2 게이트 전극 및 상기 제3 게이트 전극은 동일 공정으로 형성되고 있고,상기 제2 반도체 영역 및 상기 제3 반도체 영역은 동일 공정으로 형성되고 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 19 기재의 반도체 집적회로 장치는 또한,상기 용량 소자상에 형성된 절연막과,상기 절연막안에 형성되고 또한, 상기 제3 반도체 영역과 접속하는 플러그와,상기 절연막상에 형성되고 또한, 상기 플러그와 접속하는 배선을 갖고,상기 용량 소자의 2개의 전극 중 한쪽의 전극으로의 급전은, 상기 배선, 상기 플러그 및 상기 제3 반도체 영역을 개재하여 행해지는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 19에 있어서,상기 제1 도전형은 n형이고,상기 제2 도전형은 p형인 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 19에 있어서,상기 제2 및 제3 게이트 전극은 다결정 실리콘막으로 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 22에 있어서,상기 제2 및 제3 게이트 전극의 상기 다결정 실리콘막상에는 실리사이드막이 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 19에 있어서,상기 제2 MISFET 및 상기 용량 소자의 제2 게이트 절연막은, 산화 실리콘막으로 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 24에 있어서,상기 제2 MISFET 및 상기 용량 소자의 제2 게이트 절연막에는 질화 처리가 실시되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 반도체기판에제 1 MISFET와, 제 2 MISFET와 용량소자를 구비하는 반도체집적회로장치로서,상기 제1 MISFET는,상기 반도체 기판에 형성된 제2 도전형의 제1 웰과,상기 제1 웰상에 형성된 제1 게이트 절연막과,상기 제1 게이트 절연막상에 형성되고 또한, 상기 제2 도전형과 반대의 도전형인 제1 도전형의 제1 게이트 전극과,상기 제1 웰에 형성된 상기 제1 도전형의 제1 반도체 영역을 갖고,상기 제2 MISFET는,상기 반도체 기판에 형성된 상기 제2 도전형의 제2 웰과,상기 제2 웰상에 형성되고 또한, 상기 제1 게이트 절연막보다 막두께가 두꺼운 제2 게이트 절연막과,상기 제2 MISFET의 제2 게이트 절연막상에 형성되고 또한, 상기 제1 도전형의 제2 게이트 전극과,상기 제2 웰에 형성된 상기 제1 도전형의 제2 반도체 영역을 갖고,상기 용량 소자는,상기 반도체 기판에 형성된 상기 제2 도전형의 제3 웰과,상기 제3 웰상에 형성된 상기 제2 게이트 절연막과,상기 용량 소자의 제2 게이트 절연막상에 형성되고 또한, 상기 제1 도전형의 제3 게이트 전극과,상기 제3 웰에 형성된 상기 제1 도전형의 제3 반도체 영역을 갖고,상기 제3 웰은, 상기 제3 반도체 영역을 개재하여 급전되는, 상기 용량 소자의 2개의 전극 중 한쪽의 전극으로서 작용하고,상기 제3 게이트 전극은, 상기 용량 소자의 다른 쪽의 전극으로서 작용하고,상기 제3 게이트 전극하의 상기 제3 웰에는 상기 제1 도전형의 불순물이 주입되어 있고,상기 용량 소자의 한계치 전압은, 상기 제2 MISFET의 한계치 전압보다 낮은 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 26 기재의 반도체 집적회로 장치는 또한,상기 용량 소자상에 형성된 절연막과,상기 절연막안에 형성되고 또한, 상기 제3 반도체 영역과 접속하는 플러그와,상기 절연막상에 형성되고 또한, 상기 플러그와 접속하는 배선을 갖고,상기 용량 소자의 2개의 전극 중 한쪽의 전극으로의 급전은, 상기 배선, 상기 플러그 및 상기 제3 반도체 영역을 개재하여 행해지는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 26에 있어서,상기 제1 도전형은 n형이고,상기 제2 도전형은 p형인 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 26에 있어서,상기 제2 및 제3 게이트 전극은 다결정 실리콘막으로 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 29에 있어서,상기 제2 및 제3 게이트 전극의 상기 다결정 실리콘막상에는 실리사이드막이 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 26에 있어서,상기 제2 MISFET 및 상기 용량 소자의 제2 게이트 절연막은, 산화 실리콘막으로 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 31에 있어서,상기 제2 MISFET 및 상기 용량 소자의 제2 게이트 절연막에는, 질화처리가 실시되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 용량 소자는 축적 영역을 사용하는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 용량 소자는, 반전 영역을 사용하는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 용량 소자는 아날로그 PLL 회로내의 용량 소자인 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 용량 소자는 필터 용량 소자인 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 제1 MISFET는 마이크로 프로세서 유니트를 구성하는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 제2 MISFET는, DRAM의 메모리 셀을 구성하는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 제2 MISFET는 SRAM의 메모리 셀을 구성하는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 제2 MISFET는 입력 회로 또는 출력 회로를 구성하는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 용량 소자는, 상기 제2 MISFET에 의해 구성된 복수의 회로에 둘러싸인 영역내에 존재하는 것을 특징으로 하는 반도체 집적회로 장치.
- 청구항 1에 있어서,상기 제1 게이트 절연막의 막두께는 3 nm이하인 것을 특징으로 하는 반도체 집적회로 장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP99-259460 | 1999-09-13 | ||
JP25946099A JP2001085625A (ja) | 1999-09-13 | 1999-09-13 | 半導体集積回路装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060138404A Division KR100840282B1 (ko) | 1999-09-13 | 2006-12-29 | 반도체 집적회로장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010030315A KR20010030315A (ko) | 2001-04-16 |
KR100843272B1 true KR100843272B1 (ko) | 2008-07-04 |
Family
ID=17334386
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000053073A KR100843272B1 (ko) | 1999-09-13 | 2000-09-07 | 반도체 집적회로장치 |
KR1020060138404A KR100840282B1 (ko) | 1999-09-13 | 2006-12-29 | 반도체 집적회로장치의 제조방법 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060138404A KR100840282B1 (ko) | 1999-09-13 | 2006-12-29 | 반도체 집적회로장치의 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (5) | US6433398B1 (ko) |
JP (1) | JP2001085625A (ko) |
KR (2) | KR100843272B1 (ko) |
TW (1) | TW480708B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100951272B1 (ko) | 2002-04-12 | 2010-04-02 | 엘피다 메모리, 아이엔씨. | 반도체 집적 회로 장치의 제조 방법 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3746669B2 (ja) * | 2000-10-17 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6621128B2 (en) * | 2001-02-28 | 2003-09-16 | United Microelectronics Corp. | Method of fabricating a MOS capacitor |
JP4083397B2 (ja) * | 2001-06-18 | 2008-04-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4492837B2 (ja) * | 2001-07-31 | 2010-06-30 | 株式会社日立製作所 | 半導体集積回路装置 |
US6828654B2 (en) * | 2001-12-27 | 2004-12-07 | Broadcom Corporation | Thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same |
JP4340040B2 (ja) * | 2002-03-28 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6966399B2 (en) * | 2002-11-26 | 2005-11-22 | Yamaha Motor Corporation, U.S.A. | Small vehicle with power steering assembly |
WO2004112145A1 (ja) | 2003-06-10 | 2004-12-23 | Fujitsu Limited | パンチスルー耐性を向上させた半導体集積回路装置およびその製造方法、低電圧トランジスタと高電圧トランジスタとを含む半導体集積回路装置 |
KR101036158B1 (ko) | 2003-07-29 | 2011-05-23 | 매그나칩 반도체 유한회사 | Sram 및 로직 복합 소자의 제조 방법 |
JP2005064165A (ja) * | 2003-08-11 | 2005-03-10 | Hitachi Ltd | 半導体集積回路装置 |
JP4687066B2 (ja) * | 2004-10-25 | 2011-05-25 | 株式会社デンソー | パワーic |
JP5001522B2 (ja) * | 2005-04-20 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
US7960810B2 (en) | 2006-09-05 | 2011-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with reliable high-voltage gate oxide and method of manufacture thereof |
JP2008177491A (ja) * | 2007-01-22 | 2008-07-31 | Renesas Technology Corp | 半導体装置 |
US7902882B2 (en) * | 2008-12-29 | 2011-03-08 | Daniele Vimercati | Apparatus including a follower output buffer having an output impedance that adapts to a transmission line impedance |
US20100187611A1 (en) | 2009-01-27 | 2010-07-29 | Roberto Schiwon | Contacts in Semiconductor Devices |
US9240417B1 (en) * | 2014-08-27 | 2016-01-19 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
CN116759459B (zh) * | 2023-08-18 | 2023-12-05 | 上海英联电子科技有限公司 | 功率开关管、电压转换电路及电压转换芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4167018A (en) * | 1976-02-25 | 1979-09-04 | Hitachi, Ltd. | MIS capacitance element |
JPH06350035A (ja) * | 1993-06-03 | 1994-12-22 | Toshiba Corp | 半導体装置の製造方法 |
JPH118352A (ja) * | 1997-06-14 | 1999-01-12 | Toshiba Microelectron Corp | 半導体集積回路装置及びその製造方法 |
JPH1117138A (ja) * | 1997-06-24 | 1999-01-22 | Hitachi Ltd | 半導体集積回路装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
JPS61232656A (ja) * | 1985-04-09 | 1986-10-16 | Citizen Watch Co Ltd | 半導体集積回路 |
JPH05235289A (ja) | 1992-02-19 | 1993-09-10 | Hitachi Ltd | 半導体集積回路装置 |
JPH08191107A (ja) * | 1995-01-11 | 1996-07-23 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
US5723355A (en) * | 1997-01-17 | 1998-03-03 | Programmable Microelectronics Corp. | Method to incorporate non-volatile memory and logic components into a single sub-0.3 micron fabrication process for embedded non-volatile memory |
TW468273B (en) * | 1997-04-10 | 2001-12-11 | Hitachi Ltd | Semiconductor integrated circuit device and method for manufacturing the same |
JP3967440B2 (ja) * | 1997-12-09 | 2007-08-29 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP2000200886A (ja) * | 1999-01-07 | 2000-07-18 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2000307084A (ja) * | 1999-04-23 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
1999
- 1999-09-13 JP JP25946099A patent/JP2001085625A/ja active Pending
-
2000
- 2000-09-07 KR KR1020000053073A patent/KR100843272B1/ko active IP Right Grant
- 2000-09-08 TW TW089118476A patent/TW480708B/zh not_active IP Right Cessation
- 2000-09-13 US US09/661,372 patent/US6433398B1/en not_active Expired - Lifetime
- 2000-10-30 US US09/698,165 patent/US6423588B1/en not_active Expired - Lifetime
-
2002
- 2002-05-10 US US10/142,062 patent/US6538293B2/en not_active Expired - Lifetime
-
2003
- 2003-02-05 US US10/358,276 patent/US6661062B2/en not_active Expired - Lifetime
- 2003-08-27 US US10/648,302 patent/US6864549B2/en not_active Expired - Lifetime
-
2006
- 2006-12-29 KR KR1020060138404A patent/KR100840282B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4167018A (en) * | 1976-02-25 | 1979-09-04 | Hitachi, Ltd. | MIS capacitance element |
JPH06350035A (ja) * | 1993-06-03 | 1994-12-22 | Toshiba Corp | 半導体装置の製造方法 |
JPH118352A (ja) * | 1997-06-14 | 1999-01-12 | Toshiba Microelectron Corp | 半導体集積回路装置及びその製造方法 |
JPH1117138A (ja) * | 1997-06-24 | 1999-01-22 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100951272B1 (ko) | 2002-04-12 | 2010-04-02 | 엘피다 메모리, 아이엔씨. | 반도체 집적 회로 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US6661062B2 (en) | 2003-12-09 |
JP2001085625A (ja) | 2001-03-30 |
US6538293B2 (en) | 2003-03-25 |
US6423588B1 (en) | 2002-07-23 |
US20030137014A1 (en) | 2003-07-24 |
US6433398B1 (en) | 2002-08-13 |
TW480708B (en) | 2002-03-21 |
US6864549B2 (en) | 2005-03-08 |
KR20010030315A (ko) | 2001-04-16 |
US20020130342A1 (en) | 2002-09-19 |
KR100840282B1 (ko) | 2008-06-20 |
US20040036139A1 (en) | 2004-02-26 |
KR20070008498A (ko) | 2007-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100840282B1 (ko) | 반도체 집적회로장치의 제조방법 | |
US7999297B2 (en) | Semiconductor device having stacked decoupling capacitors | |
US6015729A (en) | Integrated chip multilayer decoupling capcitors | |
US20040140527A1 (en) | Semiconductor device having poly-poly capacitor | |
US6407420B1 (en) | Integrated circuit device having line width determined by side wall spacer provided in openings formed in insulating film for connection conductors | |
KR0183739B1 (ko) | 감결합 커패시터를 포함하는 반도체 장치 및 그 제조방법 | |
US6242300B1 (en) | Mixed mode process for embedded dram devices | |
US6661048B2 (en) | Semiconductor memory device having self-aligned wiring conductor | |
KR20040104404A (ko) | 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로장치 | |
KR100609193B1 (ko) | 반도체장치 및 그 제조방법 | |
JP2007157892A (ja) | 半導体集積回路およびその製造方法 | |
JP3216976B2 (ja) | キャパシタを有する半導体チップおよび集積回路 | |
JP4565825B2 (ja) | 半導体集積回路装置の製造方法 | |
JP4708388B2 (ja) | 半導体集積回路装置の製造方法 | |
JP5259749B2 (ja) | 半導体集積回路装置 | |
US6429469B1 (en) | Optical Proximity Correction Structures Having Decoupling Capacitors | |
KR100557926B1 (ko) | 펌핑 캐패시터 및 그의 제조방법 | |
KR100593954B1 (ko) | 복합 반도체장치의 아날로그 커패시터 제조 방법 | |
KR100587045B1 (ko) | 반도체 소자의 제조 방법 | |
JPH1079440A (ja) | 半導体集積回路装置およびその製造方法 | |
EP1014428A2 (en) | Integrated circuit capacitor | |
KR20030039908A (ko) | 반도체 소자를 제조하기 위한 구조 | |
WO2002007221A2 (en) | Embedded decoupling capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140603 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160527 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170530 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190613 Year of fee payment: 12 |