JPS61232656A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS61232656A JPS61232656A JP7487185A JP7487185A JPS61232656A JP S61232656 A JPS61232656 A JP S61232656A JP 7487185 A JP7487185 A JP 7487185A JP 7487185 A JP7487185 A JP 7487185A JP S61232656 A JPS61232656 A JP S61232656A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- same
- gate oxide
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関するものである。
第２図は従来のＭＯＳＦＥＴ、容量素子を有する半導体
集積回路の構造を示す断面図の一例である。１はＮ−基
板で、２はＰ−のＰウェル領域、６はピ領域、１３はゲ
ート酸化膜、１４はＭＯＳＦＥＴ１２のゲート電極、１
０′は容量素子１２４のゲート電極、１１．１２は容量
素子１２４の電極端子、１５ばＭＯＳＦＥＴ１２１のト
レイン端子、１６はＭＯＳＦＥＴ １２１のゲート端子
、１７はＭＯＳＦＥＴ１２１のソース端子である。容量
素子１２４を構成する酸化膜１６′と電極１０′は第２
図の様に、集積回路を構成するＭＯＳＦＥＴ１２１のゲ
ート酸化膜１３とゲート電極１４と同一の製造工程で、
同一の膜厚でモノリシックに製造されている。上記の場
合、該容量素子１２４は電極１０′の面積に比例して、
酸化膜１６′の厚さに反比例することは周知のことであ
る。
集積回路の構造を示す断面図の一例である。１はＮ−基
板で、２はＰ−のＰウェル領域、６はピ領域、１３はゲ
ート酸化膜、１４はＭＯＳＦＥＴ１２のゲート電極、１
０′は容量素子１２４のゲート電極、１１．１２は容量
素子１２４の電極端子、１５ばＭＯＳＦＥＴ１２１のト
レイン端子、１６はＭＯＳＦＥＴ １２１のゲート端子
、１７はＭＯＳＦＥＴ１２１のソース端子である。容量
素子１２４を構成する酸化膜１６′と電極１０′は第２
図の様に、集積回路を構成するＭＯＳＦＥＴ１２１のゲ
ート酸化膜１３とゲート電極１４と同一の製造工程で、
同一の膜厚でモノリシックに製造されている。上記の場
合、該容量素子１２４は電極１０′の面積に比例して、
酸化膜１６′の厚さに反比例することは周知のことであ
る。
従って集積回路を構成するＭＯＳＦＥＴ１２１のゲート
酸化膜厚が約５００Ｘ〜１０００ ＞と厚いため、該容
量素子１２４の容量を大きくするには、電極１０′の面
積を太きくしなければならなかった。
酸化膜厚が約５００Ｘ〜１０００ ＞と厚いため、該容
量素子１２４の容量を大きくするには、電極１０′の面
積を太きくしなければならなかった。
ところで上述の様な方法で集積回路の中につくりこまれ
るモノリシックな容量素子１２４を構成した場合、該容
量素子を構成する酸化膜１６′が厚いため、希望とする
容量値を与えるには該容量の電極面積を大きくとらなけ
ればならないため、モノリシックな容量素子を含む半導
体集積回路の集積度が一ヒがらないという問題点があっ
た。
るモノリシックな容量素子１２４を構成した場合、該容
量素子を構成する酸化膜１６′が厚いため、希望とする
容量値を与えるには該容量の電極面積を大きくとらなけ
ればならないため、モノリシックな容量素子を含む半導
体集積回路の集積度が一ヒがらないという問題点があっ
た。
本発明の目的は、集積度の高い半導体集積回路を提供す
るものである。
るものである。
本発明は前記問題点を除去するためになされたもので、
半導体集積回路中に作りこまれるモノリシック容量素子
を構成する酸化膜の厚さと膜質を、該半導体集積回路中
に作りこまれるモノリシックな不揮発性記憶素子を構成
する薄いゲ−１・酸化膜と同じものを該ゲート酸化膜と
同一の製造工程で同時につくることにより、該半導体集
積回路の製造工程数を増すことなく、モノリシックに作
られる容量素子の電極面積を小さくするととができ、該
半導体集積回路の集積度を」二げるものである。
半導体集積回路中に作りこまれるモノリシック容量素子
を構成する酸化膜の厚さと膜質を、該半導体集積回路中
に作りこまれるモノリシックな不揮発性記憶素子を構成
する薄いゲ−１・酸化膜と同じものを該ゲート酸化膜と
同一の製造工程で同時につくることにより、該半導体集
積回路の製造工程数を増すことなく、モノリシックに作
られる容量素子の電極面積を小さくするととができ、該
半導体集積回路の集積度を」二げるものである。
不揮発性記憶素子は第３図の（ａ）、（ｂ）に示す様な
構造になっており、不揮発性記憶素子のゲート酸化膜は
該不揮発性記憶素子とモノリシックに作られるＭＯＳＦ
ＥＴのゲート酸化膜よりも薄い構造となっていることは
周知のことであり、かつ該不揮発性記憶素子とＭＯＳＦ
ＥＴをモノリシックに作ることは公知の技術で行なえる
。第３図（ａ）はＭＮＯ８型不揮発性記憶素子で１はＮ
−基板、２はＰ−のＰウェル領域、１８はＮ″−の領域
、４は薄い酸化膜、５は窒化膜、６はゲート電極、７は
ドレイン端子、８はゲート端子、９はソース端子である
。第３図（１））はフローテインク型で１ばＮ−基板、
２はＰ−のＰウェル領域、１８はＮ＋の領域、７はドレ
イン端子、８はゲート端子、９はソース端子、１３はゲ
ート酸化膜、４は薄いゲート酸化膜、１１はフローテイ
ングゲ−１−である。
構造になっており、不揮発性記憶素子のゲート酸化膜は
該不揮発性記憶素子とモノリシックに作られるＭＯＳＦ
ＥＴのゲート酸化膜よりも薄い構造となっていることは
周知のことであり、かつ該不揮発性記憶素子とＭＯＳＦ
ＥＴをモノリシックに作ることは公知の技術で行なえる
。第３図（ａ）はＭＮＯ８型不揮発性記憶素子で１はＮ
−基板、２はＰ−のＰウェル領域、１８はＮ″−の領域
、４は薄い酸化膜、５は窒化膜、６はゲート電極、７は
ドレイン端子、８はゲート端子、９はソース端子である
。第３図（１））はフローテインク型で１ばＮ−基板、
２はＰ−のＰウェル領域、１８はＮ＋の領域、７はドレ
イン端子、８はゲート端子、９はソース端子、１３はゲ
ート酸化膜、４は薄いゲート酸化膜、１１はフローテイ
ングゲ−１−である。
本発明は」二連の様な構造の不揮発性記憶素子とモノリ
シックに作られる容量素子の酸化膜誘電体に、該不揮発
性記憶素子を構成する薄いゲート酸化膜を用いるもので
あり、該不揮発性記憶素子の薄いケート酸化膜の製造工
程で同時につくろうとするものである。
シックに作られる容量素子の酸化膜誘電体に、該不揮発
性記憶素子を構成する薄いゲート酸化膜を用いるもので
あり、該不揮発性記憶素子の薄いケート酸化膜の製造工
程で同時につくろうとするものである。
以下本発明の実施例を図面に基づいて詳述する。
第１図はＭＯＳＦＥＴからなる半導体集積回路中にモノ
リシックに作られた容量素子１２０と、同じくモノリシ
ックに作られたＭＯ８ＦＥＴ１２１及び不揮発性記憶素
子１２２の構造を示す断面図である。
リシックに作られた容量素子１２０と、同じくモノリシ
ックに作られたＭＯ８ＦＥＴ１２１及び不揮発性記憶素
子１２２の構造を示す断面図である。
１はＮ−基板で、２はＰ−のＰウェル領域、３はＰ 領
域、４は薄い酸化膜、５は窒化膜、６は不揮発性記憶素
子ゲート電極、７は不揮発性記憶素子のドレイン端子、
８は不揮発性記憶素子のゲート端子、９は不揮発性記憶
素子のソース端子、１０は容量のゲート電極、１１．１
２は容量の電極端子、１３はＭＯＳＦＥＴのゲート酸化
膜、１４はへ４０ＳＦＥＴのゲート電極、１５はＭＯＳ
ＦＥＴのドレイン端子、１６はＭＯＳＦＥＴのゲート端
子、１７はＭＯＳＦＥＴのソース端子、１８はＮ 領域
である。
域、４は薄い酸化膜、５は窒化膜、６は不揮発性記憶素
子ゲート電極、７は不揮発性記憶素子のドレイン端子、
８は不揮発性記憶素子のゲート端子、９は不揮発性記憶
素子のソース端子、１０は容量のゲート電極、１１．１
２は容量の電極端子、１３はＭＯＳＦＥＴのゲート酸化
膜、１４はへ４０ＳＦＥＴのゲート電極、１５はＭＯＳ
ＦＥＴのドレイン端子、１６はＭＯＳＦＥＴのゲート端
子、１７はＭＯＳＦＥＴのソース端子、１８はＮ 領域
である。
第１図の様に容量１２０を構成する酸化膜４′の厚さ及
び膜質が、同一のＩＣチップ上につくられるＭＯ８ＦＥ
Ｔ１２１のゲート酸化膜１６よりうすく、該ＩＣチップ
」二の不揮発性記憶素子１２２のケート酸化膜４と同一
製造工程で、該ゲート酸化膜４と同じ酸化膜質で同じ膜
厚のものを該ケート酸化膜と同時につくることにより、
従来よりも容量の電極面積を小さくしても、従来と同じ
容量 ′値を与えることができる。
び膜質が、同一のＩＣチップ上につくられるＭＯ８ＦＥ
Ｔ１２１のゲート酸化膜１６よりうすく、該ＩＣチップ
」二の不揮発性記憶素子１２２のケート酸化膜４と同一
製造工程で、該ゲート酸化膜４と同じ酸化膜質で同じ膜
厚のものを該ケート酸化膜と同時につくることにより、
従来よりも容量の電極面積を小さくしても、従来と同じ
容量 ′値を与えることができる。
上記実施例では第１図において２がＰウェル、６がＰ＋
領域であるが、２がＮウェル、６がＮ＋領領域も本発明
は実施可能である。また本実施例では不揮発性記憶素子
Ｎチャンネルであるが、Ｐチャンネルでも実施可能であ
り、第１図のＮ−基板はＰ−基板でもサファイヤ基板で
も同様に実施可能である。
領域であるが、２がＮウェル、６がＮ＋領領域も本発明
は実施可能である。また本実施例では不揮発性記憶素子
Ｎチャンネルであるが、Ｐチャンネルでも実施可能であ
り、第１図のＮ−基板はＰ−基板でもサファイヤ基板で
も同様に実施可能である。
以上の説明で明らかなように、本発明を用いろ・ことに
より、半導体集積回路の中につくられるモノリシックな
容量素子の電極面積を小さくすることができるため、該
半導体集積回路の集積度を上げることが可能となり、該
集積回路の面積縮小により該集積回路の歩留り向上、実
装密度の向」二等の大きな効果がある。
より、半導体集積回路の中につくられるモノリシックな
容量素子の電極面積を小さくすることができるため、該
半導体集積回路の集積度を上げることが可能となり、該
集積回路の面積縮小により該集積回路の歩留り向上、実
装密度の向」二等の大きな効果がある。
第１図は本発明によるＭ ＯＳ Ｆ Ｉ’： ｌ’を用
いた半導体集積回路にオ・５いて、モノリシックに作ら
れた容量と集積回路を構成するＭ ＯＳ Ｆ ｌ’：
Ｔと、不揮発性記憶素子の（Ｊ／）造を示す断面図、第
２図は従来の、ＭＯ８Ｆ１“〕゛Ｐを用いた半導体集積
回路にお（・て、モノリシックに作られた容量と集積回
路を構成する八７１０８ Ｉ” １ε′Ｉ゛の構造を示
す断面図、第３図（ａ）、（１））は一般的な不揮発性
記憶素子の構造を示す断面図。 １ ・・Ｎ−基板、２・・・Ｐウェル、６１゛１領域、
４ ・ 薄いゲ−１・酸化膜、５・ 窒化膜、６ ・・
・・り−１・電極、７．１５ ・・・ドレイン端仔、８
．１６ ・ ゲート端子、９．１７ ・・・ソース端子
、１０．１０′・ 容量Ｑつ電極、１１．１２・・・
容量の電極端子、１６．１３′ ・・ケート酸化膜、
１４ ・・ＭＯ８ＦＩ号Ｔのゲー ト電極、１８・・Ｎ
９ 領域。
いた半導体集積回路にオ・５いて、モノリシックに作ら
れた容量と集積回路を構成するＭ ＯＳ Ｆ ｌ’：
Ｔと、不揮発性記憶素子の（Ｊ／）造を示す断面図、第
２図は従来の、ＭＯ８Ｆ１“〕゛Ｐを用いた半導体集積
回路にお（・て、モノリシックに作られた容量と集積回
路を構成する八７１０８ Ｉ” １ε′Ｉ゛の構造を示
す断面図、第３図（ａ）、（１））は一般的な不揮発性
記憶素子の構造を示す断面図。 １ ・・Ｎ−基板、２・・・Ｐウェル、６１゛１領域、
４ ・ 薄いゲ−１・酸化膜、５・ 窒化膜、６ ・・
・・り−１・電極、７．１５ ・・・ドレイン端仔、８
．１６ ・ ゲート端子、９．１７ ・・・ソース端子
、１０．１０′・ 容量Ｑつ電極、１１．１２・・・
容量の電極端子、１６．１３′ ・・ケート酸化膜、
１４ ・・ＭＯ８ＦＩ号Ｔのゲー ト電極、１８・・Ｎ
９ 領域。
Claims (1)
- ＭＯＳＦＥＴと不揮発性記憶素子と容量によって構成さ
れる半導体集積回路において、前記容量を構成する酸化
膜誘電体が、該半導体集積回路の中につくりこまれる不
揮発性記憶素子を構成する薄いゲート酸化膜と同一のも
ので、かつ同一の製造工程でつくられた薄い酸化膜であ
ることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7487185A JPS61232656A (ja) | 1985-04-09 | 1985-04-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7487185A JPS61232656A (ja) | 1985-04-09 | 1985-04-09 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61232656A true JPS61232656A (ja) | 1986-10-16 |
Family
ID=13559826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7487185A Pending JPS61232656A (ja) | 1985-04-09 | 1985-04-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61232656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6423588B1 (en) | 1999-09-13 | 2002-07-23 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59105351A (ja) * | 1982-12-08 | 1984-06-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPS59106152A (ja) * | 1982-12-10 | 1984-06-19 | Nec Corp | 半導体装置 |
-
1985
- 1985-04-09 JP JP7487185A patent/JPS61232656A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59105351A (ja) * | 1982-12-08 | 1984-06-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPS59106152A (ja) * | 1982-12-10 | 1984-06-19 | Nec Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6423588B1 (en) | 1999-09-13 | 2002-07-23 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| US6433398B1 (en) * | 1999-09-13 | 2002-08-13 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| US6538293B2 (en) | 1999-09-13 | 2003-03-25 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of manufacturing the same |
| US6661062B2 (en) | 1999-09-13 | 2003-12-09 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of manufacturing the same |
| US6864549B2 (en) | 1999-09-13 | 2005-03-08 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3057661B2 (ja) | 半導体装置 | |
| JP2546150Y2 (ja) | 電気的にプログラム可能で消去可能なメモリー・セル | |
| JPS56120166A (en) | Semiconductor ic device and manufacture thereof | |
| US4514894A (en) | Semiconductor integrated circuit device manufacturing method | |
| JPH0536991A (ja) | 半導体記憶装置 | |
| US4675982A (en) | Method of making self-aligned recessed oxide isolation regions | |
| JPH06188364A (ja) | Ｃｍｏｓ型集積回路のキャパシタ | |
| KR920022534A (ko) | 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법 | |
| US4513304A (en) | Semiconductor memory device and process for producing the same | |
| US4328563A (en) | High density read only memory | |
| JPH06326273A (ja) | 半導体記憶装置 | |
| KR900010795A (ko) | 반도체 불휘발성 메모리 및 그 제조방법 | |
| US4264965A (en) | Dummy cell structure for MIS dynamic memories | |
| JPS61232656A (ja) | 半導体集積回路 | |
| US3623217A (en) | Method of manufacturing a field effect semiconductor device | |
| JPS6195563A (ja) | 半導体記憶装置 | |
| JPS60136374A (ja) | 半導体装置 | |
| US5324677A (en) | Method of making memory cell and a peripheral circuit | |
| JPS5943828B2 (ja) | Ｍｏｓ形集積回路の製造方法 | |
| JP2002009183A (ja) | 半導体記憶装置およびその製造方法 | |
| US4809051A (en) | Vertical punch-through cell | |
| KR900001764B1 (ko) | 반도체 기억장치 | |
| JPH04318964A (ja) | 半導体装置およびその製造方法 | |
| JPH0138375B2 (ja) | ||
| JPH07326658A (ja) | 半導体装置およびその制御方法 |