KR100797499B1 - 금속의 환원 방법, 다층 배선 및 그 제조 방법 또는 반도체장치 및 그 제조 방법 - Google Patents

금속의 환원 방법, 다층 배선 및 그 제조 방법 또는 반도체장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100797499B1
KR100797499B1 KR1020060079823A KR20060079823A KR100797499B1 KR 100797499 B1 KR100797499 B1 KR 100797499B1 KR 1020060079823 A KR1020060079823 A KR 1020060079823A KR 20060079823 A KR20060079823 A KR 20060079823A KR 100797499 B1 KR100797499 B1 KR 100797499B1
Authority
KR
South Korea
Prior art keywords
wiring
film
reduction
metal
manufacturing
Prior art date
Application number
KR1020060079823A
Other languages
English (en)
Other versions
KR20070096752A (ko
Inventor
요시히로 나카타
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070096752A publication Critical patent/KR20070096752A/ko
Application granted granted Critical
Publication of KR100797499B1 publication Critical patent/KR100797499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22B—PRODUCTION AND REFINING OF METALS; PRETREATMENT OF RAW MATERIALS
    • C22B5/00—General methods of reducing to metals
    • C22B5/02—Dry methods smelting of sulfides or formation of mattes
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22B—PRODUCTION AND REFINING OF METALS; PRETREATMENT OF RAW MATERIALS
    • C22B5/00—General methods of reducing to metals
    • C22B5/02—Dry methods smelting of sulfides or formation of mattes
    • C22B5/10—Dry methods smelting of sulfides or formation of mattes by solid carbonaceous reducing agents
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22B—PRODUCTION AND REFINING OF METALS; PRETREATMENT OF RAW MATERIALS
    • C22B5/00—General methods of reducing to metals
    • C22B5/02—Dry methods smelting of sulfides or formation of mattes
    • C22B5/12—Dry methods smelting of sulfides or formation of mattes by gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Abstract

본 발명은 산화한 금속의 확실하면서, 또한 효율적인 환원 방법, 상기 금속의 환원 방법을 이용하여 배선간의 기생 용량을 저감시킬 수 있으며 배선 저항이 낮은 다층 배선 및 그 제조 방법 또는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 금속의 환원 방법은 카르복실산 에스테르 화합물을 적어도 함유하는 증기를 수증기에 의해 가수 분해시켜 산화 금속을 환원하다. 또한, 본 발명의 다층 배선의 제조 방법은 피가공 표면에 피막 형성 공정과, 배선 형성 공정과, 본 발명의 금속의 환원 방법을 이용한 환원 공정을 적어도 포함한다. 본 발명의 다층 배선은 본 발명의 다층 배선의 제조 방법에 의해 형성된다. 본 발명의 반도체의 제조 방법은 피막 형성 공정과, 패터닝 공정과, 배선 형성 공정과, 본 발명의 금속의 환원 방법을 이용한 환원 공정을 적어도 포함한다. 본 발명의 반도체는 본 발명의 다층 배선을 적어도 가지며, 본 발명의 반도체 제조 방법에 의해 형성된다.

Description

금속의 환원 방법, 다층 배선 및 그 제조 방법 또는 반도체 장치 및 그 제조 방법{METHOD FOR REDUCING METAL, MULTILAYER INTERCONNECTION STRUCTURE AND MANUFACTURING METHOD FOR THE SAME, AND SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR THE SAME}
도 1은 본 발명의 금속의 환원 방법을 실시하기 위한 금속 환원용 장치의 일례를 나타내는 도면.
도 2는 실시예 및 비교예의 환원 처리에 이용하는 실리콘웨이퍼의 측면도(1)와 평면도(2)이며, 상기 측면도는 실리콘웨이퍼 상에 도금 구리를 성막한 실리콘웨이퍼를 적재한 상태를 도시하고, 상기 평면도는 실리콘웨이퍼 상의 구리 비산을 측정하는 측정 포인트를 도시하는 도면.
도 3은 실시예 4 및 비교예 5, 6에서 측정된 구리 비산을 나타내는 그래프도.
도 4는 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 1).
도 5는 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 2).
도 6은 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 3).
도 7은 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 4).
도 8은 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 5).
도 9는 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 6).
도 10은 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 7).
도 11은 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 8).
도 12는 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 9).
도 13은 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 10).
도 14는 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 11).
도 15는 본 발명의 금속의 환원 방법을 이용한 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도(공정도 12).
<도면의 주요 부분에 대한 부호의 설명>
1 : 실리콘웨이퍼
2 : 소자간 분리막
3 : 측벽 절연막
4 : 게이트 전극
5a : 소스 확산층
5b : 드레인 확산층
6 : 층간 절연막(인유리)
7 : 스토퍼막
8 : 배리어막(TiN)
9 : 도체 플러그(W)
10, 15, 17, 22 : SiC : O : H막
11, 16, 18 : 다공질 실리카막(저유전률막 ; 배선 분리 절연막)
12, 19 : SiO2막
13, 20 : 배리어막(TaN)
14, 21 : 구리 배선
20 : 챔버
21 : 지지대
22 : 히터
23 : 샤워 헤드
24, 25 : 공급관
26, 27 : 수납 탱크
28, 29 : 매스플로우 컨트롤러
30 : 배출구
본 발명은 산화된 금속의 확실하면서 효율적인 환원 방법, 상기 금속의 환원 방법을 이용함으로써 배선 간의 기생 용량을 저감시킬 수 있으며 배선 저항이 낮은 다층 배선 및 그 효율적인 제조 방법, 및 상기 배선 간의 기생 용량을 저감시킬 수 있으며 배선 저항이 낮은 다층 배선을 갖는, 고속이며 신뢰성이 높은 반도체 장치 및 그 제조 방법에 관한 것이고, 특히, 반도체 집적 회로에 있어서의 다층 배선의 형성 공정에서 구리 배선의 환원 처리를 저비용으로 효율적이며 확실하게 행하기 위한 산화구리의 환원 방법에 관한 것이다.
최근, 반도체 집적 회로의 집적도의 증가 및 소자 밀도의 향상에 따라, 특히, 반도체 소자의 다층화로의 요구가 높아지고 있다. 이 반도체 집적 회로의 고집적화에 따라 배선 간격은 더 좁아지기 때문에, 배선 간의 용량 증대에 의한 배선 지연이 문제가 되고 있다. 여기서, 상기 배선 지연(T)은 다음식, T∝CR로 표시되고, 배선저항(R) 및 배선 간의 용량(C)에 영향을 받는다. 그리고, 상기 유전률(ε)과 상기 배선 간의 용량(C) 관계는 다음식 C＝εoεr·S/d로 표시된다. 또한, 상기 식에 있어서, S는 전극 면적, εo는 진공의 유전률, εr은 절연막의 유전률, d는 배선 간격을 각각 나타낸다. 상기 배선 간의 용량(C)은 배선 두께를 얇게 하고 전극 면적을 작게 함으로써 저감할 수 있지만, 배선 두께를 얇게 하면 상기 배선 저항(T)의 상승을 더 초래하기 때문에 고속화를 달성할 수 없다. 따라서, 상기 배선 지연(T)을 작게 하고, 고속화를 도모하기 위해서는 절연막의 저유전률화와 배선 저항을 낮게 하는 것이 유효한 수단이 된다.
최근, 반도체 집적 회로의 집적도의 증가 및 소자 밀도의 향상에 따라 다층 배선 구조를 갖는 반도체 장치에 있어서는, 금속 배선 간격이 좁아지는 경향에 있으며, 정전 유도에 의한 금속 배선의 임피던스가 증대하고, 응답 속도의 지연이나 소비 전력의 증대가 우려되고 있다. 이 때문에, 반도체 기판과 금속 배선간, 또는 금속 배선 간에 설치되는 층간 절연막의 비유전률을 가능한 한 작게 해야한다.
종래의 절연막 재료로서는, 이산화규소(SiO2), 질화규소(SiN), 인규산 유리(PSG) 등의 무기 재료, 또는 폴리이미드 등의 유기계 고분자 재료가 이용되고 있다. 그러나, 반도체 장치로 많이 이용되고 있는 CVD-SiO2막의 유전률은 4 정도로 높은 것이다. 또한, 저유전률 CVD막으로서 검토되고 있는 SiOF막은 유전률이 약 3.3∼3.5이지만, 흡습성이 높고, 유전률이 시간 경과적으로 상승하게 된다는 문제가 있다.
또한, 최근, 저유전률의 피막으로서, 다공질화한 실리카계 저유전률막 등이 제안되어 있다(예컨대, 특허 문헌 1 참조). 이 다공질 피막의 제조 방법으로서는 가열에 의해 증발 또는 분해되는 유기 수지 등의 열분해성 성분을 피막 형성용 재료에 첨가하고, 성막시의 가열에 의해 상기 열분해 성분을 증발 또는 분해시켜 다공질화하는 공정을 갖기 때문에, 한층 더 저유전률화가 가능해진다.
그러나, 현상의 제조 방법에서는 상기 구멍 사이즈가 10 nm 이상으로 크기 때문에, 유전률을 저감하기 위해 공극률을 높게 하면, 흡습에 의한 유전률의 상승이나 막 강도의 저하라는 문제가 발생한다. 또한, 내습성이 우수한 피막으로서, 유기 고분자막이 있지만, 유리 전이 온도가 200∼350℃로 낮고, 열팽창률도 크기 때문에 배선에의 손상이 문제가 되고 있다.
한편, 상기 배선 저항은 상기 배선의 체적에 반비례하여 저하하기 때문에, 배선의 미세화에 수반하는 저항 상승은 회피할 수 없지만, 이 세분화에 따른 저항상승보다도, 최근, 다층 배선의 상하 배선을 접합하는 비아 부분의 콘택트 저항에 의한 영향이 문제가 되고 있다. 구체적으로는 비아를 접합할 때의 배선 표면이 산화되어 콘택트 저항을 상승시킨다는 것이다.
이 문제를 해결하기 위해서는 상기 비아와 접합 부분의 배선 표면에서의 산화구리를 구리로 환원시켜야 하지만, 종래 적용되어 온 암모니아, 수소 등의 환원 가스 분위기에서 어닐링하는 방법에서는 충분한 환원을 할 수 없다는 문제가 있다.
한편, 암모니아 플라즈마나 수소 플라즈마에 의한 환원 방법도 있지만, 저유전률 절연막에 손상을 주기 때문에 유전률이 상승하는 문제가 있다.
또한, 포름산이나 초산 등의 유기산을 가스화시켜 환원 가스로서 사용하는 방법이 제안되어 있다(예컨대, 특허 문헌 2 참조). 이 방법에서는 CVD 등의 처리 장치에 의해 실리콘웨이퍼 등의 표면에 구리 등의 금속을 석출시켜 배선을 형성할 때에, 챔버 내벽에도 금속 박막이 형성되기 때문에, 상기 금속 박막을 상기 환원 가스로 착체화하여 승화시킨 후, 챔버 밖으로 배출하고 있다.
그러나, 이 경우, 상기 내벽에 부착된 금속 박막의 제거가 목적이며 산화된 배선의 표면을 환원시키는 방법이나 그 효과 등에 대해서는 아무런 기재가 없다.
이 방법을 실리콘웨이퍼 등으로 형성한 배선 표면의 환원에 이용한 경우, 상기 플라즈마에 의한 환원에 비하여 피막의 저유전률성에의 손상을 주지 않고 환원할 수 있지만, 환원 반응이 빠르기 때문에 환원 속도의 제어가 곤란하다. 또한, 가스화된 유기산이 이량체(dimer)를 형성하고, 상기 형성된 이량체 화합물이 구리와 반응하여, 실리콘웨이퍼 등의 표면에 구리를 비산(飛散)시킨다는 문제가 있다.
[특허 문헌 1] 일본 특허 공개 제2004-153147호 공보
[특허 문헌 2] 일본 특허 공개 제2004-71705호 공보
본 발명은 종래에 있어서의 상기 문제를 해결하여 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은 산화된 금속의 환원 처리를 저비용으로 효율적이며, 또한 확실하게 행할 수 있는 금속의 환원 방법, 상기 금속의 환원 방법을 이용함으로써, 배선간의 기생 용량을 저감시킬 수 있어 배선 저항이 낮은 다층 배선 및 그 효율적인 제조 방법 및 상기 배선간의 기생 용량을 저감시킬 수 있으며, 배선 저항이 낮은 다층 배선을 갖는 고속이며 신뢰성이 높은 반도체 장치 및 그 효율적인 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 수단으로서는, 후술하는 부기에 열거한 바와 같다. 즉,
본 발명의 금속의 환원 방법은 적어도 카르복실산 에스테르 화합물을 함유하는 증기를 수증기에 의해 가수 분해시켜 산화 금속을 환원하는 것을 특징으로 한다. 상기 금속의 환원 방법에 있어서는, 적어도 카르복실산 에스테르 화합물을 함유하는 증기가 수증기에 의해 가수 분해되고, 상기 가수 분해에 의해 발생하는 카르복실산에 의해, 산화된 금속이 단시간에 확실하게 금속으로 환원된다. 또한, 수증기의 사용에 의해 환원 속도의 제어가 용이하고, 저비용으로 효율적으로 환원을 행할 수 있다. 또한, 수증기에 의해 가수 분해함으로써, 카르복실산의 이량화를 억제할 수 있고, 환원시 금속의 비산이 방지된다.
이 때문에, 상기 금속의 환원 방법을 다층 배선의 형성에 이용함으로써, 산화된 배선을 저비용으로 효율적이며 확실하게 환원할 수 있고, 배선 저항을 낮게 할 수 있는 동시에, 절연막의 저유전률성을 손상시키지 않는 환원 처리를 할 수 있기 때문에 배선간의 기생 용량을 저감시킬 수 있어 본 발명의 다층 배선의 형성에 특히 적합하다. 또한, 유전률이 낮기 때문에 기생 용량이 저감되고, 또한, 배선 저항이 낮기 때문에 신호 전파 속도의 고속화가 가능하며, 응답 속도의 고속화가 요구되는 IC, LSI 등의 고집적도 반도체 집적 회로 등의 형성에 특히 적합하다.
종래로부터 절연막의 기생 용량에 의한 신호 전파 속도의 저하가 알려져 있었지만, 반도체 디바이스의 배선 간격이 1 ㎛ 이상의 세대에서는 배선 지연의 디바 이스 전체에의 영향은 적었다. 최근, 반도체 집적 회로가 고집적화되어 다층 배선 구조화되게 되고, 배선 폭 및 간격이 좁아지며, 특히 배선 간격이 1 ㎛ 이하에서는 배선 저항의 상승과 배선 간의 기생 용량의 증대가 문제되고 있다. 상기 반도체 집적 회로 등의 디바이스의 성능을 지배하는 큰 요소인 상기 배선 저항과 상기 배선간의 기생 용량에 의해 상기 반도체 집적 회로의 다층 배선 구조에 있어서의 신호 전파 속도가 결정되기 때문에, 상기 배선 저항의 상승과 상기 배선간의 기생 용량의 증대는 상기 신호 전파 속도의 저하를 초래하는 원인으로서 극복해야 하는 큰 문제이다. 상기 신호 전파 속도의 향상을 도모하기 위해서는, 상기 배선 저항의 저하와 상기 배선 간의 기생 용량(절연막의 유전률)의 저하가 필수이다. 상기 배선 간의 기생 용량은, 배선을 얇게 하여 단면적을 작게 하면 저감할 수 있지만, 배선을 얇게 하면, 상기 배선 저항이 상승해버린다. 즉, 상기 배선 간의 기생 용량의 저하와 상기 배선 저항의 저하란 이율 배반의 관계에 있기 때문에 상기 신호 전파 속도의 향상은 용이하지 않다.
또한, 최근 상기 배선의 세분화에 따른 저항 상승보다도, 다층 배선의 상하배선을 접합하는 비아를 접합할 때에 배선 표면이 산화되고 콘택트 저항을 상승시키는 것이 문제가 되고 있다. 또한, 종래의 수소 어닐링 등에 의한 환원 방법에서는, 절연막의 저유전률성에는 영향을 주지 않지만 배선이 충분한 환원을 할 수 없고, 수소 플라즈마 등에 의한 환원 방법에서는, 환원을 양호하게 행할 수 있지만 절연막의 저유전률성이 손상된다는 문제가 있다. 또한, 종래의 유기산을 이용한 환원방법으로서는 유기산의 이량체화에 의한 금속 비산 등의 문제가 있다.
그러나, 본 발명의 금속의 환원 방법을 이용하면, 배선의 환원을 저비용으로 효율적이며 확실하게 행할 수 있어 산화에 의한 배선 저항의 상승을 방지할 수 있고, 또한, 절연막의 저유전률성을 손상시키지 않고, 상기 배선 저항의 저하와 상기 배선간의 기생 용량의 저하를 달성할 수 있어 상기 신호 전파 속도의 고속화가 가능해진다.
본 발명의 다층 배선의 제조 방법은, 피가공 표면에 피막을 형성하는 피막 형성 공정과, 배선을 형성하는 배선 형성 공정과, 본 발명의 상기 금속의 환원 방법에 의해 상기 피가공 표면에 형성된 배선 표면의 환원 처리를 행하는 환원 공정을 적어도 포함하는 것을 특징으로 한다. 상기 다층 배선의 제조 방법에서는, 상기 피막 형성 공정에서 상기 피막이 형성된다. 상기 배선 형성 공정에서 상기 배선이 형성된다. 상기 환원 공정에서 상기 배선 표면에서의 산화 금속이 금속으로 환원된다. 그리고, 상기 피막 형성 공정, 상기 배선 형성 공정 및 상기 환원 공정을 포함하는 일련의 공정을 반복 행함으로써, 본 발명의 다층 배선이, 산화에 의한 저항의 상승을 발생시키지 않고 효율적으로 형성된다. 상기 다층 배선의 제조 방법은 본 발명의 다층 배선의 제조에 특히 적합하다.
본 발명의 다층 배선은 본 발명의 상기 다층 배선의 제조 방법에 의해 형성된 것을 특징으로 한다. 상기 다층 배선에 있어서는, 배선 접합시에 배선 표면의 환원 처리가 행해지기 때문에, 낮은 배선 저항을 얻을 수 있고, 또한, 피막의 저유전률이 손상되지 않고, 기생 용량을 저감시킬 수 있기 때문에, 신호 전파 속도의 고속화가 가능하며, 응답 속도의 고속화가 요구되는 반도체 집적 회로 등에 특히 적합하다.
본 발명의 반도체 장치는, 적어도 본 발명의 상기 다층 배선을 갖는 것을 특징으로 한다. 상기 반도체 장치에 있어서는, 본 발명의 상기 금속의 환원 방법을 이용하여 배선에 있어서의 산화 금속이 금속으로 환원됨으로써, 피막의 저유전률이 손상되지 않고 배선 저항이 낮은 다층 배선을 갖고 있기 때문에, 상기 배선간의 기생 용량의 저하와 상기 배선 저항의 저하가 달성되고, 고속이며 신뢰성이 높은 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등에 특히 적합하다.
본 발명의 반도체 장치의 제조 방법은, 피가공면 상에 수지 피막을 형성하는 피막 형성 공정과, 상기 피막을 마스크로서 에칭에 의해 상기 피가공면을 패터닝하는 패터닝 공정과, 상기 패터닝이 된 피가공면에 배선을 형성하는 배선 형성 공정과, 상기 피가공면에 형성된 배선 표면을 본 발명의 상기 금속의 환원 방법에 의해 환원 처리하는 환원 공정을 적어도 포함하는 것을 특징으로 한다. 상기 반도체 장치의 제조 방법에서는, 우선, 상기 피막 형성 공정에 있어서, 다층 배선이 형성되는 대상인 피가공면 상에 피막 형성 재료를 이용하여 피막이 형성된다. 다음에, 상기 패터닝 공정에 있어서, 얻어진 피막을 마스크로서 에칭에 의해 상기 피가공면이 패터닝된다. 그 후, 상기 배선 형성 공정에 의해 배선이 형성된다. 다음에, 상기 환원 공정에 있어서, 상기 배선 공정에서 형성된 배선 표면에서의 산화 금속이 금속으로 환원된다. 그 결과, 상기 배선간의 기생 용량의 저하와 상기 배선 저항의 저하를 달성할 수 있고, 신호 전파 속도의 고속화가 가능하여, 고성능인 반도체 장치가 효율적으로 제조된다. 상기 반도체 장치의 제조 방법은 본 발명의 반도체 장 치의 제조에 특히 적합하다.
종래, 반도체 장치의 제조에서는 도전층(배선) 및 절연층(피막)의 패턴을 순차 적층함으로써 회로가 형성되지만, 상기 다층 배선의 상하 배선을 접합하는 비아를 접합할 때에, 배선 표면이 산화되며, 콘택트 저항을 상승시키는 것이 문제가 되고 있었다. 그러나, 본 발명의 반도체 장치의 제조 방법에 의하면, 본 발명의 상기금속의 환원 방법에 의해 배선 표면에서의 산화 금속을 금속으로 환원하기 때문에, 산화에 의한 배선 저항의 상승을 확실하게 억제할 수 있고, 게다가, 피막의 저유전률성을 손상시키지 않고, 저유전률화에 의한 기생 용량의 저감과, 낮은 배선 저항을 실현할 수 있어 신호 전파 속도의 고속화가 가능해진다.
(금속의 환원 방법)
본 발명의 금속의 환원 방법은, 카르복실산 에스테르 화합물과, 필요에 따라 기타 성분을 함유하는 증기를 수증기에 의해 가수 분해시킴으로써 행해진다.
상기 환원이 행해지는 금속으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 산화 금속을 들 수 있고, 구체적으로는 산화구리, 산화아연, 산화철, 산화알루미늄 등을 들 수 있으며, 이들 중에서도 산화구리를 바람직하게 들 수 있다.
또한, 환원 처리의 대상물로서는, 금속 그 자체로 이루어진 것이라도 좋고, 금속을 함유하여 이루어진 것이라도 좋다. 상기 금속을 함유하여 이루어진 것으로서는, 배선이 형성된 실리콘웨이퍼, 갈륨·비소웨이퍼 등의 반도체 기판, 수지 또는 세라믹 회로 기판, 범프 기판 등을 들 수 있고, 이들 중에서도 반도체 기판, 수 지 또는 세라믹 회로 기판 등을 바람직하게 들 수 있다.
<카르복실산 에스테르 화합물>
상기 카르복실산 에스테르 화합물로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 하기 화학식 1 및 화학식 2 중 어느 하나로 표시되는 화합물을 바람직하게 들 수 있지만, 이들에 한정되는 것은 아니다.
HCOOR1
CnHmCOOR2
단, 상기 화학식 1 및 화학시 2 중 R1 및 R2는 탄소수 1∼3의 탄화수소를 나타낸다. n은 1∼3의 정수를 나타내고, m은 3∼7의 정수를 나타낸다.
상기 화학식 1로 표시되는 화합물로서는, 구체적으로는 포름산메틸, 포름산에틸, 포름산프로필, 포름산이소프로필 등을 들 수 있다. 이들 중에서도 포름산에틸, 포름산메틸 등을 적합하게 들 수 있다.
상기 화학식 2로 표시되는 화합물로서는, 구체적으로는 초산메틸, 초산에틸, 초산프로필, 초산이소프로필, 프로피온산메틸, 프로피온산에틸, 프로피온산프로필, 프로피온산이소프로필 등을 들 수 있다. 이들 중에서도 초산에틸, 초산메틸 등을 적절하게 들 수 있다.
<기타 성분>
상기 기타 성분으로서는, 메틸알코올, 에틸알코올, 프로필알코올, 이소프로필알코올, 아세톤, 테트라히드로퓨란, 아세트니트릴 등의 수용성 용제를 들 수 있다. 이들 중에서도 메틸알코올, 에틸알코올 등을 적합하게 들 수 있다.
상기 기타 성분은 상기 가수 분해를 촉진하기 위해, 상기 카르복실산 에스테르 화합물에 혼합되고 증기화되어 이용된다.
<카르복실산 에스테르의 가수 분해 및 금속의 환원>
상기 카르복실산 에스테르 화합물이 수증기에 의해 가수 분해됨으로써 알코올류가 생기고, 상기 알코올류와 산화 금속의 산소가 반응하여, 금속 표면의 산화금속을 금속에 효율적이며 확실하게 환원할 수 있다.
상기 가수 분해에 의해 유기산 가스만을 이용한 경우에 비하여, 환원 속도의 제어가 용이하며, 저비용으로 효율적으로 금속의 환원을 행할 수 있다.
또한, 수증기에 의해 가수 분해함으로써, 카르복실산의 이량화를 억제할 수 있다. 그 때문에, 환원 처리시에 발생하는 카르복실산과 금속의 결합을 억제하여, 상기 결합한 금속이 비산되는 것을 방지할 수 있다.
상기 환원 처리는 가열하에서 행해지는 것이 바람직하다. 구체적으로는 환원 처리되는 산화 금속이나 산화 금속을 갖는 기판을 히터 등의 가열 수단에 의해 가열하면서 환원 처리를 행함으로써, 보다 효율적이고 확실한 환원이 가능해진다.
상기 가열 온도로서는 50∼400℃가 바람직하고, 150∼350℃가 보다 바람직하다.
상기 가열 온도가 50℃ 미만이면 환원이 양호하게 행해지지 않는 경우가 있 으며, 400℃를 초과하면 금속 그레인의 이동에 의해 배선의 신뢰성을 저하시키는 경우가 있다.
상기 환원 처리는 진공하에서 행해지는 것이 바람직하다.
상기 진공 압력으로서는 50∼500 Pa가 바람직하고, 100∼300 Pa가 보다 바람직하다. 상기 진공 압력이 50 Pa 미만이면 환원이 양호하게 행해지지 않는 경우가 있으며, 500 Pa를 초과하면 금속이 에칭되는 경우가 있다.
상기 환원 처리를 행할 때의 환원 속도는, 가수 분해 온도와 수증기 공급량에 의해 제어를 할 수 있다. 즉, 가수 분해 온도를 일정 이상으로 하고, 공급하는 수증기의 유량을 많게 함으로써 환원 속도를 빠르게 할 수 있다.
상기 가수 분해 온도로서는 50∼200℃가 바람직하고, 80∼150℃가 보다 바람직하다. 상기 온도가 50℃ 미만이면 가수 분해 반응의 진행이 나쁘고 환원 속도가 늦어지는 경우가 있으며, 200℃를 초과하면 카르복실산 에스테르 화합물이 열분해되는 경우가 있다.
상기 카르복실산 에스테르와 수증기의 유량비로서는 1 : 0.2∼1 : 2가 바람직하고, 1 : 0.5∼1 : 1.5 가 보다 바람직하다. 상기 수증기가 1 : 0.2보다 적으면 가수 분해가 양호하게 되지 않는 경우가 있으며, 1 : 2보다 많으면 증기에 의해 금속 표면이 산화되는 경우가 있다.
상기 금속 환원의 처리 시간으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 환원 처리하는 산화 금속의 표면적이나 산화막 두께에 따라 적절하게 조정하는 것이 바람직하지만, 5∼600초간이 바람직하고, 10∼300초 간이 보다 바람직하다. 상기 처리 시간이 5초간 미만이면 충분한 환원이 행해지지 않는 경우가 있으며, 600초간을 넘으면 처리 효율이 저하하는 경우가 있다.
또한, 상기 가수 분해 및 환원은 챔버 내에서 행하는 것이 작업의 용이함이나 효율의 점에서 바람직하지만, 카르복실산의 가수 분해는 챔버 내에서 행해져도 좋고 상기 챔버 내에 도입하기 전에 행하여도 좋다.
구체적으로는, 적어도 카르복실산 에스테르 화합물을 함유하는 화합물과 물을 각각 오븐 등으로 가열하면서 증기화하고, 각 증기를 진공 상태의 챔버 내에 공급하며, 상기 챔버 내에서 적어도 카르복실산 에스테르 화합물을 함유하는 증기와 수증기를 혼합시킴으로써 가수 분해 반응을 진행시킬 수 있다.
또한, 카르복실산 에스테르 화합물을 함유하는 화합물과 물을 미리 혼합한 것을 챔버에의 공급 라인 내에서 가열하여 증기화함으로써 가수 분해 반응을 발생시켜, 상기 반응 증기를 상기 챔버 내에 도입하여도 좋다.
또한, 가수 분해에 의해 생긴 카르복실산의 이량체화를 억제하기 위해서는, 적어도 상기 카르복실산 에스테르 화합물을 함유하는 증기와 상기 수증기를 챔버 내에 별개로 도입하여 상기 챔버 내에서 가수 분해시키는 것이 바람직하다. 보다 바람직하게는, 피처리 금속에 증기를 분사하기 위한 샤워 헤드를 진공 챔버 내에 설치하여, 상기 샤워 헤드에서의 증기 분사 직전에 상기 카르복실산 에스테르를 함유하는 증기와 수증기를 혼합하여 가수 분해시킨다.
이하에, 본 발명의 금속의 환원 방법을 실시하는 금속 환원용 장치의 일례에 대해서 도면을 참조하면서 설명한다.
상기 금속 환원용 장치는 도 1에 도시하는 바와 같이, 환원 처리를 행하는 챔버(20) 내에 환원 처리의 대상물로서, 예컨대, 실리콘웨이퍼(1)를 배치하는 지지대(21)가 설치되어 있다. 상기 지지대의 내부에는 챔버(20) 내를 가열하여 일정 온도를 유지하거나, 실리콘웨이퍼(1) 등의 환원 처리 대상물을 가열하기 위한 히터(22)가 수납되어 있다. 또한, 상기 챔버(20)의 상부에는 샤워 헤드(23)가 배치되고, 상기 샤워 헤드(23)에는 카르복실산 에스테르 화합물을 적어도 함유하는 증기 공급관(24)의 일단과, 수증기 공급관(25)의 일단이 접속되어 있다. 상기 공급관(24, 25)의 타단은 카르복실산 에스테르 화합물을 적어도 함유하는 화합물의 수납 탱크(26)와, 물의 수납 탱크(27)에 각각 접속되어 있다.
상기 각 증기의 공급관(24, 25)에는 또한, 매스플로우 컨트롤러(MFC)(28, 29)가 설치되고, 챔버(20) 내에의 상기 카르복실산 에스테르 화합물의 증기 및 수증기의 유량을 조절 가능하게 하고 있다.
또한, 상기 챔버(20)에는 진공 펌프(도시되지 않음)에 접속된 배기구(30)가 설치되고, 챔버(20) 내부의 감압을 가능하게 하는 동시에, 환원에 의해 발생하는 부산물을 배출 가능하게 하고 있다.
상기 금속 환원용 장치는, 본 발명의 금속의 환원 방법의 실시용으로 새롭게 형성하여도 좋지만, 종래 공지한 CVD 장치, PVD 장치, 도금 장치 등의 처리 챔버에 상기 카르복실산 에스테르 화합물의 증기 및 수증기의 공급관, 그 다른 것을 배치하여 형성하여도 좋다. 이러한 장치에서는 상기 CVD, PVD, 도금 처리를 행한 후에, 연속하여 본 발명의 금속의 환원 방법을 실시할 수 있어 효율적인 처리가 가능해진 다.
본 발명의 금속의 환원 방법은, 산화된 금속의 환원을 저비용으로 효율적이며 확실하게 행할 수 있기 때문에, 배선간의 기생 용량의 저감과 낮은 배선 저항의 양립을 구하고, 응답 속도의 고속화가 요구되는 다층 배선, 반도체 집적 회로 등의 반도체 장치에 이용하는 데 적합하며, 이하의 본 발명의 다층 배선, 본 발명의 반도체 장치에 이용하는 것이 특히 적합하다.
(다층 배선 및 그 제조 방법)
본 발명의 다층 배선의 제조 방법은, 피막 형성 공정과 배선 형성 공정과 환원 공정을 적어도 포함하고, 또한 필요에 따라 적절하게 선택한 그 밖의 공정을 포함한다.
본 발명의 다층 배선은, 본 발명의 상기 다층 배선의 제조 방법에 의해 제조된다.
이하, 본 발명의 다층 배선의 제조 방법의 설명을 통하여, 본 발명의 다층 배선의 상세한 내용도 명백히 한다.
<피막 형성 공정>
상기 피막 형성 공정은, 피막 형성용 재료를 피가공면 상에 성막하고, 열처리 등을 행함으로써, 층간 절연막, 보호막 등의 피막을 형성하는 공정이다.
상기 피막 형성용 재료는, 수지를 적어도 함유하여 이루어지며, 필요에 따라 유기 용제, 그 밖의 성분 등을 더 함유하여 이루어진다.
상기 수지로서는 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으 며, 예컨대, 실록산 수지, 유기 수지 등을 적합하게 들 수 있고, 저유전률의 피막을 얻을 수 있다.
또한, 플라즈마 CVD 법으로 형성된 CVD막 등도 상기 피막으로서 적합하게 들 수 있다.
상기 실록산 수지로서는 실란 화합물을 모노머 유닛으로서 중합하여 얻어진 화합물 등을 적합하게 들 수 있다.
상기 실란 화합물로서는, 구체적으로는 테트라알콕시실란, 트리알콕시실란, 메틸트리알콕시실란, 에틸트리알콕시실란, 프로필트리알콕시실란, 페닐트리알콕시실란, 비닐트리알콕시실란, 알릴트리알콕시실란, 글리시딜트리알콕시실란, 디알콕시실란, 디메틸디알콕시실란, 디에틸디알콕시실란, 디프로필디알콕시실란, 디페닐디알콕시실란, 디비닐디알콕시실란, 디알릴디알콕시실란, 디글리시딜디알콕시실란, 페닐메틸디알콕시실란, 페닐에틸디알콕시실란, 페닐프로필트리알콕시실란, 페닐비닐디알콕시실란, 페닐알릴디알콕시실란, 페닐글리시딜디알콕시실란, 메틸비닐디알콕시실란, 에틸비닐디알콕시실란 및 프로필비닐디알콕시실란 등을 들 수 있다. 이들은 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 유기 수지로서는 폴리알릴에테르, 벤조시클로부텐계 폴리머 등을 들 수 있다.
상기 플라즈마 CVD 법으로 형성된 CVD막으로서는, 카본 도핑 SiO2막, SiCH막, SiCN막 등을 들 수 있다.
상기 유기 용제로서는, 상기 수지가 용해 가능하면 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 메틸알코올, 에틸알코올, 프로필알코올, 이소프로필알코올, 부틸알코올, 이소부틸알코올, tert-부틸알코올 등의 알코올계 ; 페놀, 크레졸, 디에틸페놀, 트리에틸페놀, 프로필페놀, 노닐페놀, 비닐페놀, 알릴페놀, 노닐페놀 등의 페놀계 ; 시클로헥사논, 메틸이소부틸케톤, 메틸에틸케톤 등의 케톤계, 메틸셀로솔브, 에틸셀로솔브 등의 셀로솔브계 ; 헥산, 옥탄, 데칸 등의 탄화수소계 ; 프로필렌글리콜, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트 등의 글리콜계 등을 들 수 있다. 이들은 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 그 밖의 성분으로서는, 본 발명의 효과를 해치지 않는 한 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있어, 예컨대, 피막의 다공질화를 위한 발포제, 알려진 각종 첨가제 등을 들 수 있다.
상기 발포제로서는, 아크릴계 수지, 에틸렌계 수지, 셀룰로오스계 수지 등을 들 수 있다.
상기 그 밖의 성분의 상기 피막 형성용 재료에 있어서의 함유량으로서는, 상기 수지, 상기 유기 용제 등의 종류나 함유량 등에 따라 적절하게 결정할 수 있다.
상기 피가공면으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 상기 피막이 반도체 장치에 형성되는 경우에는 상기 피가공면으로서는 반도체 기판의 표면을 들 수 있고, 구체적으로는 실리콘웨이퍼 등의 기판, 각종 산화막, 다공질화 실리카막 등의 저유전률막 등의 표면을 적합하게 들 수 있다.
상기 성막의 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 스핀코팅법, 딥코팅법, 니이더코팅법, 커튼코팅법, 블레이드코팅법 등을 들 수 있다. 이들 중에서도 효율 등의 점에서 스핀코팅법, 딥코팅법 등이 바람직하다. 상기 스핀코팅법의 경우, 그 조건으로서는 예컨대, 회전수가 100∼10,000 rpm 정도이며, 800∼5,000 rpm이 바람직하고, 시간이 1초∼10분간 정도이며, 10∼90초간이 바람직하다.
상기 열처리로서는, 특별히 제한은 없고, 목적으로 따라 적절하게 선택할 수 있지만, 상기 유기 용제를 건조시켜 상기 피막 형성용 재료를 소성하는 것이 바람직하다. 이 경우, 상기 피막 형성용 재료 중 상기 수지의 폴리머 골격이나 측쇄에 도입된 탄화수소나 방향족 탄화수소 등의 산화를 억제할 수 있다.
상기 열처리는 목적에 따라 적절하게 그 온도, 분위기 등의 조건을 선택할 수 있지만, 상기 온도로서는 50∼400℃가 바람직하고, 80∼350℃가 보다 바람직하다.
상기 온도가 50℃ 미만이면 상기 유기 용제가 피막 중에 잔류하게 되어 충분한 강도를 얻을 수 없는 경우가 있으며, 400℃를 넘으면 상기 수지의 폴리머 골격이나 측쇄의 규소-탄화수소 결합이 분해되어 버리는 경우가 있다.
상기 분위기로서는 대기 중에서는 산소 취입에 의한 유전률의 상승이 우려되기 때문에, 불활성 가스의 존재 분위기, 감압 분위기 등이 바람직하고, 상기 불활성 가스로서는 예컨대, 질소 등을 적합하게 들 수 있다.
또한, 상기 열처리 공정은, 상기 피막의 기초층이, 예컨대 스핀코트법에 의 해 성막되는 막(예컨대, 다공질 실리카막 등의 저유전률막)인 경우에는 상기 저유전률막을 형성하는 재료를 도포하여 용매 건조를 행한 후, 이 위에 상기 피막 형성용 재료를 도포하여 일괄적으로 상기 열처리 공정을 행하여도 좋다. 이 경우, 성막 비용의 저감을 도모할 수 있다.
<배선 형성 공정>
상기 배선 형성 공정은 배선을 형성하는 공정이다.
상기 다층 배선을 형성하는 경우, 상기 배선 형성 공정은 쓰루비아(through via) 형성 공정, 도체 도금 공정 등의 적절하게 선택한 그 밖의 공정을 포함하는 것이 바람직하다.
-쓰루비아 형성 공정-
상기 쓰루비아 형성 공정은 상기 피가공면 상에 형성된 상기 실리카계 피막의 최상층에 형성되는 배선과 접속하기 위해 쓰루비아를 형성하는 공정이다.
상기 쓰루비아의 형성은 예컨대 상기 쓰루비아 부분에 적당한 노광량의 레이저광을 조사함으로써 행한다.
상기 레이저광으로서는 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대 탄산가스 레이저, 엑시머 레이저, YAG 레이저 등을 들 수 있다.
-도체 도금 공정-
상기 도체 도금 공정은, 상기 피가공면 상에 형성된 상기 실리카계 피막 상에 배선 전구체로서의 도체를 전면에 피복하여 도체 도금층을 형성하는 공정이다.
상기 도체 도금의 방법으로서는, 예컨대, 무전해 도금, 전해 도금 등의 상용 도금법을 이용하여 행할 수 있다.
상기 배선의 형성은, 상기 도체 도금 공정에 의해 형성된 상기 도체 도금층을 원하는 패턴에 따라 에칭한다.
상기 에칭의 방법으로서는 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며 상용의 에칭법을 사용할 수 있다.
이상의 공정에 의해 상기 배선이 형성된다.
<환원 공정>
상기 환원 공정은 상기 배선 공정에 의해 상기 피가공 표면에 형성된 배선 표면을 본 발명의 상기 금속의 환원 방법에 의해 환원 처리하는 공정이다.
상기 환원 공정은 적어도 카르복실산 에스테르 화합물을 함유하는 증기를 수증기에 의해 가수 분해시킴으로써 행해진다. 상기 카르복실산 에스테르 화합물, 가수 분해, 환원 등의 상세한 내용은 본 발명의 상기 금속의 환원 방법에서 설명한 바와 같다.
이상의 공정에 의해, 상기 배선 표면의 산화 금속이 금속으로 환원된다.
상기 피막 형성 공정, 상기 배선 형성 공정(상기 쓰루비아 형성 공정, 상기 도금 공정을 포함함) 및 상기 환원 공정의 일련의 공정을 필요에 따라 반복 행함으로써, 다층 배선 및 상기 다층 배선의 상하 배선을 접합하는 비아 등의 저항을 낮게 할 수 있어 회로의 집적도가 높은 다층 배선을 제조할 수 있다.
본 발명의 다층 배선의 제조 방법은 각종 분야에서 적합하게 이용할 수 있지만, 이하의 본 발명의 다층 배선의 제조에 특히 적합하게 이용할 수 있다.
본 발명의 다층 배선은 산화된 금속의 환원 처리를 저비용으로 효율적이며 확실하게 행할 수 있는 본 발명의 금속의 환원 방법에 의해, 배선 표면의 환원을 행하기 때문에, 산화에 의한 배선 저항의 상승을 억제하여 낮은 배선 저항을 얻을 수 있고, 게다가 피막의 저유전률을 손상시키지 않고, 기생 용량이 저감되어 신호 전파 속도의 고속화가 가능하며 응답 속도의 고속화가 요구되는 반도체 집적 회로 등의 반도체 장치에 적합하며, 이하의 본 발명의 반도체 장치에 특히 적합하다.
(반도체 장치 및 그 제조 방법)
본 발명의 반도체 장치는 적어도 상기 본 발명의 다층 배선을 갖는다.
본 발명의 반도체 장치의 제조 방법은, 본 발명의 상기 반도체 장치를 제조하는 방법으로서, 피막 형성 공정과, 패터닝 공정과, 배선 형성 공정과, 환원 공정을 적어도 포함하고, 필요에 따라 적절하게 선택한 그 밖의 공정을 더 포함한다.
이하, 본 발명의 반도체 장치의 제조 방법의 설명을 통하여 본 발명의 반도체 장치의 상세한 내용도 명백하게 한다.
<피막 형성 공정>
상기 피막 형성 공정은 상기 피가공면 상에 상기 피막 형성용 재료를 이용하여 피막을 형성하는 공정이다.
또한, 상기 피가공면, 상기 피막 형성용 재료 등의 상세한 내용에 대해서는 전술한 바와 같다.
상기 피막 형성 공정은 상기 피가공면 상에 상기 피막 형성용 재료를 성막하고, 열처리를 행하는 것을 포함하는 것이 바람직하며, 종래 공지한 제조 방법에 의 해 적합하게 행할 수 있다. 또한, 상기 성막의 방법에 대해서는 상기 다층 배선의 피막 형성 공정에 있어서 상술한 바와 같다.
상기 열처리로서는 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 상기 유기 용제를 건조시켜 상기 피막 형성용 재료를 소성하는 것이 바람직하다. 이 경우, 상기 피막 형성용 재료 중 상기 수지의 폴리머 골격이나 측쇄에 도입된 탄화수소나 방향족 탄화수소 등의 산화를 억제할 수 있다.
상기 열처리는 목적에 따라 적절하게 그 온도, 분위기 등의 조건을 선택할 수 있지만, 상기 온도로서는 50∼400℃가 바람직하고, 80∼350℃가 보다 바람직하다.
상기 온도가 50℃ 미만이면 상기 유기 용제가 막 중에 잔류하여 충분한 강도를 얻을 수 없는 경우가 있으며, 400℃를 넘으면 상기 수지의 폴리머 골격이나 측쇄의 규소-탄화수소 결합을 분해해버리는 경우가 있다.
상기 분위기로서는, 대기 중에서는 산소 취입에 의한 유전률의 상승이 우려되기 때문에, 불활성 가스의 존재 분위기, 감압 분위기 등이 바람직하고, 상기 불활성 가스로서는 예컨대, 질소 등을 적합하게 들 수 있다.
또한, 상기 열처리 공정은 상기 피막의 기초층이 예컨대, 스핀코팅법에 의해 성막되는 막(예컨대, 다공질 실리카막 등의 저유전률막)인 경우에는 상기 저유전률막을 형성하는 재료를 도포하여 용매 건조를 행한 후, 이 위에 상기 피막 형성용 재료를 도포하여 일괄적으로 상기 열처리 공정을 행하여도 좋다. 이 경우, 성막 비용의 저감을 도모할 수 있다.
<패터닝 공정>
상기 패터닝 공정은 상기 피막 형성 공정에 의해 얻어진 상기 피막을 마스크로서, 에칭에 의해 상기 피가공면을 패터닝하는 공정이다.
상기 패터닝 공정에 있어서는 상기 피막에 대하여 선택 노광 및 현상을 행하여 원하는 패턴을 형성한 후, 상기 패턴을 이용하여 에칭하는 것이 바람직하다. 이 경우 원하는 패턴형으로 용이하게 에칭을 행할 수 있다.
상기 패턴은 알려진 패턴 형성 방법에 따라 형성할 수 있다.
또한, 상기 노광과 상기 현상 사이에, 반응을 촉진시키기 위한 베이킹 처리를 행하여도 좋다.
상기 에칭의 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 예컨대, 드라이(dry) 에칭, 웨트(wet) 에칭을 적합하게 들 수 있다.
<배선 형성 공정>
상기 배선 형성 공정은 배선을 형성하는 공정이며, 그 상세한 내용에 대해서는 상기 다층 배선의 제조 방법의 설명에 있어서, 상술한 바와 같다.
<환원 공정>
상기 환원 공정은 본 발명의 상기 금속의 환원 방법에 의해 상기 배선 표면을 환원 처리하는 공정이며, 그 상세한 내용에 대해서는 상기 금속의 환원 방법의 설명에 있어서, 상술한 바와 같다.
상기 피막 형성 공정, 상기 패터닝 공정, 상기 배선 형성 공정(상기 쓰루비아 형성 공정, 상기 도체 도금 공정을 포함함) 및 상기 환원 공정의 일련의 공정은 필요에 따라 반복 행함으로써, 배선 저항이 낮고, 회로의 집적도가 높은 다층 배선을 갖는 반도체 장치를 제조할 수 있다.
이하에, 본 발명의 반도체 장치의 일례에 대해서, 도면을 참조하면서 설명한다.
본 발명의 반도체 장치는, 예컨대, 이하와 같이하여 얻어진다. 즉, 우선 도 4에 도시하는 바와 같은 소자간 분리막(2)으로 분리되어, 소스 확산층(5a)과 드레인 확산층(5b), 측벽 절연막(3)을 갖는 게이트 전극(4)을 형성한 트랜지스터층이 형성된 실리콘웨이퍼(1)에, 도 5에 도시하는 바와 같이, 층간 절연막(6)(인유리; phosphosilicate glass) 및 스토퍼막(7)(SiC)을 형성한 후, 전극 취출용 콘택트홀을 형성한다. 도 6에 도시하는 바와 같이, 스퍼터법에 의해 이 콘택트홀에 베리어막(8)(TiN)을 두께가 50 nm가 되도록 형성한 후, WF6과 수소를 혼합하여 환원함으로써, W에 의한 도체 플러그(9)(블랭킷)를 상기 콘택트홀에 매립하고, 비아를 형성하는 동시에, 화학적 기계 연마법(CMP)에 의해 상기 비아 이외의 부분을 제거한다.
계속해서, 도 7에 도시하는 바와 같이, 상기 비아가 형성된 스토퍼막(7) 상에 SiC : O : H막(10)을 두께가 30 nm가 되도록 형성하고, 이 위에 다공질 실리카막(저유전률막 ; 배선 분리 절연막)(11)을 두께가 160 nm가 되도록 적층하고, 상기 다공질 실리카막(11) 상에 플라즈마 CVD 법에 의해 SiO2막(12)을 두께가 30 nm가 되도록 성막한다. 또한, 도 8에 도시하는 바와 같이, SiO2막(12)에 대하여 배선 폭 100 nm, 스페이스 100 nm의 제1 번째 층 배선 패턴을 실시한 레지스트층을 마스크 로서 이용하고, CF4/CHF3 가스를 원료로 한 F 플라즈마법으로써 가공을 행하여 배선홈을 형성한다. 그리고, 도 9에 도시하는 바와 같이, 형성한 배선홈에 스퍼터법에 의해 배선 재료(구리)가 다공질 실리카막(11)으로 확산되는 것을 막는 배리어막(13)(TaN)을 두께가 10 nm가 되도록 형성한다. 계속해서, 상기 배선홈에 형성한 배리어막(13)의 표면에 전해 도금시에 전극으로서 기능하는 시드층(Cu)을 두께가 10 nm가 되도록 스퍼터법에 의해 형성한다. 다음에, 전해 도금법에 의해 구리 배선(14)(Cu)을 두께 600 nm 정도 적층한 후, 화학적 기계 연마법(CMP)에 의해 배선 패턴부 이외의 구리을 제거하고, 상기 제1 번째 층의 배선층(구리) 상에 스토퍼막(확산 방지막)(15)으로서의 SiC : O : H막을 두께가 30 nm가 되도록 형성하고, 제1 번째 층의 배선층(구리)을 형성한다. 여기서, 스토퍼막(확산 방지막)(15)은 배선 재료(구리)가 다공질 실리카막(11)으로 확산되는 것을 막는 목적으로, 실란과 암모니아가스를 이용하여 플라즈마 CVD 법에 의해 형성한다.
다음에, 도 10에 도시하는 바와 같이, 스토퍼막(확산 방지막)(15) 상에 다공질 실리카막(저유전률막 ; 배선 분리 절연막, SiOC막)(16)을 두께가 180 nm가 되도록 적층한다. 다공질 실리카막(16) 상에 플라즈마 CVD 법에 의해 SiC : O : H막(17)을 두께가 30 nm 가 되도록 형성한 후, 또한, 도 11에 도시하는 바와 같이, 상기 SiC : O : H막(17) 상에 다공질 실리카막(저유전률막)(18)을 두께가 160 nm가 되도록 형성하여 플라즈마 CVD법에 의해 SiO2막(19)을 두께가 30 nm가 되도록 적층한다.
여기서, 도 12에 도시하는 바와 같이, 이들의 절연층에 대하여 비아 패턴을 형성한 레지스트층을 마스크로서 이용하고, CF4/CHF3 가스를 원료로 한 F 플라즈마법으로써 가스 조성 및 압력을 변화시킴으로써, SiO2막(19), 다공질 실리카막(18), SiC : O : H막(17) 및 다공질 실리카막(16)의 순으로 가공을 행하여 비아를 형성한다. 계속해서, 제2 번째 층 배선 패턴을 실시한 레지스트층을 마스크로서 이용하고, CF4/CHF3 가스를 원료로 한 F 플라즈마법으로써 가공을 행하여 배선홈을 형성한다.
다음에, 도 13에 도시하는 바와 같이, 본 발명의 금속의 환원 방법에 의해, 형성한 비아와 구리 배선(14)에 대하여 환원 처리를 행한 후, 도 14에 도시하는 바와 같이, 상기 형성한 비아와 배선홈에 대하여 스퍼터법에 의해 배선 재료(구리)가 다공질 실리카막(18)으로 확산되는 것을 막는 배리어막(20)(TaN)을 두께가 10 nm 가 되도록 형성한다. 계속해서, 상기 배선홈에 형성한 배리어막(20)의 표면에 전해도금시에 전극으로서 기능하는 시드층(Cu)을 두께가 10 nm가 되도록 형성한다. 다음에, 전해 도금법에 의해 구리 배선(21)(Cu)을 두께 1,400 nm 정도 적층한 후, 화학적 기계 연마법(CMP)에 의해 배선 패턴부 이외의 구리을 제거하고, 도 15에 도시하는 바와 같이, 기상 성장법에 의해 SiC : O : H막(22)을 30 nm의 두께가 되도록 형성하여, 제2 번째 층의 비아 및 배선층(구리)을 형성한다.
이하, 상기 제2 번째 층의 비아 및 배선층(구리)의 형성 및 비아 및 배선층의 환원 처리를 재차 행함으로써, 3 번째 층의 비아 및 배선층(구리)을 갖는 3층 구조의 구리 배선(상기 구리 배선은 본 발명의 상기 다층 배선에 해당함)을 갖는 반도체 장치를 제조할 수 있다.
본 발명의 상기 반도체 장치의 제조 방법에 의하면, 다층 배선을 갖는 반도체 장치의 제조에 적합하게 사용할 수 있고, 상기 배선 및 상하 배선을 접합하는 비아의 산화에 의한 저항의 상승을 억제하여 상기 배선간의 기생 용량의 저하와 상기 배선 저항의 저하를 달성하고, 신호 전파 속도의 고속화가 가능하며 고성능인 반도체 장치가 효율적으로 제조된다. 상기 반도체 장치의 제조 방법은 본 발명의 다층 배선을 갖는 본 발명의 반도체 장치의 제조에 특히 적합하다.
본 발명의 반도체 장치는 본 발명의 상기 금속의 환원 방법을 이용하여 형성된 본 발명의 상기 다층 배선을 적어도 갖는다. 본 발명의 상기 다층 배선은 피막의 저유전률성이 유지되어, 배선 저항이 낮고, 상기 배선간의 기생 용량의 저하와 상기 배선 저항의 저하를 달성할 수 있어, 고속이며 신뢰성이 높은 반도체 장치를 얻을 수 있다.
본 발명의 반도체 장치는, 예컨대 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등에 특히 적합하다.
[실시예]
이하, 본 발명의 실시예에 대해서 설명하지만, 본 발명은 하기 실시예에 하등 한정되는 것은 아니다.
[실리콘웨이퍼의 제작]
-다공질 실리카 전구체 도포 용액(피막 형성 재료)의 조제-
테트라에톡시실란 20.8 g(0.1 mol), 메틸트리에톡시실란 17.8 g(0.1 mol), 글리시독시프로필트리메톡시실란 23.6 g(0.1 mol), 메틸이소부틸케톤 39.6 g을 200 ㎖의 반응 용기에 넣고, 1%의 테트라메틸암모늄하이드록사이드 수용액 16.2 g(0.9 mol)을 10분간으로 적하하여 적하 종료 후 2시간의 숙성 반응을 행하였다.
다음에, 상기 반응 용액에 황산마그네슘 5 g를 첨가하여 과잉 수분을 제거한 후, 로터리 이배포레이터(rotary evaporator)로써 숙성 반응에 의해 생성한 에탄올을 상기 반응 용액이 50 ㎖이 될 때까지 제거하였다. 얻어진 반응 용액에 메틸이소부틸케톤을 20 ㎖ 첨가하여 다공질 실리카 전구체 도포 용액을 조제하였다.
-다공질 실리카 피막의 제작-
얻어진 다공질 실리카 전구체 용액을 실리콘 웨이퍼 상에 스핀코트법에 의해 회전수 3,000 rpm, 도포 시간 30초간으로 두께가 1 ㎛가 되도록 도포하였다. 계속해서, 상기 실리콘웨이퍼를 200℃로 설정한 핫 플레이트에 얹고, N2 가스 중에서 3분간, 상기 유기 용제의 건조를 행하였다. 또한, 400℃로 설정한 전기로를 이용하여, N2 가스 중에서 30분간 소성하여 다공질 실리카 피막을 제작하였다.
[다공질 실리카 피막의 유전률 평가]
<환원 처리전의 유전률의 측정>
얻어진 다공질 실리카 피막 상에 직경 1 mm의 금속극을 제작하고, 1 MHz, 1 V의 교류 전원을 접속한 프로버를 이용하여 용량을 측정하고, 상기 용량과 상기 막 두께로부터 유전률을 산출한 바 2.3이었다.
상기에서 얻어진 실리콘웨이퍼의 다공질 실리카 피막을 본 발명의 금속의 환원 처리 방법(실시예 1∼2) 및 종래의 금속의 환원 처리 방법(비교예 1∼3)의 환경에 노출하였을 때의 상기 다공질 실리카 피막의 저유전률성에 대한 영향을 평가하였다.
(실시예 1)
<환원 처리>
도 1에 도시하는 바와 같은 금속 환원용 장치의 챔버(20) 내의 지지대(21)에, 상기에서 제작한 다공질 실리카 피막을 형성한 실리콘웨이퍼(1)를 적재한다. 다음에, 상기 챔버(20) 내에 환원 소스로서 포름산에틸을, 가수 분해 소스로서 물을 하기 온도로 가열하여 증기화하고, 하기 유량으로 챔버 내에 도입하여, 상기 실리콘웨이퍼(1) 상의 다공질 실리카 피막을 이하의 환원 처리 분위기에 노출하였다. 또한, 하기 기판 온도는 챔버(20) 내에 설치한 히터(22)에 의해 실리콘웨이퍼(1)를 가열하는 온도를 나타내고 있다.
-환원 소스-
소스 : 포름산에틸
소스 가열 온도 : 80℃
유량 : 400 sccm
-가수 분해 소스-
소수 : 물
소스 가열 온도 : 80 ℃
유량 : 100 sccm
-노출 분위기-
기판 온도 : 250℃
챔버 내 압력 : 100 pa
처리 시간 : 180초간
<유전률의 측정>
상기한 조건으로써 다공질 실리카피막을 노출한 후, 상기 노출 전과 동일한 유전률 측정 방법에 의해 유전률을 측정한 바, 노출 전과 변함 없이 2.3이었다.
(실시예 2)
<환원 처리>
실시예 1과 동일한 도 1에 도시하는 금속 환원용 장치를 이용하여, 환원 소스 및 가수 분해 소스의 종류 및 도입 조건, 환원 처리 분위기를 하기와 같이 한 것 이외는 실시예 1과 마찬가지로 하여, 상기와 동일하게 제작한 실리콘웨이퍼의 다공질 실리카 피막을 실시예 2의 환원 처리 분위기에 노출하였다.
-환원 소스-
소스 : 초산에틸
소스 가열 온도 : 80℃
유량 : 400 sccm
-가수 분해 소스-
소스 : 물
소스 가열 온도 : 80℃
유량 : 100 sccm
-노출 분위기-
기판 온도 : 250℃
챔버 내 압력 : 100 pa
처리 시간 : 180초간
<유전률의 측정>
상기한 조건으로써 다공질 실리카 기판을 노출한 후, 상기 노출 전과 동일한 유전률 측정 방법에 의해 유전률을 측정한 바, 노출 전과 변함 없이 2.3이었다.
(실시예 3)
<환원 처리>
실시예 1과 동일한 도 1에 도시하는 금속 환원용 장치를 이용하여, 환원 소스 및 가수 분해 소스의 종류 및 도입 조건, 환원 처리 분위기를 하기와 마찬가지로 한 것 이외는 실시예 1과 동일하게 하여, 상기와 동일하게 제작한 실리콘웨이퍼의 다공질 실리카 피막을 실시예 3의 환원 처리 분위기에 노출하였다.
-환원 소스-
소스 : 프로피온산메틸
소스 가열 온도 : 80℃
유량 : 400 sccm
-가수 분해 소스-
소스 : 물
소스 가열 온도 : 80℃
유량 : 100 sccm
-노출 분위기-
-기판 온도 : 250℃
챔버 내 압력 : 100 pa
처리 시간 : 180초간
<유전률의 측정>
상기한 조건으로써 다공질 실리카 피막을 노출한 후, 상기 노출 전과 동일한 유전률의 측정 방법에 의해 유전률을 측정한 바, 노출 전과 변함 없이 2.3이었다.
(비교예 1)
<환원 처리>
실시예 1과 동일한 도 1에 도시하는 금속 환원용 장치를 이용하여, 하기에 도시하는 조건으로 상기와 동일하게 제작한 실리콘 웨이퍼의 다공질 실리카 피막을 종래의 수소 플라즈마 분위기에 노출하였다.
-환원 소스-
소스 : 수소
유량 : 100 sccm
-노출 분위기-
기판 온도 : 250℃
챔버 내 압력 : 100 pa
인가 전압 : 500 W
처리 시간 : 180초간
<유전률의 측정>
상기한 조건으로써 다공질 실리카 피막을 노출한 후, 상기 노출 전과 동일한 유전률의 측정 방법에 의해 유전률을 측정한 바, 3.4까지 상승하고 있었다.
(비교예 2)
<환원 처리>
실시예 1과 동일한 도 1에 도시하는 금속 환원용 장치를 이용하여, 하기에 도시하는 조건으로 상기와 동일하게 제작한 실리콘웨이퍼의 다공질 실리카 피막을 종래의 수소 어닐링 분위기에 노출하였다.
-환원 소스-
소스 : 수소
유량 : 100 sccm
-노출 분위기-
기판 온도 : 250℃
챔버 내 압력 : 100 pa
처리 시간 : 180초간
<유전률의 측정>
상기한 조건으로써 다공질 실리카 피막을 노출한 후, 상기 전과 동일한 유전 률의 측정 방법에 의해 유전률을 측정한 바, 노출 전과 변함 없이 2.3이었다.
(비교예 3)
<환원 처리>
실시예 1과 동일한 도 1에 도시하는 금속 환원용 장치를 이용하여, 환원 소스로서 포름산만을 하기에 도시하는 조건으로 도입하고, 상기와 동일하게 제작한 실리콘웨이퍼의 다공질 실리카 피막을 이하의 환원 처리 분위기에 노출하였다.
-환원 소스-
소스 : 포름산
소스 가열 온도 : 80℃
유량 : 500 sccm
-노출 분위기-
기판 온도 : 250℃
챔버 내 압력 : 100 pa
처리 시간 : 180초간
<유전률의 측정>
상기한 조건으로써 다공질 실리카 피막을 노출한 후, 상기 노출 전과 동일한 유전률의 측정 방법에 의해 유전률을 측정한 바 노출 전과 변함 없이 2.3이었다.
(비교예 4)
<환원 처리>
실시예 1과 동일한 도 1에 도시하는 금속 환원용 장치를 이용하여, 환원 소 스로서 포름산만을 하기에 도시하는 조건으로 도입하고, 상기와 동일하게 제작한 실리콘웨이퍼의 다공질 실리카 피막을 이하의 환원 처리 분위기에 노출하였다.
-환원 소스-
소스 : 포름산
소스 가열 온도 : 80℃
유량 : 400 sccm
-가수 분해 소스-
소스 : 물
소스 가열 온도 : 80℃
유량 : 100 sccm
-노출 분위기-
기판 온도 : 250℃
챔버 내 압력 : 100 pa
처리 시간 : 180초간
<유전률의 측정>
상기한 조건으로써 다공질 실리카 피막을 노출한 후, 상기 노출 전과 동일한 유전률의 측정 방법에 의해 유전률을 측정한 바, 노출 전과 변함 없이 2.3이었다.
[환원 처리에 의한 구리 비산의 평가]
이하, 본 발명의 금속의 환원 처리 방법(하기 실시예 4) 및 종래 금속의 환원 처리 방법(하기 비교예 5 및 6)을 실시한 경우의 구리 비산의 유무를 평가하였 다.
(실시예 4)
도 2(1)에 도시하는 바와 같이, 직경 8 인치의 실리콘웨이퍼(1a) 중앙에 두께 1 ㎛로 도금 구리를 성막한 1 cm×1 cm의 실리콘웨이퍼(1b)를 적재하여 시료를 얻었다. 상기 시료에 대하여, 실시예 1과, 실시예 1과 동일한 금속 환원용 장치를 이용하여, 실시예 1과 동일한 조건으로 환원 처리(환원 소스 : 포름산 에틸)를 행하였다. 그 후, 하기한 바와 같이 하여 구리 비산의 유무를 평가하였다.
<구리 비산의 측정>
도 2(2)에 A로 표시되는 점은 상기 구리 비산의 유무를 측정하는 측정 포인트이며, 실리콘웨이퍼(1a)의 중앙과, 중앙으로부터 반경 방향으로 ±25 mm 및 중앙으로부터 반경 방향으로 ±50 mm 위치의 5개의 지점(spot)에서 형광 X선을 이용하여 구리 비산의 유무를 단위 면적당 원자수로 측정하였다. 결과를 도 3의 그래프에 나타낸다. 실시예 4에서는 구리 비산이 발생하지 않는 것이 확인되었다.
(비교예 5)
실시예 4와 동일한 시료를 이용하여, 비교예 3과 동일한 금속 환원용 장치를 이용하고, 비교예 3과 동일한 조건으로 환원 처리(환원 소스 : 포름산)를 행하였다.
그 후, 실시예 4와 동일하게 하여, 구리 비산의 유무를 평가하였다. 결과를 도 3의 그래프에 나타낸다. 상기 그래프에 나타내는 바와 같이 비교예 5에서는 구리 비산이 많이 확인되었다.
(비교예 6)
실시예 4와 동일한 시료를 이용하여, 비교예 4와 동일한 금속 환원용 장치를 이용하고, 비교예 4와 동일한 조건으로 환원 처리(환원 소스 : 포름산＋가수 분해 소스 : 물)를 행하였다.
그 후, 실시예 4와 동일하게 하여, 구리 비산의 유무를 평가하였다. 결과를 도 3의 그래프에 나타낸다. 상기 그래프에 나타내는 바와 같이 비교예 6에서는 구리 비산이 많이 확인되었다.
[다층 배선 및 반도체 장치의 저항 평가]
이하, 본 발명의 환원 방법 및 종래의 환원 방법을 이용하여 다층 배선 및 반도체 장치를 제작하고, 각각에 대해서 후술과 같이 성능을 평가하였다.
(실시예 5∼20)
<다층 배선 및 반도체 장치의 제조>
본 발명의 실시예 5∼20의 다층 배선 및 반도체 장치를 이하와 같이하여 제조하였다. 우선, 도 4에 도시하는 바와 같이, 소자간 분리막(2)으로 분리되고, 소스 확산층(5a)과 드레인 확산층(5b), 측벽 절연막(3)을 갖는 게이트 전극(4)을 형성한 트랜지스터층이 형성된 실리콘웨이퍼(1)에 도 5에 도시하는 바와 같이, 층간 절연막(6)(인유리) 및 스토퍼막(7)(SiC)을 형성한 후, 전극 취출용 콘택트홀을 형성하였다. 도 6에 도시하는 바와 같이, 스퍼터법에 의해 이 콘택트홀에 배리어막(8)(TiN)을 두께가 50 nm가 되도록 형성한 후, WF6과 수소를 혼합하여 환원함으로 써, W에 의한 도체 플러그(9)(블랭킷)를 상기 콘택트홀에 매립하고, 비아를 형성하는 동시에 화학적 기계 연마법(CMP)에 의해 상기 비아 이외의 부분을 제거하였다.
계속해서, 도 7에 도시하는 바와 같이, 상기 비아가 형성된 스토퍼막(7) 상에 SiC : O : H막(10)을 두께가 30 nm가 되도록 형성하고, 이 위에 다공질 실리카막(저유전률막 ; 배선 분리 절연막)(11)을 두께가 160 nm가 되도록 적층하고, 상기 다공질 실리카막(11) 상에 플라즈마 CVD법에 의해 SiO2막(12)을 두께가 30 nm 가 되도록 성막하였다. 또한, 도 8에 도시하는 바와 같이, SiO2막(12)에 대하여 배선 폭 100 nm, 스페이스 100 nm의 제1 번째 층 배선 패턴을 실시한 레지스트층을 마스크로서 이용하고 CF4/CHF3 가스를 원료로 한 F 플라즈마법으로써 가공을 행하여 배선홈을 형성하였다. 그리고, 도 9에 도시하는 바와 같이, 형성한 배선홈에 스퍼터법에 의해 배선 재료(구리)가 다공질 실리카막(11)으로 확산되는 것을 막는 배리어막(13)(TaN)을 두께가 10 nm가 되도록 형성하였다. 계속해서, 상기 배선홈에 형성한 배리어막(13)의 표면에 전해 도금시에 전극으로서 기능하는 시드층(Cu)을 두께가 10 nm가 되도록 스퍼터법에 의해 형성하였다. 다음에, 전해 도금법에 의해 구리 배선(14)(Cu)을 두께 600 nm 정도 적층한 후, 화학적 기계 연마법(CMP)에 의해 배선 패턴부 이외의 구리를 제거하고, 상기 제1 번째 층의 배선층(구리) 상에 스토퍼막(확산 방지막)(15)으로서의 SiC : O : H막을 두께가 30 nm가 되도록 형성하여 제1 번째 층의 배선층(구리)을 형성하였다. 여기서, 스토퍼막(확산 방지막)(15)은 배선 재료(구리)가 다공질 실리카막(11)으로 확산되는 것을 막는 목적으로, 실란과 암모니아 가스를 이용하여 플라즈마 CVD 법에 의해 형성하였다.
다음에, 도 10에 도시하는 바와 같이, 스토퍼막(확산 방지막)(15) 상에 다공질 실리카막(저유전률막 ; 배선 분리 절연막, SiOC막)(16)을 두께가 180 nm가 되도록 적층하였다. 다공질 실리카막(16) 상에 플라즈마 CVD법에 의해 SiC : O : H막(17)을 두께가 30 nm가 되도록 형성한 후, 또한, 도 11에 도시하는 바와 같이, 상기 SiC : O : H막(17) 상에 다공질 실리카막(저유전률막)(18)을 두께가 160 nm가 되도록 형성한 후, 플라즈마 CVD 법에 의해 SiO2막(19)을 두께가 30 nm가 되도록 적층하였다.
여기서, 도 12에 도시하는 바와 같이, 이들의 절연층에 대하여 비아 패턴을 형성한 레지스트층을 마스크로서 이용하고, CF4/CHF3 가스를 원료로 한 플라즈마법으로써 가스 조성 및 압력을 변화시킴으로써, SiO2막(19), 다공질 실리카막(18), SiC : O : H막(17) 및 다공질 실리카막(16)의 순서대로 가공을 행하여 비아를 형성하였다. 계속해서, 제2 번째 층 배선 패턴을 실시한 레지스트층을 마스크로서 이용하고, CF4/CHF3 가스를 원료로 한 F 플라즈마법으로써 가공을 행하여 배선홈을 형성하였다.
다음에, 도 13에 도시하는 바와 같이, 상기에서 얻어진 실시예 5∼20의 각 실리콘웨이퍼(1)에 대하여 실시예 1과 동일한 금속 환원용 장치를 이용하여, 하기 표 1에 나타내는 기판 온도와 처리 시간으로 한 것 이외는 실시예 1과 동일한 조건으로 형성한 비아와 구리 배선(14)의 환원 처리(환원 소스 : 포름산에틸)를 행하였 다.
그 후, 도 14에 도시하는 바와 같이, 형성한 비아와 배선홈에 대하여, 스퍼터법에 의해 배선 재료(구리)가 다공질 실리카막(18)으로 확산되는 것을 막는 배리어막(20)(TaN)을 두께가 10 nm가 되도록 형성하였다. 계속해서, 상기 배선홈에 형성한 배리어막(20)의 표면에, 전해 도금시에 전극으로서 기능하는 시드층(Cu)을 두께가 10 nm가 되도록 형성하였다. 다음에, 전해 도금법에 의해 구리 배선(21)(Cu)을 두께 1,400 nm 정도 적층한 후, 화학적 기계 연마법(CMP)에 의해 배선 패턴부 이외의 구리를 제거하고, 도 15에 도시하는 바와 같이, 기상 성장법에 의해 SiC : O : H막(22)을 30 nm의 두께가 되도록 형성하여 제2 번째 층의 비아 및 배선층(구리)을 형성하였다.
이하, 상기 제2 번째 층의 비아 및 배선층(구리)의 형성 및 비아 및 구리 배선의 환원 처리를 재차 행함으로써, 3 번째 층의 비아 및 배선층(구리)을 갖는 3층 구조의 구리 배선(상기 구리 배선은 본 발명의 상기 다층 배선에 해당함)을 갖는 반도체 장치를 제조하였다.
<다층 배선 및 반도체 장치의 평가>
이상과 같이하여, 비아와 구리 배선이 연속한 연속 비아를 갖는 반도체 장치를 100만개 제조한 바 상기 연속 비아의 수율은 95%였다. 또한, 비아 1개당 비아저항을 측정하고, 접촉 면적으로부터 산출한 이론 저항의 비율을 산출한 바 표 1에 나타내는 바와 같이, 어느 쪽의 조건에서도 1.0∼1.2의 값을 얻을 수 있었기 때문에, 환원이 충분히 되어있는 것을 알았다.
(실시예 21∼36)
실시예 5에 있어서, 비아와 구리 배선의 환원 처리를 실시예 2와 동일한 환원 처리(환원 소스 : 초산 에틸)에 의해 행한 것 이외는 실시예 5와 동일하게 하여, 실시예 21∼36의 다층 배선 및 반도체 장치를 제조하였다.
또한, 실시예 21∼36의 각 환원 처리에 있어서의 기판 온도 및 처리 시간은 표 2에 나타낸 바와 같다.
<다층 배선 및 반도체 장치의 평가>
비아와 구리 배선이 연속한 연속 비아를 갖는 반도체 장치를 100만개 제조하였을 때의 상기 연속 비아의 수율은 95%였다. 또한, 비아 1개당 비아 저항을 측정하여, 접촉 면적으로부터 산출한 이론 저항의 비율을 산출한 바 표 2에 나타내는 바와 같이, 어느 쪽의 조건에서도 1.0∼1.2의 값을 얻을 수 있었기 때문에, 환원이 충분히 되어있는 것을 알았다.
(실시예 37∼52)
실시예 5에 있어서, 비아와 구리 배선의 환원 처리를 실시예 3과 동일한 환원 처리(환원 소스 : 프로피온산메틸)에 의해 행한 것 이외는 실시예 5와 동일하게 하여, 실시예 21∼36의 다층 배선 및 반도체 장치를 제조하였다.
또한, 실시예 37∼52의 각 환원 처리에 있어서의 기판 온도 및 처리 시간은 표 3에 나타낸 바와 같다.
<다층 배선 및 반도체 장치의 평가>
비아와 구리 배선이 연속한 연속 비아를 갖는 반도체 장치를 100만개 제조하 였을 때의 상기 연속 비아의 수율은 95%였다. 또한, 비아 1개당 비아 저항을 측정하고, 접촉 면적으로부터 산출한 이론 저항의 비율을 산출한 바 표 3에 나타내는 바와 같이, 어느 쪽의 조건에서도 1.0∼1.2의 값을 얻을 수 있었기 때문에, 환원이 충분히 되어있는 것을 알았다.
(비교예 7∼22)
실시예 4에 있어서, 비아와 구리 배선의 환원 처리를 비교예 2와 동일한 환원 처리(수소 어닐링)에 의해 행한 것 이외는 실시예 4와 같이 하여 다층 배선 및 반도체 장치를 제조하였다.
또한, 비교예 7∼22의 각 환원 처리에 있어서의 기판 온도 및 처리 시간은 표 4에 나태낸 바와 같다.
<다층 배선 및 반도체 장치의 평가>
비아와 구리 배선이 연속한 연속 비아를 갖는 반도체 장치를 100만개 제조한 바 상기 연속 비아의 수율은 58%였다. 또한, 비아 1개당 비아 저항을 측정하고, 접촉 면적으로부터 산출한 이론 저항의 비율을 산출한 바 표 4에 나타내는 바와 같이 어느 쪽의 조건에서도 1.1∼1.8의 값을 얻을 수 있었기 때문에 환원이 불충분하다는 것을 알았다.
Figure 112006060073602-pat00001
Figure 112006060073602-pat00002
Figure 112006060073602-pat00003
Figure 112006060073602-pat00004
상기 실시예 및 비교예의 결과로부터 본 발명의 금속의 환원 방법에서는 신호 전파의 방해가 되는 산화구리의 환원을 충분히 할 수 있다는 것을 알았다. 또한, 본 발명의 금속의 환원 방법을 이용함으로써, 본 발명의 다층 배선 및 반도체 장치의 응답 속도의 고속화에 기여할 수 있다는 것을 알았다.
본 발명이 바람직한 형태를 부기하면, 이하와 같다.
(부기 1)
적어도 카르복실산 에스테르 화합물을 함유하는 증기를 수증기에 의해 가수분해시켜 산화 금속을 환원하는 것을 특징으로 하는 금속의 환원 방법.
(부기 2)
카르복실산 에스테르 화합물이 하기 화학식 1 및 화학식 2 중 어느 하나로 표시되는 화합물인 부기 1에 기재한 금속의 환원 방법.
[화학식 1]
HCOOR1
[화학식 2]
CnHmCOOR2
단, 상기 화학식 1 및 화학식 2 중 R1 및 R2는 탄소수 1∼3의 탄화수소를 나타낸다. n은 1∼3의 정수를 나타내고, m은 3∼7의 정수를 나타낸다.
(부기 3)
가열하에서 행해지는 부기 1 내지 부기 2 중 어느 하나에 기재한 금속의 환원 방법.
(부기 4)
가열 온도가 50∼400℃인 부기 3에 기재한 금속의 환원 방법.
(부기 5)
진공하에서 행해지는 부기 1 내지 부기 4 중 어느 하나에 기재한 금속의 환원 방법.
(부기 6)
진공 압력이 50∼500 Pa인 부기 6에 기재한 금속의 환원 방법.
(부기 7)
가수 분해 온도가 50∼200℃인 부기 1 내지 부기 6 중 어느 하나에 기재한 금속의 환원 방법.
(부기 8)
처리 시간이 5∼600초간인 부기 1 내지 부기 7 중 어느 하나에 기재한 금속의 환원 방법.
(부기 9)
적어도 카르복실산 에스테르 화합물을 함유하는 증기가 메틸 알코올, 에틸 알코올, 프로필 알코올, 이소프로필 알코올, 아세톤, 테트라히드로푸란 및 아세트니트릴로부터 선택되는 적어도 1종을 더 포함하는 부기 1 내지 부기 8 중 어느 하나에 기재한 금속의 환원 방법.
(부기 10)
적어도 카르복실산 에스테르 화합물을 함유하는 증기와, 수증기의 유량비가 1 : 0.2∼1 : 2인 부기 1 내지 부기 9 중 어느 하나에 기재한 금속의 환원 방법.
(부기 11)
챔버 내에서 행해지는 부기 1 내지 부기 10 중 어느 하나에 기재한 금속의 환원 방법
(부기 12)
적어도 카르복실산 에스테르 화합물을 함유하는 증기와 수증기를 미리 혼합하여, 가수 분해시켜 챔버 내에 도입하는 부기 11에 기재한 금속의 환원 방법.
(부기 13)
적어도 카르복실산 에스테르 화합물을 함유하는 증기와 수증기를 챔버 내에 별개로 도입하고, 상기 챔버 내에서 가수 분해시키는 부기 11에 기재한 금속의 환원 방법.
(부기 14)
피가공 표면에 피막을 형성하는 피막 형성 공정과, 배선을 형성하는 배선 형성 공정과,
부기 1 내지 부기 13 중 어느 하나에 기재한 금속의 환원 방법에 의해, 상기 피가공 표면에 형성된 배선 표면의 환원 처리를 행하는 환원 공정을
적어도 포함하는 것을 특징으로 하는 다층 배선의 제조 방법.
(부기 15)
부기 14에 기재한 다층 배선의 제조 방법에 의해 형성된 것을 특징으로 하는 다층 배선.
(부기 16)
부기 15에 기재한 다층 배선을 적어도 포함하는 것을 특징으로 하는 반도체 장치.
(부기 17)
부기 16에 기재한 반도체 장치의 제조 방법으로서, 피가공면 상에 수지 피막을 형성하는 피막 형성 공정과,
상기 피막을 마스크로서 에칭에 의해 상기 피가공면을 패터닝하는 패터닝 공정과,
상기 패터닝이 된 피가공면에 배선을 형성하는 배선 형성 공정과,
상기 피가공면에 형성된 배선 표면을 부기 1 내지 부기 13 중 어느 하나에 기재한 금속의 환원 방법에 의해 환원 처리하는 환원 공정을
적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 18)
에칭이 드라이 에칭 및 웨트 에칭 중 어느 하나에 의해 행해지는 부기 17에 기재한 반도체 장치의 제조 방법.
[산업상이용가능성]
본 발명의 금속의 환원 방법은 산화된 금속의 환원 처리를 저비용으로 효율적이며 확실하게 행할 수 있고, 유기산을 이용한 금속 등의 드라이 크리닝에 적합하게 이용할 수 있으며, 특히 본 발명의 다층 배선, 본 발명의 반도체 장치의 제조에 적합하게 사용할 수 있다.
본 발명의 다층 배선의 제조 방법은 본 발명의 다층 배선의 제조에 적합하게 이용할 수 있다.
본 발명의 다층 배선은 배선간의 기생 용량을 저감시킬 수 있어 배선 저항이 낮고, 신호 전파 속도의 고속화가 가능하며, 응답 속도의 고속화가 요구되는 반도체 집적 회로 등에 특히 적합하다.
본 발명의 반도체 장치의 제조 방법은 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등을 시작으로 하는 각종 반도체 장치, 특히 본 발명의 반도체 장치의 제조에 적합하게 이용할 수 있다.
본 발명의 반도체 장치는 배선간의 기생 용량의 저하와 배선 저항의 저하가 달성되고, 고속이며 신뢰성이 높다.
본 발명에 의하면, 종래에 있어서의 문제를 해결할 수 있고, 산화된 금속의 환원 처리를 저비용으로 효율적이며 확실하게 행할 수 있는 금속의 환원 방법, 상기 금속의 환원 방법을 이용함으로써, 배선간의 기생 용량을 저감시킬 수 있어 배선 저항이 낮은 다층 배선 및 그 효율적인 제조 방법 및 상기 배선간의 기생 용량을 저감시킬 수 있으며, 배선 저항이 낮은 다층 배선을 갖는 고속이며, 신뢰성이 높은 반도체 장치 및 그 효율적인 제조 방법을 제공할 수 있다.

Claims (10)

  1. 적어도 카르복실산 에스테르 화합물을 함유하는 증기를 수증기에 의해 가수 분해시켜 산화 금속을 환원하는 것을 특징으로 하는 금속의 환원 방법.
  2. 제1항에 있어서, 상기 카르복실산 에스테르 화합물은 하기 화학식 1 및 화학식 2 - 상기 화학식 1 및 화학식 2 중 R1 및 R2는 탄소수 1∼3의 탄화수소를 나타내고, n은 1∼3의 정수를 나타내고, m은 3∼7의 정수를 나타냄 - 중 어느 하나로 표시되는 화합물인 것인 금속의 환원 방법.
    [화학식 1]
    HCOOR1
    [화학식 2]
    CnHmCOOR2
  3. 제1항 또는 제2항에 있어서, 가열하에서 행해지고, 상기 가열온도가 50∼400℃인 금속의 환원 방법.
  4. 제1항 또는 제2항에 있어서, 진공하에서 행해지고, 상기 진공 압력이 50∼500 Pa인 금속의 환원 방법.
  5. 제1항 또는 제2항에 있어서, 가수 분해 온도가 50∼200℃인 금속의 환원 방법.
  6. 제1항 또는 제2항에 있어서, 적어도 카르복실산 에스테르 화합물을 함유하는 증기와 수증기의 유량비가 1 : 0.2∼1 : 2인 금속의 환원 방법.
  7. 피가공 표면에 피막을 형성하는 피막 형성 공정과,
    상기 피막을 마스크로 하여 에칭에 의해 상기 피가공 표면을 패터닝하는 패터닝 공정과,
    상기 패터닝된 피가공 표면에 배선을 형성하는 배선 형성 공정과,
    제1항 또는 제2항에 기재한 금속의 환원 방법에 의해, 상기 피가공 표면에 형성된 배선 표면의 환원 처리를 행하는 환원 공정
    을 포함하는 것을 특징으로 하는 다층 배선의 제조 방법.
  8. 다층 배선에 있어서,
    상기 다층 배선은 제7항에 기재한 다층 배선의 제조 방법에 의해 형성되는 것을 특징으로 하는 다층 배선.
  9. 반도체 장치에 있어서,
    제8항에 기재한 다층 배선을 적어도 포함하는 것을 특징으로 하는 반도체 장치.
  10. 반도체 장치의 제조 방법으로서,
    피가공면 상에 수지 피막을 형성하는 피막 형성 공정과,
    상기 피막을 마스크로 하여 에칭에 의해 상기 피가공면을 패터닝하는 패터닝 공정과,
    상기 패터닝이 된 피가공면에 배선을 형성하는 배선 형성 공정과,
    상기 피가공면에 형성된 배선 표면을 제1항 또는 제2항에 기재한 금속의 환원 방법에 의해 환원 처리하는 환원 공정을
    적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060079823A 2006-03-24 2006-08-23 금속의 환원 방법, 다층 배선 및 그 제조 방법 또는 반도체장치 및 그 제조 방법 KR100797499B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006083864A JP4579181B2 (ja) 2006-03-24 2006-03-24 多層配線における配線の還元方法、多層配線の製造方法、並びに、半導体装置の製造方法
JPJP-P-2006-00083864 2006-03-24

Publications (2)

Publication Number Publication Date
KR20070096752A KR20070096752A (ko) 2007-10-02
KR100797499B1 true KR100797499B1 (ko) 2008-01-24

Family

ID=38438499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079823A KR100797499B1 (ko) 2006-03-24 2006-08-23 금속의 환원 방법, 다층 배선 및 그 제조 방법 또는 반도체장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8440577B2 (ko)
JP (1) JP4579181B2 (ko)
KR (1) KR100797499B1 (ko)
CN (1) CN100501941C (ko)
DE (1) DE102006039001B4 (ko)
TW (1) TWI365230B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579181B2 (ja) * 2006-03-24 2010-11-10 富士通セミコンダクター株式会社 多層配線における配線の還元方法、多層配線の製造方法、並びに、半導体装置の製造方法
JP2008034736A (ja) * 2006-07-31 2008-02-14 Tokyo Electron Ltd 熱処理方法および熱処理装置
WO2011161797A1 (ja) * 2010-06-24 2011-12-29 富士通株式会社 配線構造の形成方法、半導体装置の製造方法、基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007612A (ko) * 2000-05-15 2003-01-23 에이에스엠 마이크로케미스트리 오와이 집적회로의 생산 공정
KR20050106158A (ko) * 2004-05-04 2005-11-09 (주) 플라즈닉스 플라즈마를 이용한 활성탄의 표면 처리 방법 및 장치
KR20060074869A (ko) * 2004-12-27 2006-07-03 미츠보시벨트 가부시기가이샤 폴리이미드 수지의 무기 박막 패턴 형성방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2156217A (en) * 1934-11-30 1939-04-25 Rohm & Haas Reduction with methanol
US3647892A (en) 1969-04-28 1972-03-07 Halcon International Inc Preparation of ethylene glycol
JPS5331608A (en) * 1976-09-02 1978-03-25 Mitsubishi Chem Ind Ltd Decomposition of methyl acetate
JP2716737B2 (ja) * 1988-07-25 1998-02-18 花王株式会社 アルコールの製造法
US5939334A (en) * 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
JP4663059B2 (ja) 2000-03-10 2011-03-30 東京エレクトロン株式会社 処理装置のクリーニング方法
JP2001271192A (ja) * 2000-03-27 2001-10-02 Jun Kikuchi 表面処理方法
US6679951B2 (en) 2000-05-15 2004-01-20 Asm Intenational N.V. Metal anneal with oxidation prevention
US7494927B2 (en) 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US6878628B2 (en) * 2000-05-15 2005-04-12 Asm International Nv In situ reduction of copper oxide prior to silicon carbide deposition
US7491634B2 (en) * 2006-04-28 2009-02-17 Asm International N.V. Methods for forming roughened surfaces and applications thereof
JP3734447B2 (ja) 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2004071705A (ja) 2002-08-02 2004-03-04 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP4225765B2 (ja) 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP2004241641A (ja) * 2003-02-06 2004-08-26 Fujitsu Ltd 半導体装置の製造方法
US7405143B2 (en) * 2004-03-25 2008-07-29 Asm International N.V. Method for fabricating a seed layer
JP4579181B2 (ja) * 2006-03-24 2010-11-10 富士通セミコンダクター株式会社 多層配線における配線の還元方法、多層配線の製造方法、並びに、半導体装置の製造方法
EP2159270A1 (de) * 2008-08-28 2010-03-03 Bayer MaterialScience AG Verfahren zur Herstellung von elektrisch leitfähigen Strukturen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007612A (ko) * 2000-05-15 2003-01-23 에이에스엠 마이크로케미스트리 오와이 집적회로의 생산 공정
KR20050106158A (ko) * 2004-05-04 2005-11-09 (주) 플라즈닉스 플라즈마를 이용한 활성탄의 표면 처리 방법 및 장치
KR20060074869A (ko) * 2004-12-27 2006-07-03 미츠보시벨트 가부시기가이샤 폴리이미드 수지의 무기 박막 패턴 형성방법

Also Published As

Publication number Publication date
US8440577B2 (en) 2013-05-14
DE102006039001B4 (de) 2009-05-20
TW200736409A (en) 2007-10-01
CN100501941C (zh) 2009-06-17
DE102006039001A1 (de) 2007-09-27
US20070221509A1 (en) 2007-09-27
KR20070096752A (ko) 2007-10-02
CN101043005A (zh) 2007-09-26
TWI365230B (en) 2012-06-01
JP4579181B2 (ja) 2010-11-10
JP2007258594A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
US8927442B1 (en) SiCOH hardmask with graded transition layers
US7498520B2 (en) Semiconductor multilayer wiring board and method of forming the same
JP4812838B2 (ja) 多孔質絶縁膜の形成方法
JP2004221275A (ja) 有機絶縁膜及びその製造方法及び有機絶縁膜を用いた半導体装置及びその製造方法。
US20030001278A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
JP3193335B2 (ja) 半導体装置の製造方法
WO2011007709A1 (ja) 成膜方法
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
KR100797499B1 (ko) 금속의 환원 방법, 다층 배선 및 그 제조 방법 또는 반도체장치 및 그 제조 방법
KR100875695B1 (ko) 계면 러프니스 완화막, 계면 러프니스 완화막 형성 재료,이들을 이용한 배선층 및 반도체 장치, 및 반도체 장치의제조 방법
US7148263B2 (en) Hybrid inorganic/organic low k dielectric films with improved mechanical strength
KR20080079180A (ko) 절연막 재료, 다층 배선 및 그 제조 방법, 및, 반도체장치의 제조 방법
JP2000150510A (ja) 複合多孔質絶縁膜およびその形成方法、ならびに電子装置およびその製造方法
JPH08316209A (ja) 積層絶縁膜のプラズマエッチング方法
KR20050016505A (ko) 유기실록산
JP2006190872A (ja) 半導体装置の製造方法
KR20010078073A (ko) 피막 형성 방법
US20060115980A1 (en) Method for decreasing a dielectric constant of a low-k film
JP4459096B2 (ja) 半導体装置の製造方法
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
JP2000058641A (ja) 半導体装置、その製造方法及び層間絶縁膜の形成方法
JP2000068264A (ja) 多孔質絶縁膜の表面処理方法およびこれを用いた電子装置の製造方法
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
KR20040082295A (ko) 반도체 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee