KR100794612B1 - 유기 반도체 소자 및 그 제조 방법 - Google Patents

유기 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100794612B1
KR100794612B1 KR1020057023179A KR20057023179A KR100794612B1 KR 100794612 B1 KR100794612 B1 KR 100794612B1 KR 1020057023179 A KR1020057023179 A KR 1020057023179A KR 20057023179 A KR20057023179 A KR 20057023179A KR 100794612 B1 KR100794612 B1 KR 100794612B1
Authority
KR
South Korea
Prior art keywords
forming
electrode
organic semiconductor
semiconductor layer
forming step
Prior art date
Application number
KR1020057023179A
Other languages
English (en)
Other versions
KR20060033724A (ko
Inventor
켄이치 나가야마
타츠야 요시자와
마사히로 시라토리
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20060033724A publication Critical patent/KR20060033724A/ko
Application granted granted Critical
Publication of KR100794612B1 publication Critical patent/KR100794612B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20Organic diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

유기 반도체층의 패턴의 형성이 용이한 유기 반도체 소자 및 그 제조 방법을 제공한다. 기판(2) 상에, 제1 전극을 포함하는 제1 구조부(3), 반도체 특성을 갖는 유기 화합물을 포함하는 유기 반도체층(4), 및 제2 전극을 포함하는 제2 구조부(5)를 순서대로 형성한다. 제2 구조부(5)는 소정의 패턴으로 형성한다. 제2 구조부(5)는 내에칭 특성을 갖는 마스크부를 포함하고, 그 마스크부를 마스크로 하여 유기 반도체층의 에칭 처리를 행한다. 마스크부는 제2 전극으로 해도 된다.

Description

유기 반도체 소자 및 그 제조 방법{ORGANIC SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD}
본 발명은 반도체 특성을 갖는 유기 화합물을 포함하는 유기 반도체 소자 및 그 제조 방법에 관한 것이다.
무기 재료 또는 유기 재료로 이루어지는 박막의 패턴을 형성하는 방법으로 서, 포토 에칭법, 마스크를 이용한 증착법 등이 알려져 있다.
포토 에칭법은, 기판에 박막을 형성한 후, 박막 위에 포토 레지스트를 소정의 패턴으로 형성하고, 웨트 에칭 처리 또는 드라이 에칭 처리에 의해 레지스트로 덮혀 있지 않은 박막 부분을 제거하고, 레지스트를 박리하여 박막의 패턴을 형성하는 방법이다.
마스크를 이용하는 증착법은, 기판에 소정의 개구의 패턴을 갖는 마스크를 밀착하고, 그 개구를 통해 박막 재료를 증착하고, 마스크를 제거하여 기판상에 박 막의 패턴을 형성하는 방법이다.
상기 방법을 이용하여, LSI 등의 반도체 장치, LCD, 유기 일렉트로루미네슨스(이하 유기 EL이라 함) 등의 표시 장치 등이 형성되어 있다.
상기한 종래 기술의 박막 형성 방법을 이용하여 패턴을 갖는 박막을 복수층으로 적층하는 경우, 박막을 형성할 때마다 마스크 및 레지스트를 제거하는 공정이 필요하다.
레지스트의 제거는 용제 등의 약품을 사용하기 때문에, 박막 재료에 내약품성이 없는 경우, 포토 에칭법을 이용하여 그 박막 재료로 이루어지는 층의 패턴을 형성하는 것은 곤란하다.
또한, 마스크를 제거할 때에, 마스크에 부착된 증착 재료가 마스크로부터 탈락되고, 그 탈락물이 박막을 오염시키는 경우가 있다.
본 발명이 해결하려고 하는 과제는, 상기한 문제를 일례로서 들 수 있다.
본 발명의 유기 반도체 소자는, 제1 전극을 포함하는 제1 구조부, 반도체 특성을 갖는 유기 화합물을 포함하는 유기 반도체층, 및 상기 유기 반도체층을 통해 제1 구조부에 대향하고 또한 제2 전극을 포함하는 제2 구조부를 포함하는 반도체 소자에 있어서, 상기 제2 구조부는, 내에칭 특성을 갖는 재료로 이루어지는 마스크부를 포함하고, 유기 반도체층은 마스크부를 마스크로 하여 에칭 처리되어 패턴 형성되어 있는 것을 특징으로 한다.
본 발명의 유기 반도체 소자의 제조 방법은, 제1 전극을 포함하는 제1 구조부, 반도체 특성을 갖는 유기화합물을 포함하는 유기 반도체층, 및 상기 유기 반도체층을 통해 상기 제1 구조부에 대향하고 또한 제2 전극을 포함하는 제2 구조부를 포함하는 반도체 소자의 제조 방법에 있어서, 상기 제1 구조부를 형성하는 제1 구조부 형성 공정, 상기 제1 구조부상에 상기 유기 반도체층을 형성하는 유기 반도체층 형성 공정, 및 상기 유기 반도체층 상에 제2 구조부를 형성하는 제2 구조부 형성 공정을 포함하고, 상기 제2 구조부 형성 공정은, 내에칭 특성을 갖는 재료로 이루어지는 마스크부를 형성하는 마스크부 형성 공정, 및 상기 마스크부를 마스크로 하여 상기 유기 반도체층의 에칭 처리를 행하는 에칭 공정을 포함하는 것을 특징으로 한다.
도1은 본 발명에 따른 유기 반도체 소자를 나타낸 단면도이다.
도2는 본 발명에 따른 유기 반도체 소자의 변형례를 나타낸 단면도이다.
도3은 본 발명에 따른 유기 반도체 소자의 변형례를 나타낸 다른 단면도이다.
도4는 본 발명에 따른 유기 반도체 소자의 제조 방법의 처리 공정을 순서대로 나타낸 단면도이다.
도5는 등방적인 에칭을 행한 경우에 발생하는 사이드 에칭을 나타낸 단면도이다.
도6은 본 발명에 따른 유기 반도체 소자의 제조 방법의 변형례를 나타낸 단면도이다.
도7은 본 발명에 따른 유기 EL 표시 패널의 제조 방법을 나타낸 단면도이다.
도8은 본 발명에 따른 풀컬러 표시 패널의 제조 방법을 나타낸 단면도이다.
도9는 본 발명에 따른 풀컬러 표시 패널의 제조 방법의 변형례를 나타낸 단면도이다.
도10은 본 발명에 따른 유기 EL 표시 패널의 제조 방법의 변형례를 나타낸 단면도이다.
도11은 본 발명에 따른 유기 EL 표시 패널의 제조 방법의 변형례를 나타낸 단면도이다.
도12는 본 발명에 따른 유기 EL 표시 패널의 제조 방법의 변형례를 나타낸 단면도이다.
도13은 본 발명에 따른 유기 TFT의 제조 방법을 나타낸 단면도이다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
도1에 나타낸 바와 같이, 본 발명에 따른 유기 반도체 소자(1)는, 수지 등의 기판 재료로 이루어지는 기판(2)을 가진다. 기판(2)은, 적어도 그의 표면에 절연 특성을 갖는 것이 좋고, 예컨대 글라스, 표면이 산화되어 있는 실리콘 웨이퍼 등의 절연 재료로 이루어지는 것이라도 된다. 또한, 기판(2)은 가요성을 가질 수 있다. 기판(2)은 투명하더라도 좋다.
기판(2) 위에는, 제1 전극을 포함하는 제1 구조부(3)가 제공되어 있다. 제1전극은, 금속 등의 저저항 재료로 이루어진다. 또한, 제1 구조부(3)는 투명 재료로 이루어질 수 있다. 또한, 방습성을 갖는 재료로 이루어지는 보호층을 포함할 수 있다.
제1 구조부(3) 위의 일부에는, 반도체 특성을 갖는 유기 화합물을 포함하는 유기 반도체층(4)이 제공되어 있다. 유기 반도체층(4)은, 일렉트로 루미네슨스 특 성을 갖는 발광층을 포함할 수 있다. 또한, 그 발광층의 발광 효율을 향상시키기 위한 기능층이 포함될 수 있다. 기능층은, 저분자 유기 화합물 또는 고분자 유기 화합물로 이루어지는 유기 화합물층을 포함하고, 저분자 화합물로 이루어지는 층과 고분자 화합물로 이루어지는 층을 조합하여 형성할 수 있다.
유기 반도체층(4) 위에, 제2 전극을 포함하는 제2 구조부(5)가 설치되어 있다. 제2 전극은, 금속 등의 저저항 재료로 이루어진다. 또한, 제2 구조부(5)는, 투명하더라도 된다. 제2 구조부(5)는, 절연 특성을 갖는 절연층이 포함될 수 있다. 제2 구조부(5)는, 유기 반도체층(4)과 비교하여 내부식 특성 등의 내에칭 특성이 우수한 재료로 이루어지는 마스크부를 포함한다. 마스크부는, 금속 및 금속 산화물 등의 무기 화합물로 이루어지는 것으로 될 수 있다. 제2 전극이 마스크부로 될 수 있다.
이러한 구성의 유기 반도체 소자(1)는, 마스크부를 마스크로 하여 에칭 처리를 행하는 것에 의해 유기 반도체층의 패턴이 형성되어 있다. 이러한 구성의 유기 반도체 소자는, 유기 반도체층과 마스크부 사이에서의 위치 시프트가 발생되지 않는다.
유기 반도체층이 발광층을 포함하는 경우, 상기한 바와 같은 유기 반도체 소자는 유기 EL 소자로 된다.
또한, 제2 구조부(5)는, 유기 반도체 소자의 열화를 방지하는 등의 기능을 구비한 보호부를 가지는 것으로 해도 된다. 보호부는, 수지, 금속 산화물, 금속 질 화물 등의 방습성을 갖는 재료로 이루어지는 것으로 해도 된다. 또한, 보호부는, 상기 재료로 이루어지는 층을 복수 적층하여 형성될 수 있다.
상기한 바와 같은 보호부가, 마스크부로 될 수 있다. 예컨대, 도2에 나타낸 바와 같이, 유기 반도체 장치(1A)는, 제2 구조부가 제2 전극(6) 및 보호층(7)으로 구성된다. 보호층(7)을 마스크로 하여 에칭 처리를 행하기 때문에, 유기 반도체층(4)의 패턴은, 보호층(7)의 패턴에 따라 형성될 수 있다. 이러한 구성에 따르면, 보호부의 패턴을 변경함에 의해 유기 반도체 소자의 형상을 변경할 수 있다.
또한, 제1 구조부는, 복수의 전극을 포함할 수 있다. 예컨대, 도3에 나타낸 바와 같이, 제1 구조부는 제1 전극(8) 및 제3 전극(9)으로 구성되고, 제1 전극(8) 및 제3 전극(9)이 소스 전극 및 드레인 전극으로 될 수 있다. 또한, 제2 구조부가, 유기 반도체층(4) 위에 제공되어 있는 게이트 절연층(10)과, 게이트 절연층(10) 위에 설치되어 있는 게이트 전극(11)을 포함할 수 있다. 이러한 구성의 유기 반도체 소자는, 유기 박막 트랜지스터(이하, 유기 TFT라 한다)로 된다.
다음에 상기한 바와 같은 유기 반도체 소자의 제조 방법에 대해서 설명한다.
도4에 나타낸 바와 같이, 본 발명에 따른 유기 반도체 디바이스의 제조 방법은, 기판(2) 위에 전극을 포함하는 제1 구조부(3)를 형성하는 제1 구조부 형성 공정(도4(a))을 포함한다. 제1 구조부 형성 공정은, 스퍼터법, CVD법, 인쇄법 등을 사용하는 성막 수단에 의해 제1 구조부를 형성하는 공정이다. 성막 수단은, 포토에칭법 등의 박막 패턴 형성 방법을 이용하여, 박막의 패턴을 형성하는 패턴 형성 수단이 포함될 수 있다.
제1 구조부(3) 위의 적어도 일부에 유기 반도체층(4)을 성막하는 유기 반도 체층 형성 공정(도4(b))을 행한다. 유기 반도체층 형성 공정은, 스핀 코트법, 블레이드 코트법, 증착법, 인쇄법, 잉크젯법 등 여러 가지의 성막 방법을 이용하여 유기 반도체층(4)을 성막하는 공정이다. 고분자 화합물 등의 증착법의 적용이 어려운 재료의 경우는, 스핀 코트법이나 블레이드 코트법을 이용함으로써, 막 두께가 균일한 유기 반도체층(4)을 형성할 수 있다. 또한, 유기 반도체층(4)의 형성은, 상기한 바와 같은 성막 방법을 조합하여 행할 수 있다.
유기 반도체층(4) 위에, 전극을 포함하는 제2 구조부(5)를 형성하는 제2 구조부 형성 공정(도4(c))을 행한다. 제2 구조부(5)를 지지하는 유기 반도체층(4)은, 일반적으로 내열성을 갖지 않기 때문에, 제2 구조부 형성 공정은, 유기 반도체층을 고온으로 가열하는 공정을 포함하지 않는 것이 바람직하고, 예컨대 증착법을 이용하는 성막 수단에 의해 성막하는 공정으로 할 수 있다.
제2 구조부 형성 공정은, 내에칭 특성을 가지는 재료로 이루어지는 마스크부를 형성하는 마스크부 형성 공정을 포함한다. 마스크부 형성 공정은, 예컨대 제2 전극을 형성하는 제2 전극 형성 공정으로 할 수 있다.
마스크부 형성 공정 후, 마스크부로 덮혀 있지 않은 유기 반도체층(4)을 에칭에 의해 제거하는 에칭 공정(도4(d))을 실시한다. 에칭 공정은 건식 에칭법 또는 습식 에칭법을 이용한 에칭 수단을 사용할 수 있다.
건식 에칭은, 활성 가스(에칭 가스)에 대상물을 화학적 또는 물리적으로 에칭하는 방법이다. 에칭 가스로서, 예컨대 오존(03), 산소(02), 아르곤(Ar), 4불화 탄소(CF4), 또는 이들의 혼합 가스가 있다. 건식 에칭에 의한 에칭 공정은, 예컨대 산소를 포함하는 기체에 자외선(UV)을 조사함에 의해 발생되는 오존으로 유기 화합물을 분해하는 공정이다. 또한, 건식 에칭 공정은, 플라즈마화 한 가스를 유기 화합물에 노출하여, 유기 화합물을 분해하는 공정으로 될 수 있다. 또한, 에칭 공정은, 이온화한 에칭 가스를 가속하여 충돌시키는 것에 의해 에칭을 행하는 리액티브 이온 에칭(RIE) 공정으로 할 수 있다.
습식 에칭은, 유기 화합물로 이루어지는 박막을 용해할 수 있는 에칭액으로 대상물을 화학적 또는 물리적으로 제거하는 방법이다. 에칭액은, 예컨대 유기 반도체층이 용해될 수 있는 유기 용매이다. 또한, 에칭액은, 유기 반도체층의 유기 화합물을 분해하는 성분을 포함하는 것으로 할 수 있다.
또한, 상기한 바와 같은 건식 에칭 및 습식 에칭 중 어느 것도 에칭 공정은, 피에칭 기판의 주위에 수분이 없는 환경에서 행하는 것이 바람직하고, 예컨대 불활
성 가스가 충전된 환경 또는 진공 중에서 행한다. 이러한 상태에서 에칭을 행하는 것에 의해, 유기 반도체가 수분에 의해 열화되는 것을 방지할 수 있다.
유기 반도체층이 내열성을 갖지 않는 경우, 에칭 공정에 있어서 가열에 의한 재료의 열화를 방지할 필요가 있다. 예컨대, 에칭 공정의 최고 온도가, 유기층의 글라스 전이 온도(Tg), 융점, 승화 온도보다도 낮은 온도로 설정되는 것이 바람직하다.
에칭 공정에 있어서, 마스크부가 에칭 가스 및 에칭액에 노출되게 되면, 마 스크부에 열화가 발생하는 경우가 있다. 예컨대, 마스크부가 금속 등의 산화되기 쉬운 재료인 경우, 오존 등의 산화성 물질을 이용하여 에칭을 행하면, 금속이 산화되어 버린다. 마스크부의 산화를 방지하려면, 산화성 물질을 사용하지 않거나 또는 낮은 농도로 하는 것이 바람직하다.
또한, 유기 반도체층과 동시에 마스크부의 일부가 제거되는 경우, 마스크부를 관통하는 미세한 구멍이 형성되는 등의 손상이 마스크부에 발생한다. 이러한 손상은, 마스크부에 대한 에칭 속도/유기 기능층에 대한 에칭 속도로 나타내지는 에칭 레이트가 클수록 발생하기 쉽다. 따라서, 에칭 레이트비는, 1/5 이하로 하는 것이 바람직하고, 1/20 이하가 더욱 더 바람직하고, 1/100 이하가 가장 바람직하다. 또한, 마스크부의 두께는, 에칭 레이트비를 참조하고, 에칭에 의해 제거되는 두께를 고려하여 결정된다.
또한, 에칭 공정은, 마스크부로 덮혀 있지 않은 부분의 유기 반도체층의 일부를 에칭에 의해 제거하는 것으로 할 수 있다. 예컨대, 유기 반도체층이 복수의 유기 화합물층으로 이루어지는 경우, 에칭 공정은, 적어도 1층의 유기 화합물층을 에칭하는 공정으로 될 수 있다.
에칭 공정 이후에, 방습성을 가지는 재료로 이루어지는 보호층 등의 기능층을 거듭 형성할 수 있다.
상기한 바와 같은 공정을 거쳐 유기 반도체 소자(1)가 얻어진다(도4(e)).
이러한 성막 방법에 의하면, 마스크부가, 에칭을 실시할 때에 마스크로서 작용하며 또한 유기 반도체 소자를 구성하고 있음으로써, 별도로 마스크를 제조하는 공정이 불필요하다. 또한, 종래 기술에서 실시되고 있는 마스크 제거 공정이 실행되지 않기 때문에, 공정 수를 감소시킬 수 있다.
또한, 용제나 물에 노출되지 않고도 패턴을 형성할 수 있기 때문에, 내수성을 갖지 않는 재료로 이루어지는 유기 반도체층의 패턴 형성이 가능하다.
또한, 에칭 공정에서의 에칭이 등방적으로 진행되는 경우, 도5에 나타낸 바와 같이, 마스크부(13)를 지지하는 유기 반도체층(4)은, 마스크부(13)의 단부에서 횡방향으로 에칭이 진행하는, 이른바 사이드 에칭에 의해 마스크부(13)의 폭보다 작게 된다.
마스크부(13)가 제2 전극인 경우, 제2 전극의 단부와 제1 전극(12) 사이에 방전에 의한 단락이 발생한다. 이러한 단락을 방지하기 위한 단락 방지층이, 제2 전극과 제1 전극 사이에 설치될 수 있다. 단락 방지층을 형성하는 단락 방지층 형성 공정은, 제1 구조부 형성 공정과 제2 구조부 형성 공정 사이에 실시한다.
예컨대, 도6에 나타낸 바와 같이, 제1 전극 형성 공정 후(도6(a))에 절연 재료로 이루어지는 단락 방지층(14)을 형성하는 단락 방지층 형성 공정(도6(b))을 실시할 수 있다. 단락 방지층 형성 공정은, 예컨대 스퍼터법 등의 성막 방법으로 성막된 후에 포토 에칭법을 이용한 패턴 형성 수단에 의해 제1 전극(12) 위에 단락 방지층(14)을 형성하는 공정으로 할 수 있다. 또한, 단락 방지층 형성 공정은, 감광성 재료를 배합한 후에 소정 패턴으로 광을 조사하여 단락 방지층(14)을 형성하는 공정으로 할 수 있다. 단락 방지층(14)의 재료로서, 내에칭 특성을 갖는 금속 산화물, 금속 질화물 등의 무기 화합물을 사용할 수 있다. 또한, 폴리이미드, 포 토레지스트 등의 유기화합물이 절연층 재료로서 사용될 수 있다.
단락 방지층 형성 공정 후, 유기 기능층 형성 공정(도6(c))과 제2 전극 형성 공정(도6(d))을 순서대로 실시하여, 제2 전극을 마스크로 하여 에칭(도6(e))을 행하여, 유기 반도체소자(1B)가 얻어진다.
다음에, 상기한 바와 같은 제조 방법을 이용하여, 복수의 유기 EL 소자를 포함하는 유기 EL 표시 패널의 제조 방법에 대해 설명한다.
도7에 나타낸 바와 같이, 투명한 글라스로 이루어지는 기판(2) 위에 양극(15)을 형성하는 양극 형성 공정(도7(a))을 행한다. 양극 형성 공정은, 스퍼터법을 이용하여 1500Å의 두께의 인듐―주석 산화물(이하, ITO라 함)층을 성막하는 성막 공정과, 이러한 ITO층을 소정의 패턴으로 형성하는 패턴 형성 공정을 포함한다. 패턴 형성 공정은, 예컨대 도쿄 오카 코교사 제품 포토레지스트 AZ6112를 ITO 층위에 소정의 패턴으로 형성하고, 염화 제2철 수용액과 염산의 혼합 용액중에 침지하여, 레지스트로 덮혀 있지 않은 부분의 ITO를 제거하는 공정이다.
또한 양극은, 인듐―아연 산화물(이하 IZO라 함), Au, Pd 등의 일 함수가 큰 재료로 이루어지는 것으로 할 수 있다.
양극(15)이 제공된 기판(2) 위에, 외부 회로와 접속을 행하기 위한 인출 전극(16)을 설치하고 인출 전극 형성 공정(도7(b))을 행한다. 인출 전극 형성 공정은, 스퍼터법을 이용하여 1500Å의 두께의 크롬(Cr)층을 성막하는 성막 공정과, 그 Cr층을 소정의 패턴으로 형성하는 패턴 형성 공정을 포함한다. 패턴 형성 공정은, 예컨대 도쿄 오카 코교사 제품 포토레지스트 AZ6112를 Cr층상에 소정의 패턴으로 형성하고, 초산 세리움 암모늄 수용액에 침지하여, 레지스트로 덮혀 있지 않은 부분의 Cr을 제거하는 공정이다.
인출 전극 형성 공정 후, 적어도 1층 이상의 발광층을 포함하는 유기 기능층(17)을 형성하는 유기 기능층 형성 공정(도7(c))을 행한다. 유기 기능층은, 정공 주입층, 정공 수송층, 전자 주입층, 전자 수송층 등의 기능층을 포함할 수 있다. 상기 기능층은, LiF 등의 무기 화합물을 포함하는 것으로 될 수 있다.
유기 기능층 형성 공정은, 예컨대, N,N-디메틸포름아미드(DMF) 유기 용매에
용해되고 또한 산이 첨가된 폴리아닐린 유도체의 용액을 스핀 코트하고, 기판의 대략 전면에 형성하는 공정을 포함한다. 다음에, 250Å의 두께의 α-NPD
(N,N'-di-1-naphthalenyl-N,N'-diphenyl-(1,1'-biphenyl)-4,4'-diamine)와, 600Å의 두께의 Alq3(tris(8-hydroxyquinoline)aluminum)을 이 순서로 적층하는 공정을 행한다. 이러한 적층 공정은, 예컨대 마스크를 사용한 증착법을 이용하여 화소 영역에 형성하는 공정이다.
유기 기능층 형성 공정은, 인출 전극(16) 위의 유기 기능층(17)을 일부 제거하여 창부(18)를 형성하는 창부 형성 공정(도7(d))을 포함한다. 창부 형성 공정은,예컨대 레이저 광을 유기 기능층에 조사하는 공정이다. 레이저 광의 파장은, 유기 기능층을 지지하는 인출 전극 및 기판의 광흡수율이 낮은 파장을 사용하는 것이 바람직하다. 레이저 광이 인출 전극 등에 흡수되어 발생하는 열에 의해 유기 기능층이 손상하는 것을 억제할 수 있다. 예컨대, YAG레이저의 제2 고조파인 532nm의 광이 사용될 수 있다. 또한, 창부의 형성은, 창부 이외의 부분을 마스크로 덮어 건식 에칭을 행하는 것에 의해서도 행할 수 있다.
유기 기능층 형성 공정 후, 유기 기능층(17) 위에 음극(19)을 형성하는 음극 형성 공정(도7(e))을 실시한다. 음극 형성 공정에 있어서, 음극(19)은 창부(18)에 의해 한정된 개구를 통해 인출 전극(16)에 접속되도록 형성된다. 음극은, 양극 형성 공정과 동일한 공정으로 형성할 수 있다. 그렇지만, 음극을 지지하는 하지는, 열이나 용제에 약한 유기 기능층이기 때문에, 예컨대 증착법 등의 유기 기능층을 손상시키지 않는 공정에서 형성되는 것이 바람직하다. 음극은, Al, Al-Li합금, Mg-Ag 합금 등의 일 함수가 적은 재료로 이루어지는 것으로 해도 된다.
음극 형성 공정 후, 음극(19)을 마스크로서 유기 기능층(17)을 에칭 처리하는 에칭 공정(도7(f))을 행한다. 에칭 공정은, 예컨대 건식 에칭 공정이다. 건식 에칭 공정은, 예컨대 플라즈마화 한 산소 가스와 레지스트를 반응시킨, 이른바 플라즈마 애싱을 이용하여 에칭을 행하는 공정이다. 또한, 오존 가스를 이용하여 레지스트와 반응시키는 오존 애싱으로 할 수 있다.
일반적으로 금속 등의 무기 재료로 이루어지는 음극 재료는, 유기 기능층에 비해 내에칭 특성이 높다. 따라서, 음극을 마스크로 하여 유기 기능층을 에칭 처리할 수 있다.
상기 공정을 거쳐서, 유기 EL 표시 패널(20)이 얻어진다. 이러한 제조 방법에 의하면, 표시 패널의 표시 영역의 패턴 형성이 마스크의 제거 공정을 행하지 않고 에칭 공정만으로 형성할 수 있기 때문에, 제조 공정의 감소가 가능하다. 또한, 표시 영역의 형성과 동시에 음극과 인출 전극의 접속도 행할 수 있다.
또한, 유기 EL 표시 패널이 패시브 매트릭스인 경우, 양극 및 음극은 각각 스트라이프 형태로 형성되기 때문에, 고정세 패턴으로 형성하는 것이 바람직하다. 따라서, 양극 형성 공정 및 음극 형성 공정은, 예컨대 레이저 조사에 의해 패턴을 형성하는 공정을 포함하는 것으로 할 수 있다. 또한, 단면 형상이 역테이퍼 형상으로 되어 있는 격벽을 양극상에 형성하는 공정이 포함될 수 있다.
또한, 인출 전극의 형성 및 음극과 인출 전극의 접속은, 에칭 공정 후에 실시할 수도 잇다. 예컨대, 에칭 공정 종료 후, 인출 전극을 형성하고, 음극과 인출 전극을 전기적으로 접속하는 접속 부재를 설치할 수도 있다. 또한 음극이,산화 등에 의한 열화나 손상이 발생하지 않는 재료로 이루어지는 경우, 인출 전극을 형성하지 않아도 된다.
변형예로서, 복수의 발색광을 발하는 유기 EL 표시 패널의 제조 방법에 대해서 나타낸다. 예로서, 적색(R), 녹색(G), 청색(B)의 3색을 발하는 화소 영역이 제공되어 있는 풀컬러 표시 패널의 제조 공정을 나타낸다.
도8에 나타낸 바와 같이, 풀 컬러 표시 패널의 제조 공정은, 기판상에 양극(15)을 형성하는 양극 형성 공정(도8(a))을 포함한다. 양극 형성 공정 후, 적색(R), 녹색(G), 청색(B)의 각 발색 재료를 포함하는 유기 기능층이 형성된다.
유기 기능층은, 상기 3색을 발색하는 재료 중 공통하는 재료로 이루어지는 공통층(21)을 형성하는 공통층 형성 공정(도8(b))과, 각 색마다 다른 발색 재료를 포함하는 발색층(22R,22G,22B)을 각각 화소 영역에 설치하는 발색층 형성 공정(도8(c))에 의해 형성된다.
공통층 형성 공정은, 스핀 코트법 등을 사용한 성막 수단에 의해 기판 전면에 공통층을 형성하는 공정이다. 발색층 형성 공정은, 잉크젯법 등을 이용한 성막수단에 의해 공통층 상에 발색층의 패턴을 형성하는 공정이다. 또한, 인쇄법, 마스크를 이용하는 증착법 등의 성막 수단을 이용하여, 발색층의 형성을 실시해도 된다.
또한, 유기 기능층 형성 공정은, 발색층 형성 공정을 실시한 후에 공통층 형성 공정을 실시하는 공정으로 해도 된다.
유기 기능층 형성 후, 각 화소 영역에 음극(19R,19G,19B)을 형성하는 음극 형성 공정(도8(d))과, 음극을 마스크로 하여 에칭 처리를 행하는 에칭 공정(도8(e))을 순서대로 실시하여, 풀컬러 표시 패널(23)이 얻어진다.
또한, 풀컬러 표시 패널의 제조 방법은, 도9에 나타낸 바와 같은 제조 공정으로 해도 된다. 상기 제조 공정은, 양극 형성 공정후(도9(a)), 적색(R)을 발색하는 발색 재료를 포함하는 적색 유기 기능층(24)을 형성하는(도9(b)) 공정을 포함한다. 적색 유기 기능층(24) 위에, 적색 음극(19R)을 형성하는 적색 음극 형성 공정(도9(c))을 행한다. 적색 음극(19R)은, 적색 화소 영역에 형성된다. 적색 음극(19R)을 마스크로 하여 에칭 처리를 실시하고, 적색 화소 영역을 형성한다(도9(d)).
적색 화소가 형성된 후, 녹색(G)을 발색하는 발색 재료를 포함하는 녹색 유기 기능층(25)이 스핀 코트법 등을 사용하는 성막 수단에 의해 배치된다. 녹색 유기 기능층(25)의 녹색 화소 영역에, 녹색 음극(19G)을 형성하는 녹색 음극 형성 공정(도9(e))을 행한다. 녹색 음극(19G)을 마스크로 하여 에칭 처리를 실시히여(도 9(f)), 녹색 화소 영역이 형성된다.
녹색 화소 영역을 형성한 후, 청색(B)을 발색하는 발색 재료를 포함하는 청색 유기 기능층(26)을 형성하고, 청색 화소 영역에, 청색 음극(19B)을 형성하는 청색 음극 형성 공정(도9(g))을 행한다. 청색 음극(19B)을 마스크로 하여 에칭 처리를 실시하고, 청색 화소 영역이 형성된다. 상기 공정에 의해 풀컬러 표시 패널(23A)이 얻어진다(도9(h)).
또한, 유기 EL 표시 패널의 제조 공정에는, 유기 기능층을 밀봉하는 공정이 포함될 수 있다. 도10에 나타낸 바와 같이, 기판(2) 위에 양극(15), 유기 기능층(17), 음극(19)을 이 순서대로 형성한 후(도10(a)∼(c)), 유기 기능층(17)을 덮는 밀봉층(27)을 형성하는 밀봉 공정(도10(d))을 실시한다. 밀봉 공정은, CVD법을 이용하여 질화 실리콘으로 이루어지는 밀봉층을 형성하는 공정으로 해도 된다. 밀봉층은, 내에칭 특성을 갖는 재료로 이루어진다. 또한 밀봉층은, 방습성을 갖는 것이 바람직하다. 유기 기능층이 방습성을 갖는 밀봉층으로 덮혀 있음에 의해, 수분에 의한 유기 기능층의 열화 발생을 방지할 수 있다.
밀봉층 형성 후, 밀봉층(27)을 마스크로 하여 에칭 공정(도10(e))을 실시하여, 유기 EL 표시 패널(20A)이 얻어진다. 밀봉층이 제공됨에 의해 에칭중의 유기 기능층의 열화를 방지할 수 있다.
또한, 밀봉 공정은, 밀봉 캔을 기판에 접착하는 것에 의해 유기 기능층을 밀봉하는 공정으로 해도 된다. 예컨대 도11에 나타낸 바와 같이, 밀봉 캔에 의한 밀봉 공정은, 기판(2) 위에 양극(15)을 형성하고(도11(a)), 양극(15) 위에 유기 기능 층(17)을 형성한 후(도11(b))에 실시한다.
유기 기능층(17)의 일부를 제거하여 밀봉 캔을 접착하는 접착 영역(28)을 형성하는 접착 영역 형성 공정(도11(c))을 실시한다. 접착 영역(28)의 형성은, 예컨대 건식 에칭법, 레이저 광의 조사에 의한 제거법을 이용할 수 있다.
접착 영역 형성 공정 후, 음극 형성 공정(도11(d))을 실시하고, 접착 영역(28)에 접착제(29)를 배치하여 밀봉 캔(30)을 접착한다(도11(e)). 밀봉 캔(30)은, 오목부를 가지며 또한 방습성을 갖는 재료로 이루어진다. 예컨대 글라스판, 스테인리스 재료로 형성될 수 있다. 또한, 오목부 내에 BaO로 이루어지는 건조제(31)를 붙여도 된다. 밀봉 캔의 접착은, 예컨대 자외선 경화 타입의 에폭시계 수지를 포함하는 접착제를 이용하여 행하는 것이 바람직하다. 또한, 접착제는 내에칭 특성을 갖는 것이 바람직하다.
밀봉 캔(30)을 마스크로 하여 에칭 처리를 실시하여 유기 EL 표시 패널(20B)을 얻는다(도11(f)).
또한, 음극의 단부와 양극과의 사이에 절연 특성을 갖는 재료로 이루어지는 단락 방지층을 형성할 수 있다. 예컨대, 도12에 나타낸 바와 같이, 양극 형성 공정후(도12(a))에 단락 방지층(32)을 형성하는 단락 방지층 형성 공정(도12(b))을 실시한다.
단락 방지층 형성 공정은, 예컨대 스핀 코트법을 이용하는 성막 수단에 의해 히다치 케미컬사 제품 폴리이미드PIX-1400을 기판상에 배치하고, 폴리이미드 층을 가열에 의해 고착하는 성막 공정을 포함한다. 성막 공정 후, 폴리이미드 층의 패턴 을 형성하는 패턴 형성 공정이 실시된다. 패턴 형성 공정은, 예컨대 도쿄 오카 코교사 제품 포토레지스트AZ6112를 폴리이미드 층상에 소정의 패턴으로 형성하고, 도쿄 오카 코교사 제품 NMD-3을 이용하여 레지스트의 현상 및 폴리이미드 층의 에칭 을 행하는 공정을 포함한다. 에칭 후, 레지스트는 기판을 부틸 아세테이트에 침지함에 의해 제거되고, 폴리이미드 층은 소성된다.
단락 방지층 형성 공정 후, 유기 기능층 형성 공정(도12(c))과 음극 형성 공정(도12(d))을 순서대로 실시한다. 음극(19)을 마스크로 하여 에칭 처리를 행하여(도12(e)), 유기 EL 표시 패널(20C)이 얻어진다.
또한, 상기 실시예의 유기 EL 표시 패널은, 기판으로부터 음극, 유기 기능층, 양극의 순서로 하여 구성해도 된다.
본 발명에 따른 유기 반도체 소자를 사용한 TFT의 제조 방법에 대해서 설명 한다.
도13에 나타낸 바와 같이, 기판(2) 위에 소스 전극(33) 및 드레인 전극(34)을 형성한다(도13(a)). 상기 소스·드레인 전극 형성 공정은, 예컨대 스퍼터법에 의해 2000Å의 두께의 금(Au)으로 이루어지는 박막을 형성하는 성막 공정과, 금 박막 위에 포토 레지스트 패턴을 형성하는 레지스트 패턴 형성 공정을 포함한다. 레지스트 패턴이 형성된 기판을 요드액으로 침지하여 레지스트로 덮혀 있지 않은 부분의 금을 에칭에 의해 제거하는 에칭 공정도 포함된다. 에칭 공정 후에, 기판을 아세톤에 침지하여 레지스트가 제거되고, 기판상에 소스 전극 및 드레인 전극의 패턴이 형성된다.
또한, 소스 전극 및 드레인 전극은, 저저항 재료로 이루어진다. 예컨대, Al, Ag, Cu 등의 금속, 합금, 도전성 폴리머로 될 수 있다.
소스·드레인 전극 형성 공정 후에, 증착법 등의 성막 방법을 이용하여 유기 반도체층(35)을 형성하는 유기 반도체층 형성 공정(도13(b))을 행한다. 유기 반도체층은, 예컨대 1000Å의 펜타센 층이다. 또한, 유기 반도체층은, 전자 수송 특성 또는 정공 수송 특성을 갖는 재료를 포함한다. 예컨대, 티오펜, 프탈로시아닌, 올리고시오펜, 폴리시오펜 또는 이들의 유도체를 사용해도 된다.
유기 반도체층 형성 공정 후, 게이트 절연층(36)을 형성하는 게이트 절연층 형성 공정(도13(c))을 행한다. 이러한 게이트 절연층 형성 공정은, 예컨대 마스크를 사용한 스퍼터법에 의해 2000Å의 질화실리콘막을 형성하는 공정이다. 채널 부분에 채널 방향의 폭 1mm의 게이트 절연막이 얻어진다.
게이트 절연층은, 절연성이 높은 재료인 것이 바람직하다. 게이트 절연층으로서, 금속 산화물, 금속 질화물 등의 무기물, 폴리이미드, 포토레지스트 등의 수지를 사용할 수 있다. 또한, 이들을 조합한 것이라도 된다. 또한, 내에칭 특성을 갖는 것이 바람직하다.
게이트 절연층(36)을 마스크로 하여 유기 반도체층(35)을 에칭하는 에칭 공정(도13(d))을 행한다. 에칭 공정은, 플라즈마애싱법을 이용하여 에칭 처리를 행하는 공정이고, 예컨대 평행 평판형의 플라즈마 애싱 장치를 사용할 수 있다.
에칭 공정 종료 후, 절연층 상에 게이트 전극(37)을 형성하는 게이트 전극 형성 공정(도13(e))을 행한다. 게이트 전극 형성 공정은, 마스크를 이용한 스퍼터 법으로 1000Å의 Cr층을 형성하고, 채널부에 채널 길이 방향의 폭 0.5mm의 게이트 전극의 패턴을 형성하는 공정이다.
이상의 공정을 거쳐서, 유기 TFT(38)를 완성한다.
또한, 게이트 전극 형성 공정은 에칭 공정 전에 실시하는 것도 좋다. 또한, 에칭 공정은 게이트 전극을 마스크로 하여도 좋다. 게이트 전극을 마스크로 함에 따라, 게이트 절연층 형성 공정은 패턴 형성 공정이 불필요하게 되고, 공정수의 감소가 가능하다.
또한 소스 전극 또는 드레인 전극과 게이트 전극 간의 단락을 방지하는 단락 방지층이 제공된다. 단락 방지층을 제공하는 단락 방지층 형성 공정은, 소스·드레인 전극 형성 공정과 게이트 전극 형성 공정 사이에 실시한다. 예컨대, 소스·드레인 전극 형성 공정 후, 소스 전극 및 드레인 전극 상에 단락 방지층을 제공할 수 있다.
제1 전극을 포함하는 제1 구조부와, 반도체 특성을 갖는 유기 화합물을 포함하는 유기 반도체층과, 상기 유기 반도체층을 통해 상기 제1 구조부에 대향하고 또한 제2 전극을 포함하는 제2 구조부를 포함하는 반도체 소자에 있어서, 상기 제2 구조부는, 내에칭 특성을 갖는 재료로 이루어지는 마스크부를 포함하고, 상기 유기 반도체층은 상기 마스크부를 마스크로 하여 에칭 처리되어 패턴 형성되어 있는 것을 특징으로 하는 유기 반도체 소자에 따르면, 유기 반도체층의 패턴이 유기 반도체 소자를 구성하는 마스크부의 패턴을 사용하여 형성함으로써, 마스크부와 유기 반도체층의 패턴이 부정합으로 되지 않기 때문에, 안정적으로 유기 반도체 소자를 제조할 수 있다.
제1 전극을 포함하는 제1 구조부와, 반도체 특성을 갖는 유기 화합물을 포함하는 유기 반도체층과, 상기 유기 반도체층을 통해 상기 제1 구조부에 대향하게 또한 제2 전극을 포함하는 제2 구조부를 포함하는 반도체 소자의 제조 방법에 있어서, 상기 제1 구조부를 형성하는 제1 구조부 형성 공정과, 상기 제1 구조부상에 상기 유기 반도체층을 형성하는 유기 반도체층 형성 공정과, 상기 유기 반도체층상에 제2 구조부를 형성하는 제2 구조부 형성 공정을 포함하고, 상기 제2 구조부 형성 공정은, 내에칭 특성을 갖는 재료로 이루어지는 마스크부를 형성하는 마스크부 형성 공정과, 상기 마스크부를 마스크로 하여 상기 유기 반도체층의 에칭 처리를 행하는 에칭 공정을 포함하는 것을 특징으로 하는 유기 반도체 소자의 제조 방법에 따르면, 유기 반도체층의 패턴을 형성하는 마스크부가 유기 반도체 소자를 구성하는 부재로 됨으로써, 마스크를 제거하는 공정이 불필요하게 되어, 공정 수를 감소시킬 수 있다.

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1 전극을 포함하는 제1 구조부, 반도체 특성을 갖는 유기화합물을 포함하는 유기 반도체층, 및 상기 유기 반도체층을 통해 상기 제1 구조부에 대향하고 또한 제2 전극을 포함하는 제2 구조부를 포함하는 반도체 소자의 제조 방법에 있어서, 상기 방법은,
    상기 제1 구조부를 형성하는 제1 구조부 형성 공정,
    상기 제1 구조부상에 상기 유기 반도체층을 형성하는 유기 반도체층 형성 공정, 및
    상기 유기 반도체층 상에 제2 구조부를 형성하는 제2 구조부 형성 공정을 포함하고,
    상기 유기 반도체층 형성 공정은, 상기 제1 구조부의 일부를 노출시키기 위해 상기 유기 반도체층의 일부를 제거하는 창부 형성 공정을 포함하고,
    상기 제2 구조부 형성 공정은, 내에칭 특성을 갖는 재료로 이루어지고 상기 제1 구조부의 노출된 부분 상에 형성된 일부를 갖는 마스크부를 형성하는 마스크부 형성 공정, 및
    상기 마스크부를 마스크로 하여 상기 유기 반도체층의 에칭 처리를 행하는 에칭 공정을 포함하는 것을 특징으로 하는 유기 반도체 소자의 제조 방법.
  10. 제9항에 있어서, 상기 마스크부 형성 공정은, 상기 제2 전극을 형성하는 제2전극 형성 공정인 것을 특징으로 하는 유기 반도체 소자의 제조 방법.
  11. 제9항에 있어서, 상기 제1 구조부 형성 공정과 제2 구조부 형성 공정 사이에, 단락 방지층 형성 공정이 포함되는 것을 특징으로 하는 유기 반도체 소자의 제조 방법.
  12. 제9항에 있어서, 상기 유기 반도체층 형성 공정은, 일렉트로루미네슨스 특성을 갖는 발광층을 포함하는 유기 기능층을 형성하는 공정임을 특징으로 하는 유기 반도체 소자의 제조 방법.
  13. 제12항에 있어서, 상기 제2 구조부 형성 공정은 밀봉부를 형성하는 밀봉부 형성 공정을 포함하는 것을 특징으로 하는 유기 반도체 소자의 제조 방법.
  14. 제13항에 있어서, 상기 마스크부 형성 공정은 상기 밀봉부 형성 공정임을 특징으로 하는 유기 반도체 소자의 제조 방법.
  15. 제9항에 있어서, 상기 제1 구조부 형성 공정은 상기 제1 전극을 형성하는 제1 전극 형성 공정과, 상기 제1 전극에서 떨어져 배치된 제3 전극을 형성하는 제3 전극 형성 공정을 포함하고,
    상기 제2 구조부 형성 공정은, 상기 유기 반도체층 상에 절연층을 형성하는 절연층 형성 공정을 포함하는 것을 특징으로 하는 유기 반도체 소자의 제조 방법.
  16. 제15항에 있어서, 상기 마스크부 형성 공정은 상기 절연층 형성 공정임을 특징으로 하는 유기 반도체 소자의 제조 방법.
  17. 기판, 상기 기판 상에 형성된 제1 전극을 가진 제1 구조부, 반도체 특성을 가진 유기 화합물로 된 유기 반도체층, 및 상기 유기 반도체층을 통해 상기 제1 구조부와 대향하며 제2 전극을 가진 제2 구조부를 구비하는 하나 이상의 유기 일렉트로루미네슨스 소자들, 및 상기 기판 상에 형성되어 상기 제2 전극에 접속되는 인출 전극을 포함하는 유기 일렉트로루미네슨스 표시 패널의 제조 방법으로서, 상기 방법은,
    상기 기판 상에 제1 구조부를 형성하는 제1 구조부 형성 공정;
    상기 기판 상에 상기 인출 전극을 형성하는 인출 전극 형성 공정;
    상기 제1 구조부 및 상기 인출 전극 상에 상기 유기 반도체층을 형성하는 유기 반도체층 형성 공정; 및
    상기 유기 반도체층 상에 상기 제2 구조부를 형성하는 제2 구조부 형성 공정을 포함하며,
    상기 유기 반도체층 형성 공정은, 상기 인출 전극의 일부를 노출시키기 위해 창부에 대한 상기 유기 반도체층의 일부를 제거하는 창부 형성 공정을 포함하며,
    상기 제2 구조부 형성 공정은,
    상기 창부에 의해 한정된 개구를 통해 상기 인출 전극에 접속되도록 상기 인출 전극의 노출된 부분 상에 형성된 일부를 갖는 상기 제2 전극을 형성하는 제2 전극 형성 공정, 및
    상기 제2 전극을 마스크로서 이용하여 상기 유기 반도체층을 에칭하는 에칭 공정을 포함하는 유기 일렉트로루미네슨스 표시 패널의 제조 방법.
  18. 기판, 및 상기 기판 상에 형성된 제1 전극을 가진 제1 구조부, 반도체 특성을 가진 유기 화합물로 된 유기 반도체층, 및 상기 유기 반도체층을 통해 상기 제1 구조부와 대향하며 제2 전극을 가진 제2 구조부를 구비하는 하나 이상의 유기 일렉트로루미네슨스 소자들을 포함하는 유기 일렉트로루미네슨스 표시 패널의 제조 방법으로서, 상기 방법은,
    상기 기판 상에 제1 구조부를 형성하는 제1 구조부 형성 공정;
    상기 제1 구조부 상에 상기 유기 반도체층을 형성하는 유기 반도체층 형성 공정; 및
    상기 유기 반도체층 상에 상기 제2 구조부를 형성하는 제2 구조부 형성 공정을 포함하며,
    상기 제2 구조부 형성 공정은,
    접착 영역으로서 상기 제1 구조부의 일부를 노출시키기 위해 상기 유기 반도체층의 일부를 제거하는 접착 영역 형성 공정,
    상기 유기 반도체층 상에 상기 제2 전극을 형성하는 제2 전극 형성 공정, 상기 접착 영역에 밀봉 캔을 접착하여 상기 유기 일렉트로루미네슨스 소자들을 밀봉하는 밀봉 공정, 및
    상기 밀봉 캔을 마스크로서 이용하여 상기 유기 반도체층을 에칭하는 에칭 공정을 포함하는 유기 일렉트로루미네슨스 표시 패널의 제조 방법.
  19. 삭제
  20. 삭제
  21. 삭제
KR1020057023179A 2003-06-06 2004-06-02 유기 반도체 소자 및 그 제조 방법 KR100794612B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003161669 2003-06-06
JPJP-P-2003-00161669 2003-06-06

Publications (2)

Publication Number Publication Date
KR20060033724A KR20060033724A (ko) 2006-04-19
KR100794612B1 true KR100794612B1 (ko) 2008-01-14

Family

ID=33508647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057023179A KR100794612B1 (ko) 2003-06-06 2004-06-02 유기 반도체 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7776645B2 (ko)
JP (1) JP4566910B2 (ko)
KR (1) KR100794612B1 (ko)
CN (1) CN100544534C (ko)
TW (1) TWI238449B (ko)
WO (1) WO2004110105A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101074804B1 (ko) * 2009-11-24 2011-10-19 한국과학기술원 유기 발광 소자, 이를 포함하는 조명장치, 및 이를 포함하는 유기 발광 디스플레이 장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019672A (ja) * 2004-06-02 2006-01-19 Seiko Epson Corp トランジスタの製造方法、電気光学装置の製造方法、および電子デバイスの製造方法
KR100719547B1 (ko) * 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
JP4591222B2 (ja) * 2005-06-09 2010-12-01 セイコーエプソン株式会社 電気光学装置及び画像形成装置
KR100658286B1 (ko) * 2005-08-11 2006-12-14 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 이용한 평판표시장치
JP4631801B2 (ja) * 2005-09-02 2011-02-16 セイコーエプソン株式会社 発光装置の製造方法、および発光装置
JP4696796B2 (ja) * 2005-09-07 2011-06-08 株式会社豊田自動織機 有機エレクトロルミネッセンス素子の製造方法
KR101197053B1 (ko) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2007220360A (ja) * 2006-02-14 2007-08-30 Tokyo Electron Ltd 発光素子、発光素子の製造方法および基板処理装置
JP5256583B2 (ja) * 2006-05-29 2013-08-07 大日本印刷株式会社 有機半導体素子、および、有機半導体素子の製造方法
JP5181441B2 (ja) * 2006-08-04 2013-04-10 株式会社リコー 有機トランジスタ及びその製造方法
KR100784557B1 (ko) 2006-09-22 2007-12-11 엘지전자 주식회사 전계발광패널
JP5098270B2 (ja) * 2006-09-26 2012-12-12 大日本印刷株式会社 有機半導体素子の製造方法
US8202771B2 (en) * 2006-09-26 2012-06-19 Dai Nippon Printing Co., Ltd. Manufacturing method of organic semiconductor device
US20100087032A1 (en) * 2007-03-13 2010-04-08 Pioneer Corporation Method for patterning of organic film
GB0706653D0 (en) * 2007-04-04 2007-05-16 Cambridge Display Tech Ltd Organic thin film transistors
WO2009004690A1 (ja) * 2007-06-29 2009-01-08 Pioneer Corporation 有機半導体デバイスおよび有機半導体デバイスの製造方法
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
KR101383454B1 (ko) * 2007-09-21 2014-04-08 엘지디스플레이 주식회사 전계발광소자
GB0802183D0 (en) * 2008-02-06 2008-03-12 Cambridge Display Technology O Method of fabricating top gate organic semiconductor transistors
JP5151735B2 (ja) * 2008-06-30 2013-02-27 カシオ計算機株式会社 指針盤用発光パネルの製造方法
JP5666300B2 (ja) * 2008-07-22 2015-02-12 昭和電工株式会社 封止部材付き有機エレクトロルミネッセンス素子の製造方法
KR100993426B1 (ko) * 2008-11-10 2010-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
TW201036226A (en) * 2009-03-27 2010-10-01 Univ Nat Central Optical device having solvate and fabrication method thereof
JP5565609B2 (ja) * 2009-10-02 2014-08-06 ソニー株式会社 半導体装置の製造方法
KR20130143586A (ko) * 2010-10-12 2013-12-31 코닌클리케 필립스 엔.브이. 유기 전자 디바이스의 제조 방법
JP5884306B2 (ja) * 2011-06-13 2016-03-15 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器
FR2977720A1 (fr) * 2011-07-08 2013-01-11 Commissariat Energie Atomique Dispositif optoelectronique organique et son procede d'encapsulation.
US10727287B2 (en) * 2016-06-07 2020-07-28 Sony Corporation Light emitting element and display device including light emitting element
GB2566972A (en) * 2017-09-29 2019-04-03 Flexenable Ltd Patterning semiconductor for TFT device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233131B2 (ja) * 1981-03-09 1990-07-25 Fuji Photo Optical Co Ltd Jidomakimodoshikamera
JPH0818125A (ja) * 1994-06-28 1996-01-19 Hitachi Ltd 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置
JPH1022072A (ja) 1996-06-27 1998-01-23 Idemitsu Kosan Co Ltd 有機el発光装置の製造方法
JPH10208883A (ja) 1996-11-20 1998-08-07 Hokuriku Electric Ind Co Ltd 発光装置とその製造方法
KR20020092973A (ko) * 2001-01-15 2002-12-12 소니 가부시끼 가이샤 발광소자 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2628072B2 (ja) 1988-07-22 1997-07-09 株式会社日立製作所 液晶表示装置およびその製造方法
JPH0713195A (ja) * 1993-06-17 1995-01-17 Hitachi Ltd 液晶表示基板
JP3539597B2 (ja) 1995-10-13 2004-07-07 ソニー株式会社 有機光学的素子及びその製造方法
JP3948082B2 (ja) 1997-11-05 2007-07-25 カシオ計算機株式会社 有機エレクトロルミネッセンス素子の製造方法
CA2334862C (en) * 1998-06-19 2006-06-13 Thomas Jackson An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
JP2001110566A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd El表示装置の製造方法
JP2001154221A (ja) * 1999-11-25 2001-06-08 Nec Kagoshima Ltd アクティブマトリクス型液晶表示パネルの製造方法
US6949880B1 (en) * 1999-12-17 2005-09-27 Osram Opto Semiconductors Gmbh Encapsulation for organic LED device
JP4827313B2 (ja) * 2000-04-25 2011-11-30 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2002170669A (ja) 2000-12-01 2002-06-14 Tdk Corp 有機el表示装置およびその製造方法
JP2002288226A (ja) * 2001-03-23 2002-10-04 Sanyo Electric Co Ltd 水中情報提供サーバ
JP2002299050A (ja) 2001-03-29 2002-10-11 Pioneer Electronic Corp 有機エレクトロルミネッセンスディスプレイパネル及びその製造方法
US6660353B2 (en) * 2001-07-11 2003-12-09 Schreiner Gmbh & Co. Kg Label for labelling of preferably cylindrical containers
JP4620298B2 (ja) 2001-07-23 2011-01-26 パイオニア株式会社 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板
JP4900751B2 (ja) * 2001-08-22 2012-03-21 日立マクセルエナジー株式会社 薄型電池のパック構造
JP4651916B2 (ja) * 2002-03-07 2011-03-16 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4545385B2 (ja) 2002-03-26 2010-09-15 株式会社半導体エネルギー研究所 発光装置の作製方法
JP3707448B2 (ja) 2002-06-05 2005-10-19 富士電機ホールディングス株式会社 有機el素子の作製方法
JP4032909B2 (ja) * 2002-10-01 2008-01-16 ソニー株式会社 有機発光表示装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233131B2 (ja) * 1981-03-09 1990-07-25 Fuji Photo Optical Co Ltd Jidomakimodoshikamera
JPH0818125A (ja) * 1994-06-28 1996-01-19 Hitachi Ltd 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置
JPH1022072A (ja) 1996-06-27 1998-01-23 Idemitsu Kosan Co Ltd 有機el発光装置の製造方法
JPH10208883A (ja) 1996-11-20 1998-08-07 Hokuriku Electric Ind Co Ltd 発光装置とその製造方法
KR20020092973A (ko) * 2001-01-15 2002-12-12 소니 가부시끼 가이샤 발광소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101074804B1 (ko) * 2009-11-24 2011-10-19 한국과학기술원 유기 발광 소자, 이를 포함하는 조명장치, 및 이를 포함하는 유기 발광 디스플레이 장치
US8410477B2 (en) 2009-11-24 2013-04-02 Samsung Display Co., Ltd. Organic light emitting device, lighting apparatus and organic light emitting display apparatus

Also Published As

Publication number Publication date
US7776645B2 (en) 2010-08-17
JPWO2004110105A1 (ja) 2006-07-20
TW200501216A (en) 2005-01-01
CN100544534C (zh) 2009-09-23
CN1802877A (zh) 2006-07-12
US20060246620A1 (en) 2006-11-02
KR20060033724A (ko) 2006-04-19
TWI238449B (en) 2005-08-21
WO2004110105A1 (ja) 2004-12-16
JP4566910B2 (ja) 2010-10-20

Similar Documents

Publication Publication Date Title
KR100794612B1 (ko) 유기 반도체 소자 및 그 제조 방법
US8877532B2 (en) Method of manufacturing organic electroluminescence display device
US7508004B2 (en) Light-emitting device, method for manufacturing light-emitting device, and electronic apparatus
JP5372337B2 (ja) 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法
US20120252149A1 (en) Method of manufacturing organic electroluminescence display device
KR100611151B1 (ko) 박막트랜지스터 및 그의 제조방법
JPH10223376A (ja) 有機エレクトロルミネッセンス表示装置およびその製造方法
JP2013168242A (ja) 有機発光装置の製造方法
US20120252143A1 (en) Method of manufacturing organic light emitting device
EP1688020A1 (en) Display panel
JP5013020B2 (ja) 転写用ドナー基板、デバイスの製造方法および有機el素子
JP2002237383A (ja) 有機el素子の製造方法、有機el素子
US7851800B2 (en) Thin film transistor and organic electro-luminescent display device
KR101236427B1 (ko) 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법
JP5217564B2 (ja) 発光装置の製造方法
KR100303360B1 (ko) 유기 전계발광 표시소자의 제조방법
JP4366721B2 (ja) 表示装置及びその製造方法
JP2006351553A (ja) 有機エレクトロルミネッセンス表示装置
KR100692856B1 (ko) 유기 전계발광 표시소자 및 그 제조방법
EP4312481A1 (en) Display panels, manufacturing methods thereof, and display devices
JP2013054876A (ja) 有機発光装置の製造方法
JP2005093280A (ja) 有機el表示装置
KR20020007713A (ko) 유기전계발광 디스플레이 소자의 제조방법
JP2014225559A (ja) 有機発光装置
JP2009081035A (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee