KR100791162B1 - 반도체기판 그 제조방법, 반도체장치 및 패턴형성방법 - Google Patents

반도체기판 그 제조방법, 반도체장치 및 패턴형성방법 Download PDF

Info

Publication number
KR100791162B1
KR100791162B1 KR1020010047696A KR20010047696A KR100791162B1 KR 100791162 B1 KR100791162 B1 KR 100791162B1 KR 1020010047696 A KR1020010047696 A KR 1020010047696A KR 20010047696 A KR20010047696 A KR 20010047696A KR 100791162 B1 KR100791162 B1 KR 100791162B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
light
semiconductor
layer
Prior art date
Application number
KR1020010047696A
Other languages
English (en)
Other versions
KR20020013438A (ko
Inventor
이시다마사히로
오가와마사히로
만노마사야
유리마사아키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20020013438A publication Critical patent/KR20020013438A/ko
Application granted granted Critical
Publication of KR100791162B1 publication Critical patent/KR100791162B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/2219—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties absorbing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Light Receiving Elements (AREA)

Abstract

질화물 반도체기판을 이용한 반도체장치의 제조에 있어서 포토리소그래피공정에서의 패턴정밀도를 향상시킨다.
GaN층(100)으로 이루어진 기판의 이면에 포토리소그래피공정에서 이용되는 노광광의 파장의 1/10 정도 이상의 단차를 갖는 요철(100a)이 설치되어 있다. 이것에 의해, 기판표면으로부터 입사한 노광광이 기판이면에서 난반사되기 때문에, 기판이면에서의 노광광의 반사율이 저하되어 반사광의 강도가 감소된다.
질화물 반도체기판, 포토리소그래피공정

Description

반도체기판 그 제조방법, 반도체장치 및 패턴형성방법{SEMICONDUCTOR SUBSTRATE, METHOD OF MANUFACTURING THE SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE AND PATTERN FORMING METHOD}
도 1은 본 발명의 제 1 실시예에 관한 반도체기판의 단면도
도 2의 (a)∼(e)는 본 발명의 제 1 실시예에 관한 반도체기판의 제조방법의 각 공정을 나타내는 단면도
도 3은 본 발명의 제 1 실시예에 관한 반도체기판의 제조방법에 있어서 이용되는 MOVPE장치의 일례를 나타내는 도면
도 4는 본 발명의 제 1 실시예에 관한 반도체기판의 제조방법에 있어서 이용되는 HVPE장치의 일례를 나타내는 도면
도 5는 본 발명의 제 1 실시예에 관한 반도체기판 위에 형성된 레지스트막에 대하여 노광을 행하고 있는 상태를 나타내는 도면
도 6은 라인부 및 스페이스부의 폭이 2㎛의 라인 앤드 스페이스형상의 레지스트패턴을 GaN기판상에 형성한 경우에 있어서의 기판이면에서의 노광광의 반사율과 라인부가 되는 레지스트패턴의 외관양품율과의 관계를 나타내는 도면
도 7은 본 발명의 제 2 실시예에 관한 반도체기판의 단면도
도 8의 (a)∼(c)는 본 발명의 제 2 실시예의 변형예에 관한 반도체기판의 제 조방법의 각 공정을 나타내는 단면도
도 9는 본 발명의 제 3 실시예에 관한 반도체기판의 단면도
도 10의 (a)∼(e)는 본 발명의 제 3 실시예에 관한 반도체기판의 제조방법의 각 공정을 나타내는 단면도
도 11은 본 발명의 제 4 실시예에 관한 반도체기판의 단면도
도 12는 본 발명의 제 5 실시예에 관한 반도체기판의 단면도
도 13의 (a)∼(e)는 본 발명의 제 5 실시예에 관한 반도체기판의 제조방법의 각 공정을 나타내는 단면도
도 14의 (a)∼(c)는 본 발명의 제 5 실시예에 관한 반도체기판의 제조방법의 각 공정을 나타내는 단면도
도 15는 본 발명의 제 6 실시예에 관한 반도체기판의 단면도
도 16의 (a)∼(f)는 본 발명의 제 6 실시예에 관한 반도체기판의 제조방법의 각 공정을 나타내는 단면도
도 17은 본 발명의 제 7 실시예에 관한 반도체기판의 단면도
도 18의 (a)∼(e)는 본 발명의 제 7 실시예에 관한 반도체기판의 제조방법의 각 공정을 나타내는 단면도
도 19는 본 발명의 제 7 실시예에 관한 반도체기판의 제조방법에서의 GaN기판으로의 As주입방법의 일례를 나타내는 도면
도 20의 (a)∼(d)는 본 발명의 제 7 실시예에 관한 반도체기판을 이용한 반도체장치의 제조방법의 각 공정을 나타내는 단면도
도 21의 (a)∼(d)는 본 발명의 제 7 실시예에 관한 반도체기판을 이용한 반도체장치의 제조방법의 각 공정을 나타내는 단면도
도 22는 본 발명의 제 7 실시예에 관한 반도체기판을 이용한 반도체장치의 단면도
도 23은 종래의 질화물 반도체기판 위에 형성된 레지스트막에 대하여 노광을 행하고 있는 상태를 나타내는 단면도
*도면의 주요 부분에 대한 부호의 설명*
100, 200, 300 : GaN층(GaN기판) 100a, 300a : 요철
101, 202 : 사파이어기판 102, 203 : 실리콘기판
103, 204 : AlN층 104 : 산화알루미늄층
105 : 산화갈륨층 106 : 광산란부
106a : SiO2입자 107 : GaN층
108 : Al0.1Ga0.9N층 109, 201, 301 : 광흡수부
109a : Si층 110 : 제 1 Si층
111 : 제 1 레지스트패턴 112 : 제 1 GaN층
113 : 제 2 Si층 114 : 제 2 GaN층
150, 160, 350 : 반응관 150a, 350a : 가스도입구
150b, 160c, 350b : 가스배출구 151, 161 : 피처리기판
152, 162, 351 : 서셉터 153, 165, 352 : 가열수단
160a : 제 1 가스도입구 160b : 제 2 가스도입구
163 : 용융상태의 Ga 164 : 보올
171, 313 : 레지스트막 171a : 본래 노광되어야 하는 영역
172, 360 : 포토마스크 172a : 개구부
173 : 입사광(노광광) 174 : 출사광
175 : 반사광 302 : 하드마스크
303 : GaAs층 310 : n형 Al0.1Ga0.9N 클래드층
311 : 양자(量子)웰활성층 312 : p형 Al0.1Ga0.9N 클래드층
312a : 리지구조 313A : 레지스트패턴
314 : p전극 315 : n전극
316 : 발광영역
본 발명은 청색발광 다이오드 또는 청색반도체 레이저소자 등의 기판으로서 이용되는 질화물 반도체기판, 그 제조방법, 그 질화물 반도체기판을 이용한 반도체장치 및 그 반도체장치를 제조하기 위한 패턴형성방법에 관한 것이다.
종래 GaN(질화갈륨), InN(질화인듐), AlN(질화알루미늄) 또는 이들의 혼정(混晶)으로 이루어진 Ⅲ족 질화물반도체를 이용한 반도체장치, 예를 들어 청색발광 다이오드(청색 LED) 또는 청색반도체 레이저소자 등은 그 대다수가 사파이어기판상에 형성되어 있었다.
질화물반도체를 이용한 반도체장치의 제조공정, 특히 반도체레이저소자 등의 제조공정에 있어서는 1㎛ 정도의 위치맞춤오차가 생겨도 사실상 문제가 되지 않기 때문에, Si(실리콘)에 대한 포토리소그래피공정에서 사용되는 고가의 KrF스테퍼(1대 수십억엔 정도)를 이용하지 않고, 수은램프의 g선(파장 436㎚) 또는 i선(파장 365㎚)을 이용한 염가의 노광장치(1대 1천만엔 정도)에 의해 충분한 위치맞춤정밀도를 확보할 수 있다.
그러나, 반도체장치의 기판으로서 질화물 반도체기판이 이용됨에 따라서, 반도체장치를 형성할 때에, 특히 수은램프의 g선 또는 i선을 이용한 노광장치에 의해 패턴형성을 행할 때에 포토리소그래피공정에서의 레지스트패턴의 정밀도(이하, 패턴정밀도라고 한다)가 열화되어 반도체장치의 수율이 현저하게 저하되는 문제가 생긴다.
상기에 감안하여 본 발명은 질화물 반도체기판을 이용한 반도체장치의 제조에 있어서 포토리소그래피공정에서의 패턴정밀도를 향상시키는 것을 목적으로 한다.
상기의 목적을 달성하기 위해서 본건 발명자들은 종래의 질화물 반도체기판을 이용한 경우에 있어서 g선 또는 i선에 의해 패턴형성을 행할 때에 패턴정밀도가 열화되는 원인에 대해서 검토를 행하고, 그 결과 아래와 같은 사실이 판명되었다.
도 23은 종래의 질화물 반도체기판, 구체적으로는 GaN으로 이루어진 기판(이하, GaN기판이라고 한다)상에 형성된 레지스트막에 대하여 노광을 행하고 있는 상태를 나타내고 있다.
도 23에 나타내는 바와 같이 GaN기판(1)상의 레지스트막(2)에 대하여 개구부(3a)를 갖는 포토마스크(3)을 개재하여 예를 들어 i선이 노광광(4)으로서 조사되고 있다. 그런데, 질화물반도체가 흡수할 수 있는 광의 파장은 짧고, 예를 들어 GaN이 흡수할 수 있는 광의 파장은 360㎚ 이하이기 때문에, g선 또는 i선을 노광광(4)으로서 이용한 경우, 레지스트막(2)을 투과하여 GaN기판(1)의 표면에 입사한 노광광(4) 즉 입사광(4)은 GaN기판(1)중에 흡수되지 않고 전파된다. 그 결과, 입사광(4)은 GaN기판(1)의 이면으로부터 출사되는 출사광(5)과, GaN기판(1)의 이면에서 반사되어 생기는 반사광(6)으로 나뉜다. GaN기판(1)의 이면이 거울면인 경우, GaN기판(1)의 이면에서의 입사광(4)의 반사율, 즉 GaN기판(1)과 공기와의 계면에서의 입사광(4)의 반사율은 약 20%나 달한다.
여기서 레지스트막(2)에서의 영역(2a)이 입사광(4)에 의해서 본래 노광되어야 하는 영역이지만, 반사광(6)에 의해서 레지스트막(2)이 이면으로부터 노광되기 때문에, 레지스트막(2)에서의 본래 노광되지 않아도 되는 영역(2b)까지 노광된다. 그 결과, 종래의 질화물 반도체기판을 이용한 경우, 레지스트막(2)의 박리 또는 레지스트패턴 치수의 축소 등의 불량이 생겨 패턴형성이 정상적으로 행해지지 않는 것이 판명되었다.
또한, GaN기판(1)의 두께가 작아져 GaN기판(1)을 입사광(4)이 투과하기 쉬워지고, 그것에 의해 반사광(6)의 강도가 증대하는 경우 또는 포토마스크(3)의 개구부(3a)의 개구폭이 입사광(4) 즉 노광광의 파장의 수배정도 이하가 되어 개구부(3a)를 통과한 입사광(4)이 개구부(3a)의 외측으로 회절하고, 그것에 의해 반사광(6)이 더욱 그 외측으로 넓어질 경우(도 23 참조) 등에, 상술한 패턴정밀도가 열화되는 문제가 보다 현저하게 생기는 것이 판명되었다.
또한, 본 명세서에 있어서 반사는 정반사(입사각=반사각)를 의미하는 동시에 반사율은 정반사율을 의미하는 것으로 하고, 정반사 이외의 반사는 난반사라고 한다. 또한, 기판표면이라는 것은 질화물 반도체기판을 이용하여 반도체장치를 제조할 때에 질화물반도체층의 성장이 행해지는 측의 면을 의미하는 것으로 한다.
본 발명은 이상의 사실에 근거하여 이루어진 것으로, 구체적으로는 본 발명에 관한 제 1의 반도체기판은, Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지고, 상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 입사광을 산란시키는 산란부가 상기 반도체 층의 다른 면 또는 내부에 형성되어 있으며, 상기 입사광은 수은램프의 i선 또는 g선인 것이 바람직하다.
제 1의 반도체기판에 의하면 그 기판을 구성하고 또한 Ⅲ족 질화물을 주성분으로 하는 반도체층의 일면으로부터 입사한 입사광을 산란시키는 산란부가 반도체층의 다른 면 또는 내부에 형성되어 있기 때문에, 입사광이 다른 면에서 반사되어 생기는 반사광의 강도를 저감할 수 있다. 이 때문에, 제 1의 반도체기판 즉 질화물 반도체기판을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서, 일면(이하, 기판표면이라고 하는 경우도 있다)으로부터 입사한 노광광이 다른 면(이하, 기판이면이라고 하는 경우도 있다)에서 반사되어 레지스트막에서의 본래 노광되지 않아도 되는 영역까지 노광되는 사태를 피할 수 있다. 따라서, 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다. 예를 들어 제 1의 반도체기판이 GaN기판인 경우, 특히 수은램프의 g선 또는 i선의 기판 이면에서의 반사를 확실하게 방지할 수 있고, 그 결과 g선 또는 i선을 노광 광으로서 이용한 포토리소그래피공정에서의 패턴정밀도가 현저하게 향상하기 때문에, 질화물 반도체장치의 제조 수율이 현저하게 향상한다.
삭제
삭제
이 때, 반도체 층의 다른 면에서의 입사광의 반사율은 13% 이하인 것이 바람직하다.
제 1의 반도체기판은, Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지고, 상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 입사광을 산란시키는 산란부가 상기 반도체 층의 다른 면 또는 내부에 형성되어 있으며, 상기 산란부는 상기 반도체층의 상기 내부에 형성되어 있는 동시에, 상기 입사광에 대하여 상기 Ⅲ족 질화물과 다른 굴절률을 갖는 재료로 이루어지는 입자 또는 층을 포함하는 것이 바람직하다.
이와 같이 하면, 반도체층의 내부에 있어서 입사광을 효율적으로 산란시킬 수 있기 때문에, 반사광의 강도를 확실하게 저감할 수 있다.
또한, 상기 재료로 이루어지는 상기 입자 또는 층은 상기 하나의 면에 대하여 평행한 방향을 따라서 형성되어 있고, 상기 산란부는 상기 하나의 면에 대하여 평행한 방향을 따라서 형성되어 있고, 또한 상기 Ⅲ족 질화물을 주성분으로 하는 다른 반도체 층과 상기 입자 또는 층이 번갈아 적층되어 이루어지는 것이 바람직하다. 또한, 상기 재료는 Si, SiO2, SiN 또는 Al2O3인 것이 바람직하다. 게다가, 산란부의 입사광에 대한 투과율은 80% 이하인 것이 바람직하다.
본 발명에 관한 제 2의 반도체기판은, Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지고, 상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 입사광을 투과시키는 투과부가 상기 반도체 층의 다른 면에 형성되어 있으며, 상기 입사광은 수은램프의 i선 또는 g선인 것이 바람직하다.
제 2의 반도체기판에 의하면 그 기판을 구성하고 또한 Ⅲ족 질화물을 주성분으로 하는 반도체 층의 일면으로부터 입사한 입사광을 투과시키는 투과부가 반도체 층의 다른 면에 형성되어 있기 때문에, 다른 면에서의 입사광의 반사율을 저감할 수 있으므로, 입사광이 다른 면에서 반사되어 생기는 반사광의 강도를 저감할 수 있다. 이 때문에, 제 2의 반도체기판 즉 질화물 반도체기판을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서, 일면(기판표면)으로부터 입사한 노광광이 다른 면(기판이면)에서 반사되어 레지스트막에서의 본래 노광되지 않아도 되는 영역까지 노광되는 사태를 피할 수 있다. 따라서, 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다. 예를 들어 제 2의 반도체기판이 GaN기판인 경우, 특히 수은램프의 g선 또는 i선의 기판이면에서의 반사를 확실하게 방지할 수 있고, 그 결과 g선 또는 i선을 노광광으로서 이용한 포토리소그래피공정에서의 패턴정밀도가 현저하게 향상되기 때문에 질화물 반도체장치의 제조수율이 현저하게 향상된다.
제 2의 반도체기판에 있어서 투과부는, 상기 반도체 층의 상기 다른 면에, 상기 입사광에 대하여 상기 Ⅲ족 질화물과 다른 굴절률을 갖는 재료로 이루어진 층이 형성되어 이루어진 것이 바람직하다.
이와 같이 하면, 다른 면에서의 입사광의 반사율을 확실하게 저감할 수 있다.
이때, 상기 재료로 이루어진 상기 층은 복수의 층이고, 상기 복수의 층 중의 적어도 2개의 층은 상기 입사광에 대하여 서로 다른 굴절률을 갖는 것이 바람직하다. 또한 상기 재료의 상기 입사광에 대한 굴절률은 상기 Ⅲ족 질화물의 상기 입사광에 대한 굴절률의 9/10 이하인 것이 바람직하다. 또한, 상기 재료는 SiO2, SiN 또는 Al2O3이거나, 반도체 층을 구성하는 Ⅲ족 원소와 산소와의 화합물이거나, AlxGa1-xN(단 0＜x
Figure 112007042040562-pat00001
1)인 것이 바람직하다. 상술한 재료가 반도체 층을 구성하는 Ⅲ족 원소와 산소와의 화합물인 경우, 기판 이면에 새롭게 투과부가 되는 막을 형성하는 경우와 비교하여 공정을 간단하게 할 수 있는 동시에, 기판으로의 불순물 혼입 등의 문제를 방지하여 기판의 제조 수율을 향상할 수 있다.
제 2의 반도체기판에 있어서 투과부의 입사광에 대한 투과율은 80% 이상인 것이 바람직하다.
이와 같이 하면, 다른 면에서의 입사광의 반사율을 확실하게 저감할 수 있다.
제 2의 반도체기판은, Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지고, 상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 입사광을 투과시키는 투과부가 상기 반도체 층의 다른 면에 형성되어 있으며, 상기 반도체 층의 상기 다른 면과 상기 투과부의 사이, 또는 상기 반도체 층의 내부에 형성되어 있고, 또한 상기 입사광을 산란시키는 산란부를 더 구비하고 있는 것이 바람직하다.
이와 같이 하면, 입사광을 산란부에 의해서 산란시킨 후, 산란된 입사광을 투과부에 의해서 투과시키기 때문에, 반사광의 강도를 보다 한층 저감할 수 있다.
본 발명에 관한 제 3의 반도체기판은, Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지고, 상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 입사광을 흡수하는 흡수부가 상기 반도체 층의 적어도 일부분에 형성되어 있다.
제 3의 반도체기판에 의하면 그 기판을 구성하고 또한 Ⅲ족 질화물을 주성분으로 하는 반도체층의 일면으로부터 입사한 입사광을 흡수하는 흡수부가 반도체층의 적어도 일부분에 형성되어 있기 때문에, 입사광이 다른 면에서 반사되어 생기는 반사광의 강도를 저감할 수 있다. 이 때문에, 제 3의 반도체기판 즉 질화물 반도체기판을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서 일면(기판표면)으로부터 입사한 노광광이 다른 면(기판이면)에서 반사되어 레지스트막에서의 본래 노광되지 않아도 되는 영역까지 노광되는 사태를 피할 수 있다. 따라서, 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다. 예를 들어 제 3의 반도체기판이 GaN기판인 경우, 특히 수은램프의 g선 또는 i선의 기판이면에서의 반사를 확실하게 방지할 수 있고, 그 결과 g선 또는 i선을 노광광으로서 이용한 포토리소그래피공정에서의 패턴정밀도가 현저하게 향상되기 때문에, 질화물 반도체장치의 제조수율이 현저하게 향상된다.
제 3의 반도체기판에 있어서 흡수부의 입사광에 대한 투과율은 80% 이하인 것이 바람직하다.
이와 같이 하면, 기판이면이 거울면인 경우에도 기판이면에서의 입사광의 반사율을 실질적으로 13% 정도 이하로 할 수 있기 때문에, 포토리소그래피공정에서의 패턴정밀도를 확실하게 향상시킬 수 있다. 또한, 이 때 입사광은 수은램프의 i선 또는 g선인 것이 바람직하다.
제 3의 반도체기판에 있어서 흡수부는 입사광에 대하여 Ⅲ족 질화물보다도 큰 흡수계수를 갖는 재료로 이루어진 것이 바람직하다.
이와 같이 하면, 흡수부에 의해서 확실하게 입사광이 흡수되기 때문에, 반사광의 강도를 확실하게 저감할 수 있다. 또한, 이 때 상술한 재료는 입사광에 대하여 서로 다른 흡수계수를 갖는 복수의 재료이거나 또는 Si 또는 W 중의 적어도 1개를 포함하는 것이 바람직하다.
제 3의 반도체기판에 있어서 흡수부는 입사광을 흡수하는 준위를 생기게 하도록 불순물이 반도체층에 첨가되어 이루어진 것이 바람직하다.
이와 같이 하면, 흡수부에 의해서 확실하게 입사광이 흡수되기 때문에 반사광의 강도를 확실하게 저감할 수 있는 동시에, 제 3의 반도체기판 즉 질화물 반도체기판의 결정성의 저하를 방지할 수 있다. 또한, 이 때 불순물은 C, O, Si, Cl, P 및 As 중의 적어도 1개를 포함하는 것이 바람직하다. 또한, 흡수부의 입사광에 대한 흡수계수를
Figure 112001019832783-pat00002
로 하고, 흡수부의 두께를 z0으로 하였을 때에 z0
Figure 112001019832783-pat00003
0.223/
Figure 112001019832783-pat00004
의 관계가 성립되는 것이 바람직하다.
제 3의 반도체기판에 있어서 흡수부는 반도체층에 점결함이 형성되어 이루어진 것이 바람직하다.
이와 같이 하면, 흡수부에 의해서 확실하게 입사광이 흡수되기 때문에, 반사광의 강도를 확실하게 저감할 수 있는 동시에, 제 3의 반도체기판 즉 질화물 반도체기판의 결정성의 저하를 방지할 수 있다. 또한, 이 때 점결함은 반도체층의 프로톤을 도입함으로써 형성되어 있는 것이 바람직하다.
제 3의 반도체기판에 있어서 흡수부는 반도체층의 일면에 대하여 평행한 방향을 따라 불균일하게 분포되어 있는 것이 바람직하다.
이와 같이 하면, 흡수부에 의해서 입사광이 흡수될 뿐만 아니라, 흡수부에 의해서 입사광이 산란되기 때문에, 반사광의 강도를 보다 한층 저감할 수 있다. 또한, 반도체기판을 이용하여 예를 들어 리지형 레이저장치를 제작하는 경우, 반도체기판에서의 리지구조의 하측에 흡수부를 형성하지 않음으로써, 기판상의 활성층의 특성을 열화시키지 않고, 포토리소그래피공정에서의 패턴정밀도 향상효과를 얻을 수 있다.
본 발명에 관한 제 1의 반도체기판의 제조방법은 Ⅲ족 질화물을 주성분으로 하는 제 1 반도체 층의 상부에 상기 Ⅲ족 질화물과 다른 광 굴절률을 갖는 재료로 이루어지는 광 산란부를 부분적으로 형성하는 공정과, 상기 광산란부를 포함하는 상기 제 1 반도체 층 상부에 상기 Ⅲ족 질화물을 주성분으로 하는 제 2 반도체 층을 결정성장시켜서, 그것에 의하여 상기 제 1의 반도체 층, 광 산란부 및 제 2 반도체 층으로 구성되는 반도체기판을 형성하는 공정을 구비하고 있다.
제 1의 반도체기판의 제조방법에 의하면 반도체기판을 구성하는 제 1의 반도체층과 제 2의 반도체층과의 사이에 광산란부를 형성하기 때문에, 기판표면으로부터 입사한 후에 기판이면에서 반사하는 광, 즉 반사광의 강도를 저감할 수 있다. 따라서, 이 반도체기판을 이용한 질화물 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서 레지스트막에서의 본래 노광되지 않아도 되는 영역까지 노광되는 사태를 피할 수 있기 때문에, 패턴정밀도를 향상시킬 수 있으므로, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 1의 반도체기판의 제조방법에 의하면 제 1의 반도체층과 다른 굴절율을 갖는 재료, 즉 제 1의 반도체층과 다른 재료로 이루어진 광산란부를 부분적으로 형성한 후, 그 광산란부를 포함하는 제 1의 반도체층 위에 제 2의 반도체층을 결정성장시키기 때문에, 제 1의 반도체층에 생겼던 결함 등이 제 2의 반도체층으로 이어지는 것을 광산란부에 의해서 억제할 수 있다. 따라서, 제 2의 반도체층의 결정성을 양호하게 할 수 있기 때문에, 광산란부를 갖는 반도체기판의 결정성을 양호하게 할 수 있다.
제 1의 반도체기판의 제조방법에 있어서 광산란부를 부분적으로 형성하는 공정은 반도체층 위에 전면에 걸쳐 광산란부가 되는 막을 형성하는 공정과, 막 위에 마스크패턴을 부분적으로 형성하고, 그 마스크패턴을 이용하여 막에 대하여 에칭을 행함으로써, 막에서의 마스크패턴에 의해서 덮여져 있지 않은 부분을 제거하여 광산란부를 형성하는 공정과, 마스크패턴을 제거하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 제 1의 반도체층 위에 부분적으로 형성된 광산란부를 확실하게 실현할 수 있다.
본 발명에 관한 제 2의 반도체기판의 제조방법은 Ⅲ족 질화물을 주성분으로 하는 반도체 층의 이면에 소정 값보다도 큰 단차를 갖는 요철을 형성하는 공정과, 상기 요철이 형성된 상기 반도체 층의 상기 이면에 상기 Ⅲ족 질화물과 다른 광 굴절률을 갖는 재료로 이루어진 매설 막을 형성함으로써, 상기 반도체 층 및 매설 막으로 구성되는 반도체기판을 형성하는 공정을 구비하고 있다.
제 2의 반도체기판의 제조방법에 의하면 반도체기판을 구성하는 반도체층의 이면, 즉 그 반도체층과 매설막과의 계면에 광산란부가 되는 요철을 형성하기 때문에, 기판표면으로부터 입사한 후에 기판이면에서 반사하는 광, 즉 반사광의 강도를 저감할 수 있다. 따라서, 이 반도체기판을 이용한 질화물 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서 레지스트막에서의 본래 노광되지 않아도 되는 영역까지 노광되는 사태를 피할 수 있기 때문에, 패턴정밀도를 향상시킬 수 있으므로, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 2의 반도체기판의 제조방법에 의하면 요철이 형성되어 조면화(粗面化)된 반도체층의 이면을 매설막에 의해서 평탄화할 수 있기 때문에, 기판이면이 평탄화되고, 그것에 의해 반도체장치의 제조공정을 간단화할 수 있다.
또한, 제 2의 반도체기판의 제조방법에 의하면 매설막으로서, 예를 들어 Ⅲ족 질화물을 주성분으로 하는 다른 반도체층을 결정성장시키는 경우에는 요철 중 볼록부 위에 형성되는 다른 반도체층의 결정성을 양호하게 할 수 있기 때문에, 광산란부를 갖는 반도체기판의 결정성을 양호하게 할 수 있다.
본 발명에 관한 제 3의 반도체기판의 제조방법은 Ⅲ족 질화물을 주성분으로 하는 제 1 반도체 층 상부에 상기 Ⅲ족 질화물보다도 큰 광 흡수계수를 갖는 재료로 이루어지는 광 흡수부를 부분적으로 형성하는 공정과, 상기 광 흡수부를 포함하는 상기 제 1 반도체 층 상부에 상기 Ⅲ족 질화물을 주성분으로 하는 제 2 반도체 층을 결정성장시켜서, 그것에 의하여 상기 제 1 반도체 층, 광 흡수부 및 제 2 반도체 층으로 구성되는 반도체기판을 형성하는 공정을 구비하고 있다.
제 3의 반도체기판의 제조방법에 의하면 반도체기판을 구성하는 제 1의 반도체층과 제 2의 반도체층과의 사이에 광흡수부를 형성하기 때문에, 기판표면으로부터 입사한 후에 기판이면에서 반사하는 광, 즉 반사광의 강도를 저감할 수 있다. 따라서, 이 반도체기판을 이용한 질화물 반도체장치를 제조하기 위한 프토리소그래피공정에 있어서 레지스트막에서의 본래 노광되지 않아도 되는 영역까지 노광되는 사태를 피할 수 있기 때문에, 패턴정밀도를 향상시킬 수 있으므로, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 3의 반도체기판의 제조방법에 의하면 제 1의 반도체층과 다른 흡수계수를 갖는 재료, 즉 제 1의 반도체층과 다른 재료로 이루어진 광흡수부를 부분적으로 형성한 후, 그 광흡수부를 포함하는 제 1의 반도체층 위에 제 2의 반도체층을 결정성장시키기 때문에, 제 1의 반도체층에 생겼던 결함 등이 제 2의 반도체층으로 이어지는 것을 광흡수부에 의해서 억제할 수 있다. 따라서, 제 2의 반도체층의 결정성을 양호하게 할 수 있기 때문에 광흡수부를 갖는 반도체기판의 결정성을 양호하게 할 수 있다.
본 발명에 관한 제 4의 반도체기판의 제조방법은 Ⅲ족 질화물을 주성분으로 하는 반도체 층에 불순물을 주입하여 광을 흡수하는 준위를 발생시켜서 광 흡수부를 형성하고, 그것에 의하여 상기 반도체 층 및 광 흡수부로 구성되는 반도체기판을 형성하는 공정을 구비하고 있다.
제 4의 반도체기판의 제조방법에 의하면 반도체기판을 구성하는 반도체층에 광흡수부를 형성하기 때문에, 기판표면으로부터 입사한 후에 기판이면에서 반사하는 광, 즉 반사광의 강도를 저감할 수 있다. 따라서, 이 반도체기판을 이용한 질화물 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서 레지스트막에서의 본래 노광되지 않아도 되는 영역까지 노광되는 사태를 피할 수 있기 때문에, 패턴정밀도를 향상시킬 수 있으므로, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 4의 반도체기판의 제조방법에 의하면 기판이 되는 반도체층에 불순물을 주입하여 광흡수부를 형성하기 때문에, 광흡수부를 갖는 반도체기판의 결정성의 저하를 방지할 수 있다.
제 4의 반도체기판의 제조방법에 있어서 광흡수부를 형성하는 공정은 반도체층 위에 마스크패턴을 부분적으로 형성하고, 그 마스크패턴을 이용하여 반도체층에 대하여 불순물을 주입함으로써, 반도체층에 광흡수부를 부분적으로 형성하는 공정과, 마스크패턴을 제거하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 반도체층 위에 부분적으로 형성된 광흡수부를 확실하게 실현할 수 있다. 또한, 반도체기판을 이용하여 예를 들어 리지형 레이저장치를 제작하는 경우, 반도체기판에서의 리지구조의 하측에 흡수부를 형성하지 않음으로써, 반도체기판상의 활성층의 특성을 열화시키지 않고, 포토리소그래피공정에서의 패턴정밀도 향상효과를 얻을 수 있다.
본 발명에 관한 제 1의 반도체장치는, Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지며, 상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 수은램프의 i선 또는 g선을 산란시키는 산란부가 상기 반도체 층의 다른 면 또는 내부에 형성되어 있는 반도체기판과, 상기 반도체 층에 대하여 포토리소그래피 및 에칭을 이용함으로써 상기 반도체기판에서의 상기 하나의 면상에 형성된 구조를 구비하고 있다.
제 1의 반도체장치에 의하면 본 발명에 관한 제 1의 반도체기판을 이용한 반도체장치이기 때문에, 포토리소그래피공정에서 레지스트막에 불필요한 감광이 생기는 일이 없다. 이 때문에, 기판상에 형성되는 구조의 치수정밀도를 향상시킬 수 있기 때문에 반도체장치의 제조수율을 향상시킬 수 있다.
본 발명에 관한 제 2의 반도체장치는, Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지며, 상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 수은램프의 i선 또는 g선을 산란시키는 산란부가 상기 반도체 층의 다른 면 또는 내부에 형성되어 있는 반도체기판과, 상기 Ⅲ족 질화물로 이루어진 반도체 층에 대하여 포토리소그래피 및 에칭을 이용함으로써 상기 반도체기판에서의 상기 하나의 면상에 형성된 구조를 구비하고 있다.
제 2의 반도체장치에 의하면 본 발명에 관한 제 2의 반도체기판을 이용한 반도체장치이기 때문에, 포토리소그래피공정에서 레지스트막에 불필요한 감광이 생기는 일이 없다. 이 때문에, 기판상에 형성되는 구조의 치수정밀도를 향상시킬 수 있기 때문에 반도체장치의 제조수율을 향상시킬 수 있다.
본 발명에 관한 제 3의 반도체장치는, 하나의 면으로부터 입사한 광을 흡수하는 흡수부가 적어도 일부분에 형성되어 있고, Ⅲ족 질화물을 주성분으로 하는 반도체기판과, 상기 Ⅲ족 질화물로 이루어지는 반도체 층에 대하여 포토리소그래피 및 에칭을 이용함으로써 상기 반도체기판에서의 상기 하나의 면상에 형성된 구조를 구비하고 있다.
제 3의 반도체장치에 의하면 본 발명에 관한 제 3의 반도체기판을 이용한 반도체장치이기 때문에, 포토리소그래피공정에서 레지스트막에 불필요한 감광이 생기는 일이 없다. 이 때문에, 기판상에 형성되는 구조의 치수정밀도를 향상시킬 수 있기 때문에 반도체장치의 제조수율을 향상시킬 수 있다.
제 1∼제 3의 반도체장치의 어느 하나에 있어서 상술한 구조는 리지구조 또는 홈구조를 갖고 있어도 된다.
또한, 제 3의 반도체장치에 있어서 상술한 구조는 리지구조를 갖고 있고, 반도체기판에서의 리지구조의 하측에는 흡수부가 형성되어 있지 않은 것이 바람직하다. 이와 같이 하면, 기판상의 활성층의 특성을 열화시키지 않고, 포토리소그래피공정에서의 패턴정밀도 향상효과를 얻을 수 있다.
본 발명에 관한 제 1의 패턴형성방법은, 하나의 면으로부터 입사한 광을 산란시키는 산란부가 다른 면 또는 내부에 형성되어 있고, Ⅲ족 질화물을 주성분으로 하는 반도체기판에서의 상기 하나의 면상에 상기 Ⅲ족 질화물로 이루어지는 반도체 층을 형성하는 공정과, 상기 반도체 층의 상부에 포지티브 형 또는 네거티브 형의 레지스트 막을 형성하는 공정과, 개구부를 갖는 포토 마스크를 개재하여 상기 레지스트 막에 노광 광을 조사하는 공정과, 상기 레지스트 막을 현상함으로써, 상기 레지스트 막이 포지티브형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사된 부분을 제거하는 동시에, 상기 레지스트 막이 네거티브 형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사되지 않은 부분을 제거하여, 그것에 의하여 레지스트 패턴을 형성하는 공정과, 상기 레지스트 패턴을 마스크로 하여 상기 반도체 층에 대하여 에칭을 행하는 공정을 구비하고 있다.
제 1의 패턴형성방법에 의하면 본 발명에 관한 제 1의 반도체기판을 이용한 반도체장치를 제조하기 위한 패턴형성방법이기 때문에, 레지스트막에서의 본래 노광되지 않아도 되는 영역까지 노광되는 사태를 피할 수 있다. 이 때문에, 레지스트패턴의 정밀도를 향상시킬 수 있기 때문에 반도체장치의 제조수율을 향상시킬 수 있다.
본 발명에 관한 제 2의 패턴형성방법은, 하나의 면으로부터 입사한 광을 투과시키는 투과부가 다른 면에 형성되어 있고, Ⅲ족 질화물을 주성분으로 하는 반도체기판에서의 상기 하나의 면상에 상기 Ⅲ족 질화물로 이루어지는 반도체 층을 형성하는 공정과, 상기 반도체 층 상부에 포지티브형 또는 네거티브 형의 레지스트 막을 형성하는 공정과, 개구부를 갖는 포토 마스크를 개재하여 상기 레지스트 막에 노광 광을 조사하는 공정과, 상기 레지스트 막을 현상함으로써, 상기 레지스트 막이 포지티브형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사된 부분을 제거하는 동시에, 상기 레지스트 막이 네거티브 형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사되지 않은 부분을 제거하고, 그것에 의하여 레지스트 패턴을 형성하는 공정과, 상기 레지스트 패턴을 마스크로 하여 상기 반도체 층에 대하여 에칭을 행하는 공정을 구비하고 있다.
제 2의 패턴형성방법에 의하면 본 발명에 관한 제 2의 반도체기판을 이용한 반도체장치를 제조하기 위한 패턴형성방법이기 때문에, 레지스트막에서의 본래 노광되지 않아도 되는 영역까지 노광되는 사태를 피할 수 있다. 이 때문에, 레지스트패턴의 정밀도를 향상시킬 수 있기 때문에 반도체장치의 제조수율을 향상시킬 수 있다.
본 발명에 관한 제 3의 패턴형성방법은, 하나의 면으로부터 입사한 광을 흡수하는 흡수부가 적어도 일부분에 형성되어 있고, Ⅲ족 질화물을 주성분으로 하는 반도체기판에서의 상기 하나의 면상에 상기 Ⅲ족 질화물로 이루어지는 반도체 층을 형성하는 공정과, 상기 반도체 층의 상부에 포지티브형 또는 네거티브 형의 레지스트 막을 형성하는 공정과, 개구부를 갖는 포토 마스크를 개재하여 상기 레지스트 막에 노광 광을 조사하는 공정과, 상기 레지스트 막을 현상함으로써, 상기 레지스트 막이 포지티브형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사된 부분을 제거하는 동시에, 상기 레지스트 막이 네거티브 형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사되지 않은 부분을 제거하고, 그것에 의하여 레지스트 패턴을 형성하는 공정과, 상기 레지스트 패턴을 마스크로 하여 상기 반도체 층에 대하여 에칭을 행하는 공정을 구비하고 있다.
제 3의 패턴형성방법에 의하면 본 발명에 관한 제 3의 반도체기판을 이용한 반도체장치를 제조하기 위한 패턴형성방법이기 때문에, 레지스트막에서의 본래 노광되지 않아도 되는 영역까지 노광되는 사태를 피할 수 있다. 이 때문에, 레지스트패턴의 정밀도를 향상시킬 수 있기 때문에, 반도체장치의 제조수율을 향상시킬 수 있다.
(실시예)
(제 1 실시예)
이하, 제 1 실시예에 관한 반도체기판 및 그 제조방법 그리고 그 반도체기판을 이용한 반도체장치를 제조하기 위한 패턴형성방법에 대해서 도면을 참조하여 설명한다.
도 1은 제 1 실시예에 관한 반도체기판의 단면도이다.
도 1에 나타내는 바와 같이 제 1 실시예에 관한 반도체기판은 Ⅲ족 질화물반도체층, 구체적으로는 GaN층(100)으로 이루어진다. 또한, GaN층(100)(이하, GaN기판(100)이라고 하는 경우도 있다)의 표면은(0001) Ga면이고, GaN기판(100)의 이면은(0001) N면이며, GaN기판(100)의 두께는 예를 들어 200㎛이다.
제 1 실시예의 특징은 GaN기판(100)의 이면이 요철(100a)를 갖는 조면으로 되어 있는 것이다. 여기서, GaN기판(100)을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에서 이용되는 노광광의 파장을 λ로 하면, 요철(100a)은 λ/10 정도 이상의 단차를 갖는 것이 바람직하다.
도 2의 (a)∼(e)는 도 1에 나타내는 제 1 실시예에 관한 반도체기판의 제조방법의 각 공정을 나타내는 단면도이다.
우선, 도 2(a)에 나타내는 바와 같이 두께 300㎛의 사파이어기판(101)과 두께 80㎛의 실리콘기판(102)으로 이루어진 실리콘·온·사파이어기판(이하, SOS기판이라고 한다)을 준비한다.
다음으로, 트리메틸알루미늄 및 암모니아를 원료가스로서 이용한 MOVPE(metal organic vapor phase epitaxy)법에 의해서 도 2(b)에 나타내는 바와 같이 SOS기판 중의 실리콘기판(102) 위에, 1000℃의 온도하에서 AlN층(103)을 200㎚의 두께로 성장시킨다.
도 3은 제 1 실시예에 관한 반도체기판의 제조방법에 있어서 이용되는 MOVPE장치의 일례를 나타내고 있다. 도 3에 나타내는 바와 같이 MOVPE장치는 석영 또는 스테인리스 등으로 이루어진 반응관(150)과, 반응관(150)내에서 피처리기판(151)이 재치되는 서셉터(152)와, 반응관(150)내에서 서셉터(152)를 개재하여 피처리기판(151)을 가열하는 가열수단(153)을 구비하고 있다. 반응관(150)은 원료가스 및 캐리어가스가 도입되는 가스도입구(150a)와, 사용이 끝난 가스가 배기되는 가스배출구(150b)를 갖고 있다. 서셉터(152)는 예를 들어 그래파이트 등으로 이루어진다. 가열수단(153)으로서는 저항선히터(저항가열히터) 또는 램프히터 등이 이용된다.
그런데, MOVPE법에 의한 Ⅲ족 질화물반도체층의 성장에 있어서는 Ⅲ족 원소면의 성장속도가 빠르기 때문에, Ⅲ족 원소면의 성장이 지배적이다. 따라서, 도 2(b)에 나타내는 AlN층(103)의 성막공정에 있어서는 Al면의 성장이 지배적인 결과, AlN층(103)의 표면은 Al면이 되는 한편, AlN층(103)의 이면, 즉 AlN층(103)의 실리콘기판(102)측의 면은 N면이 된다.
다음으로, HCl가스와 Ga를 800℃의 온도하에서 반응시킴으로써 얻어지는 염화갈륨 및 암모니아를 원료가스로서 이용한 HVPE(hydride vapor phase epitaxy)법을 이용하여, 도 2(c)에 나타내는 바와 같이 AlN층(103) 위에, 1000℃의 온도하에서 GaN층(100)을 250㎛의 두께로 성장시킨다. 이 때, AlN층(103)의 표면이 Al면이기 때문에, GaN층(100)의 AlN층(103)측의 면 즉 GaN층(100)의 이면은 N면이 되는 한편, GaN층(100)의 표면은 Ga면이 된다. 또한, 사파이어기판(101)과 실리콘기판(102)으로 이루어진 SOS기판상에 GaN층(100)을 형성하기 때문에, 사파이어기판(101)이 GaN층(100)에 주는 압축응력과, 실리콘기판(102)이 GaN층(100)에 주는 인장응력이 균형을 이루기 때문에, 크랙을 발생시키지 않고 두꺼운 막의 GaN층(100)을 성장시킬 수 있다.
도 4는 제 1 실시예에 관한 반도체기판의 제조방법에 있어서 이용되는 HVPE장치의 일례를 나타내고 있다. 도 4에 나타내는 바와 같이 HVPE장치는 석영 등으로 이루어진 반응관(160)과, 반응관(160)내에서 피처리기판(161)이 재치되는 서셉터(162)와, 반응관(160)내에서 HCl가스와 반응시키는 용융상태의 Ga(163)를 넣을 수 있는 보올(164)과, 반응관(160)의 외측으로부터 반응관(160)내를 가열하는 가열수단(165)을 구비하고 있다. 반응관(160)은 암모니아가스 및 캐리어가스가 도입되는 제 1의 가스도입구(160a)와, HCl가스 및 캐리어가스가 도입되는 제 2의 가스도입구(160b)와, 사용이 끝난 가스가 배기되는 가스배출구(160c)를 갖고 있다. 서셉터(162)는 예를 들어 그래파이트 또는 석영 등으로 이루어진 동시에, 보올(164)은 예를 들어 석영 등으로 이루어진다. 가열수단(165)으로서는 관형의 저항선히터 등이 이용된다.
다음으로, 불산과 초산과의 혼합액을 이용한 처리에 의해 도 2(d)에 나타내는 바와 같이 실리콘기판(102)만을 제거함으로써, 사파이어기판(101)과, 질화물 반도체기판이 되는 GaN층(100) 즉 GaN기판(100)을 분리한다. 여기서, GaN기판(100)의 양면은 요철이 없는 거울면인 동시에, GaN기판(100)의 이면에는 AlN층(103)이 형성되어 있다.
다음으로, 도 2(e)에 나타내는 바와 같이 GaN기판(100)의 이면측을 깎음으로써, AlN층(103)을 제거하는 동시에, GaN기판(100)의 이면에 요철(100a)을 형성하여 그 이면을 조면화한다. 여기서, GaN기판(100)의 이면을 조면화하는 방법은 특별히 한정되는 것이 아니지만, 예를 들어 입경 10∼50㎛의 연마제를 이용하여 GaN기판(100)의 이면을 연마함으로써 GaN기판(100)의 이면을 조면화할 수 있다. 구체적으로는 제 1 실시예에 있어서는 GaN기판(100)의 두께가 최종적으로 200㎛ 정도가 될 때까지 GaN기판(100)의 이면을 연마함으로써, 도 1에 나타내는 제 1 실시예에 관한 반도체기판을 얻었다.
도 5는 도 1에 나타내는 제 1 실시예에 관한 반도체기판 즉 GaN기판(100) 위에 형성된 레지스트막에 대하여 노광을 행하고 있는 상태를 나타내고 있다.
도 5에 나타내는 바와 같이 GaN기판(100)상의 레지스트막(171)에 대하여 개구부(172a)를 갖는 포토마스크(172)를 개재하여 예를 들면 g선이 노광광(173)으로서 조사되어 있다. 이 때, 레지스트막(171)을 투과하여 GaN기판(100)의 표면(이하, 기판표면이라고 하는 경우도 있다)에 입사한 노광광(173) 즉 입사광(173)은 GaN기판(100)의 이면(이하, 기판이면이라고 하는 경우도 있다)으로부터 출사되는 출사광(174)과, 기판이면의 요철(100a)에 의해서 난반사되어 생기는 반사광(175)으로 나뉜다. 또한, 레지스트막(171)에서의 영역(171a)은 입사광(173)에 의해서 본래 노광되어야 하는 영역이다. 또한, 노광장치로서는 예를 들어 수은램프의 g선을 광원으로 하는 콘택트얼라이너를 이용한다.
본건 발명자들은 제 1 실시예에 관한 반도체기판을 포함하는 다양한 이면형상을 갖는 GaN기판 위에 레지스트막을 형성한 후, 레지스트막에 대하여 노광을 행하고, 그 후 레지스트막을 현상함으로써 레지스트패턴을 형성하고, 그 외관을 조사하였다. 이하, 그 결과에 대해서 도 6을 참조하여 설명한다.
도 6은 라인부 및 스페이스부의 폭이 2㎛의 라인 앤드 스페이스형상의 레지스트패턴을 GaN기판상에 형성한 경우에 있어서의, 기판이면에서의 노광광(g선)의 반사율과, 라인부가 되는 레지스트패턴의 외관양품율과의 관계를 나타내고 있다.
여기서, 외관양품이라는 것은 레지스트패턴의 폭이 2±0.2㎛의 범위내에 있는 것을 의미한다. 또한, 기판이면에서의 노광광의 반사율(이하, 이면반사율이라고 한다)은 그 이면을 조면화시키기 위한 연마에 있어서 연마제의 입경 또는 연마시간을 변화시킴으로써 변화시키고 있다. 또한, 이면반사율은 기판표면에 입사각 90°(약 90°를 포함한다)에서 입사된 입사광의 강도에 대한 기판이면에서 반사된 후에 기판표면으로부터 출사각 90°(약 90°를 포함한다)에서 출사된 반사광의 강도의 비(측정값)를 이용하여 나타내고 있다. 예를 들어, GaN기판의 이면이 원자간력 현 미경에 의해서 원자층오더의 단계가 보이는 상당히 평탄한 면인 경우, 이면반사율은 21% 정도이다. 이와 같은 상당히 평탄한 면은 입경 1㎛ 미만의 상당히 미세한 연마제를 이용하여 GaN기판의 이면을 연마를 한 후에 그 이면을 암모니아 분위기중에서 약 1000℃로 가열함으로써 얻어진다.
도 6에 나타내는 바와 같이 이면반사율이 16% 이상일 때는 강도가 큰 반사광에 의해서 레지스트막이 이면으로부터 노광되기 때문에, 레지스트막이 박리되거나 또는 레지스트패턴 치수가 축소되거나 하여, 외관양품율이 저하된다. 그것에 대하여 이면반사율을 저하시킴에 따라서 외관양품율이 향상되고, 이면반사율이 13% 이하가 되면 외관양품율이 거의 100%가 된다. 즉, 이면반사율이 13% 이하가 되면 거의 100%의 제품수율로 원하는 레지스트패턴을 형성할 수 있다.
이하, 도 6에 나타내는 결과가 얻어지는 이유에 대해서 설명한다. GaN기판의 이면이 거울면일 때는, 상술(「발명의 구성」또는 도 21 참조)한 바와 같이 이면반사율이 20% 정도 이상으로 높아지기 때문에, 노광시에 생기는 기판이면으로부터의 반사광이 레지스트막을 그 이면으로부터 감광시키기 때문에, 레지스트막의 박리 또는 레지스트패턴 치수의 축소 등의 불량이 생긴다. 특히, 포토마스크의 개구부의 폭이 노광광의 파장의 수배정도 이하인 경우, 포토마스크에서의 노광광의 회절에 의해서 반사광이 개구부의 외측으로 약간 넓어지기 때문에, 레지스트막에서의 본래 노광되지 않아도 되는 영역이 노광되기 쉬워진다. 그것에 대하여, 본 실시예와 같이 기판이 되는 GaN층의 이면이 조면화되어 있으면 노광시에 기판이면에서 난반사가 생기기 때문에, 바꿔 말하면 기판이면에서 정반사가 생기기 어렵기 때문에, 이 면반사율이 저감하고, 그 결과 레지스트막의 이면으로부터의 유해한 노광이 거의 생기지 않기 때문에, 외관불량이 없는 레지스트패턴의 형성을 행할 수 있다.
즉, 제 1 실시예에 의하면 GaN기판(100)의 이면에 요철(100a)이 형성되어 있고, 그것에 의해서 그 이면이 조면화되어 있기 때문에, GaN기판(100)의 이면에서 입사광(173)의 정반사가 생기기 어려우므로, 이면반사율을 확실하게 저감할 수 있다. 이 때문에, 반사광(175)의 강도가 저하되고, 반사광(175)에 의해서 레지스트막(171)에서의 본래 노광되지 않아도 되는 영역(영역(171a) 이외의 다른 영역)까지 노광되는 사태를 피할 수 있기 때문에, 레지스트막(171)으로 이루어진 레지스트패턴의 정밀도를 향상시킬 수 있다. 따라서, GaN기판(100)을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 1 실시예에 있어서 GaN기판(100)의 이면에 요철(100a)를 형성하고 그 이면을 조면화함으로써 이면반사율을 저하시켰지만, 이면반사율을 저하시키는 방법은 특별히 한정되는 것이 아니라, 예를 들어 기판이면에 불균일하게 유전체를 내뿜거나, 기판이면에 구형상 또는 일정치 않은 형상의 물질을 설치하거나, 또는 기판이면에 저반사율막을 형성하거나 하여도 된다. 단, 이러한 방법에 의해 이면반사율을 저하시킨 경우, 이후의 반도체프로세스에 있어서 소자 등으로의 불순물혼입의 발생원인이 되기 쉽기 때문에, 될 수 있으면 GaN기판(100)의 이면의 조면화에 의해서 이면반사율을 저하시키는 것이 바람직하다.
또한, 제 1 실시예에 있어서 GaN기판(100)의 이면을 조면화하기 위해서 연마 를 이용하였지만, 이것을 대신하여 샌드블라스트 또는 에칭 등의 임의의 방법을 이용하여 GaN기판(100)의 이면을 조면화하여도 된다.
또한, 제 1 실시예에 있어서는 기판표면에 입사각 90°(약 90°를 포함한다)에서 입사한 노광광이 기판이면에서 반사한 후에 기판표면으로부터 출사각 90°(약 90°를 포함한다)에서 출사되고, 그것에 의해 레지스트막이 감광되는 것을 문제로 하고 있기 때문에, 기판표면에 입사각 90°에서 입사한 노광광의 기판이면에서의 반사율이 저감되어만 있다면, 기판이면의 조면형상은 특별히 한정되는 것이 아니다. 단, 기판이면의 조면형상이 기판표면에 입사각 90°에서 입사한 노광광을, 기판표면 즉 기판주면에 대하여 어느 특정한 각도방향으로 반사시키는 경우, 레지스트막에서의 소정의 노광영역 이외의 다른 영역이 감광될 가능성이 있기 때문에, 될 수 있으면 기판이면이 난반사를 생기게 하는 조면형상을 갖고 있는 것이 바람직하다. 구체적으로는, 기판이면에 노광광의 파장의 1/10 정도 이상의 단차를 갖는 요철을 설치함으로써, 기판표면에 입사각 90°에서 입사한 노광광을 모든 방향으로 산란 또는 난반사시킬 수 있다. 또한, 이 때 이면반사율이 13% 정도 이하가 되도록 기판이면에 요철을 설치하는 것이 바람직하다.
또한, 제 1 실시예에 있어서 포토리소그래피공정에서 이용하는 노광광의 종류는 특별히 한정되는 것이 아니지만, GaN기판(100)중에 흡수되지 않고 전파되는 파장의 광, 예를 들어 g선 또는 i선 등을 노광광으로서 이용한 경우, 종래와 비교하여 패턴정밀도를 비약적으로 향상시킬 수 있다.
또한, 제 1 실시예에 있어서 포토리소그래피공정에서 이용하는 레지스트막의 종류는 포지티브형이어도 되고 네거티브형이어도 된다.
또한, 제 1 실시예에 있어서 질화물 반도체기판의 재료로서 GaN을 이용하였지만, 이것에 한하지 않고, GaN, InN, AlN 또는 이들의 혼정으로 이루어진 Ⅲ족 질화물반도체를 이용하여도 된다. 이 때, 이러한 Ⅲ족 질화물반도체가 기판의 주성분으로 되어 있으면 기판이 다른 재료를 포함하고 있어도 된다.
(제 2 실시예)
이하, 제 2 실시예에 관한 반도체기판 및 그 제조방법 그리고 그 반도체기판을 이용한 반도체장치를 제조하기 위한 패턴형성방법에 대해서 도면을 참조하여 설명한다.
도 7은 제 2 실시예에 관한 반도체기판의 단면도이다.
도 7에 나타내는 바와 같이 제 2 실시예에 관한 반도체기판은 Ⅲ족 질화물반도체층, 구체적으로는 GaN층(100)(이하, GaN기판(100)이라고 하는 경우도 있다)으로 이루어진다. 또한, GaN기판(100)의 표면은(0001) Ga면이고, GaN기판(100)의 이면은(0001) N면이며, GaN기판(100)의 두께는 예를 들어 300㎛이다.
제 2 실시예에 관한 반도체기판의 특징은 GaN기판(100)의 이면에 g선 또는 i선 등의 노광광에 대하여 반사방지막으로서 기능하는 두께 200㎚의 산화알루미늄(Al203)층(104)이 설치되어 있는 것이다. 여기서, 산화알루미늄층(104)은 사파이어 등과 달리 다결정구조 또는 아모퍼스구조를 갖고 있는 한편, 산화알루미늄층(104)의 굴절율은 1.68로 사파이어와 같은 정도이다. 또한, 반사방지막으로 서 기능한다는 것은 GaN기판(100)의 표면으로부터 입사한 광의 GaN기판(100)의 이면에서의 반사를 방지하면서, 그 광을 반사방지막 안을 투과시켜 반사방지막의 이면으로부터 출사시키는 것을 의미한다. 따라서, 반사방지막의 광투과율은 80% 이상인 것이 바람직하다.
도 7에 나타내는 제 2 실시예에 관한 반도체기판의 제조방법은 아래와 같다. 또한, 제 2 실시예에 관한 반도체기판의 제조방법은 도 2(a)∼(e)에 나타내는 제 1 실시예에 관한 반도체기판의 제조방법 중 도 2(d)에 나타내는 공정까지는 거의 동일하다.
즉, 우선 도 2(a)에 나타내는 바와 같이 사파이어기판(101)과 실리콘기판(102)으로 이루어진 SOS기판을 준비한 후, 트리메틸알루미늄 및 암모니아를 원료가스로서 이용한 MOVPE법에 의해서 도 2(b)에 나타내는 바와 같이 SOS기판 중 실리콘기판(102) 위에 AlN층(103)을 200㎚의 두께로 성장시킨다. 그 후, 염화갈륨 및 암모니아를 원료가스로서 이용한 HVPE법을 이용하여, 도 2(c)에 나타내는 바와 같이 AlN층(103) 위에 GaN층(100)을 300㎛의 두께로 성장시킨다. 그 후, 도 2(d)에 나타내는 바와 같이 실리콘기판(102)만을 제거함으로써, 사파이어기판(101)과, 질화물 반도체기판으로 이루어진 GaN층(100) 즉 GaN기판(100)을 분리한다. 여기서, GaN기판(100)의 양면은 요철이 없는 거울면인 동시에, GaN기판(100)의 이면에는 AlN층(103)이 형성되어 있다.
다음으로, 상압하에서 수증기 및 질소의 분압을 각각 10% 및 90%로 한 분위기중에 있어서, AlN층(103)을 포함하는 GaN기판(100)에 대하여 600℃, 100분간의 가열처리를 행한다. 이것에 의해, AlN층(103)이 선택적으로 산화되어 두께 200㎚의 산화알루미늄층(104)이 형성되고, 그것에 의해서 도 7에 나타내는 제 2 실시예에 관한 반도체기판이 완성된다.
본건 발명자들이 g선을 이용한 노광에 의해 제 1 실시예와 동일한 라인 앤드 스페이스형상의 레지스트패턴을 제 2 실시예에 관한 반도체기판상에 피가공막을 개재하여 형성하고, 그 레지스트패턴을 마스크로서 피가공막에 대하여 에칭을 행한 바, 패턴화된 피가공막의 치수는 거의 100% 소정의 범위내로 들어갔다. 이 때, 제 2 실시에에 관한 반도체기판에서의 이면반사율을 조사한 바, 0.5% 정도 이하로 상당히 낮은 값이 되어 있고, 그것이 패턴형성을 양호하게 행할 수 있었던 이유라고 추측되었다.
즉, 제 2 실시예에 의하면 GaN기판(100)의 이면에 반사방지막으로서 기능하는 산화알루미늄층(104)이 형성되어 있기 때문에, 이면반사율을 저감할 수 있고, 그것에 의해서 기판표면으로부터 입사된 후에 기판이면에서 반사하는 광의 강도를 저감할 수 있다. 이 때문에, GaN기판(100)을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서 기판표면으로부터 입사한 노광광이 기판이면에서 반사하여 레지스트막에서의 소정의 노광영역 이외의 다른 영역까지 노광되는 사태를 피할 수 있다. 따라서, 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 2 실시예에 의하면 GaN기판(100)을 형성한 시점에서 GaN기판(100)의 이면에 형성되어 있던 AlN층(103)을 산화하여 산화알루미늄층(104)을 형성하기 때문에, GaN기판(100)의 이면에 새롭게 반사방지막을 형성하는 경우와 비교하여 공정을 간단화할 수 있는 동시에, GaN기판(100)으로의 불순물혼입 등의 문제를 방지하여 GaN기판(100)의 제조수율을 향상시킬 수 있다.
또한, 제 2 실시예에 있어서 반사방지막의 재료로서 산화알루미늄을 이용하였지만, 이것을 대신하여 SiO2 또는 SiN을 이용하여도 된다. 여기서, 이러한 재료에 의해서 저반사율의 반사방지막을 실현하기 위한 조건에 대해서 설명한다. 우선, 반사방지막의 두께는 반사방지막중에서의 노광광의 파장의 1/4파장의 홀수배인 것이 바람직하다. 또한, 반사방지막의 굴절율은 질화물 반도체기판(본 실시예에서는 GaN기판)의 굴절율과 다른 것이 바람직하고, 또한 그 굴절율의 차는 될 수 있는 한 큰 편이 바람직하며, 특히 반사방지막의 굴절율이 질화물 반도체기판의 굴절율의 9/10 정도 이하인 것이 바람직하다. 예를 들어, 본 실시예에 있어서는 반사방지막이 되는 산화알루미늄층(104)의 굴절율은 1.68이고, 산화알루미늄층(104)의 두께 200㎚은 반사방지막중에서의 g선의 파장(436㎚/1.68)의 3/4파장에 상당한다. 또한, 산화알루미늄층(104)의 굴절율(1.68)과 GaN기판(100)의 굴절율(2.5 정도)과의 차는 비교적 크기 때문에, 이면반사율을 13% 이하로 할 수 있는 두께의 허용범위, 즉 포토리소그래피공정에서의 패턴정밀도를 확실하게 향상할 수 있는 두께의 허용범위가 비교적 넓어진다. 구체적으로는, 산화알루미늄층(104)의 두께를, 산화알루미늄층(104)중에서의 노광광의 파장의 1/4파장을 목표로서 설정하는 경우, 이면반사율을 13% 이하로 할 수 있는 두께의 허용범위는 1/4파장±1/8파장 정도가 된다. 이것은 g선을 이용한 노광의 경우로 말하면 65㎚±40㎚ 정도가 된다.
[표 1] 및 [표 2]에 본건 발명자들이 조사한 다양한 반사방지막의 특성을, 노광광으로서 각각 i선 및 g선을 이용한 경우에 대해서 나타낸다. 단, 어떠한 특성도 반사방지막의 두께를 반사방지막중에서의 노광광의 파장의 1/4파장을 목표로 하여 설정하는 동시에 질화물 반도체기판으로서 GaN기판을 이용한 경우에 얻어진 것이다.
[표 1]
Figure 112001019832783-pat00005

[표 2]
Figure 112001019832783-pat00006
표 1 및 표 2에 나타내는 바와 같이 반사방지막의 굴절율을 GaN의 굴절율(2.5)보다도 작은 2.32 이하로 하지 않으면, 반사방지막으로서의 충분한 효과를 얻을 수 없다. 또한, 반사방지막의 굴절율이 GaN의 굴절율보다도 작아짐에 따라서, 반사율(이면반사율)의 저감효과, 즉 반사방지효과가 커지는 동시에 이면반사율을 13% 이하로 할 수 있는 두께의 허용범위가 커진다. 또한, 표 1 및 표 2에 있어서 TiO2 및 ZrO2로 이루어진 반사방지막의 굴절율이, g선을 이용한 경우와 i선을 이용한 경우로 다른 것은 g선 및 i선의 파장부근에서 TiO2 및 ZrO2의 파장분산이 큰 것에 기인하고 있다.
또한, 제 2의 실시예에 있어서 반사방지막으로서 기판이 되는 Ⅲ족 질화물의 굴절율과 다른 굴절율을 갖는 재료로 이루어진 복수의 층의 적층체를 이용하여도 된다. 이 때, 그 적층제 중 적어도 2개의 층은 서로 다른 굴절율을 갖는 것이 바람직하다.
또한, 제 2 실시예에 있어서 포토리소그래피공정에서 이용하는 노광광의 종류는 특별히 한정되는 것이 아니지만, GaN기판(100)중에 흡수되지 않고 전파되는 파장의 광, 예를 들어 g선 또는 i선 등을 노광광으로서 이용한 경우, 종래와 비교하여 패턴정밀도를 비약적으로 향상시킬 수 있다.
또한, 제 2 실시예에 있어서 포토리소그래피공정에서 이용하는 레지스트막의 종류는 포지티브형이어도 되고 네거티브형이어도 된다.
또한, 제 2 실시예에 있어서 질화물 반도체기판의 재료로서 GaN을 이용하였지만, 이것에 한하지 않고 GaN, InN, AlN 또는 그러한 혼정으로 이루어진 Ⅲ족 질화물반도체를 이용하여도 된다. 이 때, 이러한 Ⅲ족 질화물반도체가 기판의 주성분으로 되어 있으면 기판이 다른 재료를 포함하고 있어도 된다.
(제 2 실시예의 변형예)
이하, 제 2 실시예의 변형예에 관한 반도체기판 및 그 제조방법에 대해서 도면을 참조하여 설명한다.
제 2 실시예의 변형예가 제 2 실시예와 다른 점은 g선 또는 i선 등의 노광광에 대한 반사방지막으로서 산화알루미늄층을 대신하여 산화갈륨(Ga2O3)층을 이용하는 것이다.
도 8(a)∼(c)는 제 2 실시예의 변형예에 관한 반도체기판의 제조방법의 각 공정을 나타내는 단면도이다. 또한, 제 2 실시예의 변형예에 관한 반도체기판의 제조방법은 도 2(a)∼(e)에 나타내는 제 1 실시예에 관한 반도체기판의 제조방법 중 도 2(d)에 나타내는 공정까지는 거의 동일하다.
즉, 우선 도 2(a)에 나타내는 바와 같이 사파이어기판(101)과 실리콘기판(102)으로 이루어진 SOS기판을 준비한 후, 트리메틸알루미늄 및 암모니아를 원료가스로서 이용한 MOVPE법에 의해서, 도 2(b)에 나타내는 바와 같이 SOS기판 중의 실리콘기판(102) 위에 AlN층(103)을 200㎚의 두께로 성장시킨다. 그 후, 염화갈륨 및 암모니아를 원료가스로서 이용한 HVPE법을 이용하여, 도 2(c)에 나타내는 바와 같이 AlN층(103) 위에 GaN층(100)을 300㎛의 두께로 성장시킨다. 그 후, 도 2(d)에 나타내는 바와 같이 실리콘기판(102)만을 제거함으로써, 사파이어기판(101)과, 질화물 반도체기판이 되는 GaN층(100) 즉 GaN기판(100)을 분리한다.
다음으로, 도 8(a)에 나타내는 바와 같이 AlN층(103)을 연마에 의해 제거하는 동시에, GaN기판(100)의 이면을 연마에 의해 거울면화한다. 그 후, 상압하에서 산소 및 질소의 분압을 각각 10% 및 90%로 한 분위기중에 있어서, GaN기판(100)에 대하여 700℃, 10분간의 가열처리를 행한다. 이것에 의해, 도 8(b)에 나타내는 바와 같이 GaN기판(100)의 양면이 산화되어 그 양면에 두께 70㎚의 산화갈륨층(105)이 형성된다.
그런데, GaN기판(100)의 양면에 산화갈륨층(105)이 부착되어 있으면, 그 후의 디바이스형상에 지장이 생기기 때문에, 이하 DML 방법에 의해서 GaN기판(100)의 표면측의 산화갈륨층(105)을 제거한다. 즉, 양면에 산화갈륨층(105)을 갖는 GaN기판(100)을, 예를 들어 도 3에 나타내는 바와 같은 MOVPE장치 등의 결정성장장치에 도입한다. 이 때, GaN기판(100)의 이면을 서셉터에 밀착시켜 GaN기판(100)의 이면과 서셉터와의 사이에 틈이 없도록 하고, 그 상태에서 수소분위기중에 있어서 GaN기판(100)을 1000℃로 가열한다. 이것에 의해, GaN기판(100)의 표면측의 산화갈륨층(105)이 환원되는 동시에 Ga가 승화되는 결과, GaN기판(100)의 표면에 GaN청정면이 노출된다. 한편, GaN기판(100)의 이면측의 산화갈륨층(105)은 서셉터와 밀착되어 있어 수소와 접하기 어렵기 때문에, 거의 환원되지 않는 동시에 승화되지 않는다. 그 결과, 도 8(c)에 나타내는 바와 같이 이면에 산화갈륨층(105)을 갖는 GaN기판(100), 즉 제 2 실시예의 변형예에 관한 반도체기판이 얻어진다.
제 2 실시예의 변형예에 의하면 GaN기판(100)의 이면에 반사방지막으로서 기능하는 산화갈륨층(105)이 형성되어 있기 때문에, 이면반사율을 저감할 수 있고, 그것에 의하여 기판표면으로부터 입사한 후에 기판이면에서 반사하는 광의 강도를 저감할 수 있다. 이 때문에, GaN기판(100)을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서, 기판표면으로부터 입사한 노광광이 기판이면에서 반 사되어 레지스트막에서의 소정의 노광영역 이외의 다른 영역까지 노광되는 사태를 피할 수 있다. 따라서, 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 2 실시예의 변형예에 의하면 GaN기판(100)을 산화하여 산화갈륨층(105)을 형성하기 때문에, GaN기판(100)의 이면에 새롭게 반사방지막을 형성하는 경우와 비교하여 공정을 간단화할 수 있는 동시에, GaN기판(100)으로의 불순물혼입 등의 문제를 방지하고 GaN기판(100)의 제조수율을 향상할 수 있다.
또한, 제 2 실시예의 변형예에 의하면 GaN기판(100)을 이용한 디바이스형성 전에 있어서는 GaN기판(100)의 표면측에도 산화갈륨층(105)을 형성해 둘 수 있기 때문에 그 산화갈륨층(105)에 의해서 GaN기판(100)의 표면을 보호할 수 있다. 한편, GaN기판(100)을 이용하여 디바이스형성을 행할 때에는, 결정성장장치내에서 기판표면측의 산화갈륨층(105)을 환원제거하여 GaN청정면을 노출시킬 수 있고, 그것에 의해 그 GaN청정면상에 예를 들어 클래드층 또는 활성층 등의 디바이스구조를 순차 형성해 가는 것이 가능하다.
(제 3 실시예)
이하, 제 3 실시예에 관한 반도체기판 및 그 제조방법 그리고 그 반도체기판을 이용한 반도체장치를 제조하기 위한 패턴형성방법에 대해서 도면을 참조하여 설명한다.
도 9는 제 3 실시예에 관한 반도체기판의 단면도이다.
도 9에 나타내는 바와 같이 제 3 실시예에 관한 반도체기판은 Ⅲ족 질화물반도체층, 구체적으로는 GaN층(100)으로 이루어진다. 또한, GaN층(100)(이하, GaN기판(100)이라고 하는 경우도 있다)의 표면은(0001) Ga면이고, GaN기판(100)의 이면은(0001) N면이며, GaN기판(100)의 두께는 예를 들어 300㎛이다.
제 3 실시예의 특징은 GaN기판(100)의 내부에서의 그 표면으로부터의 깊이가 50∼80㎛의 영역에, g선 또는 i선 등의 노광광에 대하여 GaN과 다른 굴절율을 갖는 재료, 예를 들어 SiO2로 이루어진 복수의 SiO2입자(106a)가 불연속적으로 매설되어 있고, 복수의 SiO2입자(106a)에 의해서 광산란부(기판표면으로부터 입사한 광을 산란하는 부분)(106)가 형성되어 있는 것이다. 여기서, 각 SiO2입자(106a)의 형상은 특별히 한정되는 것이 아니지만, 제 3 실시예에 있어서는 각 SiO2 입자(106a)의 직경(GaN기판(100)의 표면에 대하여 평행한 단면에서의 직경)은 수 10㎛ 정도이고, 각 SiO2입자(106a)의 높이(GaN기판(100)의 표면에 대하여 수직인 방향을 따른 길이)는 100㎚ 정도이다.
도 10(a)∼(e)는 제 3 실시예에 관한 반도체기판의 제조방법, 구체적으로는 도 9에 나타내는 반도체기판의 제조방법의 각 공정을 나타내는 단면도이다. 또한, 제 3 실시예에 관한 반도체기판의 제조방법은 도 2(a)∼(e)에 나타내는 제 1 실시예에 관한 반도체기판의 제조방법 중 도 2(d)에 나타내는 공정까지는 거의 동일하다.
즉, 우선 도 2(a)에 나타내는 바와 같이 사파이어기판(101)과 실리콘기판(102)으로 이루어진 SOS기판을 준비한 후, 트리메틸알루미늄 및 암모니아를 원료가스로서 이용한 MOVPE법에 의해서 도 2(b)에 나타내는 바와 같이 SOS기판 중의 실리콘기판(102) 위에 AlN층(103)을 200㎚의 두께로 성장시킨다. 그 후, 염화갈륨 및 암모니아를 원료가스로서 이용한 HVPE법을 이용하여, 도 2(c)에 나타내는 바와 같이 AlN층(103) 위에 GaN층(100)을 220㎛의 두께로 성장시킨다. 이 때, GaN층(100)의 표면은(0001) Ga면이다. 그 후, 도 2(d)에 나타내는 바와 같이 실리콘기판(102)만을 제거함으로써, 사파이어기판(101)과, 질화물 반도체기판으로 이루어진 GaN층(100) 즉 GaN기판(100)을 분리한다.
다음으로, 도 10(a)에 나타내는 바와 같이 AlN층(103)을 연마에 의해 제거하는 동시에, 입경이 상당히 작은 연마제를 이용한 연마에 의해 GaN기판(100)의 이면을 거울면화한다.
다음으로, 도 10(b)에 나타내는 바와 같이 GaN기판(100)상에, 아르곤가스를 이용한 RF(고주파) 스패터법에 의해 복수의 SiO2입자(106a)를 퇴적한다. 제 3 실시예에 있어서는 SiO2입자(106a)의 퇴적조건으로서, 가스압력을 0.2Pa, RF출력을 200W로 설정하였다. 여기서, SiO2입자(106a)의 퇴적조건은 사용하는 스패터장치에 의해서 달라지지만, SiO2층이 균일하게 퇴적되는 조건에서는 SiO2입자를 불연속적으로 퇴적하기 어렵기 때문에, 가능한 한 입경이 큰 SiO2입자가 퇴적되는 조건을 이용하는 것이 바람직하다. RF스패터법에 있어서는 일반적으로, RF출력을 높게 함으로써 스패터되는 입자의 직경을 크게하는 것이 바람직하다. 단, RF출력을 높게 하면 방전이 불안정해지는 경향이 있기 때문에, 이 경우 가스압력을 내리는 것이 바람직하다.
제 3 실시예에 있어서 중요한 점은 도 10(b)에 나타내는 공정에서 SiO2입자(106a)의 퇴적을, SiO2입자(106a)에 의해서 GaN기판(100)이 완전히 피복되기 전에 중지하는 것이다. 여기서, SiO2입자(106a)의 퇴적을 중지하는 타이밍에 의해서 SiO2입자(106a)의 배치상태는 달라진다. 예를 들어 SiO2입자(106a)에 의해서 GaN기판(100)이 완전히 피복되기 직전에 SiO2입자(106a)의 퇴적을 중지하면, GaN기판(100)을 덮는 SiO2층이 여기저기 개구된 상태가 발생한다. 또한, SiO2입자(106a)에 의한 GaN기판(100)의 피복이 진행되기 전에 SiO2입자(106a)의 퇴적을 중지하면, 복수의 SiO2입자(106a)가 섬형상으로 GaN기판(100)상에 산재하는 상태가 생긴다. 제 3 실시예에 있어서 SiO2입자(106a)의 배치상태는 특별히 한정되는 것이 아니지만, GaN기판(100)의 양면에 전극을 설치하여 그 기판의 두께방향으로 전류를 흘리는 디바이스 등을 형성하는 경우, SiO2입자(106a)에 의한 GaN기판(100)의 피복면적은 될 수 있는 한 작은 편이 바람직한 것은 말할 필요도 없다.
다음으로, SiO2입자(106a)가 설치된 GaN기판(100)을 예를 들어 MOVPE장치 등의 GaN결정성장장치에 도입하여, 도 10(c)에 나타내는 바와 같이 GaN기판(100)상에 GaN층(107)을 SiO2입자(106a)끼리의 사이가 메워지도록 성장시킨다. 구체적으로는, MOVPE장치에 있어서 트리메틸갈륨 및 암모니아를 원료가스로서 이용하는 동시에 수소를 캐리어가스로서 이용함으로써, 1000℃의 온도하에서 GaN층(107)을 성장시킨다. GaN층(107)의 성장조건은 사용하는 결정성장법에 따라서 다르지만, 본 실시예와 같이 MOVPE법을 이용하는 경우에는 결정성장온도를 900℃ 이상으로 하는 동시에 V족/Ⅲ족 원료공급비(암모니아의 1분당 공급유량의, 트리메틸갈륨의 1분당 공급유량에 대한 비)를 1000 이상으로 함으로써, Ⅲ족 원료(Ga)의 마이그레이션이 활발화하기 때문에, SiO2입자(106a)끼리의 사이가 메워지도록 GaN층(107)을 성장시킬 수 있다. 이 때, GaN층(107)을 약 10㎛ 정도의 두께까지 성장시키면, GaN층(107)의 표면이 평탄해지지만, 제 3 실시예에 있어서는 GaN층(107)의 표면이 완전히 평탄해지기 전에 GaN층(107)의 결정성장을 종료시킨다.
다음으로, 도 10(d)에 나타내는 바와 같이 GaN층(107) 위(이미 퇴적되어 있는 SiO2입자(106a) 위를 포함한다)에, RF스퍼터법을 이용하여 새롭게 SiO2입자(106a)를 퇴적한다. 그 후, GaN기판(100)을 GaN결정성장장치에 다시 도입하여, GaN층(107)을 추가로 결정성장시킨다. 여기서, 제 3 실시예에 있어서는 GaN층(107)의 두께는 30㎛ 정도에 달하기까지 SiO2입자(106a)의 퇴적과 GaN층(107)의 결정성장을 반복함으로써, 구체적으로는 SiO2입자(106a)를 퇴적하기 위한 RF스퍼터를 합계 6회 행함으로써 도 10(e)에 나타내는 바와 같이 GaN층(107)중에 SiO2입자(106a)가 매설되어 이루어진 광산란부(106)를 형성한다. 그 후 염화갈륨 및 암모니아를 원료가스로서 이용한 HVPE법을 이용하여, GaN층(107)을 추가로 50㎛ 정도의 두께로 결정성장시키고, 이것에 의해 도 9에 나타내는 제 3 실시예에 관한 반도체기판을 완성시킨다. 이 때, GaN층(107)은 최종적으로 동일한 재료로 이루어진 GaN기판(100)과 일체화되기 때문에, 도 10(e)에 있어서 GaN층(107)의 도시를 하고 있지 않다.
또한, 제 3 실시예에 있어서는 SiO2입자(106a)끼리의 사이를 GaN층(107)에 의해서 매설할 때에 GaN층(107)의 표면이 완전히 평탄해지기 전에 GaN층(107)의 결정성장을 중단시켰지만, GaN층(107)의 표면이 완전히 평탄해지도록 GaN층(107)을 결정성장시켜 SiO2입자(106a)끼리의 사이를 매설한 경우에는 SiO2입자(106a)가 층형상으로 분포하게 된다.
본건 발명자들이 g선을 이용한 노광에 의해 제 1 실시예와 동일한 라인 앤드 스페이스형상의 레지스트패턴을 제 3 실시예에 관한 반도체기판상에 피가공막을 개재하여 형성하고, 그 레지스트패턴을 마스크로서 피가공막에 대하여 에칭을 행한 바, 광산란부(106)의 투과율을 80% 이하로 설정함으로써, 패턴화된 피가공막의 치수는 거의 100% 소정의 범위내에 들어갔다. 이것은 기판표면으로부터 입사한 후에 기판이면에서 반사하여 기판표면으로 되돌아가는 광이 광산란부(106)를 2회 통과하기 때문에, 광산란부(106)의 투과율이 80%임과 동시에 기판이면이 거울면에서 이면반사율이 20% 정도인 경우라도, 실질적인 이면반사율이 20% ×80% ×80%≒13%가 되 는 결과, 패턴형성을 양호하게 행할 수 있기 때문이다.
즉, 제 3 실시예에 의하면, GaN기판(100)의 내부에 광산란부(106)가 형성되어 있기 때문에, 기판표면으로부터 입사한 후에 기판이면에서 반사하는 광의 강도를 저감할 수 있다. 이 때문에, GaN기판(100)을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서 기판표면으로부터 입사한 노광광이 기판이면에서 반사하여 레지스트막에서의 소정의 노광영역 이외의 다른 영역까지 노광되는 사태를 피할 수 있다. 따라서 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 3 실시예에 의하면 GaN기판(100)과 재료가 다른 SiO2입자(106a)를 GaN기판(100)상에 부분적으로 형성한 후, SiO2입자(106a)를 포함하는 GaN기판(100) 위에 새롭게 기판의 일부가 되는 GaN층(GaN층(107))을 결정성장시키기 때문에, 원래의 GaN기판(100)에 생겼던 결함 등이 이 GaN층으로 이어지는 것을 SiO2입자(106a)에 의해서 억제할 수 있다. 따라서, GaN층(107)의 결정성을 양호하게 할 수 있기 때문에, 광산란부를 갖는 질화물 반도체기판의 결정성을 양호하게 할 수 있다.
또한, 제 3 실시예에 있어서 SiO2입자(106a)의 퇴적과 GaN층(107)의 결정성장을 각각 복수회 반복하여 행하였지만, g선 또는 i선 등의 노광광에 대한 광산란부(106)의 투과율이 80% 이하가 되기만 하면 SiO2입자(106a)의 퇴적과 GaN층(107)의 결정성장을 각각 적어도 1회 행하면 된다. 또한, 광산란부(106)의 투과율은 SiO2입 자(106a)의 형상 또는 밀도 등에 의해 복잡하게 변화하기 때문에, 그 형상 또는 밀도 등을 광산란부(106)가 원하는 투과율을 갖도록 이론적으로 결정하는 것은 어렵다. 따라서, 광산란부(106)가 원하는 투과율을 실현할 수 있는 SiO2입자(106a)의 퇴적회수 또는 GaN기판(100)에서의 SiO2입자(106a)를 매설하는 영역의 두께 등을 실험적으로 구하는 것이 바람직하다.
또한, 제 3 실시예에 있어서 RF스퍼터법에 의해 자연스럽게 형성되는 SiO2입자(106a)를 광산란부(106)로서 이용하였지만, 광산란부의 형성방법은 특별히 한정되는 것이 아니라, 예를 들어 GaN기판 위에 전면에 걸쳐 SiO2층을 형성한 후, SiO2층 위에 마스크패턴을 부분적으로 형성하고 그 마스크패턴을 이용하여 SiO2층에 대하여 에칭을 행함으로써, SiO2층에서의 마스크패턴에 의해서 덮여져 있지 않은 부분을 제거하고, 패턴화된 SiO2층으로 이루어진 광산란부를 형성하고, 그 후, 마스크패턴을 제거하여도 된다. 광산란부로서 SiO2입자를 이용하는 경우에는 SiO2입자의 직경은 노광광의 파장의 1/10 정도 이상인 것이 바람직하다. 또한, 광산란부로서 패턴화된 SiO2층을 이용하는 경우에는 그 SiO2층에서의 기판표면에 대하여 평행한 방향을 따른 폭 또는 그 SiO2층의 두께는 노광광의 파장의 1/10 정도 이상인 것이 바람직하다. 또한, 광산란부로서 SiO2입자를 이용하는 경우라도, 패턴화된 SiO2층을 이용하는 경우라도 광산란부의 두께는 노광광의 파장의 1/10 정도 이상인 것이 바 람직하다.
또한, 제 3 실시예에 있어서 광산란부의 재료로서 SiO2를 이용하였지만, 광산란부의 재료는 그 위에 GaN층을 결정성장시킬 수 있고 또한 굴절율이 GaN과 다른 재료라면 특별히 한정되는 것이 아니라, SiO2 이외에 예를 들어 Si, SiN 또는 Al20 3 등을 이용하여도 된다. 또한, 광산란부는 단독의 재료로 이루어진 입자나 층일 필연성은 없고, 그 위에 GaN층을 결정성장시킬 수 있고 또한 굴절율이 GaN과 다른 복수의 재료의 각각으로 이루어진 입자나 층이 조합되거나, 적층되거나 한 것이어도 된다. 또는 상술한 바와 같은 적어도 1개 이상의 재료로 이루어진 입자나 층과 빈 구멍 등을 조합한 것이어도 된다.
또한, 제 3 실시예에 있어서 포토리소그래피공정에서 이용하는 노광광의 종류는 특별히 한정되는 것은 아니지만, GaN기판(100)중에 흡수되지 않고 전파되는 파장의 광, 예를 들어 g선 또는 i선 등을 노광광으로서 이용한 경우, 종래와 비교하여 패턴정밀도를 비약적으로 향상시킬 수 있다.
또한, 제 3 실시예에 있어서 포토리소그래피공정에서 이용하는 레지스트막의 종류는 포지티브형이어도 되고 네거티브형이어도 된다.
또한, 제 3 실시예에 있어서 질화물 반도체기판의 재료로서 GaN을 이용하였지만, 이것에 한하지 않고 GaN, InN, AlN 또는 이들의 혼정으로 이루어진 Ⅲ족 질화물반도체를 이용하여도 된다. 이 때, 이러한 Ⅲ족 질화물반도체가 기판의 주성분으로 되어 있다면 기판이 다른 재료를 포함하고 있어도 된다.
(제 4 실시예)
이하, 제 4 실시예에 관한 반도체기판 및 그 제조방법 그리고 그 반도체기판을 이용한 반도체장치를 제조하기 위한 패턴형성방법에 대해서 도면을 참조하여 설명한다.
도 11은 제 4 실시예에 관한 반도체기판의 단면도이다.
도 11에 나타내는 바와 같이 제 4 실시예에 관한 반도체기판은 기판표면측의 두께 200㎛의 GaN층(100)과 기판이면측의 두께 15㎛의 Al0.1Ga0.9N층(108)으로 구성된다. 또한, GaN층(100)의 이면, 즉 GaN층(100)과 Al0.1Ga0.9N층(108)과의 계면이 요철(100a)을 갖는 조면으로 되어 있다. 즉, 제 4 실시예에 관한 반도체기판은 도 1에 나타내는 제 1 실시예에 관한 반도체기판(GaN기판(100))에서의 요철(100a)이 형성된 이면에 Al0.1Ga0.9N층(108)이 형성된 구조를 갖고 있다. 또한, 본 실시예의 반도체기판을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에서 이용되는 노광광의 파장을 λ로 하면, 요철(100a)은 λ/10 정도 이상의 단차를 갖는 것이 바람직하다.
도 11에 나타내는 제 4 실시예에 관한 반도체기판의 제조방법은 아래와 같다. 또한, 제 4 실시예에 관한 반도체기판의 제조방법은 도 2(a)∼(e)에 나타내는 제 1 실시예에 관한 반도체기판의 제조방법 중 도 2(e)에 나타내는 공정까지는 거의 동일하다.
즉, 우선 도 2(a)에 나타내는 바와 같이 두께 300㎛의 사파이어기판(101)과 두께 80㎛의 실리콘기판(102)으로 이루어진 SOS기판을 준비한 후, 트리메틸알루미늄 및 암모니아를 원료가스로서 이용한 MOVPE법에 의해서, 도 2(b)에 나타내는 바와 같이 SOS기판 중의 실리콘기판(102) 위에 AlN층(103)을 1000℃의 온도하에서 200㎚의 두께로 성장시킨다. 그 후, 염화갈륨 및 암모니아를 원료가스로서 이용한 HVPE법을 이용하여, 도 2(c)에 나타내는 바와 같이 AlN층(103) 위에 GaN층(100)을 250㎛의 두께로 성장시킨다. 그 후 불산과 초산과의 혼합액을 이용한 처리에 의해, 도 2(d)에 나타내는 바와 같이 실리콘기판(102)만을 제거함으로써, 사파이어기판(101)과, 질화물 반도체기판으로 이루어진 GaN층(100) 즉 GaN기판(100)을 분리한다. 다음으로, 도 2(e)에 나타내는 바와 같이 예를 들어 입경 10∼50㎛의 연마제를 이용하여 GaN기판(100)의 두께가 최종적으로 200㎛ 정도가 될 때까지 GaN기판(100)의 이면을 연마함으로써, AlN층(103)을 제거하는 동시에, GaN기판(100)의 이면에 요철(100a)를 형성하고 그 이면을 조면화한다. 이것에 의해, 도 1에 나타내는 GaN기판(100)이 얻어진다.
다음으로, 트리메틸알루미늄, 트리메틸갈륨 및 암모니아를 원료가스로서 이용한 MOVPE법에 의해, 요철(100a)이 형성된 GaN기판(100)의 이면에 1000℃의 온도하에서 Al0.1Ga0.9N층(108)을 15㎛의 두께로 성장시킨다. 이것에 의해, 도 11에 나타내는 제 4 실시예에 관한 반도체기판이 얻어진다. 또한, GaN기판(100)의 이면의 요철(100a)은 Al0.1Ga0.9N층(108)에 의해서 매설되고, 그것에 의하여 Al0.1Ga 0.9N층(108)을 포함하는 GaN기판(100)의 이면(이하, 간단히 기판이면이라고 하는 경우도 있다) 이 평탄화된다.
여기서, 기판이면에 대해서는 반드시 평탄화될 필요는 없다. 단, 제 4 실시예에서는 기판이면이 광산란을 일으키지 않는 상태에서 요철(100a)에 의한 광산란효과(제 1 실시예 참조)를 확인하기 위해서, 기판이면이 평탄화되는 조건하에서 Al0.1Ga0.9N층(108)을 결정성장시킨다. 기판이면의 평탄화를 실현할 수 있는 Al0.1Ga0.9N층(108)의 결정성장조건은 사용하는 결정성장법에 따라서 다르지만, 본 실시예와 같이 MOVPE법을 이용하는 경우에는 결정성장온도를 900℃ 이상으로 하는 동시에 V족/Ⅲ족 원료공급비(암모니아의 1분당 공급유량의, 트리메틸알루미늄 또는 트리메틸갈륨의 1분당 공급유량에 대한 비)를 1000 이상으로 함으로써, Ⅲ족 원료(Ga 또는 Al)의 마이그레이션이 활발화되기 때문에, 요철(100a)을 Al0.1Ga0.9N층(108)에 의해서 매설하여 기판이면을 평탄화할 수 있다.
본건 발명자들이 g선을 이용한 노광에 의해 제 1 실시예와 동일한 라인 앤드 스페이스형상의 레지스트패턴을 제 4 실시예에 관한 반도체기판상에 피가공막을 개재하여 형성하고, 그 레지스트패턴을 마스크로서 피가공막에 대하여 에칭을 행한 바, 요철(100a) 즉 광산란부의 노광광에 대한 투과율을 80% 이하로 설정함으로써, 패턴화된 피가공막의 치수는 거의 100% 소정의 범위내에 들어갔다. 이것은, 기판표면으로부터 입사한 후에 기판이면에서 반사하여 기판표면으로 되돌아오는 광이 광산란부를 2회 통과하기 때문에, 그 광산란부의 투과율이 80%인 동시에 기판이면이 거울면에서 이면반사율이 20% 정도인 경우라도, 실질적인 이면반사율이 20% ×80% ×80%≒13%가 되는 결과, 패턴형성을 양호하게 행할 수 있기 때문이다.
즉, 제 4 실시예에 의하면 GaN층(100)과 Al0.1Ga0.9N층(108)과의 계면에 설치된 요철(100a)이 광산란부로서 기능하기 때문에, 기판표면으로부터의 입사광이 기판이면에서 반사하여 생기는 반사광의 강도를 저감할 수 있다. 이 때문에, 본 실시예의 반도체기판을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서, 기판표면으로부터 입사한 노광광이 기판이면에서 반사하여 레지스트막에서의 소정의 노광영역 이외의 다른 영역까지 노광되는 사태를 피할 수 있다. 따라서, 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 4 실시예에 의하면 요철(100a)이 설치되어 조면화된 GaN기판(100)의 이면을 Al0.1Ga0.9N층(108)에 의해서 평탄화할 수 있기 때문에, 반도체장치의 제조공정을 간단화할 수 있다.
또한, 제 4 실시예에 의하면 요철(100a)이 설치된 GaN기판(100)의 이면에, Ⅲ족 질화물반도체층인 Al0.1Ga0.9N층(108)을 결정성장시키기 때문에, 요철(100a) 중의 볼록부상에 형성되는 Al0.1Ga0.9N층(108)의 결정성을 양호하게 할 수 있으므로, 광산란부를 갖는 질화물 반도체기판의 결정성을 양호하게 할 수 있다.
또한, 제 4 실시예에 있어서 요철(100a)이 설치된 GaN기판(100)의 이면에 Al0.1Ga0.9N층(108)을 형성하였지만, Al0.1Ga0.9N층(108)을 대신하여, GaN기판(100)과 다른 굴절율을 갖는 다른 재료층(질화물반도체층이 아니어도 된다)을 형성하여도, 요철(100a)에 의한 광산란효과를 실현할 수 있다. 이 때, 요철(100a)이 설치된 GaN기판(100)의 이면에, 반사방지막(제 2 실시예 또는 그 변형예 참조)으로서 기능하는 재료층을 설치한 경우에는, 반사광의 강도를 보다 한층 저감할 수 있다. 그런데, 제 4 실시예에서는 요철(100a)을 매설하기 위해서 Al0.1Ga0.9N층(108)의 두께(15㎛)를 g선 또는 i선 등의 노광광의 파장과 비교하여 대단히 두껍게 하고 있기 때문에, Al0.1Ga0.9N층(108)은 반사방지막으로서는 거의 기능하지 않는다. 따라서, 제 4 실시예에서의 반사광은 Al0.1Ga0.9N층(108)과 공기와의 계면(반사율 21% 정도)에서 반사한 광과, GaN기판(100)과 Al0.1Ga0.9N층(108)과의 계면(반사율은 요철(100a)의 형상 또는 밀도에 따라서 변화한다)에서 반사한 광과 겹친다. 즉, 제 4 실시예에서는 GaN기판(100)과 Al0.1Ga0.9N층(108)과의 계면 즉 요철(100a)에 의해서 산란된 광이 Al0.1Ga0.9N층(108)과 공기와의 계면에서 반사되어 최종적으로 GaN기판(100)의 표면으로 되돌아올 가능성이 있다. 상술한 바와 같이 g선을 이용한 노광에 의해 제 1 실시예와 동일한 라인 앤드 스페이스형상(라인부 및 스페이스부의 폭이 2㎛)의 레지스트패턴을 형성하였을 때에는 패턴형성을 양호하게 행할 수 있었지만, 이것은 포토마스크에서의 개구부의 점유면적이 50% 정도였기 때문이라고 생각된다. 즉, 제 4 실시예에서는 포토마스크에서의 개구부의 점유면적이 커짐에 따라서, 요철(100a)에 의해서 산란된 후에 Al0.1Ga0.9N층(108)과 공기와의 계면에서 반사되어 레지스트막을 이면으로부터 노광하는 광의 영향을 무시할 수 없게 된다고 생각된다.
또한, 제 4 실시예에 있어서 포토리소그래피공정에서 이용하는 노광광의 종류는 특별히 한정되는 것은 아니지만, GaN기판(100)중에 흡수되지 않고 전파되는 파장의 광, 예를 들어 g선 또는 i선 등을 노광광으로서 이용한 경우, 종래와 비교하여 패턴정밀도를 비약적으로 향상시킬 수 있다.
또한, 제 4 실시예에 있어서 포토리소그래피공정에서 이용하는 레지스트막의 종류는 포지티브형이어도 되고 네거티브형이어도 된다.
또한, 제 4 실시예에 있어서 질화물 반도체기판의 재료로서 GaN을 이용하였지만, 이것에 한하지 않고 GaN, InN, AlN 또는 이들의 혼정으로 이루어진 Ⅲ족 질화물반도체를 이용하여도 된다. 이 때, 이러한 Ⅲ족 질화물반도체가 기판의 주성분으로 되어 있으면 기판이 다른 재료를 포함하고 있어도 된다.
(제 5 실시예)
이하, 제 5 실시예에 관한 반도체기판 및 그 제조방법 그리고 그 반도체기판을 이용한 반도체장치를 제조하기 위한 패턴형성방법에 대하여 도면을 참조하여 설명한다.
도 12는 제 5 실시예에 관한 반도체기판의 단면도이다.
도 12에 나타내는 바와 같이 제 5 실시예에 관한 반도체기판은 Ⅲ족 질화물반도체층, 구체적으로는 GaN층(100)으로 이루어진다. 또한, GaN층(100)(이하, GaN기판(100)이라고 하는 경우도 있다)의 표면은 (0001) Ga면이고, GaN기판(100)의 이면은 (0001) N이며, GaN기판(100)의 두께는 예를 들어 300㎛이다.
제 5 실시예의 특징은 GaN기판(100)의 내부에서의 그 표면으로부터의 깊이가 80㎛ 정도의 영역 및 75㎛ 정도의 영역에 각각 g선 또는 i선 등의 노광광에 대하여 GaN보다도 큰 흡수계수를 갖는 재료, 예를 들어 Si로 이루어진 복수의 Si층(109a)이 불연속적으로 매설되어 있고, 복수의 Si층(109a)에 의해서 광흡수부(기판표면으로부터 입사한 광을 흡수하는 부분)(109)가 형성되어 있는 것이다. 여기서, 각 Si층(109a)의 폭(기판표면에 대하여 평행한 방향을 따른 폭), 및 각 Si층(109a)끼리의 간격은 각각 1㎛ 정도이다. 즉 각 Si층(109a)은 주기 스트라이프형상으로 배치되어 있다. 또한, 각 Si층(109a)의 높이(기판표면에 대하여 수직인 방향을 따른 높이)는 100㎚ 정도이다. 또한, GaN기판(100)의 내부에서의 그 표면으로부터의 깊이가 80㎛ 정도의 영역(즉 제 1층째)의 Si층(109a)과, GaN기판(100)의 내부에서의 그 표면으로부터의 깊이가 75㎛ 정도의 영역(즉 제 2층째)의 Si층(109a)과는 기판표면에 대하여 평행한 방향을 따라서 1㎛ 정도 어긋나게 하여 배치되어 있다.
도 13(a)∼(e) 및 도 14(a)∼(c)는 제 5 실시예에 관한 반도체기판의 제조방법의 각 공정을 나타내는 단면도이다. 또한, 제 5 실시예에 관한 반도체기판의 제조방법은 도 2(a)∼(e)에 나타내는 제 1 실시예에 관한 반도체기판의 제조방법 중 도 2(d)에 나타내는 공정까지는 거의 동일하다.
즉, 우선 도 2(a)에 나타내는 바와 같이 사파이어기판(101)과 실리콘기판(102)으로 이루어진 SOS기판을 준비한 후, 트리메틸알루미늄 및 암모니아를 원료가스로서 이용한 MOVPE법에 의하여 도 2(b)에 나타내는 바와 같이 SOS기판 중 실리콘기판(102) 위에 AlN층(103)을 200㎚의 두께로 성장시킨다. 그 후, 염 화갈륨 및 암모니아를 원료가스로서 이용한 HVPE법을 이용하여, 도 2(c)에 나타내는 바와 같이 AlN층(103) 위에 GaN층(100)을 220㎛의 두께로 성장시킨다. 이 때, GaN층(100)의 표면은(0001) Ga면이다. 그 후, 도 2(d)에 나타내는 바와 같이 실리콘기판(102)만을 제거함으로써, 사파이어기판(101)과 질화물 반도체기판이 되는 GaN층(100) 즉 GaN기판(100)을 분리한다.
다음으로, 도 13(a)에 나타내는 바와 같이 AlN층(103)을 연마에 의해 제거하는 동시에, 입경이 상당히 큰 연마제를 이용한 연마에 의해 GaN기판(100)의 이면을 거울면화한다.
다음으로, 도 13(b)에 나타내는 바와 같이 GaN기판(100)상에 두께 100㎚의 제 1의 Si층(110)을 RF스퍼터법에 의해 퇴적한 후, 도 13(c)에 나타내는 바와 같이 제 1의 Si층(110) 위에 주기적으로 배열된 개구부를 갖는 제 1의 레지스트패턴(111)을 포토리소그래피에 의해 형성한다.
다음으로, 도 13(d)에 나타내는 바와 같이 제 1의 레지스트패턴(111)을 마스크로서 제 1의 Si층(110)에 대하여 불초산을 이용한 웨트에칭을 행하고, 제 1의 Si층(110)을 주기 스트라이프형상으로 패턴화한 후, 도 13(e)에 나타내는 바와 같이 유기용제를 이용하여 제 1의 레지스트패턴(111)을 제거한다.
다음으로, GaN기판(100)을 예를 들어 MOVPE장치 등의 GaN결정성장장치에 도입하여, 도 14(a)에 나타내는 바와 같이 GaN기판(100)상에 제 1의 GaN층(112)을 제 1의 Si층(110)이 메워지도록 성장시킨다. 구체적으로는 MOVPE장치에 있어서 트리메틸갈륨 및 암모니아를 원료가스로서 이용하는 동시에 수소를 캐리어가스로서 이용함으로써, 1000℃의 온도하에서 제 1의 GaN층(112)을 성장시킨다. 제 1의 GaN층(112)의 성장조건은 사용하는 결정성장법에 따라서 다르지만, 본 실시예와 같이 MOVPE법을 이용하는 경우에는 결정성장온도를 900℃ 이상으로 하는 동시에 V족/Ⅲ족 원료공급비(암모니아의 1분당 공급유량의, 트리메틸갈륨의 1분당 공급유량에 대한 비)를 1000 이상으로 함으로써, Ⅲ족 원료(Ga)의 마이그레이션이 활발화되기 때문에, 제 1의 Si층(110)이 메워지도록 제 1의 GaN층(112)을 성장시킬 수 있다.
다음으로, 도 14(b)에 나타내는 바와 같이 제 1의 GaN층(112)상에 두께 100㎚의 제 2의 Si층(113)을 RF스퍼터법에 의해 퇴적한 후, 도 13(c)에 나타내는 공정과 동일하게, 제 2의 Si층(113) 위에 제 2의 레지스트패턴(도시생략)을 형성한다. 그 후, 도 13(d)에 나타내는 공정과 동일하게, 제 2의 레지스트패턴을 마스크로서 제 2의 Si층(113)에 대하여 에칭을 행하고, 도 14(b)에 나타내는 바와 같이 제 2의 Si층(113)을 주기 스트라이프형상으로 패턴화한 후, 제 2의 레지스트패턴을 제거한다. 또한, 제 1의 Si층(110)과 제 2의 Si층(113)과는 각각 서로 소정의 간격만 어긋나게 하여 패턴화된다.
다음으로, GaN기판(100)을 예를 들어 MOVPE장치 등의 GaN결정성장장치에 다시 도입하여, 도 14(c)에 나타내는 바와 같이 제 1의 GaN층(112)상에 제 2의 GaN층(114)을 제 2의 Si층(113)이 메워지도록 성장시킨다. 이 때, 제 2의 GaN층(114)의 성장조건은 제 1의 GaN층(112)의 성장조건과 동일하다. 또한, 제 1의 GaN층(112) 및 제 2의 GaN층(114)은 최종적으로 같은 재료로 이루어진 GaN기판(100)과 일체화된다. 이것에 의해, 제 1의 GaN층(112) 및 제 2의 GaN층(114)을 포함하는 GaN기판(100)의 내부에, 패턴화된 제 1의 Si층(110) 및 제 2의 Si층(113)(즉 도 12에 나타내는 복수의 Si층(109a))으로 구성된 광흡수부(109)가 형성된다.
본건 발명자들이 g선을 이용한 노광에 의해 제 1 실시예와 동일한 라인 앤드 스페이스형상의 레지스트패턴을 제 5 실시예에 관한 반도체기판상에 피가공막을 개재하여 형성하고, 그 레지스트패턴을 마스크로서 피가공막에 대하여 에칭을 행한 바, 광흡수부(109)의 투과율을 80% 이하로 설정함으로써, 패턴화된 피가공막의 치수는 거의 100% 소정의 범위내에 들어갔다. 이것은, 기판표면으로부터 입사한 후에 기판이면에서 반사하여 기판표면으로 되돌아오는 광이 광흡수부(109)를 2회 통과하기 때문에, 광흡수부(109)의 투과율이 80%인 동시에 기판이면이 거울면에서 이면반사율이 20% 정도인 경우라도, 실질적인 이면반사율이 20% ×80% ×80%≒13%가 되는 결과, 패턴형성을 양호하게 할 수 있기 때문이다.
즉, 제 5 실시예에 의하면 GaN기판(100)의 내부에 광흡수부(109)가 형성되어 있기 때문에, 기판표면으로부터 입사한 후에 기판이면에서 반사하는 광의 강도를 저감할 수 있다. 이 때문에, GaN기판(100)을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서, 기판표면으로부터 입사한 노광광이 기판이면에서 반사하여 레지스트막에서의 소정의 노광영역 이외의 다른 영역까지 노광되는 사태를 피할 수 있다. 따라서, 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 5 실시예에 의하면 GaN기판(100)과 재료가 다른 Si층(109a)을 GaN기판(100)상에 부분적으로 형성한 후, Si층(109a)을 포함하는 GaN기판(100) 위에 새롭게 기판의 일부가 되는 GaN층(제 1의 GaN층(112) 및 제 2의 GaN층(114))을 결정성장시키기 때문에, 원래의 GaN기판(100)에 생겼던 결함 등이 이 GaN층으로 이어지는 것을 Si층(109a)에 의하여 억제할 수 있다. 따라서, 새롭게 성장시키는 GaN층의 결정성을 양호하게 할 수 있기 때문에, 광흡수부를 갖는 질화물 반도체기판의 결정성을 양호하게 할 수 있다.
또한, 제 5 실시예에 의하면 광흡수부(109)를 구성하는 Si층(109)이 기판표면에 대하여 평행한 방향을 따라 불균일하게 분포되어 있기 때문에, 광흡수부(109)에 의하여 광이 흡수될 뿐만 아니라, 광흡수부(109)에 의하여 광이 산란되기 때문에 반사광의 강도를 보다 한층 저감할 수 있다.
또한, 제 5 실시예에 의하면 광흡수부(109)를 구성하는 Si층(109a)이 도전성이기 때문에, 광흡수부를 설치함으로써 질화물 반도체기판의 저항율이 저하되는 일이 없다.
또한, 제 5 실시예에 있어서 광흡수부의 재료로서 Si를 이용하였지만, 광흡수부의 재료는 그 위에 GaN층을 결정성장시킬 수 있고 또한 광흡수계수가 GaN보다도 큰 재료라면 특별히 한정되는 것은 없다. 단, 광흡수부의 재료로서는 상술한 바와 같이 도전성을 갖고 있는 재료가 보다 바람직하다. 이와 같은 재료로서는 Si 이외에 W(텅스텐)를 들 수 있다. 텅스텐은 금속이지만, CVD법 등에 의해 퇴적된 텅스텐은 광택이 적고 또한 광흡수성을 갖고 있어, 광흡수부의 재료로서 유력하다. 또 한, 광흡수부는 단독의 재료로 이루어진 입자나 층일 필연성은 없고, 그 위에 GaN층을 결정성장시킬 수 있고 또한 광흡수계수가 GaN보다도 큰 복수의 재료가 되는 입자나 층이 조합되거나 적층되거나 한 것이어도 된다. 또는, 상술한 바와 같은 적어도 1개 이상의 재료로 이루어진 입자나 층과 빈 구멍 등을 조합한 것이어도 된다.
그런데, 본 실시예의 광흡수부의 재료로서 이용한 Si에 의한 흡수계수는 Si층의 퇴적방법, 막질 또는 함유불순물 등에 의해서 크게 변화한다. 단, Si층의 두께가 300∼500㎚이면 그 흡수계수는 약 105/㎝ 이상의 오더에 달한다. 또한, Si층의 두께가 100㎚이면 그 Si층을 투과하는 광의 강도는 적어도 1/e(e:자연대수의 밑)로까지 저감되기 때문에, 퇴적방법 등에 의하지 않고 Si층의 투과율을 80% 이하로 할 수 있고, 그 Si층이 광흡수부로서 충분히 기능한다. 그것에 대하여, Si층의 두께가 100㎚ 미만, 특히 50㎚ 미만이 되면 Si층의 막질에 의해서는 투과율이 80% 이상으로 되어 광흡수부로서의 기능이 불충분하게 될 가능성이 있다.
또한, 제 5 실시예에 있어서 포토리소그래피공정에서 이용하는 노광광의 종류는 특별히 한정되는 것은 아니지만, GaN기판(100)중에 흡수되지 않고 전파되는 파장의 광, 예를 들어 g선 또는 i선 등을 노광광으로서 이용한 경우, 종래와 비교하여 패턴정밀도를 비약적으로 향상시킬 수 있다.
또한, 제 5 실시예에 있어서 포토리소그래피공정에서 이용하는 레지스트막의 종류는 포지티브형이어도 되고 또는 네거티브형이어도 된다.
또한, 제 5 실시예에 있어서 질화물 반도체기판의 재료로서 GaN을 이용하였지만, 이것에 한하지 않고 GaN, InN, AlN 또는 이들의 혼정으로 이루어진 Ⅲ족 질화물반도체를 이용하여도 된다. 이 때, 이러한 Ⅲ족 질화물반도체가 기판의 주성분으로 되어 있으면 기판이 다른 재료를 포함하고 있어도 된다.
(제 6 실시예)
이하, 제 6 실시예에 관한 반도체기판 및 그 제조방법 그리고 그 반도체기판을 이용한 반도체장치를 제조하기 위한 패턴형성방법에 대해서 도면을 참조하여 설명한다.
도 15는 제 6 실시예에 관한 반도체기판의 단면도이다.
도 15에 나타내는 바와 같이 제 6 실시예에 관한 반도체기판은 III족 질화물반도체층, 구체적으로는 GaN층(200)으로 이루어진다. 또한, GaN층(200)(이하, GaN기판(200)이라고 하는 경우도 있다)의 표면은(0001) Ga면이고, GaN기판(200)의 이면은(0001) N면이며, GaN기판(200)의 두께는 예를 들어 300㎛이다.
제 6 실시예의 특징은 g선 또는 i선 등의 노광광을 흡수하는 준위를 생기게 하도록 불순물, 예를 들어 As(비소)가 GaN기판(200)에서의 이면으로부터 두께 150㎛에 걸치는 영역에 도입되어 이루어진 광흡수부(201)가 형성되어 있는 것이다.
도 16(a)∼(f)는 도 15에 나타내는 제 6 실시예에 관한 반도체기판의 제조방법의 각 공정을 나타내는 단면도이다.
우선, 도 16(a)에 나타내는 바와 같이 두께 300㎛의 사파이어기판(202)과 두께 80㎛의 실리콘기판(203)으로 이루어진 SOS기판을 준비한다.
다음으로, 트리메틸알루미늄 및 암모니아를 원료가스로서 이용한 MOVPE법에 의해서 도 16(b)에 나타내는 바와 같이 SOS기판 중의 실리콘기판(203) 위에 1000℃의 온도하에서 AlN층(204)을 200㎚의 두께로 성장시킨다.
다음으로, HCl가스와 Ga를 800℃의 온도하에서 반응시킴으로써 얻어지는 염화갈륨 및 암모니아를 원료가스로서 이용한 HVPE법을 이용하여, 도 16(c)에 나타내는 바와 같이 AlN층(204) 위에 1000℃의 온도하에서 GaN층(201)을 150㎛의 두께로 성장시킨다. 이 때, 예를 들어 암모니아의 공급유량의 0.1%의 공급유량이고, 아르신 등의 As를 구성원소로 하는 가스를 결정성장장치내에 도입함으로써, As가 도입된 GaN층(201), 즉 광흡수부(201)를 형성할 수 있다. 또한, 아르신 등의 가스를 도입하는 대신에, 결정성장장치내에서의 HCl가스와 Ga를 반응시키는 영역부근에 GaAs결정을 설치함으로써도, GaN층에 As를 도입할 수 있고, 그것에 의하여 광흡수부(201)를 형성할 수 있다.
다음으로, 아르신의 공급만을 정지하여 상술한 HVPE법에 의한 결정성장을 계속하여 행함으로써, 도 16(d)에 나타내는 바와 같이 광흡수부(201) 위에 1000℃의 온도하에서 GaN층(200)을 150㎛의 두께로 성장시킨다.
다음으로, 불산과 초산과의 혼합액을 이용한 처리에 의해, 도 16(e)에 나타내는 바와 같이 실리콘기판(203)만을 제거함으로써, 사파이어기판(202)과 질화물 반도체기판이 되는, 광흡수부(201)를 포함하는 GaN기판(200)을 분리한다. 여기서, GaN기판(200)의 이면에는 AlN층(204)이 형성되어 있다.
다음으로, 도 16(f)에 나타내는 바와 같이 입경이 상당히 작은 연마제를 이 용한 연마에 의해 AlN층(204)을 제거하는 동시에 GaN기판(200)의 이면을 거울면화한다.
본건 발명자들이 g선을 이용한 노광에 의해 제 1 실시예와 동일한 라인 앤드 스페이스형상의 레지스트패턴을 제 6 실시예에 관한 반도체기판상에 피가공막을 개재하여 형성하고, 그 레지스트패턴을 마스크로서 피가공막에 대하여 에칭을 행한 바, 광흡수부(201)의 투과율을 80% 이하로 설정함으로써, 패턴화된 피가공막의 치수는 거의 100% 소정의 범위내에 들어갔다. 이것은, 기판표면으로부터 입사한 후에 기판이면에서 반사하여 기판표면으로 되돌아오는 광이 광흡수부(201)를 2회 통과하기 때문에, 광흡수부(201)의 투과율이 80%인 동시에 기판이면이 거울면에서 이면반사율이 20% 정도인 경우라도, 실질적인 이면반사율이 20% ×80% ×80%≒13%가 되는 결과, 패턴형성을 양호하게 할 수 있기 때문이다.
즉, 제 6 실시예에 의하면 GaN기판(200)에서의 이면측의 영역에 광흡수부(201)가 형성되어 있기 때문에, 기판표면으로부터 입사한 후에 기판이면에서 반사하는 광의 강도를 저감할 수 있다. 이 때문에, GaN기판(200)을 이용한 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서 기판표면으로부터 입사한 노광광이 기판이면에서 반사하여 레지스트막에서의 소정의 노광영역 이외의 다른 영역까지 노광되는 사태를 피할 수 있다. 따라서, 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 6 실시예에 의하면 GaN기판(200)이 되는 GaN층에 불순물을 주입하 여 광흡수부(201)를 형성하기 때문에, 광흡수부를 갖는 질화물 반도체기판의 결정성의 저하를 방지할 수 있다.
이하, 광흡수부(201)의 투과율을 80% 이하로 하기 위해서 필요한 요건에 대해서 설명한다.
일반적으로, 반도체에 특정한 종류의 불순물을 도입하면 광흡수성이 생긴다. 여기서, 반도체기판의 주면에 수직의 방향을 z방향으로 하고, 또한 반도체기판내의 위치 z에서의 광흡수계수를
Figure 112001019832783-pat00007
(z)로 하며, 또한 그 위치 z에서의 광강도를 I(z)로 하면, 광강도 I(z)의 광의 감쇠량과 광흡수계수와의 관계로부터 하기 수학식 1이 성립한다.
[수학식 1]
Figure 112001019832783-pat00008
또한, 반도체기판에서의 불순물이 도입되어 있는 영역, 즉 광흡수부가 위치 z1에서 위치 z2까지 분포되어 있고, 광흡수부의 두께(z2-z1)가 z0이고, 광흡수부에 입사한 시점에서의 광의 강도가 I0이며, 또한 광흡수부를 투과한 시점에서의 광의 강도가 I라고 하면 하기 수학식 2가 성립한다.
[수학식 2]
Figure 112001019832783-pat00009
여기서, 하기 수학식 3
[수학식 3]
Figure 112001019832783-pat00010
은 위치 z1에서 위치 z2까지의 광흡수계수
Figure 112001019832783-pat00011
(z)의 평균이기 때문에, 이것을
Figure 112001019832783-pat00012
로 두면 결국, 하기 수학식 4가 성립한다.
[수학식 4]
Figure 112001019832783-pat00013
여기서, 투과율 I/I0가 80% 이하라는 조건에서 수학식 4를 이용하여 광흡수부의 두께 z0의 범위를 구하면 하기 수학식 5가 얻어진다.
[수학식 5]
Figure 112001019832783-pat00014
즉, 0.223/
Figure 112001019832783-pat00015
가 광흡수부(201)의 투과율을 80% 이하로 하기 위해서 최저한 필요한 광흡수부(201)의 두께이다.
한편, 광흡수부(201)에서의 불순물밀도에 관해서는 그 불순물밀도가 높으면
Figure 112001019832783-pat00016
가 커져 광흡수부(201) 즉 불순물층의 두께를 얇게 할 수 있기 때문에 바람직하지만, 불순물밀도를 너무 높게 하면 기판중의 결정의 격자정수에 어긋남이 생겨, 기판의 결정성이 악화되는 요인이 된다. 따라서, 광흡수부(201)를 형성하기 위한 불순물이 As인 경우, 그 불순물밀도는 1 ×1013㎝-3 정도에서 1×1020㎝ -3 정도까지의 범위인 것이 바람직하다.
또한, 제 6 실시예에서는 광흡수부(201)를 형성하기 위한 불순물로서 As를 이용하였지만, 그 불순물은 GaN층에 도입되었을 때에 노광광을 흡수하는 준위를 생기게 하는 재료이면 특별히 한정되는 것이 아니라, 예를 들어 C(탄소), O(산소), Si, S(유황), Cl(염소) 또는 P(인) 등을 As를 대신하여 이용할 수 있다. 광흡수부(201)를 형성하기 위한 불순물로서 C, O, Si, S, Cl 또는 P를 이용하는 경우도, 그 불순물밀도는 As와 같이 1 ×1013㎝-3 정도에서 1 ×1020㎝-3 정도까지의 범위인 것이 바람직하다. 또한, GaN층에 C를 도입하는 경우, GaN층의 결정성장시에 예를 들어 CH4 등의 C함유가스를 이용하면 된다. 또한, GaN층에 O를 도입하는 경우, GaN층의 결정성장시에 예를 들어 NO2 등의 O함유가스를 이용하면 된다. 또한, GaN층에 Si를 도입하는 경우, GaN층의 결정성장시에 예들 들어 SiH4 등의 Si함유가스를 이용하면 된다. 또한, GaN층에 S를 도입하는 경우, GaN층의 결정성장시에 예를 들어 SF6 등의 S함유가스를 이용하면 된다. 또한, GaN층에 Cl를 도입하는 경우, GaN층의 결정성장시에 예를 들어 V족/III족 원료공급비(암모니아의 1분당 공급유량의, 염화갈륨의 1분당 공급유량에 대한 비)를 100 이하로 하고, 그것에 의하여 GaN의 질소사이트에 Cl를 넣기 쉽게 하면 된다. 또한, GaN층에 P를 도입하는 경우, GaN층의 결정성장시에 예를 들어 포스핀을 암모니아와 섞어 이용하면 된다. 또한, 이상 으로 서술한 C, O, Si, S, Cl, P 또는 As 등을, 사용하는 가스를 적절히 선택하여 GaN층에 불순물로서 도입함으로써, 결정성장장치내에 오염 등이 발생하는 것을 방지할 수 있다.
또한, 제 6 실시예에 있어서 GaN기판(200)에서의 이면측의 영역에 광흡수부(201)를 설치하였지만, 광흡수부의 두께 z0가 상술한 수학식 5를 만족하고 있다면 기판 전체에 불순물이 도입되어 기판전체가 광흡수부로 되어 있어도 된다.
또한, 제 6 실시예에 있어서 GaN기판(200)에서의 이면측의 영역에 광흡수부(201)를 균일하게 설치하였지만, 이것을 대신하여 광흡수부를 기판표면에 대하여 평행한 방향을 따라 불균일하게 분포시켜도 된다. 이와 같이 하면, 광흡수부에 의해서 광이 흡수될 뿐만 아니라, 광흡수부에 의해서 광이 산란되기 때문에, 반사광의 강도를 보다 한층 저감할 수 있다. 또한, 이 때 GaN기판(200)에서의 레지스트막의 소정의 노광영역의 하측의 부분에만 불순물을 도입함으로써, 다음과 같은 효과가 얻어진다. 즉, 예를 들어 리지형 레이저장치를 제작할 때와 같이, 기판상의 활성층부근을 레지스트패턴으로 덮으면서 디바이스를 형성하는 경우, 기판에서의 활성층부근의 하측의 부분에는 불순물을 도입하지 않고, 그것에 의하여 기판으로부터 활성층부근으로 확산하는 불순물을 적게 함으로써, 그 불순물에 의한 광흡수에 기인하는 동작전류의 증대 등을 방지할 수 있다. 한편, 기판상의 활성층 이외의 다른 반도체층에 대해서는 포토리소그래피공정에서의 패턴정밀도 향상효과에 의해서 패터닝을 제품수율이 좋게 행할 수 있다. 여기서, 광흡수부가 불균일하게 분포되도록 불순물을 GaN기판에 도핑하는 방법으로서는, 예를 들어 이온빔을 이용하여 불순 물을 이온주입하는 방법, 또는 기판형성을 위한 질화물반도체층의 성장에 있어서 선택성장과 매설성장을 조합하여 이용하는 방법 등이 있다. 후자의 방법에 있어서는 불순물을 도핑하고 싶지 않은 영역을 마스크로 덮어 불순물을 도핑하면서 질화물반도체층의 선택성장을 행한 후에, 불순물을 도핑하지 않고 질화물반도체층의 매설성장을 행한다.
또한, 제 6 실시예에 있어서 GaN층에 불순물을 도입함으로써 GaN층에 광흡수성을 주었지만, 이것을 대신하여 GaN층에 점결함을 형성함으로써 GaN층에 광흡수성을 주어도 된다. 이 때, 예를 들어 GaN층에 프로톤 등을 주입함으로써 GaN층에 점결함을 형성할 수 있다.
또한, 제 6 실시예에 있어서 포토리소그래피공정에서 이용하는 노광광의 종류는 특별히 한정되는 것은 아니지만, GaN기판(200)중에 흡수되지 않고 전파되는 파장의 광, 예를 들어 g선 또는 i선 등을 노광광으로서 이용한 경우, 종래와 비교하여 패턴정밀도를 비약적으로 향상시킬 수 있다.
또한, 제 6 실시예에 있어서 포토리소그래피공정에서 이용하는 레지스트막의 종류는 포지티브형이어도 되고 또는 네거티브형이어도 된다.
또한, 제 6 실시예에 있어서 질화물 반도체기판의 재료로서 GaN을 이용하였지만, 이것에 한하지 않고 GaN, InN, AlN 또는 이들의 혼정으로 이루어진 III족 질화물반도체를 이용하여도 된다. 이 때, 이러한 III족 질화물반도체가 기판의 주성분으로 되어 있으면 기판이 다른 재료를 포함하고 있어도 된다.
(제 7 실시예)
이하, 제 7 실시예에 관한 반도체기판 및 그 제조방법 그리고 그 반도체기판을 이용한 반도체장치 및 그 반도체장치의 제조방법에 대해서 도면을 참조하여 설명한다.
도 17은 제 7 실시예에 관한 반도체기판의 단면도이다.
도 17에 나타내는 바와 같이 제 7 실시예에 관한 반도체기판은 III족 질화물반도체층, 구체적으로는 GaN층(300)으로 이루어진다. 또한, GaN층(300)(이하, GaN기판(300)이라고 하는 경우도 있다)의 두께는 예를 들어 250㎛이고, 그 양면은 거울면화되어 있다.
제 7 실시예의 특징은 g선 또는 i선 등의 노광광을 흡수하는 준위를 생기게 하도록 불순물, 예를 들어 As가 GaN기판(300)의 표면부에 도입되어 이루어진 복수의 광흡수부(기판표면으로부터 입사한 광을 흡수하는 부분)(301)가 스트라이프형상으로 형성되어 있는 것이다. 각 광흡수부(301)의 폭(기판표면에 대하여 평행한 방향을 따른 폭)은 310㎛ 정도이고, 각 광흡수부(301)끼리의 간격은 10㎛ 정도이다.
도 18(a)∼(e)는 도 17에 나타내는 제 7 실시예에 관한 반도체기판의 제조방법의 각 공정을 나타내는 단면도이다.
우선, 도 18(a)에 나타내는 바와 같이 노광광의 파장 λ의 1/10 정도 이상의 단차를 갖는 요철(300a)이 이면에 설치된 두께 300㎛의 GaN기판(300)을 준비한다. GaN기판(300)은 제 1 실시예에 관한 반도체기판의 제조방법을 이용하여 제작할 수 있다.
다음으로, 도 18(b)에 나타내는 바와 같이 GaN기판(300)의 표면 위에 SiO2로 이루어진 복수의 하드마스크(302)를 포토리소그래피에 의해 형성한다. 여기서, 각 하드마스크(302)의 폭은 300㎛이고, 각 하드마스크(302)끼리의 간격은 20㎛이다. 하드마스크(302)를 형성하기 위한 포토리소그래피공정에 있어서는 GaN기판(300)의 이면의 요철(300a)이 광산란부로서 기능하기 때문에(제 1 실시예 참조), 하드마스크(302)의 패턴정밀도가 향상된다.
다음으로, 도 18(c)에 나타내는 바와 같이 하드마스크(302)를 이용하여 GaN기판(300)의 표면부에 As를 도입함으로써, 복수의 광흡수부(301)를 스트라이프형상으로 형성한다.
여기서, GaN기판(300)으로의 As주입의 방법은 특별히 한정되지 않지만, 이하 도 19를 참조하면서 제 7 실시예에 관한 반도체기판의 제조방법에서의 GaN기판으로의 As주입방법의 일례를 설명한다. 도 19에 나타내는 바와 같이 하드마스크(302)가 설치된 GaN기판(300)의 표면상에 GaAs층(303)을 형성한 후, GaN기판(300)을, 석영 등으로 이루어진 반응관(350)내의 서셉터(351)상에 설치한다. 그 후, 반응관(350)의 가스도입구(350a)로부터 암모니아를 공급하는 동시에, 반응관(350)의 외측에 설치된 가열수단(352)에 의해서 서셉터(351)부근의 암모니아를 1000℃ 정도로 가열한다. 이것에 의해, GaAs층(303)중의 As가 GaN기판(300)의 표면부로 확산되어 광흡수부(301)이 형성된다. 사용이 끝난 암모니아는 반응관(350)의 가스배출구(350b)로부터 배출된다. 또한, 서셉터(351)는 예를 들어 그래파이트 등으로 이루어진다. 또 한, 가열수단(352)으로서는 관형의 저항선히터 등이 이용된다.
도 19에 나타내는 As주입공정을 암모니아분위기중에서 행하고 있는 것은 암모니아가 분해하여 생기는 질소에 의해서 GaN기판(300)의 이면(조면)측으로부터 질소가 빠져나가는 것을 방지할 수 있기 때문이다. 따라서 암모니아를 대신하여 질소원자를 갖는 다른 가스의 분위기중에서 As주입을 행하여도 된다.
또한, GaN기판(300)상에 형성되는 GaAs층(303)은 단결정일 필요는 없기 때문에, GaAs층(303)을 스퍼터법에 의하여 형성하여도 된다. 또한, GaAs층(303)을 대신하여 As층 또는 As를 포함하는 화합물층을 형성하여도 된다.
또한, GaN기판(300) 중에 As를 확산시키는 온도를 1000℃보다도 낮게 하여도 되지만, 이 경우 As의 확산속도가 저하되기 때문에 원하는 광흡수부(301)의 분포형상 즉 As의 확산프로파일을 얻기 위해서는 As의 확산시간을 길게 할 필요가 있다. 단, 수시간으로부터 수십시간 정도의 실용적인 확산시간에서, 광흡수부(301)의 광투과율이 충분히 저하되도록 As를 확산시키고자 하면, As의 확산온도를 700℃ 이상으로 설정하는 것이 바람직하다.
도 19에 나타내는 As주입공정에 의해서 얻어진 각 광흡수부(301)의 폭은 As의 확산 때문에 각 하드마스크(302)의 폭보다도 넓어져 310㎛이 된다. 따라서, 각 광흡수부(301)끼리의 간격은 10㎛이 된다. 또한, 각 광흡수부(301)의 두께는 5㎛ 정도이다.
다음으로, 도 18(d)에 나타내는 바와 같이 불산 등을 이용한 웨트에칭에 의해 하드마스크(302)를 제거한 후, 요철(300a)을 갖는 GaN기판(300)의 이면을 연마 하여, 도 18(e)에 나타내는 바와 같이 그 이면을 거울면화한다.
이와 같이 하여 얻어진 광 흡수부(301)를 갖는 GaN기판(300)은 그것을 이용한 질화물 반도체장치를 제조할 때에, 예를 들어 동작전류가 낮은 고성능의 리지형 레이저장치 등을 제품수율이 좋게 제작할 수 있다는 특징을 갖는다.
이하, 제 7 실시예에 관한 반도체기판을 이용한 반도체장치, 구체적으로는 리지형 레이저장치의 제조방법에 대해서, 도 20(a)∼(d) 및 도 21(a)∼(d)를 참조하여 설명한다.
우선, 도 20(a)에 나타내는 바와 같이 광흡수부(301)를 갖는 GaN기판(300)(도 17 참조)을 준비한다. 또한, GaN기판(300)에서의 한쌍의 광흡수부(301)에 의해서 끼어진 영역(즉 리지구조 형성영역), 및 그 근방부분만을 도시하면서 설명한다.
다음으로, 도 20(b)에 나타내는 바와 같이 GaN기판(300)상에, 두께 1㎛의 n형 Al0.1Ga0.9N 클래드층(310), 두께 30㎚의 In0.2Ga0.8N 웰층과 두께 50㎚의 In0.02Ga0.98N 장벽층으로 이루어진 양자웰활성층(311), 두께 2㎛의 p형 Al0.1 Ga0.9N 클래드층(312)을 순차 형성한다. 이러한 각 질화물반도체층의 형성에는 예를 들어 MOVPE법을 이용할 수 있다. 또한, 예를 들어 MOVPE법에 의해서 1000℃ 정도의 온도하에서 각 질화물반도체층을 성장시킨 경우, 광흡수부(301)중의 As가 더욱 확산되는 결과, 도 20(b)에 나타내는 바와 같이 광흡수부(301)의 분포영역이 확대된다. 이것에 의해, 예를 들어 GaN기판(300)과 n형 Al0.1Ga0.9N 클래드층(310)과의 계면부근에서는 광흡수부(301)끼리의 간격은 2∼3㎛ 정도가 되고, 양자웰활성층(311) 부근 에서는 광흡수부(301)끼리의 간격은 5㎛ 정도가 된다.
다음으로, 도 20(c)에 나타내는 바와 같이 p형 Al0.1Ga0.9N 클래드층(312) 위에 포지티브형의 레지스트막(313)을 형성한 후, 도 20(d)에 나타내는 바와 같이 폭 3㎛ 정도의 리지구조형성영역(광흡수부(301)끼리에 끼어진 영역)을 덮는 포토마스크(360)을 개재하여 레지스트막(313)에 g선을 노광광으로서 조사한다. 이 때, GaN기판(300)(각 질화물반도체층을 포함한다)에서의 포토마스크(360)에 의해서 덮어져 있지 않은 영역에는 광흡수부(301)가 존재하기 때문에, 노광시에 GaN기판(300)의 이면으로부터의 반사광의 강도가 저감된다. 그 결과, 노광광이 포토마스크(360)의 주변에서 포토마스크(360)의 내측으로 회절한 후에 GaN기판(300)의 이면에서 반사하고, 그것에 의하여 레지스트막(313)에서의 포토마스크(360)의 하측의 부분이 노광되는 사태를 방지할 수 있다.
다음으로, 도 21(a)에 나타내는 바와 같이 레지스트막(313)을 현상하여 레지스트막(313)에서의 노광광이 조사된 부분을 제거함으로써, 레지스트패턴(313A)을 형성한다. 이 때, 상술한 바와 같이 레지스트막(313)에서의 불필요한 감광이 방지되어 있기 때문에, 레지스트패턴(313A)을 정밀도 있게 형성할 수 있다.
다음으로, 도 21(b)에 나타내는 바와 같이 레지스트패턴(313A)을 마스크로서 p형 Al0.1Ga0.9N 클래드층(312)에 대하여, 예를 들어 Cl가스 플라즈마에 의한 리액티브이온에칭 등을 행하고, 리지구조(312a)를 형성한다. 이 때, p형 Al0.1Ga0.9N 클래드층(312)이 사이드에칭되는 결과, 리지구조(312a)는 사다리꼴형상이 된다.
다음으로, 도 21(c)에 나타내는 바와 같이 유기용제 등을 이용하여 레지스트패턴(313A)을 제거한 후, 도 21(d)에 나타내는 바와 같이 리지구조(312a) 위에 Ni(니켈)과 Au(금)와의 다층구조로 이루어진 두께 1㎛ 정도의 p전극(314)을 형성하는 동시에, GaN기판(300)의 이면에 Ti(티타늄)과 Al과의 다층구조로 이루어진 두께 1㎛ 정도의 n전극(315)을 형성한다. 이 때, GaN기판(300)의 이면이 거울면화되어 있기 때문에(도 18(e) 참조), 단절 등을 방지하면서 n전극(315)을 밀착성이 좋게 형성할 수 있다. 그 후, 도시는 생략되어 있지만, 도 21(d)에 나타내는 질화물반도체의 층구조가 형성된 GaN기판, 즉 반도체웨이퍼를 벽개(劈開)에 의해서 분할함으로써 질화물반도체 레이저장치가 완성된다.
도 22는 이상으로 설명한 방법에 의해서 제작된 질화물반도체 레이저장치, 즉 제 7 실시예에 관한 반도체장치의 단면구성을, 그 장치가 발광하고 있을 때의 발광영역의 분포와 함께 나타내고 있다.
그런데, As불순물은 파장 400㎚ 전후의 광을 흡수하기 때문에 발광영역중에 As불순물이 존재하면, 질화물반도체 레이저장치가 발광한 광이 흡수되어 발광효율이 저하되는 문제가 생긴다. 그러나, 제 7 실시예에 있어서는 도 22에 나타내는 바와 같이 발광영역(316)이 As불순물을 갖는 광흡수부(301)중에 없기 때문에, 레이저광이 흡수되지 않기 때문에, 발광효율의 저하를 방지할 수 있다.
이상으로 설명한 바와 같이 제 7 실시예에 의하면 GaN기판(300)의 표면부에 광흡수부(301)가 형성되어 있기 때문에, 기판표면으로부터 입사한 후에 기판이면에서 반사하는 광의 강도를 저감할 수 있다. 이 때문에, GaN기판(300)을 이용한 반도 체장치를 제조하기 위한 포토리소그래피공정에 있어서 기판표면으로부터 입사한 노광광이 기판이면에서 반사하여 레지스트막에서의 소정의 노광영역 이외의 다른 영역까지 노광되는 사태를 피할 수 있다. 따라서, 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 제 7 실시예에 의하면 GaN기판(300)이 되는 GaN층에 불순물을 주입하여 광흡수부(301)를 형성하기 때문에, 광흡수부를 갖는 질화물 반도체기판의 결정성의 저하를 방지할 수 있다.
또한, 제 7 실시예에 의하면 GaN기판(300)에서의 레지스트막의 소정의 노광영역의 하측부분에만 불순물을 도입하여 광흡수부(301)를 형성한다. 이 때문에, GaN기판(300)상의 활성층부근에서의 GaN기판(300)으로부터 확산된 불순물을 적게 하여 그 불순물에 의한 광흡수에 기인하는 동작전류의 증대 등을 방지할 수 있는 동시에, 포토리소그래피공정에서의 패턴정밀도 향상효과에 의해서 활성층 이외의 다른 질화물반도체층을 제품수율이 좋게 패터닝할 수 있다.
또한, 제 7 실시예에 의하면 GaN기판(300)의 이면이 거울면화되어 있기 때문에, GaN기판(300)을 이용한 반도체장치의 제조공정을 간단화할 수 있다.
또한, 제 7 실시예에 있어서 GaN기판(300)에 광흡수부(301)를 설치하였지만, 이것을 대신하여 광산란부(제 1 실시예 등 참조), 또는 반사방지막 즉 광투과부(제 2 실시예 등 참조)를 설치하여도 된다.
또한, 제 7 실시예에 있어서 GaN기판(300)을 이용하여, 리지구조를 갖는 반 도체장치를 제작하였지만, 이것을 대신하여 홈구조를 갖는 반도체장치를 제작하여도 된다.
또한, 제 7 실시예에 있어서 포토리소그래피공정에서 이용하는 노광광의 종류는 특별히 한정되는 것은 아니지만, GaN기판(300)중에 흡수되지 않고 전파되는 파장의 광, 예를 들어 g선 또는 i선 등을 노광광으로서 이용한 경우, 종래와 비교하여 패턴정밀도를 비약적으로 향상시킬 수 있다.
또한, 제 7 실시예에 있어서 도 20(c), (d) 및 도 21(a)에 나타내는 포토리소그래피공정에서 포지티브형의 레지스트막을 이용하였지만, 이것을 대신하여 네거티브형의 레지스트막을 이용하여도 된다. 이 경우, 리지구조형성영역(광흡수부(301)끼리에 끼어진 영역) 이외의 영역을 덮는 포토마스크를 이용하는 동시에, 레지스트막을 현상하여 레지스트막에서의 노광광이 조사되지 않았던 부분을 제거함으로써, 레지스트패턴을 형성한다.
또한, 제 7 실시예에 있어서 질화물 반도체기판의 재료로서 GaN을 이용하였지만, 이에 한하지 않고 GaN, InN, AlN 또는 이들의 혼정으로 이루어진 III족 질화물반도체를 이용하여도 된다. 이 때, 이러한 III족 질화물반도체가 기판의 주성분으로 되어 있다면 기판이 다른 재료를 포함하고 있어도 된다.
본 발명에 의하면 III족 질화물을 주성분으로 하는 반도체기판에 광산란부, 광투과부 또는 광흡수부를 설치함으로써, 기판표면으로부터 입사한 후에 기판이면에서 반사하는 광의 강도를 저감할 수 있기 때문에, 질화물 반도체장치를 제조하기 위한 포토리소그래피공정에 있어서 레지스트막에서의 소정의 노광영역 이외의 다른 영역까지 노광되는 사태를 피할 수 있다. 따라서, 포토리소그래피공정에서의 패턴정밀도를 향상시킬 수 있기 때문에, 질화물 반도체장치의 제조수율을 향상시킬 수 있다.

Claims (51)

  1. Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지고,
    상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 입사광을 산란시키는 산란부가 상기 반도체 층의 다른 면 또는 내부에 형성되어 있으며,
    상기 입사광은 수은램프의 i선 또는 g선인 것을 특징으로 하는 반도체기판.
  2. 삭제
  3. 제 1항에 있어서,
    상기 반도체 층의 상기 다른 면에서의 상기 입사광의 반사율은 13% 이하인 것을 특징으로 하는 반도체기판.
  4. 삭제
  5. Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지고,
    상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 입사광을 산란시키는 산란부가 상기 반도체 층의 다른 면 또는 내부에 형성되어 있으며,
    상기 산란부는 상기 반도체층의 상기 내부에 형성되어 있는 동시에, 상기 입사광에 대하여 상기 Ⅲ족 질화물과 다른 굴절률을 갖는 재료로 이루어지는 입자 또는 층을 포함하는 것을 특징으로 하는 반도체기판.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 5항에 있어서,
    상기 재료로 이루어지는 상기 입자 또는 층은 상기 하나의 면에 대하여 평행한 방향을 따라서 형성되어 있고,
    상기 산란부는 상기 하나의 면에 대하여 평행한 방향을 따라서 형성되어 있고, 또한 상기 Ⅲ족 질화물을 주성분으로 하는 다른 반도체 층과 상기 입자 또는 층이 번갈아 적층되어 이루어진 것을 특징으로 하는 반도체기판.
  10. 삭제
  11. 제 5항에 있어서,
    상기 재료는 Si, SiO2, SiN 또는 Al2O3인 것을 특징으로 하는 반도체기판.
  12. 제 5항에 있어서,
    상기 산란부의 상기 입사광에 대한 투과율은 80% 이하인 것을 특징으로 하는 반도체기판.
  13. 삭제
  14. Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지고,
    상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 입사광을 투과시키는 투과부가 상기 반도체 층의 다른 면에 형성되어 있으며,
    상기 입사광은 수은램프의 i선 또는 g선인 것을 특징으로 하는 반도체기판.
  15. 제 14항에 있어서,
    상기 투과부는, 상기 반도체 층의 상기 다른 면에, 상기 입사광에 대하여 상기 Ⅲ족 질화물과 다른 굴절률을 갖는 재료로 이루어진 층이 형성되어 이루어진 것을 특징으로 하는 반도체기판.
  16. 제 15항에 있어서,
    상기 재료로 이루어진 상기 층은 복수의 층이고,
    상기 복수의 층 중의 적어도 2개의 층은 상기 입사광에 대하여 서로 다른 굴절율을 갖는 것을 특징으로 하는 반도체기판.
  17. 제 15항에 있어서,
    상기 재료의 상기 입사광에 대한 굴절률은 상기 Ⅲ족 질화물의 상기 입사광에 대한 굴절률의 9/10 이하인 것을 특징으로 하는 반도체기판.
  18. 제 15항에 있어서,
    상기 재료는 SiO2, SiN 또는 Al2O3인 것을 특징으로 하는 반도체기판.
  19. Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지고,
    상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 입사광을 투과시키는 투과부가 상기 반도체 층의 다른 면에 형성되어 있으며,
    상기 투과부는, 상기 반도체 층의 상기 다른 면에, 상기 입사광에 대해서 상기 Ⅲ족 질화물과 다른 굴절률을 갖는 재료로 이루어지는 층이 형성되어 이루어지고,
    상기 재료는 상기 반도체 층을 구성하는 Ⅲ족 원소와 산소의 화합물인 것을 특징으로 하는 반도체기판.
  20. 제 15항에 있어서,
    상기 재료는 AlxGa1-xN(단 0＜x
    Figure 112001019832783-pat00017
    1)인 것을 특징으로 하는 반도체기판.
  21. 제 14항에 있어서,
    상기 투과부의 상기 입사광에 대한 투과율은 80% 이상인 것을 특징으로 하는 반도체기판.
  22. 삭제
  23. Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지고,
    상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 입사광을 투과시키는 투과부가 상기 반도체 층의 다른 면에 형성되어 있으며,
    상기 반도체 층의 상기 다른 면과 상기 투과부의 사이, 또는 상기 반도체 층의 내부에 형성되어 있고, 또한 상기 입사광을 산란시키는 산란부를 더 구비하고 있는 것을 특징으로 하는 반도체기판.
  24. Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지고,
    상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 입사광을 흡수하는 흡수부가 상기 반도체 층의 적어도 일부분에 형성되어 있는 것을 특징으로 하는 반도체기판.
  25. 제 24항에 있어서,
    상기 흡수부의 상기 입사광에 대한 투과율은 80% 이하인 것을 특징으로 하는 반도체기판.
  26. 제 25항에 있어서,
    상기 입사광은 수은램프의 i선 또는 g선인 것을 특징으로 하는 반도체기판.
  27. 제 24항에 있어서,
    상기 흡수부는 상기 입사광에 대하여 상기 Ⅲ족 질화물보다도 큰 흡수계수를 갖는 재료로 이루어진 것을 특징으로 하는 반도체기판.
  28. 제 27항에 있어서,
    상기 재료는 상기 입사광에 대하여 서로 다른 흡수계수를 갖는 복수의 재료인 것을 특징으로 하는 반도체기판.
  29. 제 27항에 있어서,
    상기 재료는 Si 및 W 중의 적어도 1개를 포함하는 것을 특징으로 하는 반도체기판.
  30. 제 24항에 있어서,
    상기 흡수부는 상기 입사광을 흡수하는 준위를 생기게 하도록 불순물이 상기 반도체층에 첨가되어 이루어진 것을 특징으로 하는 반도체기판.
  31. 제 30항에 있어서,
    상기 불순물은 C, O, Si, S, Cl, P 및 As 중의 적어도 1개를 포함하는 것을 특징으로 하는 반도체기판.
  32. 제 30항에 있어서,
    상기 흡수부의 상기 입사광에 대한 흡수계수를
    Figure 112001019832783-pat00018
    로 하고, 상기 흡수부의 두께를 z0로 하였을 때에,
    z0
    Figure 112001019832783-pat00019
    0.223/
    Figure 112001019832783-pat00020
    의 관계가 성립하는 것을 특징으로 하는 반도체기판.
  33. 제 24항에 있어서,
    상기 흡수부는 상기 반도체층에 점결함이 형성되어 이루어진 것을 특징으로 하는 반도체기판.
  34. 제 33항에 있어서,
    상기 점결함은 상기 반도체층에 프로톤을 도입함으로써 형성되어 있는 것을 특징으로 하는 반도체기판.
  35. 제 24항에 있어서,
    상기 흡수부는 상기 반도체층의 일면에 대하여 평행한 방향을 따라 불균일하게 분포되어 있는 것을 특징으로 하는 반도체기판.
  36. Ⅲ족 질화물을 주성분으로 하는 제 1 반도체 층의 상부에 상기 Ⅲ족 질화물과 다른 광 굴절률을 갖는 재료로 이루어지는 광 산란부를 부분적으로 형성하는 공정과,
    상기 광산란부를 포함하는 상기 제 1 반도체 층 상부에 상기 Ⅲ족 질화물을 주성분으로 하는 제 2 반도체 층을 결정성장시켜서, 그것에 의하여 상기 제 1의 반도체 층, 광 산란부 및 제 2 반도체 층으로 구성되는 반도체기판을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 반도체기판의 제조방법.
  37. 제 36항에 있어서,
    상기 광산란부를 부분적으로 형성하는 공정은,
    상기 반도체층 위에 전면에 걸쳐 상기 광산란부가 되는 막을 형성하는 공정과,
    상기 막 위에 마스크패턴을 부분적으로 형성하고, 그 마스크패턴을 이용하여 상기 막에 대하여 에칭을 행함으로써, 상기 막에서의 상기 마스크패턴에 의해서 덮여져 있지 않은 부분을 제거하여 상기 광산란부를 형성하는 공정과,
    상기 마스크패턴을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  38. Ⅲ족 질화물을 주성분으로 하는 반도체 층의 이면에 소정 값보다도 큰 단차를 갖는 요철을 형성하는 공정과,
    상기 요철이 형성된 상기 반도체 층의 상기 이면에 상기 Ⅲ족 질화물과 다른 광 굴절률을 갖는 재료로 이루어진 매설 막을 형성함으로써, 상기 반도체 층 및 매설 막으로 구성되는 반도체기판을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 반도체기판의 제조방법.
  39. Ⅲ족 질화물을 주성분으로 하는 제 1 반도체 층 상부에 상기 Ⅲ족 질화물보다도 큰 광 흡수계수를 갖는 재료로 이루어지는 광 흡수부를 부분적으로 형성하는 공정과,
    상기 광 흡수부를 포함하는 상기 제 1 반도체 층 상부에 상기 Ⅲ족 질화물을 주성분으로 하는 제 2 반도체 층을 결정성장시켜서, 그것에 의하여 상기 제 1 반도체 층, 광 흡수부 및 제 2 반도체 층으로 구성되는 반도체기판을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 반도체기판의 제조방법.
  40. Ⅲ족 질화물을 주성분으로 하는 반도체 층에 불순물을 주입하여 광을 흡수하는 준위를 발생시켜서 광 흡수부를 형성하고, 그것에 의하여 상기 반도체 층 및 광 흡수부로 구성되는 반도체기판을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 반도체기판의 제조방법.
  41. 제 40항에 있어서,
    상기 광흡수부를 형성하는 공정은,
    상기 반도체층 위에 마스크패턴을 부분적으로 형성하고, 그 마스크패턴을 이용하여 상기 반도체층에 대하여 상기 불순물을 주입함으로써, 상기 반도체층에 상기 광흡수부를 부분적으로 형성하는 공정과,
    상기 마스크패턴을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  42. Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지며, 상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 수은램프의 i선 또는 g선을 산란시키는 산란부가 상기 반도체 층의 다른 면 또는 내부에 형성되어 있는 반도체기판과,
    상기 반도체 층에 대하여 포토리소그래피 및 에칭을 이용함으로써 상기 반도체기판에서의 상기 하나의 면상에 형성된 구조를 구비하고 있는 것을 특징으로 하는 반도체장치.
  43. 제 42항에 있어서,
    상기 구조는 리지구조 또는 홈구조를 갖는 것을 특징으로 하는 반도체장치.
  44. Ⅲ족 질화물을 주성분으로 하는 반도체 층으로 이루어지며, 상기 반도체 층의 하나의 면으로부터 상기 반도체 층에 입사한 수은램프의 i선 또는 g선을 산란시키는 산란부가 상기 반도체 층의 다른 면 또는 내부에 형성되어 있는 반도체기판과,
    상기 Ⅲ족 질화물로 이루어진 반도체 층에 대하여 포토리소그래피 및 에칭을 이용함으로써 상기 반도체기판에서의 상기 하나의 면상에 형성된 구조를 구비하고 있는 것을 특징으로 하는 반도체장치.
  45. 하나의 면으로부터 광을 투과시키는 투과부가 다른 면에 형성되어 있고, Ⅲ족 질화물을 주성분으로 하는 반도체기판과,
    상기 Ⅲ족 질화물로 이루어진 반도체 층에 대하여 포토리소그래피 및 에칭을 이용함으로써 상기 반도체기판에서의 상기 하나의 면상에 형성된 구조를 구비하며,
    상기 구조는 리지 구조 또는 홈 구조를 갖는 것을 특징으로 하는 반도체장치.
  46. 하나의 면으로부터 입사한 광을 흡수하는 흡수부가 적어도 일부분에 형성되어 있고, Ⅲ족 질화물을 주성분으로 하는 반도체기판과,
    상기 Ⅲ족 질화물로 이루어지는 반도체 층에 대하여 포토리소그래피 및 에칭을 이용함으로써 상기 반도체기판에서의 상기 하나의 면상에 형성된 구조를 구비하고 있는 것을 특징으로 하는 반도체장치.
  47. 제 46항에 있어서,
    상기 구조는 리지구조 또는 홈구조를 갖는 것을 특징으로 하는 반도체장치.
  48. 제 46항에 있어서,
    상기 구조는 리지구조를 갖고 있고,
    상기 반도체기판에서의 상기 리지구조의 하측에는 상기 흡수부가 형성되어 있지 않은 것을 특징으로 하는 반도체장치.
  49. 하나의 면으로부터 입사한 광을 산란시키는 산란부가 다른 면 또는 내부에 형성되어 있고, Ⅲ족 질화물을 주성분으로 하는 반도체기판에서의 상기 하나의 면상에 상기 Ⅲ족 질화물로 이루어지는 반도체 층을 형성하는 공정과,
    상기 반도체 층의 상부에 포지티브 형 또는 네거티브 형의 레지스트 막을 형성하는 공정과,
    개구부를 갖는 포토 마스크를 개재하여 상기 레지스트 막에 노광 광을 조사하는 공정과,
    상기 레지스트 막을 현상함으로써, 상기 레지스트 막이 포지티브형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사된 부분을 제거하는 동시에, 상기 레지스트 막이 네거티브 형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사되지 않은 부분을 제거하여, 그것에 의하여 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴을 마스크로 하여 상기 반도체 층에 대하여 에칭을 행하는 공정을 구비하고 있는 것을 특징으로 하는 패턴형성방법.
  50. 하나의 면으로부터 입사한 광을 투과시키는 투과부가 다른 면에 형성되어 있고, Ⅲ족 질화물을 주성분으로 하는 반도체기판에서의 상기 하나의 면상에 상기 Ⅲ족 질화물로 이루어지는 반도체 층을 형성하는 공정과,
    상기 반도체 층 상부에 포지티브형 또는 네거티브 형의 레지스트 막을 형성하는 공정과,
    개구부를 갖는 포토 마스크를 개재하여 상기 레지스트 막에 노광 광을 조사하는 공정과,
    상기 레지스트 막을 현상함으로써, 상기 레지스트 막이 포지티브형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사된 부분을 제거하는 동시에, 상기 레지스트 막이 네거티브 형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사되지 않은 부분을 제거하고, 그것에 의하여 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴을 마스크로 하여 상기 반도체 층에 대하여 에칭을 행하는 공정을 구비하고 있는 것을 특징으로 하는 패턴형성방법.
  51. 하나의 면으로부터 입사한 광을 흡수하는 흡수부가 적어도 일부분에 형성되어 있고, Ⅲ족 질화물을 주성분으로 하는 반도체기판에서의 상기 하나의 면상에 상기 Ⅲ족 질화물로 이루어지는 반도체 층을 형성하는 공정과,
    상기 반도체 층의 상부에 포지티브형 또는 네거티브 형의 레지스트 막을 형성하는 공정과,
    개구부를 갖는 포토 마스크를 개재하여 상기 레지스트 막에 노광 광을 조사하는 공정과,
    상기 레지스트 막을 현상함으로써, 상기 레지스트 막이 포지티브형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사된 부분을 제거하는 동시에, 상기 레지스트 막이 네거티브 형인 경우에는 상기 레지스트 막에서의 상기 노광 광이 조사되지 않은 부분을 제거하고, 그것에 의하여 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴을 마스크로 하여 상기 반도체 층에 대하여 에칭을 행하는 공정을 구비하고 있는 것을 특징으로 하는 패턴형성방법.
KR1020010047696A 2000-08-08 2001-08-08 반도체기판 그 제조방법, 반도체장치 및 패턴형성방법 KR100791162B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00239705 2000-08-08
JP2000239705 2000-08-08

Publications (2)

Publication Number Publication Date
KR20020013438A KR20020013438A (ko) 2002-02-20
KR100791162B1 true KR100791162B1 (ko) 2008-01-02

Family

ID=18731198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010047696A KR100791162B1 (ko) 2000-08-08 2001-08-08 반도체기판 그 제조방법, 반도체장치 및 패턴형성방법

Country Status (5)

Country Link
US (4) US6562644B2 (ko)
EP (2) EP1850179A1 (ko)
JP (1) JP5363526B2 (ko)
KR (1) KR100791162B1 (ko)
TW (1) TW512546B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383511B1 (en) * 1999-10-25 2002-05-07 Epicept Corporation Local prevention or amelioration of pain from surgically closed wounds
JP3489576B2 (ja) * 2001-01-12 2004-01-19 株式会社村田製作所 レジストパターンの形成方法、電極パターンの形成方法および弾性表面波装置の製造方法
US7010012B2 (en) * 2001-07-26 2006-03-07 Applied Optoelectronics, Inc. Method and apparatus for reducing specular reflections in semiconductor lasers
JP2003068076A (ja) * 2001-08-27 2003-03-07 Elpida Memory Inc 半導体記憶装置の電力制御方法及び半導体記憶装置
JP5181317B2 (ja) * 2001-08-31 2013-04-10 Ｎｌｔテクノロジー株式会社 反射型液晶表示装置およびその製造方法
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
US9279193B2 (en) 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
US8357945B2 (en) * 2002-12-27 2013-01-22 Momentive Performance Materials Inc. Gallium nitride crystal and method of making same
US7638815B2 (en) * 2002-12-27 2009-12-29 Momentive Performance Materials Inc. Crystalline composition, wafer, and semi-conductor structure
US7859008B2 (en) * 2002-12-27 2010-12-28 Momentive Performance Materials Inc. Crystalline composition, wafer, device, and associated method
US20040173808A1 (en) * 2003-03-07 2004-09-09 Bor-Jen Wu Flip-chip like light emitting device package
KR20060024772A (ko) * 2003-06-16 2006-03-17 스미토모덴키고교가부시키가이샤 질화물 반도체 결정 표면의 가공 방법 및 그 방법에 의해얻어진 질화물 반도체 결정
US7125801B2 (en) * 2003-08-06 2006-10-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
GB2432970B (en) * 2004-08-31 2008-03-05 Sumitomo Chemical Co Compound semiconductor luminescent device
US20080087881A1 (en) * 2004-11-24 2008-04-17 Kazumasa Ueda Semiconductor Multilayer Substrate, Method For Producing Same And Light-Emitting Device
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
GB2438567B (en) * 2005-03-22 2010-06-23 Sumitomo Chemical Co Free-standing substrate, method for producing the same and semiconductor light-emitting device
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US20100015739A1 (en) * 2005-06-25 2010-01-21 Epiplus Co., Ltd. Semiconductor light emitting device having improved luminance and manufacturing method thereof
WO2007001141A1 (en) * 2005-06-25 2007-01-04 Epiplus Co., Ltd. Semiconductor light emitting device having improved luminance and method thereof
KR100707215B1 (ko) * 2006-04-25 2007-04-13 삼성전자주식회사 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자
KR100780233B1 (ko) 2006-05-15 2007-11-27 삼성전기주식회사 다중 패턴 구조를 지닌 반도체 발광 소자
TWI321366B (en) * 2007-02-09 2010-03-01 Huga Optotech Inc Epi-structure with uneven multi-quantum well and the method thereof
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
US8178427B2 (en) * 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
JP5617210B2 (ja) * 2009-09-14 2014-11-05 デクセリアルズ株式会社 光反射性異方性導電接着剤及び発光装置
WO2011071717A2 (en) 2009-12-11 2011-06-16 National Semiconductor Corporation Backside stress compensation for gallium nitride or other nitride-based semiconductor devices
US8900362B2 (en) * 2010-03-12 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of gallium oxide single crystal
TWI408732B (zh) * 2010-12-23 2013-09-11 Nat Univ Chung Hsing The epitaxial structure with easy removal of the sacrificial layer and its manufacturing method
TWI445061B (zh) * 2011-01-24 2014-07-11 Hon Hai Prec Ind Co Ltd 氮化鎵基板的製作方法
US8846482B2 (en) * 2011-09-22 2014-09-30 Avogy, Inc. Method and system for diffusion and implantation in gallium nitride based devices
CN103367555B (zh) * 2012-03-28 2016-01-20 清华大学 发光二极管的制备方法
US8895328B2 (en) * 2012-04-20 2014-11-25 Epistar Corporation Fabrication method of light-emitting device
KR101989155B1 (ko) * 2012-08-01 2019-06-17 삼성전자주식회사 초음파 변환기, 이를 포함하는 초음파 발생 장치 및 시스템
KR102008494B1 (ko) * 2012-08-23 2019-08-07 식스포인트 머터리얼즈 인코퍼레이티드 질화갈륨과 금속 산화물의 복합체 기판
JP6401248B2 (ja) * 2013-05-15 2018-10-10 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 基板内に散乱機構を有するｌｅｄ
JP2016149462A (ja) * 2015-02-12 2016-08-18 豊田合成株式会社 発光素子およびその製造方法
EP3893280A4 (en) * 2018-12-06 2022-09-14 LG Electronics Inc. DISPLAY DEVICE USING SEMICONDUCTOR ELECTROLUMINESCENT ELEMENTS AND METHOD OF MANUFACTURING IT
CN113076785A (zh) * 2020-01-06 2021-07-06 广州印芯半导体技术有限公司 光感测系统及奈米结构层
US11795573B2 (en) * 2020-07-03 2023-10-24 Osaka University Method of manufacturing group III nitride crystal by reacting an oxidizing gas containing nitrogen with a group III element droplet and growing a group III nitride crystal on a seed substrate
CN117516707B (zh) * 2024-01-04 2024-05-14 上海聚跃检测技术有限公司 一种砷化镓芯片安装测试结构和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1091085A (en) * 1911-07-06 1914-03-24 Helena Roucher Basting-pin.
US5272108A (en) * 1991-02-27 1993-12-21 Kabushiki Kaisha Toyota Chuo Kenkyusho Method of manufacturing gallium nitride semiconductor light-emitting device
JPH104209A (ja) * 1996-03-22 1998-01-06 Hewlett Packard Co <Hp> 発光素子
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849738A (en) * 1973-04-05 1974-11-19 Bell Telephone Labor Inc Multilayer antireflection coatings for solid state lasers
AU589722B2 (en) * 1986-01-28 1989-10-19 Minnesota Mining And Manufacturing Company Imageable material and process
JPH05234843A (ja) * 1992-02-21 1993-09-10 Sony Corp 露光装置の基板チャック
KR950001416A (ko) * 1993-06-04 1995-01-03 미야베 요시까즈 네가형 감광성 조성물 및 이것을 사용한 패턴의 형성방법
JPH0794784A (ja) * 1993-09-24 1995-04-07 Mitsubishi Cable Ind Ltd 青色発光素子
EP0647730B1 (en) 1993-10-08 2002-09-11 Mitsubishi Cable Industries, Ltd. GaN single crystal
JP2857305B2 (ja) * 1993-10-20 1999-02-17 沖電気工業株式会社 Ｌｅｄアレイおよびその製造方法
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5635333A (en) * 1994-12-28 1997-06-03 Shipley Company, L.L.C. Antireflective coating process
US6233264B1 (en) * 1996-08-27 2001-05-15 Ricoh Company, Ltd. Optical semiconductor device having an active layer containing N
JP3787195B2 (ja) * 1996-09-06 2006-06-21 シャープ株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JPH1187850A (ja) * 1997-09-03 1999-03-30 Sharp Corp 窒化物系化合物半導体レーザ素子及びレーザ装置
JP3682827B2 (ja) * 1997-12-05 2005-08-17 日亜化学工業株式会社 窒化物半導体レーザ素子
EP0921215A1 (en) * 1997-12-05 1999-06-09 Crystal Technology, Inc. Electromagnetic radiation absorbant crystals of lithium niobate and lithium tantalate and methods of preparing the same
JPH11251685A (ja) * 1998-03-05 1999-09-17 Toshiba Corp 半導体レーザ
JPH11274642A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 半導体発光素子及びその製造方法
JP3788041B2 (ja) 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP3727187B2 (ja) * 1998-07-03 2005-12-14 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
JP4457417B2 (ja) * 1998-09-22 2010-04-28 日亜化学工業株式会社 窒化物半導体レーザ素子
JP3464945B2 (ja) * 1998-10-07 2003-11-10 シャープ株式会社 液晶表示装置
US7212556B1 (en) * 1999-02-17 2007-05-01 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device optical disk apparatus and optical integrated unit
JP2002368263A (ja) * 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1091085A (en) * 1911-07-06 1914-03-24 Helena Roucher Basting-pin.
US5272108A (en) * 1991-02-27 1993-12-21 Kabushiki Kaisha Toyota Chuo Kenkyusho Method of manufacturing gallium nitride semiconductor light-emitting device
JPH104209A (ja) * 1996-03-22 1998-01-06 Hewlett Packard Co <Hp> 発光素子
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency

Also Published As

Publication number Publication date
JP2011151413A (ja) 2011-08-04
JP5363526B2 (ja) 2013-12-11
EP1850179A1 (en) 2007-10-31
US6562644B2 (en) 2003-05-13
US20030183832A1 (en) 2003-10-02
US6905898B2 (en) 2005-06-14
US20020037599A1 (en) 2002-03-28
US7345311B2 (en) 2008-03-18
US20080105950A1 (en) 2008-05-08
EP1180725A3 (en) 2006-08-09
KR20020013438A (ko) 2002-02-20
US20050167692A1 (en) 2005-08-04
TW512546B (en) 2002-12-01
EP1180725A2 (en) 2002-02-20

Similar Documents

Publication Publication Date Title
KR100791162B1 (ko) 반도체기판 그 제조방법, 반도체장치 및 패턴형성방법
KR100669142B1 (ko) 발광 소자와 이의 제조 방법
US8154035B2 (en) Nitride semiconductor light emitting element
US7294201B2 (en) Method of manufacturing crystal of III-V compound of the nitride system, crystal substrate of III-V compound of the nitride system, crystal film of III-V compound of the nitride system, and method of manufacturing device
US20080070413A1 (en) Fabrication methods of a patterned sapphire substrate and a light-emitting diode
KR20010052808A (ko) 반도체 레이저, 반도체 장치 및 그의 제조 방법
US20120138947A1 (en) Epitaxial Structure With An Epitaxial Defect Barrier Layer And Methods Making The Same
US6670695B1 (en) Method of manufacturing anti-reflection layer
JP3977920B2 (ja) 半導体装置の製造方法
US6645868B1 (en) Method of forming shallow trench isolation using antireflection layer
EP0997996B1 (en) Semiconductor laser device and method for fabricating the same
JP2002141283A (ja) 半導体基板、その製造方法、半導体装置及びパターン形成方法
TW201419573A (zh) 具有異質材料結構之發光元件及其製造方法
TWI482308B (zh) 形成細微圖案之方法及製造使用該細微圖案的半導體發光裝置之方法
JP2008226962A (ja) 半導体発光素子およびその製造方法
CN115132893A (zh) 一种图形衬底及其制作方法
CN114203875A (zh) 一种图形化复合衬底、制备方法和led外延片
JP2006019764A (ja) 半導体発光素子およびその製造方法
WO2018025805A1 (ja) 半導体発光素子及びその製造方法
TW201013993A (en) Optoelectronic semiconductor chip and method for its manufacture
JP4121539B2 (ja) 半導体装置の製造方法
KR20130046402A (ko) 반도체 발광소자 및 그 제조방법
KR100932500B1 (ko) 광 추출 효율이 향상된 질화갈륨 소자 및 그 제작방법
US6821883B1 (en) Shallow trench isolation using antireflection layer
JPH07201704A (ja) 微細パターンの製造方法と半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee