KR100766269B1 - 반도체소자의 에스티아이 형성방법 - Google Patents

반도체소자의 에스티아이 형성방법 Download PDF

Info

Publication number
KR100766269B1
KR100766269B1 KR1020050131541A KR20050131541A KR100766269B1 KR 100766269 B1 KR100766269 B1 KR 100766269B1 KR 1020050131541 A KR1020050131541 A KR 1020050131541A KR 20050131541 A KR20050131541 A KR 20050131541A KR 100766269 B1 KR100766269 B1 KR 100766269B1
Authority
KR
South Korea
Prior art keywords
oxide film
forming
thermal oxide
film
gap fill
Prior art date
Application number
KR1020050131541A
Other languages
English (en)
Other versions
KR20070069416A (ko
Inventor
김성래
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050131541A priority Critical patent/KR100766269B1/ko
Publication of KR20070069416A publication Critical patent/KR20070069416A/ko
Application granted granted Critical
Publication of KR100766269B1 publication Critical patent/KR100766269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체공정에 관한 것으로서 특히, 반도체소자의 에스티아이(Shallow Trench Isolation: 이하'SIT'라함) 형성방법에 관한 것으로서, 본 발명은 기판상에 패드산화막과 질화막을 순차적으로 형성하고 상기 질화막,패드산화막,기판을 순차적으로 식각하여 소자분리 구조를 형성한 후 열산화막을 형성하는 단계와, 상기 열산화막 상에 첨가반응을 통하여 친수성의 열산화막을 형성하는 단계와, 상기 친수성의 열산화막을 포함하는 소자분리 구조를 매립하여 갭필산화막을 형성하는 단계와, 상기 갭필산화막을 포함하는 기판을 세정하는 단계와, 상기 갭필산화막의 안정화를 위해 어닐링하는 단계와, 상기 갭필산화막을 평탄화하는 단계 및 상기 질화막을 습식식각으로 제거하는 단계를 포함하는 것을 특징으로 하며, 본 발명에 의하면 STI 갭필산화막의 형성 전에 첨가반응을 함으로써, 갭필산화막의 갭필능력을 향상시킴으로써 후속 공정에서 보이드의 발생을 차단하여 반도체공정을 안정적으로 진행할 수 있는 효과가 있다.
에스티아이, 열산화막, 첨가반응

Description

반도체소자의 에스티아이 형성방법{Method for forming Shallow Trench Isolation in Semiconductor Device}
도 1은 종래기술에 의한 반도체소자의 에스티아이 형성방법을 설명하는 순서도이다.
도 2는 본 발명의 실시예에 따른 반도체소자의 에스티아이 형성방법을 설명하는 순서도이다.
본 발명은 반도체공정에 관한 것으로서 특히, 반도체소자의 에스티아이(Shallow Trench Isolation: 이하'SIT'라함) 형성방법에 관한 것이다.
일반적으로 반도체소자 분리공정은 반도체 기판에 패드 산화막과 질화막을 증착한 후, 마스크 공정으로 질화막을 식각하고 그 식각된 부위에 산화 공정을 진행하여 소자분리막을 형성하는 LOCOS(Local Oxidation of Silicon) 공정과, 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고 나서 이 트렌치에 산화 물질을 증착시키고 CMP 공정을 통해 산화막의 불필요한 부분을 식각하여 소자 분리막을 형성하는 STI공정이 있다.
이중, LOCOS 공정은 장시간 고온 산화로 인하여 채널저지 이온의 측면 확산 및 측면 산화에 의해 반도체소자의 전기적인 특성을 저하시키는 원인으로 작용하는 버즈 빅(Bird's Beak)이 발생하여 약 0.25㎛ 이하의 공정에는 한계가 있으며, 소자 분리막의 깊이를 늘릴 때는 과도한 스트레스가 발생하고 평탄성이 좋지 않아 특성을 저하하는 문제점이 있다.
이러한 LOCOS의 문제점을 해결하기 위해 현재 0.25㎛ 이하의 미세 공정에서는 소자 분리 형성 방법으로 STI 공정이 많이 사용되고 있다.
이하, 도 1을 참조하여 종래기술에 의한 STI 공정을 설명하기로 한다.
우선, 실리콘 기판 위에 패드 산화막(Pad oxide)을 증착하고, 그 후 질화막을 증착한다. 그 후 상기 질화막, 산화막 및 기판을 순차적으로 식각하여 모트에지(Moat-Etch)를 형성하여 STI 소자분리 구조를 형성한 후 STI-Liner 열산화막을 형성시킨다(이상, S10).
다음으로, STI 소자분리 구조를 매립하여 갭필산화막을 형성한다(S20).
다음으로, 모트에지를 세정하여 불순물을 제거하는 세정을 수행한다(S30). 그 후 산화막의 안정화를 위해 어닐링을 실시한다(S40).
다음으로, 후속 공정을 원활하게 하기 위한 평탄화 공정인 CMP 공정을 진행한다(S50).
다음으로, 상기 패드질화막을 습식식각으로 제거한다(S60). 이때, 상기 갭필산화막과 패드산화막이 약간 제거된다.
그런데, 종래에는 갭필산화막의 형성을 위해서 APCVD(Atmospheric Pressure Chemical Vapor Deposition)방식을 사용하는 WJ사의 APCVD장비는 산화막을 형성시킬 때 인젝터(Injector) 4개를 사용하여 벨트(Belt) 방식의 공정을 진행한다. 이때 형성되는 STI 갭필산화막 층은 8층을 형성한다. 이때 첫 번째 층의 Liner-산화막과 표면반응의 의존도에 따라서 후속공정(STI CMP 또는 모트습식식각) 진행시 보이드(Void)를 유발할 수 있다. 특히, 고집적화된 반도체소자에 상기 WJ장비를 사용하게 되면 이런 현상들이 자주 발생하게 된다.
또한, STI 형성에 있어서 고집적화된 반도체소자일수록 STI CD폭이 적어짐과 동시에 트렌치 경사도 거의 직각에 이를 수밖에 없다. 특히 APCVD 방식인 WJ-1000T, WJ-1500T 장비를 이용하여 생산 라인을 가동하는 팹(Fab)에서의 STI 공정에서 산화막의 갭필(gap-fill)이 충분히 이루어지지 않아서 보이드가 발생할 수 있다. 이로 인하여 모트(Moat) 손상이나, 소자의 단락(Short)으로 인해 소자분리 역할을 하지 못하여 품질저하 및 생산물량을 폐기하는 상태로 될 수 있는 문제가 있다. 모트(Moat)손상이란 액티브 에지 부분이 화학약품(chemical)에 의해 침식되는 현상을 말한다.
이러한, 모트손상이 발생하게 되면, 반도체소자 특성상 소자의 비정상적 동작을 유발하는 험프(hump) 및 랜지스터의 폭이 감소함에 따라 문턱 전압이 변화하는 현상인 INWE(inverse narrow width effect)가 발생하여 반도체소자의 비정상적인 동작을 유발시키고, 반도체소자의 전기적 특성을 열화 시키는 문제점이 존재하게 된다.
본 발명은 STI 형성공정에서 갭필산화막의 갭필능력을 향상하여 보이드의 발생을 억제하고, 모트 손상을 방지할 수 있는 반도체소자의 STI 형성방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 STI 형성방법은 기판상에 패드산화막과 질화막을 순차적으로 형성하고 상기 질화막,패드산화막,기판을 순차적으로 식각하여 소자분리 구조를 형성한 후 열산화막을 형성하는 단계와, 상기 열산화막 상에 첨가반응을 통하여 친수성의 열산화막을 형성하는 단계와, 상기 친수성의 열산화막을 포함하는 소자분리 구조를 매립하여 갭필산화막을 형성하는 단계와, 상기 갭필산화막을 포함하는 기판을 세정하는 단계와, 상기 갭필산화막의 안정화를 위해 어닐링하는 단계와, 상기 갭필산화막을 평탄화하는 단계 및 상기 질화막을 습식식각으로 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 친수성의 열산화막을 형성하는 단계는 상기 열산화막을 포함하는 기판을 H2SO4로 세정하는 단계와, 상기 열산화막을 포함하는 기판상에 H2O2를 주입하여 첨가반응에 의해 친수성의 SiO2인 열산화막을 형성하는 단계를 포함할 수 있다.
또한, 상기 친수성의 열산화막을 형성하는 단계에서의 세정 및 첨가반응은 100~130℃에서 행해질 수 있다.
이와 같은 본 발명에 의하면 STI 갭필산화막의 형성 전에 첨가반응을 함으로써 친수성의 열산화막의 형성으로 갭필산화막의 갭필능력을 향상시킴으로써 후속 공정에서 보이드의 발생을 차단하여 반도체공정을 안정적으로 진행할 수 있고, 또한 본 발명에 따르면 갭필능력의 향상으로 보이드 발생을 차단함으로써 반도체소자의 전기적인 특성이 향상되고 이에 따라 반도체소자의 수율이 향상되는 장점이 있다.
이하, 본 발명의 실시예에 따른 반도체소자의 STI 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 반도체소자의 STI 형성방법을 설명하는 순서도이다.
본 발명의 실시예에 따른 반도체소자의 STI 형성방법은 열산화막을 형성하는 단계와, 친수성의 열산화막을 형성하는 단계와, 갭필산화막을 형성하는 단계와, 기판을 세정하는 단계와, 어닐링하는 단계와, 상기 갭필산화막을 평탄화하는 단계 및 상기 질화막을 습식식각으로 제거하는 단계를 포함할 수 있다.
우선, 상기 열산화막을 형성하는 단계(S110)는 기판상에 완충막의 역할을 하는 패드산화막을 형성하고, 상기 패드산화막 상에 후술하는 평탄화 정지막의 역할을 하는 질화막을 형성한다.
그 후, 상기 질화막상에 소자분리구조의 감광막의 패턴을 형성하고, 상기 감광막을 하드마스크로 하여 상기 질화막,패드산화막,기판을 순차적으로 식각하여 트렌치 구조의 소자분리 구조를 형성한다.
그 후, 상기 소자분리 구조의 기판을 열산화시켜 열산화막을 형성한다. 열산화막을 형성하는 이유는 후속하는 소자분리구조를 갭필하는 과정에서 불순물들이 기판으로 침투하는 것을 방지하기 위함이다.
다음으로, 상기 친수성의 열산화막을 형성하는 단계(S120)는 상기 열산화막 상에 첨가반응을 통하여 친수성의 열산화막을 형성하는 단계이다.
이때, 상기 친수성의 열산화막을 형성하는 단계는 상기 열산화막을 포함하는 기판을 H2SO4로 세정한다.
그 후, 상기 열산화막을 포함하는 기판상에 H2O2를 주입하여 첨가반응에 의해 SiO2인 친수성의 열산화막을 형성한다. 이러한 세정 및 첨가반응은 100~130℃에서 행해질 수 있다.
본 발명에 따른 실시예에서는 후속하는 STI 갭필산화막의 형성 전에 첨가반응을 함으로써 소수성의 물질을 띨 수 있는 물질을 친수성으로 만들어 주는 방식으로 갭필능력 향상에 기여할 수 있는 효과가 있다.
다음으로, 갭필산화막을 형성하는 단계(S130)는 상기 친수성의 열산화막을 포함하는 소자분리 구조를 매립하여 갭필산화막을 형성하는 단계이다.
이때, 상기 갭필산화막은 갭필능력이 좋은 물질을 갭필성능이 우수한 방법으로 형성할 수 있다.
예를 들어, 본 발명에 따른 실시예에서는 상기 갭필산화막을 APCVD 또는 SACVD(Subatmospheric Chemical Vapor Deposition) 방식으로 형성할 수 있다. 또한, 상기 갭필산화막의 형성방법으로 고밀도플라즈마(HDP)를 사용할 수도 있다.
다음으로, 상기 기판을 세정하는 단계((140)는 상기 갭필산화막을 포함하는 기판을 세정하여 불순물을 제거하는 단계이다.
다음으로, 상기 어닐링단계(S150)는 상기 갭필산화막의 안정화를 위해 갭필산화막을 어닐링하는 단계이다.
다음으로, 상기 갭필산화막을 평탄화하는 단계(S160)는 상기 질화막을 평탄화 정지막으로 하여 CMP 방식으로 평탄화공정을 진행할 수 있다.
다음으로, 상기 질화막을 습식식각으로 제거하는 단계(S170)는 상기 질화막을 식각액을 이용한 습식식각으로 상기 질화막을 제거하는 단계이다. 이때, 상기 식각액은 갭필산화막과 선택비가 우수한 특성을 지니는 것을 사용할 수 있으며, 이에 따라 갭필산화막과 패드산화막은 약간만 제거된다.
본 발명에 따른 반도체소자의 STI 형성방법에 의하면 STI 갭필산화막의 형성 전에 첨가반응을 함으로써, 갭필산화막의 갭필능력을 향상시킴으로써 후속 공정에서 보이드의 발생을 차단하여 반도체공정을 안정적으로 진행할 수 있는 효과가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 STI 형성방법에 의하면 STI 갭필산화막의 형성 전에 첨가반응을 함으로써, 갭필산화막의 갭필능력을 향상시킴으로써 후속 공정에서 보이드의 발생을 차단하여 반도체공정을 안정적으로 진행할 수 있는 효과가 있다.
또한, 본 발명에 따르면 STI 갭필산화막의 형성 전에 첨가반응을 함으로써 소수성의 물질을 띨 수 있는 물질을 친수성으로 만들어 주는 방식으로 갭필능력 향상에 기여할 수 있는 효과가 있다.
또한, 본 발명에 따르면 갭필능력의 향상으로 보이드 발생을 차단함으로써 반도체소자의 전기적인 특성이 향상되고 이에 따라 반도체소자의 수율이 향상되는 효과가 있다.

Claims (3)

  1. 기판상에 패드산화막과 질화막을 순차적으로 형성하고 상기 질화막,패드산화막,기판을 순차적으로 식각하여 소자분리 구조를 형성한 후 열산화막을 형성하는 단계와,
    상기 열산화막 상에 첨가반응을 통하여 친수성의 열산화막을 형성하는 단계와,
    상기 친수성의 열산화막을 포함하는 소자분리 구조를 매립하여 갭필산화막을 형성하는 단계와,
    상기 갭필산화막을 포함하는 기판을 세정하는 단계와,
    상기 갭필산화막의 안정화를 위해 어닐링하는 단계와,
    상기 갭필산화막을 평탄화하는 단계 및
    상기 질화막을 습식식각으로 제거하는 단계를 포함하고,
    상기 친수성의 열산화막을 형성하는 단계는
    상기 열산화막을 포함하는 기판을 H2SO4로 세정하는 단계와,
    상기 열산화막을 포함하는 기판상에 H2O2를 주입하여 첨가반응에 의해 친수성의 SiO2인 열산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 STI 형성방법.
  2. 삭제
  3. 제1 항에 있어서,
    상기 친수성의 열산화막을 형성하는 단계에서의 세정 및 첨가반응은
    100~130℃에서 행해지는 것을 특징으로 하는 반도체소자의 STI 형성방법.
KR1020050131541A 2005-12-28 2005-12-28 반도체소자의 에스티아이 형성방법 KR100766269B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131541A KR100766269B1 (ko) 2005-12-28 2005-12-28 반도체소자의 에스티아이 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131541A KR100766269B1 (ko) 2005-12-28 2005-12-28 반도체소자의 에스티아이 형성방법

Publications (2)

Publication Number Publication Date
KR20070069416A KR20070069416A (ko) 2007-07-03
KR100766269B1 true KR100766269B1 (ko) 2007-10-15

Family

ID=38505036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131541A KR100766269B1 (ko) 2005-12-28 2005-12-28 반도체소자의 에스티아이 형성방법

Country Status (1)

Country Link
KR (1) KR100766269B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055195A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 소자 분리막 형성방법
KR20040096373A (ko) * 2003-05-09 2004-11-16 아남반도체 주식회사 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055195A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 소자 분리막 형성방법
KR20040096373A (ko) * 2003-05-09 2004-11-16 아남반도체 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20070069416A (ko) 2007-07-03

Similar Documents

Publication Publication Date Title
KR100546855B1 (ko) 반도체 소자의 제조 방법
KR100766269B1 (ko) 반도체소자의 에스티아이 형성방법
KR100703836B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100979711B1 (ko) 반도체장치의 트렌치 갭필 방법
KR100567352B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20070109483A (ko) 플래쉬 메모리 소자의 소자분리막 제조 방법
KR100552852B1 (ko) 얕은 트렌치 소자 분리 제조 방법
KR101127033B1 (ko) 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법
KR20040059445A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100787762B1 (ko) 디봇 개선을 위한 반도체 소자 제조 방법
KR100672769B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100733693B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101004805B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100469763B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100984854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100984858B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100557533B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100944667B1 (ko) Ｓｔｉ 에지 모트 방지 방법
KR100868655B1 (ko) 반도체 소자 및 그 제조방법
KR100973262B1 (ko) 반도체소자의 소자분리막 형성방법
KR101060698B1 (ko) 트랜지스터 제조 방법
KR100849361B1 (ko) 반도체 소자의 제조 방법
KR20080062560A (ko) 반도체 소자의 소자분리막 형성방법
KR20030001087A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20040100626A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100915

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee