KR100567352B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR100567352B1
KR100567352B1 KR1020030101477A KR20030101477A KR100567352B1 KR 100567352 B1 KR100567352 B1 KR 100567352B1 KR 1020030101477 A KR1020030101477 A KR 1020030101477A KR 20030101477 A KR20030101477 A KR 20030101477A KR 100567352 B1 KR100567352 B1 KR 100567352B1
Authority
KR
South Korea
Prior art keywords
forming
film
semiconductor device
device isolation
substrate
Prior art date
Application number
KR1020030101477A
Other languages
English (en)
Other versions
KR20050070902A (ko
Inventor
김성래
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101477A priority Critical patent/KR100567352B1/ko
Publication of KR20050070902A publication Critical patent/KR20050070902A/ko
Application granted granted Critical
Publication of KR100567352B1 publication Critical patent/KR100567352B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 자세하게는 라이너 산화막 형성후 표면을 세정하고 이어 급속 열처리 공정과 산소를 이용한 어닐링 공정을 실시함으로써 후속 공정 진행시 유발 할 수 있는 보이드 발생을 최소화 할 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.
본 발명의 상기 목적은 반도체 소자의 소자분리막 형성방법에 있어서, 반도체 기판의 상부에 산화막과 질화막을 형성하고 패터닝하여 트렌치를 형성하는 단계; 상기 트렌치의 내벽에 라이너 산화막을 형성하고 세정하는 단계; 상기 기판을 열처리하여 기판에 잔류하는 수분을 제거하는 단계; 상기 기판에 절연막을 형성하고 평탄화하여 소자분리막을 형성하는 단계; 및 상기 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법에 의해 달성된다.
따라서, 본 발명의 반도체 소자의 소자분리막 형성방법은 라이너 산화막 형성 후 표면을 세정하고 이어 급속 열처리 공정과 산소를 이용한 어닐링 공정을 실시함으로써 후속 공정 진행시 유발 할 수 있는 보이드 발생을 최소화 할 수 있는 효과가 있다.
RTP, STI, TEOS/O3

Description

반도체 소자의 소자분리막 형성방법{Method for fabricating shallow trench isolation of semiconductor device}
도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 소자분리막 형성방법을 나타낸 공정단면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 나타낸 공정단면도.
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 자세하게는 라이너 산화막 형성후 표면을 세정하고 이어 급속 열처리 공정과 산소를 이용한 어닐링 공정을 실시함으로써 후속 공정 진행시 유발 될 수 있는 보이드 발생을 최소화할 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.
반도체 장치에서는 통상적으로 반도체 기판 상부에 형성된 트랜지스터, 다이오드 및 저항 등의 여러 가지 소자영역들을 전기적으로 분리하기 위해 소자분리막 을 형성한다. 이러한 소자분리막 형성공정은 모든 반도체 제조 공정 단계에 있어서 초기 단계의 공정으로서, 액티브 영역의 사이즈 및 후속 제조 공정에서의 공정 마진을 좌우하게 된다.
이러한 소자분리를 형성하기 위한 방법으로는 실리콘 부분 산화법(LOCal Oxidation of Silicon; 이하 'LOCOS'라 한다)이 가장 많이 사용되고 있다. 상기 LOCOS 소자분리는 반도체 기판 상에 패드 산화막 및 질화막을 차례로 형성하는 단계, 상기 질화막을 패터닝하는 단계 및 반도체 기판을 선택적으로 산화시켜 필드 산화막을 형성하는 단계로 이루어진다. 그러나, 상기 LOCOS 소자분리에 의하면, 반도체 기판의 선택적 산화시 마스크로 사용되는 질화막 하부에서 패드 산화막의 측면으로 산소가 침투하면서 필드 산화막의 끝부분에 버즈 비크(bird's beak)가 발생하게 된다. 이러한 버즈 비크에 의해 필드 산화막이 버즈 비크의 길이만큼 액티브 영역으로 확장되기 때문에, 채널 길이가 짧아져서 문턱전압(threshold voltage)이 증가하는 소위 '협채널 효과(narrow channel effect)'가 유발되어 트랜지스터의 전기적 특성을 악화시킨다.
따라서 상기 LOCOS 소자분리방법의 단점을 보완시킨 또 다른 소자분리막 제조 방법으로서, 질화막 하부에 산화 완충막(oxidation buffer layer)으로서 기능하는 폴리실리콘을 형성하는 변형된 LOCOS 소자분리법인 PBL(Polysilicon Buffered LOCOS)공정 또는 PSL(Poly Spacer LOCOS)공정을 도입하였다. 상기한 PBL 공정이나 PSL 공정에서는 LOCOS 소자분리방법에 의해 형성된 소자분리막에 비해 버즈 비크의 발생은 다소 감소되는 이점은 얻을 수 있으나, 반도체 기판과의 단차가 심해져 후 속의 공정에서 불량을 유발시키는 단점이 있다.
그러므로, 0.25μm 이하의 디자인-룰로 제조되어지는 반도체 장치에서는 반도체 기판 자체에 얕은 트렌치를 형성한 뒤, 절연물을 매립하는 얕은 트렌치 소자분리(Shallow Trench Isolation:이하 'STI'라 함) 방법이 가장 이상적인 소자분리막 제조 방법으로서 이용되고 있다.
도 1a 내지 도 1b는 종래기술에 따른 반도체 장치의 소자격리영역의 형성방법을 도시하는 공정도이다.
도 1a에서와 같이, 반도체 기판(10)상에 버퍼산화막(12), 패드질화막(14)을 형성한후 포토공정으로 반도체 기판(10)의 소정영역에 트렌치(T1)를 형성한다.
다음, 도 1b에서와 같이, 트렌치(T1) 내부를 열산화하여 라이너 산화막(16)을 형성한다. 이어 상기 라이너 산화막(16)을 포함한 트렌치(T1) 내부를 채우도록 반도체 기판(10) 전면에 옥사이드를 증착하여 한후 화학적기계적 연마(chemical mechanical polishing)을 진행하여 평탄화한 후 패드질화막(14), 버퍼산화막(12)을 순차적으로 제거하여 소자격리영역(18)을 형성한다.
그러나 상기와 같은 종래의 기술에서는 라이너 산화막을 형성 후 잔존하는 불순물을 제거하기 위하여 순수(Deionised water; DIW)를 이용한 스크러버(scrubber) 공정을 진행하였는데, 이때 잔존하는 수분으로 인하여 후속 공정 진행시 두꺼운 산화막을 증착할 때 막질의 균일도가 떨어져 막질의 불안정을 가져와 트렌치 내부에 보이드(Void)가 발생하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 라이너 산화막 형성 후 표면을 세정하고 이어 급속 열처리 공정과 산소를 이용한 어닐링 공정을 실시함으로써 후속 공정 진행시 유발 될 수 있는 보이드 발생을 최소화할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 소자의 소자분리막 형성방법에 있어서, 반도체 기판의 상부에 산화막과 질화막을 형성하고 패터닝하여 트렌치를 형성하는 단계; 상기 트렌치의 내벽에 라이너 산화막을 형성하고 세정하는 단계; 상기 기판을 열처리하여 기판에 잔류하는 수분을 제거하는 단계; 상기 기판에 절연막을 형성하고 평탄화하여 소자분리막을 형성하는 단계; 및 상기 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 나타낸 공정단면도이다.
먼저, 도 2a는 반도체 기판의(21) 상부에 패드 산화막(22)과 질화막(23)을 형성한 도면이다. 반도체 기판 상부에 50 내지 200Å의 두께로 패드 산화막을 형성하고 상기 패드 산화막의 상부에 1000 내지 3000Å의 두께로 질화막을 순차적으로 형성한다.
다음, 도 2b에 도시한 바와 같이, 트렌치(24)를 형성한다. 상기 질화막의 상부에 포토레지스트를 도포하고 레티클을 이용하여 노광 및 현상공정으로 상기 포토레지스트를 패터닝한다. 이후 상기 패터닝된 포토레지스트를 마스크로 반도체 소자가 형성될 액티브 영역(active region)과 반도체 소자 분리 영역이 형성될 필드 영역(field region)을 구분하기 위하여 상기 질화막과 패드 산화막을 식각하여 모트 패턴을 형성한 후, 상기 모트 패턴을 마스크로 드러난 기판을 식각하고 상기 포토레지스트를 제거하여 반도체 기판에 트렌치를 형성한다.
다음, 도 2c에 도시한 바와 같이, 트렌치에 라이너 산화막을 형성한다. 트렌치가 형성된 기판을 열산화하여 트렌치의 내벽에 라이너 산화막(25)을 형성한다. 상기 라이너 산화막은 트렌치 형성시 식각에 의한 손상을 보상함과 동시에 후속 공정에서 증착되는 물질에 대한 글루(glue)층 역할을 한다. 상기 라이너 산화막은 소수성을 띠고 후속 공정에서 주로 증착되는 TEOS/O3를 이용한 소자분리막은 친수성을 가진다. 이러한 특징으로 소수성인 막질에 미량의 수분이 안착되어 있어서 친수성을 가진 TEOS/O3를 이용한 소자분리막을 증착하게 되면 SiO2 막질이 형성되는 과정에서 잔류된 미량의 수분과 혼합되어 절연막의 기능을 떨어뜨리게 된다.
이에 본 발명에서는 DIW를 이용하여 파티클을 제거한 후 급속 열처리 공정(rapid thermal process; RTP)을 진행한다. 상기 급속 열처리 공정은 1000℃ 이상 고온에서 O2를 주입하며 진행한다. 상기 O2를 주입하면 잔존하는 OH기가 보다 빨리 제거된다.
다음, 도 2d에 도시한 바와 같이, 트렌치에 절연막을 채운다. 상기 기판의 상부에 절연막을 증착하여 트렌치를 채움으로써 액티브 영역과 필드 영역 간의 소자 분리를 완성한다. 상기 절연막은 APCVD(atmospheric pressure chemical vapor deposition) 방식 또는 SACVD(Sub-Atmospheric Chemical Vapour Deposition)으로 760Torr 공정 압력하에서 유기금속(organometallic) 액체 소스 화학 물질인 TEOS(tetraethylorthosilicate)와 오존(O3)의 열 화학 기상 증착에 의한 산화막이 바람직하다. 상기 절연막은 6000 내지 11000Å의 두께로 증착하는 것이 바람직하다.
다음, 도 2e에 도시한 바와 같이, 상기 절연막을 평탄화하고, 상기 질화막을 제거한다. 상기 절연물을 상기 질화막을 식각정지점으로 하여 상기 질화막이 드러날 때까지 CMP 공정을 이용하여 평탄화한다. 이어 상기 질화막을 인산을 이용한 습식식각으로 제거한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 소자분리막 형성방법은 라이너 산화막 형성 후 표면을 세정하고 이어 급속 열처리 공정과 산소를 이용한 어닐링 공정을 실시함으로써 후속 공정 진행시 유발 될 수 있는 보이드 발생을 최소화할 수 있는 효과가 있다.

Claims (6)

  1. 반도체 소자의 소자분리막 형성방법에 있어서,
    반도체 기판의 상부에 산화막과 질화막을 형성하고 패터닝하여 트렌치를 형성하는 단계;
    상기 트렌치의 내벽에 라이너 산화막을 형성하고 세정하는 단계;
    상기 기판을 급속 열처리 공정으로 기판에 잔류하는 수분을 제거하는 단계;
    상기 기판에 절연막을 형성하고 평탄화하여 소자분리막을 형성하는 단계; 및
    상기 질화막을 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 급속 열처리 공정은 1000℃ 이상에서 O2를 주입하며 진행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 제 1항에 있어서,
    상기 절연막은 APCVD 또는 SACVD으로 TEOS와 오존(O3)의 열 화학 기상 증착에 의한 산화막임을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  5. 제 1항에 있어서,
    상기 절연막은 6000 내지 11000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  6. 제 1항에 있어서,
    상기 질화막은 인산을 이용한 습식식각으로 제거하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
KR1020030101477A 2003-12-31 2003-12-31 반도체 소자의 소자분리막 형성방법 KR100567352B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101477A KR100567352B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101477A KR100567352B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20050070902A KR20050070902A (ko) 2005-07-07
KR100567352B1 true KR100567352B1 (ko) 2006-04-04

Family

ID=37260922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101477A KR100567352B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100567352B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097643A (zh) * 2014-05-23 2015-11-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691135B1 (ko) * 2005-12-28 2007-03-12 동부일렉트로닉스 주식회사 반도체 소자의 셀로우 트렌치 소자분리막의 제조 방법
KR100806799B1 (ko) * 2006-09-18 2008-02-27 동부일렉트로닉스 주식회사 이미지 센서의 제조 방법
CN102122629B (zh) * 2010-01-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 制作sti的衬氧化层的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097643A (zh) * 2014-05-23 2015-11-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法

Also Published As

Publication number Publication date
KR20050070902A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
TWI504650B (zh) 增加聚矽氮烷和氮化矽間黏著性的方法和形成溝槽隔離結構的方法
KR20000059513A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
KR100567352B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100564561B1 (ko) 보이드 없는 반도체 소자의 트렌치 소자 분리 방법
KR100842483B1 (ko) 반도체장치의 제조방법
KR100572211B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100842506B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100869853B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR20010008560A (ko) 반도체소자의 소자분리막 형성방법
KR100552852B1 (ko) 얕은 트렌치 소자 분리 제조 방법
KR100782789B1 (ko) 반도체 소자의 제조 방법
KR100831972B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100325602B1 (ko) 반도체 소자의 제조 방법
KR100638986B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR101046376B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20040069769A (ko) 반도체 소자의 제조방법
KR20030056154A (ko) 반도체 소자 제조 방법
KR100826791B1 (ko) 반도체 소자 제조 방법
KR20010019280A (ko) 얕은 트렌치 소자분리 방법
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100716664B1 (ko) 반도체 소자 및 그 제조방법
KR100766269B1 (ko) 반도체소자의 에스티아이 형성방법
KR20010011197A (ko) 얕은 트렌치 소자분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee