KR100552852B1 - 얕은 트렌치 소자 분리 제조 방법 - Google Patents

얕은 트렌치 소자 분리 제조 방법 Download PDF

Info

Publication number
KR100552852B1
KR100552852B1 KR1020030095852A KR20030095852A KR100552852B1 KR 100552852 B1 KR100552852 B1 KR 100552852B1 KR 1020030095852 A KR1020030095852 A KR 1020030095852A KR 20030095852 A KR20030095852 A KR 20030095852A KR 100552852 B1 KR100552852 B1 KR 100552852B1
Authority
KR
South Korea
Prior art keywords
layer
trench
forming
exposed
device isolation
Prior art date
Application number
KR1020030095852A
Other languages
English (en)
Other versions
KR20050065742A (ko
Inventor
김덕환
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030095852A priority Critical patent/KR100552852B1/ko
Publication of KR20050065742A publication Critical patent/KR20050065742A/ko
Application granted granted Critical
Publication of KR100552852B1 publication Critical patent/KR100552852B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

얕은 트렌치 소자 분리(STI) 제조 방법을 제공한다. 본 발명의 일 관점에 따르면, 반도체 기판 상에 완충 산화막 및 하드 마스크용 질화막을 순차적으로 형성하고, 사진 식각 공정으로 반도체 기판에 트렌치를 형성하고, 상기 트렌치를 채우는 매립 산화막을 형성한 후, 상기 질화막을 연마 종료로 사용하는 화학적 기계적 연마를 이용하여 소자 분리막을 형성한다. 그리고, 노출된 상기 질화막을 제거하고, 상기 소자 분리막의 노출된 측면을 덮는 스페이서를 질화막으로 형성한 후, 노출된 상기 완충 산화막 부위를 선택적으로 제거한다.
STI, 모트, 험프, 트렌치, 각화 현상

Description

얕은 트렌치 소자 분리 제조 방법{Method for fabricating shallow trench isolation}
도 1a 및 도 1b는 종래의 얕은 트렌치 소자 분리(STI: Shallow Trench Isolation) 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 얕은 트렌치 소자 분리(STI) 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
본 발명은 반도체 소자에 관한 것으로, 특히, 모트(moat)의 발생을 방지할 수 있는 반도체 소자의 얕은 트렌치 소자 분리(STI: Shallow Trench Isolation) 제조 방법에 관한 것이다.
반도체 장치의 소자 고집적화 경향에 따라, 많이 사용되어 왔던 LOCOS형 소자 분리 공정은 점차 줄고, 활성 영역의 면적을 늘릴 수 있는 STI 공정이 많이 사용되고 있다.
STI 공정은 반도체 기판 영역을 선택적으로 식각하여, 소자 분리를 위한 트렌치를 형성하고 트렌치에 절연막을 채워 넣어 소자 분리를 구현하는 방법이다. 따 라서, 각 소자 영역은 트렌치로 분리된다. 단순한 트렌치 소자 분리 방법의 경우, 트렌치에 절연용 산화막을 채워넣는 과정이나 후속 열처리를 통해 기판 내부가 추가 산화되는 현상이 발생된다.
그 결과 활성 영역의 가장 자리 부분의 패드(pad) 산화막이 패드(pad) 질화막에 비해 상대적으로 활성 영역 안으로 밀려들어가는 현상이 발생된다. 이때, 산화에 의해 부피가 늘어나므로 기판의 결정 구조에 전위(dislocation) 등의 손상이 발생하는 문제가 있다. 이로 인해, USG(Undoped Silicate Glass) 또는 고밀도 플라즈마(HDP) 산화막 등의 절연막으로 트렌치를 매립(Gap-Fill)할 때, 쉐도우 효과(shadow effect)가 발생하게 되고, 이는 활성 영역 가장 자리(edge)부의 패드 산화막의 밀도를 떨어뜨리게 된다.
이러한 가장자리 부분의 취약한 패드 산화막 부분은, 후속으로 수행되는 각종 전 세정(pre-cleaning) 공정 및 습식 식각 공정시 상대적으로 빨리 식각되어, 이러한 부위에 모트(moat)가 형성되게 하는 동기를 제공한다. 이러한 모트는 트랜지스터 소자의 험프(hump) 현상의 중요한 발생 원인으로 인식되고 있으며, 이는 반도체 트랜지스터 소자의 동작 신뢰성을 위해 제거되어야 할 요소로 인식되고 있다.
도 1a 및 도 1b는 종래의 얕은 트렌치 소자 분리(STI) 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 1a 및 도 1b를 참조하면, 종래의 SIT 제조 방법은, 반도체 기판(10)에 패드 산화막(20) 및 패드 질화막(30)을 순차적으로 형성하고, 트렌치(15)를 형성한다. 트렌치(15)를 소자 분리막(40)으로 채우기 이전에, 패드 질화막(30) 밑의 패드 산화막(20)의 측면 습식 식각하여 측방향으로 리세스(recess)시킨다.
이후에, 도 1a에 제시된 바와 같이, 트렌치(15) 및 리세스된 부위를 메우는 소자 분리막(40)을 증착하고, 화학적 기계적 연마(CMP: Chemical Mechanical Polishing) 공정을 실시한다. 이때, 소자 분리막(40)은 패드 산화막(20)의 리세스된 부위(25)를 채우는 돌출 확장부(41)를 가지게 되고, 이러한 돌출 확장부(41)에 의해 모트의 발생이 어느 정도 억제된다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 소자의 얕은 트렌치 소자 제조에 있어 발생될 수 있는 모트의 발생을 방지하는 새로운 얕은 트렌치 소자 분리 제조 방법을 제공하는 데 있다.
상기의 기술적 과제들을 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상에 완충 산화막 및 하드 마스크용 질화막을 순차적으로 형성하는 단계; 상기 질화막 상에 사진 식각 공정을 수행하여 상기 반도체 기판에 트렌치(trench)를 형성하는 단계; 상기 트렌치를 채우는 매립 산화막을 형성한 후, 상기 질화막을 연마 종료로 사용하는 화학적 기계적 연마를 이용하여 소자 분리막을 형성하는 단계; 노출된 상기 질화막을 제거하는 단계; 노출된 상기 소자 분리막의 상측 표면 및 측면 부위를 덮은 질화막(Si3N4 layer) 스페이서층을 100 내지 200 Å 두께로 형성하는 단계; 상기 질화막 스페이서층을 이방성 건식 식각하여 상기 소자 분리막의 노출된 측면을 덮는 스페이서를 형성하는 단계; 및 노출된 상기 완충 산화막 부위를 선택적으로 제거하는 단계를 포함하는 얕은 트렌치 소자 분리 제조 방법을 제시한다.
본 발명에 따르면, 반도체 소자의 얕은 트렌치 소자 제조에 있어 모트의 발생을 효과적으로 방지하여, 트랜지스터 특성을 효과적으로 제고할 수 있다.
삭제
삭제
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 얕은 트렌치 소자 분리(STI) 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(100) 상에 패드 산화막(200) 및 하드 마스크로서의 패드 질화막(300)을 순차적으로 형성한다. 이때, 완충막(buffer layer)으로서의 패드 산화막(200)은 60 내지 150Å 정도 두께로 형성하고, 패드 질화막(300)은 1000 내지 1500Å 정도 두께로 증착한다.
도 2b를 참조하면, 패드 질화막(300) 상에 사진 노광 과정으로 포토레지스트 패턴(photo resist pattern)을 형성하고, 이를 이용하여 선택적 식각(etching)으로 반도체 기판(100)에 STI를 위한 트렌치(150)를 형성한다. 이후에, 트렌치(150)를 메우는, 즉, 갭 필(gap fill)하는 매립 산화막을 형성한 후, 패드 질화막(300)을 종료점으로 CMP하여 트렌치(150)를 채우는 소자 분리막(400)을 형성한다.
도 2c를 참조하면, 연마 종료점으로 이용된 패드 질화막(300)을 선택적으로 제거한다. 이때, 인산 등을 이용한 습식 식각으로 패드 질화막(300)을 선택적으로 제거할 수 있다. 이에 따라, 도 2c에 제시된 바와 같이 소자 분리막(400)의 상면 및 상측 측면이 노출되게 된다.
도 2d를 참조하면, 소자 분리막(400)의 노출된 측면을 덮는 스페이서층(spacer layer:500)을 형성한다. 예를 들어, 대략 100 내지 200Å 정도로 질화막(Si3N4 layer)을 증착하여 도 2d에 제시된 바와 같은 스페이서층(500)을 형성한다.
도 2e를 참조하면, 스페이서층(500)을 식각하여 소자 분리막(400)의 노출된 측면을 덮는 스페이서(550)를 형성한다. 이때, 스페이서(550) 형성을 위한 식각은 이방성 건식 식각으로 수행되어, 노출된 소자 분리막(400) 측면만을 선택적으로 덮는 스페이서(550)를 형성한다.
도 2f를 참조하면, 스페이서(550)에 의해서 노출되는 하부의 패드 산화막(200) 부위를 제거한다. 이때, 습식 식각 과정이 사용될 수 있다. 이때, 스페이서(550) 아래의 스페이서(550)에 의해 가려지는 패드 산화막(200) 부위(250)는 잔류하게 되며, 이러한 스페이서(550)의 도입에 의해서, 트렌치(150)의 모서리 부분의 각화 현상을 억제할 수 있다.
이와 같이 트렌치(150)의 모서리 부위의 각화 현상이 방지됨에 따라, 우수한 반도체 소자의 특성을 확보할 수 있고, 후속 공정의 반복되는 세정 공정 및 식각 공정에 의한 모트 발생에 대해 내성을 가질 수 있다. 이에 따라, 소자 분리막(400)에 의해 설정되는 반도체 기판(100) 영역, 즉, 활성 영역 상에 형성되는 트랜지스터의 특성에서, 동작 전압 이하에서 이상 전류를 흐르게 하는 험프 현상을 효과적으로 방지할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, STI의 측면에 스페이서를 형성하여, 트렌치 모서리 부분의 각화 현상을 억제시킴으로써, 우수한 반도체 소자의 특성을 확보할 수 있다. 또한, 후속 공정의 반복되는 세정 공정 및 식각 공정에 대한 모트(moat) 내성이 강해, 이를 통해 트랜지스터 특성에서 동작 전압 이하에서 이상 전류를 흐르게 하는 험프 현상을 방지할 수 있다.

Claims (2)

  1. 반도체 기판 상에 완충 산화막 및 하드 마스크용 질화막을 순차적으로 형성하는 단계;
    상기 질화막 상에 사진 식각 공정을 수행하여 상기 반도체 기판에 트렌치(trench)를 형성하는 단계;
    상기 트렌치를 채우는 매립 산화막을 형성한 후, 상기 질화막을 연마 종료로 사용하는 화학적 기계적 연마를 이용하여 소자 분리막을 형성하는 단계;
    노출된 상기 질화막을 제거하는 단계;
    노출된 상기 소자 분리막의 상측 표면 및 측면 부위를 덮은 질화막(Si3N4 layer) 스페이서층을 100 내지 200 Å 두께로 형성하는 단계;
    상기 질화막 스페이서층을 이방성 건식 식각하여 상기 소자 분리막의 노출된 측면을 덮는 스페이서를 형성하는 단계; 및
    노출된 상기 완충 산화막 부위를 선택적으로 제거하는 단계를 포함하는 얕은 트렌치 소자 분리 제조 방법.
  2. 삭제
KR1020030095852A 2003-12-23 2003-12-23 얕은 트렌치 소자 분리 제조 방법 KR100552852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030095852A KR100552852B1 (ko) 2003-12-23 2003-12-23 얕은 트렌치 소자 분리 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095852A KR100552852B1 (ko) 2003-12-23 2003-12-23 얕은 트렌치 소자 분리 제조 방법

Publications (2)

Publication Number Publication Date
KR20050065742A KR20050065742A (ko) 2005-06-30
KR100552852B1 true KR100552852B1 (ko) 2006-02-22

Family

ID=37256897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095852A KR100552852B1 (ko) 2003-12-23 2003-12-23 얕은 트렌치 소자 분리 제조 방법

Country Status (1)

Country Link
KR (1) KR100552852B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643468B1 (ko) * 2005-12-01 2006-11-10 동부일렉트로닉스 주식회사 절연막 스페이서가 형성된 비휘발성 메모리 소자 및 그제조 방법

Also Published As

Publication number Publication date
KR20050065742A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
JP4037597B2 (ja) トレンチ素子分離方法
KR100552852B1 (ko) 얕은 트렌치 소자 분리 제조 방법
KR100325609B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR101024335B1 (ko) 반도체 소자의 소자 분리막 형성방법 및 이를 이용한게이트 산화막 형성방법
KR100420701B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100779398B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101004805B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100524916B1 (ko) 반도체 집적회로의 트렌치 소자분리방법
KR100439105B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100455093B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100703841B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR100984855B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100984854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100475718B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100572211B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100967672B1 (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100545211B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100525916B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100595854B1 (ko) 반도체 소자 제조 방법
KR100944667B1 (ko) Ｓｔｉ 에지 모트 방지 방법
KR20020003031A (ko) 반도체소자의 소자분리막 형성 방법
KR20030049604A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee