CN102122629B - 制作sti的衬氧化层的方法 - Google Patents
制作sti的衬氧化层的方法 Download PDFInfo
- Publication number
- CN102122629B CN102122629B CN 201010022570 CN201010022570A CN102122629B CN 102122629 B CN102122629 B CN 102122629B CN 201010022570 CN201010022570 CN 201010022570 CN 201010022570 A CN201010022570 A CN 201010022570A CN 102122629 B CN102122629 B CN 102122629B
- Authority
- CN
- China
- Prior art keywords
- temperature
- oxide layer
- flow
- sti
- lining oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本发明提供了一种制作STI的衬氧化层的方法，包括以下步骤：将腔室的温度升高到使硅氧化的温度即第一温度，当到达第一温度时，向腔室内通入第一流量的氧气；将所述腔室的温度继续升高到第二温度，并减小氧气的流量到第二流量，并向所述腔室内通入氮气；降低所述腔室的温度，并继续通入氮气及第二流量的氧气。本发明减少基底沟槽表面的拐角处的孔洞缺陷。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种制作STI的衬氧化层的方法。
背景技术
浅槽隔离(Shallow Trench Isolation：STI)是目前半导体集成芯片常用的隔离技术。在半导体器件之中制作浅沟槽，然后在浅沟槽中填充绝缘物，形成STI，达到绝缘隔离的目的。STI结构的形成通常是先在半导体基底上沉积一层氮化硅层，然后图案化此氮化硅层形成硬掩膜，接着蚀刻基底，形成陡峭的沟槽。最后在沟槽中填入绝缘物形成STI结构。目前浅槽中的绝缘物通常采用氧化硅，浅槽中的氧化硅的填充通常分两步进行，进行衬氧化层(Lining Oxide)的生长和主氧化物的沉积。STI衬氧化层是在密封腔室内形成，包括步骤：
第一步，是把产品晶片放进入热氧化炉管，在200sccm的O2的作用下，温度从500℃缓慢升高到1000℃，在1000℃的条件下，O2的流量更改为10slm来进行热氧化层的生长，当厚度生长到100埃的时候，停止O2的供应，再通进去10slm的N2，同时开始降温从1000℃降到500℃。然后等晶片冷却后，把晶片拿出炉管进行膜厚的测量，可准确控制其膜厚度在100埃。在这样的过程和条件下，我们完成了晶片的热氧化过程。可参考图1所示的高温热氧化的温度曲线。
第二步，把上面完成热氧化过程的晶片再放进入同一根炉管，在10slmN2的作用下，温度从700℃缓慢升高到1100℃，然后在1100℃和10slm N2的条件下，对晶片进行二个小时的退火。完成后，在10slm N2的条件下，缓慢地把炉管温度从1100℃降到700℃。然后等晶片冷却后，再把晶片从炉管中拿出。在这样的过程和条件下，我们完成了晶片的高温退火的过程。可参考下图2所示的高温热退火的温度曲线。
上面形成STI热氧化和高温thermal anneal的过程，就会在硅和SiO2的界面生成SiO的气态不稳定物质。由于氧化层的厚度在STI corner的地方太薄，只有4到5nm，这种不稳定的物质会在1100℃N2的环境下，从氧化层中爆裂出来，导致了AA damage的缺陷，
在对90nm工艺中，利用上述方法得到的产品测试，发现在做完STI整个工艺流程之后，发现每片产品都出现了10到50个STI拐角(corner)，如图3所示，有爆炸开的缺陷，我们称之为AA damage缺陷，最终导致产品电性不稳，良率和可靠性降低。
发明内容
本发明解决的技术问题是减少基底沟槽表面的拐角处的孔洞缺陷。
为了解决上述问题，本发明提供了一种制作STI的衬氧化层的方法，包括以下步骤：将腔室的温度升高到使硅氧化的温度即第一温度，当到达第一温度时，向腔室内通入第一流量的氧气；将所述腔室的温度继续升高到第二温度，并减小氧气的流量到第二流量，并向所述腔室内通入氮气；降低所述腔室的温度，并继续通入氮气及第二流量的氧气。
优选的，所述第一温度的持续时间为0.5分钟至30分钟。
优选的，所述第一温度为800℃至1050℃。
优选的，所述第一流量为5slm至30slm。
优选的，所述第二温度为1050℃至1150℃。
优选的，所述第二温度的持续时间为30分钟至300分钟。
优选的，所述第二流量为3sccm至200sccm。
优选的，所述氮气流量为5slm至30slm。
优选的，将腔室的温度升高到使硅氧化的温度即第一温度步骤前还包括：
向所述腔室内通入流量为180sccm至220sccm的O2，并且腔室温度从400℃至600℃升高到第一温度。
与现有技术相比，本发明主要具有以下优点：
本发明通过将腔室的温度升高到使硅氧化的温度即第一温度，当到达第一温度时，向腔室内通入第一流量的氧气；将所述腔室的温度继续升高到第二温度，并减小氧气的流量到第二流量，并向所述腔室内通入氮气；降低所述腔室的温度，并继续通入氮气及第二流量的氧气。从而使得在升温退火的步骤中可以继续形成二氧化硅层到所需厚度，并且由于退火的步骤中通入了氧气因此抑制了一氧化硅的生成，较少了基底沟槽表面的拐角处的孔洞缺陷。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图2为现有的制作STI的衬氧化层的方法中的温度变化示意图；
图3为现有的制作STI的衬氧化层的方法形成的半导体器件的测试图；
图4为现有的制作STI的衬氧化层的方法形成缺陷原理示意图；
图5本发明的制作STI的衬氧化层的方法流程图；
图6为本发明的制作STI的衬氧化层的方法中的温度变化示意图；
图7为现有的制作STI的衬氧化层的方法形成的半导体器件缺陷图；
图8为本发明的制作STI的衬氧化层的方法形成的半导体器件缺陷图。
具体实施方式
由背景技术可知，在对90nm工艺中，利用现有的方法得到的产品测试，发现在做完STI整个工艺流程之后，发现每片产品都出现了10到50个STI拐角(corner)有爆炸开的缺陷，我们称之为AA damage缺陷。
同时从TEM(透视电镜)切片的图中可以明显地看出，问题是出在形成STI Oxide(衬氧化层)的时候，可以看到，硅衬底有明显被破坏的现象。发明人经过大量研究，找到了这种缺陷的形成机制：在传统的利用扩散技术生成的SiO2过程中，如果O2的分压足够的小，温度足够高的情况下，例如图4所示的曲线表示的条件下，在Si和SiO2的界面会生成一种SiO的气态不稳定的物质。这种物质在高温下会从SiO2中钻出，然后就会把整个SiO2和Si的衬底全部破坏掉，形成了这种特殊的缺陷。我们还从TEM的分析可以看到，这种缺陷都是发生在STI OX corner(衬氧化层拐角)的地方，如图3所示，在STI的底部和顶部的角部。这是由于SiO2生长过程中的阶梯覆盖效应(Step coverage)的影响，拐角的地方都会比侧壁部分薄，拐角地方的厚度只有4nm到5nm，而侧壁的地方的厚度却有10nm以上，所以AA damage的缺陷很容易在STI OX corner的地方产生。
发明人经过分析认为STI OX是在氧气非常充足的情况下生长，而生长之后的退火是在高温纯氮气缺氧气的环境中进行，所以这种缺陷是在二氧化硅薄膜生成之后的退火之后产生的。由于AA damage缺陷是晶片在退火高温缺氧的环境下形成SiO气态不稳定物，其在STI corner爆出来而产生的。
因此发明人想到在高温富氧的情形下进行退火，使SiO气态不稳定物生成SiO2固定下来，从而抑制了AA damage缺陷的产生。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图5为本发明的制作STI的衬氧化层的方法流程图，图6为本发明的制作STI的衬氧化层的方法中的温度变化示意图，其中步骤S10的时间为t2至t3，步骤S20的时间为t3至t4，步骤S30的的时间为t4至t5。下面参考图2和图3对本发明进行说明。
针对特征尺寸为90nm的制程，STI的衬氧化层制作是在密封腔室内在蚀刻好的硅基底上直接氧化制作，本发明的制作STI的衬氧化层的方法包括以下步骤：
步骤10：将腔室的温度升高到使硅氧化的温度即第一温度，当到达第一温度时，向腔室内通入第一流量的氧气。
具体的，使密封腔室内的温度升高，例如使用炉管加热，使腔室内的温度升高到使硅氧化的温度，即第一温度，并同时或升温之后向腔室内通入第一流量的氧气。第一温度可以为800℃至1050℃，第一流量可以为5slm至30slm。例如当第一温度为1000℃时，第一流量可以为20slm。
在本实施例中，首先把产品晶片放在热氧化炉管，在200sccm的O2的作用下，温度从400℃至600℃，例如500℃缓慢升高到第一温度，例如1000℃。
然后，在第一温度，即1000℃的条件下，O2的流量更改为第一流量，例如10slm，来进行热氧化层的生长，直到厚度生长到90埃，例如第一温度的持续时间为0.5分钟至30分钟。
S20：将所述腔室的温度继续升高到第二温度，并减小氧气的流量到第二流量，并向所述腔室内通入氮气。
通常在生成二氧化硅之后要进行退火，从而使得生成的二氧化硅更加致密，和衬底结合的更好。退火通常是在惰性气体氛围中进行，但是本发明的发明人发现一种退火步骤在氮气的退火环境下进行的工艺，在基底沟槽表面的拐角处容易形成一氧化硅，而一氧化硅为气态，因此在后续沉积主氧化硅层或其它膜层的时候，容易爆裂，从而在基底沟槽表面的拐角处容易形成孔洞缺陷。因此本发明中利用下列步骤，在退火的同时还继续生成部分的二氧化硅层。
具体的，在本实施例中，第二温度为1050℃至1150℃。当衬氧化层厚度生长到90埃的时候，开始缓慢升温从第一温度，例如1000℃，升高到第二温度，例如1100℃，在这个过程当中，O2的流量从第一流量，例如10slm更改为第二流量，第二流量为3sccm至200sccm，例如20sccm，然后在1100℃的条件下，同时通有5slm至20slm的N2，例如通入10slm N2和20sccm的O2进行高温的退火，退火时间为30分钟至300分钟，例如两个小时。
第二温度下一方面温度升高可以达到退火的目的，并且因为在退火的同时向密封腔室内通入惰性气体和氧气，因此可抑制氧气与形成的二氧化硅反应生成一氧化硅。因此有效抑制在硅基底上制作的浅槽表面拐角处一氧化硅的形成，可有效避免因一氧化硅的形成导致的有源区缺陷。
另一方面，氧气要继续和硅衬底反应形成二氧化硅。
S30：降低所述腔室的温度，并继续通入氮气及第二流量的氧气。
现有技术中，退火步骤会通入惰性气体，由于在降温的过程中，温度从第二温度，例如1100℃降低下来，在缺氧的环境中，二氧化硅也比较容易和硅衬底形成一氧化硅，因此在本发明中在升温退火步骤完成后，降温的过程中，继续通入第二流量的氧气和惰性气体。
具体的，在10slm N2和20sccm的O2条件下，缓慢把炉管温度从1100℃降到500℃，再等晶片冷却后，把晶片拿出炉管进行膜厚的测量，可准确控制厚度在100埃。
在这样的过程和条件下，我们同时完成了晶片的热氧化形成衬氧化层过程和高温退火过程。可参考如图6所示的热氧化过程和高温退火过程的共同温度曲线。
对于这个本发明的反应条件，高温热氧化和高温热退火合并成在一个制程中完成，并且在退火及前后的升降温过程当中始终有20sccm的氧气的存在，因此这样一个反应就会使O2跟SiO的气态不稳定物发生反应形成SiO2固定下来，从而没有SiO不稳定的物质爆裂出来的现象。
从而，有效抑制在退火结束后的降温过程中，硅基底上制作的浅槽表面拐角处一氧化硅的形成，可有效避免因一氧化硅的形成导致的有源区缺陷。
另外，在该步骤中，氧气要继续和硅衬底反应形成二氧化硅，因此结合步骤S10热氧化形成二氧化硅层的步骤和步骤S20的退火步骤，使得在步骤S30之后形成的二氧化硅层的厚度和现有技术中形成的二氧化硅层的厚度接近，满足后续工艺的要求，例如在步骤S30之后形成的二氧化硅层的厚度为100埃。
对比采用相同的生长温度、氧气流量、退火温度、退火时间以及退火气体氮气流量下，本发明STI的衬氧化层的制作方法与传统STI的衬氧化层制作方法形成的衬氧化层对STI的覆盖率更好。图7为现有的制作STI的衬氧化层的方法形成的半导体器件缺陷图；图8为本发明的制作STI的衬氧化层的方法形成的半导体器件缺陷图，其中黑点为缺陷，从图7和图8可以看出，针对特征尺寸为90nm的制程，本发明可以将生产良率提高5.0％到10％。
而且本发明将部分的热氧化和退火步骤一起进行，从而大大节约了生产时间。
本发明制作的STI衬氧化层可有效解决传统STI的衬氧化层制作导致的有源区缺陷，显著提高衬氧化层的覆盖率。随着半导体制程不断向更小的特征尺寸发展，由90nm到65nm，逐渐发展到45nm，制作的STI的衬氧化层的厚度是在不断减小的，随着制作的STI的衬氧化层厚度的变化，制作衬氧化层流量、氮气的流量和制作时间也会作相应变化。因此，本发明实施例例举的具体制作工艺数据不作为对本发明的限制。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种制作STI的衬氧化层的方法，其特征在于，包括以下步骤：
将腔室的温度升高到使硅氧化的温度即第一温度，当到达第一温度时，向腔室内通入第一流量的氧气；
将所述腔室的温度继续升高到第二温度，并减小氧气的流量到第二流量，并向所述腔室内通入氮气；
降低所述腔室的温度，并继续通入氮气及第二流量的氧气。
2.根据权利要求1所述的制作STI的衬氧化层的方法，其特征在于，所述第一温度的持续时间为0.5分钟至30分钟。
3.根据权利要求2所述的制作STI的衬氧化层的方法，其特征在于，所述第一温度为800℃至1050℃。
4.根据权利要求1所述的制作STI的衬氧化层的方法，其特征在于，所述第一流量为5slm至30slm。
5.根据权利要求1所述的制作STI的衬氧化层的方法，其特征在于，所述第二温度为1050℃至1150℃。
6.根据权利要求1所述的制作STI的衬氧化层的方法，其特征在于，所述第二温度的持续时间为30分钟至300分钟。
7.根据权利要求1所述的制作STI的衬氧化层的方法，其特征在于，所述第二流量为3sccm至200sccm。
8.根据权利要求1所述的制作STI的衬氧化层的方法，其特征在于，所述氮气流量为5slm至30slm。
9.根据权利要求1所述的制作STI的衬氧化层的方法，其特征在于，
将腔室的温度升高到使硅氧化的温度即第一温度步骤前还包括:
向所述腔室内通入流量为180sccm至220sccm的O2，并且腔室温度从400℃至600℃升高到第一温度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010022570 CN102122629B (zh) | 2010-01-08 | 2010-01-08 | 制作sti的衬氧化层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010022570 CN102122629B (zh) | 2010-01-08 | 2010-01-08 | 制作sti的衬氧化层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102122629A CN102122629A (zh) | 2011-07-13 |
| CN102122629B true CN102122629B (zh) | 2013-06-19 |
Family
ID=44251147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010022570 Active CN102122629B (zh) | 2010-01-08 | 2010-01-08 | 制作sti的衬氧化层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102122629B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681449A (zh) * | 2012-09-13 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离区的方法 |
| CN106158601A (zh) * | 2015-03-26 | 2016-11-23 | 比亚迪股份有限公司 | SiC基器件的栅介质层结构及栅介质层的形成方法 |
| CN107393864A (zh) * | 2017-08-29 | 2017-11-24 | 睿力集成电路有限公司 | 一种隔离结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444541B1 (en) * | 2000-08-14 | 2002-09-03 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step |
| CN1494125A (zh) * | 2002-10-30 | 2004-05-05 | 矽统科技股份有限公司 | 浅沟槽隔离结构的形成方法 |
| US6817903B1 (en) * | 2000-08-09 | 2004-11-16 | Cypress Semiconductor Corporation | Process for reducing leakage in an integrated circuit with shallow trench isolated active areas |
| CN101567329A (zh) * | 2008-04-24 | 2009-10-28 | 中芯国际集成电路制造(上海)有限公司 | 一种制作sti的衬氧化层的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567352B1 (ko) * | 2003-12-31 | 2006-04-04 | 동부아남반도체 주식회사 | 반도체 소자의 소자분리막 형성방법 |
-
2010
- 2010-01-08 CN CN 201010022570 patent/CN102122629B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6817903B1 (en) * | 2000-08-09 | 2004-11-16 | Cypress Semiconductor Corporation | Process for reducing leakage in an integrated circuit with shallow trench isolated active areas |
| US6444541B1 (en) * | 2000-08-14 | 2002-09-03 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step |
| CN1494125A (zh) * | 2002-10-30 | 2004-05-05 | 矽统科技股份有限公司 | 浅沟槽隔离结构的形成方法 |
| CN101567329A (zh) * | 2008-04-24 | 2009-10-28 | 中芯国际集成电路制造(上海)有限公司 | 一种制作sti的衬氧化层的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102122629A (zh) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100390965C (zh) | 在闪存装置的栅极间形成介电层的方法 | |
| TWI676273B (zh) | 磊晶層和三維反及記憶體的形成方法、退火設備 | |
| CN102122629B (zh) | 制作sti的衬氧化层的方法 | |
| CN110896022B (zh) | 半导体结构中氧化层的形成方法 | |
| CN102437083A (zh) | 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法 | |
| WO2005083795A8 (ja) | 半導体装置の製造方法及びプラズマ酸化処理方法 | |
| CN103681288A (zh) | 高可靠性的低温栅氧化层生长工艺 | |
| US20080124899A1 (en) | Method of improving a surface of a semiconductor substrate | |
| JP5891597B2 (ja) | 半導体基板または半導体装置の製造方法 | |
| KR20010009810A (ko) | 실리콘-게르마늄 에피택셜층을 이용한 트렌치 소자분리방법 | |
| CN102201361A (zh) | 一种有效减少位错的方法及一种半导体器件 | |
| WO2022028159A1 (zh) | 氧化层、半导体结构及其制作方法 | |
| US6962728B2 (en) | Method for forming ONO top oxide in NROM structure | |
| CN101452909B (zh) | 接触孔层间膜上刻蚀接触孔的方法 | |
| KR100447256B1 (ko) | 반도체 소자의 제조 방법 | |
| CN103531454A (zh) | 半导体器件制造方法 | |
| JP5039396B2 (ja) | 半導体装置の製造方法 | |
| JP2006210463A (ja) | 半導体装置及びその製造方法 | |
| TWI841055B (zh) | 半導體結構的形成方法 | |
| CN102074466A (zh) | 栅极制造方法 | |
| CN102299064B (zh) | 栅结构氧化的方法 | |
| CN102623304A (zh) | 适用于纳米工艺的晶圆及其制造方法 | |
| KR100523169B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2011171424A (ja) | 成膜方法、半導体装置の製造方法及び半導体装置 | |
| KR100549584B1 (ko) | 반도체 소자의 절연막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121120 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121120 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |