KR100749298B1 - 반도체 메모리 카드, 액세스 장치 및 액세스 방법 - Google Patents

반도체 메모리 카드, 액세스 장치 및 액세스 방법 Download PDF

Info

Publication number
KR100749298B1
KR100749298B1 KR1020067001319A KR20067001319A KR100749298B1 KR 100749298 B1 KR100749298 B1 KR 100749298B1 KR 1020067001319 A KR1020067001319 A KR 1020067001319A KR 20067001319 A KR20067001319 A KR 20067001319A KR 100749298 B1 KR100749298 B1 KR 100749298B1
Authority
KR
South Korea
Prior art keywords
access
semiconductor memory
information
memory card
card
Prior art date
Application number
KR1020067001319A
Other languages
English (en)
Other versions
KR20060055518A (ko
Inventor
다쿠지 마에다
신지 이노우에
요시호 고토
쥰 오하라
마사히로 나카니시
쇼이치 쥬지타
도모아키 이즈미
데츠시 가사하라
가즈아키 다무라
기미노리 마츠노
고이치 호리우치
마나부 이노우에
마코토 오치
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20060055518A publication Critical patent/KR20060055518A/ko
Application granted granted Critical
Publication of KR100749298B1 publication Critical patent/KR100749298B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

반도체 메모리 카드내에 카드정보 격납부를 설치하고, 반도체 메모리 카드의 액세스 조건이나 액세스 속도 등의 액세스 성능에 관한 정보를 보유한다. 또, 보유한 정보를 액세스 장치가 반도체 메모리 카드로부터 취득하고, 파일 시스템의 제어에 사용할 수 있게 한다. 이것에 의해 사용하는 반도체 메모리의 특성이나 관리방법의 차이에 관계 없이 액세스 장치, 반도체 메모리 카드의 처리를 최적화 하고, 액세스 장치로부터 반도체 메모리 카드에 대해 고속의 액세스를 실현할 수 있다.
액세스 장치, 반도체 메모리 카드, 호스트 인터페이스부, 불휘발성 메모리, 콘트롤러, 카드 정보 격납용의 메모리, 반도체 메모리 카드

Description

반도체 메모리 카드, 액세스 장치 및 액세스 방법{SEMICONDUCTOR MEMORY CARD, AND ACCESSING DEVICE AND METHOD}
본 발명은 반도체 메모리 카드, 및 반도체 메모리 카드에 액세스하는 액세스 장치 및 액세스 방법에 관한 것이다.
음악 콘텐츠나, 영상 데이터 등의 디지털 데이터를 기록하는 기록매체에는, 자기디스크, 광디스크, 광자기 디스크 등, 여러 종류가 존재한다. 이들 기록매체의 1종류인 반도체 메모리 카드는 기록 소자로서 플래쉬 ROM 등의 반도체 메모리를 사용하고 있어, 기록매체의 소형화를 도모할 수 있으므로, 디지털 스틸 카메라나 휴대전화 단말 등, 소형의 휴대기기를 중심으로 급속하게 보급되고 있다.
반도체 메모리 카드에 격납된 데이터는 파일 시스템에 의해 관리되고 있고, 유저는 격납된 데이터를 파일로서 용이하게 다룰 수 있다. 종래 사용되고 있는 파일 시스템으로서, ISO/IEC9293, "lnformation Technology-Volume and file structure of disk cartridges for information", 1994년, 에 개시되어 있는 FAT 파일 시스템이 있다. 또 OSTA Universal Disk Format Specification Revision 1. 50, 1997년, 에 기재되어 있는 UDF(Universal Disk Format)나, NTFS(New Technology File System) 등이 존재한다. 이들 파일 시스템에 의해 데이터가 관리 된 반도체 메모리 카드는, 동일한 파일 시스템을 해석하는 기기 사이에서 파일을 공유할 수 있기 때문에, 기기 사이에서 데이터를 주고 받는 것이 가능하게 된다.
파일 시스템에서는, 데이터를 기록하는 정보기록 영역을, 최소 액세스 단위인 섹터, 및 섹터의 집합인 클러스터로 분할하여 관리하고, 1개 이상의 클러스터를 파일로서 관리한다. 파일에 포함되는 데이터가 격납되는 영역은, 빈 영역부터 클러스터 단위로 할당되고, 1개의 파일에 포함되는 데이터가 반드시 연속 영역에 격납된다고는 할 수 없다. 연속 영역에 격납되지 않은 파일을 읽기 쓰기 하는 경우, 읽기 쓰기 동안에 시크 동작이 발생하기 때문에, 연속 영역에 격납된 파일에 비해, 읽기 쓰기 속도가 저하된다는 문제가 있었다.
종래, 호스트 기기, 예를 들면 동화상 기록 카메라 등이 리얼타임으로 반도체 기록매체에 데이터의 기입 처리를 행하는 경우, 반도체 기록매체의 사용상태, 즉, 내부 데이터 기록영역의 상태에 따라, 데이터 고쳐 쓰기 처리가 데이터 받아들임 처리에 추종할 수 없게 되는 경우가 있었다. 그 결과, 데이터의 고쳐 쓰기를 할 수 없게 되어, 동화상 스트림이 도중에 끊어지는 등의 문제가 발생하는 경우가 있었다.
종래, 이러한 문제를 해결하는 방법으로서, 예를 들면 일본 특개 2002-29101호 공보에, 화상처리 장치에서 원고 1페이지분의 데이터가 연속 영역에 격납되도록 데이터 기입을 제어하는 방법이 제안되어 있다. 이 종래의 방법에서는, 데이터 기입 시에 고정 길이의 연속 영역에 반드시 데이터를 기입함으로써 데이터 읽어들임시에 일정한 처리시간에 처리가 완료하는 것을 보증할 수 있게 하고 있다.
또 일본 특개소 63-228281호에는 메모리 카드에 있어서 호스트 기기가 메모리 카드로부터 메모리의 종별이나 메모리 용량, 메모리 속도를 취득할 수 있도록 한 메모리 카드가 개시되어 있다. 또 일본 특개평 1-76316호, 일본 특개평 7-320018호에는, 메모리카드의 내부에 복수의 전송속도를 보유하고, 호스트로부터의 지시에 따라 전송속도를 전환하도록 한 메모리 카드가 개시되어 있다.
그렇지만, 상기의 종래 기술에는 다음과 같은 문제점이 있다. 종래의 제어방법에서는, 화상처리 장치의 처리 단위인 원고 1페이지분의 데이터 사이즈를 연속 영역의 단위로서 사용하고 있다. 즉, 어플리케이션이 취급하는 데이터에 알맞은 사이즈를 기초로, 연속 영역의 단위를 결정하고 있다. 이 방법은, 기록매체로의 기입 단위의 차에 의해 기입 속도에 차가 발생하지 않는 기록매체에는 유효하다. 그렇지만, 반도체 메모리 카드에서는, 기입 단위가 기입 속도에 크게 영향을 주고, 또한 기입 단위와 기입 속도의 관계는 사용하는 반도체 메모리의 특성이나 관리방법에 따라 상이하기 때문에, 모든 반도체 메모리 카드에 있어서 최적인 액세스 방법은 일의적으로 정해지지 않아, 종래예와 같이 데이터 사이즈를 고정해도 모든 반도체 메모리 카드에 대하여 고속으로 액세스 할 수는 없다.
본 발명에서는 상기 문제점을 감안하여, 반도체 메모리 카드내에 반도체 메모리 카드의 액세스 성능에 관한 정보를 보유하고, 액세스 장치로부터 그 정보의 적어도 일부를 취득할 수 있도록 하는 것을 특징으로 한다. 액세스 장치는 그 취득한 정보를 기초로 파일 시스템의 처리내용을 변경함으로써, 반도체 메모리 카드에 대한 고속 액세스를 실현하는 것을 목적으로 한다.
본 발명에 의한 반도체 메모리 카드는 액세스 장치에 접속되어 사용되는 반도체 메모리 카드로서, 제어신호 및 데이터를 액세스 장치에 대해 송신하고, 액세스 장치로부터의 신호를 수신하는 호스트 인터페이스부와, 복수의 연속하는 섹터가 데이터 소거의 최소 단위인 소거 블록으로서 그룹화 되어, 어드레스 관리 정보 영역과 유저 데이터 영역을 포함하는 불휘발성 메모리와, 상기 불휘발성 메모리에 대한 데이터의 소거, 기입, 읽어내기를 제어하는 메모리 콘트롤러와, 상기 불휘발성 메모리의 액세스 성능에 관한 정보를 격납하는 카드정보 격납부를 포함하는 카드정보 격납용의 메모리와, 상기 인터페이스부를 통하여 얻어진 제어신호에 기초하여 각 부를 제어하는 동시에, 상기 카드정보 격납부의 데이터 액세스 성능에 관한 정보를 읽어 내어, 상기 액세스 장치에 전송하는 제어부를 구비하는 것을 특징으로 한다.
본 발명에 의한 액세스 장치는, 복수의 연속하는 섹터가 데이터 소거의 최소 단위인 블록으로서 그룹화 되어 있고, 격납된 데이터가 파일 시스템에 의해 관리되어 있는 반도체 메모리 카드에 액세스하는 액세스 장치로서, 장착된 상기 반도체 메모리 카드의 액세스 성능에 관한 정보를 상기 반도체 메모리 카드로부터 취득하는 카드 정보 취득부와, 상기 액세스 장치가 상기 반도체 메모리 카드에 액세스 할 때에 사용가능한 액세스 조건에 관한 정보와, 반도체 메모리 카드에 요구되는 액세스 속도에 관한 정보를 격납하는 카드 사용조건 격납부와, 상기 카드 정보 취득부가 취득한 상기 반도체 메모리 카드의 액세스 성능에 관한 정보와, 상기 카드 사용조건 격납부에 격납된 정보로부터, 액세스 조건을 결정하는 액세스 조건 결정부와, 상기 액세스 조건 결정부가 결정한 액세스 조건을 취득하고, 상기 액세스 조건에 적합한 파일 액세스를 행하는 파일 시스템 제어부와, 상기 파일 시스템 제어부로부터의 액세스 요구에 따라 상기 반도체 메모리 카드에 액세스하는 액세스 제어부를 구비하는 것을 특징으로 한다.
또한 본 발명에 의한 액세스 방법은, 복수의 연속하는 섹터가 데이터 소거의 최소 단위인 블록으로서 그룹화 되어 있고, 격납된 데이터가 파일 시스템에 의해 관리되어 있는 반도체 메모리 카드에 액세스 하는 액세스 방법으로서, 장착된 상기 반도체 메모리 카드의 액세스 성능에 관한 정보를 상기 반도체 메모리 카드로부터 취득하는 카드 정보 취득 스텝과, 상기 반도체 메모리 카드에 액세스 할 때에 사용가능한 액세스 조건에 관한 정보와, 반도체 메모리 카드에 요구되는 액세스 성능에 관한 정보를 격납하는 카드 사용조건 격납 스텝과, 상기 카드 정보 취득 스텝이 취득한 상기 반도체 메모리 카드의 액세스 성능에 관한 정보와, 상기 카드 사용조건 격납 스텝에서 격납한 정보로부터, 액세스 조건을 결정하는 액세스 조건 결정 스텝과, 상기 액세스 조건 결정 스텝에서 결정한 액세스 조건을 취득하고, 상기 액세스 조건에 적합한 파일 액세스를 행하는 파일 시스템 제어 스텝과, 상기 파일 시스템 제어 스텝으로부터의 액세스 요구에 따라 상기 반도체 메모리 카드에 액세스 하는 액세스 제어 스텝을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 격납한 데이터를 파일 시스템에 의해 관리하고 있는 반도체 메모리 카드, 및 반도체 메모리 카드에 액세스 하는 액세스 장치에 있어서, 반도체 메모리 카드내에 반도체 메모리 카드의 액세스 성능에 관한 정보를 보유하고, 그 정보를 기초로 액세스 장치측, 반도체 메모리 카드측중 어느 한쪽, 또는 양쪽의 처리를 최적화 함으로써, 반도체 메모리 카드에 대한 고속 액세스를 실현할 수 있다.
도 1은 본 발명의 실시예 1에 있어서의 반도체 메모리 카드, 및 액세스 장치를 도시한 설명도이다.
도 2는 본 발명의 실시예 1에 있어서의 소거 블록과 섹터와의 관계 예를 도시한 설명도이다.
도 3은 본 발명의 실시예 1에 있어서의 반도체 메모리 카드에의 소거 블록 배수 길이의 데이터 기입 처리를 도시한 플로차트이다.
도 4는 본 발명의 실시예 1에 있어서의 반도체 메모리 카드에의 1섹터분의 데이터 기입 처리를 도시한 플로차트이다.
도 5는 본 발명의 실시예 1에 있어서의 2장의 플래시 메모리를 사용한 반도체 메모리 카드의 구성 예를 도시한 설명도이다.
도 6은 본 발명의 실시예 1에 있어서의 2장의 플래시 메모리를 사용한 반도체 메모리 카드의 액세스 타이밍 예를 도시한 설명도이다.
도 7은 본 발명의 실시예 1에 있어서의 카드정보 격납부에 격납되는 정보를 도시한 설명도이다.
도 8은 본 발명의 실시예 1에 있어서의 제 1 방법에 관한 액세스 장치 내부 처리를 도시한 플로차트이다.
도 9는 본 발명의 실시예 1에 있어서의 제 1 방법에 관한 반도체 메모리 카드 내부처리를 도시한 플로차트의 일부이다.
도 10은 본 발명의 실시예 1에 있어서의 제 1 방법에 관한 반도체 메모리 카드 내부처리를 도시한 플로차트의 다른 일부이다.
도 11은 본 발명의 실시예 1에 있어서의 제 1 방법에 관한 액세스 조건, 액세스 속도값의 1예를 도시한 설명도이다.
도 12는 본 발명의 실시예 1에 있어서의 제 2 방법에 관한 액세스 장치 내부처리를 도시한 플로차트이다.
도 13은 본 발명의 실시예 1에 있어서의 제 2 방법에 관한 반도체 메모리 카드 내부처리를 도시한 플로차트이다.
도 14는 본 발명의 실시예 1에 있어서의 제 2 방법에 관한 액세스 조건, 액세스 속도값의 1예를 도시한 설명도이다.
도 15는 본 발명의 실시예 1에 있어서의 제 3 방법에 관한 액세스 장치 내부처리를 도시한 플로차트이다.
도 16은 본 발명의 실시예 1에 있어서의 제 3 방법에 관한 반도체 메모리 카드 내부처리를 도시한 플로차트이다.
도 17은 본 발명의 실시예 1에 있어서의 제 4 방법에 관한 액세스 장치 내부처리를 도시한 플로차트이다.
도 18은 본 발명의 실시예 1에 있어서의 제 4 방법에 관한 반도체 메모리 카 드 내부처리를 도시한 플로차트이다.
도 19는 본 발명의 실시예 1에 있어서의 제 5 방법에 관한 속도성능 레벨 판정기준 예를 도시한 설명도이다.
도 20은 본 발명의 실시예 1에 있어서의 제 6 방법에 관한 반도체 메모리 카드 내부처리를 도시한 플로차트이다.
도 21은 본 발명의 실시예 1에 있어서의 제 7 방법에 관한 액세스 장치 내부처리를 도시한 플로차트이다.
도 22는 본 발명의 실시예 1에 있어서의 제 7 방법에 관한 반도체 메모리 카드 내부처리를 도시한 플로차트이다.
도 23은 본 발명의 실시예 1에 있어서의 제 7 방법에 관한 액세스 성능 기초정보표 예를 도시한 설명도이다.
도 24는 본 발명의 실시예 1에 있어서의 제 7 방법에 관한 리드 처리, 라이트 처리에 있어서의 액세스 장치와 반도체 메모리 카드 사이의 액세스 타이밍 예를 도시한 설명도이다.
도 25는 본 발명의 실시예 1에 있어서의 제 7 방법에 관한 이레이즈 처리에 있어서의 액세스 장치와 반도체 메모리 카드 사이의 액세스 타이밍 예를 도시한 설명도이다.
도 26은 본 발명의 실시예 1에 있어서의 제 8 방법에 관한 단위시간당 처리가능한 데이터 사이즈를 사용한 액세스 성능표 예를 도시한 설명도이다.
도 27은 본 발명의 실시예 1에 있어서의 제 8 방법에 관한 단위 사이즈의 데 이터 처리에 필요한 시간을 사용한 액세스 성능표 예를 도시한 설명도이다.
도 28은 본 발명의 실시예 1에 있어서의 제 8 방법에 관한 액세스 성능표 예를 도시한 설명도이다.
도 29는 본 발명의 실시예 1에 있어서의 제 8 방법에 관한 액세스 장치 내부처리를 도시한 플로차트이다.
도 30은 본 발명의 실시예 1에 있어서의 제 8 방법에 관한 반도체 메모리 카드 내부처리를 도시한 플로차트이다.
도 31은 본 발명의 실시예 2에 있어서의 FAT 파일 시스템의 구성을 도시한 설명도이다.
도 32는 본 발명의 실시예 2에 있어서의 FAT 파일 시스템의 데이터 격납 예를 도시한 설명도이다.
도 33은 본 발명의 실시예 2에 있어서의 FAT 파일 시스템의 데이터 기입 처리를 도시한 플로차트이다.
도 34는 본 발명의 실시예 2에 있어서의 FAT 파일 시스템의 데이터 기입전의 상태를 도시한 설명도이다.
도 35는 본 발명의 실시예 2에 있어서의 FAT 파일 시스템의 데이터 기입후의 상태를 도시한 설명도이다.
도 36은 본 발명의 실시예 2에 있어서의 FS 액세스 단위 취득처리를 도시한 플로차트이다.
도 37은 본 발명의 실시예 2에 있어서의 제 1 방법에 관한 FS 액세스 단위를 사용한 포맷후의 파일 시스템의 구성 예를 도시한 설명도이다.
도 38은 본 발명의 실시예 2에 있어서의 제 2 방법에 관한 FS 액세스 단위를 사용한 파일 데이터 기입 처리를 도시한 플로차트이다.
도 39는 본 발명의 실시예 2에 있어서의 제 2 방법에 관한 데이터 배치 예를 도시한 설명도이다.
도 40은 본 발명의 실시예 2에 있어서의 제 3 방법에 관한 FS 액세스 단위를 사용한 디렉토리 영역 할당 처리를 도시한 플로차트이다.
도 41은 본 발명의 실시예 2에 있어서의 제 3 방법에 관한 FS 액세스 단위를 사용한 디렉토리 영역 할당 처리를 도시한 플로차트이다.
도 42는 본 발명의 실시예 2에 있어서의 제 3 방법에 관한 데이터 배치 예를 도시한 설명도이다.
도 43은 본 발명의 실시예 2에 있어서의 제 4 방법에 관한 FS 액세스 단위를 사용한 디플래그 처리전의 데이터 배치 예를 도시한 설명도이다.
도 44는 본 발명의 실시예 2에 있어서의 제 4 방법에 관한 FS 액세스 단위를 사용한 디플래그 처리후의 데이터 배치 예를 도시한 설명도이다.
도 45는 본 발명의 실시예 2에 있어서의 제 5 방법에 관한 FS 액세스 단위를 사용한 나머지 빈 영역 길이 취득처리를 도시한 플로차트이다.
도 46은 본 발명의 실시예 2에 있어서의 제 5 방법에 관한 데이터 배치 예를 도시한 설명도이다.
도 47은 본 발명의 실시예 2에 있어서의 반도체 메모리 카드 제어 LSI를 사 용한 액세스 장치의 다른 예를 도시한 설명도이다.
이하, 본 발명에 따른 반도체 메모리 카드, 액세스 장치 및 액세스 방법의 실시예에 대해, 도면을 참조하면서 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 반도체 메모리 카드와 액세스 장치를 도시하는 블럭도이다. 도 1에 있어서 액세스 장치(100)는 CPU(101), RAM(102), 슬롯(103), ROM(104)을 포함한다. ROM(104)에는 액세스 장치(100)를 제어하는 프로그램이 격납되어 있다. CPU(101)는 이 프로그램에 따라, RAM(102)을 일시기억영역으로서 사용하여 동작하는 제어부이다. 슬롯(103)은 반도체 메모리 카드(111)와 액세스 장치(100)와의 접속부이다. 제어신호 및 데이터는 슬롯(103)을 경유하여 액세스 장치(100)와 반도체 메모리 카드(111) 사이에서 송수신 된다. 또한 ROM(104)은, 어플리케이션 프로그램(105), 파일 시스템 제어부(106), 액세스 조건 결정부(107), 카드 정보 취득부(108), 액세스 제어부(109), 카드 사용조건을 격납하는 조건 격납부(110)를 포함한다.
한편, 반도체 메모리 카드(111)는, 호스트 인터페이스(I/F)부(112), CPU(113), RAM(114), ROM(115), 메모리 콘트롤러(116), 불휘발성 메모리(117), 제 1 메모리(118), 제 2 메모리(119)를 포함한다. 호스트 인터페이스부(112)는 액세스 장치(100)와 제어신호 및 데이터를 송수신 하는 인터페이스이다. ROM(115)에는 반도체 메모리 카드(111)를 제어하는 프로그램이 격납되어 있고, RAM(114)을 일시 기억영역으로서 사용하여, CPU(113)상에서 동작한다. 메모리 콘트롤러(116)는 반도체 메모리 카드(111)내의 데이터 기억영역인 불휘발성 메모리(117)를 제어하는 소자이다. 불휘발성 메모리(117)는 어드레스 관리 정보(130)와 유저 데이터(131)를 포함한다. 어드레스 관리 정보(130)는 불휘발성 메모리(117)내의 물리 어드레스와 액세스 장치(100)가 액세스에 사용하는 논리 어드레스와의 대응을 관리한 표이다. 유저 데이터(131)는 유저가 반도체 메모리 카드(111)에 기록한 데이터이다. 제 1 메모리(118)는 갱신가능한 불휘발성 메모리이며, 반도체 메모리 카드(111)의 액세스 성능에 관한 정보를 격납하는 카드정보 격납부(132)를 포함한다. 제 1 메모리(118)는 카드 정보 격납 메모리로서 사용된다. 제 2 메모리(119)는 갱신가능한 불휘발성 메모리이며, 반도체 메모리 카드(111)에 액세스하는 액세스 장치(100)에 관한 정보를 격납하는 호스트 정보 격납부(133)를 포함한다.
계속해서, 반도체 메모리 카드(111)의 데이터의 기록 소자인 불휘발성 메모리(117)에 사용하는 반도체 메모리의 특징에 대해 설명한다. 불휘발성 메모리(117)에 사용되는 반도체 메모리는, EEPROM 또는 플래쉬 ROM이라고 불리는 불휘발성 메모리(이하, 플래시 메모리라고 함)를 정보기록용의 소자로서 사용하고 있다. 대부분의 정보 기록매체에서 사용되는 NAND형의 메모리에는, 데이터를 기입하기 전에 일단 기입할 곳에 기록되어 있는 데이터를 소거하고, 미기록의 상태로 되돌리고나서 데이터를 기입하지 않으면 안된다는 특징이 있다.
여기에서 데이터를 소거하는 단위는 소거 블록이라고 불리고, 액세스의 최소 단위인 섹터(예를 들면 512 바이트)가 여러개 모인 블록으로서 관리되어 있다. 각 소거 블록은 통상, 2i(i는 0 이상의 정수)개의 복수의 섹터가 연속하는 영역이 데이터 소거의 최소 단위인 소거 블록으로서 그룹화되어 있다.
도 2는 플래시 메모리(FM)에 있어서의 소거 블록과 섹터와의 관계의 1예를 도시한 도면이다. 도 2의 예에서는, 소거 블록(EB)은 0∼(N-1)까지의 N블록으로 이루어지고, 1소거 블록은 예를 들면 128KB로 한다. 1개의 소거 블록은 256섹터로 구성 되어 있고, PSN=0∼(N-1)×256+255까지의 일련의 물리 섹터 번호 PSN이 붙여져 있다. 액세스는 섹터 단위로 행하는 것이 가능하지만, 기입에 앞서서 필요한 데이터의 소거처리는 소거 블록(128KB) 단위로 행해진다.
이 반도체 메모리 카드(111)에 있어서의 데이터 소거, 기입 처리의 예를, 도 3, 도 4를 사용하여 설명한다. 도 3에서는, 기입 처리의 1예로서, 소거 블록 배수 길이의 데이터를 기입하는 경우에 있어서의 반도체 메모리 카드(111) 내부의 처리수순을 도시한다.
도 3에 있어서의 데이터 기록처리에서는, 우선 액세스 장치(100)로부터 송신된 커맨드과 인수(引數)를, 호스트 인터페이스부(112)를 통하여 수신한다(S301). 다음에, 수신한 커맨드를 참조하고, 자신을 인식할 수 없는 부정 커맨드인지 아닌지를 판정한다(S302). 부정 커맨드인 경우, 액세스 장치(100)에 에러를 통지하고 처리를 종료한다(S303). 인식가능한 커맨드인 경우, 그 커맨드가 기입 커맨드인지 판정한다(S304). 기입 커맨드 이외인 경우, 각 커맨드에 대응한 다른 처리를 실시한다(S305). 기입 커맨드의 경우, 인수에 격납된 기입 위치, 기입 사이즈의 정보 로부터, 실제로 플래시 메모리에 데이터를 기입하는 소거 블록의 물리 어드레스를 결정한다(S306). 다음에 기입에 앞서, 메모리 콘트롤러(116)를 통하여, 플래시 메모리에 존재하는 S306에서 결정한 소거 블록에 존재하는 데이터를 소거한다(S307). 다음에 액세스 장치(100)로부터 1섹터분의 데이터를, 호스트 인터페이스부(112)를 통하여 수신한다(S308). 데이터의 수신을 완료하면, 수신한 1섹터분의 데이터를 메모리 콘트롤러(116)를 통하여 플래시 메모리에 기입한다(S309). 이렇게 하여 S308, S309의 데이터 수신, 기입 처리를 1소거 블록분의 데이터 기입이 완료될 때까지 반복 실시한다(S310). S306으로부터 S310까지의 1소거 블록분의 데이터 기입 처리를 액세스 장치(100)로부터 지정된 기입 사이즈분의 데이터 기입이 완료할 때까지 반복 실시한다(S311). 액세스 장치(100)로부터 지정된 기입 사이즈분의 데이터 기입이 완료된 경우 처리를 종료한다.
다음에 도 4는 1섹터의 데이터를 기입하는 경우에 있어서의 반도체 메모리 카드(111) 내부의 처리수순을 도시한다. 도 4에서의 데이터 기록처리에 있어서, 도 3의 처리와 다른 점은, S410에서 기입을 행하는 소거 블록에 포함되는 데이터중, 액세스 장치(100)로부터 데이터를 수신하는 1섹터 이외의 데이터를 S406에서 결정한 소거 블록에 기입하는 점이다. NAND형의 메모리에서는, 데이터 기입에 앞서 일단 데이터를 소거할 필요가 있고, 이 소거처리는 소거 블록 단위로밖에 행할 수 없다. 그 때문에 1섹터의 데이터를 기입하는 경우에도, 1소거 블록분의 데이터를 소거하고, 또한 S410의 처리와 같이 동일한 소거 블록에 포함되는 기존 데이터를 새로운 소거 블록으로 다시 쓸 필요가 있다.
도 3, 도 4에서 도시한 바와 같이 데이터 기록처리에서는, 크게 나누어서 커맨드 해석 처리, 데이터 소거 처리, 데이터 기입 처리 3개의 처리가 존재한다. 예를 들면, 커맨드 해석의 오버헤드에 3m초, 1섹터의 기입 처리에 200μ초, 1소거 블록(예를 들면 128KB)의 소거처리에 2m초 걸리는 플래시 메모리를 상정한다. 이 플래시 메모리에 대해 1소거 블록(128KB)분의 데이터의 기입에서는 도 3에 도시하는 처리가 실행되고, 커맨드 해석에 3m초, 소거 처리에 2m초, 기입 처리에 256×200μ초 걸려, 합계 56.2m초가 된다. 마찬가지로 1섹터(512B)분의 데이터의 기입에서는, 도 4에 도시하는 처리가 실행되어, 커맨드 해석에 3m초, 소거 처리에 2m초, 기입 처리에 200μ초+255×200μ초 걸려, 합계 56.2m초가 된다. 즉, 128KB의 데이터를 기입한 경우와 512B의 데이터를 기입한 경우에서 동일한 시간이 걸리게 된다. 이 예에서는 데이터전송시간 등을 고려하지 않고 극단적으로 성능차가 나오는 경우에 대해 설명했지만, 실제의 플래시 메모리에서도 소거 블록 단위로 기입을 행한 경우에 기입 시간이 짧아진다.
또, 반도체 메모리 카드(111)에서는, 기록소자로서 복수매의 플래시 메모리를 사용하는 경우가 있다. 도 5는, 불휘발성 메모리(117)에 2장의 플래시 메모리(FM0, FM1)를 사용한 반도체 메모리 카드(111)의 구성 예를 도시한 도면이다. 도 5에 도시하는 2장의 플래시 메모리는, 0_0∼1_(N-1)까지의 각 소거 블록이 256섹터로 구성되어 있고, 2장의 플래시 메모리에 존재하는 각 섹터에는, 256섹터 단위로 2장의 플래시 메모리가 번갈아 교체되도록 오름차순의 물리 섹터 번호 PSN이 부여되어 있다. 이 복수매의 플래시 메모리로 이루어지는 불휘발성 메모리(117)를 갖 는 반도체 메모리 카드(111)의 경우, 복수매의 플래시 메모리에 대해 병렬로 읽기 쓰기 처리를 행함으로써, 고속 액세스를 실현할 수 있다. 예를 들면 도 5의 예에 있어서는, 물리 섹터 번호 PSN 0부터 PSN 511까지의 512섹터에 데이터를 기입할 때에, 소거 블록 EB0_0, EB1_0의 2개의 소거 블록에 대해 병렬로 데이터를 기입함으로써 고속으로 데이터를 기입할 수 있다.
도 6은, 이 반도체 메모리 카드(111)에 대해 기입시의 타이밍을 도시하는 것이며, 도 6(a)는 1소거 블록의 기입시, 도 6(b)은 2소거 블록 병렬 기입시의 타이밍의 1예를 도시한다. 도 6에 있어서 T1은 1소거 블록의 기입 처리에 걸리는 시간을 나타낸다. 또, T1'+T2'은 2소거 블록의 병렬기입 처리에 걸리는 시간을 나타낸다. 즉, 1소거 블록씩 2회로 나누어서 데이터를 기입한 경우의 기입 처리 시간은 T1×2가 되고, 2소거 블록의 병렬기입을 행한 경우의 기입 처리 시간은 T1'+T2'이 된다. T1'은 플래시 메모리에 대한 기입을 수반하지 않는 처리에 걸리는 시간으로, 극히 적은 시간이 된다. 또, T2'은 2장의 플래시 메모리를 병렬로 기입하는 처리에 걸리는 시간이며, 1장의 플래시 메모리에 기입하는 T1의 처리에 비해 다소 시간은 걸리지만, T1의 2배의 시간까지는 걸리지 않는다. 그 때문에 도 6의 예에서는 반도체 메모리 카드(111)에 대하여 2소거 블록 단위로 기입한 경우에 기입 시간이 최단이 된다.
즉, 반도체 메모리 카드(111)에의 기입 시간은, 소거 블록의 크기에만 의존하는 것이 아니고, 반도체 메모리 카드(111)에 사용하는 플래시 메모리의 매수, 플래시 메모리의 관리방법 등에도 의존한다. 게다가 반도체 메모리 카드(111)의 세 대나 제조자의 차이에 따라, 반도체 메모리 카드(111)의 액세스 성능은 다르다.
그 때문에 본 실시예에서는, 반도체 메모리 카드(111)마다 다른 액세스 성능에 관한 정보를 반도체 메모리 카드(111)내에 보유하고, 액세스 장치(100)를 취득할 수 있도록 한다. 이것에 의해, 액세스 장치(100)가 각 반도체 메모리 카드(111)에 최적인 액세스 방법을 인식하고, 반도체 메모리 카드(111)에 고속으로 액세스 할 수 있도록 하고 있다.
계속해서, 본 실시예에 있어서의 카드 정보 격납부(132)에 대해서 상세하게 설명한다. 카드정보 격납부(132)는 반도체 메모리 카드(111)의 액세스 성능에 관한 정보를 격납하는 기억부이다. 도 7은, 카드정보 격납부(132)에 격납되는 정보의 1예를 도시한 도면이며, 제 1∼제 5 정보의 적어도 어느 하나가 격납된다. 이하, 정보의 종별 마다 각 항목에 대해 설명한다.
카드 정보에 포함되는 제 1 정보는 반도체 메모리 카드(111) 내부의 물리 특성에 관한 정보이다. 이 정보에는, 예를 들면 반도체 메모리 카드(111)에 사용하는 플래시 메모리의 종별, 메모리의 사용매수, 메모리에의 병렬 기입의 유무 등의 반도체 메모리의 관리방법, 플래시 메모리의 소거 블록 사이즈, 반도체 메모리 카드(111)내의 관리 블록 사이즈, 온도조건, 소비전력량, 전류값, 전압값, 카드 종별 정보 등이 포함된다. 카드 종별 정보는 반도체 메모리 카드(111)가 준거하는 규격의 버전이나 서포트하는 커맨드 셋 등 카드의 종류를 판별하기 위한 정보이다. 이들 정보는 병렬기입에 의한 처리 효율화에 영향을 미치는 플래시 메모리의 매수나, 반도체 메모리 카드(111)에 대한 최적의 처리 단위 사이즈에 영향을 미치는 소거 블록 사이즈 등, 반도체 메모리 카드(111)의 액세스 성능을 결정하는 점에서 기초가 되는 정보를 포함한다. 관리 블록 사이즈는 도 2에 도시하는 바와 같이 1장의 플래시 메모리로 이루어지는 경우에는 소거 블록 사이즈와 동일하고, 도 5에 도시하는 바와 같이 2장의 플래시 메모리로 이루어지는 경우에는 동시에 소거에 의해 가장 속도가 빨라지는 사이즈, 즉 소거 블록 사이즈의 2배가 된다. 게다가 다수의 플래시 메모리를 병렬로 사용하는 경우에는 병렬수×소거 블록 사이즈가 된다. 또한 제 1 정보로서는 이것들중 적어도 1개의 정보를 포함하는 것이면 된다.
카드 정보에 포함되는 제 2 정보는, 액세스 장치(100)로부터 반도체 메모리 카드(111)에 액세스 할 때의 액세스 조건에 관한 정보이다. 이 정보에는, 처리 종별, 처리 단위 사이즈, 처리 단위 경계, 처리 단위 시간, 액세스 방법, 시퀀셜 액세스(도면에서는 단지 SA라고 함)시의 최저 연속 영역 사이즈, 입력 클록 주파수, 비트 폭 등이 포함된다. 처리 종별이란 반도체 메모리 카드(111)에 대한 처리의 종별을 나타내고, 리드 처리, 라이트 처리, 이레이즈 처리 등이 존재한다. 더욱이 라이트 처리에는 이미 데이터가 기입되어 있는 위치에 데이터를 덮어 쓰기 하는 경우에 필요하게 되는 이레이즈 처리를 포함하는 기입 처리와, 데이터가 존재하지 않는 위치에 데이터를 기입하는 것 뿐인 처리 2종류가 존재한다. 처리 단위 사이즈는 반도체 메모리 카드(111)에 대한 1회의 처리의 사이즈이다. 처리 단위 경계는 처리 개시위치를 나타내는 정보이다. 처리 단위 경계는 처리 단위 사이즈내의 처리에 의해 가장 속도가 빨라지는 경계를 나타내고, 처리 단위 사이즈의 경계와 일치하고 있는 경우나, 그 중간지점부터의 처리도 허용하는 경우 등이 포함된다. 처 리 단위 경계는, 예를 들면 처리 단위 사이즈가 128KB의 경우, 그 처리 단위 사이즈와 일치하는 경우에는 128KB, 그 중간부터의 처리도 가능한 경우에는 64KB와 같이 표현된다. 먼저 설명한 바와 같이, 반도체 메모리 카드(111)에 대한 최적의 처리 단위 사이즈나 처리 단위 경계는, 반도체 메모리 카드(111) 내부에서 병렬처리 되는 플래시 메모리의 매수나 관리방법, 소거 블록 사이즈 등에 의존한다. 즉, 반도체 메모리 카드(111)내부에서 플래시 메모리가 병렬처리 되지 않는 경우에는, 플래시 메모리의 소거 블록 사이즈와 처리 단위 사이즈가 동일하다. 이때 처리 단위 경계가 이것들과 동일한 경우, 효율적으로 반도체 메모리 카드(111)에 액세스 하는 것이 가능하다. 한편, 복수매의 플래시 메모리가 병렬처리 되어 있는 경우에는, 병렬처리의 관리 블록 사이즈와 처리 단위 사이즈, 처리 단위 경계가 같을 경우에, 효율적으로 액세스하는 것이 가능하게 된다. 또, 반도체 메모리 카드(111)에 최적인 처리 단위 경계가 처리 단위 사이즈의 배수 길이로 되는 경우, 처리 단위 경계를 생략하고, 처리 단위 사이즈를 사용하여 경계를 결정하는 것도 가능하다.
처리 단위 시간은 액세스 성능을 표현할 때에 성능값의 측정기준이 되는 단위시간을 나타내는 정보이다. 액세스 방법은 액세스 장치(100)가 반도체 메모리카드(111)에 액세스 할 때의 어드레스 지정조건을 나타내고, 연속 영역에 액세스를 행하는 시퀀셜 액세스(SA), 불연속 영역에 액세스를 행하는 랜덤 액세스(RA) 등이 존재한다. 플래시 메모리가 병렬처리 되어 있는 반도체 메모리 카드(111)에 있어서, 병렬 처리가 가능한 관리 블록 사이즈 단위로 처리를 행하지 않고, 소거 블록 단위 등의 더욱 작은 단위로 분할하여 처리를 행한 경우에도, 연속한 영역에 대해 시퀀셜로 처리가 행해지면, 플래시 메모리의 관리방법에 따라서는, 어느 정도 고속 처리를 행할 수 있다. 그 때문에 시퀀셜 액세스시의 최저 연속 영역 사이즈는 시퀀셜 액세스시에 고속 액세스하기 위해서 필요한 최저 연속 영역의 크기를 나타낸다. 입력 클록 주파수는 액세스 장치(100)와 반도체 메모리 카드(111) 사이의 커맨드나 데이터의 송수신에 있어서의 기본 클록의 주파수를 나타내는 정보이다. 비트 폭은 액세스 장치(100)와 반도체 메모리 카드(111) 사이의 데이터 전송에 사용하는 신호선의 비트수를 나타내는 정보이며, 예를 들면 1비트, 4비트 등이다. 또한 제 2 정보로서는 이것들중 적어도 1개의 정보를 포함하는 것이면 된다.
카드 정보에 포함되는 제 3 정보는 반도체 메모리 카드(111)의 액세스 속도에 관한 정보이다. 이 정보에는, 반도체 메모리 카드(111)의 속도성능 레벨, 단위시간에 처리가능한 데이터 사이즈, 단위 사이즈의 처리를 행할 때에 걸리는 시간, 전송율, 카드 내부의 처리시간 등이 포함된다. 속도성능 레벨은, 예를 들면 플래시 메모리 카드의 속도제어를 예를 들면 고속, 중속, 저속 등 플래그를 사용하여 표현한 것이다. 또 단위 사이즈의 처리를 행할 때에 걸리는 시간은, 예를 들면 리드 처리, 라이트 처리, 이레이즈 처리 등의 각 처리시간 마다 평균값이나 최악값을 포함할 수 있다. 단위시간에 처리가능한 데이터 사이즈, 단위 사이즈당의 처리시간은, 후술하는 액세스 성능표로서 데이터를 보유하도록 해도 좋다. 더욱이 전송율에 관해서도 후술하는 바와 같이, 리드 처리, 라이트 처리, 이레이즈 처리의 각각의 평균값이나 최악값을 포함할 수 있다. 또 카드 내부처리 시간은 후술하는 바와 같이, 액세스 성능 기초정보표로서 기억시켜 둘 수 있다. 이들 정보는 모두 반 도체 메모리 카드(111)의 액세스 속도를 표현하는 정보이며, 표현방법만 다르다. 또한, 이들 액세스 속도에 관한 정보는 먼저 설명한 제 1 정보, 제 2 정보와 밀접하게 관계되어 있다. 예를 들면, 입력 클록 주파수가 낮을 경우, 반도체 메모리 카드에 입출력하는 데이터의 전송속도가 낮아져, 결과적으로 반도체 메모리 카드(111)의 액세스 성능이 낮아진다. 또, 반도체 메모리 카드(111)에 액세스하는 처리 단위 사이즈가 작으면, 소거 블록 단위에서의 액세스를 행할 수 없거나, 병렬 처리의 효과가 얻어지지 않는 등의 이유에 의해, 반도체 메모리 카드(111)의 액세스 속도가 낮아진다. 이와 같이 제 3 정보인 액세스 속도에 관한 정보는 제 1 정보, 제 2 정보에 관련지어진 정보가 격납되어 있다. 또한 제 3 정보로서는 이것들중 적어도 1개의 정보를 포함하는 것이면 된다.
카드 정보에 포함되는 제 4 정보는 반도체 메모리 카드(111)의 이상계(異常系) 처리에 관한 정보이다. 이 정보에는, 리드, 라이트 등의 각 처리에 있어서의 에러 발생 확률, 액세스 장치(100)가 커맨드를 반도체 메모리 카드(111)에 발행하고 나서 에러 통지를 받을때 까지의 시간의 최악값이 포함된다.
이들 정보는 액세스 장치(100)가 이상계 처리를 위해 필요로 하는 버퍼 사이즈의 추산 등을 행할 때에 사용된다. 또한 제 4 정보로서는 이것들중 적어도 1개의 정보를 포함하는 것이면 된다.
카드 정보에 포함되는 제 5 정보는 반도체 메모리 카드(111)의 액세스 성능에 관한 그밖의 정보이다. 이 정보에는, 속도성능 레벨 판정기준, 속도성능 레벨, 소비전력량 레벨이 포함된다. 제 5 정보로서는 이것들중 적어도 1개의 정보를 포 함하는 것이면 된다. 이들 정보의 상세는 이하에서 설명한다.
도 7에서는, 카드정보 격납부(132)에 포함될 가능성이 있는 정보로서, 이상 5종류의 정보를 든 것이다. 카드정보 격납부(132)는 이것들의 모든 정보를 격납해도 좋다. 또는 카드정보 격납부(132)는 액세스 장치(100)와 반도체 메모리 카드(111) 사이에서 최적인 액세스를 행하기 위해서 필요한 정보를 선택하여 격납해도 좋다. 이중 특히 본원의 특징적인 카드 정보는 제 2 액세스 조건에 관련되는 정보, 및 제 3 액세스 속도에 관련되는 정보이다.
실시예 1이 주안으로 하는 바는, 도 7에 도시하는 바와 같은 반도체 메모리 카드(111)의 액세스 성능에 관한 정보를 반도체 메모리 카드(111) 내부에 보유하고, 그 정보의 일부, 또는 모두를 액세스 장치(100)를 취득할 수 있도록 하고, 액세스 장치(100)로부터 반도체 메모리 카드(111)에 대해 최적인 액세스를 행할 수 있도록 하는 점이다. 이하에서는, 반도체 메모리 카드(111)에 대해 최적인 액세스를 행하기 위해서, 액세스 장치(100)가 반도체 메모리 카드(111)의 액세스 성능을 아는 제 1∼제 8 방법을 설명한다.
제 1 방법은, 액세스 장치(100)로부터의 요구에 따라, 반도체 메모리 카드(111)에 최적으로 액세스하기 위한 액세스 조건, 액세스 속도의 정보를 반도체 메모리 카드(111)가 되돌려 주는 방법인 이 방법에 대해서 도 8∼도 11을 사용하여 설명한다. 도 8은 본 방법에 있어서의 액세스 장치(100)측의 취득 수순을 도시한 도면, 도 9, 도 10은 반도체 메모리 카드(111)측의 처리 수순을 도시한 도면이며, 도 11은 결과적으로 반도체 메모리 카드(111)가 액세스 장치(100)에 되돌려 주는 액세스 조건, 액세스 속도 정보의 1예를 도시한 도면이다.
먼저 처음에 도 8을 사용하여 액세스 장치(100)측의 처리수순을 설명한다. 도 8에 있어서, 먼저 액세스 장치(100)는 반도체 메모리 카드(111)에 대하여, 반도체 메모리 카드(111)의 카드 종별 정보를 취득하기 위해서 카드 종별 취득 커맨드를 발행한다(S801). 다음에, 발행한 커맨드에 의해 반도체 메모리 카드(111)로부터 카드 종별 정보를 취득할 수 있었는지 판정한다(S802). 취득에 실패한 경우, 에러가 발생했다고 판단하고 처리를 종료한다(S803). 취득에 성공한 경우, 취득한 정보를 기초로, 반도체 메모리 카드(111)에 최적으로 액세스하기 위한 액세스 조건과, 그때의 액세스 속도값을 반도체 메모리 카드(111)로부터 취득하는 커맨드(최적 액세스 정보 취득 커맨드)에 대응한 반도체 메모리 카드(111)인지 판정한다(S804). 대응하고 있지 않는 반도체 메모리 카드(111)이면, 액세스 조건, 액세스 속도값의 취득을 중지하여 처리를 종료한다(S805). 대응하고 있는 반도체 메모리 카드(111)이면, 최적 액세스 정보 취득 커맨드를 반도체 메모리 카드(111)에 발행한다(S806). 다음에 발행한 커맨드에 의해 반도체 메모리 카드(111)로부터 액세스 조건, 액세스 속도값을 취득할 수 있었는지 판정한다(S807). 취득에 실패한 경우, 에러가 발생했다고 판단하고 처리를 종료한다(S808). 취득에 성공한 경우, 처리를 정상 종료한다.
다음에 도 9, 도 10을 사용하여 반도체 메모리 카드(111)측의 처리 수순을 설명한다. 도 9는, 도 8의 설명에 있어서의 카드 종별 취득 커맨드가 액세스 장치(100)로부터 발행된 경우에 있어서의 반도체 메모리 카드(111)측의 처리를 도시한 도면이다. 도 9의 반도체 메모리 카드(111)측의 처리에 있어서, 먼저 반도체 메모리 카드(111)는 액세스 장치(100)로부터 커맨드를 수신한다(S901). 다음에 수신한 커맨드를 참조하고, 자신을 인식할 수 없는 부정 커맨드인지 아닌지를 판정한다(S902). 부정 커맨드인 경우, 액세스 장치(100)에 에러를 통지하고 처리를 종료한다(S903). 인식가능한 커맨드인 경우, 그 커맨드가 카드 종별 취득 커맨드인지 판정한다(S904). 카드 종별 취득 커맨드 이외의 경우, 각 커맨드에 대응한 다른 처리를 실시한다(S905). 카드 종별 취득 커맨드인 경우, 카드 정보 격납부(132)로부터 카드 종별 정보를 읽어낸다(S906). 최후에 읽어낸 카드 종별 정보를 액세스 장치(100)에 송신하고 처리를 종료한다(S907).
도 10은, 도 8의 설명에 있어서의 최적 액세스 정보 취득 커맨드가 액세스 장치(100)로부터 발행된 경우에 있어서의 반도체 메모리 카드(111)측의 처리를 도시한 도면이다. 도 10의 처리에 있어서, 반도체 메모리 카드(111)는 액세스 장치(100)로부터 커맨드를 수신한다(S1001). 다음에 수신한 커맨드를 참조하고, 자신이 인식할 수 없는 부정 커맨드인지 아닌지를 판정한다(S1002). 부정 커맨드의 경우, 액세스 장치(100)에 에러를 통지하고 처리를 종료한다(S1003). 인식가능한 커맨드인 경우, 그 커맨드가 최적 액세스 정보 취득 커맨드인지를 판정한다(S1004). 최적 액세스 취득 커맨드가 아니면 다른 처리를 실시하고(S1005), 이 커맨드였을 경우에 S1006에 있어서, 반도체 메모리 카드(111)에 최적으로 액세스하기 위한 액세스 조건과, 그때의 액세스 속도값을 카드정보 격납부(132)로부터 읽어낸다. 그리고 S1007에 있어서, 읽어낸 액세스 조건, 액세스 속도값을 액세스 장치(100)에 송신한다.
이와 같이 도 8∼도 10에 기재한 처리수순에 의해, 액세스 장치(100)는 반도체 메모리 카드(111)로부터, 반도체 메모리 카드(111)에 최적으로 액세스하기 위한 액세스 조건과, 그 때의 액세스 속도값을 취득하는 것이 가능하게 된다. 도 11(a)는 이 액세스 조건을 도시한 도면, 도 11(b)는 액세스 속도값의 1예를 도시한 도면이다. 액세스 조건은 도 11(a)에 도시하는 바와 같이, 처리 단위 사이즈나 처리 단위 경계, 액세스 방법, 입력 클록 주파수, 비트 폭 등, 반도체 메모리 카드(111)에 최적으로 액세스하기 위해서 액세스 장치(100)가 따라야 할 조건을 나타낸 정보이다. 여기에서는 예를 들면 처리 단위 사이즈는 128KB의 배수 길이, 처리 단위 경계는 128KB의 배수 길이, 액세스 방법은 256KB 이상의 연속 영역에 시퀀셜 액세스 하는 것으로 하고, 입력 클록 주파수는 25MHz 이상, 비트 폭은 4비트로 하고 있다. 또 액세스 속도값은 도 11(b)에 도시하는 바와 같이, 리드, 라이트, 이레이즈의 각 처리에 있어서의 전송율의 평균값, 최악값 등, 이전의 액세스 조건에 따른 액세스를 액세스 장치(100)가 행한 경우의 처리 성능을 나타낸 정보이다. 이들 정보를 반도체 메모리 카드(111)로부터 취득함으로써 액세스 장치(100)는 그 반도체 메모리 카드(111)에 최적으로 액세스하기 위해서는 어떻게 액세스하면 좋은지, 또 그 경우에 어느 정도의 액세스 성능이 얻어지는지를 인식할 수 있다. 이것에 의해 반도체 메모리 카드(111)의 특성에 따른 최적의 액세스를 실현할 수 있다.
계속해서 제 2 방법으로서, 액세스 장치(100)가 액세스 조건을 반도체 메모리 카드(111)에 입력하고, 액세스 속도값을 반도체 메모리 카드(111)가 되돌려 주 는 방법에 대해서, 도 12, 도 13, 도 14를 사용하여 설명한다. 도 12는, 본 방법에 있어서의 액세스 장치(100)측의 처리를 도시하는 도면이다. 도 12에 도시하는 액세스 장치(100)측의 처리수순에 있어서, 도 8에 도시하는 제 1 방법의 경우와 동일하게, 카드 종별 취득 커맨드를 발행하고(S1201), 이것이 성공하지 않으면 에러종료 한다(S1202, S1203). 이것이 성공하면, S1204에 있어서 액세스 속도값 취득 커맨드 대응 카드인지 아닌지를 판별한다. 이 커맨드에 대응하고 있지 않으면 액세스 속도값의 취득을 중지하고(S1205), 이 커맨드에 대응하고 있으면, 스텝(S1206)에서 액세스 속도값 취득 커맨드를 발행한다. 액세스 속도값의 취득에 성공했는지 아닌지를 판단하고(스텝 S1207), 성공하지 않으면 에러종료 하고(S1208), 취득하면 정상종료 한다. 본 방법에서는 액세스 장치(100)가 액세스 조건을 반도체 메모리 카드(111)에 입력하기 때문에, 액세스 속도값 취득 커맨드는 액세스 조건을 인수에 갖는 커맨드가 된다.
다음에 반도체 메모리 카드(111)측의 처리수순에 대해 도 13을 사용하여 설명한다. 도 13은, 도 12의 설명에 있어서의 액세스 속도값 취득 커맨드가 액세스 장치(100)로부터 발행된 경우에 있어서의 반도체 메모리 카드(111)측의 처리를 도시한 도면이다. 도 13의 처리를 개시하면, S1301에 있어서 커맨드를 수신하고, 부정 커맨드인지 아닌지를 판별하고, 부정 커맨드이면 에러종료 한다(S1302, S1303). 부정 커맨드가 아니면 액세스 속도값 취득 커맨드인지 아닌지를 판정하고(S1304), 이 커맨드가 아니면 다른 처리를 실시한다(S1305). 액세스 속도값 취득 커맨드이면 반도체 메모리 카드(111)는 액세스 조건, 액세스 속도값을 카드정보 격납부 (132)로부터 읽어낸다(S1306). 다음에, 읽어낸 액세스 조건과 그것에 대응하는 액세스 속도값을 참조하고, 액세스 장치(100)가 커맨드의 인수로 지정한 액세스 조건에 합치하는 액세스 속도값이 존재하는지 판정한다(S1307). 존재하지 않는 경우, 액세스 장치(100)에 에러를 통지하고 처리를 종료한다(S1308, S1309). 존재하는 경우, 해당하는 액세스 속도값을 액세스 장치(100)에 송신하고, 처리를 종료한다(S1310).
이와 같이 도 12, 도 13에 기재한 처리수순에 따라, 액세스 장치(100)는 반도체 메모리 카드(111)에 액세스 조건을 입력하고, 그 조건에 따른 액세스 속도값을 취득하는 것이 가능하게 된다.
도 14(a)는 액세스 장치(100)가 반도체 메모리 카드(111)에 입력하는 액세스 조건을 도시하는 도면, 도 14(b)는 반도체 메모리 카드(111)가 액세스 장치(100)에 되돌려 주는 액세스 속도값의 1예를 도시한 도면이다. 액세스 장치(100)가 반도체 메모리 카드(111)에 입력하는 액세스 조건은, 예를 들면 도 14(a)에 도시하는 바와 같이, 처리 단위 사이즈를 128KB, 처리 단위 경계를 128KB, 액세스 방법을 256KB 연속 영역으로서 시퀀셜 액세스 하는 것으로 하고, 입력 클록 주파수 25MHz, 비트 폭을 4비트 등, 반도체 메모리 카드(111)에 액세스 할 때의 조건을 나타낸 정보이다. 또 도 14(b)에 도시하는 액세스 속도값은 도 11(b)와 동일한 정보이며, 액세스 장치(100)가 입력한 액세스 조건에 따른 액세스 속도값을 나타낸다. 이와같이 반도체 메모리 카드(111)에 액세스 할 때의 조건을 입력하고, 그 조건에 따른 액세스 속도값을 반도체 메모리 카드(111)로부터 취득함으로써, 상정하는 액세스 방법 에 따라, 원하는 액세스 성능이 얻어지는지를 액세스 장치(100)가 판정하는 것이 가능하게 된다.
다음에 제 3 방법은, 액세스 장치(100)가 액세스 속도값을 반도체 메모리 카드(111)에 입력하고, 액세스 조건을 반도체 메모리 카드(111)가 되돌려 주는 방법이다. 이 방법에 대해 도 15, 도 16을 사용하여 설명한다.
도 15는 본 방법에 있어서의 액세스 장치(100)측의 처리수순을 도시한 도면이다. 액세스 장치측의 처리는 전술한 제 2 방법의 액세스 장치의 동작과 거의 동일하고, 스텝 S1206의 액세스 속도값 취득 커맨드의 발행 대신에, 본 방법에서는 스텝 S1506에 있어서 액세스 조건 취득 커맨드를 발행하고 있다.
도 16은 본 방법에 있어서의 반도체 메모리 카드(111)측의 처리수순을 도시하는 도면이다. 도 16의 처리수순에 있어서, 먼저 설명한 제 2 방법과 다른 점은, 스텝 S1304의 액세스 속도값 취득 커맨드 대신에, 스텝 S1604의 액세스 조건 취득 커맨드인지 아닌지를 확인하고, 그 후 이 커맨드이면 액세스 속도값을 카드정보 격납부(132)로부터 읽어낸다(스텝 S1606). 그리고 스텝 S1607에 있어서 읽어낸 액세스 조건으로부터 액세스 장치가 지정한 액세스 속도값에 맞는 액세스 조건이 존재하는지 아닌지를 판정한다. S1608에서 이러한 액세스 조건이 존재하지 않으면 에러종료 하고(S1609), 존재하면, 액세스 조건을 액세스 장치에 송신하고(S1610) 처리를 끝낸다.
도 15, 도 16에 기재한 처리수순에 따라, 액세스 장치(100)는 반도체 메모리 카드(111)에 액세스 속도값을 입력하여, 그 속도값에 따른 액세스 조건을 취득하는 것이 가능하게 된다. 본 방법에 있어서의, 이 액세스 조건, 액세스 속도값은 예를 들면 도 11(b)에 도시되는 정보이다. 본 방법에서는 이와 같이 반도체 메모리 카드(111)에 액세스 할 때에 요구되는 성능값을 입력하고, 그 성능값을 만족시키기 위해 액세스 장치(100)가 따라야 할 액세스 조건을 반도체 메모리 카드(111)로부터 취득한다. 이렇게 하면, 액세스 장치(100)는 원하는 액세스 성능을 만족시키기 위해 어떻게 반도체 메모리 카드(111)에 액세스하면 좋은지 인식할 수 있어, 원하는 액세스 성능에서의 액세스를 실현하는 것이 가능하게 된다.
계속해서 제 4 방법은, 액세스 장치(100)가 액세스 조건, 액세스 속도값을 반도체 메모리 카드(111)에 입력하고, 입력된 액세스 조건으로 액세스한 경우에 입력된 액세스 속도값을 만족시킬 수 있는지 아닌지를 반도체 메모리 카드(111)가 되돌려 주는 방법이다. 이 방법에 대해서 도 17, 도 18을 사용하여 설명한다.
도 17은 본 방법에 있어서의 액세스 장치(100)측의 처리수순을 도시한 도면이다. 도 17에 있어서, 먼저 설명한 제 1 방법과 동일하게, 카드 종별 취득 커맨드를 발행하고, 이 취득에 성공하면 최적 액세스 가부판정 커맨드에 대응하는 카드인지 아닌지를 판정한다(S1704). 이 카드가 아니면 최적 액세스 가부판정을 중지하고(S1705), 대응 카드이면 스텝 S1706에서 최적 액세스 가부판정 커맨드를 발행한다. 본 방법에서는 액세스 장치(100)가 액세스 조건과 액세스 속도값을 반도체 메모리 카드(111)에 입력하기 때문에, 최적 액세스 가부판정 커맨드는 액세스 조건과 액세스 속도값을 인수에 갖는 커맨드가 된다. 판정 결과의 취득이 성공했는지 아닌지를 판단하고(S1707), 실패하면 에러종료 하고(S1708), 성공하면 종료한다. 이 커맨드의 결과로서 반도체 메모리 카드(111)로부터 얻어지는 정보는, 지정한 액세스 조건에서 액세스한 경우에, 지정한 액세스 속도값이 만족시켜지는지 아닌지의 판정 결과가 된다.
다음에 도 18에 도시하는 반도체 메모리 카드(111)측의 처리수순에 대해 설명한다. 제 1 방법과 동일하게, 본 방법에서도 액세스 장치(100)는 카드 종별 취득 커맨드를 발행하지만, 반도체 메모리 카드(111)측의 처리는, 도 9에 도시하는 처리와 동일하다. 도 18은, 도 17의 설명에 있어서의 최적 액세스 가부판정 커맨드가 액세스 장치(100)로부터 발행된 경우에 있어서의 반도체 메모리 카드(111)측의 처리를 도시한 도면이다. 도 18의 처리를 개시하면, S1801에서 커맨드를 수신하고, 부정 커맨드인지 아닌지를 판별하고, 부정 커맨드이면 에러종료 한다(S1802, S1803). 부정 커맨드가 아니면 최적 액세스 가부판정 커맨드인지 아닌지를 판정하고(S1804), 이 커맨드가 아니면 다른 처리를 실시한다(S1805). 최적 액세스 가부판정 커맨드이면, 반도체 메모리 카드(111)는 액세스 조건, 액세스 속도값을 카드정보 격납부(132)로부터 읽어낸다(S1806). 다음에 읽어낸 액세스 조건과 그것에 대응하는 액세스 속도값을 참조하고, 액세스 장치(100)가 커맨드의 인수에서 지정한 액세스 조건으로 액세스했을 때, 액세스 장치(100)가 지정한 액세스 속도값이 만족시켜지는지 판정한다(S1807, S1808). 액세스 속도값이 만족시켜지는 경우, 액세스 장치(100)에 액세스 속도값이 만족시켜지는 취지를 통지하고 처리를 종료한다(S1809). 액세스 속도값이 충족시켜지지 않을 경우, 액세스 장치(100)에 액세스 속도값이 만족시켜지지 않는 취지를 통지하고 처리를 종료한다(S1810).
이와 같이 도 17, 도 18에 기재한 처리수순에 따르면, 액세스 장치(100)는 반도체 메모리 카드(111)에 액세스 조건과 액세스 속도값을 입력하고, 그 조건에서 반도체 메모리 카드(111)에 액세스 한 경우에 액세스 속도값이 만족시켜지는지 확인할 수 있다. 본 방법에 있어서의 액세스 조건, 액세스 속도값은 예를 들면 도 14에 도시되는 정보와 동일하다. 본 방법에 의해, 액세스 장치(100)는 상정하는 액세스 방법에서 원하는 액세스 성능이 만족시켜지는지 아닌지를 액세스에 앞서 인식할 수 있다.
계속해서 제 5 방법으로서, 반도체 메모리 카드(111)의 액세스 속도에 관련되는 정보중 속도성능의 레벨을 표현하는 플래그를 사용하는 경우에 대해 설명한다. 이 플래그를 제 1 방법으로부터 제 4 방법에 기재되어 있는 액세스 속도값 대신 해도 좋고, 또 도 7에 도시하는 바와 같이 액세스계 속도값내에 포함하도록 해도 좋다. 본 방법에 있어서의, 액세스 장치(100), 반도체 메모리 카드(111) 사이의 처리는, 제 1 방법 내지 제 4 방법에 기재된 처리중 어느 하나의 처리를 사용한다.
도 19(a)는 본 방법에 있어서의 속도성능 레벨 판정기준의 1예, 도 19(b)는 판정 결과의 1예를 도시한 도면이다. 도 19(a)에서 도시한 속도성능 레벨 판정기준은 카드정보 격납부(132)내의 제 5 정보로서 격납되어 있다. 도 19(a)에 도시한 속도성능 레벨 판정기준에서는, 판정에 사용하는 값으로서 리드, 라이트, 이레이즈의 각 처리에 있어서의 전송율의 평균값을 사용하고 있고, 본 판정기준에 기초하여, 액세스 속도값은 값에 따라 "고속", "중속", "저속"중 어느 하나의 속도성능 레벨이 할당된다. 마찬가지로 전송율의 최악값에 관해서도 속도성능 레벨 판정기준이 존재한다. 도 19(b)의 예에서는, 각 액세스 속도값에 "고속"의 속도성능 레벨이 할당되어 있다.
본 방법에서는, 이와 같이 반도체 메모리 카드(111)의 액세스 성능을 수치뿐만아니라, 객관적인 레벨로 분류하고, 액세스 장치(100)가 반도체 메모리 카드(111)로부터 레벨을 취득할 수 있게 하고 있다. 그 때문에 액세스 장치(100)는 반도체 메모리 카드(111)의 액세스 성능을 용이하게 인식하는 것이 가능하게 된다.
계속해서 제 6 방법으로서, 반도체 메모리 카드(111)의 물리 특성에 관련되는 정보중, 소비전력량의 레벨을 표현하는 플래그를 사용하는 경우에 대해 설명한다. 이 플래그를 액세스 장치(100)가 반도체 메모리 카드(111)에 입력하고, 그것에 대응하는 액세스 조건 및 액세스 속도값을 입수하는 방법에 대해 설명한다. 본 방법에서는, 카드정보 격납부(132)에는 소비전력량 레벨에 대응되어 복수의 액세스 조건이나 액세스 속도에 관한 정보가 존재하고 있는 것으로 한다.
본 방법에 있어서의, 액세스 장치(100), 반도체 메모리 카드(111) 사이의 처리는, 제 1 방법부터 제 4 방법에 기재된 처리중 어느 하나의 처리를 사용한다. 여기에서는 일례로서, 제 1 방법에 적용한 경우에 대해 설명한다. 본 방법에 있어서의 액세스 장치(100)측의 처리는 도 8에 도시한 처리수순과 동일하다. 그러나 S806에서 액세스 장치(100)가 반도체 메모리 카드(111)에 대해 발행하는 최적 액세스 정보 취득 커맨드의 인수로서, 소비전력량의 레벨을 표현하는 소비전력량 레벨을 부가하는 점이 다르다. 소비전력량 레벨은, 반도체 메모리 카드(111)가 소비하 는 전력량의 대소를 복수의 레벨로 분할하여 표현한 것이며, 예를 들면 "소비전력 대", "소비전력 중", "소비전력 소"의 3단계로 표현하는 등의 방법을 취한다.
다음에 도 20에 도시하는 반도체 메모리 카드(111)측의 처리수순에 대해 설명한다. 이 방법에 있어서도 S2001∼2005까지의 처리는 도 10에 도시하는 반도체 메모리 카드(111)측의 S1001∼S1005의 처리와 동일하다. 최적 액세스 정보 취득 커맨드이면, S2006에서, 액세스 장치(100)로부터 발행된 최적 액세스 정보 취득 커맨드의 인수로 지정된 소비전력량 레벨이 유효한 값인지 판정한다. 유효하지 않으면 에러처리를 행한다(S2007). 유효하면 S2008에서, 지정된 소비전력량 레벨에 있어서 최적으로 액세스하기 위한 액세스 조건, 액세스 속도값을 카드정보 격납부(132)로부터 읽어 낸다. 그리고 읽어낸 정보를 액세스 장치(100)에 송신하여 처리를 끝낸다(S2009). 즉, 본 방법에서는, 카드정보 격납부(132)에 격납된 정보가 소비전력량 레벨에 대응 되어 복수 존재하고 있는 것을 상정하고 있고, 액세스 장치(100)로부터 지정된 소비전력량 레벨에 따른 정보를 선택하여 액세스 장치(100)에 송신한다.
본 방법에서는, 이와 같이 반도체 메모리 카드(111)로부터 액세스 속도에 관한 정보를 취득할 때에, 액세스 장치(100)가 상정하는 소비전력량의 레벨을 표현하는 값을 반도체 메모리 카드(111)에 지정하고, 지정한 소비전력량으로 반도체 메모리 카드(111)가 동작했을 때의 액세스 속도에 관한 정보를 액세스 장치(100)가 취득한다. 이것에 의해, 예를 들면 액세스 장치(100)가 반도체 메모리 카드(111)를 저소비전력으로 구동시키고 싶은 경우에, 필요하게 되는 액세스 조건이나, 그 때의 액세스 속도값을 인식하는 것이 가능하게 된다.
한편, 여기에서는 제 1 방법과 동일하게, 전력량의 플래그를 반도체 메모리 카드(111)에 입력하고, 이것에 대응하는 액세스 조건과 액세스 속도를 얻도록 하고 있는데, 제 2 방법에 나타내는 바와 같이 액세스 조건에 더하여, 소비전력량의 레벨을 메모리 카드에 나타내고, 이것에 따른 액세스 속도를 얻도록 해도 좋다. 또 제 3 방법에 표시되는 바와 같이, 액세스 속도에 더하여 전력량 레벨을 나타내는 플래그를 반도체 메모리 카드(111)에 입력하고, 이것에 대응하는 액세스 조건을 얻도록 해도 좋다. 더욱이 제 4 방법에 도시되는 바와 같이, 액세스 조건, 액세스 속도에 더하여 소비전력량을 나타내는 플래그를 입력하고, 이 조건을 충족시킬지 아닌가의 결과를 반도체 메모리 카드(111)로부터 얻도록 해도 좋다.
계속해서 제 7 방법은, 액세스 장치(100)의 요구에 따라, 액세스 속도값을 액세스 장치(100)가 산출하기 위해서 최저한 필요한 정보를 반도체 메모리 카드(111)가 되돌려 주는 방법이다. 이 방법에 대해서, 도 21 내지 도 25를 사용하여 설명한다. 이 경우에는 도 7에 도시한 카드정보 격납부(132)의 도 7에 도시하는 카드 내부처리 시간에는 이하에 나타내는 액세스 성능 기초정보표(APBIL)의 내용을 보유하도록 해도 좋다.
도 21은 각각, 본 방법에 있어서의 액세스 장치(100)측의 처리수순을 도시한 도면, 도 22는 반도체 메모리 카드(111)측의 처리수순을 도시한 도면이다. 도 21에 도시하는 액세스 장치(100)측의 처리수순에 있어서, 먼저 카드 종별 취득 커맨드를 발행하고(S2101), 취득에 성공했는지 아닌지를 판단한다(S2102). 성공하지 않으면 에러종료를 행하고(S2103), 성공하면 S2104에서 액세스 성능 기초정보표 취득 커맨드에 대응하는 카드인지 아닌지를 판별한다. 이 대응 카드가 아니면 S2105에서 액세스 성능 기초정보표의 취득을 중지한다. 대응 카드이면 S2106에서 액세스 성능 기초정보표 취득 커맨드를 발행한다. 그리고 이 정보표의 취득이 성공했는지 아닌지를 판단하고(S2107), 취득에 실패하면 에러종료를 행한다(S2108). 이 정보표의 취득에 성공하면 S2109에서, 이 정보표로부터 액세스 속도값을 산출한다. S2010의 스텝에 있어서, 산출한 액세스 속도값을 기초로 액세스 장치(100)가 필요로 하는 액세스 속도를 만족시키기 위해 필요한 액세스 조건을 산출한다. 이들 2개의 스텝에 대해서는, 본 방법에 있어서의 반도체 메모리 카드(111)측의 처리수순을 설명한 후에 도면을 사용하여 설명한다.
다음에 도 22에 도시하는 반도체 메모리 카드(111)측의 처리수순에 대해 설명한다. 제 1 방법과 동일하게, 본 방법에서도 액세스 장치(100)는 카드 종별 취득 커맨드를 발행하지만, 반도체 메모리 카드(111)측의 처리는, 도 9에 도시하는 처리와 동일하다. 도 22는, 도 21의 설명에 있어서의 액세스 성능 기초정보표 취득 커맨드가 액세스 장치(100)로부터 발행된 경우에 있어서의 반도체 메모리 카드(111)측의 처리를 도시하는 도면이다. 도 22의 처리에서, 커맨드를 수신하고(S2201), 부정 커맨드이면 에러종료 한다(S2202, S2203). 부정 커맨드가 아니면 S2204에서 액세스 성능 기초정보표 취득 커맨드인지 아닌지를 체크한다. 이 커맨드가 아니면 다른 처리를 실시하고(S2205), 액세스 성능 기초정보표 취득 커맨드를 카드정보 격납부(132)로부터 읽어낸다(S2206, S2207).
다음에 도 23, 도 24, 도 25를 사용하여 액세스 성능 기초정보표, 및, 이 표를 사용하여 액세스 속도값을 산출하는 방법에 대해 설명한다. 도 23은, 반도체 메모리 카드(111)가 액세스 장치(100)에 되돌려 주는 액세스 성능 기초정보표(APBIL)의 1예를 도시한 도면이다. 도 24, 도 25는, 액세스 장치(100)와 반도체 메모리 카드(111)사이에서의 커맨드·리스폰스의 타이밍의 1예를 도시한 도면이다. 반도체 메모리 카드(111)의 액세스 성능을 나타내는 수치로서, 전송율 등을 들 수 있다. 그렇지만, 액세스 장치(100), 반도체 메모리 카드(111) 사이의 전송율를 결정하는 요인은 반도체 메모리 카드(111)에만 존재하는 것이 아니고, 액세스 장치(100)측에도 존재하기 때문에, 실제의 전송율를 도출하기 위해서는 액세스 장치(100)측의 조건을 가미 할 필요가 있다. 본 방법에서는, 반도체 메모리 카드(111)측의 액세스 성능의 결정요인에 관한 정보를 액세스 장치(100)가 취득할 수 있게 하고, 액세스 장치(100)측의 요인을 가미하여 액세스 장치(100)가 액세스 속도를 산출하는 것을 가능하게 한다.
도 23은, 액세스 성능을 결정하는 반도체 메모리 카드(111)측의 요인에 관한 정보인 액세스 성능 기초정보표(APBIL)의 일례를 도시하는 도면이다. 본 도면에 도시하는 바와 같이, 리드, 라이트 및 이레이즈 처리 마다 테이블 1-A, 1-B, 1-C를 갖는다. 도 23(b)는 라이트 처리에 있어서의 512바이트의 데이터 전송당 비지 시간을 도시하고 있다. 이 정보표에서는, 처리시간이 바뀌는 요인으로서 처리 단위 사이즈, 시퀀셜 액세스(SA), 또는 랜덤 액세스(RA)에 의해 바뀌는 표가 표시되어 있다.
다음에, 도 23에 도시한 액세스 성능 기초정보표를 기초로 액세스 속도값을 산출하는 방법에 대해 설명한다. 도 24, 도 25는, 액세스 장치(100)와 반도체 메모리 카드(111) 사이에서의 커맨드·리스폰스의 타이밍의 1예를 도시한 도면이다. 도 24(a)는 리드 처리, 도 24(b)는 라이트 처리, 도 25는 이레이즈 처리에 대응하고 있다. 도 24(a)의 리드 처리에 있어서의 액세스 속도값은, 커맨드 발행 처리 시간 RT1, 카드 내부 처리 시간 RT2, 데이터 전송시간 RT3의 합계를 기초로 산출된다. 여기에서, RT1, RT3는 액세스 장치(100)가 반도체 메모리 카드(111)에 입력하는 클록 주파수에 의존하여 결정되는 시간이며, 액세스 장치(100)측에서 시간을 산출할 수 있다. 한편 RT2는 카드 내부처리에 걸리는 시간이며, 반도체 메모리 카드(111)에 의존하여 결정된다. 그 때문에, 반도체 메모리 카드(111)로부터 취득하는 액세스 성능 기초정보표에는 이 RT2를 결정하기 위해서 필요한 정보를 격납한다.
마찬가지로 도 24(b)의 라이트 처리에 있어서의 액세스 속도값은, 커맨드 발행 처리 시간 WT1, 카드 내부 처리 시간 WT2, 데이터 전송시간 WT3의 합계를 기초로 산출된다. 따라서 리드 처리와 같이, 액세스 성능 기초정보표에는 카드 내부 처리 시간 WT2를 결정하기 위해서 필요한 정보를 격납한다.
마찬가지로 도 25의 이레이즈 처리에서의 액세스 속도값은, 커맨드 발행 처리시간 ET1, 카드 내부 처리 시간 ET2의 합계를 기초로 산출된다. 따라서 리드 처리와 같이, 액세스 성능 기초정보표에는 카드 내부 처리 시간 ET2를 결정하기 위해서 필요한 정보를 격납한다.
여기에서 라이트 처리를 일례로 하여 액세스 속도값의 산출 예를 설명한다. 액세스 속도값으로서 단위 사이즈의 데이터 처리에 걸리는 시간(전체 라이트 시간: WT_A)을 산출한다. WT_A는 다음 식(1)로 구할 수 있다.
WT_A=WT1+ΣWT2+ΣWT3…(1)
여기에서 커맨드 발행 처리 시간 WT1은, 커맨드 입력으로부터 리스폰스 취득 완료까지 필요한 데이터 전송량을 160비트로 하고, 입력 클록 주파수를 sMHz로 한 경우, 다음 식(2)로 구할 수 있다.
WT1=160/(s×POW(10,6))…(2)
여기에서 POW(X,Y)는 X의 Y승을 의미한다.
다음에 ΣWT2는 카드 내부처리에 걸리는 시간의 총합이며, 도 24(b)에 기재된 비지 시간을 t(초), 처리 단위 사이즈를 n(바이트)으로 한 경우, 다음 식(3)으로 구할 수 있다.
ΣWT2=t×n/512…(3)
다음에, ΣWT3는 데이터 전송시간의 총합이며, 비트폭으로서 4비트를 사용하고, 전송 데이터의 정당성을 확인하기 위해서 부가하는 CRC를 512바이트의 데이터에 가산한 경우의 합계 전송 클록수를 1049 클록으로 한 경우, 다음 식(4)로 구할 수 있다.
ΣWT3=(1049×n/512)/(s×POW(10,6))…(4)
따라서, 산출의 일례로서, 입력 클록 주파수를 25MHz, 처리 단위 사이즈를 128KB, 시퀀셜 액세스를 상정한 경우, t는 9.2μs가 되고, WT_A는 13.1ms로 산출된다.
본 방법에서는, 이와 같이 액세스 속도를 결정하는 반도체 메모리 카드(111)측의 요인에 관한 정보를 액세스 장치(100)로부터 취득하고, 그것에 대응한 액세스 성능을 출력한다. 따라서 액세스 장치(100)는 액세스 장치(100)측의 요인을 가미하여 액세스 속도를 산출하는 것이 가능하게 된다.
다음에 제 8 방법은, 여러 액세스 조건에 있어서의 액세스 속도값의 일람을 카드정보 격납부(132)에 보유해 두고, 액세스 장치(100)로부터의 요구에 따라 반도체 메모리 카드(111)가 되돌려주는 방법이다. 이 방법에 대해, 도 26 내지 도 28을 사용하여 설명한다.
도 26, 도 27, 도 28은 반도체 메모리 카드(111)에 보유하고 있는 액세스 성능표의 1예를 도시한 도면이다. 도 26(a)는 단위시간당에 처리가능한 데이터 사이즈를 각 인력 클록 마다 도시한 것이며, 도 26(b)는 그 일부분에 대해 액세스 단위 마다 시퀀셜 액세스와 랜덤 액세스에 대해 표준값과 최악값을 상세하게 나타낸 것이다. 또 도 27(a)는 단위 사이즈의 데이터 처리에 필요한 시간을 리드 처리, 라이트 처리, 이레이즈 처리에 관하여 상이한 입력 클록 마다 나타낸 것이다. 도 27(b)는 그 일부분의 입력 클록이 25MHz의 라이트 처리에 대해, 더욱 단위 사이즈의 데이터 처리에 필요한 시간에 대해 처리 단위 사이즈 마다, 및 시퀀셜 액세스와 랜덤 액세스에 대해 표준값과 최악값을 상세하게 나타낸 것이다. 도 28(a)는 단위 사이즈로 액세스 했을 때의 처리속도로서 액세스 성능을 표현한 것이며, 입력 클록의 각각에 대해 리드 처리, 라이트 처리, 이레이즈 처리에 관한 테이블을 도시내고 있다. 또 도 28(b)는 그 일부분에 대해, 입력 클록이 25MHz, 라이트 처리의 경우 에 처리 단위 사이즈 마다 시퀀셜 액세스와 랜덤 액세스에 대해 표준값과 최악값을 상세하게 나타내고 있다. 이것들은 액세스 성능의 표현 방법이 다를 뿐이며, 모두 반도체 메모리 카드(111)의 액세스 속도를 표현한 정보이다.
도 29는 각각, 본 방법에 있어서의 액세스 장치(100)측의 처리수순을 도시한 도면, 도 30은 반도체 메모리 카드(111)측의 처리수순을 도시한 도면이다. 액세스 장치(100)는 도 29에 도시하는 바와 같이, 우선 카드 종별 취득 커맨드를 발행하고(S2901), 이 카드 종별의 취득에 성공했는지 아닌지를 판별한다(S2902). 이 취득에 에러가 있으면 에러종료 하고(S2903), 취득에 성공하면 S2904에서 액세스 성능표 취득 커맨드 대응 카드인지 아닌지를 판별한다. 이 대응 카드가 아니면 액세스 성능표의 취득을 중지하고(S2905), 대응 카드이면 액세스 성능표 취득 커맨드를 발행한다(S2906). 그리고 S2907에서 액세스 성능표의 취득에 성공했는지 아닌지를 판별하고, 에러이면 에러종료 한다(S2908). 액세스 성능표의 취득에 성공하면, S2909에서 액세스 성능표를 기초로 하여 액세스 조건을 결정하여 처리를 끝낸다.
반도체 메모리 카드(111)는 도 30에 도시하는 바와 같이 커맨드를 수신하고, 부정 커맨드이면 에러 처리를 행하고(S3001∼3003), 액세스 성능표 취득 커맨드 인지 아닌지을 판별한다(S8004). 이 커맨드가 아니면 액세스 성능표의 취득을 중지하고(S3005), 이 커맨드이면 카드정보 격납부(132)로부터 액세스 성능표를 읽어낸다(S3006). 그리고 S3007에 있어서 액세스 성능표를 액세스 장치에 송신하여 처리를 끝낸다.
즉, 본 방법이 제 7 방법과 다른 점은, 액세스 장치(100)는 반도체 메모리 카드(111)로부터 액세스 속도에 관한 정보를 취득하므로, 액세스 장치(100)측에서 액세스 속도를 산출할 필요가 없는 점이다. 본 방법에서는, 이와 같이 액세스 장치(100)가 이들 액세스 성능표를 취득하고, 반도체 메모리 카드(111)에 대한 액세스 조건의 일람과, 각 액세스 조건에서 액세스 했을 때의 액세스 속도값을 인식할 수 있다. 이것에 의해, 액세스 장치(100)는 자신이 상정하는 액세스 조건으로 액세스 한 경우의 액세스 속도값이 얼마인지, 또는 자신이 필요로 하는 액세스 속도값을 만족시키기 위해 어떠한 액세스 조건으로 액세스하면 좋을지 인식하는 것이 가능하게 된다.
이상, 설명한 것과 같이 본 실시예에 있어서의 반도체 메모리 카드(111)는 액세스 장치(100)로부터 반도체 메모리 카드(111)에 액세스 할 때의 액세스 성능을 반도체 메모리 카드(111)내의 카드정보 격납부(132)에 보유한다. 반도체 메모리 카드(111)는 이 정보의 일부, 또는 모두를 액세스 장치(100)로부터의 요구에 따라 액세스 장치(100)에 송신한다. 이것에 의해, 액세스 장치(100)는 반도체 메모리 카드(111)의 액세스 성능을 알 수 있다. 따라서, 액세스 장치(100)가 반도체 메모리 카드(111)에 대해 최적인 액세스 방법으로 액세스 하는 것이 가능하게 되어, 반도체 메모리 카드(111)의 최고성능을 끌어 내는 것이 가능하게 된다.
또한, 카드정보 격납부(132)에 격납된 정보는 각각 갱신 가능하게 해도 좋다. 예를 들면, 도 19(a)에 도시하는 바와 같은 속도성능 레벨 판정기준을 반도체 메모리 카드(111)의 외부로부터 입력하고, 갱신함으로써 판정기준을 뒤로부터 변경할 수 있는 구성으로 해도 좋다. 또한 다른 예로서, 반도체 메모리 카드(111) 내 부의 상태가 변화함으로써, 액세스 성능에 관한 정보가 변화되는 경우에는, 반도체 메모리 카드(111)내에서 내부상태를 감시해 두고, 내부상태의 변화에 따라 액세스 성능에 관한 정보를 변경하는 구성으로 해도 좋다. 또, 본 실시예에서는, 반도체 메모리 카드(111)의 종별 판정을 액세스 장치(100)측에서의 모든 처리의 선두에서 행하는 예를 기재했지만, 반도체 메모리 카드(111)에 최초로 액세스 했을 때에 1회만 종별 판정을 행하는 구성으로 해도 좋다. 또, 도 7에서 도시한 액세스 성능에 관한 정보 모두를 사용할 필요는 없고, 일부만을 사용해도 좋고, 도 7에서 도시한 정보의 일부와 다른 정보를 조합시켜서 사용해도 좋다. 또, 속도성능 레벨, 소비전력량 레벨로서, 각각 3종류의 레벨로 나뉘어지는 예에 대해 기재했지만, 3종류 이외의 복수 종류로 분할해도 좋다. 또, 액세스 성능표로서 도 26, 도 27, 도 28 3종류의 예를 나타냈지만, 반도체 메모리 카드(111)의 액세스 성능을 나타내는 정보이면, 그 밖의 표현 형식을 사용해도 좋고, 또한 이들 복수의 표현 형식을 조합시켜서 사용해도 좋다. 또, 카드 정보가 격납되는 제 1 메모리(118)를 갱신가능한 불휘발성 메모리로서 설명했지만, 갱신할 필요가 없는 경우에는 ROM 등의 갱신 불가능한 불휘발성 메모리를 사용해도 좋다. 또, 제 1 메모리(118)가 아니라, 불휘발성 메모리(117)내에 카드 정보를 격납하는 구성으로 해도 좋다.
(실시예 2)
본 발명의 실시예 2에서는, 카드정보 격납부를 구비한 반도체 메모리 카드로부터 반도체 메모리 카드의 액세스 성능에 관한 정보를 취득하고, 액세스 장치에 있어서의 파일 시스템의 제어에 사용하도록 한 액세스 장치에 대해 설명한다.
본 실시예에서의 반도체 메모리 카드, 및 액세스 장치의 구성은 도 1에 도시하는 구성과 동일하다. 본 실시예에서는 특히, 액세스 장치(100)내의 ROM(104)에 있어서의 파일 시스템 제어부(106), 액세스 조건 결정부(107), 카드 정보 취득부(108), 카드 사용조건 격납부(110)에 대해 상세하게 설명한다.
본 실시예에 있어서의 상세한 설명을 행하기 전에, 반도체 메모리 카드(111)에 격납된 데이터를 관리하기 위해서 사용되는 파일 시스템으로서, FAT 파일 시스템을 일례로 하여 설명한다. 도 31에 FAT 파일 시스템의 구성을 도시한다. 도 31의 파일 시스템 관리영역(117-A)는, 반도체 메모리 카드(111)내의 불휘발성 메모리(117)에 있어서의 파일 시스템에서 관리하는 영역을 의미하고, 도 1에서 유저 데이터(131)가 기재된 영역의 전체 영역, 또는 일부의 영역에 상당한다. 또한 도 31에서 LA는 논리 어드레스를 도시한다. FAT 파일 시스템에서는, 파일 시스템 관리영역(117-A)의 선두에 파일 시스템 관리영역(117-A)의 전체를 관리하기 위한 관리 정보 영역(3001)이 존재하고, 이어서 파일내의 데이터 등을 격납하는 데이터 영역(3002)이 존재한다. 관리 정보 영역(3001)은, 마스터 부트 레코드·파티션 테이블(이하, MBR·PT라고 함)(3003), 파티션 부트 섹터(이하, PBS 라고 함)(3004), 파일·얼로케이션 테이블(이하, FAT 라고 함)(3005, 3006), 루트 디렉토리 엔트리(이하, RDE 라고 함)(3007)로 구성된다.
MBR·PT(3003)는 파일 시스템 관리영역을 복수의 파티션이라고 불리는 영역으로 분할하여 관리하기 위한 정보를 격납하는 부분이다. PBS(3004)는 1개의 파티션내의 관리 정보를 격납하는 부분이다. FAT(3005, 3006)은 파일에 포함되는 데이 터의 물리적인 격납 위치를 나타내는 부분이다. RDE(3007)는 루트 디렉토리 바로 아래에 존재하는 파일, 디렉토리의 정보를 격납하는 부분이다. 또, FAT(3005, 3006)는 파일에 포함되는 데이터의 물리적인 격납위치를 나타내는 중요한 영역이므로, 통상, 파일 시스템 관리영역내에 2개의 동일한 정보를 갖는 FAT(3005, 3006)이 존재하고, 이중화 되어 있다.
데이터 영역(3002)은 복수의 클러스터로 분할되어 관리되고 있고, 각 클러스터에는 파일에 포함되는 데이터가 격납되어 있다. 많은 데이터를 격납하는 파일 등은 복수의 클러스터에 걸쳐서 데이터를 격납하고 있고, 각 클러스터 사이의 관계는 FAT(3005, 3006)에 격납된 링크 정보에 의해 관리되고 있다.
다음에 도 32를 사용하여 FAT 파일 시스템에 있어서의 데이터 격납 예를 설명한다. 데이터 영역(3002)은 클러스터라고 불리는 고정길이 블록 단위로 관리되고 있고, 각 클러스터에는 2부터 시작되는 오름차순의 클러스터 번호가 부여되어 있다. FAT(3005, 3006)는 각 클러스터의 사용상황과, 각 클러스터간의 관계를 가리키는 링크 정보를 관리하고 있고, 각 클러스터 번호에 대응한 FAT 엔트리로 구성된다. FAT 엔트리는, FAT 파일 시스템의 종별에 따라, 1클러스터당 12비트, 16비트, 32비트 3종류중, 어느 하나의 크기로 된다. 도 32의 예에서는 16비트로 1엔트리가 표현되는 경우를 도시하고 있다. FAT 엔트리에는, 다음에 연결되는 클러스터의 클러스터 번호, 당해 클러스터가 빈 영역인 것을 나타내는 0x0000, 당해 클러스터가 링크 종단인 것을 나타내는 0xFFFF중 어느 하나의 값이 격납된다. 도 32의 확대한 도면의 포인터 2∼7로 나타내는 부분이 클러스터 번호 2∼7에 대한 FAT 엔 트리를 나타내고 있다. 이 예에서는, 클러스터 번호 2, 5, 7에 대응하는 FAT 엔트리에 0x0000이 격납되어 있고, 이들 3개의 클러스터가 빈 영역인 것을 나타내고 있다. 또, 클러스터 번호 3에 대응하는 FAT 엔트리에 0x0004, 클러스터 번호 4에 대응하는 FAT 엔트리에 0x0006, 클러스터 번호 6에 대응하는 FAT 엔트리에 0xFFFF가 격납되어 있고, 클러스터 번호 3, 4, 6의 3개의 클러스터에 데이터가 분할하여 격납되어 있는 것을 나타내고 있다.
다음에 도 33, 도 34, 도 35를 사용하여 FAT 파일 시스템에 있어서의 파일 데이터의 기입 예를 설명한다. 도 33은 기입 처리를 나타내는 플로우차트, 도 34는 기입 처리전의 디렉토리 엔트리(3301), FAT(3005, 3006), 데이터 영역(3002)의 1예를 도시한 도면이다. 도 35는 기입 처리후의 디렉토리 엔트리(3301), FAT(3005, 3006), 데이터 영역(3002)의 1예를 도시한 도면이다. FAT 파일 시스템에서는, 루트 디렉토리 엔트리(3007)나 데이터 영역(3002)의 일부에, 파일명이나 파일 사이즈, 파일 속성 등의 정보를 격납한 디렉토리 엔트리(3301)가 격납되어 있다. 도 34(a)는 디렉토리 엔트리(3301)의 1예를 도시하고 있다. 이 디렉토리 엔트리(3301)로 표시되는 파일은 파일명이 FILE1.TXT이며, 클러스터 번호(Cl.No.) 10부터 파일의 데이터가 격납되어 있다. 또, 파일 사이즈는 60000 바이트이다. 도 34(b)는 대응 클러스터 번호 9∼14중 FAT의 데이터의 예가 도시되어 있다. 또 도 34(c)는 1클러스터의 크기를 16384 바이트로 가정하고 있고, 클러스터 10∼13의 4클러스터에 걸쳐서 파일 FILE1.TXT의 데이터가 격납되어 있다.
도 33은 FAT 파일 시스템에 있어서의 파일 데이터 기입의 처리수순을 도시한 도면이다. 도 33을 사용하여 파일 데이터 기입 처리를 설명한다. 파일 데이터 기입 처리에서는 먼저 처음에 대상 파일의 디렉토리 엔트리(3301)를 읽어들인다(S3301). 다음에 읽어들인 디렉토리 엔트리(3301)에 격납된 파일 개시 클러스터 번호를 취득하고, 파일 데이터의 선두위치를 확인한다(S3302). 다음에 FAT(3005, 3006)을 읽어들이고, S3302에서 취득한 파일 데이터의 선두위치로부터 순차적으로 FAT(3005, 3006)상에서 링크를 거슬러 올라가고, 기입 위치의 클러스터 번호를 취득한다(S3303). 다음에, 데이터 기입시에, 파일에 새롭게 빈 영역을 할당할 필요가 있는지 판정한다(S3304). 빈 영역의 할당이 불필요한 경우 S3306의 처리로 진행된다. 빈 영역의 할당이 필요한 경우, FAT(3005, 3006)상에서 빈 영역을 검색하고, 1 클러스터의 빈 영역을 파일의 종단에 할당한다(S3305). 다음에 현재 참조하고 있는 클러스터내에 기입할 수 있을 만큼의 데이터를 데이터 영역(3002)에 기입한다(S3306). 다음에 전체 데이터의 기입이 완료했는지 판정한다(S3307). 아직 데이터가 남아있을 경우, S3304의 처리로 되돌아간다. 전체 데이터의 기입이 완료한 경우, 디렉토리 엔트리(3301)내에 격납된 파일 사이즈나 타임 스탬프 등을 갱신하고, 반도체 메모리 카드(111)에 기입한다(S3308). 최후에 FAT(3005, 3006)를 반도체 메모리 카드(111)에 기입하고, 처리를 완료한다(S3309).
이 파일 데이터 기입 처리에 의해, 도 34에 도시된 60000 바이트의 데이터를 갖는 파일 FILE1.TXT에 10000 바이트의 데이터를 더 기입한 경우, 도 35에 도시되는 바와 같이 클러스터 번호 Cl. No14에 새로운 데이터가 기입되고 70000 바이트의 데이터를 갖는 파일로 변화된다.
이와 같이 FAT 파일 시스템에서는, 파일 데이터의 격납영역으로서 클러스터 단위로 영역할당이 행해져, 데이터가 격납된다. 또, 1개의 파일에 할당되는 복수의 클러스터는 반드시 연속하고 있다고는 할 수 없고, 불연속한 영역이 할당될 가능성이 있다. 최악일 경우 클러스터 단위로 분할된 불연속 영역에 파일 데이터를 기입하게 된다. 이 경우, 반도체 메모리 카드(111)에 대한 1회의 액세스 사이즈는 1클러스터 이하의 크기로 되고, 반도체 메모리 카드(111)에 대해 가장 고속으로 액세스하기 위해서 필요한 액세스 단위가 클러스터 사이즈보다도 클 경우, 반도체 메모리 카드(111)의 최고 성능으로 액세스 할 수 없게 된다.
본 실시예에서는, 반도체 메모리 카드(111)로부터 액세스 성능에 관한 정보를 취득하고, 파일 시스템의 처리에 사용함으로써, 반도체 메모리 카드(111)에 최적인 액세스 방법으로 파일 액세스 하는 방법을 제공한다.
계속해서 본 실시예에 있어서의 파일 시스템 액세스 단위의 결정처리에 대해 설명한다. 파일 시스템 액세스 단위(이하, FS 액세스 단위라고 함)란, 파일 시스템이 영역관리를 행하는 관리단위로서 통상 사용하는 클러스터와는 별도로, 본 실시예에서 새롭게 설치된 관리단위이다. 클러스터의 크기는 파일 시스템을 사용하는 기기(機器) 사이의 호환성을 위해, 상한값이 정해져 있어, 용이하게 크기를 변경할 수는 없다. 그러나 반도체 메모리 카드(111)에 최적으로 액세스하기 위해서 필요한 액세스 단위는 클러스터의 상한 사이즈 이내의 크기라고는 할 수 없다. 그 때문에 본 실시예에서는, 클러스터 이외에, 반도체 메모리 카드(111)로부터 취득하는 액세스 성능에 관한 정보에 기초하여 설정되는 FS 액세스 단위라고 하는 새로운 영역관리 단위를 마련하고, 파일 시스템의 처리에 사용한다. 이렇게 해서 기존의 파일 시스템과의 호환성을 유지하면서, 반도체 메모리 카드(111)의 특성에 따른 액세스를 실현할 수 있도록 한다.
도 36을 사용하여, 본 실시예에 있어서의 FS 액세스 단위의 결정처리에 대해 설명한다. 도 36은, 파일 시스템 제어부(106)가 액세스 조건 결정부(107)로부터 FS 액세스 단위를 취득하는 처리수순의 1예를 도시한 도면이다. 도 36에 있어서, 먼저 파일 시스템 제어부(106)로부터 액세스 조건 결정부(107)에 FS 액세스 단위의 취득을 요구한다(S3601). 다음에, 액세스 조건 결정부(107)로부터 카드 정보 취득부(108)에 카드 정보 취득을 요구한다(S3602). 다음에 실시예 1에서 설명한 어느 하나의 방법을 사용하여, 카드 정보 취득부(108)가 반도체 메모리 카드(111)로부터 카드 정보를 취득한다(S3603). 카드 정보의 취득에 실패한 경우, 카드 정보 취득부(108)로부터 액세스 조건 결정부(107)를 경유하여 파일 시스템 제어부(106)에 에러를 통지하고, 처리를 종료한다(S3604, S3605). 취득에 성공한 경우, 카드 정보 취득부(108)로부터 액세스 조건 결정부(107)로의 카드 정보를 송신한다(S3606). 다음에, 액세스 조건 결정부(107)는 카드 사용조건 격납부(110)로부터, 액세스 장치(100)가 반도체 메모리 카드(111)에 액세스 할 때의 액세스 조건이나, 원하는 액세스 속도값 등의 정보인 카드 사용조건을 취득한다(S3607). 다음에, 카드 정보, 카드 사용조건을 비교하고, 카드 사용조건에 적합한 처리 단위 사이즈가 존재하는지 판정한다(S3608). 반도체 메모리 카드(111)가 카드 사용조건에서 나타내어진 액세스 속도값을 만족시킬 수 없을 경우 등, 적절한 처리 단위 사이즈가 존재하지 않았을 경우, 파일 시스템 제어부(106)에 에러를 통지하여 처리를 종료한다(S3609, S3610). 적절한 처리 단위 사이즈가 존재한 경우, 그 처리 단위 사이즈를 FS 액세스 단위로 결정하고, 액세스 조건 결정부(107)로부터 파일 시스템 제어부(106)로 송신하고, 처리를 종료한다(S3611).
이와 같이 본 실시예에서는, 카드 정보와, 카드 사용조건을 비교하고, 반도체 메모리 카드(111)에 액세스하는 최적의 액세스 단위로서 FS 액세스 단위를 결정한다. 예를 들면 도 28(b)에 도시하는 바와 같이, 입력 클록 25MHz, 라이트 처리에 있어서 시퀀셜 액세스시에, 16KB 단위로의 액세스에서는 6MB/s, 128KB 단위로의 액세스에서는 10MB/s의 액세스 성능이 표준값으로 되는 반도체 메모리 카드(111)를 상정한다. 여기에서 액세스 장치(100)가 8MB/s의 액세스 성능을 필요로 하는 경우, FS 액세스 단위를 128KB로 결정한다. 그리고 이 FS 액세스 단위 마다 반도체 메모리 카드(111)에 액세스 함으로써 원하는 액세스 성능을 얻는 것이 가능하게 된다.
또, 카드 사용조건의 일례로서는, 도 14에 도시하는 바와 같은 액세스 조건과, 액세스 속도값을 들 수 있다. 즉, 도 14(a)의 액세스 조건은, 액세스 장치(100)가 반도체 메모리 카드(111)에 대해 상정하고 있는 액세스 방법에 관한 조건을 나타낸 정보이며, 도 14(b)에 도시하는 액세스 속도값은 이 조건에서 반도체 메모리 카드(111)에 액세스 했을 때에서 구하는 액세스 성능의 값이다. 이들 액세스 성능에 관한 정보를 액세스 장치(100)가 보유함으로써 반도체 메모리 카드(111)가 자기가 요구하는 액세스 성능을 만족시키는 것이 가능한지 판정하는 것이 가능하게 된다.
또, 도 36에서 도시한 처리수순은, 실시예 1에서 도시한 제 1 방법과 같이, 액세스 장치(100)가 액세스 조건, 액세스 속도값에 관한 정보를 입력하지 않을 경우에 있어서의 처리수순이다. 실시예 1에서 나타낸 제 2 방법과 같이, 액세스 장치(100)가 액세스 조건을 입력할 필요가 있을 경우, 도 36의 처리에서 스텝 S3601과 S3602의 사이에, 액세스 조건 결정부(107)가 카드 사용의 조건격납부(110)로부터 카드 사용조건을 취득하여 카드 정보 취득부(108)에 통지하는 스텝이 부가된다.
이하에서는, 도 36에 도시하는 처리수순에 의해 결정한 FS 액세스 단위를 파일 시스템의 처리에 사용하는 몇가지 방법에 대해 설명한다.
제 1 방법으로서, FS 액세스 단위를 의식하여 파일 시스템을 포멧하는 방법 에 대해 설명한다. 도 37은 FS 액세스 단위를 의식하여 파일 시스템이 포멧된 경우의 구성예를 도시한다. FS 액세스 단위는 여기에서는 128KB로 하고, 클러스터 사이즈의 배수 길이가 되도록 설정한다. 여기에서는 1클러스터를 16KB로 한다. 도 37에서 관리 정보 영역(3001)은 MBR·PT(3003), PBS(3004), FAT(3005, 3006), RDE(3007)이다. 본 실시예에서는, 관리 정보 영역(3001)의 크기를 조정하고, FS 액세스 단위의 M배수 길이(M은 정수)가 되도록 설정한다. 여기에서는 관리 정보 영역(3001)은 도시한 바와 같이 2개의 FS 액세스 단위 FSAU-S0, FSAU-S1에 걸쳐, 512 섹터(S)를 사용하고 있다.
이것에 의해, 데이터 영역(3002)의 선두가 FS 액세스 단위 경계와 일치하여, 이후의 데이터 영역(3002)의 영역관리를 FS 액세스 단위로 낭비 없이 실현하는 것 이 가능하게 된다. 또한, FS 액세스 단위는 클러스터 사이즈의 배수 길이가 되도록 설정하고 있으므로, 데이터 영역(3002)내의 영역관리를 FS 액세스 단위 배수 길이로 행하면서, 클러스터 단위의 영역관리와 조정시키는 것이 가능하게 된다.
계속해서 제 2 방법으로서, FS 액세스 단위를 의식한 파일 데이터 기입 방법 에 대해 설명한다. 도 38은, 본 방법에 있어서의 파일 데이터 기입 처리 수순을 도시하는 도면이다. 파일 데이터 기입 처리에서는, 먼저 나머지 기입 데이터 길이가 FS 액세스 단위길이 이상 존재하는지 판정한다(S3801). FS 액세스 단위 길이 미만의 경우, S3808의 처리로 진행된다. FS 액세스 단위 길이 이상의 경우, 반도체 메모리 카드(111)에의 기입에 앞서, FS 액세스 단위 길이의 데이터를 작성한다(S3802). 다음에 FS 액세스 단위길이 마다 FAT(3005, 3006)상에서 빈 영역을 검색하고, FS 액세스 단위내에 포함되는 영역이 모두 빈 클러스터인 영역을 취득한다(S3803). 빈 영역이 존재하지 않은 경우, 에러를 통지하고 처리를 종료한다(S3804, S3805). 빈 영역이 존재한 경우, 취득한 빈 영역에 FS 액세스 단위 길이의 데이터를 일괄하여 기입한다(S3806). 다음에, 전체 데이터의 기입이 완료되었는지 아닌지를 판정한다(S3807). 기입이 완료되지 않은 경우, S3801의 처리로 되돌아간다. 기입이 완료된 경우, 처리를 종료한다. 또 S3801에서 나머지 데이터 길이가 FS 액세스 단위 미만이라고 판정한 경우, FS 액세스 단위 미만의 나머지 데이터를 작성한다(S3808). 다음에, S3803의 스텝과 동일하게 FS 액세스 단위내에 포함되는 영역이 모두 빈 클러스터인 영역을 취득한다(S3809). 빈 영역이 존재하지 않은 경우, 에러를 통지하고 처리를 종료한다(S3810, S3811). 빈 영역이 존재 한 경우, 취득한 빈 영역에 나머지 데이터를 일괄해서 기입하고, 처리를 종료한다(S3812).
여기에서 파일 데이터 기입 처리에 있어서, FS 액세스 단위의 빈 영역이 존재하지 않을 경우, 기입 처리를 에러로 했지만, FS 액세스 단위 이하의 빈 영역을 취득하고 데이터를 기입하도록 해도 좋다.
도 39는 데이터 영역의 사용상태의 일례를 도시하는 도면이다. 이 예에서는 FS 액세스 단위 FSAU-0에 파일 FILE1의 데이터가 기입되어 있고, FS 액세스 단위 FSAU-1에 디렉토리 DIR1의 정보가 기입되어 있다. 이러한 데이터 배치가 되어 있는 경우, 본 방법에서는 파일 데이터 기입 영역으로서 FS 액세스 단위 FSAU-2의 영역(클러스터 번호 Cl.No.18부터 25까지의 영역)을 선택한다. 즉, 파일 데이터나, 디렉토리의 정보가 FS 액세스 단위내에 1클러스터에서도 존재하는 FS 액세스 단위 FSAU-0이나, FS 액세스 단위 FSAU-1의 영역은 파일 데이터 기입 영역으로서 사용하지 않는다. 따라서, 어느 정도 큰 파일 사이즈를 갖는 파일의 데이터에 대해서는, 반드시 FS 액세스 단위의 연속 영역이 확보되기 때문에, 반도체 메모리 카드(111)에 대해 최적의 액세스 단위로 고속으로 액세스하는 것이 가능하게 된다.
계속해서 제 3 방법으로서, FS 액세스 단위를 의식한 디렉토리 영역의 할당 방법에 대해 설명한다. 도 40, 도 41은 본 방법에 있어서의 디렉토리 영역의 할당 처리의 수순을 도시한 도면이다. 디렉토리 영역 할당 처리에서는, 우선 현재 참조위치를 데이터 영역 선두에 설정한다(S4001). 다음에 현재 참조하고 있는 FS 액세스 단위내에 디렉토리 영역이 존재하는지 판정한다(S4002). 존재하지 않을 경우, S4005의 처리로 진행된다. 존재하는 경우, 현재 참조하고 있는 FS 액세스 단위내에 빈 클러스터가 존재하는지 판정한다(S4003). 빈 클러스터가 존재하지 않을 경우, S4005의 처리로 진행된다. 빈 클러스터가 존재하는 경우, 그 빈 클러스터를 디렉토리 영역에 할당하고, 처리를 종료한다(S4004). S4002, S4003의 판정에서 영역이 존재하지 않았을 경우, 데이터 영역(3002) 모두에 대해 확인이 완료되었는지 판정한다(S4005). 완료되지 않은 경우, 현재 참조위치를 다음 FS 액세스 단위에 설정하고(S4006), S4002의 처리로 되돌아온다.
그리고 전체 영역의 확인이 완료된 경우, 도 41에서, 전체 데이터 영역(3002)으로부터 FS 액세스 단위내에 포함되는 영역이 모두 빈 클러스터인 영역을 취득한다(S4007). 빈 영역이 존재하는 경우, 취득한 영역에 포함되는 1개의 빈 클러스터를 디렉토리 영역에 할당하고, 처리를 종료한다(S4008, S4009). 빈 영역이 존재하지 않을 경우, 전체 데이터 영역으로부터 빈 클러스터를 취득한다(S4010). 빈 클러스터가 존재하지 않을 경우, 에러를 통지하여 처리를 종료한다(S4011, S4012). 빈 영역이 존재하는 경우, 취득한 빈 클러스터를 디렉토리 영역에 할당하고, 처리를 종료한다(S4013).
도 42는 데이터 영역의 사용상태의 일례를 도시하는 도면이다. 도 42에 도시하는 바와 같이 FS 액세스 단위 FSAU-0에 데이터가 포함되고, FS 액세스 단위 FSAU-1의 클러스터 번호 10, 11에 디렉토리 영역을 포함하는 데이터 배치가 되어 있는 것으로 한다. 이 경우, 본 방법에서는 FS 액세스 단위 FSAU-1에 포함되는 빈 클러스터, 즉 클러스터 번호 12∼17에 디렉토리를 할당한다. 이와 같이 디렉토리 영역을 할당함으로써 디렉토리 영역이 동일한 FS 액세스 단위내에 우선적으로 격납되어, 결과적으로 FS 액세스 단위 길이의 빈 영역을 만들어내기 쉽게 된다. 이것에 의해, 제 2 방법에 의한 파일 데이터의 연속 영역확보가 효과적으로 행해지게 된다.
계속해서 제 4 방법으로서, FS 액세스 단위를 의식한 디플래그를 행하는 방법에 대해 설명한다. 디플래그란 기록매체내에 분산 배치된 파일 데이터를, 연속 영역에 배치되도록 재배치하고, 파일 데이터에의 액세스를 고속으로 행할 수 있도록 하는 처리이다. 본 방법에서는, 이 디플래그 처리에 있어서, FS 액세스 단위를 의식한 디플래그를 행한다. 도 43은 디플래그 처리전의 데이터 배치의 1예를 도시한 도면이다. 이 예에서는, 3개의 FS 액세스 단위 FSAU-0, FSAU-1, FSAU-2 어느 쪽에도 파일 데이터, 또는 디렉토리가 격납되어 있다. 그 때문에 제 2 방법에 있어서의 FS 액세스 단위의 빈 영역 취득에서는, 빈 영역을 취득할 수 없다. 여기에서 FS 액세스 단위를 고려한 디플래그 처리에 의해, FS 액세스 단위 FSAU-2에 포함되는 디렉토리 영역을 FS 액세스 단위 FSAU-1의 빈 클러스터 영역으로 이동하고, 디렉토리 영역을 FS 액세스 단위 FSAU-1에 모은다. 이 처리를 (1)로 나타낸다. 또한 FS 액세스 단위 FSAU-2의 파일(FILE2)의 데이터를 FS 액세스 단위 FSAU-0의 빈 클러스터 영역으로 이동하고, 파일 데이터를 FS 액세스 단위 FSAU-0에 모은다. 이 처리를 (2)로 나타낸다. 그 결과, 도 44에 도시하는 바와 같은 데이터 배치로 변경되고, FS 액세스 단위 FSAU-2가 모두 빈 영역으로 되고, 제 2 방법에 있어서의 FS 액세스 단위의 빈 영역 취득에서, 파일 데이터용의 빈 영역으로서 할당하는 것 이 가능하게 된다.
즉 본 방법에서는, 디플래그 처리에 있어서, 디렉토리 영역을 동일한 FS 액세스 단위에 모으고, 또한 FS 액세스 단위 사이즈 미만의 파일 데이터를 동일한 FS 액세스 단위에 모음으로써 가능한 한 FS 액세스 단위 배수 길이의 빈 영역을 생성한다. 이것에 의해, 제 2 방법에 의한 파일 데이터의 연속 영역 확보를 효과적으로 행할 수 있게 된다. 또, 기록매체내에서 파일 데이터 격납 등에 사용되고 있는 전체 영역을 1개의 연속 영역에 병합하여 빈 영역 전체를 1개의 연속 영역으로 할 필요는 없고, 어디까지나 FS 액세스 단위 배수 길이의 빈 영역을 생성하도록 디플래그 처리를 행함으로써 디플래그 처리에 걸리는 시간을 단축할 수 있다.
계속해서 제 5 방법으로서, FS 액세스 단위의 나머지 빈 영역 길이를 취득하는 방법에 대해 설명한다. 도 45는, 본 방법에 있어서의 나머지 빈 영역 길이 취득처리 수순을 도시한 도면이다. 나머지 빈 영역 길이 취득처리에 있어서, 먼저 빈 FS 액세스 단위수에 0을 설정한다(S4501). 다음에 현재 참조위치를 데이터 영역 선두에 설정한다(S4502). 다음에 현재 참조하고 있는 FS 액세스 단위내가 모두 빈 클러스터인지 판정한다(S4503). 모두 빈 클러스터인 경우, 빈 FS 액세스 단위수에 1 가산한다(S4504). 다음에 전체 영역의 확인이 완료했는지 판정한다(S4505). 완료하지 않은 경우, 현재 참조위치를 다음 FS 액세스 단위로 설정하고, S4503의 처리로 되돌아간다(S4506). 완료한 경우, 빈 FS 액세스 단위수에 격납되어 있는 수치를 바이트수로 환산하고, 어플리케이션 프로그램(105)에 통지하고, 처리를 종료한다(S4507).
여기에서는 나머지 빈 영역 길이 취득처리에 있어서, 나머지 빈 영역 길이를 바이트수로 환산하여 통지하는 예를 도시했는데, 나머지 빈 영역 길이를 정확하게 인식할 수 있으면 섹터수나 클러스터수로 환산하여 통지해도 좋다.
도 46은 데이터 영역(3002)의 데이터의 배치상태를 도시하는 도면이며, 사용중의 클러스터를 해칭으로 나타내고 있다. 이와 같이 데이터 배치가 이루어져 있는 경우에는, 본 방법의 나머지 빈 영역 길이 취득처리에서는, 도시한 바와 같이 같이 3개의 빈 연속 영역(SEE)이 존재한다. 이 때문에 FS 액세스 단위내의 모든 영역이 빈 클러스터인 3개의 FS 액세스 단위 FSAU-1, FSAU-3, FSAU-5를 빈 영역으로 판정한다.
본 방법에서는, 이와 같이 FS 액세스 단위 길이의 빈 영역의 개수를 산출하고, 어플리케이션 프로그램(105)에 통지함으로써, 어플리케이션 프로그램(105)이 FS 액세스 단위의 나머지 빈 영역 길이를 인식하는 것이 가능하게 된다. 이것에 의해, 액세스 장치(100)가 필요로 하는 액세스 성능을 만족시킨 액세스를 FS 액세스 단위 마다 행할 때에, 그 액세스 성능으로 어느 정도의 데이터를 기입할 수 있는지 인식하는 것이 가능하게 된다.
이상, 설명한 바와 같이 실시예 2에 있어서의 액세스 장치(100)는, 반도체 메모리 카드(111)로부터 액세스 성능에 관한 정보를 취득하고, 최적인 액세스 단위를 결정하고, 파일 시스템의 처리에 그 액세스 단위를 사용한다. 이것에 의해, 액세스 장치(100)가 반도체 메모리 카드(111)에 대해 최적인 액세스 방법으로 액세스 하는 것이 가능하게 되어, 반도체 메모리 카드(111)의 최고 성능을 끌어 내는 것이 가능하게 된다.
또한, 실시예 2에서는, 파일 시스템 제어부(106) 이하를 모두 액세스 장치(100)의 ROM(104)상의 프로그램에서 실현하고 있는 예에 대해 기재했지만, 그것들 기능 모두, 또는 일부를 하드웨어화 하여, 액세스 장치(100)에 부가한 구성으로 해도 좋다. 예를 들면 도 47에 도시하는 바와 같이, ROM(104)내에는 어플리케이션 프로그램(105)만을 격납하고, 파일 시스템 제어부(106), 액세스 조건 결정부(107), 카드 정보 취득부(108), 액세스 제어부(109), 조건 격납부(110)를 하드웨어화 하고, 반도체 메모리 카드 제어LSI(4701)로 하여 액세스 장치(100)에 부가하는 구성으로 해도 좋다. 도 47에서 도시한 구성은 일례이며, 반도체 메모리 카드 제어LSI(4701)에 FS 액세스 단위를 설정함으로써 이후의 반도체 메모리 카드(111)에 대한 데이터 전송을 자동적으로 FS 액세스 단위로 모아서 데이터 송신하는 기능 등, 본 실시예에서 설명한 기능의 일부만을 하드웨어화 해도 좋다. 또, 본 실시예에서는 파일 시스템의 일례로서 FAT 파일 시스템을 사용하여 설명했지만, 일정한 관리단위 사이즈 마다 영역관리를 행하는 파일 시스템이면, UDF 등 다른 파일 시스템을 사용해도 좋다.
본 발명에 따른 반도체 메모리 카드, 액세스 장치 및 액세스 방법은, 액세스 장치측, 반도체 메모리 카드측중 어느 하나, 또는 양자의 처리를 최적화 함으로써, 반도체 메모리 카드에 대한 고속 액세스를 실현할 수 있다. 이러한 반도체 메모리 카드, 및 액세스 장치 또는 방법은 반도체 메모리 카드를 기록매체로서 사용하는 디지털 AV기기나 휴대전화단말, 디지탈 카메라, PC 등에 이용할 수 있다. 또, 전송율이 높은 고품질 AV 데이터를 기록하는 기록매체, 및 기기에 사용하는 경우, 특히 적합하게 기능한다.

Claims (27)

  1. 액세스 장치에 접속되어서 사용되는 반도체 메모리 카드로서,
    제어신호 및 데이터를 액세스 장치에 대해 송신하고, 액세스 장치로부터의 신호를 수신하는 호스트 인터페이스부와,
    복수의 연속하는 섹터가 데이터 소거의 최소 단위인 소거 블록으로서 그룹화되어 있는 불휘발성 메모리와,
    상기 불휘발성 메모리에 대한 데이터의 소거, 기입, 읽어 내기를 제어하는 메모리 콘트롤러와,
    적어도 상기 액세스 장치로부터 상기 반도체 메모리 카드에 액세스할 때의 조건인 액세스 조건 및 상기 액세스 조건에 따른 액세스를 상기 액세스 장치가 행한 경우에 상기 반도체 메모리 카드가 발휘하는 액세스 성능에 관한 정보를 격납하는 카드정보 격납부를 포함하는 카드 정보 격납용의 메모리와,
    상기 인터페이스부를 통하여 얻어진 제어신호에 기초하여 각 부를 제어하는 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 카드.
  2. 제 1 항에 있어서, 상기 카드정보 격납부는,
    상기 반도체 메모리 카드 내부의 물리 특성에 관한 제 1 정보에 더하여,
    상기 액세스 조건에 관한 제 2 정보와,
    상기 액세스 성능에 관한 정보로서, 상기 반도체 메모리 카드의 액세스 속도에 관한 제 3 정보와,
    상기 반도체 메모리 카드의 이상 처리에 관한 제 4 정보중, 적어도 1개의 정보를 격납하는 것을 특징으로 하는 반도체 메모리 카드.
  3. 제 2 항에 있어서, 상기 카드정보 격납부의 제 3 정보는,
    상기 액세스 속도에 관한 정보로서, 상기 반도체 메모리 카드의 속도성능을 나타내는 플래그를 포함하는 것을 특징으로 하는 반도체 메모리 카드.
  4. 제 1 항에 있어서, 상기 카드정보 격납부는, 적어도
    상기 반도체 메모리 카드 내부의 물리 특성에 관한 제 1 정보와,
    상기 액세스 조건에 관한 제 2 정보와,
    상기 액세스 성능에 관한 정보로서, 상기 반도체 메모리 카드의 액세스 속도에 관한 제 3 정보를 격납하는 것을 특징으로 하는 반도체 메모리 카드.
  5. 제 4 항에 있어서, 상기 제어부는,
    상기 액세스 장치로부터의 요구에 따라, 상기 반도체 메모리 카드에 액세스하기 위한 액세스 조건에 관한 정보, 및 상기 액세스 조건으로 반도체 메모리 카드에 액세스 했을 때에 있어서의 액세스 속도에 관한 정보를 상기 카드정보 격납부로부터 읽어 내고, 상기 액세스 장치에 송신하는 것을 특징으로 하는 반도체 메모리 카드.
  6. 제 4 항에 있어서, 상기 제어부는,
    상기 액세스 장치가 지정한 액세스 조건에 관한 정보에 따라, 상기 액세스 조건으로 상기 반도체 메모리 카드에 액세스 했을 때에 있어서의 액세스 속도에 관한 정보를 상기 카드정보 격납부로부터 읽어 내고, 상기 액세스 장치에 송신하는 것을 특징으로 하는 반도체 메모리 카드.
  7. 제 4 항에 있어서, 상기 제어부는,
    상기 액세스 장치가 지정한 액세스 속도에 관한 정보에 따라, 상기 액세스 속도를 만족시키기 위해 필요하게 되는 상기 반도체 메모리 카드로의 액세스 조건에 관한 정보를 상기 카드정보 격납부로부터 읽어 내고, 상기 액세스 장치에 송신하는 것을 특징으로 하는 반도체 메모리 카드.
  8. 제 4 항에 있어서, 상기 제어부는,
    상기 액세스 장치가 지정한 액세스 조건에 관한 정보와, 액세스 속도에 관한 정보를 상기 카드정보 격납부로부터 읽어 내고 상기 액세스 조건으로 상기 반도체 메모리 카드에 액세스 했을 때에, 상기 액세스 속도가 만족시켜지는지 아닌지 판정하고, 판정 결과를 상기 액세스 장치에 송신하는 것을 특징으로 하는 반도체 메모리 카드.
  9. 제 4 항에 있어서, 상기 카드정보 격납부의 제 3 정보는,
    상기 액세스 속도에 관한 정보로서, 상기 반도체 메모리 카드의 속도 성능을 나타내는 플래그를 포함하는 것을 특징으로 하는 반도체 메모리 카드.
  10. 제 4 항에 있어서, 상기 카드정보 격납부는,
    상기 제 3 정보로서, 상기 반도체 메모리 카드의 소비전력량의 복수의 레벨에 대해 상기 반도체 메모리의 액세스 속도에 관한 정보를 갖는 것이며,
    상기 제어부는,
    상기 액세스 장치로부터의 요구 및 소비전력량 레벨의 지정에 따라, 상기 반도체 메모리 카드에 액세스하기 위한 액세스 조건에 관한 정보, 및 상기 액세스 조건으로 반도체 메모리 카드에 액세스 했을 때에 있어서의 액세스 속도에 관한 정보를 상기 카드정보 격납부로부터 읽어 내고, 상기 액세스 장치에 송신하는 것을 특징으로 하는 반도체 메모리 카드.
  11. 제 4 항에 있어서, 상기 카드정보 격납부는,
    상기 제 3 정보로서, 상기 반도체 메모리 카드의 소비전력량의 복수의 레벨에 대해 상기 반도체 메모리의 액세스 속도에 관한 정보를 갖는 것이며,
    상기 제어부는,
    상기 액세스 장치가 지정한 액세스 조건에 관한 정보 및 소비전력량 레벨의 지정에 따라, 상기 액세스 조건 및 지정 전력량 레벨로 상기 반도체 메모리 카드에 액세스 했을 때에 있어서의 액세스 속도에 관한 정보를 상기 카드정보 격납부로부터 읽어 내고, 상기 액세스 장치에 송신하는 것을 특징으로 하는 반도체 메모리 카드.
  12. 제 4 항에 있어서, 상기 카드정보 격납부는,
    상기 제 3 정보로서, 상기 반도체 메모리 카드의 소비전력량의 복수의 레벨에 대해 상기 반도체 메모리의 액세스 속도에 관한 정보를 갖는 것이며,
    상기 제어부는,
    상기 액세스 장치가 지정한 액세스 속도 및 소비전력량 레벨의 지정에 관한 정보에 따라, 상기 액세스 속도를 만족시키기 위해 필요하게 되는 상기 반도체 메모리 카드에의 액세스 조건에 관한 정보를 상기 카드정보 격납부로부터 읽어 내고, 상기 액세스 장치에 송신하는 것을 특징으로 하는 반도체 메모리 카드.
  13. 제 4 항에 있어서, 상기 카드정보 격납부는,
    상기 제 3 정보로서, 상기 반도체 메모리 카드의 소비전력량의 복수의 레벨에 대해 상기 반도체 메모리의 액세스 속도에 관한 정보를 갖는 것이며,
    상기 제어부는,
    상기 액세스 장치가 지정한 액세스 조건에 관한 정보 및 소비전력량 레벨의 지정과, 액세스 속도에 관한 정보를 상기 카드정보 격납부로부터 읽어 내고, 상기 액세스 조건 및 지정한 전력량 레벨로 상기 반도체 메모리 카드에 액세스 했을 때에, 상기 액세스 속도가 만족시켜지는지 아닌지를 판정하고, 판정 결과를 상기 액세스 장치에 송신하는 것을 특징으로 하는 반도체 메모리 카드.
  14. 제 1 항에 있어서, 상기 카드정보 격납부는,
    상기 반도체 메모리 카드의 카드 내부의 각종의 처리시간과 처리 단위 사이즈를 액세스 방법에 따라 보유하는 액세스 성능 기초정보표를 갖는 것이며,
    상기 제어부는, 상기 액세스 장치로부터의 요구에 따라 상기 액세스 성능 기초정보표를 상기 액세스 장치에 송신하는 것을 특징으로 하는 반도체 메모리 카드.
  15. 제 1 항에 있어서, 상기 카드정보 격납부는,
    상기 반도체 메모리 카드의 처리 단위 사이즈, 액세스 방법, 및 처리내용을 포함하는 액세스 조건을 변화시킨 경우에 있어서의 액세스 속도를 보유하는 것이며,
    상기 제어부는, 상기 액세스 장치로부터의 요구에 따라 당해 액세스 속도에 관한 정보를 상기 액세스 장치에 송신하는 것을 특징으로 하는 반도체 메모리 카드.
  16. 복수의 연속하는 섹터가 데이터 소거의 최소 단위인 블록으로서 그룹화 되어 있고, 격납된 데이터가 파일 시스템에 의해 관리되어 있는 반도체 메모리 카드에 액세스하는 액세스 장치로서,
    상기 액세스 장치로부터 상기 반도체 메모리 카드에 액세스할 때의 조건인 액세스 조건 및 상기 액세스 조건에 따른 액세스를 상기 액세스 장치가 행한 경우에 상기 반도체 메모리 카드가 발휘하는 액세스 성능에 관한 정보를 상기 반도체 메모리 카드로부터 취득하는 카드 정보 취득부와,
    상기 액세스 장치가 상기 반도체 메모리 카드에 액세스 할 때에 사용가능한 액세스 조건에 관한 정보와, 반도체 메모리 카드에 요구되는 액세스 속도에 관한 정보를 격납하는 카드 사용조건 격납부와,
    상기 카드 정보 취득부가 취득한 정보와 상기 반도체 메모리 카드의 액세스 성능에 관한 정보와, 상기 카드 사용조건 격납부에 격납된 정보로부터, 액세스 조건을 결정하는 액세스 조건 결정부와,
    상기 액세스 조건 결정부가 결정한 액세스 조건을 취득하고, 상기 액세스 조건에 적합한 파일 액세스를 행하는 파일 시스템 제어부와,
    상기 파일 시스템 제어부로부터의 액세스 요구에 따라 상기 반도체 메모리 카드에 액세스하는 액세스 제어부를 구비하는 것을 특징으로 하는 액세스 장치.
  17. 제 16 항에 있어서, 상기 액세스 조건 결정부는,
    상기 액세스 조건에 따라, 상기 반도체 메모리 카드로부터 취득한 액세스 성능에 관한 정보에 기초하여, 반도체 메모리 카드의 영역을 파일 시스템 액세스 단위(이하, FS 액세스 단위라고 함)로 분할하는 것을 특징으로 하는 액세스 장치.
  18. 제 17 항에 있어서, 상기 파일 시스템 제어부는,
    상기 반도체 메모리 카드에 대해 파일 데이터를 기록할 때, 상기 반도체 메모리 카드상에 구축된 파일 시스템의 관리 정보를 기초로, 상기 FS 액세스 단위의 배수 길이의 연속 빈 영역을 결정하고,
    상기 결정한 연속빈 영역에 파일 데이터를 기록하는 것을 특징으로 하는 액세스 장치.
  19. 제 17 항에 있어서, 상기 파일 시스템 제어부는,
    상기 반도체 메모리 카드에 대해 새로운 파일 관리 정보를 기록할 때에, 상기 반도체 메모리 카드상에 구축된 파일 시스템의 관리 정보를 기초로, 상기 FS 액세스 단위의 영역내에 이미 다른 파일 관리 정보가 기록되어 있고, 또한 새로운 파일 관리 정보를 기입하는 빈 영역이 존재하는지 아닌지를 판단하고, 존재하는 경우에, 상기 빈 영역을 파일 관리 정보의 기입 위치로서 결정하고, 상기 결정한 빈 영역에 파일 관리 정보를 기록하는 것을 특징으로 하는 액세스 장치.
  20. 제 17 항에 있어서, 상기 파일 시스템 제어부는,
    상기 반도체 메모리 카드상에 구축된 파일 시스템의 관리 정보를 기초로, 상기 복수의 FS 액세스 단위의 영역이 부분적으로 사용되고 있는 경우, 부분적으로 사용되고 있는 FS 액세스 단위의 사용영역의 데이터를 다른 FS 액세스 단위의 미사용영역으로 이동시키는 것을 특징으로 하는 액세스 장치.
  21. 제 17 항에 있어서, 상기 파일 시스템 제어부는,
    상기 반도체 메모리 카드상에 구축된 파일 시스템의 관리 정보를 기초로, 상기 FS 액세스 단위의 영역이 모두 빈 영역인 영역의 개수를 산출하는 것을 특징으로 하는 액세스 장치.
  22. 복수의 연속하는 섹터가 데이터 소거의 최소 단위인 블록으로서 그룹화 되어 있고, 격납된 데이터가 파일 시스템에 의해 관리되어 있는 반도체 메모리 카드에 액세스하는 액세스 방법으로서,
    상기 반도체 메모리 카드에 액세스 할 때에 사용가능한 액세스 조건에 관한 정보와, 반도체 메모리 카드에 요구되는 액세스 성능에 관한 정보를 격납하는 카드 사용조건 격납 스텝과,
    상기 액세스 장치로부터 상기 반도체 메모리 카드에 액세스할 때의 조건인 액세스 조건 및 상기 액세스 조건에 따른 액세스를 상기 액세스 장치가 행한 경우에 상기 반도체 메모리 카드가 발휘하는 액세스 성능에 관한 정보를 상기 반도체 메모리 카드로부터 취득하는 카드 정보 취득 스텝과,
    상기 카드 정보 취득 스텝이 취득한 정보와 상기 카드 사용조건 격납 스텝에서 격납한 정보로부터, 액세스 조건을 결정하는 액세스 조건 결정 스텝과,
    상기 액세스 조건 결정 스텝에서 결정한 액세스 조건을 취득하고, 상기 액세스 조건에 적합하도록 상기 반도체 메모리 카드의 파일에 액세스하는 파일 시스템 제어 스텝을 구비하는 것을 특징으로 하는 액세스 방법.
  23. 제 22 항에 있어서, 상기 액세스 조건 결정 스텝은, 상기 액세스 조건에 따라, 상기 반도체 메모리 카드에 액세스 할 때에 사용되는 사이즈인 파일 시스템 액세스 단위(이하, FS 액세스 단위라고 함)를 결정하는 것을 특징으로 하는 액세스 방법.
  24. 제 23 항에 있어서, 상기 파일 시스템 제어 스텝은,
    상기 반도체 메모리 카드에 대해 파일 데이터를 기록할 때, 상기 반도체 메모리 카드상에 구축된 파일 시스템의 관리 정보를 기초로, 상기 FS 액세스 단위의 배수 길이의 연속 빈 영역을 결정하고,
    상기 결정한 연속 빈 영역에 파일 데이터를 기록하는 것을 특징으로 하는 액세스 방법.
  25. 제 23 항에 있어서, 상기 파일 시스템 제어 스텝은,
    상기 반도체 메모리 카드에 대해 새로운 파일 관리 정보를 기록할 때에, 상기 반도체 메모리 카드상에 구축된 파일 시스템의 관리 정보를 기초로, 상기 FS 액세스 단위의 영역내에 이미 별도의 파일 관리 정보가 기록 되어 있고, 또한 새로운 파일 관리 정보를 기입하는 빈 영역이 존재하는지 아닌지를 판단하고,
    존재하는 경우에, 상기 빈 영역을 파일 관리 정보의 기입 위치로서 결정하고,
    상기 결정한 빈 영역에 파일 관리 정보를 기록하는 것을 특징으로 하는 액세 스 방법.
  26. 제 23 항에 있어서, 상기 파일 시스템 제어 스텝은,
    상기 반도체 메모리 카드상에 구축된 파일 시스템의 관리 정보를 기초로, 상기 복수의 FS 액세스 단위의 영역이 부분적으로 사용되고 있는 경우, 부분적으로 사용되고 있는 FS 액세스 단위의 사용영역의 데이터를 다른 FS 액세스 단위의 미사용 영역으로 이동시키는 것을 특징으로 하는 액세스 방법.
  27. 청구항 23 항에 있어서, 상기 파일 시스템 제어 스텝은,
    상기 반도체 메모리 카드상에 구축된 파일 시스템의 관리 정보를 기초로, 상기 액세스 단위의 영역이 모두 빈 영역인 영역의 크기를 산출하고,
    상기 반도체 메모리 카드의 빈 영역 길이로서 어플리케이션 프로그램에 산출한 값을 통지하는 것을 특징으로 하는 액세스 방법.
KR1020067001319A 2003-08-06 2004-08-03 반도체 메모리 카드, 액세스 장치 및 액세스 방법 KR100749298B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00287914 2003-08-06
JP2003287914 2003-08-06
JP2003325811 2003-09-18
JPJP-P-2003-00325811 2003-09-18
PCT/JP2004/011427 WO2005015406A1 (ja) 2003-08-06 2004-08-03 半導体メモリカード、アクセス装置及びアクセス方法

Publications (2)

Publication Number Publication Date
KR20060055518A KR20060055518A (ko) 2006-05-23
KR100749298B1 true KR100749298B1 (ko) 2007-08-14

Family

ID=34137917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067001319A KR100749298B1 (ko) 2003-08-06 2004-08-03 반도체 메모리 카드, 액세스 장치 및 액세스 방법

Country Status (7)

Country Link
US (1) US8161225B2 (ko)
EP (1) EP1653362B1 (ko)
JP (1) JP4647492B2 (ko)
KR (1) KR100749298B1 (ko)
CN (1) CN100422956C (ko)
TW (1) TW200525353A (ko)
WO (1) WO2005015406A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4874588B2 (ja) * 2004-07-12 2012-02-15 株式会社東芝 記憶デバイスおよびホスト機器
EP1769331B1 (en) 2004-07-12 2011-06-29 Kabushiki Kaisha Toshiba Storage device and host apparatus
JP2006085380A (ja) * 2004-09-15 2006-03-30 Toshiba Corp ファイルストレージデバイス、プログラム、及び不揮発性半導体メモリの書込方法
JP4806183B2 (ja) * 2004-12-24 2011-11-02 富士通セミコンダクター株式会社 ファイル情報の書き込み処理方法およびプログラム
JP2006252137A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の最適化方法
JP2006285669A (ja) 2005-03-31 2006-10-19 Toshiba Corp ホスト機器
US7702935B2 (en) * 2006-01-25 2010-04-20 Apple Inc. Reporting flash memory operating voltages
US20070180186A1 (en) * 2006-01-27 2007-08-02 Cornwell Michael J Non-volatile memory management
US7861122B2 (en) * 2006-01-27 2010-12-28 Apple Inc. Monitoring health of non-volatile memory
JP4802791B2 (ja) * 2006-03-20 2011-10-26 ソニー株式会社 データ記憶装置及びデータアクセス方法
DE102006025133A1 (de) * 2006-05-30 2007-12-06 Infineon Technologies Ag Speicher- und Speicherkommunikationssystem
WO2008013227A1 (fr) 2006-07-26 2008-01-31 Panasonic Corporation dispositif de stockage non volatil, dispositif d'accès et système de stockage non volatil
KR100758301B1 (ko) * 2006-08-04 2007-09-12 삼성전자주식회사 메모리 카드 및 그것의 데이터 저장 방법
JP5014344B2 (ja) * 2006-08-08 2012-08-29 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム
US7904639B2 (en) * 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
EP2487794A3 (en) 2006-08-22 2013-02-13 Mosaid Technologies Incorporated Modular command structure for memory and memory system
JP5031304B2 (ja) * 2006-09-11 2012-09-19 キヤノン株式会社 情報処理装置
KR100845527B1 (ko) * 2006-12-06 2008-07-10 삼성전자주식회사 메모리 장치 및 메모리 컨트롤러의 클럭 싸이클 제어방법
JP4970078B2 (ja) * 2007-02-21 2012-07-04 株式会社東芝 不揮発性メモリシステム
US20080288712A1 (en) * 2007-04-25 2008-11-20 Cornwell Michael J Accessing metadata with an external host
US7913032B1 (en) 2007-04-25 2011-03-22 Apple Inc. Initiating memory wear leveling
WO2009016542A2 (en) * 2007-08-01 2009-02-05 Nxp B.V. Mobile communication device and method for defragging mifare memory
US9495116B2 (en) * 2007-12-26 2016-11-15 Sandisk Il Ltd. Storage device coordinator and a host device that includes the same
WO2010001606A1 (ja) * 2008-07-02 2010-01-07 パナソニック株式会社 コントローラ、情報記録装置、アクセス装置、情報記録システム、及び情報記録方法
KR101541442B1 (ko) 2008-11-04 2015-08-03 삼성전자주식회사 메모리 및 프로세서를 포함하는 컴퓨팅 시스템
US8392687B2 (en) * 2009-01-21 2013-03-05 Micron Technology, Inc. Solid state memory formatting
US8230239B2 (en) * 2009-04-02 2012-07-24 Qualcomm Incorporated Multiple power mode system and method for memory
GB2469118A (en) * 2009-04-03 2010-10-06 Nec Corp Power negotiation in a communication device
EP2421025A1 (en) * 2009-04-15 2012-02-22 Sharp Kabushiki Kaisha Method and system for manufacturing product
KR20110032606A (ko) 2009-09-23 2011-03-30 삼성전자주식회사 전자 디바이스의 성능 개선을 위한 전자 디바이스 컨트롤러
JP2011227626A (ja) * 2010-04-16 2011-11-10 Panasonic Corp 記録再生装置
JP2012173814A (ja) * 2011-02-17 2012-09-10 Canon Inc 情報処理装置及び情報処理装置を制御する制御方法
JP5653259B2 (ja) * 2011-03-08 2015-01-14 クラリオン株式会社 更新差分データ作成装置、データ更新システムおよび更新差分データ作成プログラム
JP6260407B2 (ja) * 2014-03-28 2018-01-17 富士通株式会社 ストレージ管理装置、性能調整方法及び性能調整プログラム
TWI557556B (zh) * 2015-11-20 2016-11-11 宇帷國際股份有限公司 電子裝置
JP6832116B2 (ja) * 2016-10-04 2021-02-24 富士通コネクテッドテクノロジーズ株式会社 メモリ制御装置、情報処理装置、およびメモリ制御方法
CN110534151B (zh) * 2018-05-24 2021-06-08 深圳忆联信息系统有限公司 实现写入前擦除的方法、装置、计算机设备及存储介质
CN108984330B (zh) * 2018-05-31 2021-05-11 深圳市江波龙电子股份有限公司 一种控制存储设备的方法、装置及电子设备
JP7278083B2 (ja) * 2019-01-24 2023-05-19 凸版印刷株式会社 半導体装置、制御方法、およびプログラム
US11249648B2 (en) 2019-07-26 2022-02-15 Kioxia Corporation Transfer and processing unit for IOD SSD
JP2022110852A (ja) * 2021-01-19 2022-07-29 キオクシア株式会社 リムーバブルメモリデバイス
CN114063906B (zh) * 2021-10-15 2022-05-17 北京得瑞领新科技有限公司 Nand闪存中物理块的管理方法、装置及ssd设备
WO2023176177A1 (ja) * 2022-03-16 2023-09-21 パナソニックＩｐマネジメント株式会社 メモリーカードおよびホスト機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124175A (ja) * 1992-08-28 1994-05-06 Sharp Corp 半導体ディスク装置
WO2000050997A1 (fr) * 1999-02-22 2000-08-31 Hitachi, Ltd. Carte memoire, procede d'affectation d'adresse logique, et procede d'ecriture de donnees
JP2002202912A (ja) * 2000-10-26 2002-07-19 Matsushita Electric Ind Co Ltd 記録装置、記録制御方法、及びプログラム
JP2003044351A (ja) * 2001-07-27 2003-02-14 Matsushita Electric Ind Co Ltd フラッシュメモリ装置、及び、それに記憶されたデータのマージ方法
JP2003058417A (ja) * 2001-08-21 2003-02-28 Matsushita Electric Ind Co Ltd 記憶装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228281A (ja) 1987-03-17 1988-09-22 Nec Corp メモリカ−ド
JP2579170B2 (ja) 1987-09-18 1997-02-05 日立マクセル株式会社 メモリカード
JPH06350907A (ja) 1993-06-07 1994-12-22 Fuji Photo Film Co Ltd 電子スチルカメラ
US5329491A (en) * 1993-06-30 1994-07-12 Intel Corporation Nonvolatile memory card with automatic power supply configuration
CN1053507C (zh) * 1994-10-07 2000-06-14 邵通 计算机硬盘读写控制装置
JPH07320018A (ja) 1994-05-26 1995-12-08 Canon Inc メモリカード並びにメモリカードを使用する電子機器およびメモリカードのアクセススピード設定方法
DE69525284T2 (de) * 1994-06-07 2002-10-24 Hitachi Ltd Informationsaufzeichnungsgerät und Verfahren zu dessen Steuerung zur Aufzeichnung/Wiedergabe von Information durch Auswahl eines Betriebsmodus
JPH1069420A (ja) * 1996-08-29 1998-03-10 Sony Corp 情報記録装置、情報記録再生装置、情報記録方法および情報再生方法
JP2000122923A (ja) * 1998-07-13 2000-04-28 Sony Corp 記録装置および記録方法、再生装置および再生方法、記録媒体、並びにプログラム記録媒体
US6438086B1 (en) * 1998-07-13 2002-08-20 Sony Corporation Recording apparatus and method, reproducing apparatus and method, and recording medium
US6442682B1 (en) * 1999-02-18 2002-08-27 Auspex Systems, Inc. Characterization of data access using file system
JP4616432B2 (ja) * 1999-07-16 2011-01-19 富士フイルム株式会社 信号処理装置
JP2001029101A (ja) 1999-07-21 2001-02-06 Fujiki Tatsuo 裏布付きゴム製長靴及びその製造方法
JP3249959B2 (ja) * 1999-10-12 2002-01-28 株式会社ソニー・コンピュータエンタテインメント 可搬型記憶装置及びメモリカード
JP2001231001A (ja) * 2000-02-16 2001-08-24 Olympus Optical Co Ltd 電子カメラ装置
JP2001245249A (ja) 2000-02-28 2001-09-07 Minolta Co Ltd デジタルカメラ
JP4665299B2 (ja) * 2000-08-29 2011-04-06 株式会社ニコン 電子カメラ
JP2002091806A (ja) * 2000-09-20 2002-03-29 Olympus Optical Co Ltd ファイルシステム
JP4238514B2 (ja) * 2002-04-15 2009-03-18 ソニー株式会社 データ記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124175A (ja) * 1992-08-28 1994-05-06 Sharp Corp 半導体ディスク装置
WO2000050997A1 (fr) * 1999-02-22 2000-08-31 Hitachi, Ltd. Carte memoire, procede d'affectation d'adresse logique, et procede d'ecriture de donnees
JP2002202912A (ja) * 2000-10-26 2002-07-19 Matsushita Electric Ind Co Ltd 記録装置、記録制御方法、及びプログラム
JP2003044351A (ja) * 2001-07-27 2003-02-14 Matsushita Electric Ind Co Ltd フラッシュメモリ装置、及び、それに記憶されたデータのマージ方法
JP2003058417A (ja) * 2001-08-21 2003-02-28 Matsushita Electric Ind Co Ltd 記憶装置

Also Published As

Publication number Publication date
EP1653362A1 (en) 2006-05-03
EP1653362A4 (en) 2008-06-04
US8161225B2 (en) 2012-04-17
KR20060055518A (ko) 2006-05-23
TW200525353A (en) 2005-08-01
CN100422956C (zh) 2008-10-01
JPWO2005015406A1 (ja) 2006-11-02
US20070183179A1 (en) 2007-08-09
JP4647492B2 (ja) 2011-03-09
WO2005015406A1 (ja) 2005-02-17
CN1833229A (zh) 2006-09-13
TWI359360B (ko) 2012-03-01
EP1653362B1 (en) 2015-09-30

Similar Documents

Publication Publication Date Title
KR100749298B1 (ko) 반도체 메모리 카드, 액세스 장치 및 액세스 방법
CN100543702C (zh) 文件记录装置及其控制方法和执行方法
US8335893B2 (en) Storage device, system, and method that determines a physical address of a memory unit allocated to a logical address or allocates a logical address to a physical address of a memory unit, based on access speed information of the logical address
US8589617B2 (en) Write once recording device
US20080288710A1 (en) Semiconductor Memory Device and Its Control Method
EP1936508B1 (en) Information recording medium access apparatus, and data recording method
JP4722704B2 (ja) 情報記録媒体、情報記録媒体に対するアクセス装置及びアクセス方法
US7822931B2 (en) File storage device, host apparatus, method for formatting nonvolatile semiconductor memory, and method of writing data in nonvolatile semiconductor memory
KR20060134170A (ko) 비휘발성 기억 시스템
JPWO2008016081A1 (ja) メモリコントローラ、不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム
JP5962140B2 (ja) プログラム、制御方法、制御装置およびシステム
JP2005202942A (ja) 情報記録媒体、データ処理装置及びデータ処理方法
WO2010001606A1 (ja) コントローラ、情報記録装置、アクセス装置、情報記録システム、及び情報記録方法
JP2006146466A (ja) 記録媒体及びファイルシステム管理方法
JP2009205591A (ja) アクセスモジュール、情報記録モジュール、及び情報記録システム
JP2006178633A (ja) 情報処理装置、情報処理方法、プログラム
JP2007310533A (ja) 不揮発性記憶システム、不揮発性記憶装置、及びファイルデータ書き込み方法
JP2008027248A (ja) 情報処理装置、情報処理装置の制御方法及び制御プログラム
JP7262977B2 (ja) 記録装置及びその制御方法、並びにプログラム
CN102646434A (zh) 影像存储装置与影像纪录器
JP2001051878A (ja) ファイル管理装置及びファイル管理方法
JP2006277268A (ja) ファイル管理装置、ファイル管理方法、ファイル管理プログラムおよびコンピュータに読み取り可能な記録媒体
JP2002163132A (ja) ファイル管理装置、ファイル管理方法およびファイル管理プログラムを記録した記録媒体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 12