JP4970078B2

JP4970078B2 - 不揮発性メモリシステム

Info

Publication number: JP4970078B2
Application number: JP2007040408A
Authority: JP
Inventors: 和也河本; 博助川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-02-21
Filing date: 2007-02-21
Publication date: 2012-07-04
Anticipated expiration: 2027-02-21
Also published as: US20080201553A1; JP2008204222A

Description

この発明は、電気的書き換え可能な不揮発性メモリセルを用いて構成される不揮発性メモリシステムに係り、特にメモリカード用途に適したメモリシステムに関する。

電気的書き換え可能な不揮発性半導体メモリ（ＥＥＰＲＯＭ）の一つとして、ＮＡＮＤ型フラッシュメモリが知られている。ＮＡＮＤ型フラッシュメモリは、単位セル面積がＮＯＲ型に比べて小さく、大容量化が容易である。また、セル単位での読み出し／書き込み速度はＮＯＲ型に比べると遅いが、セルアレイとページバッファとの間で同時に読み出し／書き込みが行われるセル範囲（物理的ページ長）を大きくすることで、実質的に高速の読み出し／書き込みが可能である。

この様な特長を活かして、ＮＡＮＤ型フラッシュメモリは、例えばディジタルカメラ等に適用されるメモリカード等をはじめとする各種記録メディアとして使用されている。ディジタルカメラ用メモリカードは、２値データ記憶を行うメモリチップのみを搭載したＭＢ単位の容量を持つ世代から、最近は多値データ記憶を行うメモリチップと共にメモリコントローラを搭載した、ＧＢ単位の容量を持つ世代へと進化している。

ＮＡＮＤ型フラッシュメモリは、ワード線方向に並ぶ複数のＮＡＮＤセルユニット（ＮＡＮＤストリング）の集合として定義されるブロックをデータ消去単位とする。従来のメモリカードでは、ホストが論理アドレス／物理アドレス変換テーブルを持って、物理アドレスベースでメモリの読み出し／書き込み／消去の制御を行っている（例えば、特許文献１参照）。
特開２００６−１９５５６５号公報

この発明は、機能や構成をホストとの関係で柔軟に選択可能とした不揮発性メモリシステムを提供することを目的とする。

この発明の一態様による不揮発性メモリシステムは、不揮発性メモリと、この不揮発性メモリの読み出し及び書き込みを制御するメモリコントローラとを備えた不揮発性メモリシステムにおいて、前記不揮発性メモリシステムは、前記メモリコントローラ内に、ホストから供給される論理アドレスと前記不揮発性メモリの物理アドレスとの対応関係を示すアドレス変換テーブルを持って論理アドレスに従ってアクセス制御されるものである。前記メモリコントローラは、前記不揮発性メモリセルの電源投入後にセクタの数としての第１の初期値を設定し、前記第１の初期値が設定されている間は、前記ホストからの要求に従い前記不揮発性メモリから前記第１の初期値のセクタの数のデータを読み出す。また、前記メモリコントローラは、前記ホストからのコマンドに従い、前記第１の初期値から前記第１の初期値とは異なる第２の値への切り替えを行い、前記ホストからの新たなコマンドにより前記第２の値が変更されない限り、前記第２の値をセクタの数として維持する。前記第２の値への切り替えの後、前記メモリコントローラは、前記第２の値が維持されている限り、前記ホストからの要求に従い、前記不揮発性メモリから前記第２の値のセクタの数のデータを読み出す。

この発明によると、機能や構成をホストとの関係で柔軟に選択可能とした不揮発性メモリシステムを提供することができる。

以下、図面を参照して、この発明の実施の形態を説明する。

１．システム概要
図１は、実施の形態による不揮発性メモリシステムであるメモリカード２０の構成を示す。このメモリカード２０は、ＮＡＮＤ型フラッシュメモリチップ２１とその読み出し／書き込みを制御するメモリコントローラ２２によりモジュールを構成する。

フラッシュメモリチップ２１は、複数のメモリチップの場合もある。図１では二つのメモリチップｃｈｉｐ１，ｃｈｉｐ２を示しているが、その場合も一つのメモリコントローラ２２で制御される。

メモリコントローラ２２は、メモリチップ２１との間でデータ転送を行うためのＮＡＮＤフラッシュインタフェース２３、ホストデバイスとの間でデータ転送を行うためのホストインタフェース２５、読み出し／書き込みデータ等を一時保持するバッファＲＡＭ２６、データ転送制御の他メモリカード全体の動作制御を行うＭＰＵ２４、ＮＡＮＤ型フラッシュメモリ２１内のファームウェア（ＦＷ）の読み出し／書き込みのシーケンス制御等に用いられるハードウェアシーケンサ２７を有する１チップコントローラである。

メモリカードに電源が投入されると、フラッシュメモリ２１内に格納されているファームウェア（制御プログラム）を自動的に読み出す初期化動作（パワーオン・イニシャルセットアップ動作）が行われ、これがデータレジスタ（バッファＲＡＭ）２６に転送される。この読み出し制御は、ハードウェアシーケンサ２７により行われる。

バッファＲＡＭ２６上にロードされたファームウェアにより、ＭＰＵ２４は、各種テーブルをＲＡＭ２６上に作成したり、ホストからのコマンドを受けて、フラッシュメモリ２１をアクセスしたり、データ転送制御を行う。

なおメモリチップ２１とコントローラチップ２２とが別チップであることは、このメモリシステムにとって本質的ではない。図２は、図１のメモリカード２０を、メモリチップ２１とコントローラ２２のロジックコントロールを渾然一体として見た機能ブロック構成を示している。また図３はそのメモリコア部のセルアレイ構成を示している。

メモリセルアレイ１は、図３に示すように、複数の電気的書き換え可能な複数の不揮発性メモリセル（図の例では３２個のメモリセル）Ｍ０−Ｍ３１が直列接続されたＮＡＮＤセルユニット（ＮＡＮＤストリング）ＮＵを配列して構成される。

ＮＡＮＤセルユニットＮＵの一端は、選択ゲートトランジスタＳ１を介してビット線ＢＬｏ，ＢＬｅに、他端は選択ゲートトランジスタＳ２を介して共通ソース線ＣＥＬＳＲＣに接続される。メモリセルＭ０−Ｍ３１の制御ゲートはそれぞれワード線ＷＬ０−ＷＬ３１に接続され、選択ゲートトランジスタＳ１，Ｓ２のゲートは選択ゲート線ＳＧＤ，ＳＧＳに接続される。

ワード線方向に配列されるＮＡＮＤセルユニットの集合が、データ消去の最小単位となるブロック（消去ブロック）を構成し、図示のようにビット線の方向に複数のブロックＢＬＫ０−ＢＬＫｎ−１が配置される。

ビット線ＢＬｅ，ＢＬｏの一端側に、セルデータの読み出し及び書き込みに供されるセンスアンプ回路３が配置され、ワード線の一端側にワード線及び選択ゲート線の選択駆動を行うロウデコーダ２が配置される。図では、隣接する偶数番ビット線ＢＬｅと奇数番ビット線ＢＬｏがビット線選択回路により選択的にセンスアンプ回路３の各センスアンプＳＡに接続される場合を示している。

コマンド、アドレス及びデータは、入力制御回路１３を介して入力され、チップイネーブル信号／ＣＥ、書き込みイネーブル信号／ＷＥ、読み出しイネーブル信号／ＲＥその他の外部制御信号は、論理回路１４に入力され、タイミング制御に用いられる。コマンドは、コマンドレジスタ８でデコードされる。

制御回路６は、データの転送制御及び書き込み／消去／読み出しのシーケンス制御を行う。ステータスレジスタ１１は、Ｒｅａｄｙ／Ｂｕｓｙ端子にメモリカード２０のＲｅａｄｙ／Ｂｕｓｙ状態を出力する。これとは別に、メモリ２０の状態（Ｐａｓｓ／Ｆａｉｌ，Ｒｅａｄｙ／Ｂｕｓｙ等）をＩ／Ｏポートを介してホストに知らせるステータスレジスタ１２が用意されている。

アドレスは、アドレスレジスタ５を介して、ロウデコーダ（プリロウデコーダ２ａとメインロウデコーダ２ｂ）２やカラムデコーダ４に転送される。書き込みデータは、Ｉ／Ｏ制御回路７を介し、コントロール回路６を介してセンスアンプ回路３（センスアンプ３ａとデータレジスタ３ｂ）にロードされ、読み出しデータはコントロール回路６及び／Ｏ制御回路７を介して、外部に出力される。

各動作モードに応じて必要とされる高電圧を発生するために、高電圧発生回路１０が設けられている。高電圧発生回路１０は、制御回路６から与えられる指令に基づいて所定の高電圧を発生する。

従来のｘＤ-ｐｉｃｔｕｒｅｃａｒｄ^ＴＭ（以下、単にｘＤＰ^ＴＭカードという）では、５１２ＭＢレベルの２値ＮＡＮＤフラッシュメモリを用いた場合（これを“Ｇ１カード”或いは“Ｇ１モード”という）、Ｇ１カードをエミュレートして、１乃至２ＧＢレベルの多値ＮＡＮＤフラッシュメモリを用いた場合（これを“Ｇ２カード”或いは“Ｇ２モード”という）共に、ホストがフラッシュメモリの物理アドレスと論理アドレスの対応関係テーブル（物理／論理アドレス変換テーブル）を持って、カードのフラッシュメモリのアドレス管理を行う。これを物理ブロックアクセス（ＰｈｙｉｓｉｃａｌＢｌｏｃｋＡｃｃｅｓｓ：ＰＢＡ）方式という。

なお、Ｇ１カードに使用されるＮＡＮＤフラッシュメモリの消去ブロックのサイズは、例えば１６ｋＢであるのに対し、Ｇ２カードに用いられるＮＡＮＤフラッシュメモリのそれは、例えば２５６ｋＢである。この様に搭載されるＮＡＮＤフラッシュメモリの消去ブロックサイズは、Ｇ１カードよりＧ２カードの方が大きい。Ｇ２カードは、内部にコントローラを搭載し、このコントローラが要求に応じてＮＡＮＤフラッシュメモリを制御する。具体的には、Ｇ２カードのコントローラは、消去ブロックサイズが小さいことを前提としたアドレスを、消去ブロックが大きい実際にＮＡＮＤフラッシュメモリのアドレスに変換する。このアドレス変換により、Ｇ２カードは、Ｇ１カードであることを想定してアクセスするホストに対してＧ１カードとの互換性を保っている。

これに対してこの実施の形態の場合、容量が２ＧＢ超の多値ＮＡＮＤフラッシュメモリを用いるが、この場合、形状やピン配置をＧ２カードと同じにして、Ｇ２カードまでのＰＢＡ方式ではなく、論理ブロックアクセス（ＬｏｇｉｃａｌＢｌｏｃｋＡｃｃｅｓｓ：ＬＢＡ）方式を採用する。即ち、物理／論理アドレス変換テーブルは、カード側のメモリコントローラが持ち、ホストはフラッシュメモリの物理アドレス管理を行わず、論理アドレスベースでのみアクセスする。以下、このメモリカードを“Ｇ３カード”或いは“Ｇ３モード”という。

図４は、カード側での論理／物理アドレス変換テーブルを示しており、これを用いてＬＢＡ方式のアドレス管理法を具体的に説明する。図４の左側には、物理ブロックアドレス（ＰＢＡ）Ａ，Ｂ，Ｃ，Ｄにそれぞれ、論理ブロックアドレス（ＬＢＡ）ａ，ｂ，ｃ，ｄのデータＤＡＴＡ1)，2)，3)，4)が記憶されている状態の変換テーブルを模式的に示している。

この状態から、論理アドレスｂに新たなデータＤＡＴＡ2)’を書き込む場合を考える。ホストは、論理アドレスｂのデータがＰＢＡ＝Ｂに書かれていることは関知せず、単に論理アドレスｂとデータＤＡＴＡ2)’を送る。このときカード側では、自動的に空きブロックを探して、例えば物理アドレスＰＢＡ＝ＥにこのデータＤＡＴＡ2)’を、論理アドレスＬＢＡ＝ｂのデータとして書き込む。元のＬＢＡ＝ｂのデータはその後消去すればよい。

この様にして、書き込み毎にカード側の物理／論理変換テーブルは書き換えられ、以後これに基づいて読み出し／書き込みのアクセス制御がなされることになる。

この実施の形態のメモリカード２０のシステム上重要なことは、ホスト機器に対応して、機能や構成が柔軟に選択可能とされていることである。この実施の形態のＧ３カードのシステム概要をまとめると、次のようになる。

（１）ホストのタイプを知って、カードが自らの動作方法を決定することができ、またホストは、カードの構成や機能(カード容量、追加１６Ｂｙｔｅの使用／不使用、ＥＣＣ機能の使用／不使用、機能サービス・セクタカウントその他）を選択的に設定することができる。

（２）インタフェース・プロトコルは、通常のｘＤＰ^ＴＭカードと同じである。

（３）搭載するメモリチップは、例えば５６ｎｍルールによる多値ＮＡＮＤフラッシュメモリである。

（４）アクセス方式は、前述したＬＢＡ方式である。カード容量は、ブロック数に応じて理論的に４ＧＢ〜２ＴＢまで拡張できる。

（５）最小データ転送単位をセクタ（例えば５１２ＭＢ）として、読み出し／書き込みについて、機能選択の結果として、１コマンドシーケンスでセクタカウントと論理的セクタアドレス（初期値）を入力してデータ転送ユニットの大きさ（１回の連続アクセスの範囲）を指定することができる。

この様な機能選択を行わなければ、１コマンドシーケンスによるアクセス範囲が１セクタに限られるアクセスモードとなる。

（６）セクタマルチプレクスの採用により、データ転送ユニットのサイズは、５１２ＭＢ〜４０９６ＭＢの範囲で可変できる。

２．インタフェース
図５は、このメモリカードに割り当てられたピンの番号、名称及び機能を示している。前述のようにこれは、現状のｘＤＰ^ＴＭカードのそれと同じである。

入力バッファはシュミット・トリガタイプである。ピン番号２のＲｅａｄｙ／Ｂｕｓｙは、ホスト側で１０ｋ〜１００ｋΩの抵抗でＶｃｃにプルアップされる。

３．メモリカード機能
メモリカード機能とその適用プロトコルを、図６に示す。

ここで、ＣＭＤ（ｘｘｈ）は、ｘｘｈのコマンド入力サイクルを示す。“ｈ”は、１６進数を示すものであり、実際には８ビットの信号が８ビットのＩ／Ｏピン（Ｄ０〜Ｄ７）にパラレルに与えられる。ＡＤＤｎ（ｘｘｈ）は、ｘｘｈのアドレス入力サイクルを示し、“ｎ”は、アドレス入力サイクル中のどのサイクルかを示している。Ｄｉｎ＊ｘｘは、データ入力サイクルを示し、“ｘｘ”はデータ入力のサイクル数を示している。Ｄｏｕｔ＊ｘｘは、データ出力サイクルを示し、“ｘｘ”はデータ出力のサイクル数を示している。Ｂ２Ｒは、ビジー状態からレディ状態への待機を示している。

図６に示すように、種々のカード機能即ち、ＩＤデータを読み出す機能である“ＩＤｒｅａｄ”コマンド、Ｇ３モードを有効に設定する機能である“Ｇ３ｍｏｄｅｅｎａｂｌｅ”コマンド、Ｇ３カードの具体的なデータ構成や容量を取得し、或いは設定する機能である“Ｃａｒｄｃｏｎｆｉｒａｔｉｏｎ”コマンド、その他が定められている。これら各機能についての詳細は後述する。

図７はコマンド入力サイクルを示している。コマンドラッチイネーブルＣＬＥが“Ｈ”の期間に、コマンドＣＭＤ（ｘｘｈ）を書き込みイネーブル／ＷＥと同期して入力すると、これが／ＷＥが“Ｈ”に遷移するタイミングでラッチされる。

図８はアドレス入力サイクルを示している。アドレスラッチイネーブルＡＬＥが“Ｈ”の期間にアドレスを書き込みイネーブル／ＷＥと同期して入力すると、これが／ＷＥが“Ｈ”に遷移するタイミングでラッチされる。

図９はデータ入力サイクルを示している。ＣＬＥ，ＡＬＥ“Ｌ”の期間に、書き込みイネーブル／ＷＥに同期してデータＤｉｎを入力すると、これが／ＷＥの“Ｈ”への遷移のタイミングでラッチされる。

図１０はデータ出力サイクルを示している。読み出しイネーブル／ＲＥを入力すると、その“Ｈ”レベルへの遷移タイミングでフラッシュメモリ内に保持されている読み出しデータが出力される。

図１１は、機能とコマンドを３つのコマンド階層に分けて示している。

Ｇ３モードの設定に必須のコマンドは、第１コマンド階層では、“Ｇ３ｍｏｄｅｅｎａｂｌｅ”、“ＩＤｒｅａｄ”、“Ｓｔａｔｕｓｒｅａｄ”である。第２コマンド階層においては、“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ−Ｃａｒｄｄｅｎｓｉｔｙ”、第３コマンド階層では、“Ｒｅａｄｓｅｃｔｏｒｓ”及び“Ｗｒｉｔｅｓｅｃｔｏｒｓ”である。

４．パワーオン・シーケンス
図１２Ａは、Ｇ３カードのパワーオンシーケンスを示しており、図１２Ｂはそのタイミング波形を示している。電源投入直後の初期化動作では、フラッシュメモリ２１の読み出し／書き込み制御に必要なフラッシュメモリ２１内に保持されたファームウェアが自動的にメモリコントローラ２２のレジスタに読み出される。

Ｇ３カードの場合、図１２Ｂに示すように、パワーオンの初期化動作の後、Ｇ３モードのレディ状態になる。このときＩＤｒｅａｄコマンドを実行してＧ３カードであることを確認した後、Ｇ３ｍｏｄｅｅｎａｂｌｅコマンドを入力し、一定のビジー期間（Ｒ／Ｂ＝“Ｌ”）の後、確認用データＤｏｕｔを読み出すことにより、Ｇ３モードがイネーブルになる。ＩＤリードでＧ３カードでないことが分かれば、そのまま電源オフとする。

５．ＩＤデータ読み出し
図１３は、ＩＤデータ読み出しのタイミング図である。ＣＬＥ＝“Ｈ”の期間に書き込みイネーブル／ＷＥと同期してコマンドＣＭＤを入力し、その後ＡＬＥ＝“Ｈ”の期間に書き込みイネーブル／ＷＥと同期してアドレス００ｈを入力する。その後、読み出しイネーブル／ＲＥをトグルさせると、Ｇ２カードとＧ３カードの識別等を行うＩＤデータＤａｔａ０，Ｄａｔａ１，…が出力される。

図１４は、コマンドと共に３つのＩＤ読み出しモードＩＤｒｅａｄ（１）〜（３）を示している。コマンド＜９０ｈ＞のＩＤｒｅａｄ（１）では、デバイスコード（Ｄａｔａ１）として常に、４Ｇｂｙｔｅカード容量であることを出力するようになっている。即ち、ＩＤデータでは、カード容量は特定しない。実際のカード容量は、後述する“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”において、５１２Ｂｙｔｅ／ｓｅｃｔｏｒのトータルセクタ数により決まる。

６．Ｇ３モードイネーブル
Ｇ３カードは、Ｇ２カードスロットにも接続可能に構成されている。そのため、ホストが誤ってＧ２カードプロトコルに基づくアクセスをすることを防止するために、“Ｇ３ｍｏｄｅｅｎａｂｌｅ”コマンドが用意されている。Ｇ３カードは、このコマンドが発行されるまでは、ＩＤデータ読み出し、リセット、ステータス読み出しの場合を除き、ホストに応答しない。

“Ｇ３モードイネーブル”コマンドのシーケンスでは、コマンドを送信後ホストは、Ｇ３モードが設定されたか否かの確認読み出しを行う必要がある。１６Ｂｙｔｅのデータ読み出しを行い、その最後の２Ｂｙｔｅが“ＡＡｈ”，“５５ｈ”であることで、Ｇ３モードがイネーブルになったことが確認されるようになっている。

もしカードが、容量２ＧＢ未満でかつＧ２モードとＧ３モードをサポートしている場合、パワーオン直後は、Ｇ２モードにある。これも、Ｇ３モードに設定するには、“Ｇ３モードイネーブル”コマンドの実行を必要とする。

７．Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ
Ｇ３カードのアクセス開始に先立って、ホストはカードの構成（カード容量、追加１６Ｂｙｔｅの使用／不使用、ＥＣＣ機能の使用／不使用、機能サービス・セクタカウント等）を設定するための“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”コマンドを実行する。これは、（１）有効機能を含むカード情報を取得する“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”取得の機能と、（２）取得情報に基づいてホストが使用する機能を設定する“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”セットアップの機能とを有する。

“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”取得コマンドシーケンスでは、１６Ｂｙｔｅの取得データＤ_ＯＵＴにより、ホストは、５１２Ｂｙｔｅ／ｓｅｃｔｏｒのトータルセクタ数と共にカード容量を知ることができる。

“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”セットアップコマンドシーケンスでは、ホストは、１６Ｂｙｔｅのうち、Ｂｙｔｅ５をＧ３モードの転送データサイズ等を決定するものとして用いる。即ち、上述した“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”取得コマンドシーケンスで取得した１６ＢｙｔｅデータＤ_ＯＵＴを必要に応じて書き換えた１６ＢｙｔｅデータＤｉｎ、がセットアップデータとしてカードに送られる。これにより、Ｇ３カードはホストとの関係で構成や機能が選択的に設定されることになる。

図１５は、“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”の１６Ｂｙｔｅの内容を示している。即ち“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”は、Ｇ３カードの転送データ構成、ＥＣＣ機能やＣＲＣ１６機能のオンオフ、“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”機能の設定等、カードの内部構成を定めている。

以下各バイトの内容を具体的に説明する。

Ｂｙｔｅ０−３は、アドレス可能な最大論理セクタアドレスであり、Ｂｙｔｅ０がセクタアドレスＳＡ０−７，Ｂｙｔｅ１がセクタアドレスＳＡ８−１５，Ｂｙｔｅ２がセクタアドレスＳＡ１６−２３，Ｂｙｔｅ３がセクタアドレスＳＡ２４−３１である。

Ｂｙｔｅ４，６の最下位ビットｂ０はカードタイプを示す。ｂ０＝０がＧ２モード、ｂ０＝１がＧ３モードである。

Ｂｙｔｅ４，６のビットｂ１は、Ｇ３モードのみ有効であり、追加１６ビットの使用の有無を示す。ＥＣＣ機能を有効にするためには、このビットをオンにする必要がある。

Ｂｙｔｅ４，６のビットｂ２は、Ｇ３モードのみ有効であり、機能サービス＆セクタカウントビットを示し、これにより種々の機能が有効になる。これがオフの場合、転送データサイズは５１２（５２８）Ｂｙｔｅであり、セクタカウントは常に１である。また、ＥＣＣ機能やホストのキュッシュ書き込みもディセーブルになる。

Ｂｙｔｅ４，６のビットｂ３は、Ｇ３モードのみ有効であり、先の追加１６Ｂｙｔｅ領域を利用したＥＣＣ機能を示す。書き込みの場合、ＥＣＣ機能を利用して、転送データのエラーチェックを行い、ステータス読み出しを通して転送エラーの有無を知ることができる。次のＣＲＣ１６が用いられる場合は、データ転送チェックはＣＲＣ１６に基づく。

Ｂｙｔｅ４，６のビットｂ４は、Ｇ３モードのみ有効であり、先の追加１６Ｂｙｔｅ領域を利用したＣＲＣ１６の機能を示す。読み出し及び書き込みの場合、ホストはＣＲＣ１６コードにより転送データチェックを行う。書き込み時、ステータス読み出しを通して転送エラーを知ることができ、必要ならデータを再送することができる。

Ｂｙｔｅ４，６のビットｂ５は、Ｇ３モードのみ有効であり、高パワーモード（Ｈｉ−ｐｏｗｅｒｍｏｄｅ）を示す。例えば、セクタ書き込みで高速性能を実現するためには、大きな消費電力を必要とする。Ｇ３カードの最大消費電流は例えば１２０ｍＡであり、通常の動作速度では例えば消費電流４０ｍＡ以下の通常パワーモードを選択し、高速性能のためには大きな消費電流の高パワーモードを選択することが可能となっている。

Ｂｙｔｅ４，６のビットｂ６は、Ｇ３モードのみ有効であり、高速モード（Ｈｉ−ｓｐｅｅｄｍｏｄｅ）を示す。即ち、ｂ６＝“１”は、ホストが２０ｎｓサイクルでＧ３カードをアクセスできることを示し、ｂ６＝“０”は、３０ｎｓ或いはそれ以上のアクセスサイクルを必要とすることを示す。

Ｂｙｔｅ５，７のビットｂ０は、特殊コマンドにより読み出される１２８ビットのユニークＩＤである。

Ｂｙｔｅ５，７のビットｂ１−ｂ３は、Ｇ３モードでの転送データサイズを示す。即ち、ｂ１＝“１”が転送データサイズ５１２（５２８）Ｂｙｔｅ、ｂ２＝“１”が転送データサイズ２０４８（２１１２）Ｂｙｔｅ、ｂ３＝“１”が転送データサイズ４０９６（４２２４）Ｂｙｔｅを示す。

この転送データサイズは、“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”コマンドの実行により変更可能である。

Ｂｙｔｅ５，７のビットｂ４は、Ｇ３モードで“アドレスシフト”の機能を有効にするものである。この機能を使うと、Ｇ３モードの中でセクタアドレスを自動的にシフトすることができる。その詳細は後の“セクタアドレス”の項で説明するが、この機能を使うと、カード容量は８ＧＢに制限される。

Ｂｙｔｅ５，７のビットｂ５は、Ｇ３モードでの書き込みプロテクトの機能を有効にするものである。この機能を使うと、セクタ書き込みが禁止されて、ステータスは常にパスとなり、セクタ読み出しのみが可能になる。

Ｂｙｔｅ５，７のビットｂ６は、Ｇ３モードでの“ホストキャッシュ書き込み”の機能を有効にするものである。これは、“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”コマンドの実行と共に設定される。具体的に、このビットｂ６の設定により、転送データを、内部的オーバーヘッドを最小化するべく、内部キャッシュブロックに一時転送することが可能になる。

Ｂｙｔｅ５，７のビットｂ７は、Ｇ３モードでの自動セクタコピーの機能を有効にするものである。

Ｂｙｔｅ８は、読み出し時の内部論理ブロックサイズを示す。

Ｂｙｔｅ９−１０は、ホストのタイプ（ＤＳＣやＲ／Ｗ）やアクセスパターンのタイプを知らせる機能を有し、カード側がこれに基づいて最適動作方法を決めることができる。Ｇ３カードはこの機能により、ホストとの柔軟な対応が可能、即ちカード側が最適の動作方法を決定できるようになっている。

８．Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ
“機能サービス・セクタカウント”コマンドを用いると、種々の機能サービスを有効にすることができる。図１６に示すように、コマンドに続くアドレスの第２サイクル“ＡＤＤ１”でモードや転送データサイズを決定する。例えば転送データサイズを、５１２（または５２８）Ｂｙｔｅ、２０４８（または２１１２）Ｂｙｔｅ、４０９６（または４２２４）Ｂｙｔｅ、と種々選択することができる。

このコマンドを用いない限り、転送データサイズは、５１２（または５２８）Ｂｙｔｅに固定され、セクタカウントは１である。

最後の２サイクル“ＡＤＤ２−３”をセクタカウントとし、図１７に示すように、ＡＤＤ２（８Ｂｙｔｅ），ＡＤＤ３（８Ｂｙｔｅ）により、セクタカウントを設定することができる。セクタカウントとは、転送しようとするデータユニットに含まれるセクタ数である。パワーオン後のデフォルトはセクタカウント＝１である。一旦設定されたセクタカウントは、次のいずれかに該当するまで保持される。
（ａ）別のセクタカウントが入力される、
（ｂ）全てのセクタデータの読み出し／書き込みが終わる、
（ｃ）リセットコマンド＜ＦＢｈ＞が入力される、
（ｄ）パワーオンリセットコマンド＜ＦＤｈ＞が入力される。

９．セクタアドレス
セクタアドレスは、固定４サイクルの論理的アドレスである。セクタサイズは常に、５１２Ｂｙｔｅであり、アドレス範囲は理論的に２ＴＢｙｔｅまで設定できる。

読み出し／書き込み時は、転送データサイズによらず、スタートセクタアドレスが規定される。しかし、より高速性能を実現するためには、後に示すように、スタートセクタアドレスに制限が加えられる。即ち、スタートセクタアドレスをフラッシュメモリの内部ページ境界に合わせるという制限が必要になる。

セクタアドレスは、セクタ読み出しコマンド＜００ｈ＞またはセクタ書き込みコマンド＜８０ｈ＞に続いて入力される。

図１８は、４サイクルのセクタアドレスタイミングを示している。

図１９（ａ），（ｂ）は、転送データサイズとの関係で、各サイクルのセクタアドレスビットのデータピン割り付けを示している。転送データサイズが５１２（５２８）Ｂｙｔｅの場合、第１セクタアドレスサイクルの８ビットＳＡ０−ＳＡ７がピンＤ０−Ｄ７に割り当てられる。転送データサイズが２０４８（２１１２）Ｂｙｔｅの場合、第１セクタアドレスサイクルの６ビットＳＡ２−ＳＡ７がピンＤ２−Ｄ７に割り当てられ、下位２ビットＳＡ０及びＳＡ１は例えば“０”固定とされる。転送データサイズが４０９６（４２２３）Ｂｙｔｅの場合、第１セクタアドレスサイクルの５ビットＳＡ３−ＳＡ７がピンＤ３−Ｄ７に割り当てられ、下位３ビットＳＡ０−ＳＡ２は例えば“０”固定とされる。

Ｂｙｔｅ７のビットｂ４により“アドレスシフト”をイネーブルにすることができる。このアドレスシフトによると、セクタアドレスは、図２０（ａ）〜（ｄ）のようにシフトされる。即ち、第１サイクル（ホスト）は、図２０（ａ）のようにホオール“０”となる。図２０（ｂ）のように、第２サイクル（ホスト）は、図１９（ａ）と同様、カード側の第１サイクルとなる。更に、図２０（ｃ）のように、ホスト側の第３及び第４サイクルは、カード側でそれぞれ第２及び第３サイクルとなる。図２０（ｄ）に示すように、第４サイクル（カード）はオール“０”となる。

言い換えれば、ホスト側で４サイクルのセクタアドレスが実質的に、カード内部では３サイクルのセクタアドレスとなる。このアドレスシフトの機能により、カード容量が８ＧＢに制限されるが、より高速性能が得られることになる。

１０．セクタ読み出し
１０．１セクタ読み出し手順
Ｇ３モードでのセクタ読み出しは、論理的セクタアドレスに従って行われる。アドレス可能範囲は、トータルのアドレス可能なセクタ数を規定する“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”コマンドシーケンスにより決まる。

図２１に示すように、セクタ読み出し開始前にホストは、“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”コマンドを実行する。そこで“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”の機能を使用するものとした場合、その“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”コマンドを実行して、セクタ読み出しのためのいくつかの機能が設定される。

コマンドに続いて４サイクルのセクタアドレスを入力した後、一定のビジー期間をおいて、セクタアドレスで規定されるデータ量の出力データを得ることができる。

“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”を使用しない場合は、セクタカウント＝１で、転送データサイズ５１２Ｂｙｔｅ（または５２８Ｂｙｔｅ）固定の基本アクセスモードのみ有効である。

コマンドと共に、セクタアドレスを入力してセクタ読み出しが始まるが、マルチプルセクタカウントの場合及びストリーム方式読み出しの場合は、第２サイクル後のコマンド＜００ｈ＞とセクタアドレスの入力は必要としない。

転送データエラーのチェックは、追加１６Ｂｙｔｅ領域のＥＣＣコード或いはＣＲＣ１６コードを用いて行われる。

１０．２セクタ読み出しのモード設定
図２２（ａ）（ｂ）は、セクタ読み出しにおいて、前述した“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”と“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”により規定される複数種のモードを示している。

“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”コマンドを使用しない場合は、転送データサイズは常に、５１２（５２８）Ｂｙｔｅとなる。この場合セクタカウントは設定されないから、Ｇ３カードはセクタカウント＝１で動作することになる。転送データサイズが５１２Ｂｙｔｅか５２８Ｂｙｔｅかは、“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”により追加１６Ｂｙｔｅ領域を用いるか否かによる。追加１６Ｂｙｔｅは、ＥＣＣコード領域として用いられ、これを用いない場合は追加１６Ｂｙｔｅ領域はオール“ＦＦ”とされる。

“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”によって、いつでも転送データサイズの変更設定が可能である。また、データ転送モードとして、通常のマルチプルセクタカウントによるモードとストリームモードの選択が可能である。両者の相違は、内部的プリローディングの活性化にある。即ち通常モードでは、セクタカウントに基づいてカード内でのプリロード（フラッシュメモリからの読み出し）が制御されるのに対し、ストリームモードでは内部プリロードがセクタカウントによらず、自動的、連続的に行われる。

セクタ読み出しにおいて、ホストはデータ脱落に気をつける必要がある。Ｇ３モードでは、追加１６Ｂｙｔｅの領域でＥＣＣコードを生成して、エラーチェック訂正を行う。即ちホストは、ＥＣＣ計算を行い、これを転送されたＥＣＣコードと比較する。

訂正不可能なエラーを検出した場合は、そのセクタ読み出し動作を一旦終了し、改めてセクタカウント値とセクタアドレスを入力してセクタ読み出しを行う。或いは、同じ転送データを現在のセクタ読み出し機能を終了させることなく、再読み出しすることを選択することもできる。

データが訂正可能であれば、ホストが読み出しデータを訂正する。但し、ＥＣＣ機能は制限的であり、３ビット或いはそれ以上のエラー検出訂正まではできない。この点を考慮して、ＣＲＣ１６が用意されている。即ち、ＣＲＣ１６機能を選択することにより、ホストは図２３の表に従って、転送データのパス／フェイルを判定することができる。

１０．３セクタ読み出しにおけるデータフォーマット
ホストは転送データサイズを決めることができる。各転送データサイズには、以下に示すように、選択可能なセクタアドレスに制限がある。

図２４は、転送データサイズが５１２（５２８）Ｂｙｔｅの場合であり、図２５は、シーケンシャルな４セクタによる転送データサイズ２０４８（２１１２）Ｂｙｔｅの場合である。図２６は、シーケンシャルな８セクタによる転送データサイズ４０９６（４２２４）Ｂｙｔｅの場合である。

セクタ当たり５１２Ｂｙｔｅに加えられる追加１６バイトは、前述のように“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”により設定される。

１０．４追加１６Ｂｙｔｅ領域のデータフォーマット
追加１６Ｂｙｔｅのデータフォーマットは、ＥＣＣの場合、図２７に示すように、５２０−５２２Ｂｙｔｅ及び５２５−５２７Ｂｙｔｅの６ＢｙｔｅがＥＣＣコード領域として用いられ、それ以外はオール“ＦＦｈ”とされる。

ＣＲＣ１６の場合は、図２８に示すように、５２６Ｂｙｔｅと５２７ＢｙｔｅがＣＲＣ１６領域として用いられ、それ以外はオール“ＦＦｈ”とされる。

１０．５セクタ読み出しプロトコル
例えば、セクタカウント（ＳＣ）＝４の場合について、セクタ読み出しは、コマンドと４サイクルのセクタアドレス、＜５０ｈ−ａｄｄ＊４＞を入力して、ＳＣ＝４の読み出しを設定し、更にコマンドと４サイクルのセクタアドレス＜００ｈ−ａｄｄ＊４＞を入力してセクタ読み出しを指示する。これにより、ＳＣ＝４対応の読み出しデータＤｏｕｔが得られる。

データ転送の度に、Ｇ３カードはダミービジーを示す。ホストが、セクタカウント数を越えて読み出しを続けた場合、セクタ読み出しの終了のビジーの後にデータ読み出しを行ったとしても、この読み出しデータは例えばオール“ＦＦｈ”の無効データとなる。

ホストがマルチプルセクタモードを使用しない場合は、各セクタ読み出し毎にセクタアドレス入力を必要とする。これは、マルチプルセクタモードの場合に適用しても差し支えないが、マルチプルセクタモードの場合は好ましくは、２サイクル目からコマンド−セクタアドレス＜００ｈ−ａｄｄ＊４＞の入力を省いて、連続的にセクタデータ読み出しを行う。

１０．６セクタ読み出し終了
セクタ読み出しは、通常モードでもストリーミングモードでも、リセットコマンド＜ＦＢｈ＞により強制終了させることができる。これにより、セクタカウントは１にクリアされる。

レディ期間或いはビジー期間にチップイネーブル／ＣＥを“Ｈ”にしても、セクタ読み出しを強制終了させることはできない。これは従来のｘＤＰ^ＴＭカードと違う点である。

１０．７セクタ読み出しとステータス読み出しの関係
セクタ読み出し動作の間にホストは、ステータス読み出しコマンド＜７０ｈ＞を発行することができる。この場合図２９に示すように、ホストはステータス読み出し後、読み出しイネーブル／ＲＥを出して読み出しデータ出力動作を開始する前に、コマンド＜００ｈ＞を発行しなければならない。

１０．８セクタ読み出しとバッファＲ／Ｗの関係
セクタ読み出し動作の間にホストは、バッファリード／ライトコマンド＜７１ｈ＞を発行することができる（その詳細は後述する）。この場合も図３０に示すように、読み出しイネーブル／ＲＥを出して読み出しデータ出力動作を開始する前に、コマンド＜００ｈ＞を発行しなければならない。

図３１は、セクタ読み出しのタイミング波形を示している。４サイクルのセクタアドレスのうち、第２サイクルＳＡ８−１５が実質のセクタアドレスであり、後半２サイクルＳＡ１６−２３，ＳＡ２４−３１はセクタカウントである。

１１．セクタ書き込み
１１．１セクタ書き込み手順
図３２は、セクタ書き込みの手順を示している。セクタ書き込みは、論理セクタアドレスに基づいて行われる。アドレス可能範囲は、“Ｇ３ｍｏｄｅｅｎａｂｌｅ”に続いて行われる“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”コマンドの実行により、全アクセス可能なセクタとして定められる。“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”の中で、“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”を利用することを選択した場合には、セクタ書き込みの開始前にホストは、“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”コマンドを実行することが必要である。

“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”では複数の機能が設定可能である。但し、“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”を利用しない場合も、基本的なアクセスは可能で、セクタカウント＝１で、転送データサイズ５１２（５２８）Ｂｙｔｅ固定の書き込みができる。

コマンド＜８０ｈ＞を入力し、セクタアドレスを入力し、書き込みデータを入力してセクタ書き込みが始まる。マルチプルセクタカウントの場合及びストリームモードの場合は、第２サイクル後のコマンド＜８０ｈ＞とセクタアドレスの入力は必要としない。

ホストは、転送後のステータス読み出し＜７０ｈ＞を通して、転送データエラーのチェックを行う。エラーが発生していると、ステータス読み出し値のビットｂ２が“１”になり、これがセクタ書き込みの間保持される。セクタ書き込みは、ステータス読み出しに拘わらず、続行することができる。

１１．２セクタ書き込みのモード設定
図３３（ａ）（ｂ）は、セクタ書き込みにおいて、前述した“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”と“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”により規定される複数種のモードを示している。

“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”コマンドを使用しない場合、転送データサイズは常に、５１２（５２８）Ｂｙｔｅとなる。この場合セクタカウントは設定されないから、Ｇ３カードはセクタカウント＝１で動作することになる。転送データサイズが５１２Ｂｙｔｅか５２８Ｂｙｔｅかは、“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”により追加１６Ｂｙｔｅを用いるか否かによる。追加１６Ｂｙｔｅは、ＥＣＣに用いられ、これを用いない場合は追加１６Ｂｙｔｅ領域はオール“ＦＦ”とされる。

“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”において、転送データサイズが選択可能であり、かつこれがいつでも変更可能である。転送データモードは、通常モード（マルチプルセクタカウント）とストリーミングモードのいずれかを選択できる。

書き込みのデータ転送サイズを種々設定できることから、従来のような書き込みブロックサイズ固定のメモリカードのオーバーヘッドが解消する。即ち、従来のメモリカードでは、更新すべきデータ量がたとえ小さい場合でも、大容量のブロックを消去して、そこに書き込む、という操作が必要であった。

これに対してこの実施の形態のＧ３カードでは、転送データサイズを選択設定することができ、しかも書き込みに先立って対応ブロックを消去しなければならないという制約もない。従って、高速書き込み性能が得られる。

ＥＣＣ機能については、ホストとＧ３カードの間でのデータ転送エラーが検出されるようになっている。即ち、ホストからの転送データは、Ｇ３カード側で自動的にＥＣＣ機能により転送エラーがチェックされる。ホストは、ステータス読み出しを通じて、転送エラーがパス（訂正可能なエラーの場合を含む）であるか、フェイル（訂正不可能なエラー）であるかを、書き込み前に知ることができる。

セクタ書き込みにおいて、ホストは転送データの脱落に気をつける必要がある。ＥＣＣ機能は、３ビット以上のエラーに対応できるようには構成されていない。そこで、エラー数に拘わらずパス／フェイルを検知することができるＣＲＣ１６が用意されている。“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”でこの機能を有効にすれば、図３４の表に従って、転送データのパス／フェイルを判定することができる。

１１．３セクタ書き込みにおけるデータフォーマット
ホストは転送データサイズを決めることができる。即ち必要なら、“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”において、追加１６Ｂｙｔｅを有効にして、各セクタユニット５１２Ｂｙｔｅに１６Ｂｙｔｅを付加した５２８Ｂｙｔｅのセクタデータサイズとすることができる。

図３５は、追加１６Ｂｙｔｅを用いない場合と用いる場合の転送データサイズ５１２／５２８Ｂｙｔｅを示している。

図３６は、同様に追加１６Ｂｙｔｅを用いない場合と用いる場合について、シーケンシャルな４セクタ書き込みの場合の転送データサイズ２０４８／２１１２Ｂｙｔｅを示している。

図３７は、同様に追加１６Ｂｙｔｅを用いない場合と用いる場合について、シーケンシャルな８セクタ書き込みの場合の転送データサイズ４０９６／４２２４Ｂｙｔｅを示している。

１１．４追加１６Ｂｙｔｅ領域のデータフォーマット
追加１６Ｂｙｔｅのデータフォーマットは、ＥＣＣの場合、ＣＲＣ１６の場合についてそれぞれ図３８及び図３９のようになる。これらはセクタ読み出しの場合の図２７及び図２８と同じである。

１１．５セクタ書き込みプロトコル
セクタ書き込みについては、二つのプロトコルがある。一つは、マルチプルセクタの書き込みモードの場合の推奨モードであり、２サイクル目からコマンド−セクタアドレス＜８０ｈ−ａｄｄ＊４＞のセクタアドレス入力が必要なく、連続的なセクタデータ書き込みができる。

もう一つは、セクタ書き込み毎にコマンド−セクタアドレス＜８０ｈ−ａｄｄ＊４＞を入力する。これは、ＳＣ＝１のアクセスを行う場合の必須モードである。マルチプルセクタの書き込みモードでこのコマンド方式を用いてもよいが、好ましくはセクタアドレスを省略したモードを用いる。

マルチプルセクタ方式による書き込みにおいては、ホストは、転送データサイズで規定された全データを送ることが必要である。例えば、転送データサイズが２０４８Ｂｙｔｅであり、セクタカウントが３の場合、最初の３セクタが正確にカードに書き込まれ、残りの１セクタは書き込まれない。

セクタ書き込みについて、通常モード（マルチプルセクタカウント）とストリーミングモードの補足を行う。

通常モードでは、セクタカウントと転送データサイズが“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”において規定される。そしてホストは、コマンド＜８０ｈ＞により書き込みシーケンス開始を指示する。アドレス及び書き込みデータ入力後に発行されるコマンド＜１５ｈ（１１ｈ）＞を受信すると、Ｇ３カードはデータ書き込みを開始する。

転送データのエラーチェックが必要な場合は、ホストは開始指示コマンド＜１５ｈ（１１ｈ）＞を送る前に、ステータス読み出しを行う。セクタカウントが“１”になると、ホストはコマンド＜１５ｈ＞に代わって＜１０ｈ＞を発行して、セクタ書き込みを終了する。

“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”を利用しない場合は、セクタカウントは常に“１”である。

ストリーミングモードは、やはり“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”において設定される。このモードでは、ホストは、コマンド＜８０ｈ＞のプロトコルを用いて書き込みを開始する。Ｇ３カードは、コマンド＜１５ｈ（１１ｈ）＞を受信すると書き込みを開始する。

転送データのエラーチェックが必要な場合、ホストはコマンド＜１５ｈ＞を送る前に、ステータス読み出しを行う。ホストがストリームモードを終了するには、コマンド＜１５ｈ＞に代わって＜１０ｈ＞を発行する。

１１．６セクタ書き込みの中断
ホストは、セクタカウントがＳＣ＝１になる前、またはストリーミング書き込みが終了する前に、コマンドによる書き込みを中断することができる。具体的には、リセットコマンド＜ＦＢｈ＞、パワーオンリセットコマンド＜ＦＤｈ＞、パワーダウンコマンド＜ＦＥｈ＞等による。

Ｇ３カードはこれらのコマンドを受信すると、内部書き込み動作を中止する。

１１．７セクタ書き込み中に行われ得る他の機能
後に説明するＣＩＳ読み出し及び、バッファ読み出し／書き込みについては、セクタ書き込みを中断することなく、実行することができる。但し、ＣＩＳ読み出し及びバッファ読み出し／書き込み後、セクタ書き込みを再開するには、＜８０ｈ＞…＜１０ｈ＞のコマンドシーケンスが必要である。

図４０は、セクタ書き込みのタイミング図である。コマンド＜８０ｈ＞と＜１０ｈ／１５ｈ＞に挟まれた状態で４サイクルのセクタアドレスと必要な書き込みデータを転送して、書き込みが行われる。４サイクルの書き込みセクタアドレスの構造は、セクタ読み出しの場合と同様である。書き込みの間、カードはビジーを出力する。

図４１は、転送データチェック動作を含むセクタ書き込みのタイミング図である。書き込みデータ入力後、コマンド＜７０ｈ＞により転送データのエラーチェックができる。

１２．ホストキャッシュ書き込み
Ｇ３カードは、ある種のデータのランダムアクセスによる性能低下を防止するために、いくつかのキャッシュシステムを持つ。一般に、論理セクタのオーバライトは、内部データスワッピングを起こし、これは性能低下をもたらすオーバーヘッドとなる。この様な事態は例えば、ＦＡＴ、ディレクトリ、ある種の画像データや動画データの更新の際のランダムアクセス時に生じる。

Ｇ３カードが採用するキャッシュシステムは、特別な論理アドレス／物理アドレス変換テーブルを用意して、内部データスワッピングを最小化するように、データ書き込みを行う。

例えば、次のようなキャッシュシステムが用意される。

（ａ）ＦＡＴキャッシュシステム
ホストがあるデータを特別の論理アドレスに書き込みを行う場合、そのデータがキャッシュシステムにより扱われるようにする。例えば、ＦＡＴ領域の論理セクタアドレスがＤＯＳフォーマットパラメータ（後述する）を通して得られるようにする。

（ｂ）ディレクトリキャッシュシステム
ホストがディレクトリ領域にアクセスする場合に、セクタカウントが小さくなるようにする。従ってそれ以外の場合、Ｇ３カードは論理セクタアドレスをジャンプすることになる。

殆どのランダムアクセスは、上記のアルゴリズムでカバーできる。但し、より効果的な制御を考えると、どの論理アドレスがキャッシュ領域に書かれるべきかをホストが決めるようにすることが好ましい。キャッシュシステムのためのブロック数には制限があるから、ホストは、どの論理セクタがキャッシュブロックに書かれるべきかを注意深く決めることが必要である。キャッシュブロックが既にいっぱいの場合、古いキャッシュブロックを消去すればよい。

１３．ステータス読み出し（７０ｈ）
ステータス読み出しは、カードのビジー／レディ状態を監視し、書き込みのパス／フェイルを確認する、といった目的で行われる。カード状態は、コマンド＜７０ｈ＞を入力後、読み出しイネーブル／ＲＥのトグルによりＩ／Ｏポートに出力される。

図４２は、ステータス読み出しの結果を示している。Ｄ１のエラーチェック結果は、転送データサイズ２０４８（または４０９６）Ｂｙｔｅのなかの１セクタでもエラーがあれば、“１”（Ｆａｉｌ）となる。追加１６ＢｙｔｅがＥＣＣ機能に用いられ、ＥＣＣ機能がオンの場合、これに基づくパス／フェイルの結果がこのビットＤ１に出力される。ＥＣＣがパスの場合及び、訂正可能なエラーの場合に、“Ｐａｓｓ”となる。同様に追加１６ＢｙｔｅがＣＲＣ１６機能に用いられる場合、これによるパス／フェイルが出力される。Ｄ１ビットは、次のデータ転送によりクリアされる。

Ｄ１がフェイルの場合、Ｄ０は常にフェイルとなる。

Ｄ２は、一度転送データやセクタ書き込みにエラーが発生すると、新たなセクタ書き込みが行われるまで、“１”（Ｆａｉｌ）を示す。

Ｇ３カードが“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”により書き込みプロテクトとされている場合、パワーダウンまでＤ４が“１”（ｐｒｏｔｅｃｔｅｄ）となる。

図４３は、ＥＣＣ機能のオンオフとの関係で、上述のステータス読み出しによるステータスビット（Ｄ１）の状態を示している。

図４４は、ステータス読み出しのＡＣタイミングを示している。

１４．ＣＩＳ読み出し
Ｇ３カードは、論理アドレスベースでアクセスするため、ＣＩＳ（ＣａｒｄＩｎｆｏｒｍａｔｉｏｎＳｔｒｕｃｔｕｔｅ）データの読み出し法を定めておく必要がある。

ＣＩＳ読み出しの目的は、（ａ）ｘＤＰ^ＴＭ物理フォーマットによりフォーマットされたカードを特定する、（ｂ）カード供給者を特定し、ＤＳＣの特殊機能を実現する、（ｃ）ホストとカードの接続状態を確認する、等である。ＣＩＳデータはフラッシュメモリの先頭ブロックに書かれている。

図４５は、ＣＩＳデータフォーマットを示している。

１５．バッファ読み出し／書き込み
Ｇ３カードは、ホストとカードの接続状態を速やかにチェックするために、バッファ読み出し／書き込み機能を有する。ホストが特定のコマンドと共に１Ｂｙｔｅのデータを書き込むと、その反転データが読み出し出力されるようになっている。

図４６は、この機能を実現するタイミング図を示している。例えばセクタ読み出し動作の間に、この機能を利用することができる。ホストは、コマンド＜７１ｈ＞と１Ｂｙｔｅのデータ例えば“ＡＡｈ”を送る。１００ｎｓ程度の待ち時間の後、読み出しイネーブル／ＲＥを入れると、接続状態が正常である場合には書き込んだデータの反転データ“５５ｈ”が出力されるようになっている。これにより、接続状態を確認できる。

１６．リセット
Ｇ３カードは、２タイプのリセットコマンドを有する。その一つは、ハードウェアのリセットを行うパワーオンリセットコマンド＜ＦＤｈ＞であり、もう一つはソフトウェアのリセットを行うコマンド＜ＦＢｈ＞である。

図４７は、これらのリセットコマンドのＡＣタイミングを示している。ホストがパワーオンリセットコマンド＜ＦＤｈ＞を発行した場合、Ｇ３カードは、“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”もリセットされて、パワーオン直後のデフォルト状態にクリアされる。

リセットコマンド＜ＦＢｈ＞は、ホストがＧ３カードのセクタ読み出しやセクタ書き込みを強制終了させるコマンドである。セクタ書き込みのビジー期間に発行された場合には、書き込みデータの消失を防ぐために、セクタ書き込みが完了した後に終了となる。

リカバリタイム（Ｂ２Ｒ）は、内部条件に依存する。このリセットコマンドにより、“Ｆｕｎｃｔｉｏｎｓｅｒｖｉｃｅ＆ｓｅｃｔｏｒｃｏｕｎｔ”はクリアされるが、“Ｃｒａｄｃｏｎｆｉｇｕｒａｔｉｏｎ”はクリアされずに残る。

１７．パワーダウン
図４８は、パワーダウンコマンド＜ＦＥｈ＞のタイミング図である。Ｇ３カードのパワーダウンの前には、ホストがこのコマンドを出すことが必要とされている。Ｇ３カード内でキャッシュに保持されたデータが残っている場合に、電源オフによりこれが消失するのを防止するためである。

即ち、ホストがコマンド＜ＦＥｈ＞を発行すると、Ｇ３カードはビジー状態（Ｒ／Ｂ＝“Ｌ”）となり、キャッシュに残されているデータを全てフラッシュメモリに書き込む（Ｆｌｕｓｈ）動作を行う。Ｒ／Ｂ＝“Ｈ”を受けてホストは電源をオフにする。これにより、無用なデータ消失が防止される。

１８．オートＤＯＳフォーマット
一般にｘＤＰ^ＴＭカードシステムでは、次の３つの目的を持ってＤＳＣ（ＤＯＳ）フォーマットが定められている。

（ａ）ＤＯＳパラメータのクリア
（ｂ）プレ消去としての全物理ブロックの消去
（ｃ）ユーザーデータの完全消去（セキュリティのため）
ＬＢＡ方式を用いるＧ３カードにおいても、（ａ）及び（ｃ）は必要である。（ａ）については一般に、ホストがオリジナルＤＯＳパラメータを書いて、全てのファイル情報をクリアすることができ、しかもそれほど時間はかからない。一方（ｃ）については、Ｇ３カードではホストが物理的ブロック消去を行うという機能を持たないことを前提としているために、論理セクタアクセスに従ってユーザーデータを全て“００”に書き換える必要があり、非常に長い時間を要する。何故なら、ホストがある論理アドレスのデータを書き換える場合に、Ｇ３カード自身が自ら空きブロックを探して書き込み、元の論理アドレスが割り付けられた箇所のデータを消去する、という動作を行うためである。

この点を考慮してこの実施の形態では、オートＤＯＳフォーマットコマンドを用意している。この機能によると、Ｇ３カードはＤＯＳパラメータをクリアし、ユーザデータ領域にはオール“００”を上書きするという動作によって速やかにユーザデータを実質的に消去することになる。

ＤＯＳパラメータについては、３２ビットＦＡＴが用いられ、Ｇ３カードが高パフォーマンスを示すように最適化される。

オートＤＯＳフォーマットのコマンド実行後は、リセットコマンド＜ＦＢｈ＞が必要である。

１９．Ｌｏｗｌｅｖｅｌｆｏｒｍａｔ
内部データを完全にクリーンアップするために、物理ブロック消去を行う“Ｌｏｗｌｅｖｅｌｆｏｒｍａｔ”コマンドが用意されている。消去動作を行うという点を除き、“オートＤＯＳフォーマット”のコマンド機能と同じである。

消去時間は、カード容量（即ち物理ブロック数）に依存し、ホストは知り得ない。従って、ホストが通常のビジー期間とこの消去動作の期間を区別するためには、例えばホストのステータス読み出し要求コマンド＜７３ｈ＞により、カードが処理カウンタの内部状態を出力するようにすることが好ましい。

この機能は、先の“ＡｕｔｏＤＯＳｆｏｒｍａｔ”でも採用することが好ましい。

“Ｌｏｗｌｅｖｅｌｆｏｒｍａｔ”コマンド実行後は、ホストはパワーオンリセットコマンド＜ＦＤｈ＞を発行することが必要である。また、“Ｃａｒｄｃｏｎｆｉｇｕｒａｔｉｏｎ”の取得、設定が改めて必要となる。

２０．特殊ＩＤデータ読み出し
Ｇ３カードは、特殊なコマンドにより読み出すことが許される特殊なＩＤデータである“ＵｎｉｑｕｅＩＤ”がある。“ＵｎｉｑｕｅＩＤ”は、カード出荷前に書かれるもので、誰もこれを書き換えることはできない。

このＩＤ読み出しコマンド実行後は、リセットコマンド＜ＦＢｈ＞の発行が必要である。

２１．継承機能
Ｇ３カードには、Ｇ１或いはＧ２カード世代の機能である（ａ）自動ブロック消去の機能、及び（ｂ）ＦＦｈリセットの機能が残されている。
（ａ）は、図４９のタイミング図に従って、物理アドレスを入力してブロック消去を行う機能である。
（ｂ）は、図５０のタイミング図に従って、セクタアドレス及びセクタカウントをクリアする機能である。

Ｇ３カードはこれらの機能を、内部的には非動作（ＮＯＰ）として扱うが、外部にはダミービジー（１．５〜２μｓ）を出力する。またホストのステータス読み出しに対しては“パス”として応答する。

２３．パススルーモード
Ｇ３カードは、主としてフラッシュメモリ内部ディレクトリのテストのため、“Ｐａｓｓｔｈｒｏｕｇｈｍｏｄｅ”が設定可能である。このモードは、搭載コントローラがコマンドの意味を解釈するのではなく、ホストデバイスからＬＢＡ−ＮＡＮＤメモリ内のホストＩ／ＦへのアクセスをＮＡＮＤフラッシュメモリに直接伝えるようにするモードへの切り換えを行うものである。図５１に示すように、コマンド＜Ａ６ｈ＞−＜５９ｈ＞−＜９９ｈ＞が用いられる。

例えば、ファームフェア（ＦＷ）がない場合、ＦＷがある場合、ＦＷはあるがダメージを受けている（例えば、再ブートできない等）場合、いずれにおいても、このモードを適用できる。

このパススルーモードは、カード内のメモリコントローラにあるハードウェアシーケンサにより実現される。フラッシュメモリテストは、上述のコマンドに続き、＜７１ｈ＞−＜ＣＭＤ（＊＊）＞を入力することにより、フラッシュメモリチップに対応するチップイネーブル信号／ＣＥ０〜／ＣＥ３のいずれかが（或いは同時に）選択される。

フラッシュメモリテストの間、その消費電力削減のために、ホストのＣＰＵはスリープ状態とする。このモードは、リセットコマンドを発行するか、パワーダウンまで続く。

［追加実施の形態］
図５２及び図５３は、セクタカウント設定を行う方式のセクタ読み出しプロトコルである。“Ｓｔａｔｕｓ”読み出しにより、内部的なＲｅａｄｙ／Ｂｕｓｙとは別に、入出力パッドＤ５を利用して、最初のデータ読み出しからセクタ読み出しの最終データパケットがくるまで連続してビジー状態（Ｄ５＝“０”）を表示する例を示している。“Ｓｔａｔｕｓ”読み出しは、次のようなコマンドシーケンスとなる。＜７０ｈ＞−［Status value]。この［Status value］を読み出した後、データ読み出しを引き続き行う場合は、＜００ｈ＞を入れて、データ読み出しモードに復帰させる。書き込みの場合も同様である。

転送データ長は、転送プロトコルにより５１２Ｂｙｔｅｓ×Ｎまたは（５１２＋１６Ｂｙｔｅｓ）×Ｎのなかから選ばれる。データ長の＋１６Ｂｙｔｅｓは、ＣＲＣ，ＥＣＣ等による転送データチェック用ビットである。

最初のセクタアドレス入力後は、ダミーセクタアドレスを入力して、読み出しを継続する。

図５３は，最初のセクタアドレス入力後、ダミーセクタアドレスの入力をスキップする例である。

図５４及び図５５は、同様にセクタカウント設定を行う方式のセクタ書き込みプロトコルであり、“Ｓｔａｔｕｓ”読み出しにより、入出力パッドＤ５を利用して、最初のデータ読み出しからセクタ読み出しの最終データパケットがくるまで連続してビジー状態（Ｄ５＝“０”）を表示する例を示している。

セクタ書き込みの場合も最初のセクタアドレス入力後は、ダミーセクタアドレスを入力して、読み出しを継続する。

図５５は，最初のセクタアドレス入力後、ダミーセクタアドレスの入力をスキップする例である。

ホストは、“Status”読み出しを利用して、メモリシステムがセクタ読み出し、セクタ書き込みの一連動作仕掛かり中であるのか、既にセクタ読み出し、セクタ書き込みの一連動作を完了して、新たな動作を受け付け可能な状態になっているかを検知することができる。これにより、マルチタスク動作を行うホストの場合、セクタ読み出しを伴うアプリケーションを実行中に優先度の高い新たなタスクが発生し、メモリシステムに対して新たなアクセスを実行しようとする際等に、“Status”のＤ５がビジーであれば、終了コマンドを発行して、継続していた一連の動作を完了させた上で、新たなタスクに対応したメモリシステムアクセスを開始することができる。

実施の形態によるフラッシュメモリシステム（メモリカード）を示す図である。同メモリカードの機能ブロック構成を示す図である。同メモリカードのメモリセルアレイ構成を示す図である。同メモリカードのメモリコントローラ内のアドレス変換テーブルを示す図である。同メモリカードのピン配置を示す図である。同メモリカードの機能と適用プロトコルを示す図である。同メモリカードのコマンド入力サイクルを示す図である。同メモリカードのアドレス入力サイクルを示す図である。同メモリカードのデータ入力サイクルを示す図である。同メモリカードのデータ出力サイクルを示す図である。同メモリカードの機能とコマンド階層を示す図である。同メモリカードのパワーオンシーケンスを示す図である。同メモリカードのパワーオンシーケンスのタイミング波形である。同メモリカードのＩＤ読み出しタイミング波形である。同じくＩＤデータを示す図である。カード構成の内容を示す図である。機能サービス設定の状態を示す図である。セクタカウントのデータ状態を示す図である。セクタアドレスのタイミング波形である。アドレスサイクルの詳細を示す図である。アドレスシフトの機能を示す図である。同メモリカードのセクタ読み出し手順を示す図である。同セクタ読み出しのモード設定を示す図である。セクタ読み出しにおけるＥＣＣ及びＣＲＣ１６の機能を示す図である。転送データサイズ５１２（５２８）Ｂｙｔｅの場合のデータフォーマットを示す図である。転送データサイズ２０４８（２１１２）Ｂｙｔｅの場合のデータフォーマットを示す図である。転送データサイズ４０９６（４２２４）Ｂｙｔｅの場合のデータフォーマットを示す図である。追加１６Ｂｙｔｅ領域（ＥＣＣの場合）のデータフォーマットを示す図である。追加１６Ｂｙｔｅ領域（ＣＲＣ１６の場合）のデータフォーマットを示す図である。セクタ読み出しとステータス読み出しの関係を説明するための図である。セクタ読み出しとバッファＲ／Ｗの関係を説明するための図である。セクタ読み出しのタイミング波形示す図である。同メモリカードのセクタ書き込みの手順を示す図である。同セクタ書き込みのモード設定を示す図である。セクタ書き込みにおけるＥＣＣ及びＣＲＣ１６の機能を示す図である。転送データサイズ５１２（５２８）Ｂｙｔｅの場合のデータフォーマットを示す図である。転送データサイズ２０４８（２１１２）Ｂｙｔｅの場合のデータフォーマットを示す図である。転送データサイズ４０９６（４２２４）Ｂｙｔｅの場合のデータフォーマットを示す図である。追加１６Ｂｙｔｅ領域（ＥＣＣの場合）のデータフォーマットを示す図である。追加１６Ｂｙｔｅ領域（ＣＲＣ１６の場合）のデータフォーマットを示す図である。セクタ書き込みのタイミング波形を示す図である。セクタ書き込みの転送エラーチェックを伴う場合のタイミング波形を示す図である。ステータス読み出しによるステータスデータ状態を示す図である。ＥＣＣ機能とステータスビットの関係を示す図である。ステータス読み出しのタイミング波形を示す図である。ＣＩＳのデータフォーマットを示す図である。バッファ読み出し／書き込みのタイミング波形を示す図である。リセットコマンドのタイミング波形を示す図である。パワーダウンのタイミング波形を示す図である。オートブロック消去のタイミング波形を示す図である。セクタアドレス及びセクタカウントをリセットするタイミング波形を示す図である。パススルーモード設定のタイミング波形を示す図である。ステータス情報読み出しを伴うセクタ読み出しのタイミング図である。同セクタ読み出しのダミーセクタアドレス入力をスキップする例である。ステータス情報読み出しを伴うセクタ書き込みのタイミング図である。同セクタ書き込みのダミーセクタアドレス入力をスキップする例である。

符号の説明

１…メモリセルアレイ、２（２ａ，２ｂ）…ロウデコーダ、３（３ａ，３ｂ）…センスアンプ回路、４…カラムデコーダ、５…アドレスレジスタ、６…制御回路、８…コマンドレジスタ、１０…高電圧発生回路、１１，１２…ステータスレジスタ、１３…ＩＯコントロール回路、１４…ロジックコントロール回路、２０…不揮発性メモリシステム（メモリカード）、２１…フラッシュメモリ、２２…メモリコントローラ、２３…フラッシュＩ／Ｆ、２４…ＭＰＵ、２５…ホストＩ／Ｆ、２６…バッファＲＡＭ、２７…ハードウェアシーケンサ。

Claims

不揮発性メモリと、
この不揮発性メモリの読み出し及び書き込みを制御するメモリコントローラとを備えた不揮発性メモリシステムにおいて、
前記不揮発性メモリシステムは、前記メモリコントローラ内に、ホストから供給される論理アドレスと前記不揮発性メモリの物理アドレスとの対応関係を示すアドレス変換テーブルを持って論理アドレスに従ってアクセス制御されるものであり、
前記メモリコントローラは、
前記不揮発性メモリセルの電源投入後にセクタの数としての第１の初期値を設定し、
前記第１の初期値が設定されている間は、前記ホストからの要求に従い前記不揮発性メモリから前記第１の初期値のセクタの数のデータを読み出し、
前記ホストからのコマンドに従い、前記第１の初期値から前記第１の初期値とは異なる第２の値への切り替えを行い、前記ホストからの新たなコマンドにより前記第２の値が変更されない限り、前記第２の値をセクタの数として維持し、
前記第２の値への切り替えの後、前記メモリコントローラは、前記第２の値が維持されている限り、前記ホストからの要求に従い、前記不揮発性メモリから前記第２の値のセクタの数のデータを読み出す
ことを特徴とする不揮発性メモリシステム。
選択的にオンオフ可能なデータ転送エラーをチェックするためのＥＣＣ機能またはＣＲＣ１６機能を有する
ことを特徴とする請求項１記載の不揮発性メモリシステム。
必要とする動作速度性能に応じて、通常パワーモードと高パワーモードとが切り換え可能に設定される
ことを特徴とする請求項１記載の不揮発性メモリシステム。
前記不揮発性メモリシステムはメモリカードである
請求項１乃至３のいずれかに記載の不揮発性メモリシステム。