JP5031304B2

JP5031304B2 - 情報処理装置

Info

Publication number: JP5031304B2
Application number: JP2006246137A
Authority: JP
Inventors: 庄蔵遠藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2006-09-11
Filing date: 2006-09-11
Publication date: 2012-09-19
Anticipated expiration: 2026-09-11
Also published as: JP2008067331A

Description

本発明は、画像データを取り扱う情報処理装置に関わる。

近年、固体メモリ素子を有するメモリカードを記録媒体として、ＣＭＯＳ、ＣＣＤ等の固体撮像素子で撮像した画像データを記録および再生するデジタルカメラ等の撮像装置が盛んに開発され、広く普及してきている。このような普及の背景としては、デジタルカメラで撮影した映像を取り込んで処理できるパーソナルコンピュータ（ＰＣ）の普及と、インターネットなどを利用したデジタル画像情報の需要が高まったことなどがあげられる。

さらに、デジタルカメラの撮像素子の高画素化や、記録媒体となるメモリカードの大容量化や、デジタルカメラの中枢で画像データのデジタル信号処理を担うＩＣ（集積回路）の高密度化、高速化に進んでいる。これにより、最近では、静止画サイズの増大と、高速連写機能を持ち、数コマの静止画を動画のように記録することができたり、静止画よりは小サイズながら、テレビジョンさながらのフレームレート（秒６０コマ）で動画の記録再生を行えるようになった。

これまでの静止画の高精細化に加えて、動画機能の付加されたデジタルカメラも市販され始め、いっそう市場のニーズを喚起している。また、その一方で、民生用ビデオカメラにおいても、民生用デジタルフォーマット規格によって、デジタル記憶による映像が非常に身近なものとなっている。このような状況において、従来の動画だけではなく、静止画撮影を併用できるものが市販され始めている。

これらの記憶方式としては、動画用の記憶媒体に共に静止画を記憶しておくものや、動画とは独立の記憶媒体に、動画とは独立に静止画を記憶するものなどがある。静止画記憶を機能の中心とするデジタルスチルカメラと動画記憶を機能の中心とするデジタルビデオカメラとが、それぞれ、静止画記憶と動画記憶の併用を機能として実現し始めた。そして、静止画や動画の撮影に係る解像度や動作スピードは、高画質、高精細等の市場ニーズと相まって、年々増加している。

そして、デジタルカメラにおいては、静止画や動画の撮影に係る解像度や動作スピードの向上が著しい。これに合わせて、デジタルカメラを構成する固体撮像素子を駆動するための駆動信号、アナログ信号処回路、及びＡＤ変換器を含めた後段の全てのデジタル信号処理回路に対して、駆動周波数の高速化が急速に進んでいる。特に着脱可能な記憶媒体への画像データの書き込みに対する高速化の要求は高く、さらに高速な着脱可能メモリへのアクセススピードの高速化が求められている。
特開２００５−１７５８４０号公報

しかしながら、データバスラインの配線長、または、クロック信号ラインの配線長が構成される基板構成、ひいては製品形態によってまちまちである。データバスラインやクロック信号ラインの配線長が十分に短ければ、問題になりにくいことは知られている。しかし、構成上必ずしも配線長を短くすることができない。さらに、コネクタなどが途中を介する場合、メモリ基板に実装できる部品の制限などがあり、ノイズ除去フィルタ等の配置決定が困難であった。

また、製品形態の変更に伴ってメイン基板を同一基板にし、メモリ基板のみ変更する場合においては、ますます配線と、フィルタの配置に制限が発生し設計作業が困難になる。また、着脱可能不揮発性メモリのように着脱可能であるため複数種類の着脱可能不揮発性メモリが装着される可能性がある。この場合、そのうちの複数種類の着脱可能不揮発性メモリの１つを最適化すればよいというわけではなく、複数種類の着脱可能不揮発性メモリにおいても不要輻射に対して好適な装置を提供せねばならないという問題があった。

従って、本発明の目的は、高周波クロック信号に起因するノイズの影響を受けにくい情報処理装置を提供することにある。

上記の目的を達成するため、本願の実施形態における情報処理装置は、
画像データの書き込み及び読み出しが可能なメモリと、
前記メモリとの間に配線されたデータバスにより前記メモリと接続され、前記メモリとの間の前記画像データの転送における転送速度及び転送方向を制御するシステム制御手段と、
前記データバスの途中に挿入され、前記画像データの転送におけるノイズ成分を低減するフィルタと、を備え、
前記システム制御手段は、前記データバスを使用して前記メモリと前記システム制御手段との間で転送される前記画像データの転送速度を、前記メモリに前記画像データを書き込む場合と、前記メモリから前記画像データを読み出す場合とで異なるように制御するクロック制御手段を含み、
前記システム制御手段は、前記フィルタの挿入位置に応じて、前記画像データの前記転送速度を変更するように制御する、ことを特徴とする。

本発明によれば、撮像装置等の高周波クロック信号を使用する情報処理装置において、クロック信号によるノイズの影響を避けた出力画像を得ることが可能となる。

以下、図面を参照して本発明に係る実施形態の情報処理装置としての撮像装置の構成を説明する。

第１図において、１００は撮像装置の全体図である。１２は撮像部１４への露光量を制御するためのシャッタ、１４は光学像を電気信号に変換する撮像部である。レンズ３１０に入射した光線は、絞り３１２、シャッタ１２を介して導き、光学像として撮像部１４上に結像することが出来る。撮像部１４は、ＣＣＤなどの固体撮像素子からなる。

１６は、撮像部１４のアナログ画像信号出力をディジタル画像データに変換するＡ／Ｄ変換回路である。破線枠で示した１５は、撮像部１４、Ａ／Ｄ変換回路１６を含むアナログ撮像信号領域である。１８は撮像部１４、Ａ／Ｄ変換回路１６、Ｄ／Ａ変換回路２６等にクロック信号や制御信号を供給するタイミング発生回路であり、メモリ制御回路２２及びシステム制御回路５０により制御される。

２０は画像処理回路であり、Ａ／Ｄ変換回路１６からの画像データ或いはメモリ制御回路２２からの画像データに対して所定の画素補間処理や色変換処理を行う。また、画像処理回路２０は、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてシステム制御回路５０がシャッタ制御回路４０、測距回路４２に対して制御を行う。このように、ＴＴＬ（スルーザレンズ）方式のＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＥＦ（フラッシュ調光）処理を行うことが出来る。

さらに、画像処理回路２０においては、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてＴＴＬ方式のＡＷＢ（オートホワイトバランス）処理も行っている。本構成では測距回路４２及び測光回路４６を専用に備える構成としたため、測距回路４２及び測光回路４６を用いてＡＦ処理、ＡＥ処理、ＥＦ処理の各処理を行い、上記画像処理回路２０を用いたＡＦ処理、ＡＥ処理の各処理を行わない構成とした。

しかし、測距回路４２及び測光回路４６を用いてＡＦ処理、ＡＥ処理、ＥＦ処理の各処理を行い、さらに、上記画像処理回路２０を用いたＡＦ処理、ＡＥ処理の各処理を行う構成としても良い。２２はメモリ制御回路であり、Ａ／Ｄ変換回路１６、タイミング発生回路１８、画像処理回路２０、画像表示メモリ回路２４、Ｄ／Ａ変換回路２６、メモリ回路３０、圧縮伸長回路３２を制御する。Ａ／Ｄ変換回路１６の画像データが画像処理回路２０、メモリ制御回路２２を介して、或いはＡ／Ｄ変換回路１６の画像データが直接メモリ制御回路２２を介して、画像表示メモリ回路２４或いはメモリ回路３０に書き込まれる。

２４は画像表示メモリ、２６はＤ／Ａ変換回路、２８はＴＦＴＬＣＤ等から成る画像表示部であり、画像表示メモリ回路２４に書き込まれた表示用の画像データはＤ／Ａ変換回路２６を介して画像表示部２８により表示される。画像表示部２８を用いて撮像した画像データを逐次表示することで、電子ファインダー機能を実現することが可能である。

また、画像表示部２８は、システム制御回路５０の指示により任意に表示をＯＮ／ＯＦＦすることが可能であり、表示をＯＦＦにした場合には撮像装置１００の電力消費を大幅に低減することが出来る。３０は撮影した静止画像データや動画像データを格納するためのメモリ回路であり、所定枚数の静止画像データや所定時間の動画像データを格納するのに十分な記憶量を備えている。これにより、複数枚の静止画像データを連続して撮影する連射撮影やパノラマ撮影の場合にも、高速かつ大量の画像データ書き込みをメモリ回路３０に対して行うことが可能となる。

また、メモリ回路３０はシステム制御回路５０の作業領域としても使用することが可能である。３２は適応離散コサイン変換（ＡＤＣＴ）等により画像データを圧縮伸長する圧縮伸長回路である。メモリ回路３０に格納された画像データを読み込んで圧縮処理或いは伸長処理を行い、処理を終えた画像データをメモリ回路３０に書き込む。

４０は測光回路４６からの測光情報に基づいて、絞り３１２を制御する絞り制御回路３４０と連携しながら、シャッタ１２を制御するシャッタ制御回路である。４２はＡＦ処理を行うための測距回路であり、レンズ３１０に入射した光線を、絞り３１２、不図示の測距用サブミラーを介して、測距回路４２に入射させることにより、光学像として結像された画像の合焦状態を測定することが出来る。

４６はＡＥ処理を行うための測光回路であり、レンズ３１０に入射した光線を、絞り３１２、そして不図示の測光用レンズを介して、測光回路４６に入射させることにより、光学像として結像された画像の露出状態を測定することが出来る。

なお、撮像部１４によって撮像した画像データを画像処理回路２０によって演算した演算結果に基づき、システム制御回路５０がシャッタ制御回路４０、絞り制御回路３４０、測距制御回路３４２に対して制御を行う。ビデオＴＴＬ方式を用いて露出制御及びＡＦ制御をすることも可能である。

さらに、測距回路４２による測定結果と、撮像部１４によって撮像した画像データを画像処理回路２０によって演算した演算結果とを共に用いてＡＦ制御を行っても構わない。そして、測光回路４６による測定結果と、撮像部１４によって撮像した画像データを画像処理回路２０によって演算した演算結果とを共に用いて露出制御を行っても構わない。

５０は撮像装置１００全体を制御するシステム制御回路、５２はシステム制御回路５０の動作用の定数、変数、プログラム等を記憶するメモリである。５４はシステム制御回路５０でのプログラムの実行に応じて、文字、画像、音声等を用いて動作状態やメッセージ等を表示する液晶表示装置、スピーカー等の表示部である。そして、表示部５４は、撮像装置１００の操作部近辺の視認し易い位置に単数或いは複数個所設置され、例えばＬＣＤやＬＥＤ、発音素子等の組み合わせにより構成されている。

表示部５４の表示内容としては、例えば、シングルショット／連写撮影表示、セルフタイマー表示、圧縮率表示、記録画素数表示、記録枚数表示、残撮影可能枚数表示、シャッタスピード表示、絞り値表示等がある。さらに、露出補正表示、赤目緩和表示、マクロ撮影表示、ブザー設定表示、時計用電池残量表示、電池残量表示、エラー表示、複数桁の数字による情報表示、記録媒体２００及び２１０の着脱状態表示、レンズユニット３００の着脱状態表示等もある。さらに、通信Ｉ／Ｆ動作表示、日付け・時刻表示、外部コンピュータとの接続状態を示す表示、合焦表示、撮影準備完了表示、手振れ警告表示、フラッシュ充電表示、フラッシュ充電完了表示等がある。さらに、シャッタスピード表示、絞り値表示、露出補正表示、記録媒体書き込み動作表示等がある。

５６は電気的に消去・記録可能な不揮発性メモリであり、例えばＥＥＰＲＯＭ等が用いられる。６０、６１、６２、６４、６６及び７０は、システム制御回路５０の各種の動作指示を入力するための操作手段である。これらは、スイッチやダイアル、タッチパネル、視線検知によるポインティング、音声認識装置等の単数或いは複数の組み合わせで構成される。ここで、これらの操作手段の具体的な説明を行う。

６０はモードダイアルスイッチであり、通常の静止画撮影モードと動画撮影モードの動作の始動を区別して行うためのモード切替えスイッチである。６２はシャッタスイッチＳＷ１で、不図示のシャッタボタンの操作途中でＯＮとなり、ＡＦ処理、ＡＥ処理、ＡＷＢ処理、ＥＦ処理等の動作開始を指示する。

６４はシャッタスイッチＳＷ２で、不図示のシャッタボタンの操作完了でＯＮとなり、動画１モードスイッチ６０の状態によって、オフ状態が保持されている場合には静止画撮影動作に移行して、オン状態が保持されている場合には動画撮影動作に移行する。

そして、それぞれの撮影動作モードに移行したら、撮像部１４から読み出した信号をＡ／Ｄ変換回路１６、メモリ制御回路２２を介してメモリ回路３０に画像データを書き込む露光処理を行う。さらに、画像処理回路２０やメモリ制御回路２２での演算を用いた現像処理を行う。さらに、メモリ回路３０から画像データを読み出し、圧縮伸長回路３２で圧縮を行い、記録媒体２００或いは２１０に画像データを書き込む記録処理という一連の処理の動作開始を指示する。

６６は再生スイッチで、撮影モード状態において、した画像をメモリ回路３０或いは記録媒体２００或いは２１０から読み出して画像表示部２８によって表示する再生動作の開始を指示する。７０は各種ボタンやタッチパネル等からなる操作部で、メニューボタン、セットボタン、マクロボタン、マルチ画面再生改ページボタン、フラッシュ設定ボタン、単写／連写／セルフタイマー切り替えボタン等を備える。さらに、メニュー移動＋（プラス）ボタン、メニュー移動−（マイナス）ボタン、再生画像移動＋（プラス）ボタン、再生画像−（マイナス）ボタン等も備える。さらに、撮影画質選択ボタン、露出補正ボタン、日付／時間設定ボタン等も備える。さらに、パノラマモード等の撮影及び再生を実行する際に各種機能の選択及び切り替えを設定する選択／切り替えボタン、パノラマモード等の撮影及び再生を実行する際に各種機能の決定及び実行を設定する決定／実行ボタン等も備える。

さらに、画像表示部２８のＯＮ／ＯＦＦを設定する画像表示ＯＮ／ＯＦＦスイッチ、撮影直後に撮影した画像データを自動再生するクイックレビュー機能を設定するクイックレビューＯＮ／ＯＦＦスイッチを備える。さらに、ＪＰＥＧ圧縮の圧縮率を選択するため或いは撮像部の信号をそのままディジタル化して記録媒体に記録するＣＣＤＲＡＷモードを選択するためのスイッチである圧縮モードスイッチを備える。

さらには、再生モード、マルチ画面再生・消去モード、ＰＣ接続モード等の各機能モードを設定することが出来る再生スイッチ、ＡＦモード設定スイッチ等がある。ＡＦモード設定スイッチは、シャッタスイッチＳＷ１を押してオートフォーカス動作を開始し、合焦後、合焦状態を継続するワンショットＡＦモードと、シャッタスイッチＳＷ１を押下げ中は連続してオートフォーカス動作を続けるサーボＡＦモードとを設定する。

また、プラスボタン及びマイナスボタンの各機能は、回転ダイアルスイッチを備えることによって、より軽快に数値や機能を選択することが可能となる。７２は電源スイッチで、撮像装置１００の電源オン、電源オフの各モードを切り替え設定することが出来る。

また、撮像装置１００に接続されたレンズユニット３００、外部ストロボ、記録媒体２００、２１０等の各種付属装置の電源オン、電源オフの設定も合わせて切り替え設定することが出来る。７４はリアルタイムクロック回路で、これによりシステム制御回路５０は経過時間を計測し、各種のタイマ機能を実現している。

８０は電源制御回路で、電池検出回路、ＤＣ−ＤＣコンバータ、通電するブロックを切り替えるスイッチ回路等により構成されている。そして、電池の装着の有無、電池の種類、電池残量の検出を行い、検出結果及びシステム制御回路５０の指示に基づいてＤＣ−ＤＣコンバータを制御し、必要な電圧を必要な期間、記録媒体を含む各部へ供給する。

８２はコネクタ、８４はコネクタ、８６はアルカリ電池やリチウム電池等の一次電池やＮｉＣｄ電池やＮｉＭＨ電池、Ｌｉ電池等の二次電池、ＡＣアダプター等からなる電源である。９０及び９４はメモリカードやハードディスク等の記録媒体とのインタフェース、９２及び９６はメモリカードやハードディスク等の記録媒体と接続を行うコネクタである。また９８はコネクタ９２及び或いは９６に記録媒体２００或いは２１０が装着されているか否かを検知する記録媒体着脱検知回路である。

１１０は通信回路で、ＲＳ２３２ＣやＵＳＢ、ＩＥＥＥ１３９４、Ｐ１２８４、ＳＣＳＩ、モデム、ＬＡＮ、無線通信、等の各種通信機能を有する。１１２は通信回路１１０により撮像装置１００を他の機器と接続するコネクタ或いは無線通信の場合はアンテナである。１２０は、撮像装置１００をレンズユニット３００と接続するためのインタフェース、１２２は撮像装置１００をレンズユニット３００と電気的に接続するコネクタである。

２００はメモリカードやハードディスク等の記録媒体である。記録媒体２００は、半導体メモリや磁気ディスク等から構成される記録部２０２、撮像装置１００とのインタフェース２０４、撮像装置１００と接続を行うコネクタ２０６を備えている。２１０はメモリカードやハードディスク等の記録媒体である。記録媒体２１０は、半導体メモリや磁気ディスク等から構成される記録部２１２、撮像装置１００とのインタフェース２１４、撮像装置１００と接続を行うコネクタ２１６を備えている。３１０は撮影レンズ、３１２は絞りである。また、コネクタ３２２は電気通信のみならず、光通信、音声通信等を伝達する構成としても良い。

３４０は測光回路４６からの測光情報に基づいて、シャッタ１２を制御するシャッタ制御回路４０と連携しながら、絞り３１２を制御する絞り制御回路である。３４２は撮影レンズ３１０のフォーカシングを制御する測距制御回路、３４４は撮影レンズ３１０のズーミングを制御するズーム制御手段である。３５０は、絞り、測距、ズームを司るレンズユニット全体を制御するレンズシステム制御回路である。レンズシステム制御回路３５０は、動作用の定数、変数、プログラム等を記憶するメモリを備える。さらにレンズユニット３００固有の番号等の識別情報、管理情報、開放絞り値や最小絞り値、焦点距離等の機能情報、現在や過去の各設定値などを保持する不揮発メモリの機能も備える。

１５５は、音声を録音するためのマイク、１５７は録音された音声、もしくはあらかじめ装置内に格納された音声を再生するためのスピーカである。さらに１５９はマイク１５５から入力された音声を装置に最適なレベル、形式にアナログデジタル変換し送出し、また装置から出力された音声データをデジタルアナログ変換しスピーカ１５７に送出するための音声アナログデジタル変換装置である。

図４に、従来の技術における着脱可能メモリ５６とシステム制御回路５０間の概略的な構成図を示す。

図４において、２０１は、図１に示す撮像装置１００のシステム制御回路５０とその周辺回路が実装されているメイン基板である。また２０３は、メイン基板２０１と、着脱可能不揮発性メモリ５６及び着脱可能不揮発性メモリ５６のカードコネクタ２０７が実装されているメモリ基板２０５との間を基板間接続するための基板間コネクタである。２０５には、少なくとも着脱可能不揮発性メモリカードコネクタ２０７が実装され、着脱可能不揮発性メモリ５６がユーザによって着脱可能な構成になっている実装されたメモリ基板である。

また２０７は、着脱可能不揮発性メモリ５６を着脱可能な構成にするための着脱可能不揮発性メモリカードコネクタ２０７である。さらに２０９は、システム制御回路５０から着脱可能不揮発性メモリ５６に対し画像データを送受信するためのデータバス、２１１は着脱可能不揮発性メモリ５６に対し画像データの送受信の基準となるクロック信号を送るクロックラインである。さらに、２１３は、データバス２０９に対して信号の周波数特性で高域周波数を抑制、もしくは信号の振幅を下げるためのフィルタである。

次に、図４における従来技術の動作を説明する。撮影時、及び画像データを着脱可能不揮発性メモリ５６に書き込む際には、システム制御回路５０により着脱可能不揮発性メモリ５６に対して基準クロック信号に同期した画像データをデータバス２０９を介して送出する。当然にして、基準クロック信号もまた、クロックライン２１１で着脱可能不揮発性メモリ５６に供給される。

データバス２０９は、ここでは、一例として５０ＭＨｚの周波数で画像データが送出されているものとしたが、もちろん、この周波数に限るものではない。データバス２０９を介して送出される画像データは、着脱可能不揮発性メモリ５６が実装されているメモリ基板２０５に、コネクタ２０３を介して送出され、着脱可能不揮発性メモリ５６に書き込まれる。読み出し時においては、同一の基準クロック信号がクロックライン２１１より供給され、同じクロック周波数で、同一のデータバス２０９を介して画像データの流れる方向が逆になるだけで動作的には、記録時と同じである。

このとき、システム制御回路５０から送出される高周波の画像データはデータバス２０９上に流れるが、フィルタ２１３によって不要な高域周波数を抑制し不要輻射を軽減するように構成されている。しかしながら、従来の技術においては、フィルタ２１３だけでは十分に不要輻射ノイズを抑制することが困難であった。

不要輻射の観点においては、配線長が長いほど、不要輻射ノイズに対しては不利であり、その配線に流れる周波数も高いほど不利であり、またさらに、配線に流れる電流が多ければ多いほうが不利なことは知られている。ここでいう不利の度合いは、周波数ｆ（Ｈｚ）の電流Ｉ（Ａ）が配線のループ面積Ｓ（ｍ^２）に流れた際の遠方界ｒ（ｍ）における電界強度の大きさに依存する。すなわち、周波数ｆ（Ｈｚ）の二乗、電流Ｉ（Ａ）、ループ面積Ｓ（ｍ^２）に比例する。

＜実施形態１＞
図２は、本発明の実施形態の１例を示し、図１に示す撮像装置１００に適用される、着脱可能メモリとシステム制御回路間の概略的な構成図を示す。ただし、図４に示した従来技術と同じ回路部分には、同じ参照番号を付した。

図２において、２０１は、システム制御回路５０に含まれるデータ制御回路３０７とその周辺回路が実装されているメイン基板である。また、２０３はメイン基板２０１と、着脱可能不揮発性メモリ５６と、着脱可能不揮発性メモリカードコネクタ２０７が実装されているメモリ基板２０５とを基板間接続するための基板間コネクタである。

また、２０５は少なくとも着脱可能不揮発性メモリカードコネクタ２０７が実装され、着脱可能不揮発性メモリ５６が着脱可能な構成とされて実装されたメモリ基板である。また２０７は、着脱可能不揮発性メモリ５６を着脱可能な構成にするための着脱可能不揮発性メモリカードコネクタ２０７、２０９はシステム制御回路５０から着脱可能不揮発性メモリ５６に対して画像データを送受信するためのデータバスである。さらに２１１、は着脱可能不揮発性メモリ５６に対して画像データの送受信の基準となるクロック信号用のクロックライン、２１３はデータバス２０９に対して信号の周波数特性で高域周波数を抑制、もしくは信号の振幅を下げるためのフィルタである。

また、３０１はシステムに入力されたクロック信号を、着脱可能不揮発性メモリ５６との画像データの送受信に好適なクロック信号に変換するためのクロック制御回路である。３０３はシステム制御回路５０からの指令によりクロック制御回路３０１に入力されたマスタークロック信号を、必要に応じ１／ｎ分周するための分周回路であり、ここで、ｎは１以上の整数である。

３０５はクロック制御回路３０１から送出される画像データに基づいて着脱可能不揮発性メモリ５６へ画像データを送受信するためのデータＩ／Ｆである。図に示すように、システム制御回路５０は、データＩ／Ｆ３０５、クロック制御回路３０１、１／ｎ分周回路３０３、データ制御回路３０７等を含む。そして、これらの回路ブロックにより、着脱可能不揮発性メモリ５６との画像データの伝送速度を制御する。

次に、図２に示した本発明の実施形態の動作を説明する。前述のとおり撮影時および、画像データを着脱可能不揮発性メモリ５６に書き込む際において、画像データは以下のように送出される。すなわち、システム制御回路５０により着脱可能不揮発性メモリ５６に対して基準クロック信号であるクロック信号に同期した画像データをデータバス２０９を介して着脱可能不揮発性メモリ５６に対して送出する。当然にして、基準クロック信号もまた、クロックライン２１１で着脱可能不揮発性メモリ５６に供給される。

データバス２０９は、ここでは、一例として５０ＭＨｚの周波数で画像データが送出されているものとする。もちろん、この値に限るものではない。

データバス２０９を介して送出される画像データは、着脱可能不揮発性メモリ５６が実装されているメモリ基板２０５に、コネクタ２０３を介して送出され、着脱可能不揮発性メモリ５６に書き込まれることになる。

ここでデータバス２０９の配線を検討する。すなわち、フィルタ２１３の配置される位置により、フィルタ２１３とデータＩ／Ｆ３０５との間の配線が、フィルタ２１３と着脱可能不揮発性メモリ５６との間の配線より短い様にされた場合を考える。この場合には、、配線の短いフィルタ２１３及びデータＩ／Ｆ３０５間の配線に高い周波数の信号を流すように制御する。そのためシステム制御回路５０は、１／ｎ分周回路３０３に対して高い周波数の設定を行うように、クロック制御回路３０１を制御する。

すなわち、クロック制御回路３０１に入力される５００ＭＨｚのマスタクロックは、１／ｎ分周回路３０３によりあらかじめ設定されたクロック周波数に変換されて、データＩ／Ｆ３０５に送出される。データＩ／Ｆ３０５が画像データを、送信する際に、ここでは一例として１／ｎ分周回路３０３は、システム制御回路５０の制御により、ｎは１以上の整数である１０と設定し５０ＭＨｚとして設定する。

設定されたデータＩ／Ｆ３０５はクロックライン２１１のクロック信号と、データバス２０９に送出する画像データのクロックレートを、５０ＭＨｚで送出する。送出された画像データは、データバス２０９を介してフィルタ２１３に入力される。そして、矩形波形の高域周波数を帯域制限されてから、コネクタ２０３を介し、メモリ基板２０５及び着脱可能不揮発性メモリカードコネクタ２０７を経由して着脱可能不揮発性メモリ５６に書込まれる。

図３は、図２の画像データ送受信の部分を示し、本実施形態の動作を説明する模式図を示す。図３の（Ａ）及び（Ｂ）において、４０１はシステム制御回路５０からフィルタ２１３までの配線、４０３は、フィルタ２１３から着脱可能不揮発性メモリ５６までの配線である。図３の（Ａ）に示すように、着脱可能不揮発性メモリ５６に画像データを書き込み動作を行う際には、システム制御回路５０はできるだけ高速に書き込み作業を行いたい要求がある。そのため、クロックライン２１１の高速クロック信号に同期した５０ＭＨｚで画像データをシステム制御回路５０から送出する。もちろん５０ＭＨｚに限ったものではない。

システム制御回路５０から送出された５０ＭＨｚの画像データは、フィルタ２１３によってシステムに不要な高域周波数を抑制され、配線４０３を経由して着脱可能不揮発性メモリ５６に画像データが送出される。そして、着脱可能不揮発性メモリ５６に画像データが書き込まれる。逆に、図３の（Ｂ）に示すように、着脱可能不揮発性メモリ５６からの画像データの読み出しの場合、システム制御回路５０から送出されるクロックライン２１１のクロック信号は、低速クロック信号となる。すなわち、前述の１／ｎ分周回路３０３を含むシステム制御回路５０により着脱可能不揮発性メモリ５６への画像データ書き込み時よりも低速である低速クロック信号に変換され、着脱可能不揮発性メモリ５６が制御される。

着脱可能不揮発性メモリ５６が送出された画像データは、クロックライン２１１の低速クロック信号に同期制御された画像データであるためデータレートも同様に低速化（ここでは２５ＭＨｚ）に制御されて配線４０３に送出される。配線４０３を伝播してフィルタ２１３に入力され不要な高周波成分を抑制された後配線４０１に送出され、システム制御回路５０に入力されて画像データが処理されることになる。

この場合、配線４０１と配線４０３の条件として、配線４０１の方が配線４０３よりも短い配線であることが必要である。このとき着脱可能不揮発性メモリ５６への画像データ書き込みの際は、５０ＭＨｚの高速クロック信号の配線はフィルタ２１３により不要高周波成分が抑制され、配線４０１に流れることになる。不要高周波抑制された後の配線４０３は、配線４０１よりも長いが、不要高周波抑制された後であるのであまり問題とはならないことになる。

先に説明したように、配線の長さに比例して輻射ノイズが増えることから、高速クロック信号に同期した画像信号が短い配線４０１になるよう構成されている。

ここでは着脱可能なメモリを例にしているが、着脱不可能なメモリでもよい。このことによってシステム制御回路５０から制御する画像データの送受信データ速度を制御し、基板の配線を制御することで好適な不要輻射を抑制した画像データ送受信システムが構築できる。実施形態１において、配線４０１が、配線４０３より長い場合に高速クロック信号は、着脱可能不揮発性メモリ５６への画像データの読出しの際に使用され、低速クロック信号は、着脱可能不揮発性メモリ５６への画像データの書込みの際に使用されることになる。これにより、不要輻射信号の影響を極力さけることが可能となる。これらの制御は、クロック制御回路３０１で発生するクロック信号の周波数、すなわち、１／ｎ分周回路３０３のｎの値を制御することにより可能となる。

＜実施形態２＞
次に、図２にもどり、本発明の実施形態２について説明する。特に、実施形態２においては、複数種類が存在するメモリ基板２０５の種別を認識するための認識回路３０９が設けられる。実施形態２の動作は基本的には、実施形態１の動作と同じであるので、説明は省略するが、その違いは、認識回路３０９を設けた点にある。

すなわち、メイン基板２０１は同一基板であるが、メモリ基板２０５が複数製品で複数種類存在し、複数の組み合わせが存在する場合がある。この場合、認識回路３０９はコネクタ２０３を介して識別信号が、識別信号ライン２１５を介してシステム制御回路５０に与えられ、そこで接続されるメモリ基板２０５の種別を認識する。認識された基板はあらかじめシステム制御回路５０によって設定された条件に基づいてクロック制御回路３０１を制御し、画像データの送受信の速度を変化させる。

また、メモリ基板２０５の配線長が十分に短く不要輻射のノイズに関して問題が発生しない場合、フィルタ２１３を削除することもある。その際には、十分に速い速度で着脱可能不揮発性メモリ５６に対して読み出し、書き込みを行うことができる。１／ｎ分周回路３０３に与える１以上の整数であるｎを小さい値にして制御する。また逆の場合、メモリ基板２０５の配線長が十分に長い場合、ｎの値を大きくして制御することでデータの波形の品質を保ちながら不要輻射に対して好適な設定を、メイン基板２０１側を変更しなくとも対応できる。

いずれにしても、本発明においては、必要に応じて、高速クロック信号と低速クロック信号を使い分けることで、不要輻射信号の影響をさけることが可能な情報処理装置を提供することが可能となる。

また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給しても達成可能である。すなわち、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。

プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性の半導体メモリカード、ＲＯＭなどを用いることができる。また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現される場合もある。

しかし、さらにそのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。

さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれる場合もあり得る。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。

本発明の実施形態１、２が適用可能な撮像装置の全体の構成ブロック図である。本発明の実施形態１、２における着脱可能メモリとシステム制御回路間の概略的な構成図である。本発明の実施形態１、２における画像データの送受信の動作を説明するための模式図である。従来技術における着脱可能メモリとシステム制御回路間の概略的な構成図である。

Claims

画像データの書き込み及び読み出しが可能なメモリと、
前記メモリとの間に配線されたデータバスにより前記メモリと接続され、前記メモリとの間の前記画像データの転送における転送速度及び転送方向を制御するシステム制御手段と、
前記データバスの途中に挿入され、前記画像データの転送におけるノイズ成分を低減するフィルタと、を備え、
前記システム制御手段は、前記データバスを使用して前記メモリと前記システム制御手段との間で転送される前記画像データの転送速度を、前記メモリに前記画像データを書き込む場合と、前記メモリから前記画像データを読み出す場合とで異なるように制御するクロック制御手段を含み、
前記システム制御手段は、前記フィルタの挿入位置に応じて、前記画像データの前記転送速度を変更するように制御する、ことを特徴とする情報処理装置。
前記クロック制御手段は、前記フィルタが、前記システム制御手段と前記フィルタとの間の配線長が、前記メモリと前記フィルタとの間の配線長よりも短くなるように配線されている場合、前記システム制御手段が前記メモリからデータを読み出す場合の転送速度よりも、前記システム制御手段が前記メモリにデータを書き込む場合の転送速度が高速になるように制御することを特徴とする請求項１に記載の情報処理装置。