KR100730329B1 - 플랫 패널 표시 장치 및 그 제조 방법 - Google Patents

플랫 패널 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100730329B1
KR100730329B1 KR1020020069619A KR20020069619A KR100730329B1 KR 100730329 B1 KR100730329 B1 KR 100730329B1 KR 1020020069619 A KR1020020069619 A KR 1020020069619A KR 20020069619 A KR20020069619 A KR 20020069619A KR 100730329 B1 KR100730329 B1 KR 100730329B1
Authority
KR
South Korea
Prior art keywords
pixel
flat panel
panel display
display device
region
Prior art date
Application number
KR1020020069619A
Other languages
English (en)
Other versions
KR20030067467A (ko
Inventor
사사키노부오
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030067467A publication Critical patent/KR20030067467A/ko
Application granted granted Critical
Publication of KR100730329B1 publication Critical patent/KR100730329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 저온 폴리실리콘 제조 프로세스를 사용해 기판 위에 형성한 비정질 실리콘층을 다결정화할 때, 다결정화의 스루풋을 높게 할 수 있는 플랫 패널 표시 장치 및 그 제조 방법을 제공한다.
4개의 게이트 버스 라인 Lg1∼Lg4는 세로 화살표로 나타내는 범위 X근방에 집약되어 배치되어 있다. 범위 X는 화소 P2n(제 2 행째의 화소)과 화소 P3n(제 3행째의 화소)와의 경계 근방에서 양화소에 거의 균등하게 걸쳐져 있다. 복수의 게이트 버스 라인 Lgm과 TFTmn은 행 번호 순으로 4개 1조로 집약되어, 적어도 TFTmn은 4행 마다 조가 되는 화소 P군의 거의 중앙을 횡절하는 범위 X내에 각각 집약되어 배치되고 있다.
다결정, 플랫 패널, 컨택트 홀

Description

플랫 패널 표시 장치 및 그 제조 방법{FLAT PANEL DISPLAY AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 일 실시형태에 의한 CW 측면 결정화 방법에 대해서 설명한 도면.
도 2는 본 발명의 일 실시형태 의한 플랫 패널 표시 장치의 실시예 1의 구성 및 제조 방법을 나타낸 도면.
도 3은 본 발명의 일 실시형태에 의한 플랫 패널 표시 장치의 실시예 1의 구성 및 제조 방법을 나타낸 도면.
도 4는 비교예 1로서 종래의 플랫 패널 표시 장치의 구성을 나타낸 도면.
도 5는 본 발명의 일 실시형태에 의한 플랫 패널 표시 장치의 실시예 2의 구성을 나타낸 도면.
도 6은 본 발명의 일 실시형태에 의한 플랫 패널 표시 장치의 실시예 2의 구성을 나타낸 도면.
도 7은 본 발명의 일 실시형태에 의한 플랫 패널 표시 장치의 실시예 3의 구성을 나타낸 도면.
도 8은 본 발명의 일 실시형태에 의한 플랫 패널 표시 장치의 실시예 3의 구성을 나타낸 도면.
도 9는 본 발명의 일 실시형태에 의한 플랫 패널 표시 장치의 실시예 4의 구성을 나타낸 도면.
도 10은 비교예 2로서 종래의 플랫 패널 표시 장치의 구성을 나타낸 도면.
도 11은 본 발명의 일 실시형태에 의한 플랫 패널 표시 장치의 실시예 5의 구성을 나타낸 도면.
도 12는 비교예 3으로서 종래의 플랫 패널 표시 장치의 구성을 나타낸 도면.
도 13은 본 발명의 일 실시형태에 의한 플랫 패널 표시 장치의 실시예 6의 구성을 나타낸 도면.
도 14는 비교예 4로서 종래의 플랫 패널 표시 장치의 구성을 나타낸 도면.
도 15는 엑시머레이저 결정화 방법에 대해서 설명한 도면.
※도면의 주요부분에 대한 부호의 설명※
1, 100 유리 기판
2 고체 레이저
4 실리콘 산화막
6, 106 a-Si층
8, 108 반사경
10, 110 투사 광학계
12, 112 p-Si층
15, 16, 17 접속 배선
32 용량
36 다이오드
102 엑시머 펄스 레이저
H 컨택트홀
L1 연속 발진 레이저광
Ll0 펄스 레이저광
Lam 어드레스 버스 라인
Lcsm 축적 용량 버스 라인
Ldn 데이터 버스 라인
Lgm 게이트 버스 라인
Pe 화소 전극
Pmn 화소
Vdd 전원선
X 다결정화 범위
본 발명은 박막 유기 EL소자(electroluminescent element)나 LC(liquid crystal)를 사용한 플랫 패널 표시 장치 및 그 제조 방법에 관한 것이다.
박막 유기 EL 표시 장치나 액정 표시 장치(LCD) 등의 플랫 패널(평판 모양)표시 장치는 CRT(cathode-ray tube)에 대신하는 표시 장치로서 기대가 높아지고 있 다. 박막 유기 EL표시 장치나 액정 표시 장치는 스위칭 소자로서 각 화소 내에 TFT(박막 트랜지스터)를 구비하여, 고속 응답이나 저소비 전력화가 우수한 액티브 매트릭스형이 주류로 되고있다. 액티브 매트릭스형 플랫 패널 표시 장치에서는, 기판 위에서 매트릭스 형상으로 배치되는 다수의 화소 각각에 TFT를 형성하여 넣을 필요가 있다. 표시 화면의 대형화나 저가격화를 위해서는, 고가의 석영 유리 기판이 아니라, 염가로 대형화가 용이한 유리 기판 위에 화소 TFT를 형성할 필요가 있다.
유리 기판 위에 형성하는 TFT로서는 비정질 실리콘(a-Si)으로 채널 영역을 형성한 캐리어 이동도가 0.5cm2/Vs 정도의 a-Si-TFT와, 저온 폴리실리콘 제조 프로세스를 사용해 채널 영역의 a-Si층을 폴리(다결정)실리콘(p-Si)화한 캐리어 이동도가 120cm2/Vs 정도의 p-Si-TFT가 있다. 액티브 매트릭스형 플랫 패널 표시 장치로 고속 응답성이나 대화면화, 혹은 고 개구율화를 실현하기 위해서는, 캐리어 이동도가 높은 p-Si-TFT를 사용하는 것이 바람직하다.
저온 폴리실리콘 제조 프로세스를 사용해 p-Si-TFT를 형성하는 방법으로서, 펄스 발진 엑시머레이저를 a-Si층에 조사하여 p-Si층을 형성하는 엑시머레이저 결정화 방법이 있다. 도 15를 사용하여 엑시머레이저 결정화 방법에 대해서 설명한다. 도 15는 XeC1 엑시머 펄스 레이저(102)로부터 사출(射出)된 펄스 레이저광 Ll0을 유리 기판(100) 상면에 조사하고 있는 상태를 나타내는 사시도이다. 도시하지 않은 X-Y 스테이지에 배치된 유리 기판(100) 상면에는 실리콘 산화막(SiO2 막)(104)이 형성되고, 그 위에 a-Si층(106)이 형성되어 있다.
엑시머 펄스 레이저(102)로부터 사출된 펄스 레이저광 Ll0은 반사경(108)에서 거의 직각으로 굴절되어 투사 광학계(110)로 입사하고, 가늘고 긴 직사각형의 투사면을 갖는 발산 광선속이 되어 a-Si층(106)을 조사하도록 되어있다. 도시하지 않은 X-Y 스테이지를 스텝·앤드·리피트 방식으로 이동시키면서, 유리 기판(100) 상면의 a-Si층(106)으로 순차로 펄스 레이저광 L10를 조사함으로써, a-Si층(106) 전면을 p-Si층(112)으로 바꿀 수 있다.
엑시머 펄스 레이저(102)로부터는, 예를 들면 300펄스/sec(초), 펄스 폭 PW=30ns(나노초), 파장 λ = 308nm(나노 미터), 전력 변동이 ±10% 이하인 펄스 레이저광 L10이 사출된다. 단, 펄스에 의한 용융(멜트) 영역(a-Si층(106) 상의 펄스 레이저광 L10의 투사면) A는, 예를 들면 W × L = 27.5cm × 0.4mm의 크기를 갖고 있다. 1펄스당의 상대 이동 거리는, 예를 들면 L방향으로 20㎛/펄스(95% 오버랩)이다. 레이저광과 X-Y 스테이지와의 상대 주사 속도는 예를 들면 6mm/sec이다.
이와 같이, 엑시머레이저 결정화의 경우는, a-Si층(106)이 퇴적된 유리 기판(100) 상에 가늘고 긴 선 형상의 광선속을 빔 스폿의 단축 방향(도 15의 L방향)에 약 95% 정도로 오버랩 시켜 레이저 펄스마다에 단계적으로 주사하고, 유리 기판(100) 상의 a-Si층(106) 전면을 다결정화하여 p-Si층(112)으로 변환하고 있다.
상술한 바와 같이, 엑시머레이저 결정화 방법을 사용하면, 기판 위에서 한 번에 넓은 폭 W로 다결정화 할 수 있다. 그런데, 각 화소 내에 배치되는 TFT의 형 성 영역은 LCD에 있어서는 화소 개구율을 높게 하는 관점으로부터 가능한 한 작은 편이 바람직하고, 박막 유기 EL 표시 장치에서는 유기 EL 소자의 발광 영역을 크게 하는 관점으로부터 가능한 한 작은 편이 바람직하다. 즉, 저온 폴리실리콘 제조 프로세스에서, 유리 기판 위의 a-Si층을 다결정화할 영역은 한정되어 있다. 그런데, 엑시머레이저 결정화 방법에서는 기판 위의 광범위한 a-Si층을 한번에 다결정화하므로, TFT를 형성하지 않는 다결정화의 불필요한 영역까지 레이저광이 조사되는 한편, 레이저광과 X-Y 스테이지와의 상대 주사 속도가 낮기 때문에 다결정화의 스루풋이 향상되지 않는 문제를 가지고 있다.
본 발명의 목적은, 기판 위에 형성한 반도체층을 결정화하여 화소의 스위칭 소자를 형성할 때, 결정화의 스루풋을 높게 할 수 있는 플랫 패널 표시 장치 및 그 제조 방법을 제공하는데 있다.
상기 목적은, 각 화소에 대응하여 스위칭 소자가 설치된 플랫 패널 표시 장치로서, 소정의 영역에 다른 화소에 대응하는 상기 스위칭 소자가 집약해서 배치되어 있는 것을 특징으로 하는 플랫 패널 표시 장치에 의해서 달성된다.
본 발명의 일 실시 형태에 의한 플랫 패널 표시 장치 및 그 제조 방법에 대해서 도 1 내지 도 14를 사용해 설명한다. 본 실시예에서는 유리 기판 위에 형성하여 넣은 TFT 형성 영역의 a-Si층을 다결정화할 때의 스루풋을 높게 하기 위해서, CW 측면 결정화 방법을 사용하고 있다.
CW 측면 결정화 방법에 대해서 도 1을 사용하여 설명한다. 도 1은 CW(연속 파 발진) 고체 레이저(2)로부터 사출된 연속광의 레이저광 L1을 유리 기판(1) 상면에 조사하고 있는 상태를 나타내는 사시도이다. 도시하지 않은 X-Y 스테이지에 재치(載置)된 유리 기판(1) 상면에는 실리콘 산화막(SiO2 막)(4)이 형성되고, 그 위에 a-Si층(6)이 형성되어 있다.
CW 고체 레이저(2)로부터 사출된 레이저광 L1은 반사경(8)으로 거의 직각으로 굴곡되어 투사 광학계(10)로 입사하고, 타원이나 직사각형의 투사면을 갖는 평행 광선속으로 정형되어 a-Si층(6)을 조사하도록 되어있다. 도시하지 않은 X-Y 스테이지를 스텝·앤드·리피트 방식으로 이동시키면서, 유리 기판(1) 상면의 a-Si층(6)으로 순서대로 레이저광 L1을 조사함으로써, a-Si층(6)의 임의의 위치를 p-Si층(12)으로 변화시킬 수 있다.
CW 고체 레이저(2)로부터는 파장 λ = 532nm, 전력 변동이 ±1% 이하의 연속 발진 레이저광 L1이 사출된다. 용융(멜트) 폭(a-Si층(6) 상의 레이저광 L1의 빔 스폿의 폭)(1)은 레이저광의 전력에 의존하여 20 ∼ 150㎛이다. 레이저광과 X-Y 스테이지와의 상대 주사 속도는 20cm/sec ∼ 2m/sec이다.
CW 측면 결정화 방법에서는, 예를 들면 길이 150㎛ 정도의 폭이 좁은 선 형상의 광선속을 a-Si층(6)이 퇴적된 유리 기판(1) 상에서 빔 스폿의 단축 방향(도 1의 1방향으로 직교하는 방향)으로 연속하여 주사하여, a-Si층(6)을 다결정화시킨다. CW 측면 결정화 방법에서는 연속 발진시켜 레이저광을 사출하기 때문에, 엑시머레이저 결정화 방법의 펄스 발진 레이저광에 비해서 레이저광 전력이 저하한다. 이 때문에, a-Si를 용융할 수 있는 영역 폭은 좁게 되지만, 역으로 다결정화가 불 필요한 영역에 레이저광을 조사해버리는 일이 없어진다. 따라서, CW 측면 결정화 방법에서는, TFT를 형성하지 않는 영역의 a-Si층(6)의 레이저 조사를 생략함으로써, 다결정화의 스루풋을 높일 수 있다. 또한, CW 측면 결정화 방법으로 결정화시키는 대상의 박막은 a-Si막에 한하지 않고, p-Si막 혹은 비정질 상태나 다결정 상태의 Ge(게르마늄)이나 SiGe와 같은 반도체막 일반(一般)도 CW 측면 결정화의 대상으로 할 수 있다.
CW 고체 레이저를 사용하는 CW 측면 결정화 방법에 의하면, 캐리어 이동도가 120 ∼ 600cm2/Vs에 이르는 TFT가 유리 기판 위에서 용이하게 얻어지는 것이 명확해졌다. CW 측면 결정화 기술에 대해서는, 「A. Hara 등, AM-LCD'01, p.227, 2001」 및 「F. Takeuchi 등, AM-LCD'01, p. 251, 2001」에 나타나 있다.
본 실시 형태는 각 화소의 TFT를 복수개 모아서 소정 영역에 배치하고, 해당 배치 영역의 a-Si층을 상기 CW 측면 결정화 방법을 사용해 다결정화하는 점에 특징을 갖고 있다. 연속 발진 레이저광의 주사 거리를 짧게 하여 다결정화의 스루풋을 높이기 위해서, 각 화소의 TFT는 이하에 설명하는 실시예 1 내지 6에 나타낸 바와 같은 배치 영역에 집약되어 있다. 각 실시예에 공통하여 CW 측면 결정화 방법에서의 레이저광의 주사 거리가 짧아지도록 TFT의 배치 영역이 최적화되어 있다.
본 실시 형태에 의한 플랫 패널 표시 장치 및 그 제조 방법에 대해서, 이하 구체적으로 실시예를 사용하여 설명한다.
[실시예 1]
본 실시예에서는 플랫 패널 표시 장치로서 LCD를 사용하고 있다. 본 실시 예의 LCD의 구성 및 제조 방법을 도 2 및 도 3을 사용해 설명한다. 도 2는 절연성 기판으로 이루어진 TFT 기판(어레이 기판) 위에 m행 n열의 매트릭스 형상으로 배치된 복수의 화소 Pmn중 인접하는 16화소 P11∼P44의 등가 회로를 나타내고 있다. 각 화소 Pmn에는 화소 전극 Pe가 형성되어 있다. 각 화소 전극 Pe와 도시를 생략한 대향 기판측에 형성된 공통 전극과의 사이에 액정을 끼워서 액정 용량이 형성된다. 각 화소 Pmn 영역은, 예를 들면 종방향의 길이가 1이고, 횡방향의 폭이 w(1>w)인 직사각형으로 획정되어 있다.
도시는 생략했지만, TFT 기판의 화소 형성 영역에 인접하는 기판 주변 영역에는, 예를 들면 저온 폴리실리콘 제조 프로세스를 사용한 주변 회로가 화소 형성 영역과 일체적으로 형성되어 있다. 주변 회로의 일부로서 게이트 버스 라인 구동 회로나 데이터 버스 라인 구동 회로(모두 도시되지 않음)가 형성되어 있다. 도시하지 않은 게이트 버스 라인 구동 회로로부터는 도 2의 횡방향으로 서로 평행하게 연장하는 복수의 게이트 버스 라인 Lg1, Lg2, Lg3 ....이 인출되어 배선되어 있다. 그리고, 도시하지 않은 데이터 버스 라인 구동 회로로부터는 각 게이트 버스 라인 Lg와 절연막을 개재하여 교차하여, 도 2의 종방향으로 서로 평행하게 연장하는 복수의 데이터 버스 라인 Ld1, Ld2, Ld3 ....이 인출되어 배선되어 있다.
도 2에 나타낸 바와 같이, 4개의 게이트 버스 라인 Lg1∼Lg4는 도 2 우측에 나타낸 세로 화살표로 나타내는 범위 X근방에 집약되어 배치되어 있다. 범위 X는 화소 P2n(제 2 행째의 화소)와 화소 P3n(제 3 행째의 화소)와의 경계 근방에서 양화소에 거의 균등하게 걸쳐 있다.
범위 X 내에는 4개의 게이트 버스 라인 Lg1 ∼ Lg4의 어느 쪽인가에 접속되는 TFT11 ∼ 44가 형성되어 있다. TFTmn은 화소 Pmn용의 스위칭 소자로서 이용된다. 예를 들면, 도 2를 종방향만으로 제 1 열의 화소 P11, P21, P31, P41의 화소 전극 Pe는 순서대로 TFT11, TFT21, TFT31, TFT41의 소스 전극에 각각 접속되어 있다.
TFTl1, TFT21, TFT31, TFT41의 드레인 전극은 데이터 버스 라인 Ld1에 접속되어 있다. TFTl1의 게이트 전극은 게이트 버스 라인 Lg1에 접속되고, TFT21의 게이트 전극은 게이트 버스 라인 Lg2에 접속되고, TFT31의 게이트 전극은 게이트 버스 라인 Lg3에 접속되고, TFT41의 게이트 전극은 게이트 버스 라인 Lg4에 접속되어 있다.
도시하지 않았지만, 상기와 마찬가지로 복수의 게이트 버스 라인 Lgm과 TFTmn은 행 번호 순서대로 4개 1조로 집약되고, 적어도 TFTmn은 4행마다 조가 되는 화소 P군의 거의 중앙을 횡절하는 범위 X 내에 각각 집약되어 배치되어 있다.
도 3은 도 2의 등가회로에 근거해 데이터 버스 라인 Ld1와 게이트 버스 라인 Lg1 ∼ Lg4의 교차 위치 근방에 형성된 TFTl1 ∼ TFT41의 패턴 레이아웃을 나타내고 있다. 도 3에서 도 1 및 도 2에 나타낸 구성 요소와 동일한 구성 요소에는 동일한 부호를 붙이고 있다. 도 1 및 도 2를 참조하면서 도 3을 사용하여 본 실시예에 의한 LCD의 제조 방법에 대해서 설명한다.
우선, 예를 들면, 두께 0.7mm의 유리 기판(1) 상에 플라즈마 CVD(PE-CVD)법을 사용해 두께 400nm의 실리콘 산화막(4)을 형성한다. 그 다음에, 두께 1OOnm의 a-Si층을 전면에 퇴적한다. 그 다음에, 도 1에 나타낸 CW 측면 결정화 방법을 사용해 레이저 광조사를 행하여, 채널 영역을 포함하는 영역을 집약한 결정화 영역의 a-Si층(6)을 p-Si층(12)으로 바꾼다.
다결정화시키는 소정 영역은 도 2 및 도 3에 나타내는 범위 X를 폭으로 하여 도 2 및 도 3의 횡방향으로 연장하는 영역이 된다. 따라서, 범위 X의 폭을 레이저광의 조사폭으로 하여 X-Y 스테이지를 레이저광에 대해서 상대적으로 도 2 및 도 3의 횡방향으로 주사해 레이저광을 범위 X의 a-Si층(6)에 조사함으로써, 도 2 및 도 3에 나타낸 TFT 형성 영역을 포함하는 최소의 결정화 영역만이 다결정화된다.
도시하지 않은 X-Y 스테이지를 스텝·앤드·리피트 동작시켜 순서대로 레이저광을 조사함으로써, 행 번호 순서대로 4개 1조로 집약되어, 4행마다 조가 되는 화소군의 거의 중앙을 횡절하는 범위 X 내에 집약 배치되는 복수의 TFTmn 형성 영역의 a-Si층(6)을 다결정화 할 수 있다.
레이저 전력은, 예를 들면 4W이다. 도 1의 광학계는 원통형 렌즈를 2매 조합하여 투사면에서 선 형상의 빔 스폿이 형성되도록 조정되어 있다. 레이저광과 X-Y 스테이지와의 상대 주사 속도는 2m/sec이다. 다결정화 폭이 되는 범위 X는 본 예에서는 50㎛로 하고 있다. 해당 범위 X의 TFT는 화소 TFT로서 필요한 이동도 120cm2/Vs를 얻었다.
화소 사이즈가 150㎛ 각을 1화소로서, R(적색), G(녹색), B(청색)의 빛의 삼원색에 대응하는 서브 화소를 상기 화소 Pmn으로 하면, 화소 Pmn은 길이 l = 150㎛, 폭 w = 50㎛의 직사각형이 된다. 본 실시예는 직사각형 화소 Pmn의 단변에 평 행하게 TFT 형성 영역을 집약시켜 선택적으로 다결정화를 행하고 있다. 이렇게 함으로써, 직사각형 화소 Pmn의 장변에 평행하게 TFT 형성 영역을 집약시켜 선택적으로 다결정화를 행하는 경우보다 많은 TFT를 단거리에서 집약할 수 있으므로, 결정화의 스루풋을 더욱 향상시킬 수 있다.
이상과 같이 하여, 소정 영역의 a-Si층(6)을 다결정화하여 p-Si층(12)을 형성하면, 도 3에 나타낸 바와 같이, p-Si층(12)을 패터닝해서 아일런드화하여, 각 TFTmn의 채널 ch 및 소스/드레인 영역을 형성한다. 다음에, p-Si층에 소정의 도전형을 얻도록 불순물을 이온 도핑하고나서 어닐한다. 다음에, 플라즈마 CVD법 등을 사용해 실리콘 산화막 등을 성막하여 게이트 절연막을 형성한다. 다음에, 스퍼터법 등을 사용해 게이트 형성 금속층을 성막해서 패터닝하여, 게이트 전극을 겸하는 게이트 버스 라인 Lgm을 형성한다. 다음에, 게이트 버스 라인 Lgm을 마스크로 하여 p-Si층(12)에 상기와 역의 도전형의 불순물을 이온 도핑하여 어닐 처리를 행하고, 소정의 도전형의 소스 영역과 드레인 영역을 자기 정합적으로 형성한다. 다음에, 플라즈마 CVD법 등을 사용해 SiN막 등으로 이루어진 층간절연막을 형성한다. 다음에, 소스/드레인 영역상의 층간절연막을 개구하여 컨택트홀 H를 형성한다. 다음에, 층간 절연막상에 소스/드레인 전극 형성 재료를 성막해 패터닝하고, 컨택트홀 H를 개재하여 드레인 영역에 접속되는 데이터 버스 라인 Ldn을 형성하고, 동시에 컨택트홀 H를 개재시켜 소스 영역에 접속되는 소스 전극을 형성한다. 이상의 공정을 통해서 도 3에 나타낸 바와 같은 TFTmn이 형성된 액티브 매트릭스형 표시 장치용 기판이 완성된다. 이 후, 대향 기판과 점착시켜 양 기판 사이에 액정을 봉 지해 액정 표시 장치가 완성된다.
후술하는 비교예 1의 도 4에 나타낸 종래의 LCD의 TFT의 레이아웃에서는 다결정화 폭이 되는 범위 X를 화소마다에 마련할 필요가 있고, 이 때문에 CW 측면 결정화의 레이저광 조사를 적어도 150㎛ 피치로 행하지 않으면 안된다. 이것에 대해, 본 실시 형태에 의하면 연속 발진 레이저광의 주사가 효율적으로 되도록 각 화소의 TFT를 집약 배치하고나서 해당 집약 영역의 a-Si층을 CW 측면 결정화 방법에 의해 다결정화하므로, 4화소 행마다 1회 비율의 레이저광 주사(주사 피치는 600㎛)로 충분하다. 이것에 의해, CW 측면 결정화 방법에서의 레이저광의 주사 거리가 짧게 되므로, 다결정화의 스루풋를 높게 할 수 있다.
본 실시예에서는 4화소 행마다 1회 비율의 레이저광 주사로 했지만, 이것에 한하지 않고, 2화소 행마다 1회 비율의 레이저광 주사(주사 피치는 300㎛)나 3화소행 마다 1회 비율의 레이저광 주사(주사 피치는 450㎛)로서도 좋다. 또한, 8화소 행마다 1회 비율의 레이저광 주사(주사 피치는 1200㎛)로서 주사 피치를 넓혀 실질적으로 1회당의 레이저광 주사로 다결정화되는 화소수를 늘려, 다결정화의 스루풋을 더욱 향상시킬 수도 있다.
또한, 전체 화소 사이즈가 동일한 투과형 LCD나 유리 기판측에 광을 취출하는 형식으로 전체 화소 사이즈가 동일한 유기 EL 표시 장치에서는, 범위 X가 겹치는 화소와 겹치지 않는 화소에서 유효 표시 영역의 면적이 달라져 간다. 따라서, 이들 표시 장치에서는 개구율이나 발광 영역 면적이 다른 화소가 생긴다. 이에 의해 표시 번짐이 생기는 경우에는, 개구율이나 발광 영역 면적이 동일하도록 화소 사이즈를 바꾸면 좋다. 이에 대해, 반사형 LCD나 유리 기판의 반대측에 광을 취출하는 형식의 유기 EL 표시 장치에서는 화소 전극 이면측에 TFT나 버스 라인이 숨으므로, 범위 X가 겹치는 화소와 겹치지 않는 화소에서 유효 표시 영역의 면적이 달라지지 않는다.
본 실시예에서는 유리 기판을 예로들어 설명했지만, 본 실시예의 적용할 수 있는 기판은 유리 기판에 한정된 것이 아니다. 플라스틱이나 석영과 같은 투명 기판을 사용한 플랫 패널에도 본 실시예는 적용될 수 있다. 또한, 반사형 LCD 및 유리 기판의 반대측으로 광을 취출하는 형식의 유기 EL 표시 장치에 대한 실리콘 기판이나 알루미늄 기판 혹은 스틸 등의 금속 기판과 같은 불투명한 기판을 사용한 플랫 패널 표시 장치에도 본 실시예는 물론 적용될 수 있다.
[비교예 1]
도 4는 실시예 1에 대한 비교예로서 종래의 LCD의 TFT 기판측의 등가 회로를 나타내고 있다. 도 4는 절연성 기판으로 이루어진 TFT 기판 위에 m행 n열의 매트릭스 형상으로 배치된 복수의 화소 Pmn 중 인접하는 16화소 P11 ∼ P44를 나타내고 있다. 각 화소 Pmn에는 화소 전극 Pe가 형성되어 있다. 각 화소 전극 Pe와 도시를 생략한 대향 기판측에 형성된 공통 전극과의 사이에 액정을 끼워서 액정 용량이 형성된다. 각 화소 Pmn 영역은, 예를 들면 종방향의 길이가 1(예를 들면, 150㎛)이고, 횡방향의 폭이 w(예를 들면, 50㎛)인 직사각형으로 획정되어 있다.
도시하지 않은 게이트 버스 라인 구동 회로로부터는, 도 4의 횡방향으로 서로 평행하게 연장하는 복수의 게이트 버스 라인 Lg1, Lg2, Lg3....이 취출되어 배 선되어 있다. 또한, 도시하지 않은 데이터 버스 라인 구동 회로로부터는, 각 게이트 버스 라인 Lg와 절연막을 통해서 교차하여, 도 4의 종방향으로 서로 평행하게 연장하는 복수의 데이터 버스 라인 Ld1, Ld2, Ld3....이 인출되어 배선되어 있다.
도 4에 나타낸 바와 같이, 게이트 버스 라인 Lgm과 데이터 버스 라인 Ldn에서 획정된 영역이 화소 영역이 된다. 또한, 게이트 버스 라인 Lgm과 데이터 버스 라인 Ldn과의 교차 영역 근방에 각 화소 Pmn의 TFTmn이 형성되어 있다.
이 종래의 TFT의 레이아웃에서는, CW 측면 결정화에 이용하는 다결정화 폭이 되는 범위 X를 화소마다 설치할 필요가 있고, 이 때문에 CW 측면 결정화의 레이저광 조사는 적어도 150㎛ 피치로 행하지 않으면 안된다.
[실시예 2]
본 실시예도 플랫 패널 표시 장치로서 LCD를 사용하고 있다. 본 실시예의 LCD의 구성에 대해서 도 5 및 도 6을 사용해 설명한다. 도 5는 절연성 기판으로 이루어진 TFT 기판 위에 m행 n열의 매트릭스 형상으로 배치된 복수의 화소 Pmn 중 인접하는 16화소 P11 ∼ P44의 등가 회로를 나타내고 있다. 각 화소 Pmn에는 화소 전극 Pe가 형성되어 있다. 각 화소 전극 Pe와 도시를 생략한 대향 기판측에 형성된 공통 전극과의 사이에 액정을 끼워서 액정 용량이 형성된다. 각 화소 Pmn 영역은, 예를 들면 종방향의 길이가 l이고, 횡방향의 폭이 w(1 > w)인 직사각형으로 획정되어 있다. 도 6은 도 5의 등가 회로에 근거해 데이터 버스 라인 Ld1와 게이트 버스 라인 Lg1 ∼ Lg4의 교차 위치 근방에 형성된 TFT11 ∼ TFT41의 패턴 레이아웃을 나타내고 있다. 도 5 및 도 6에서, 도 1 내지 도 3에 나타낸 구성 요소와 동일 한 구성 요소에는 동일한 부호를 붙여서 그 설명은 생략한다.
본 실시예에 의한 LCD는 실시예 1과 마찬가지로, 4개의 게이트 버스 라인 Lg1 ∼ Lg4가 도 5 및 도 6 우측에 나타낸 세로 화살표로 나타내는 범위 X 근방에 집약 배치되어 있다. 마찬가지로 하여 다른 복수의 게이트 버스 라인 Lgm과 TFTmn은 행번호 순서대로 4개 1조로 집약되어, 적어도 TFTmn은 4행마다 조가 된 화소군의 거의 중앙을 횡절하는 범위 X 내에 각자 집약 배치되어 있다.
본 실시예가 실시예 1과 다른 점은, 4개 1조의 TFT(예를 들면, 도 5 및 도 6에 나타낸 영역 내에서는 TFTl1, TFT21, TFT31, TFT41)를 폭 w 내에서 게이트 버스 라인 Lg를 따라 일렬로 배치하고 있는 점에 있다. 본 예에서는 도 6에 나타낸 바와 같이, 각 게이트 버스 라인 Lg와 이것들에 대응하는 TFT의 게이트 전극을 도시하지 않은 층간절연막에 형성한 컨택트홀 H'를 개재시켜 접속 배선(15, 16, 17)으로 각각 접속해 게이트 버스 라인 Lg를 따라 복수의 TFT를 일렬로 배치하고 있다. 이에 의해, 도 5 및 도 6에 나타낸 영역 내에서 범위 X는 화소 P3n(제 3 행째의 화소) 내만으로 되어, 실시예 1의 범위 X와 비교해 반 이하의 다결정화 폭으로 할 수 있다. 범위 X를 좁게 함으로써, 보다 저 전력의 레이저 출력으로 다결정화가 가능하게 된다. 따라서, 레이저 빔을 분할해 기판 위에 동시에 조사할 수 있도록 도 1에 나타낸 구성을 변경하면, 보다 다결정화의 스루풋를 향상시킬 수 있다.
[실시예 3]
본 실시예도 플랫 패널 표시 장치로서 LCD를 사용하고 있다. 본 실시예의 LCD의 구성에 대해서 도 7 및 도 8을 사용해 설명한다. 도 7은 절연성 기판으로 이루어진 TFT 기판 위에 m행 n열의 매트릭스 형상으로 배치된 복수의 화소 Pmn 중 인접하는 12화소 P11 ∼ P34의 등가 회로를 나타내고 있다. 도 8은 도 7의 등가 회로에 근거해 데이터 버스 라인 Ld1과 게이트 버스 라인 Lg1 ∼ Lg3의 교차 위치 근방에 형성된 TFT11 ∼ TFT31의 패턴 레이아웃을 나타내고 있다. 도 7 및 도 8에서, 도 1 내지 도 6에 나타낸 구성 요소와 동일한 구성 요소에는 동일한 부호를 붙이고 그 설명은 생략한다.
본 실시예에 의한 LCD는 3개의 게이트 버스 라인 Lg1 ∼ Lg3이 도 7 및 도 8 우측에 나타낸 세로 화살표로 나타낸 범위 X 근방에 집약 배치되어 있다. 마찬가지로 하여 다른 복수의 게이트 버스 라인 Lgm과 TFTmn은 행번호 순서대로 3개 1조로 집약되고, 적어도 TFTmn은 3행마다 조가 된 화소군의 행번호의 가장 작은 화소 P를 횡절하는 범위 X 내에 각자 집약 배치되어 있다. 본 실시예에서는, 복수의 화소의 TFT를 데이터 버스 라인 Ld를 따라 1화소 내로 일렬로 집약 배치하고 있다. 본 실시예에 의해서도, 실시예 1과 마찬가지로 결정화의 스루풋를 향상시킬 수 있다.
[실시예 4]
본 실시예도 플랫 패널 표시 장치로서 LCD를 사용하고 있다. 본 실시예의 LCD의 구성에 대해서 도 9를 사용해 설명한다. 도 9는 절연성 기판으로 이루어진 TFT 기판 위에 m행 n열의 매트릭스 형상으로 배치된 복수의 화소 Pmn 중 인접하는 12화소 P11 ∼ P34의 등가 회로를 나타내고 있다. 도 9에서 도 1 내지 도 8에 나타낸 구성 요소와 동일한 구성 요소에는 동일한 부호를 붙이고 그 설명은 생략한 다.
일반적으로, LCD는 각 화소 Pmn의 화소 전극 Pe와 도시하지 않은 대향 전극과의 사이에 액정을 끼워서 액정 용량을 구성하지만, 해당 액정 용량에 충전한 전하의 감쇠 시간을 길게 하기 위해, 해당 액정 용량에 병렬로 축적 용량을 접속하고 있다. 도 9는 이른바 독립 구조형의 축적 용량을 구비한 화소 구조를 나타내고 있다.
도 9에 나타낸 바와 같이, 2개의 게이트 버스 라인 Lg1, Lg2는 도 9 우측에 나타낸 세로 화살표로 나타내는 범위 X에 집약 배치되어 있다. 범위 X는 화소 P1n(제 1 행째의 화소)와 화소 P2n(제 2 행째의 화소)과의 경계 근방에서 양 화소에 거의 균등하게 걸쳐져 있다.
범위 X 내에는 2개의 게이트 버스 라인 Lg1, Lg2의 어느 쪽인가에 접속되는 TFT11 ∼ 24가 형성되어 있다. 예를 들면, 도 9를 종방향에서 보아 제 1 열의 화소 P11, P21의 화소 전극 Pe는 순서대로 TFT11, TFT21의 소스 전극에 각각 접속되어 있다.
TFTl1 및 TFT21의 드레인 전극은 데이터 버스 라인 Ld1에 접속되어 있다. TFT11의 게이트 전극은 게이트 버스 라인 Lg1에 접속되고, TFT21의 게이트 전극은 게이트 버스 라인 Lg2에 접속되어 있다.
도시는 생략하였지만, 상기와 마찬가지로 하여 복수의 게이트 버스 라인 Lgm과 TFTmn은 행번호 순서대로 2개 1조로 집약되고, 적어도 TFTmn은 2행마다 조가 된 화소 Pmn의 거의 중앙을 횡절하는 범위 X 내에 각각 집약 배치되어 있다.
또한, 절연막을 개재시켜 각 화소 Pmn의 화소 전극 Pe와 대향해 축적 용량을 형성하는 축적 용량 버스 라인 Lcs1, Lcs2도 범위 X에 집약 배선되어 있다. 축적 용량 버스 라인 Lcs1은 절연막을 개재시켜 제 1 행에 배치된 각 화소 P1n의 화소 전극 Pe와 화소마다 축적 용량을 형성하고 있다. 축적 용량 버스 라인 Lcs2는 절연막을 개재시켜 제 2 행에 배치된 각 화소 P2n의 화소 전극 Pe와 화소마다 축적 용량을 형성하고 있다.
도시는 생략했지만, 상기와 마찬가지로 하여 축적 용량 버스 라인 Lcsm은 행번호 순서대로 2개 1조로 모을 수 있어서, 2행마다 조가 된 화소 Pmn의 거의 중앙을 횡절하는 범위 X에 집약 배치되어 있다. 이와 같이, 축적 용량 버스 라인 Lcs를 범위 X를 따라 형성함으로써, 축적 용량 버스 라인 Lcs 바로 아래의 실리콘층도 다결정화시킬 수 있다.
본 실시예에서는 2화소 행마다 1회 비율의 레이저광 주사(주사 피치는 300㎛)로 되지만, 이것에 한하지 않고, 3화소 행마다 1회 비율의 레이저광 주사(주사 피치는 450㎛) 이상으로 하여, 주사 피치를 넓혀 실질적으로 1회당의 레이저광 주사로 다결정화되는 화소수를 증가시켜, 다결정화의 스루풋을 더욱 향상시킬 수 있다.
[비교예 2]
도 10은 실시예 4에 대한 비교예로서 종래의 LCD의 TFT 기판측의 등가 회로를 나타내고 있다. 도 10은 축적 용량 버스 라인 Lcs를 부가한 점 이외에는 도 4에 나타낸 등가 회로와 마찬가지이다. 도 4의 횡방향으로 서로 평행하게 연장하는 복수의 게이트 버스 라인 Lg1, Lg2, Lg3....이 인출되어 배선되어 있다. 또한, 게이트 버스 라인 Lg1, Lg2, Lg3....에 각각 인접해 축적 용량 버스 라인 Lcs1, Lcs2, Lcs3....이 형성되어 있다. 이 종래의 LCD에서는, CW 측면 결정화에 이용하는 다결정화 폭으로 되는 범위 X를 화소마다 설치할 필요가 있다. 이 때문에, CW 측면 결정화의 레이저광 조사를 적어도 직사각형 화소 P의 장변 1을 1주사 피치로 하여 행하지 않으면 안되기 때문에, 다결정화의 스루풋를 향상시킬 수 없다.
[실시예 5]
본 실시예도 플랫 패널 표시 장치로서 LCD를 사용하고 있다. 본 실시예의 LCD의 구성에 대해서 도 11을 사용하여 설명한다. 도 11은 전(前)단의 게이트 버스 라인 1g를 축적 용량으로서 이용하는, 이른바 Cs-on-Gate 구조의 LCD를 나타내고 있다.
본 실시예에 의한 LCD는 실시예 4와 마찬가지로, 2개의 게이트 버스 라인 Lg1, Lg2와 이들에 접속되는 TFT가 도 11의 우측에 나타낸 세로 화살표로 나타내는 범위 X 내에 집약 배치되어 있다. 마찬가지로 하여 다른 복수의 게이트 버스 라인 Lgm과 TFTmn은 행번호 순서대로 2개 1조로 집약되어, 2행마다 조가 된 화소 Pmn의 거의 중앙을 횡절하는 범위 X 내에 각자 집약 배치되어 있다.
본 실시예가 실시예 4와 다른 점은 독립한 축적 용량 버스 라인을 설치하는 대신에 전(前)단의 게이트 버스 라인 Lg를 축적 용량 버스 라인으로서 이용하는 점과, 2개 1조의 TFT(예를 들면, 도 11에서는 TFTl1와 TFT21)를 폭 w 내에서 게이트 버스 라인 Lg를 따라 일렬로 배치하고 있는 점에 있다. 이것에 의해, 범위 X는 화 소 P2n(제 2 행째의 화소) 내만으로 되어, 실시예 4의 범위 X와 비교해 반 이하의 다결정화 폭으로 할 수 있다. 범위 X를 좁게 함으로써, 보다 저 전력의 레이저 출력으로 다결정화가 가능하게 된다. 따라서, 레이저 빔을 분할하여 기판 위에 동시에 조사할 수 있도록 도 4에 나타낸 구성을 변경하면, 보다 다결정화의 스루풋를 향상시킬 수 있다.
[비교예 3]
도 12는 실시예 5에 대한 비교예로서 종래의 LCD의 TFT 기판측의 등가 회로를 나타내고 있다. 도 12는 독립한 축적 용량 버스 라인에 대신하여 다음 단의 게이트 버스 라인 Lg를 축적 용량 버스 라인으로서 이용한 점이외는 도 10에 나타낸 등가 회로와 마찬가지이다. 도 12의 횡방향으로 서로 평행하게 연장하는 복수의 게이트 버스 라인 Lg1, Lg2, Lg3....이 인출되어 배선되어 있다. 또한, 각 화소 P의 화소 전극 Pe는 다음 단의 게이트 버스 라인 Lg와 축적 용량을 구성하고 있다. 이 종래의 LCD에서는, CW 측면 결정화에 이용하는 다결정화 폭으로 되는 범위 X를 화소마다 설치할 필요가 있다. 이 때문에, 적어도 직사각형 화소 P의 장변 1을 1주사 피치로서 CW 측면 결정화의 레이저광 조사를 할 필요가 있어 다결정화의 스루풋을 향상시킬 수 없다.
[실시예 6]
본 실시예는 플랫 패널 표시 장치로서 박막 유기 EL 표시 장치를 사용하고 있다. 본 실시예의 박막 유기 EL 표시 장치의 구성에 대해서 도 13을 사용해 설명한다. 도 13은 절연성 기판 위에 m행 n열의 매트릭스 형상으로 배치된 복수의 화 소 Pmn 중 인접하는 12화소 P11 ∼ P34의 등가 회로를 나타내고 있다. 기판 위에는 서로 절연막을 개재시켜 교차하는 복수의 데이터 버스 라인 Ldn와 어드레스 버스 라인 Lam이 배선되어 있다. 또한, 어드레스 버스 라인 Lam에 평행하게 전원선 Vdd가 배선되어 있다. 각 화소 Pmn에는 TFT30 및 TFT34가 형성되어 있다. TFT30의 게이트 전극은 어드레스 버스 라인 La1에 접속되어 있다. TFT30의 소스/드레인 전극의 한쪽은 데이터 버스 라인 Ld1에 접속되고, 다른 쪽은 용량(32)을 개재시켜 전원선 Vdd에 접속되는 동시에 TFT34의 게이트 전극에 접속되어 있다. TFT34의 소스/드레인 전극의 한쪽은 전원선에 접속되고, 다른 쪽은 다이오드(36)의 애노드측에 접속되어 있다. 다이오드(36)의 캐소드측은 접지되어 있다.
예를 들어, 화소 P11에 대해서 보면, 어드레스 버스 라인 La1이 선택되어, 예를 들면 n-chTFT30이 온 상태가 되면, 전원선 Vdd와 데이터 버스 라인 Ld1의 전위차로 용량(32)이 충전된다. 용량(32)의 충전에 수반하여 n-chTFT(34)의 게이트 전극 전위가 상승해 TFT34가 온 상태로 되면, 전원선 Vdd로부터 다이오드(36)로 전류가 흘러 발광이 개시된다.
본 실시예에 의한 박막 유기 EL 표시 장치는, 2개의 어드레스 버스 라인 La1, La2가 도 13의 우측에 나타낸 세로 화살표로 나타내는 범위 X 내에 집약 배치되어 있다. 마찬가지로 하여 다른 복수의 어드레스 버스 라인 Lam과 TFT 30, 34는 행번호 순서대로 2개 1조로 집약되어, 2행마다 조로 된 화소 Pmn의 거의 중앙을 횡절하는 범위 X 내에 각각 집약 배치되어 있다.
본 실시예에서는 2화소분의 4개의 TFT 30, 34를 폭 w 내에서 어드레스 버스 라인 La를 따라 일렬로 배치하고 있다. 이것에 의해, 도 13에 나타낸 영역 내에서 범위 X는, 화소 P2n(제 2 행째의 화소) 내만으로 되어, 보다 저 전력의 레이저 출력으로 다결정화가 가능하게 되는 동시에, 다결정화의 스루풋를 향상시킬 수 있다.
[비교예 4]
도 14는 실시예 6에 대한 비교예로서 종래의 박막 유기 EL 표시 장치의 등가 회로를 나타내고 있다. 종래의 박막 유기 EL 표시 장치에서는, CW 측면 결정화에 이용하는 다결정화 폭으로 되는 범위 X를 화소마다 설치할 필요가 있었다. 이 때문에, 적어도 직사각형 화소 P의 장변 1을 1주사 피치로서 CW 측면 결정화의 레이저광 조사를 할 필요가 있어 다결정화의 스루풋를 향상시킬 수 없다.
이상 설명한 바와 같이, 본 실시예에 의하면, p-Si-TFT를 사용한 액티브 매트릭스형의 LCD나 박막 유기 EL 표시 장치에 있어서, CW 측면 결정화 방법을 적용해 a-Si층을 다결정화하는데 필요한 시간을 단축해 제조 비용을 저감하면서, 높은 캐리어 이동도를 얻을 수 있는 특성 편차가 작은 화소 TFT를 형성할 수 있게 된다.
본 발명은 상기 실시예에 한하지 않고 여러 가지의 변형이 가능하다.
예를 들면, 상기 실시예의 실시예 1 내지 5에 나타낸 발명은 투과형 LCD나 반사형 LCD 혹은 반투과형 LCD에 적용할 수 있다.
이상 설명한 실시예에 의한 플랫 패널 표시 장치 및 그 제조 방법은 이하와 같이 정리된다.
(부기 1)
각 화소에 대응하여 스위칭 소자가 설치된 플랫 패널 표시 장치로서,
소정의 영역에 다른 상기 화소에 대응하는 상기 스위칭 소자가 집약 배치되어 있는 것을 특징으로 하는 플랫 패널 표시 장치.
(부기 2)
부기 1에 기재된 플랫 패널 표시 장치에 있어서,
상기 소정의 영역의 직사각형 화소 영역의 단변을 따라 상기 스위칭 소자가 집약되어 있는 것을 특징으로 하는 플랫 패널 표시 장치.
(부기 3)
부기 1에 기재된 플랫 패널 표시 장치에 있어서,
상기 소정의 영역의 복수의 상기 스위칭 소자가 일렬로 배치되어 있는 것을 특징으로 하는 플랫 패널 표시 장치.
(부기 4)
부기 1에 기재된 플랫 패널 표시 장치에 있어서,
상기 화소마다 더 축적 용량이 형성되고,
상기 축적 용량은 상기 스위칭 소자와 서로 집약되어 있는 것을 특징으로 하는 플랫 패널 표시 장치.
(부기 5)
부기 1 내지 4 중 어느 하나에 기재된 플랫 패널 표시 장치에 있어서,
상기 각 화소는 대향 기판과의 사이에 액정층을 갖고,
상기 각 화소에는 반사형 화소 전극이 형성되고,
상기 스위칭 소자는 상기 반사형 화소 전극의 광반사면의 이면측에 배치되어 있는 것을 특징으로 하는 플랫 패널 표시 장치.
(부기 6)
부기 1 내지 4 중 어느 하나에 기재된 플랫 패널 표시 장치에 있어서,
상기 각 화소는 대향 기판과의 사이에 유기 EL 소자가 형성되고,
상기 스위칭 소자는 상기 유기 EL 소자의 광 사출측과 반사측에 배치되어 있는 것을 특징으로 하는 플랫 패널 표시 장치.
(부기 7)
반도체층을 결정화하여 스위칭 소자의 채널 영역을 형성하는 플랫 패널 표시 장치의 제조 방법에 있어서,
상기 채널 영역을 포함하는 영역을 집약한 결정화 영역을 설치하고,
상기 결정화 영역의 상기 반도체층을 선택적으로 결정화하는 것을 특징으로 하는 플랫 패널 표시 장치의 제조 방법.
(부기 8)
부기 7에 기재된 플랫 패널 표시 장치의 제조 방법에 있어서,
상기 반도체층의 결정화는 CW 측면 결정화 방법을 사용하는 것을 특징으로 하는 플랫 패널 표시 장치의 제조 방법.
이상과 같이, 본 발명에 의하면, CW 측면 결정화 방법을 사용해 기판 위에 형성한 반도체층을 결정화하여 스위칭 소자를 형성할 때의 결정화의 스루풋를 높게 할 수 있다.

Claims (5)

  1. 각 화소에 대응하여 스위칭 소자가 설치된 플랫 패널 표시 장치로서,
    복수 행마다 조(組)로 이루어진 화소군(群) 가로지르는 영역에, 상이한 상기 화소에 대응하는 상기 스위칭 소자가 집약하여 배치되고,
    상기 스위칭 소자가 배치되어 있지 않은 상기 화소를 갖는 것을 특징으로 하는 플랫 패널 표시 장치.
  2. 제 1 항에 있어서,
    상기 영역의 직사각형 화소 영역의 단변(短邊)을 따라 상기 스위칭 소자가 집약되어 있는 것을 특징으로 하는 플랫 패널 표시 장치.
  3. 제 1 항에 있어서,
    상기 영역의 복수의 상기 스위칭 소자가 일렬로 배치되어 있는 것을 특징으로 하는 플랫 패널 표시 장치.
  4. 반도체층을 결정화하여 스위칭 소자의 채널 영역을 형성하는 플랫 패널 표시 장치의 제조 방법에 있어서,
    상기 스위칭 소자가 배치되지 않은 화소를 갖도록 상기 채널 영역을 포함하는 영역을 집약한 결정화 영역을 설치하고,
    상기 결정화 영역의 상기 반도체층만을 결정화하는 것을 특징으로 하는 플랫 패널 표시 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 반도체층의 결정화는 CW 측면 결정화 방법을 사용하는 것을 특징으로 하는 플랫 패널 표시 장치의 제조 방법.
KR1020020069619A 2002-02-06 2002-11-11 플랫 패널 표시 장치 및 그 제조 방법 KR100730329B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00028954 2002-02-06
JP2002028954A JP4008716B2 (ja) 2002-02-06 2002-02-06 フラットパネル表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20030067467A KR20030067467A (ko) 2003-08-14
KR100730329B1 true KR100730329B1 (ko) 2007-06-19

Family

ID=27606484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020069619A KR100730329B1 (ko) 2002-02-06 2002-11-11 플랫 패널 표시 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7145623B2 (ko)
EP (1) EP1335241A3 (ko)
JP (1) JP4008716B2 (ko)
KR (1) KR100730329B1 (ko)
CN (1) CN1267768C (ko)
TW (1) TWI240416B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577795B1 (ko) * 2003-12-30 2006-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘막 형성방법
JP4120591B2 (ja) * 2004-01-16 2008-07-16 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電気泳動表示装置
CN100414354C (zh) * 2004-04-28 2008-08-27 鸿富锦精密工业（深圳）有限公司 低温多晶硅显示装置及其制作方法
US7199397B2 (en) * 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
TWI293713B (en) 2004-07-02 2008-02-21 Au Optronics Corp Display panel and fabrication method thereof
US7352006B2 (en) * 2004-09-28 2008-04-01 Goldeneye, Inc. Light emitting diodes exhibiting both high reflectivity and high light extraction
KR101326133B1 (ko) * 2005-03-10 2013-11-06 삼성디스플레이 주식회사 평판 표시 장치 제조 시스템
TWI274949B (en) * 2005-07-08 2007-03-01 Ind Tech Res Inst Display module
WO2007085979A2 (en) * 2006-01-27 2007-08-02 Koninklijke Philips Electronics N.V. Electronic device comprising multiple device elements
JP2006191125A (ja) * 2006-01-27 2006-07-20 Ftl:Kk Ｓｏｉウェーハの製造方法
JP2007220598A (ja) * 2006-02-20 2007-08-30 Hitachi Displays Ltd 有機ｅｌ表示装置
JP2006203250A (ja) * 2006-04-05 2006-08-03 Ftl:Kk ３次元半導体デバイスの製造方法
JP4404072B2 (ja) 2006-06-21 2010-01-27 エプソンイメージングデバイス株式会社 液晶パネル
TWI290658B (en) * 2006-10-16 2007-12-01 Au Optronics Corp Transflective liquid crystal display
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2009111326A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash light annealing for thin films
US8278713B2 (en) 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100964230B1 (ko) * 2008-08-27 2010-06-17 삼성모바일디스플레이주식회사 평판표시장치 및 그 제조방법
WO2010024161A1 (ja) * 2008-08-28 2010-03-04 シャープ株式会社 アクティブマトリクス基板およびそれを用いた表示装置
KR101056239B1 (ko) * 2009-04-17 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101758297B1 (ko) 2010-06-04 2017-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20130014181A (ko) * 2011-07-29 2013-02-07 삼성디스플레이 주식회사 평판 표시 장치 및 이를 제조하는 방법
KR102279353B1 (ko) * 2014-12-01 2021-07-20 엘지디스플레이 주식회사 표시패널
CN108828860B (zh) * 2018-06-22 2021-07-16 惠科股份有限公司 显示面板及显示装置
JP2020080290A (ja) * 2018-11-14 2020-05-28 株式会社ジャパンディスプレイ 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000326049A (ja) * 1999-05-20 2000-11-28 Sumitomo Durez Co Ltd 鋳型用粘結剤組成物
JP2001196597A (ja) * 1999-10-26 2001-07-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531588Y2 (ko) * 1975-11-28 1980-07-28
JPS6194382A (ja) 1984-10-09 1986-05-13 ゼロツクス　コーポレーシヨン ２端子薄膜光検知器
JP2562131B2 (ja) 1986-03-20 1996-12-11 富士通株式会社 マトリツクスパネル表示装置
DE3851557T2 (de) * 1987-03-18 1995-01-26 Matsushita Electric Ind Co Ltd Videoprojektor.
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
JPH0333724A (ja) 1989-06-30 1991-02-14 Hitachi Ltd 液晶表示装置
JP2714993B2 (ja) * 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
JPH06289431A (ja) 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
JPH0792501A (ja) 1993-07-30 1995-04-07 A G Technol Kk 画像表示用の基板とその製造方法、およびｔｆｔ表示素子
JP3688786B2 (ja) 1995-07-24 2005-08-31 富士通ディスプレイテクノロジーズ株式会社 トランジスタマトリクス装置
US6011531A (en) * 1996-10-21 2000-01-04 Xerox Corporation Methods and applications of combining pixels to the gate and data lines for 2-D imaging and display arrays
JP3844640B2 (ja) 1999-08-31 2006-11-15 シャープ株式会社 半導体装置の製造方法
US6414665B2 (en) * 1998-11-04 2002-07-02 International Business Machines Corporation Multiplexing pixel circuits
DE69940421D1 (de) 1998-12-25 2009-04-02 Semiconductor Energy Lab Halbleitervorrichtungen und deren Herstellung
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP3809573B2 (ja) * 2000-06-09 2006-08-16 株式会社日立製作所 表示装置
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000326049A (ja) * 1999-05-20 2000-11-28 Sumitomo Durez Co Ltd 鋳型用粘結剤組成物
JP2001196597A (ja) * 1999-10-26 2001-07-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP2003228301A (ja) 2003-08-15
EP1335241A3 (en) 2003-10-22
US20030147019A1 (en) 2003-08-07
JP4008716B2 (ja) 2007-11-14
US7145623B2 (en) 2006-12-05
TWI240416B (en) 2005-09-21
EP1335241A2 (en) 2003-08-13
KR20030067467A (ko) 2003-08-14
CN1437171A (zh) 2003-08-20
CN1267768C (zh) 2006-08-02

Similar Documents

Publication Publication Date Title
KR100730329B1 (ko) 플랫 패널 표시 장치 및 그 제조 방법
US5477073A (en) Thin film semiconductor device including a driver and a matrix circuit
KR100312112B1 (ko) 액티브매트릭스표시장치
US5729308A (en) Active matrix display device
KR100560019B1 (ko) 펄스 레이저에 의한 어닐을 실시한 반도체 소자를 갖는 반도체 장치 및 표시 장치
US6602744B1 (en) Process for fabricating thin film semiconductor device
KR101230299B1 (ko) 박막 트랜지스터 표시판
KR100250851B1 (ko) 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치
US7459355B2 (en) Drive circuit of active matrix device and manufacturing method thereof
KR100898773B1 (ko) 액티브 매트릭스 표시장치
US6759628B1 (en) Laser annealing apparatus
US7291862B2 (en) Thin film transistor substrate and production method thereof
CN100555632C (zh) 制造显示装置的方法
KR20100021311A (ko) 유기전계발광 소자 및 그의 제조방법
US6836075B2 (en) Active matrix organic electroluminescence display device and method for manufacturing the same
JPH08201846A (ja) レーザーアニール法及び液晶表示装置
JPH07302907A (ja) アクティブマトリクス表示素子およびその製造方法
JP3550805B2 (ja) 薄膜半導体装置の製造方法
JP3485667B2 (ja) アクティブマトリクス表示装置
KR101100875B1 (ko) 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법
JP3501895B2 (ja) アクティブマトリクス型表示装置
KR100466054B1 (ko) 액티브매트릭스표시장치
KR101289066B1 (ko) 결정화방법 및 결정화 마스크 제작방법
KR20100055194A (ko) 박막 트랜지스터 및 그 제조방법
JPH1187670A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 11