KR100721654B1 - 보호층을 가진 ｉｃ칩의 제조방법 - Google Patents

보호층을 가진 ｉｃ칩의 제조방법 Download PDF

Info

Publication number
KR100721654B1
KR100721654B1 KR1020010003900A KR20010003900A KR100721654B1 KR 100721654 B1 KR100721654 B1 KR 100721654B1 KR 1020010003900 A KR1020010003900 A KR 1020010003900A KR 20010003900 A KR20010003900 A KR 20010003900A KR 100721654 B1 KR100721654 B1 KR 100721654B1
Authority
KR
South Korea
Prior art keywords
chip
layer
curable resin
resin
resin layer
Prior art date
Application number
KR1020010003900A
Other languages
English (en)
Other versions
KR20010078113A (ko
Inventor
나카다야스카즈
타구치카쯔히사
타카하라토오루
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20010078113A publication Critical patent/KR20010078113A/ko
Application granted granted Critical
Publication of KR100721654B1 publication Critical patent/KR100721654B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은, IC카드 등의 박층(薄層)IC회로에 있어서의 IC칩의 깨어짐을 방지하는 목적으로, 상기 IC칩에, 간단한 조작에 의해, 균일하고 형상정밀도가 양호한 보호층을 효율좋게 형성하는 방법을 제공하는 것을 목적으로 한 것이며, 그 해결수단에 있어서, 회로기판에 접합된 IC칩의 적어도 한쪽면에, 베이스재와 그 한쪽면에 형성된 경화성수지층으로 이루어진 접착시트를, 상기 경화성수지층이 접하도록 압착하고, 상기 경화성수지층을 경화시켜서, 보호층을 형성시키는 것을 특징으로 한 것이다.

Description

보호층을 가진 ＩＣ칩의 제조방법{PROCESS FOR THE PRODUCTION OF IC CHIP HAVING PROTECTIVE LAYER}
도 1(a) 및 도 1(b)는, 각각 IC칩을 보호하기 위한 종래의 방법의 상이한 예를 표시한 개략단면도
도 2는, 본 발명의 보호층을 가진 IC칩의 제조방법을 설명하기 위한 일예의 제조공정도
<도면의 주요부분에 대한 부호의 설명>
1: 회로기판 2: IC칩
3: 접착제층 4: 금속판
5: 포팅수지 6: 경화성수지층
6': 수지경화층 7: 베이스재
10: 접착시트
본 발명은, 보호층을 가진 IC칩의 제조방법에 관한 것이다. 더욱 상세하게는, 본 발명은, IC카드 등에 탑재되는 IC칩의 파괴를 방지하는 것을 목적으로 해 서, 이 IC칩에 수지경화층으로 이루어진 보호층을 효율좋게 형성하는 방법에 관한 것이다.
최근, IC칩은, 전자기기분야나 정보통신기기분야 등에 있어서, 폭넓게 사용되고 있다. 그리고, 이 IC칩은, 전자기기나 정보통시기기의 소형경량화에 따라, 그 회로배선을 다층화해서 집적도를 올리는 동시에, 두께를 얇게하는 방향으로 진행되고 있다.
IC칩의 용도의 하나로서 IC카드가 알려져 있다. 이 IC카드는, 일반적으로 IC칩 및 그 관련부재, 예를 들면 안테나, 칩콘덴서, 전지, 전자회로 등을 탑재해서 이루어진 베이스재시트에 커버시트를 적층해서 일체화시키고, 이 커버시트의 표면에, 각종 정보를 표시하기 위한 인쇄, 자기스트라이프, 에보스 등의 가공을 행한 것으로서, 신호기록용량이 크고, 또한 높은 보안성을 가지기 때문에, 신용카드, ID카드, 현금카드, 프리페이드카드 등의 분야에 있어서, 종래의 자기카드에 대체되는 카드로서, 개발되어, 실용화되고 있다.
이와 같은 IC카드를 위시하여 박층IC회로에 있어서는, 상기한 바와 같이, IC칩의 두께는 차츰 얇게되는 경향에 있다.
그러나, IC칩을 얇게하면, 그 칩은 깨어지기 쉽다고하는 문제가 생긴다. 따라서, 현재, 이와 같은 얇은 IC칩을 보호하는 목적에서, 예를 들면 하기의 도 1(a),(b)에 표시한 바와 같은 처치가 강구되고 있다.
도 1(a),(b)는, 각각 IC칩을 보호하기 위한 종래의 방법의 상이한 예를 표시한 개략단면도이다.
도 1(a)는, 회로기판(1)에 접합된 IC칩(2)위에, 접착제층(3)을 개재해서, 스테인레스박 등의 금속판(4)가 형성되어, IC칩(2)가 보호된 구성을 표시한다. 한편, 도 1(b)는, 회로기판(1)에 접합된 IC칩(2)가, 에폭시수지등의 액상태의 열경화성수지를 포팅해서 열경화시켜서 이루어진 포팅수지(5)에 의해, 보호된 구성을 표시한다.
그러나, 도 1(a)에서 표시되는 금속판으로 보호하는 방법에 있어서는, 금속판을 IC칩의 크기와 동등하거나 또는 그것보다도 크게 형따내기하고, 그것에 접착제를 도포한 후에, 상기 칩 위에 접합시킬 필요가 있고, 공정이 번잡하게 되어서, 제조비용이 높아지는 것을 면치못한다는 문제가 있다.
또, 도 1(b)에서 표시되는 포팅수지로 보호하는 방법에 있어서는, IC칩 실링후의 수지의 형상이 불균일하게 되는 위에, 수지의 높이가 높아짐으로써, 소망하는 박층회로를 얻게되기 어렵게된다는 문제가 있다.
본 발명은, 이와 같은 사정의 것이어서, IC카드 등의 박층IC회로에 있어서의 IC칩의 깨어짐을 방지하는 목적으로, 그 IC칩에, 간단한 조작에 의해, 균일하고 형상정밀도가 양호한 보호층을 효율좋게 형성하는 방법을 제공하는 것을 목적으로해서 이루어진 것이다.
본 발명자들은, 상기 목적을 달성하기 위하여 예의 연구를 거듭한 결과, IC칩위에, 베이스재에 경화성수지층을 형성해서 이루어진 접착시트를, 그 경화성수지 층이 접하도록 압착하고, 그 경화성수지층을 광경화 및/또는 열경화시킴으로써, 그 목적을 달성할 수 있는 것을 발견하고, 이 식격에 의거해서 본 발명을 완성하는데 도달하였다.
즉, 본 발명은,
(1) 회로기판에 접합된 IC칩의 적어도 한쪽면에, 베이스재와 그 한쪽면에 형성된 경화성수지층으로 이루어진 접착시트를, 상기 경화성수지층이 접하도록 압착하고, 이 경화성수지층을 경화시키는 것을 특징으로 하는 보호층을 가진 IC칩의 제조방법,
(2) 경화성수지층을 활성광선의 조사에 의해 경화시키는 제 1항기재의 보호층을 가진 IC칩의 제조방법, 및
(3) 경화성수지층을 가열에 의해 경화시키는 제 1항기재의 보호층을 가진 IC칩의 제조방법,
을 제공하는 것이다.
(발명의 실시의 형태)
본 발명의 보호층을 가진 IC칩의 제조방법에 있어서는, IC칩으로서, 회로기판에 접합된 것이 사용된다. 상기 회로기판의 형태로서는 특별히 제한은 없고, 그 용도에 따라서 적의 선택된다. 예를 들면, 회로기판이 IC카드에 사용되는 것일경우에는, 일반적으로 절연성시트상에 안테나코일과, IC칩 등의 전자부품을 탑재하기 위한 도전성박막으로 이루어진 회로패턴을 가진 것이 사용된다.
상기 절연성시트의 종류로서는, 절연성이면 특별히 제한은 없고, 종래 IC카 드용의 회로기판으로서 관용되고 있는 것중에서, 적의 선택해서 사용할 수 있다. 이 절연성시트로서는, 예를 들면, 종이나 목재질계열재료, 폴리에틸렌, 폴리에스테르, 폴리프로필렌, 폴리염화비닐, 아크릴수지, 폴리카보네이트, 폴리이미드, 에폭시수지, 요소수지, 우레탄수지, 메라민수지 등의 합성수지 등으로 이루어진 절연성시트를 들 수 있으나, 이들중에서, 폴리에스테르, 특히 폴리에틸렌테레프탈레이트로 이루어진 가요성시트가 바람직하다. 또, 절연성시트의 두께로서는, 통상 10∼500㎛정도의 것이 사용되며, 바람직하게는 25∼250㎛의 것이 사용된다.
절연성시트상에, 안테나코일을 형성시키는 방법으로서는, 특별히 제한은 없고, 종래 널리알려진 방법, 예를 들면 절연피복을 피복한 도선을 감아서 이루어진 평판형상의 권선코일을 매설하는 방법, 도전성페이스트를 실크스크린인쇄법 등에 의해 절연성시트표면에 도포하고, 안테나코일을 형성시키는 방법, 절연성시트표면에 도전성박막을 형성하고, 석판인쇄기술을 사용하는 에칭가공에 의해 안테나코일을 형성시키는 방법 등을 사용할 수 있다. 또, 절연성시트상에 도전성박막으로 이루어진 회로패턴을 형성시키는 방법으로서는, 특별히 제한은 없고, 종래 널리알려진 방법을 사용할 수 있다. 예를 들면 절연성시트상에, 구리박 또는 알루미늄박등의 도전성금속박을 첩착하거나, 또는 증착이나 금속용사(溶射)등에 의해, 구리박막 또는 알루미늄박막 등의 도전성금속박막을 형성한 후에, 예를 들면 석판인쇄기술을 사용하는 에칭가공에 의해 회로패턴을 형성해도 되고, 절연성시트상에, 도전성페이스트를 실크스크린인쇄법 등에 의해 도포하여, 회로패턴을 형성해도 된다.
상기 안테나코일이나 회로패턴을, 도전성페이스트를 사용하는 인쇄법으로 형 성시킬 경우, 이 도전성페이스트로서는, 은분말 등의 금속입자, 바인더수지, 가소제, 용제 등을 함유하는 것이며, 특히 바인더수지로서는, 베이스재시트와 동일종류의 수지를 사용한 것이, 베이스재시트와 마찬가지의 특성(열팽창계수, 수축율 등)을 가지므로 바람직하다.
본 발명에 있어서는, 이와 같은 회로기판에, IC칩 및 필요에 따라서 사용되는 칩콘덴서 등의 전자부품을 실장하게 되나, 그 실장방법으로서는 특별히 제한은 없고, 종래 널리알려진 기술중에서, 상항에 따라서 적당히 선택해서 사용하면 된다. 예를 들면, 전자부품을 실장할 때의 회로와의 접속방식으로서, 와이어본딩방식이나 TAB(tape automated bonding)방식 등을 사용할 수 있고, 또는 플립칩방식(IC칩 등을 뒤집혀서 직접장착하는 방식)에 의해, 직접실장해도 되며, 박형화가 가능한 점에서, 플립칩방식이 썩알맞다.
본 발명 방법에 있어서는, 이와 같이 해서, 회로기판에 접합(실장)된 IC칩의 적어도 한쪽면에, 수지경화층으로 이루어진 보호층을 형성시킨다. 이 보호층은, IC칩의 윗면 및 회로기판의 뒷면의 어느것에도 형성할 수 있으나, 일반적으로는, IC칩윗면에 형성된다.
상기 보호층을 형성시키는 방법으로서는, 본 발명에 있어서는, 먼저, 상기 IC칩의 적어도 한쪽면에, 일반적으로는, IC칩의 윗면에, 베이스재와 그 한쪽의 면에 형성된 경화성수지층으로 이루어진 접착시트를, 상기 경화성수지층이 접하도록 압착한다. 다음에, 그 상태이거나, 또는 베이스재를 박리한 후에, 그 경화성수지층을 경화시킴으로써, 보호층을 형성시킨다. 경화방법으로서는, 활성광선의 조사 에 의한 방법, 가열에 의한 방법, 또는 활성광선을 조사후, 다시 가열하는 방법 등을 사용할 수 있다.
상기 접착시트에 사용되는 베이스재로서는, 예를 들면 클래싱페이퍼, 코트페이퍼, 라미네이트페이퍼 등의 종이 및 각종 플라스틱필름에, 실리콘수지등의 박리제를 도포한 것 등을 들 수 있다. 이 베이스재의 두께에 대해서는 특별히 제한은 없으나, 통상 20∼150㎛정도이다.
또한, 이 베이스재를 박리하지 않고, 그대로 활성광선을 조사해서, 경화성수지층을 경화시킬 경우에는, 이 베이스재로서, 활성광선투과성의 것을 사용하는 것이 긴요하다. 또, 베이스재를 박리하지 않고, 그대로 가열해서, 경화성수지층을 경화시킬 경우에는, 이 베이스재로서, 그 가열온도에 견디는 것을 사용하는 것이 긴요하다.
이 베이스재의 한쪽면에 형성되는 경화성수지층에는, 활성광선경화형수지조성물 또는 열경화형수지조성물이 사용된다. 상기 활성광선형수지조성물로서는, 자외선경화형수지조성물이 썩알맞는 것이다. 이 자외선경화형수지조성물로서는 특별히 제한은 없고, 종래 널리알려진 것 중에서, 적당히 선택해서 사용할 수 있다. 이 자외선경화형수지조성물은, 일반적으로 광중합성폴리머 또는 프리폴리머를 기본성분으로하고, 또 소망에 의해 다른 수지나 반응성희석제, 광중합개시제 등을 함유하는 것이다. 상기 광중합성폴리머 또는 프리폴리머는, 래디컬중합형과 양이온중합형이 있고, 래디컬중합형의 광중합성폴리머 또는 프리폴리머는, 탄소-탄소2중결합을 가진 화합물로서, 예를 들면 우레탄(메타)아크릴레이트, 폴리에스테르(메타)아크릴레이트, 폴리에테르(메타)아크릴레이트, 에폭시(메타)아크릴레이트, 또는 폴리(메타)아크릴산에스테르의 곁사슬 또는 주사슬에 탄소-탄소2중결합을 가진 화합물등을 들 수 있다. 한편, 양이온중합형의 광중합성폴리머 또는 프리폴리머는, 글리시딜기를 가진 화합물로서, 예를 들면 폴리에테르글리시딜, 폴리에스테르글리시딜, 고리형상지방족에폭시수지, 복소고리식에폭시수지, 노보락형 에폭시수지, 비스페놀A형 에폭시수지, 비스페놀F형 에폭시수지, 비스페놀AD형 에폭시수지 또는 폴리(메타)아크릴산에스테르의 곁사슬 또는 주사슬에 글리시딜기를 가진 화합물 등을 들 수 있다. 이들의 광중합성폴리머 또는 프리폴리머의 중량평균분자량은, 일반적으로 2,000∼2,000,000정도이다. 이들은 단독으로 사용해도 되고, 2종이상을 조합해서 사용해도 된다.
또, 다른수지로서는, 예를 들면 비닐수지, 우레탄수지, 폴리에스테르, 폴리아미드, 폴리카보네이트, 페놀수지, 요소수지, 메라민수지, 폴리이미드, 니트릴수지, 실리콘수지 등을 들 수 있다. 이들 수지는,도장하는 액의 점도를 조절하거나 수지경화층에 소망하는 물성을 부여하기 위하여 사용되는 것이며, 단독으로 사용해도, 2종이상을 조합해서 사용해도 된다.
상기 반응성희석제는, 반응성희석제로서 작용하는 동시에, 경화물에 탄력성이나 강성 등을 부여하기 위하여 사용된다. 이 반응성희석제로서는, 단관능성 및 다관능성의 어느것이나 사용할 수 있다. 이와 같은 반응성희석제의 예로서는, 시클로헥실(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트, 라우릴(메타)아크릴레이트, 스테아로일(메타)아크릴레이트, 1,4-부탄디올디(메타)아크릴레이트, 1,6- 헥산디올디(메타)아크릴레이트, 네오펜틸글리콜디(메타)아크릴레이트, 폴리에틸렌글리콜디(메타)아크릴레이트, 네오펜틸글리콜아디페이트디(메타)아크릴레이트, 히드록시피발산네오펜틸글리콜디(메타)아크릴레이트, 디시클로펜타니르디(메타)아크릴레이트, 카프로락톤변성디시클로펜테니르디(메타)아크릴레이트, 에틸렌옥시드변성인산디(메타)아크릴레이트, 알릴화시클로헥실디(메타)아크릴레이트, 이소시아누레이트디(메타)아크릴레이트, 트리메틸롤프로판트리(메타)아크릴레이트, 디펜타에리스리톨디(메타)아크릴레이트, 디펜타에리스리톨트리(메타)아크릴레이트, 프로피온산변성디펜타에리스리톨트리(메타)아크릴레이트, 펜타에리스리톨트리(메타)아크릴레이트, 프로필렌옥시드변성트리메틸롤프로판트리(메타)아크릴레이트, 트리스(아크릴록시에틸)이소시아누레이트, 프로피온산변성디펜타에리스리톨펜타(메타)아크릴레이트, 디펜타에리스리톨헥사(메타)아크릴레이트, 카프로락톤변성디펜타에리스리톨헥사(메타)아크릴레이트 등을 들 수 있다. 이것은 단독으로 사용해도 되고, 2종이상을 조합해서 사용해도 된다.
또, 광중합개시제로서는, 래디컬중합형의 광중합성폴리머또는 프리폴리머에 대해서는, 예를 들면, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인-n-부틸에테르, 벤조인이소부틸에테르, 아세토페논, 디메틸아미노아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시-2-페닐아세토페논, 2-히드록시-2-메틸-1-페닐프로판-1-온, 1-히드록시시클로헥실페닐케톤, 2-메틸-1-[4-(메틸티오)페닐]-2-모르폴리노프로판-1-온, 4-(2-히드록시에톡시)페닐-2-(히드록시-2-프로필)케톤, 벤조페논, P-페닐벤조페논, 4,4'-디에틸아미노벤조페논, 디클 로로벤조페논, 2-메틸안트라퀴논, 2-에틸안트라퀴논, 2-타-샤리-부틸안트라퀴논, 2-아미노안트라퀴논, 2-메틸티오잰톤, 2-에틸티오잰톤, 2-클로로티오잰톤, 2,4-디메틸티오잰톤, 2,4-디에틸티오잰톤, 벤질디메틸케탈, 아세트페논디메틸케탈, P-디메틸아민벤조산에스테르 등을 들 수 있다. 또, 양이온중합형의 광중합성 프리폴리머에 대한 광중합개시제로서는, 예를 들면 방향족술포늄이온, 방향족옥소술포늄이온, 방향족디아조늄이온, 방향족요드늄이온등의 오늄과, 테트라플루오로보레이트, 헥사플루오로포스페이트, 헥사플루오로안티모네이트, 헥사플루오로아르세네이트 등의 음이온으로 이루어진 화합물을 들 수 있다. 구체적으로는, P-메톡시벤젠아조늄헥사플루오로포스페이트, 디페닐요드헥사플루오로포스페이트, 트리페닐술포늄헥사플루오로안티모네이트 등을 들 수 있다.
한편, 열경화형 수지조성물로서는, 특별히 제한은 없고, 종래 널리 알려진 것중에서, 적당히 선택해서 사용할 수 있다. 이 열경화형수지조성물은, 일반적으로 열경화성수지를 기본성분으로하고, 또 소망에 따라 다른수지 및 경화제 등을 함유하는 것이다. 상기 열경화성수지로서는, 일반적으로 분자량 200∼2,000,000정도의 것이 사용된다.
상기 열경화성수지로서는, 예를 들면 탄소-탄소2중결합이나 글리시딜기를 가진 아크릴레이트계 중합체, 불포화폴리에스테르, 이소프렌중합체, 부타디엔중합체, 에폭시수지, 페놀수지, 요소수지, 메라민수지 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2종이상을 조합해서 사용해도 된다.
또, 다른 수지로서는, 비닐수지, 우레탄수지, 폴리에스테르, 폴리아미드, 폴 리카보네이트, 폴리이미드, 니트릴수지, 실리콘수지 등을 들 수 있다. 이들 수지는, 도공액의 점도를 조절하거나, 수지경화층에 소망하는 물성을 부여하기 위하여 사용되는 것이며, 단독으로 사용해도, 2종이상을 조합해서 사용해도 된다.
또, 경화제로서는, 예를 들면 디벤조일퍼옥시드, 디라우로일퍼옥시드, t-부틸퍼옥시벤조에이트, 디-2-에틸헥실퍼옥시디카보네이트 등의 유기과산화물, 2,2'-아조비스이소부티로니트릴, 2,2'-아조비스-2-메틸부티로니트릴, 2,2'-아조비스디메틸바레로니트릴 등의 아조화합물, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, 이소포론디이소시아네이트, 헥사메틸렌디이소시아네이트 등의 폴리이소시아네이트화합물, 페닐렌디아민, 헥사메틸렌테트라민, 이소포론디아민, 디아미노디페닐메탄 등의 폴리아민류, 도데세닐무수숙신산, 무수프탈산, 테트라히드로무수프탈산 등의 산무수물, 2-메틸이미다졸, 2-에틸이미다졸, 2-페닐이미다졸 등의 이미다졸류나 디시안디아미드, P-톨루엔술폰산, 트리플루오로메탄술폰산 등의 루이스산, 포름알데히드 등을 들 수 있다. 이들 경화제는, 사용하는 열경화성수지의 종류에 따라서 적당히 선택된다.
본 발명에 있어서는, 상기의 활성광선경화형 수지조성물 또는 열경화형 수지조성물을 함유하는 도공액을 조제한다. 이 도공액의 조제에는, 필요에 따라 적당한 유기용제를 사용해도 되고, 수지경화층의 굽힘탄성율의 향상이나, 체적수축율의 안정화, 내열성 등의 향상을 도모할 목적으로, 각종필러를 첨가해도 된다.
필요에 따라 사용되는 유기용제로서는, 예를 들면 헥산, 헙탄, 시클로헥산 등의 지방족탄화수소, 톨루엔, 크실렌 등의 방향족 탄화수소, 염화메틸렌, 염화에 틸렌 등의 할로겐화탄화수소, 메타놀, 에타놀, 프로파놀, 부타놀 등의 알콜, 아세톤, 메틸에틸케톤, 2-펜타논, 이소포론 등의 케톤, 아세트산에틸, 아세트산부틸 등의 에스테르, 에틸세로소르브 등의 세로소르브계 용제등을 들 수 있다. 또, 필러로서는, 예를 들면, 실리카, 알루미나, 물이 섞인 알루미나 등이 바람직하게 사용된다.
이와 같이 해서 조제된 도공액의 농도, 점도로서는, 코팅가능한 농도, 점도가 있으면 되고, 특별히 제한되지 않으며, 상항에 따라서 적당히 선정할 수 있다.
본 발명에 있어서는, 이 활성광선경화형수지조성물 또는 열경화형수지조성물을 함유하는 도공액을, 상기의 베이스재의 한쪽면에 종래 널리알려진 방법, 예를 들면 바코트법, 나이프코트법, 롤로코트법, 블레이드코트법, 다이코트법, 그라비아코트법 등을 사용해서 코팅해서 도막을 형성시키고, 건조처리한다. 이에 의해, 경화성수지층이 형성되고, 소망하는 접착시트가 얻어진다. 경화성수지층의 두께는, 통상적으로 10∼200㎛, 바람직하게는 20∼120㎛, 더욱 바람직하게는 30∼70㎛의 범위에서 선정된다. 또한, IC칩의 두께는, 통상적으로 30∼170㎛정도이다.
또, 경화후의 경화성수지층(수지경화층)의 굽힘탄성율은 1.0∼30㎬의 범위에 있는 것이 바람직하다. 이 굽힘탄성율이 1.0㎬미만에서는 IC칩의 보호효과가 충분히 발휘되지 않을 염려가 있고, 30㎬를 초과하면 경화성수지층이 취약질화하고, 바람직하지 않다. 이와 같은 이유에서, 이 굽힘탄성율이 보다 바람직한 값은 1.5∼15㎬이며, 특히 2∼5㎬의 범위가 바람직하다.
또한, 수지경화층의 굽힘탄성율은, JIS K 7203-1982「경질플라스틱의 굽힘시 험방법」에 준거해서 측정한 값이다.
본 발명 방법에 있어서는, 이와 같이 해서 제작한 접착시트를, 회로기판에 접합(실장)된 IC칩의 적어도 한쪽면에, 상기 경화성수지층이 접하도록 압착한다. 이때, 상기 접착시트의 크기로서는, 보호해야할 대상물의 사이즈이상이면 되고, 특별하게 제한은 없으나, 실용적으로 보호해야 할 대상물의 사이즈에 대해, 100∼200%의 크기가 바람직하고, 특히 100∼150%의 크기가 썩알맞는 것이다. 또한, IC칩의 사이즈는, 통상 5㎜각 이내이다.
다음에, 그대로이거나, 또는 베이스재를 박리한 후에, 활성광선을 조사해서 경화성수지층을 경화시키거나, 또는 가열해서 경화성수지층을 경화시켜서, 수지경화층으로 이루어진 보호층을 형성시킨다. 또한, 필요에 따라, 활성광선을 조사해서 경화성수지층을 1차 경화시킨 후에, 다시 가열해서 2차경화시킴으로써, 수지경화층으로 이루어진 보호층을 형성할 수도 있다.
활성광선을 조사해서 경화시키는 방법에 있어서는, 활성광선으로서는, 자외선이 바람직하고, 이 자외선은, 고압수은램프, 퓨죤H램프, 크세논램프 등에서 얻어진다. 그리고, 베이스재를 박리하지 않고 조사할 때에는, 상기 베이스재쪽에서부터 자외선을 조사하면 되고(베이스재로서는 자외선투과성의 것이 사용된다), 또, 베이스재를 박리해서 조사할 때에는, 경화성수지층에 직접 자외선을 조사하면 된다.
이 경우의 조사조건으로서는, 조사강도는 10∼500W/㎝의 범위가 바람직하고, 조사시간은 0.1초∼10분간 정도로 충분하다.
한편, 가열해서 경화시키는 방법에 있어서는, 항온조나 적외가열등 등을 사용해서 가열경화시키는 것이 좋다. 가열조건으로서는, 온도는 50∼300℃의 범위가 바람직하고, 가열시간은 1분∼5시간 정도로 충분하다.
이와 같이 해서, 경화성수지층을 경화시킨 후에, 베이스재가 부착하고 있으면, 이 베이스재를 박리해도 되고, 소망에 따라 부착한 채로, 후술하는 라미네이트처리를 실시해도 된다.
도 2는, 본 발명의 보호층을 가진 IC칩의 제조방법을 설명하기 위한 일예의 제조공정도이다.
먼저, 베이스재(7)의 한쪽면에 경화성수지층(6)을 형성해서 접착시트(10)을 제작한 후 [(a)공정], 회로기판(1)에 접합(실장)된 IC칩(2)의 윗면에, 경화성수지층(6)이 접하도록 접착시트(10)을 압착한다[(b)공정].
다음에, 베이스재(7)을 박리한 후 [(c)공정], 경화성수지층(6)을 활성광선의 조사에 의해 광경화시키거나, 또는 가열에 의해 열경화시켜서, 수지경화층(6')으로 이루어진 보호층을 형성시킨다[(d)공정].
또한, 이 도 2에 있어서는, 베이스재(7)을 박리한 후에, 경화성수지층(6)을 광경화 또는 열경화시키고 있으나, 베이스재(7)을 박리시키지 않고, 그대로 경화성수지층(6)을 광경화 또는 열경화시키고, 그후에, 베이스재(7)을 박리해도 되고, 부착한 채로, 다음공정(도시생략)의 라미네이트처리를 실시해도 된다.
이와 같이 해서, 그 윗면에 수지경화층으로 이루어진 보호층을 가진 IC칩이 실장된 회로기판은, 통상적으로 그위에, 열가소성수지시트가 라미네이트된다. 이 라미네이트하는 열가소성수지시트로서는, 회로기판에 사용되는 절연성시트와 상호융착할 수 있는 것이라면, 이 절연성시트와 재질이 상이한 것이라도 되나, 밀착성의 점에서, 동일한 것이 바람직하다. 이 열가소성수지시트로서는, 전기절연성에 뛰어나고, 내충격성이 높은데에, 융착온도가 비교적 낮은 것이 바람직하며, 예를 들면 폴리에틸렌, 폴리에스테르, 폴리프로필렌, 폴리염화비닐, 아크릴수지, 폴리카보네이트, 우레탄수지 등의 시트를 들 수 있다. 이들 중에서 폴리에스테르시트, 특히 폴리에틸렌테레프탈레이트시트가 썩알맞는 것이다. 또한, 이 라미네이트를 할때, 소망에 따라 접착성수지층을 개재해서, 회로기판과 열가소성수지시트를 라미네이트할 수 있다.
(실시예)
다음에, 본 발명을 실시예에 의해, 더욱 상세히 설명하나, 본 발명은, 이들예에 의해서 하등한정되는 것은 아니다.
또한, 수지경화층의 굽힘시험 및 회로의 절곡시험은, 하기의 방법에 의해 실시하였다.
(1) 수지경화층의 굽힘시험
별도로, 실시예와 마찬가지로해서, 동일 두께의 수지경화층을 제작하고, JIS K 7203-1982 「경화플라스틱의 굽힘시험방법」에 준거해서, 굽힘탄성율을 측정하였다.
(2) 회로의 절곡시험
각 샘플 50개에 대해서, 라미네이트처리한 회로를, JIS X 6305기재의 카드절 곡시험을 행한 후에, 필립사제품인 마이페어전용리더에 의해, 교신시험을 행하였다. 동작확인은, 데이터의 판독기록이 정상적으로 행하여지는 지의 여부에 의해 판단하고, 다시, 접합된 칩의 외관에 깨어짐이 발생하지 않했는지를 확인하였다.
참고예
두께 75㎛의 폴리에틸렌테레프탈레이트(PET)필름상에, 은페이스트에 의해서 코일패턴과 회로패턴을 인쇄하고, 회로기판을 제작하였다. 이어서, 이 회로기판에 필립사제품인 마이페어IC칩(5㎜각, 두께 120㎛)을, 이방(異方)도전성필름에 의해서 접합함으로써, IC칩실장회로기판을 얻었다.
실시예 1
(1) 접착시트의 제작
광중합성프리폴리머로서, 중량평균분자량 10,000의 우레탄아크릴레이트 100중량부에, 반응성희석제로서 디펜터에리스리톨디아크릴레이트 100중량부, 광중합개시제로서 벤조페논 5중량부를 가하고, 다시 아세트산에틸 305중량부를 가하고, 도공액을 조제하였다.
이어서, 실리코운수지에 의해서 박리처리된 두께 38㎛의 PET필름(베이스재)에, 상기 도공액을 나이프코터로 도포한 후에, 100℃에서 3분간 건조처리함으로써, 두께 45㎛의 경화성수지층을 가진 접착시트를 제작하였다.
(2) IC칩의 보호
상기(1)에서 얻은 접착시트를 6㎜각의 정4각형으로 형따내기하고, 이 형따낸 접착시트를, 참고예에서 얻은 IC칩 실장회로기판의 IC칩위에 경화성수지층이 접하 도록해서 덮고 첩부(貼付)하였다. 첩부후, 베이스재를 박리하고, 첩부면으로부터 수은등에 의해, 조사강도 120W/㎝, 조사거리 10㎝, 조사시간 10초의 조건에서, 자외선조사를 행하고, 경화성수지층을 경화시켜, IC칩을 보호했다. 이 수지경화층의 굽힘탄성율은 2.2㎬였다.
(3) 라미네이트처리
상기 (2)에서 얻은 보호층을 가진 IC칩실장회로기판의 IC칩쪽에, 두께 50㎛의 폴리에스테르수지층을 형성한 50㎛두께의 PET필름을, 상기 폴리에스테르수지층이 접하도록 얹어놓고, 130℃로 가열한 실리코운고무롤러를 지나가게함에 따라 라미네이트처리하였다.
이것에 대한 카드의 절곡시험결과를 제 1표에 표시한다.
실시예 2
(1) 접착시트의 제작
열경화성수지로서, 액체상태비스페놀A에폭시수지(분자량 380, 에폭시당량 190) 50중량부와 고형비스페놀A에폭시수지(중량평균분자량 6,000, 에폭시당량 4,000) 100중량부에, 경화제로서 디시안아미드 10중량부를 가하고, 또 메틸에틸케톤 150중량부를 가하여, 도공액을 조제하였다.
이어서, 실리코운수지에 의해서 박리처리된 두께 38㎛의 PET필름(베이스재)에, 상기 도공액을 나이프코터에 의해 도포한 후, 100℃에서 3분간 건조처리함으로써, 두께 50㎛의 경화성수지층을 가진 접착시트를 제작하였다.
(2) IC칩의 보호
상기 (1)에서 얻은 접착시트를 6㎜각의 정4각형으로 형따내기하고, 이 형따낸접착시트를, 참고예에서 얻은 IC칩 실장회로기판의 IC칩 위에 경화성수지층이 접하도록해서 덮고 첩부하였다. 첩부후, 베이스재를 박리하고, 130℃의 항온조에 30분간 투입해서, 경하성수지층을 경화시켜, IC칩을 보호했다. 이 수지경화층의 굽힘탄성율은 3.2㎬였다.
(3) 라미네이트처리
상기 (2)에서 얻은 보호층을 가진 IC칩실장회로기판의 IC칩쪽에, 실시예 1(3)과 마찬가지로해서 라미네이트처리를 실시했다.
이것에 대한 카드의 절곡시험결과를 제 1표에 표시한다.
실시예 3
(1) 접착시트의 제작
경화성수지로서, 페놀노보락수지(중량평균분자량 1000) 100중량부와 고리식지방족에폭시수지(분자량 320, 에폭시당량 200) 50중량부에 광중합개시제로서 P-메톡시벤젠디아조늄헥사플루오로포스페이트 10중량부를 가하고, 또 메틸에틸케톤 150중량부를 가하여, 도공액을 조제하였다.
이어서, 실리코운수지에 의해서 박리처리된 두께 38㎛의 PET필름(베이스재)에, 상기 도공액을 나이프코터에 의해 도프한 후에, 100℃에서 3분간 건조처리함으로써, 두께 60㎛의 경화성수지층을 가진 접착시트를 제작하였다.
(2) IC칩의 보호
상기 (1)에서 얻은 접착시트를 6㎜각의 정4각형으로 형따내기하고, 이 형따 낸저착시트를, 참고예에서 얻은 IC칩 실장회로기판의 IC칩위에 경화성수지층이 접하도록 해서 덮고 첩부하였다. 첩부후, 베이스재를 박리하고, 첩부면부터 수은등에 의해, 조사강도 120W/㎝, 조사거리 10㎝, 조사시간 10초의 조건에서, 자외선조사를 행하고, 경화성수지층을 경화시켜, IC칩을 보호했다. 이 수지경화층의 굽힘탄성율은, 2.8㎬였다.
(3) 라미네이트처리
상기 (2)에서 얻은 보호층을 가진 IC칩 실장회로기판의 IC칩쪽에, 실시예 1(3)과 마찬가지로해서 라미네이트처리를 실시하였다.
이것에 대한 카드의 절곡시험결과를 제 1표에 표시한다.
비교예 1
참고예에서 얻은 IC칩실장회로기판의 IC칩의 보호를 행하지 않고, 실시예 1(3)과 마찬가지로해서 라미네이트처리를 실시하였다. 이것에 대한 카드의 절곡시험결과를 제 1표에 표시한다.
비교예 2
보호시트로서, 6㎜각의 정4각형으로 형따내기한 두께 100㎛의 PET시트[굽힘탄성율(JIS K 7203): 0.7㎬): 0.7㎬]를, 참고예에서 얻은 IC칩실장회로기판의 IC칩위에 첩부한 후에, 실시예 1(3)과 마찬가지로해서 라미네이트처리를 실시하였다.
이것에 대한 카드의 절곡시험결과를 제 1표에 표시한다.
수지경화층의 굽힘탄성율(㎬) 회로의 절곡시험
교신불능율 외관검사 [칩의 깨어짐율]
실시예 1 2.2 0/50 0/50
실시예 2 3.2 0/50 0/50
실시예 3 2.8 0/50 0/50
비교예 1 - 32/50 12/50
비교예 2 - 24/50 3/50
(비교예 2의 보호시트자체의 굽힘탄성율은 0.7㎬이다.)
본 발명의 보호층을 가진 IC칩의 제조방법은, 하기의 효과가 있다.
(1) 간단한 조작에 의해, 얇고 균일하며, 또한 형상정밀도가 양호한 IC칩 보호층을 형성시킬 수 있다.
(2) 수지경화층으로 이루어진 보호층위에 베이스재를 부착시켜 두므로서, IC칩실장회로기판의 반송을 위시하여, 취급이 용이하게 된다.
(3) 회로기판에 접합된 IC칩의 양면에, 동일하거나 또는 상이한 수지경하층으로 이루어진 보호층을 형성할 수 있다.
(4) IC카드 등의 얇은 층 IC회로에 있어서의 IC칩의 깨어짐을 효과적으로 방지할 수 있다.

Claims (3)

  1. 회로기판에 접합된 IC칩의 적어도 한쪽면에, 베이스재와 그 한쪽면에 형성된 경화성수지층으로 이루어진 접착시트를, 상기 경화성수지층이 접하도록 압착하고, 이 경화성수지층을 경화시키는 것을 특징으로 하는 보호층을 가진 IC칩의 제조방법에 있어서.
    상기 경화성수지층의 경화 후의 굽힘탄성률이 1.5 내지 15GPa인 것을 특징으로 하는 보호층을 가진 IC칩의 제조방법.
  2. 제 1항에 있어서, 경화성수지층을 활성광선의 조사에 의해 경화시키는 것을 특징으로 하는 보호층을 가진 IC칩의 제조방법.
  3. 제 1항에 있어서, 경화성수지층을 가열에 의해 경화시키는 것을 특징으로 하는 보호층을 가진 IC칩의 제조방법.
KR1020010003900A 2000-01-27 2001-01-27 보호층을 가진 ｉｃ칩의 제조방법 KR100721654B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-18545 2000-01-27
JP2000018545A JP4351348B2 (ja) 2000-01-27 2000-01-27 保護層を有するｉｃカードの製造方法

Publications (2)

Publication Number Publication Date
KR20010078113A KR20010078113A (ko) 2001-08-20
KR100721654B1 true KR100721654B1 (ko) 2007-05-23

Family

ID=18545377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010003900A KR100721654B1 (ko) 2000-01-27 2001-01-27 보호층을 가진 ｉｃ칩의 제조방법

Country Status (7)

Country Link
US (1) US20010011575A1 (ko)
EP (1) EP1120824A3 (ko)
JP (1) JP4351348B2 (ko)
KR (1) KR100721654B1 (ko)
CN (1) CN1225013C (ko)
SG (1) SG97981A1 (ko)
TW (1) TW460390B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217472A1 (en) * 2001-02-16 2004-11-04 Integral Technologies, Inc. Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
JP2003068775A (ja) * 2001-08-23 2003-03-07 Lintec Corp 回路基板樹脂封止成形品及びその製造方法
JP4066929B2 (ja) * 2003-10-08 2008-03-26 株式会社日立製作所 電子装置及びその製造方法
US6941853B2 (en) * 2003-12-02 2005-09-13 Wanner Engineering, Inc. Pump diaphragm rupture detection
US20050277051A1 (en) * 2004-06-01 2005-12-15 Anocoil Corporation Increased sensitivity, UV imageable photographic elements
US20050277053A1 (en) * 2004-06-01 2005-12-15 Anocoil Corporation Increased sensitivity, IR, and UV imageable photographic elements
GB0427234D0 (en) * 2004-12-13 2005-01-12 Brite Ip Ltd Moulded article
NL1029985C2 (nl) * 2005-09-20 2007-03-21 Sdu Identification Bv Identiteitsdocument met chip.
US8383339B2 (en) * 2006-08-28 2013-02-26 Massachusetts Institute Of Technology Liquid supramolecular nanostamping (LiSuNS)
JP5013067B2 (ja) * 2007-01-22 2012-08-29 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電フィルム
KR100882114B1 (ko) * 2007-08-22 2009-02-06 삼성전기주식회사 필름형 안테나, 케이스 구조물 및 이들의 제조방법.
US20120249375A1 (en) * 2008-05-23 2012-10-04 Nokia Corporation Magnetically controlled polymer nanocomposite material and methods for applying and curing same, and nanomagnetic composite for RF applications
WO2011054355A2 (de) * 2009-11-06 2011-05-12 Hegedues Viktor Verfahren zum anbringen von markierungselementen an einem objekten; objekt mit einem markierungselement und verwendung eines speziellen materials zum anbringen eines markierungselementes an einem objekt
KR101097065B1 (ko) 2010-05-14 2011-12-22 (주)스마트이노베이션 디스플레이 카드 제조용 수지 조성물 및 이를 이용한 디스플레이 카드 제조방법
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US8853072B2 (en) * 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
WO2015146936A1 (ja) 2014-03-24 2015-10-01 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、ワークまたは加工物の製造方法、検査方法、良品と判断されたワーク、および良品と判断された加工物
US20160183381A1 (en) * 2014-12-23 2016-06-23 Tyco Electronics Corporation Electronic Component and Overmolding Process
KR102377522B1 (ko) * 2015-04-16 2022-03-22 삼성디스플레이 주식회사 가요성 표시 장치
CN104909189A (zh) * 2015-04-29 2015-09-16 江苏远翔物联科技有限公司 一种自动贴芯片保护膜装置
CN106691519A (zh) 2015-11-13 2017-05-24 刘智佳 一种手术器械及该手术器械用rfid标签的安装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251347A (ja) * 1998-03-03 1999-09-17 Hitachi Cable Ltd 半導体パッケージの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190702B2 (ja) * 1990-10-08 2001-07-23 株式会社東芝 半導体装置の製造方法
JPH06112369A (ja) * 1992-09-25 1994-04-22 Toshiba Corp 樹脂封止型半導体装置の製造方法
JPH05291322A (ja) * 1992-04-07 1993-11-05 Toshiba Corp 封止用樹脂シートの製造方法および樹脂封止型半導体装置の製造方法
JPH08255806A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 樹脂封止型半導体装置の製造方法
DE19640006B4 (de) * 1996-09-27 2004-11-04 Siemens Ag Verfahren zum Herstellen eines elektronischen Bauelements
SG63803A1 (en) * 1997-01-23 1999-03-30 Toray Industries Epoxy-resin composition to seal semiconductors and resin-sealed semiconductor device
JPH11105476A (ja) * 1997-10-08 1999-04-20 Konica Corp Ｉｃカードの製造方法
JPH11189705A (ja) * 1997-10-20 1999-07-13 Fujitsu Ltd 樹脂組成物、その製造方法及びそれを用いた半導体装置の製造方法
JPH11204551A (ja) * 1998-01-19 1999-07-30 Sony Corp 半導体装置の製造方法
SG91249A1 (en) * 1999-01-14 2002-09-17 Lintec Corp Process for producing non-contact data carrier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251347A (ja) * 1998-03-03 1999-09-17 Hitachi Cable Ltd 半導体パッケージの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본공개특허공보 평11-251347호

Also Published As

Publication number Publication date
EP1120824A3 (en) 2004-02-11
KR20010078113A (ko) 2001-08-20
JP4351348B2 (ja) 2009-10-28
SG97981A1 (en) 2003-08-20
CN1313632A (zh) 2001-09-19
TW460390B (en) 2001-10-21
CN1225013C (zh) 2005-10-26
JP2001209775A (ja) 2001-08-03
EP1120824A2 (en) 2001-08-01
US20010011575A1 (en) 2001-08-09

Similar Documents

Publication Publication Date Title
KR100721654B1 (ko) 보호층을 가진 ｉｃ칩의 제조방법
US11170281B2 (en) Information carrying card comprising crosslinked polymer composition, and method of making the same
US20240149580A1 (en) Methods of making a core layer for an information carrying card, and resulting products
US10839280B2 (en) Self-centered inlay and core layer for information carrying card, process and resulting products
EP3711969B1 (en) Method for forming a core layer of an information carrying card
CN104471594A (zh) 包含交联聚合物组合物的信息承载卡及其制造方法
EP2587413B1 (en) Antenna circuit structure body for ic card/tag and production method therefor
WO2009136569A1 (ja) Ｉｃカード・タグ用アンテナ回路構成体とｉｃカード
KR101073698B1 (ko) 점착테이프와 리드프레임의 라미네이션 방법
JP3897560B2 (ja) Ｉｃカードの製造方法および当該製法にて使用する紫外線硬化型インキ
JPH11345299A (ja) 非接触型ｉｃカード及びその製造方法
JP2001072960A (ja) カード用封止材組成物及びそれを用いたカードの製造方法
JP4791708B2 (ja) 電子部品実装用接着性樹脂材料及びそれを用いた電子デバイス並びに該電子部品実装用接着性樹脂材料の製造方法
JP4422547B2 (ja) ドライフィルム及びそれを用いた加工品
CN105322037B (zh) 太阳能电池以及太阳能电池的制造方法
JP2003068775A (ja) 回路基板樹脂封止成形品及びその製造方法
JP5076431B2 (ja) 非接触ｉｃ媒体用アンテナ基板およびそれを用いた非接触ｉｃ媒体
JP4582373B2 (ja) アルミニウム導体と電子部品の接続構造および方法ならびにそれを用いたｉｃカードとその製造方法
KR100947358B1 (ko) 스마트 카드 인레이를 제조하는 방법
JP3880085B2 (ja) 非接触型ｉｃカードおよびその製造方法
KR20120093805A (ko) Ｒｆｉｄ 인레이, 이를 포함하는 카드 및 이들의 제조방법
KR20140137801A (ko) 보호필름의 점착제 조성물
KR20110111998A (ko) Ｒｆｉｄ 인레이, 이를 포함하는 카드 및 이들의 제조방법
JPS63135474A (ja) フイルムキヤリア−用銅貼り積層複合テ−プの製造方法
JP2005149375A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee