KR100709568B1 - 지그재그 배열의 스토리지노드를 구비한 반도체소자의 제조방법 - Google Patents

지그재그 배열의 스토리지노드를 구비한 반도체소자의 제조방법 Download PDF

Info

Publication number
KR100709568B1
KR100709568B1 KR1020060059738A KR20060059738A KR100709568B1 KR 100709568 B1 KR100709568 B1 KR 100709568B1 KR 1020060059738 A KR1020060059738 A KR 1020060059738A KR 20060059738 A KR20060059738 A KR 20060059738A KR 100709568 B1 KR100709568 B1 KR 100709568B1
Authority
KR
South Korea
Prior art keywords
storage node
forming
semiconductor device
contact plug
manufacturing
Prior art date
Application number
KR1020060059738A
Other languages
English (en)
Inventor
이홍구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059738A priority Critical patent/KR100709568B1/ko
Priority to US11/648,322 priority patent/US7618860B2/en
Application granted granted Critical
Publication of KR100709568B1 publication Critical patent/KR100709568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Abstract

본 발명은 SNC2 공정을 추가하지 않으면서도 스토리지노드콘택플러그와 스토리지노드를 정확히 오버랩시키고, 더불어 콘택저항 증가를 방지할 수 있는 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 스토리지노드콘택 형성 방법은 랜딩콘택플러그가 형성된 반도체기판의 상부에 제1절연막을 형성하는 단계; 상기 제1절연막 상에 라인형 오픈영역을 갖는 식각배리어패턴을 형성하는 단계; 상기 식각배리어패턴 상부에 평탄화 목적의 제2절연막을 형성하는 단계; 상기 제2절연막 상에 홀형 오픈영역을 갖는 콘택마스크를 형성하는 단계; 상기 홀형 오픈영역 아래의 제2절연막과 상기 라인형 오픈영역 아래의 제1절연막을 식각하되, 상기 식각배리어패턴을 이용한 자기정렬콘택식각이 되도록 하여 상기 랜딩콘택플러그 위에서 바닥이 오픈되는 콘택홀을 형성하는 단계; 상기 콘택홀 내부에 스토리지노드콘택플러그를 형성하는 단계; 및 상기 스토리지노드콘택플러그 상에 스토리지노드를 형성하는 단계를 포함한다.
캐패시터, 스토리지노드, 지그재그, 레이아웃, 자기정렬콘택식각

Description

지그재그 배열의 스토리지노드를 구비한 반도체소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE WITH ZIGZAG STORAGE NODE}
도 1은 종래기술에 따른 스토리지노드 형성 방법을 간략히 도시한 도면.
도 2는 종래기술에 따른 스토리지노드콘택플러그, 스토리지노드 및 SNC2 플러그간 연결관계를 나타낸 사진.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 레이아웃 공정도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체기판 32 : 소자분리막
33A : 게이트산화막 33B : 게이트전극
33C : 게이트하드마스크질화막 34 : 게이트스페이서
35 : 랜딩플러그콘택 35A : 제1층간절연막
36 : 제2층간절연막 37 : 제3층간절연막
38A : 배리어질화막패턴 39 : L-SNC 마스크
40 : 제4층간절연막 41 : H-SNC 마스크
42 : 스토리지노드콘택홀 43 : 스토리지노드콘택플러그
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 스토리지노드콘택플러그와 스토리지노드를 정확히 오버랩시키는 반도체소자의 제조 방법에 관한 것이다.
DRAM에서 캐패시터의 용량을 확보하기위해서는 스토리지노드(Storage Node; SN)가 최대의 면적을 갖도록 설계되어야 한다. 정해진 셀 면적 내에서 최대의 면적을 갖기 위해서는 지그재그(Zigzag) 형태의 배열을 가져야 하는데 지그재그 배열은 하부의 스토리지노드콘택(Storage Node Contact; SNC) 배열과 일치하지 않기 때문에 서로 정확히 정렬(Align)되지 않고 일정 면적씩 어긋나게 배열이 된다.
이러한 어긋난 배열을 해결하기 위해 스토리지노드콘택(SNC)과 스토리지노드 (SN) 사이에 'SNC2'를 형성하여 서로 어긋난 배열을 중간에서 연결시켜주는 역할을 하도록 한다.
도 1은 종래기술에 따른 스토리지노드 형성 방법을 간략히 도시한 도면이다.
도 1을 참조하면, 소자분리막(11A)이 형성된 반도체기판(11) 상부에 복수의 게이트패턴(12)을 형성한 후, 게이트패턴(12) 각각의 양측벽에 게이트스페이서(13)를 형성한다.
이어서, 게이트패턴(12) 사이에 랜딩플러그콘택(14)을 형성한 후, 전면에 제1층간절연막(15), 제2층간절연막(16)을 적층한다.
이어서, 제2층간절연막(16)과 제1층간절연막(15)을 식각하여 스토리지노드콘택홀(도면부호 생략)을 형성한 후, 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(SNC, 17)를 형성한다.
이어서, 스토리지노드콘택플러그(SNC, 17)까지 형성된 상태에서 전면에 제3층간절연막(18)을 형성하고, 제3층간절연막(18)을 관통하여 스토리지노드콘택플러그에 연결되는 SNC2 플러그(19)를 형성한다. 이때, SNC2 플러그(19) 형성을 위해 SNC2 마스크가 필요하고, SNC2 마스크를 식각배리어로 제3층간절연막(18)을 식각하여 SNC2 콘택홀을 형성하고, SNC2 콘택홀에 SNC2 플러그(19)를 매립시킨다. 이상의 SNC2 마스크, SNC2 콘택홀 및 SNC2 플러그를 형성하는 공정을 'SNC2 공정'이라고 한다.
이어서, SNC2 플러그(19) 상에 제4층간절연막(20)을 형성한 후, 제4층간절연막(20)을 식각하여 스토리지노드가 형성될 홀을 형성하고, 이 홀 내부에 스토리지노드(SN, 21)를 형성한다.
도 1과 같이 종래기술은, 스토리지노드콘택플러그(SNC, 17)와 스토리지노드 (SN, 21) 사이에 'SNC2 플러그(19)'를 형성하여 서로 어긋난 배열을 중간에서 연결시켜주는 역할을 하도록 한다.
도 2는 종래기술에 따른 스토리지노드콘택플러그(SNC, 17), 스토리지노드(SN, 21) 및 SNC2 플러그간 연결관계를 나타낸 사진이다.
그러나, 도 1과 같은 종래기술은 'SNC2 공정'이라는 공정이 새로 삽입되므로써 임계층 마스크 스텝인 SNC2(ArF 사용) 마스크를 비롯하여 여러 공정이 추가됨에 따라 TAT(Turn Around Time) 증가 및 제조원가 상승 문제가 발생된다. 또한, 스토리지노드콘택플러그(17)와 SNC2 플러그(19) 사이에 불필요한 계면이 형성되어 콘택 저항의 증가 문제도 초래한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, SNC2 공정을 추가하지 않으면서도 스토리지노드콘택플러그와 스토리지노드를 정확히 오버랩시키고, 더불어 콘택저항 증가를 방지할 수 있는 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 랜딩콘택플러그가 형성된 반도체기판의 상부에 제1절연막을 형성하는 단계; 상기 제1절연막 상에 라인형 오픈영역을 갖는 식각배리어패턴을 형성하는 단계; 상기 식각배리어패턴 상부에 평탄화 목적의 제2절연막을 형성하는 단계; 상기 제2절연막 상에 홀형 오픈영역을 갖는 콘택마스크를 형성하는 단계; 상기 홀형 오픈영역 아래의 제2절연막과 상기 라인형 오픈영역 아래의 제1절연막을 식각하되, 상기 식각배리어패턴을 이용한 자기정렬콘택식각이 되도록 하여 상기 랜딩콘택플러그 위에서 바닥이 오픈 되는 콘택홀을 형성하는 단계; 상기 콘택홀 내부에 스토리지노드콘택플러그를 형성하는 단계; 및 상기 스토리지노드콘택플러그 상에 스토리지노드를 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 스토리지노드콘택플러그와 상기 스토리지노드는 레이아웃 상에서 동일하게 지그재그 형태로 배열하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체소자의 제조방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체기판(31)에 소자분리막(32)을 형성하여 활성영역(31A)을 정의한 후, 반도체기판(31) 상부에 복수의 게이트패턴을 형성한다. 여기서, 각 게이트패턴은 게이트산화막(33A), 게이트전극(33B) 및 게이트하드마스크질화막(33C)의 순서로 적층된 것이다.
이어서, 게이트패턴 각각의 양측벽에 게이트스페이서(34)를 형성한다. 여기서, 게이트스페이서(34)는 실리콘질화막으로 형성한다.
이어서, 게이트패턴 사이에 랜딩콘택플러그(35)를 형성한다. 이때, 랜딩콘택플러그(35)는 제1층간절연막(35A) 증착후, 게이트패턴 사이를 오픈시키는 콘택홀을 형성한 다음, 이 콘택홀에 폴리실리콘 증착후 에치백 또는 CMP(Chemical Mechanical Polishing)를 통해 형성한다.
이어서, 랜딩콘택플러그(35)를 포함한 전면에 제2층간절연막(36)과 제3층간 절연막(37)을 적층한다. 이때, 도시하지 않았지만, 제2층간절연막(36) 형성후에는 랜딩콘택플러그(35)의 일부와 연결되는 비트라인 공정이 진행되며, 제2,3층간절연막(36, 37)은 실리콘산화막(SiO2)으로 형성한다.
다음으로, 제3층간절연막(37) 상에 배리어질화막(38)을 형성한 후, 배리어질화막(38) 상에 라인형태(Line type)의 마스크(39)를 형성한다.
여기서, 배리어질화막(38)은 후속 스토리지노드콘택 식각 공정시 랜딩콘택플러그(35) 위에만 스토리지노드콘택홀의 바닥이 오픈되도록 정의해주고, 나머지 영역은 식각되지 않도록 막아주는 역할을 한다.
바람직하게, 배리어질화막(38)은 구조가 치밀하여 실리콘산화막(SiO2)과의 식각선택비가 우수한 열공정으로 증착한 질화막(Thermal nitride), 예를 들어 실리콘질화막(Si3N4)으로 형성하고, 그 두께는 스토리지노드콘택 식각 공정시 충분히 식각배리어역할을 하면서도 패터닝된 후 단차 발생을 최소화하기 위해 300∼500Å의 두께로 한다.
그리고, 라인형태의 마스크(39)는 배리어질화막(38)을 패터닝하기 위한 감광막마스크(PR Mask)로서, 이를 이용하여 제2,3층간절연막(36, 37)으로 사용된 실리콘산화막(SiO2) 위의 배리어질화막(38)만을 식각하므로 즉, 식각대상물질인 배리어질화막(38)이 상대적으로 얇은 두께(300∼500Å)여서 감광막 두께에 대한 부담(burden)은 없다. 또한, 큰 크기의 단순한 라인 패턴(Line pattern)이므로 포토 패터닝에 대한 부담도 없어서 비임계층(Non critical layer)으로 즉, CD(Critical dimension) 조절이 자유로운 마스크 작업이 용이하다.
이하, 라인형태의 마스크(39)에 의해 배리어질화막이 패터닝되고, 패터닝된 배리어질화막이 스토리지노드콘택홀에 영향을 미치므로, 라인형태의 마스크는 라인형태(Line type)의 SNC 마스크, 즉 'L-SNC 마스크(39)'라 약칭하기로 한다.
도 3b에 도시된 바와 같이, L-SNC 마스크(39)를 식각배리어로 하여 배리어질화막(38)을 식각하여 배리어질화막패턴(38A)을 형성한 후, L-SNC 마스크(39)를 스트립한다.
이때, 배리어질화막패턴(38A)은 후속 스토리지노드콘택홀이 형성될 지역을 오픈시키는 제1오픈영역(38B)을 제공한다.
상기 배리어질화막패턴(38A)을 형성하는 식각은 L-SNC 마스크(39)를 이용하여 배리어질화막(38)만을 식각하는 공정이므로, 후속 공정의 단차를 고려해서 하부의 제3층간절연막(37)은 가능한 적은 양이 손실되도록 식각타겟을 최적화해서 진행한다.
또한, 배리어질화막패턴(38A)의 FICD(Final Inspection Critical Dimension)는 후속에 형성될 스토리지노드콘택홀의 바닥 FICD에도 영향을 주기 때문에 필요에 따라 식각 레시피 조절을 통해 식각단면의 경사도(Slope)를 제어해서 FICD를 조절할 수 있다.
도 3c에 도시된 바와 같이, 배리어질화막패턴(38A)을 포함한 전면에 제4층간절연막(40)을 형성하는데, 이때, 제4층간절연막(40)은 제2,3층간절연막(36, 37)과 동일하게 실리콘산화막(SiO2)으로 형성하여 배리어질화막패턴(38A)의 제1오픈영역(38B)을 채울때까지 배리어질화막패턴(38A) 상부에 증착한다.
상기 제4층간절연막(40)은 후속 스토리지노드콘택 식각을 위한 SNC 마스크 작업시 패터닝을 용이하게 진행하기 위한 평탄화 목적으로 형성한다. 즉, 배리어질화막패턴(38A)에 의한 단차가 극복될 정도의 두께로만 증착하면 되는데, 예컨대, 1000∼1500Å 두께로 증착하며, 필요에 따라 평탄화를 위해 증착후 바로 에치백(Etch back)을 추가로 진행할 수 있다. 바람직하게, 제4층간절연막은 갭필이 유리하여 평탄화 특성이 좋은 BPSG 또는 SOD(Spin On Dielectric)를 사용하고, 증착후에 평탄화 특성을 더욱 향상시키기 위해 어닐(Anneal)을 적용할 수 있다.
이어서, 제4층간절연막(40) 상에 감광막을 이용한 홀형태(Hole type)의 SNC 마스크 즉, H-SNC 마스크(41)를 형성한다. 여기서, H-SNC 마스크(41)는 스토리지노드콘택이 매립될 스토리지노드콘택홀을 정의하기 위한 마스크로서, 스토리지노드콘택홀의 폭을 정의하는 일정 면적의 제2오픈영역(41A)을 제공한다. 제2오픈영역(41A)은 장축과 단축을 갖는 직사각형 형태의 홀(Hole) 구조로서, 장축방향에서 살펴 볼 때 제2오픈영역(41A)의 일측면(X1)은 배리어질화막패턴(38A)의 일측면에 정렬되고 제2오픈영역(41A)의 타측면(X2)은 배리어질화막패턴(38A)의 상부를 일부 오버랩(Overlap)시키는 형태이다.
따라서, H-SNC 마스크(41)에 의해 제공되는 제2오픈영역(41A)은 일정 면적의 홀 구조로 오픈된 '홀형 오픈영역'이나, 배리어질화막패턴(38A)이 제공하는 제1오 픈영역(38B)은 라인 형태의 '라인형 오픈영역'이며, 제2오픈영역(41A)의 장축방향의 폭은 제1오픈영역(38B)의 단축방향의 폭보다 더 크다.
특히, H-SNC 마스크(41)의 제2오픈영역(41A)은 후속 상부의 스토리지노드(SN)와 오버랩마진을 확보하기 위해서 스토리지노드(SN)와 동일한 레이아웃(Layout)으로 배열한다. 이는 도 4C를 참조하여 후술하기로 한다. 이와 같은 배열이 가능한 이유는 후속 스토리지노드콘택 식각 공정시 배리어질화막패턴(38A)이 랜딩콘택플러그(35) 위에서만 스토리지노드콘택홀의 바닥이 정의되도록 스크린(Screen)해주는 역할을 하기 때문이다. 따라서, H-SNC 마스크(41)는 하부에 배리어질화막패턴(38A)의 일부가 오픈되도록 패터닝한다.
도 3d에 도시된 바와 같이, H-SNC 마스크(41)를 식각배리어로 하여 제2오픈영역(41A) 아래에 노출된 막들을 식각하여 랜딩콘택플러그(35)의 표면을 개방시키는 스토리지노드콘택홀(42)을 형성한다.
스토리지노드콘택홀(42) 형성을 위한 스토리지노드콘택 식각 공정은, 먼저 제2오픈영역(41A) 아래의 제4층간절연막(40)을 식각하는데(도면부호 '①') 이때는 배리어질화막패턴(38A)의 표면에서 식각이 정지된다. 이어서, 배리어질화막패턴(38A)을 식각배리어로 제1오픈영역(38B) 아래의 제2,3층간절연막(36, 37)을 식각하여(도면부호 '②') 랜딩플러그콘택(35)의 표면을 노출시킨다.
상기 식각공정시 배리어질화막패턴(38A)에 의해 식각이 영향을 받으므로, 자기정렬콘택식각 공정의 메카니즘이 된다. 즉, H-SNC 마스크(41)에 의해서 제2오픈영역(41A)이 비록 큰 면적으로 오픈되었으나, 최종적으로 오픈되는 스토리지노드콘 택홀(42)의 바닥의 폭('BCD')은 더 작아진다. 이는 배리어질화막패턴(38A)이 존재하므로써 가능하다. 이러한 원리를 이용한 식각공정을 통상적으로 자기정렬콘택식각(SAC)이라고 부른다.
따라서, 식각레시피는 제2 내지 제4층간절연막(36, 37, 40)으로 사용된 실리콘산화막(SiO2)은 선택적으로 잘 식각하면서 배리어질화막패턴(38A)으로 사용된 실리콘질화막은 잘 식각하지 않는 SAC 케미스트리를 채택한다. 예를 들어, C5F8, C4F8, C4F6 및 CH2F2로 이루어진 그룹중에서 선택된 적어도 어느 하나(단독 사용 또는 2개 이상의 가스 조합 사용)의 가스를 사용한다. 이러한 가스를 사용하면, 폴리머가 다량 발생되어(Polymer rich) 실리콘산화막만 선택적으로 식각할 수 있다.
자세히 설명하면, 상부의 제4층간절연막(40)이 식각된 후에 배리어질화막패턴(38A)이 드러나면 배리어질화막패턴(38A)이 없는 지역의 제4층간절연막(40), 제3층간절연막(37) 및 제2층간절연막(36)은 계속 식각이 되지만 배리어질화막패턴(38A)이 식각케미스트리에 의해 고선택비를 가지므로 배리어질화막패턴(38A) 아래에서는 더이상 식각이 되지 않는다. 결과적으로 배리어질화막패턴(38A)에 의해 스토리지노드콘택홀(42)의 바닥이 랜딩콘택플러그(35) 위에만 정의되는 레이아웃이 형성된다.
한편, H-SNC 마스크(41)를 식각배리어로 하여 제2오픈영역(41A) 아래에 노출된 막들을 식각하여 랜딩콘택플러그(35)의 표면을 개방시키는 스토리지노드콘택홀(42)을 형성하는 다른 방법으로서, 스토리지노드콘택홀(42)의 상부 CD(Top Critical Dimension)와 바닥 CD(Bottom Critical Dimension)를 확대하기 위해서 실리콘산화막을 측면(Lateral) 방향으로 식각하는 습식식각(Wet etch)을 적용할 수도 있다. 이러한 습식식각시에도 배리어질화막패턴(38A)이 식각배리어 역할을 하여 스토리지노드콘택홀(42)의 바닥 CD가 작다. 바람직하게, 습식식각시 BOE(Buffered Oxide Etchant) 용액을 사용하므로써 실리콘산화막만을 선택적으로 습식식각하고, 습식식각률(wet etch rate)을 제어하기 위해 BOE 용액의 농도 및 식각시간(Dip time)을 조절한다. 위와 같은 습식식각을 이용하면, 건식식각에 비해 스토리지노드콘택홀(42)의 상부 CD(Top Critical Dimension)와 바닥 CD(Bottom Critical Dimension)를 더욱 확대할 수 있어, 후속 스토리지노드콘택플러그와 스토리지노드와의 오버랩마진을 더욱 증가시킬 수 있다.
도 3e에 도시된 바와 같이, H-SNC 마스크(41)를 제거한 후에, 스토리지노드콘택홀(42)을 매립할 때까지 전면에 폴리실리콘을 증착한다.
이어서, 제4층간절연막(40)의 표면이 드러날때까지 폴리실리콘을 에치백하여 스토리지노드콘택플러그(43)를 형성한다.
최종적으로, 스토리지노드콘택플러그(43)의 바닥(SN Bottom; SN-B)은 랜딩콘택플러그(35) 위에만 연결이 되고, 스토리지노드콘택플러그(43)의 상부(SN Top; SN-T)는 스토리지노드와 넓은 면적을 갖고 연결이 되는 구조가 된다.
스토리지노드콘택플러그(43)의 형태를 자세히 살펴보면, 상부(SN-T)의 폭이 바닥(SN-B)의 폭보다 더 큰 "『" 형태이므로, 후속 스토리지노드가 접촉되는 상부의 면적은 넓고, 랜딩콘택플러그(35)와 접촉되는 바닥의 면적은 작다.
이처럼, 스토리지노드콘택플러그(43)의 상부가 넓으면 스토리지노드와의 오버랩이 충분히 이루어지도록 하여 오버랩마진을 확보할 수 있다.
도 3f에 도시된 바와 같이, 전면에 제5층간절연막(44)을 형성한 후, SN 마스크 및 식각을 통해 스토리지노드가 형성될 홀(도면부호 생략)을 형성한다. 이후, 스토리지노드로 사용될 도전막 증착 및 분리 공정을 통해 스토리지노드콘택플러그(43)에 연결되는 스토리지노드(SN, 45)를 형성한다. 이때, 스토리지노드(45)는 도 3C의 SNC 마스크(41)에 의해 제공되는 제2오픈영역(41A)과 동일한 레이아웃을 가지며, 그 형태는 콘케이브(Concave) 구조가 될 수 있다. 한편, 스토리지노드(45) 형성후 제5층간절연막(44)을 제거하면, 실린더 구조가 된다.
따라서, 스토리지노드(45)와 접촉하는 스토리지노드콘택플러그(43) 상부와의 오버랩마진을 충분히 확보할 수 있다.
특히 후속 스토리지노드(45)의 하부와 스토리지노드콘택플러그(43)의 상부가 최대의 오버랩을 가지도록 하기 위해 스토리지노드(45)와 스토리지노드콘택플러그(43)를 동일한 지그재그(Zigzag) 형태로 배열한다(자세한 지그재그 배열은 도 4C 참조).
전술한 실시예에 따르면, 상부가 넓은 면적을 갖도록 스토리지노드콘택플러그(43)를 형성하면, 종래에 SNC와 SNC2로 분리되어 있던 공정을 하나로 합칠 수 있어 공정 단순화가 가능하다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 레이아웃 공정도이다. 여기서, 도면부호 'G'는 게이트패턴을 나타낸다.
도 4a는 배리어질화막패턴이 형성된 상태를 도시한 레이아웃이다. 그리고, 도 4b는 SNC 마스크에 의해 형성된 스토리지노드콘택홀을 도시한 레이아웃이고, 도 4c는 스토리지노드콘택플러그가 형성된 상태를 도시한 레이아웃이다.
특히, 도 4b에서, 스토리지노드콘택홀(42A, 42B)의 배열을 살펴보면, 짝수라인과 홀수라인에 배치되는 스토리지노드콘택홀의 형태가 다름을 알 수 있다. 즉, 홀수라인에 배치되는 스토리지노드콘택홀(42A)과 짝수라인에 배치되는 스토리지노드콘택홀(42B)간에 일정 간격 어긋나게 배치되는 것을 알 수 있다. 즉, 스토리지노드(45)의 하부와 스토리지노드콘택플러그(43)의 상부가 최대의 오버랩을 가지도록 하기 위해 스토리지노드(45)와 스토리지노드콘택플러그(43)를 동일한 지그재그(Zigzag) 형태로 배열한다. 즉, 레이아웃상에서 스토리지노드콘택플러그(43)를 지그재그 형태로 배열하고, 스토리지노드(45)도 지그재그 형태로 배열하며, 스토리지노드콘택플러그(43)와 스토리지노드(45)간 최대의 오버랩을 가지도록 스토리지노드콘택플러그(43)의 상부와 스토리지노드(45)의 하부를 일치시킨다.
이처럼, 어긋나게 지그재그 형태로 배열하면 스토리지노드콘택홀간 숏트를 방지할 수 있고, 이로써 스토리지노드콘택홀과 동일한 레이아웃을 갖는 스토리지노드도 이웃한 스토리지노드간 숏트를 방지할 수 있다.
한편, 상술한 실시예에서는 식각배리어 역할을 하는 물질인 배리어질화막으로 실리콘질화막을 사용하였으나, 본 발명은 배리어 물질로 SiON을 사용할 수도 있다. 여기서, SiON은 실리콘질화막과 동일하게 실리콘산화막과는 선택비를 가지면서 전도성을 갖지 않는 절연물질이다. 또한, SiON은 건식식각 및 습식식각시 모두 실 리콘산화막과는 선택비를 갖는다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 SNC 공정과 SNC2 공정을 한번에 진행하므로써 공정단계를 감소시켜 반도체 제조 원가 감소에 기여할 수 있고, 종래와 다르게 SNC 플러그와 SNC2 플러그 사이의 계면이 없으므로, 계면 사이의 저항 문제나 SNC2 낫오픈 우려가 없어서 소자의 신뢰성 향상에 기여한다.

Claims (15)

  1. 랜딩콘택플러그가 형성된 반도체기판의 상부에 제1절연막을 형성하는 단계;
    상기 제1절연막 상에 라인형 오픈영역을 갖는 식각배리어패턴을 형성하는 단계;
    상기 식각배리어패턴 상부에 평탄화 목적의 제2절연막을 형성하는 단계;
    상기 제2절연막 상에 홀형 오픈영역을 갖는 콘택마스크를 형성하는 단계;
    상기 홀형 오픈영역 아래의 제2절연막과 상기 라인형 오픈영역 아래의 제1절연막을 식각하되, 상기 식각배리어패턴을 이용한 자기정렬콘택식각이 되도록 하여 상기 랜딩콘택플러그 위에서 바닥이 오픈되는 콘택홀을 형성하는 단계;
    상기 콘택홀 내부에 스토리지노드콘택플러그를 형성하는 단계; 및
    상기 스토리지노드콘택플러그 상에 스토리지노드를 형성하는 단계
    를 포함하는 반도체소자의 제조 방법.
  2. 제1항에 있어서,
    상기 스토리지노드콘택플러그와 상기 스토리지노드는 레이아웃 상에서 동일하게 지그재그 형태로 배열하는 반도체소자의 제조 방법.
  3. 제2항에 있어서,
    상기 스토리지노드콘택플러그의 상부와 스토리지노드의 하부를 일치시키는 반도체소자의 제조 방법.
  4. 제1항에 있어서,
    상기 식각배리어패턴은, 실리콘질화막으로 형성하는 반도체소자의 제조 방법.
  5. 제4항에 있어서,
    상기 실리콘질화막은, 열공정으로 형성한 실리콘질화막으로 형성하는 반도체소자의 제조 방법.
  6. 제1항에 있어서,
    상기 식각배리어패턴은, SiON으로 형성하는 반도체소자의 제조 방법.
  7. 제1항에 있어서,
    상기 식각배리어패턴은, 300∼500Å 두께로 형성하는 반도체소자의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 랜딩콘택플러그 위에서 바닥이 오픈되는 콘택홀을 형성하는 단계는,
    상기 식각배리어패턴에 대해 고선택비를 가지면서 상기 제2산화막과 제1산화막만을 선택적으로 식각하기 위해 폴리머가 다량 발생되는 가스를 사용하는 건식식각으로 진행하는 반도체소자의 제조 방법.
  9. 제8항에 있어서,
    상기 폴리머가 다량 발생되는 가스는, C5F8, C4F8, C4F6 및 CH2F2로 이루어진 그룹중에서 선택되는 적어도 어느 하나의 가스를 사용하는 반도체소자의 제조 방법.
  10. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 랜딩콘택플러그 위에서 바닥이 오픈되는 콘택홀을 형성하는 단계는,
    상기 식각배리어패턴에 대해 고선택비를 가지면서 상기 제2산화막과 제1산화막만을 선택적으로 식각하기 위해 습식식각으로 진행하는 반도체소자의 제조 방법.
  11. 제10항에 있어서,
    상기 습식식각은, BOE 용액을 사용하는 반도체소자의 제조 방법.
  12. 제1항에 있어서,
    상기 제2절연막을 형성하는 단계는,
    상기 식각배리어패턴 상부에 제2절연막을 증착하는 단계; 및
    상기 제2절연막의 평탄화를 위해 에치백을 진행하는 단계
    로 이루어지는 반도체소자의 제조 방법.
  13. 제12항에 있어서,
    상기 제2절연막은, BPSG 또는 SOD를 사용하는 반도체소자의 제조 방법.
  14. 제13항에 있어서,
    상기 BPSG 또는 SOD 사용시 증착후에 추가로 어닐을 진행하는 반도체소자의 제조 방법.
  15. 제1항, 제12항, 제13항 또는 제14항 중 어느 한 항에 있어서,
    상기 제2절연막은 1000∼1500Å 두께로 형성하는 반도체소자의 제조 방법.
KR1020060059738A 2006-06-29 2006-06-29 지그재그 배열의 스토리지노드를 구비한 반도체소자의 제조방법 KR100709568B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060059738A KR100709568B1 (ko) 2006-06-29 2006-06-29 지그재그 배열의 스토리지노드를 구비한 반도체소자의 제조방법
US11/648,322 US7618860B2 (en) 2006-06-29 2006-12-28 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059738A KR100709568B1 (ko) 2006-06-29 2006-06-29 지그재그 배열의 스토리지노드를 구비한 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100709568B1 true KR100709568B1 (ko) 2007-04-20

Family

ID=38181851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059738A KR100709568B1 (ko) 2006-06-29 2006-06-29 지그재그 배열의 스토리지노드를 구비한 반도체소자의 제조방법

Country Status (2)

Country Link
US (1) US7618860B2 (ko)
KR (1) KR100709568B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939775B1 (ko) 2007-10-09 2010-01-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR100973266B1 (ko) 2008-01-02 2010-08-02 주식회사 하이닉스반도체 반도체 소자의 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120077505A (ko) * 2010-12-30 2012-07-10 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그 제조 방법
KR101845977B1 (ko) * 2011-11-21 2018-04-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR101883294B1 (ko) 2012-03-28 2018-07-30 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR101883327B1 (ko) 2012-03-28 2018-07-30 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP6677503B2 (ja) * 2015-12-24 2020-04-08 キヤノン株式会社 画像形成装置
CN113066761B (zh) * 2021-03-18 2022-12-27 长鑫存储技术有限公司 一种半导体器件的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040000068A (ko) * 2002-06-21 2004-01-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR20040011993A (ko) * 2002-07-31 2004-02-11 삼성전자주식회사 반도체 메모리 소자의 제조방법
KR100558036B1 (ko) 2004-12-28 2006-03-07 주식회사 하이닉스반도체 반도체메모리장치의 제조 방법
KR100587636B1 (ko) 2005-03-03 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545202B1 (ko) * 2003-10-06 2006-01-24 동부아남반도체 주식회사 캐패시터 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040000068A (ko) * 2002-06-21 2004-01-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR20040011993A (ko) * 2002-07-31 2004-02-11 삼성전자주식회사 반도체 메모리 소자의 제조방법
KR100558036B1 (ko) 2004-12-28 2006-03-07 주식회사 하이닉스반도체 반도체메모리장치의 제조 방법
KR100587636B1 (ko) 2005-03-03 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939775B1 (ko) 2007-10-09 2010-01-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US7745864B2 (en) 2007-10-09 2010-06-29 Hynix Semiconductor Inc. Semiconductor device with contact stabilization between contact plugs and bit lines and method for manufacturing the same
KR100973266B1 (ko) 2008-01-02 2010-08-02 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US7618860B2 (en) 2009-11-17
US20080003800A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
KR100709568B1 (ko) 지그재그 배열의 스토리지노드를 구비한 반도체소자의 제조방법
US6268252B1 (en) Method of forming self-aligned contact pads on electrically conductive lines
KR100618819B1 (ko) 오버레이 마진이 개선된 반도체 소자 및 그 제조방법
KR19980702854A (ko) 박막 전도성 층에 대한 개량된 반도체 접속부
US6281073B1 (en) Method for fabricating dynamic random access memory cell
KR100721185B1 (ko) 반도체 소자의 비트라인 형성방법
KR20050013830A (ko) 반도체 소자의 제조 방법
KR100326248B1 (ko) 선택적 에피택셜 성장에 의한 플러그를 구비한 사선형 셀구조의반도체 메모리장치 제조방법
KR100388477B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100578117B1 (ko) 반도체 장치의 배선 형성 방법
JP3209639B2 (ja) 半導体装置の製造方法
KR101149053B1 (ko) 반도체 소자의 스토리지노드 콘택 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100745063B1 (ko) 반도체장치의 랜딩 플러그 제조 방법
KR101061171B1 (ko) 반도체 소자의 제조방법
KR100832019B1 (ko) 반도체 소자의 스토리지노드 콘택 제조 방법
KR100331285B1 (ko) 반도체장치의 콘택홀 형성방법
KR20050094118A (ko) 반도체 소자의 제조 방법
KR20070088929A (ko) 반도체 소자 및 그 제조방법
KR20030003306A (ko) 반도체 장치의 랜딩 플러그 제조 방법
KR20040024685A (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
KR20090022680A (ko) 반도체 소자 및 그 제조방법
KR20030002892A (ko) 반도체소자의 플러그 제조 방법
KR20050002362A (ko) 반도체소자의 콘택플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee