KR100707764B1 - 전기 광학 장치, 그 구동 방법 및 전자 기기 - Google Patents

전기 광학 장치, 그 구동 방법 및 전자 기기 Download PDF

Info

Publication number
KR100707764B1
KR100707764B1 KR1020050074322A KR20050074322A KR100707764B1 KR 100707764 B1 KR100707764 B1 KR 100707764B1 KR 1020050074322 A KR1020050074322 A KR 1020050074322A KR 20050074322 A KR20050074322 A KR 20050074322A KR 100707764 B1 KR100707764 B1 KR 100707764B1
Authority
KR
South Korea
Prior art keywords
signal
scan
scan line
line driver
circuit
Prior art date
Application number
KR1020050074322A
Other languages
English (en)
Other versions
KR20060050446A (ko
Inventor
신 후지타
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060050446A publication Critical patent/KR20060050446A/ko
Application granted granted Critical
Publication of KR100707764B1 publication Critical patent/KR100707764B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/14—Solving problems related to the presentation of information to be displayed
    • G09G2340/145—Solving problems related to the presentation of information to be displayed related to small screens

Abstract

(과제) 간단한 구성으로 수직 해상도를 변환한다.
(해결 수단) 홀수행의 주사선 (112) 을 소정의 순서로 선택하는 Y 드라이버 (13) 와, 짝수행의 주사선 (112) 을 소정의 순서로 선택하는 Y 드라이버 (14) 를 구비한다. 이 중, Y 드라이버 (13) 는 클록 신호 (φL) 에 의해 전송 개시 신호 (SPL) 를 시프트함으로써, 주사선을 소정의 순서로 선택하기 위한 로직 신호를 생성하는 시프트 레지스터 (131) 와, 상기 로직 신호를 인에이블 신호 (EnL) 의 L 레벨 펄스폭으로 좁혀 주사선을 선택하는 주사 신호로서 출력하는 출력 제어 회로 (133) 를 갖는다. Y 드라이버 (14) 도 동일하다. 이 구성에 있어서 통상 해상도 모드로 하는 경우, Y 드라이버 (13 (14)) 에 서로 위상이 다른 인에이블 신호를 공급하여 홀수행 및 짝수행의 주사선을 번갈아 선택시키는 한편, 저해상도 모드인 경우, Y 드라이버 (13 (14)) 에 대략 동위상의 인에이블 신호를 공급하여 서로 인접하는 홀수행 및 짝수행의 주사선을 2 행 동시에 선택시킨다.
전기 광학 장치

Description

전기 광학 장치, 그 구동 방법 및 전자 기기{ELECTRO-OPTICAL DEVICE, METHOD OF DRIVING ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1 은 본 발명의 제 1 실시 형태에 관한 전기 광학 장치의 구성을 나타내는 블록도.
도 2 는 동일한 전기 광학 장치에서의 화소 회로의 구성을 나타내는 회로도.
도 3 은 홀수행의 주사선을 구동하는 Y 드라이버의 구성을 나타내는 도면.
도 4 는 짝수행의 주사선을 구동하는 Y 드라이버의 구성을 나타내는 도면.
도 5 는 통상 해상도 모드의 동작을 나타내는 타이밍 차트.
도 6 은 저해상도 모드의 동작을 나타내는 타이밍 차트.
도 7 은 제 1 실시 형태의 변형 동작을 나타내는 타이밍 차트.
도 8 은 본 발명의 제 2 실시 형태에서 홀수행의 주사선을 구동하는 Y 드라이버의 구성을 나타내는 도면.
도 9 는 짝수행의 주사선을 구동하는 Y 드라이버의 구성을 나타내는 도면.
도 10 은 통상 해상도 모드의 동작을 나타내는 타이밍 차트.
도 11 은 저해상도 모드의 동작을 나타내는 타이밍 차트.
도 12 는 동 전기 광학 장치를 적용한 휴대 전화의 구성을 나타내는 사시도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 전기 광학 장치 12 : 제어 회로
13, 14 : Y 드라이버 16 : X 드라이버
112 : 주사선 114 : 데이터선
100 : 화소 회로 108 : 공통 전극
118 : 화소 전극 105 : 액정
131, 141 : 시프트 레지스터 1200 : 휴대 전화
(특허 문헌 1) 일본 공개특허공보 2001-249639호 (도 4 참조)
본 발명은 전기 광학 장치에서의 표시 해상도를 변경하는 기술에 관한 것이다.
휴대 전화기 등의 전자 기기에서는 정보량의 증대에 의해 고밀도로 화상을 표시시킬 필요가 생기고, 이에 따라 표시 장치의 해상도가 해마다 높아지고 있다. 한편, 통신 설비 등에 있어서의 정보 전송 속도가 불충분한 것에 기인하여 고정세의 동화상을 전송하는 것이 곤란하기 때문에, 현재의 상황에서는 저해상도의 화상이 전송되는 경우가 있다.
여기에서, 저해상도의 화상을 고해상도의 표시 장치에서 표시시키면, 화면의 일부만을 사용한 표시가 되기 때문에, 해상도의 변환 장치가 필요하게 된다. 이러한 변환 장치는, 종래에는 DSP (Digital Signal Processor) 등이 사용되었지만, 고비용을 초래하고, 변환 처리에 지연이 발생하는 등의 문제가 있었다.
이 때문에, 주사선을 선택하기 위한 시프트 레지스터로의 클록 신호로서 변조 클록 신호를 사용함으로써, 주사선을 예를 들어 2 개씩 순서대로 선택함으로써, 수직 주사 방향의 해상도를 1/2 로 하는 기술이 제안되어 있다 (특허 문헌 1 참조).
그런데, 상기 구성에서는 저해상도의 화상을 표시하는 경우에 사용하는 변조 클록 신호는 통상의 고해상도의 화상을 표시하는 경우에 사용하는 기준 클록 신호와 비교하면, 듀티비를 다르게 할 필요가 있기 때문에, 실제로는 변조 클록 신호를 기준 클록 신호로부터 생성하거나, 또는 변조 클록 신호를 기준 클록 신호와는 별도로 생성할 필요가 있어 구성이 그 만큼 복잡화된다.
본 발명은 상기 기술한 사정을 감안하여 이루어진 것으로, 그 목적으로 하는 것은 해상도를 변환하기 위한 구성을 간편하게, 또한 간단하게 실현하는 것이 가능한 전기 광학 장치 및 전자 기기를 제공하는 것에 있다.
과제를 해결하기 위한 수단
상기 과제를 해결하기 위해, 본 발명은 복수의 주사선과 복수의 데이터선의 교차에 대응하여 형성된 화소 회로와, 복수의 주사선 중 홀수행의 것을 소정의 순서로 선택하는 제 1 주사선 구동 회로와, 복수의 주사선 중 짝수행의 것을 소정의 순서로 선택하는 제 2 주사선 구동 회로와, 선택된 주사선에 대응하는 화소 회로에 대해 화소의 계조에 대응한 데이터 신호를 데이터선을 통해 공급하는 데이터선 구동 회로를 구비하고, 상기 제 1 및 제 2 주사선 구동 회로는 주사선을 소정의 순서로 선택하기 위한 로직 신호를 클록 신호에 의한 펄스 신호의 시프트 동작에 의해 생성하는 시프트 레지스터와, 상기 로직 신호를 인에이블 신호의 펄스폭으로 좁혀 주사선을 선택하는 주사 신호로서 출력하는 출력 제어 회로를 갖는 전기 광학 장치의 구동 방법으로서, 소정의 제 1 모드인 경우, 제 1 및 제 2 주사선 구동 회로에 서로 위상이 다른 인에이블 신호를 공급하여 홀수행 및 짝수행의 주사선을 번갈아 선택시키는 한편, 상기 제 1 모드와는 다른 제 2 모드인 경우, 제 1 및 제 2 주사선 구동 회로에 대략 동위상의 인에이블 신호를 공급하고, 서로 인접하는 홀수행 및 짝수행의 주사선을 2 행 동시에 선택시키는 것을 특징으로 한다. 이 방법에 의하면, 클록 신호나 인에이블 신호의 위상 조정만으로 수직 주사 방향의 해상도를 변경할 수 있다.
본 발명에 있어서, 상기 클록 신호는 상기 제 1 및 제 2 주사선 구동 회로에, 상기 제 1 및 제 2 모드 어느 것에 있어서도 대략 동위상인 것이 바람직하다. 이 경우, 상기 인에이블 신호는 듀티비가 대략 50% 인 펄스 신호이고, 상기 제 1 모드인 경우, 제 2 주사선 구동 회로에 공급하는 인에이블 신호의 위상을 제 1 주사선 구동 회로에 공급하는 인에이블 신호의 위상에 대해 대략 180 도 시프트시키는 것으로 해도 된다.
또한, 상기 출력 제어 회로는 상기 로직 신호를 제 1 계열의 인에이블 신호 의 펄스폭으로 좁혀 제 1 계열의 주사선을 선택하는 회로군과, 상기 로직 신호를 상기 제 1 계열의 인에이블 신호와는 대략 180 도 위상이 시프트된 제 2 계열의 인에이블 신호의 펄스폭으로 좁혀 제 2 계열의 주사선을 선택하는 회로군으로 나뉘고, 상기 제 1 모드인 경우, 제 1 주사선 구동 회로에 공급하는 제 1 및 제 2 계열의 인에이블 신호의 위상과, 제 2 주사선 구동 회로에 공급하는 제 1 및 제 2 계열의 인에이블 신호의 위상을 대략 90 도 시프트하여 공급하는 한편, 상기 제 2 모드인 경우, 제 1 주사선 구동 회로에 공급하는 제 1 및 제 2 계열의 인에이블 신호의 위상과, 제 2 주사선 구동 회로에 공급하는 제 1 및 제 2 계열의 인에이블 신호의 위상을 대략 동위상으로 공급해도 된다.
또, 본 발명은 전기 광학 장치의 구동 방법 뿐만 아니라, 전기 광학 장치로서도, 또한 전자 기기로서도 개념화될 수 있다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다. 본 실시 형태에 관한 전기 광학 장치는 각종 트랜지스터나 화소 전극이 형성된 소자 기판과, 공통 전극을 갖는 투명한 대향 기판이 서로 일정한 틈을 유지하여 부착되고, 이 틈에 액정이 협지된 구성으로 되어 있다.
도 1 은 이 전기 광학 장치 (10) 의 전기적인 구성을 나타내는 블록도이다.
도면에 나타나는 바와 같이, 이 전기 광학 장치 (10) 는 제어 회로 (12), Y 드라이버 (13, 14), X 드라이버 (16) 를 가짐과 함께, 360 개의 주사선 (112) 이 가로 방향 (X 방향) 으로 연장 형성되는 한편, 480 개의 데이터선 (114) 이 세로 방향 (Y 방향) 으로 연장 형성되어 있다. 그리고, 화소 회로 (100) 가 이들 주사선 (112) 과 데이터선 (114) 의 각 교차에 대응하여 배열되어 있다. 따라서, 본 실시 형태에서 화소 회로 (100) 는 세로 360 행 × 가로 480 열의 매트릭스상으로 배열되어 표시 영역 (100a) 을 형성하게 된다.
본 실시 형태에서는 수직 해상도가 360 개가 되는 통상 해상도 모드 (제 1 모드) 와, 수직 해상도가 절반인 180 개가 되는 저해상도 모드 (제 2 모드) 의 2 개의 모드를 갖고 있고, 어느 모드로 할 것인지에 대해서는 도시하지 않은 외부 회로의 지시에 따라 제어 회로 (12) 가 제어하는 구성으로 되어 있다.
제어 회로 (12) 는 표시 영역 (100a) 에서의 수직 주사 및 수평 주사를 제어함과 함께, 수평 주사되는 1 행분의 화소의 계조를 지정하는 표시 데이터를 X 드라이버 (16) 에 공급하는 것이다. 특히, 본 실시 형태에 있어서, 제어 회로 (12) 는 Y 드라이버 (13) 에 대해서는 전송 개시 신호 (SPL) 와, 클록 신호 (φL) 및 그 반전 클록 신호 (φLinv) 와, 인에이블 신호 (EnL) 를 각각 공급하고, Y 드라이버 (14) 에 대해서는 전송 개시 신호 (SPR) 와, 클록 신호 (φR) 및 그 반전 클록 신호 (φRinv) 와, 인에이블 신호 (EnR) 를 각각 공급한다.
여기에서, 전송 개시 신호 (SPL, SPR) 는 도 5 및 도 6 에 나타나는 바와 같이, 수직 주사 기간의 개시시에 H 레벨이 되는 펄스이다. 클록 신호 (φL) 및 반전 클록 신호 (φLinv) 는 1 수평 주사 기간의 2 배의 주기를 가지며, 도 5 및 도 6 에 나타나는 바와 같이 듀티비가 50% 로서 서로 논리 반전의 관계에 있다. 또한, 클록 신호 (φR) 및 반전 클록 신호 (φRinv) 에 대해서도 1 수평 주사 기간 의 2 배의 주기를 가지며, 도 5 및 도 6 에 나타나는 바와 같이 듀티비가 50% 로서 서로 논리 반전의 관계에 있다.
본 실시 형태에서는 전송 개시 신호 (SPL, SPR) 는 모드에 관계없이 서로 동일한 신호이지만, Y 드라이버 (13, 14) 에 따로따로 공급하기 위해 편의적으로 나누고 있다. 클록 신호 (φL 및 φR) (반전 클록 신호 (φLinv 및 φRinv)) 에 대해서도 모드에 관계없이 서로 동일한 신호이지만, Y 드라이버 (13, 14) 에 따로따로 공급하기 위해 편의적으로 나누고 있다.
인에이블 신호 (EnL) 는 클록 신호 (φL) 의 2 배의 주파수를 가짐과 함께, 듀티비가 50% 인 신호로서, 통상 해상도 모드에서는 도 5 에 나타나는 바와 같이, 클록 신호 (φL) (반전 클록 신호 (φLinv)) 의 논리 레벨이 천이된 직후에 L 레벨이 되고, 그 후 H 레벨이 되는 관계를 갖는 신호로서, 저해상도 모드이어도 도 6 에 나타나는 바와 같이 변화되지 않는다.
인에이블 신호 (EnR) 는 통상 해상도 모드에서는 도 5 에 나타나는 바와 같이 인에이블 신호 (EnL) 가 논리 반전된 신호이지만, 저해상도 모드에서는 도 6 에 나타나는 바와 같이 인에이블 신호 (EnL) 와 동일한 신호가 된다.
설명을 도 1 로 되돌리면, Y 드라이버 (제 1 주사선 구동 회로 ; 13) 는 상세한 것에 대해서는 후술하지만, 위로부터 세어 홀수 (1, 3, 5, …, 359) 행째의 주사선 (112) 을 모드에 따라 소정의 순서로 선택하는 것이다. Y 드라이버 (제 2 주사선 구동 회로 ; 14) 에 대해서도 상세한 것을 후술하지만, 위로부터 세어 짝수 (2, 4, 6, …, 360) 행째의 주사선 (112) 을 모드에 따라 소정의 순서로 선택하 는 것이다.
X 드라이버 (16) 는 선택된 주사선 (112) 에 위치하는 화소 1 행분의 표시 데이터를 액정을 구동하는데 적합한 전압의 데이터 신호로 변환하고, 각각 데이터선 (114) 을 통해 화소 회로 (100) 에 공급하는 것이다. 여기에서, 1 열째로부터 480 열째까지의 데이터선 (114) 에 공급되는 데이터 신호를 도 1 에서 각각 X-1, X-2, X-3, …, X-480 이라고 표기하고 있다.
다음으로, 화소 회로 (100) 의 구성에 대하여 도 2 를 참조하여 설명한다.
이 도면에 나타나는 바와 같이, 화소 회로 (100) 에서는 n 채널형 TFT (박막 트랜지스터 ; 116) 의 소스가 데이터선 (114) 에 접속됨과 함께, 드레인이 화소 전극 (118) 에 접속되는 한편, 게이트가 주사선 (112) 에 접속되어 있다.
또한, 화소 전극 (118) 에 대향하도록 공통 전극 (108) 이 전체 화소에 대해 공통으로 형성됨과 함께, 본 실시 형태에서는 시간적으로 일정한 전압 (LCcom) 이 인가된다. 그리고, 이들 화소 전극 (118) 과 공통 전극 (108) 사이에 액정층 (105) 이 협지되어 있다. 이 때문에, 화소마다 화소 전극 (118), 공통 전극 (108) 및 액정층 (105) 으로 이루어지는 액정 용량이 구성되게 된다.
특별히 도시하지는 않지만, 양 기판의 각 대향면에는 액정 분자의 장축 방향이 양 기판 사이에서 예를 들어 약 90 도 연속적으로 비틀어지도록 러빙 처리된 배향막이 각각 형성되는 한편, 양 기판의 각 배면측에는 배향 방향에 따른 편광자가 각각 형성된다.
화소 전극 (118) 과 공통 전극 (108) 사이를 통과하는 광은 액정 용량에 인가되는 전압 실효치가 제로이면, 액정 분자의 비틀림에 따라 약 90 도 선광 (旋光) 하는 한편, 당해 전압 실효치가 커짐에 따라 액정 분자가 전계 방향으로 기우는 결과, 그 선광성이 소실된다. 이 때문에, 예를 들어 투과형에 있어서, 입사측과 배면측에 배향 방향에 맞춰 편광축이 서로 직교하는 편광자를 각각 배치시키면, 당해 전압 실효치가 제로에 가까우면, 광의 투과율이 최대가 되어 백색 표시가 되는 한편, 전압 실효치가 커짐에 따라 투과하는 광량이 감소하고, 결국은 투과율이 최소인 흑색 표시가 된다 (노멀리 화이트 모드).
또한, TFT (116) 를 통한 액정 용량으로부터의 전하 리크의 영향을 적게 하기 위해, 축적 용량 (109) 이 화소마다 형성되어 있다. 이 축적 용량 (109) 의 일단은 화소 전극 (118) (TFT (116) 의 드레인) 에 접속되는 한편, 그 타단은 전체 화소에 걸쳐, 예를 들어 전원의 저위측 전위 (Vss) 에 공통 접지되어 있다.
또, 화소 회로 (100) 에서의 TFT (116) 는 Y 드라이버 (13, 14) 나 X 드라이버 (16) 를 구성하는 트랜지스터와 공통의 제조 프로세스로 형성되어 장치 전체의 소형화나 저비용화에 기여하고 있다.
여기에서, 홀수행째의 주사선 (112) 을 구동하는 Y 드라이버 (13) 의 구성에 대하여 도 3 을 참조하여 설명한다.
이 도면에 나타나는 바와 같이, Y 드라이버 (13) 는 시프트 레지스터 (131) 와, 출력 제어 회로 (133) 와, 레벨 시프터ㆍ버퍼 회로군 (135) 을 갖는다.
이 중, 시프트 레지스터 (131) 는 홀수단의 전송 회로 (1310) 와 짝수단의 전송 회로 (1320) 를 번갈아 주사선 (112) 의 총수의 반수인 「180」 보다 「1」 많은 「181」 단으로 다단 접속되어 제 1 단째의 전송 회로 (1310) 에 전송 개시 신호 (SPL) 가 입력 신호로서 공급되는 구성으로 되어 있다.
홀수단의 전송 회로 (1310) 는 클록 신호 (φL) 가 H 레벨 (반전 클록 신호 (φLinv) 가 L 레벨) 이면, 입력 신호를 정전 출력하는 한편, 클록 신호 (φL) 가 L 레벨 (반전 클록 신호 (φLinv) 가 H 레벨) 로 변화되면, 당해 변화 직전의 출력 신호를 래치하여 출력하는 것이다.
한편, 짝수단의 전송 회로 (1320) 는 클록 신호 (φL) 가 L 레벨 (반전 클록 신호 (φLinv) 가 H 레벨) 이면, 입력 신호를 정전 출력하는 한편, 클록 신호 (φL) 가 H 레벨 (반전 클록 신호 (φLinv) 가 L 레벨) 로 변화되면, 당해 변화 직전의 출력 신호를 래치하여 출력하는 것이다.
여기에서, 편의적으로 제 1 단째, 제 2 단째, 제 3 단째, …, 제 181 단째의 전송 회로 (1310) (또는 1320) 의 출력 신호를 각각 PL1, PL2, PL3, …, PL181 로 표기한다.
이러한 시프트 레지스터 (131) 에 있어서, 전송 개시 신호 (SPL) 가 수직 주사 기간의 최초에 H 레벨이 되면, 도 5 및 도 6 에 나타나는 바와 같이, 신호 (PL1) 는 클록 신호 (φL) 가 H 레벨이 되었을 때 (반전 클록 신호 (φLinv) 가 L 레벨이 되었을 때) 부터 클록 신호 (φL) 의 1 주기분만 H 레벨이 되고, 이하, 신호 (PL2, PL3, …, PL181) 는 당해 신호 (PL1) 에 대해 클록 신호 (φL) 의 반주기씩 순서대로 시프트되어 출력된다.
출력 제어 회로 (133) 는 도 3 에 나타나는 바와 같이, NAND 회로 (1331) 와 NOR 회로 (1332) 의 세트가 홀수행의 주사선 (112) 과 1 대 1 로 대응하도록 형성되어 있다. 이 중, 위로부터 세어 i 행째의 주사선 (112) 에 대응하는 NAND 회로 (1331) 는 시프트 레지스터 (131) 에서의 제 ｛(i＋1)/2｝ 단째의 전송 회로에 의한 출력 신호와, 그 다음단인 [｛(i＋1)/2｝＋1] 단째의 전송 회로에 의한 출력 신호의 부정 논리곱을 구하여 신호 (QLi) 로서 출력하는 것이다. 여기에서, i 는 주사선 (112) 의 행을 특정하지 않은 경우에 설명하기 위한 편의적인 것이고, 1 ≤ i ≤ 360 을 만족하는 정수인데, 홀수행의 주사선 (112) 을 구동하는 Y 드라이버 (13) 에서는 i 는 홀수이다.
예를 들어, 7 행째의 주사선 (112) 에 대응하는 NAND 회로 (1331) 는 i = 7 이기 때문에, 제 4 단째의 전송 회로 (1320) 에 의한 출력 신호 (PL4) 와, 제 5 단째의 전송 회로 (1310) 에 의한 출력 신호 (PL5) 의 부정 논리곱 신호를 구하여 신호 (QL7) 로서 출력한다.
또한, i 행째의 주사선 (112) 에 대응하는 NOR 회로 (1332) 는 쌍을 이루는 NAND 회로 (1331) 에 의한 출력 신호와 인에이블 신호 (EnL) 의 부정 논리합을 구하는 것이다.
레벨 시프터ㆍ버퍼 회로군 (135) 은 레벨 시프터 (1351) 와 인버터 회로군 (1352) 의 세트가 홀수행의 주사선 (112) 과 1 대 1 로 대응하도록 형성되어 있다. 이 중 레벨 시프터 (1351) 는 저진폭의 논리 신호를 고진폭의 논리 신호로 변환하는 것이고, 인버터 회로군 (1352) 은 짝수개 다단 접속되어 레벨 시프터 (1351) 에 의한 고진폭 논리 신호의 구동 능력을 차례로 높여 주사 신호로서 공급하는 것이다.
여기에서, 고진폭 신호의 H 레벨이 전압 Vdd 이고, 고진폭 신호의 L 레벨이 전압 Vss 이다. 또한, 여기에서 i 행째의 주사 신호를 편의적으로 Y- i 로 표기하면, 홀수행의 주사 신호 (Y-i) 의 논리 레벨은 i 행째에 있어서의 NOR 회로 (1332) 의 부정 논리합 신호와 동일하게 된다.
짝수째의 주사선 (112) 을 구동하는 Y 드라이버 (14) 는 도 4 를 참조해도 알 수 있는 바와 같이, Y 드라이버 (13) 를 표시 영역 (100a) 을 중심으로 하여 좌우 대칭으로 되어 있다.
즉, Y 드라이버 (14) 는 시프트 레지스터 (141) 와, 출력 제어 회로 (143) 와, 레벨 시프터ㆍ버퍼 회로군 (145) 을 가지며, 이 중 시프트 레지스터 (141) 는 시프트 레지스터 (131) 와 마찬가지로, 홀수단의 전송 회로 (1410) 와 짝수단의 전송 회로 (1420) 를 번갈아 주사선 (112) 의 총수의 반수인 「180」 보다 「1」 많은 「181」 단으로 다단 접속되어 제 1 단째의 전송 회로 (1410) 에 전송 개시 신호 (SPR) 가 입력 신호로서 공급되는 구성으로 되어 있다.
편의적으로 제 1 단째, 제 2 단째, 제 3 단째, …, 제 181 단째의 전송 회로 (1410) (또는 1420) 의 출력 신호를 각각 PR1, PR2, PR3, …, PR181 로 표기한다. 이러한 시프트 레지스터 (141) 에 있어서, 전송 개시 신호 (SPR) 가 수직 주사 기간의 최초에 H 레벨이 되면, 마찬가지로 도 5 및 도 6 에 나타나는 바와 같이, 신호 (PR1) 는 클록 신호 (φR) 가 H 레벨이 되었을 때 (반전 클록 신호 (φRinv) 가 L 레벨이 되었을 때) 부터 클록 신호 (φR) 의 1 주기분만 H 레벨이 되고, 이하, 신호 (PR2, PR3, …, PR181) 는 당해 신호 (PR1) 에 대해 클록 신호 (φR) 의 반주기씩 순서대로 시프트되어 출력된다.
출력 제어 회로 (143) 는 도 4 에 나타나는 바와 같이, NAND 회로 (1431) 와 NOR 회로 (1432) 의 세트가 짝수행의 주사선 (112) 과 1 대 1 로 대응하도록 형성되어 있다. 이 중, 위로부터 세어 i 행째의 주사선 (112) 에 대응하는 NAND 회로 (1431) 는 시프트 레지스터 (141) 에 있어서의 제 (i/2) 단째의 전송 회로에 의한 출력 신호와, 그 다음단인 ｛(i/2)＋1｝ 단째의 전송 회로에 의한 출력 신호와의 부정 논리곱을 구하여 신호 (QRi) 로서 출력하는 것이다. 짝수행의 주사선 (112) 을 구동하는 Y 드라이버 (14) 의 설명이기 때문에 i 는 짝수이다.
예를 들어, 8 행째의 주사선 (112) 에 대응하는 NAND 회로 (1431) 는 i = 8 이기 때문에, 제 4 단째의 전송 회로 (1420) 에 의한 출력 신호 (PR4) 와, 제 5 단째의 전송 회로 (1410) 에 의한 출력 신호 (PR5) 의 부정 논리곱 신호를 구하여 신호 (QR8) 로서 출력한다.
또한, i 행째의 주사선 (112) 에 대응하는 NOR 회로 (1432) 는 쌍을 이루는 NAND 회로 (1431) 에 의한 출력 신호와 인에이블 신호 (EnR) 의 부정 논리합을 구하는 것이다.
레벨 시프터ㆍ버퍼 회로군 (145) 은 레벨 시프터 (1451) 와 인버터 회로군 (1452) 의 세트가 짝수행의 주사선 (112) 과 1 대 1 로 대응하도록 형성되고, 인버터 회로군 (1452) 의 출력 신호가 짝수행째의 주사 신호로서 공급된다. 그리고, Y 드라이버 (14) 에서는 짝수행의 주사 신호 (Y-i) 의 논리 레벨이 i 행째에 있어서의 NOR 회로 (1432) 의 부정 논리합 신호와 동일하게 된다.
다음으로, 전기 광학 장치 (10) 의 동작에 대하여 Y 드라이버 (13, 14) 를 중심으로 설명한다.
제어 회로 (12) 는 통상 해상도 모드로 하는 경우, 인에이블 신호 (EnL) 와 인에이블 신호 (EnR) 가 서로 배타적 논리가 되도록, 즉 위상이 180 도 시프트된 관계가 되도록 하여 인에이블 신호 (EnL) 를 Y 드라이버 (13) 에, 인에이블 신호 (EnR) 를 Y 드라이버 (14) 에 각각 공급한다.
이에 의해, Y 드라이버 (13) 의 출력 제어 회로 (133) 에 있어서, 홀수 i 행째의 NAND 회로 (1331) 는 도 5 에 나타나는 바와 같이, 시프트 레지스터 (131) 에 있어서의 제 ｛(i＋1)/2｝ 단째의 전송 회로에 의한 출력 신호 (PL(i＋1)/2) 와, 그 다음단인 [｛(i＋1)/2｝＋1] 단째의 전송 회로에 의한 출력 신호 (PL｛(i＋1)/2｝＋1) 의 정논리곱을 신호 (QLi) 로서 출력하기 때문에, 각 단의 전송 회로 (1310, 1320) 에 의한 출력 신호 중 서로 인접하는 것끼리에 의한 H 레벨 펄스의 중복 부분이 NAND 회로 (1331) 에 의해 L 레벨 펄스로서 구해진다.
또한, i 행째의 NOR 회로 (1332) 는 동일 i 행의 NAND 회로 (1331) 의 신호와 인에이블 신호 (EnL) 가 모두 L 레벨이 되었을 때만 H 레벨이 되는 신호를 출력한다. 이에 의해, NAND 회로 (1331) 에 의해 구해진 L 레벨 펄스가 인에이블 신호 (EnL) 의 L 레벨 펄스의 폭으로 좁혀짐과 함께 반전되어 H 레벨 펄스가 되고, 이들이 각각 레벨 시프터ㆍ버퍼 회로군 (135) 에 의해 고진폭 변환 및 버퍼링을 거쳐 주사 신호 (Y-1, Y-3, Y-5, …, Y-359) 로서 출력된다.
한편, Y 드라이버 (14) 의 출력 제어 회로 (143) 에 있어서, 짝수 i 행째의 NAND 회로 (1431) 는 시프트 레지스터 (131) 에 있어서의 제 (i/2) 단째의 전송 회로에 의한 출력 신호 (PRi /2) 와, 그 다음단인 ｛(i/2)＋1｝ 단째의 전송 회로에 의한 출력 신호 (PR(i/2)＋1) 의 정논리곱을 신호 (QRi) 로서 출력하기 때문에, 각 단의 전송 회로 (1410, 1420) 에 의한 출력 신호 중 서로 인접하는 것끼리에 의한 H 레벨 펄스의 중복 부분이 NAND 회로 (1431) 에 의해 L 레벨 펄스로서 구해진다.
또한, i 행째의 NOR 회로 (1432) 는 동일 i 행의 NAND 회로 (1431) 의 신호와 인에이블 신호 (EnR) 가 모두 L 레벨이 되었을 때만 H 레벨이 되는 신호를 출력한다. 이에 의해, NAND 회로 (1431) 에 의해 구해진 L 레벨 펄스가 인에이블 신호 (EnR) 의 L 레벨 펄스의 폭으로 좁혀짐과 함께 반전되어 H 레벨 펄스가 되고, 이들이 각각 레벨 시프터ㆍ버퍼 회로군 (145) 에 의해 고진폭 변환 및 버퍼링을 거쳐 주사 신호 (Y-2, Y-4, Y-6, …, Y-360) 로서 출력된다.
Y 드라이버 (13) 에 있어서의 시프트 레지스터 (131) 와, Y 드라이버 (14) 에 있어서의 시프트 레지스터 (141) 에서는 클록 신호 및 전송 개시 신호가 동일하기 때문에, 각 단에서의 전송 회로의 출력 신호 (PL1, PL2, PL3, …, PL181 과 PR1, PR2, PR3, …, PR181) 는 도 5 에 나타나는 바와 같이 동일 파형이 되지만, 인에이블 신호 (EnR) 는 인에이블 신호 (EnL) 에 대해 반주기분만 지연되고 있기 때문에, 주사 신호 (Y-2, Y-4, …, Y-360) 도 각각 주사 신호 (Y-1, Y-3, …, Y-359) 에 대해 인에이블 신호 (EnL) 의 반주기분만 지연된다.
이 때문에, 통상 해상도 모드에 있어서, 주사선 (112) 은 홀수행, 짝수행 번갈아, 상세하게는 제 1, 2, 3, 4, …, 359, 360 행째의 순서로 선택되어 가게 된다. 따라서, 본 실시 형태에 있어서 통상 해상도 모드에서는 동일열에서 본 경우, 행마다 다른 데이터 신호가 기입되기 때문에, 수직 해상도는 360 개가 된다.
여기에서, 통상 해상도 모드인 경우, 어떤 주사선 (112) 이 선택되고, 그 주사 신호가 H 레벨이 되었을 때, 당해 선택 주사선 (112) 에 위치하는 화소 회로 (100) 에 있어서 TFT (116) 가 온되기 때문에, 데이터 신호의 전압이 화소 전극 (118) 에 기입된다. 그 후, 당해 주사선의 선택 상태가 해제되어 TFT (116) 가 오프가 되어도, 용량성 때문에 화소 전극 (118) 에 인가된 전압이 유지되기 때문에, 액정 소자에는 화소 전극 (118) 에 기입된 데이터 신호의 전압과 공통 전극 (108) 에 인가된 전압의 차로 정해지는 전압 실효치에 따라 투과 광량이 정해진다. 이 기입 동작이 주사선 (112) 을 순서대로 1 개씩 선택함으로써, 즉 수직 주사함으 로써 모든 화소 회로 (100) 에 대해 실행하면, 표시 영역 (100a) 에서 소정의 표시가 행해지게 된다.
한편, 제어 회로 (12) 는 저해상 모드로 하는 경우, 인에이블 신호 (EnL) 와 인에이블 신호 (EnR) 가 서로 동일 논리로, 즉 위상을 일치시킨 관계로 인에이블 신호 (EnL) 를 Y 드라이버 (13) 에, 인에이블 신호 (EnR) 를 Y 드라이버 (14) 에 각각 공급한다.
Y 드라이버 (13) 에 있어서의 시프트 레지스터 (131) 와, Y 드라이버 (14) 에 있어서의 시프트 레지스터 (141) 에서는 저해상도 모드이어도, 통상 해상도 모드와 동일한 클록 신호 및 전송 개시 신호가 공급되기 때문에, 각 단에 있어서의 전송 회로의 출력 신호 (PL1, PL2, PL3, …, PL181 과 PR1, PR2, PR3, …, PR181) 는 각각 도 6 에 나타나는 바와 같이, 통상 해상도 모드와 동일 파형이 되고, 따라서, 부정 논리곱 신호 (QL1, QL3, QL5, …, QL359) 와, 부정 논리곱 신호 (QR2, QR4, QR6, …, QR360) 에 대해서도 동 도면에 나타나는 바와 같이, 각각 인접하는 것끼리 (예를 들어, 1 행째 및 2 행째, 3 행째 및 4 행째) 가 동일 파형이 된다.
여기에서, 저해상도 모드에서는, 인에이블 신호 (EnR) 는 인에이블 신호 (EnL) 와 동일 신호이다. 이 때문에, 부정 논리곱 신호 (QL1, QL3, QL5, …, QL359) 를 인에이블 신호 (EnL) 의 L 레벨 펄스로 잘라내어 반전시킨 주사 신호 (Y-1, Y-3, Y-5, …, Y-359) 와, 부정 논리곱 신호 (QR2, QR4, QR6, …, QR360) 를 인에이블 신호 (EnR) 의 L 레벨 펄스로 잘라내어 반전시킨 주사 신호 (Y-2, Y-4, Y-6, …, Y-360) 는 각각 인접하는 것끼리가 동일 파형이 된다.
이 때문에, 저해상도 모드에서는, 주사선 (112) 은 홀수행과 그에 계속되는 짝수행이 동시에 2 개씩 선택되어 가게 된다. 즉, 동일열에서 본 경우, 홀수행과 그에 계속되는 짝수행의 화소 회로 (100) 에서는 동일한 데이터 신호가 기입되므로, 저해상도 모드에 있어서의 수직 해상도는 180 개가 되어 통상 해상도 모드에서의 360 개의 절반이 된다.
따라서, 본 실시 형태에 의하면, 통상 해상도 모드이어도 저해상도 모드이어도, Y 드라이버 (14) 에 공급하는 클록 신호 (φR) 및 반전 클록 신호 (φRinv) 는 Y 드라이버 (13) 에 공급하는 클록 신호 (φL) 및 반전 클록 신호 (φLinv) 와 조금도 변함은 없다. 또한, 인에이블 신호 (EnR) 는 저해상도 모드이면 인에이블 신호 (EnL) 와 동일 신호이고, 고해상도 모드이어도 논리 반전의 관계이다. 따라서, 본 실시 형태에 의하면, 해상도를 변환시킬 때에도 클록 신호나 인에이블 신호를 별도로 생성하지 않아도 되므로, 구성의 복잡화를 피하는 것이 가능해진다.
또, 제 1 실시 형태에서는 통상 해상도 모드에 있어서, 클록 신호 (φL) (반전 클록 신호 (φLinv)) 및 전송 개시 신호 (SPL) 에 대해 각각 클록 신호 (φR) (반전 클록 신호 (φRinv)) 및 전송 개시 신호 (SPR) 를 동위상으로 하였다. 이것에 한정되지 않고, 도 7 에 나타나는 바와 같이, 통상 해상도 모드에 있어서, 클록 신호 (φL) (반전 클록 신호 (φLinv)) 및 전송 개시 신호 (SPL) 에 대해 각각 클록 신호 (φR) (반전 클록 신호 (φRinv)) 및 전송 개시 신호 (SPR) 를 90 도 지연시킨 구성으로 해도 된다. 이 구성으로 해도 제 1 실시 형태와 동일한 효과를 얻을 수 있다.
다음으로, 제 2 실시 형태에 대하여 설명한다. 이 제 2 실시 형태에 관한 전기 광학 장치 (10) 는 Y 드라이버 (13, 14) 의 일부가 제 1 실시 형태와 다른 것이다. 상세하게는, Y 드라이버 (13) 에 대해서는 도 8 에 나타나는 바와 같이, 시프트 레지스터 (131) 에서의 전송 회로 (1310, 1320) 의 단수가 주사선 (112) 의 총수의 반수인 「180」 과 동수로 되어 있다. 또한, 출력 제어 회로 (133) 는 주사선 (112) 과 1 대 1 로 대응하는 AND 회로 (1336) 를 가지며, 홀수단째의 전송 회로 (1310) 에 의한 출력 신호와, 제 1 계열의 인에이블 신호 (EnL1) 의 부정 신호의 논리곱 신호가 구해지는 한편, 짝수단째의 전송 회로 (1320) 에 의한 출력 신호와, 제 2 계열의 인에이블 신호 (EnL2) 의 부정 신호의 논리곱 신호가 구해지고, 각각 레벨 시프터ㆍ버퍼 회로군 (135) 의 레벨 시프터 (1351) 에 공급되는 구성으로 되어 있다.
또, Y 드라이버 (14) 에 대해서는 도 9 에 나타나는 바와 같이, Y 드라이버 (13) 를 표시 영역 (100a) 을 사이에 두고 좌우 대칭으로 한 구성으로 되어 있고, 제 1 계열의 인에이블 신호 (EnL1) 및 제 2 계열의 인에이블 신호 (EnL2) 대신에, 제 1 계열의 인에이블 신호 (EnR1) 및 제 2 계열의 인에이블 신호 (EnR2) 가 각각 공급되어 있다.
제 2 실시 형태에 있어서, 통상 해상도 모드로 하는 경우, 제어 회로 (12) 는 제 1 계열의 인에이블 신호 (EnL1) 로서 다음과 같은 신호를 Y 드라이버 (13) 에 공급한다. 즉, 제 1 계열의 인에이블 신호 (EnL1) 는 도 10 에 나타나는 바와 같이, 클록 신호 (φL) 의 각 상승으로부터 클록 신호 (φL) 의 H 레벨 펄스의 절반 기간 (즉, 클록 신호 (φL) 의 1/4 주기) 만 L 레벨이 되는 신호이다. 또한, 제어 회로 (12) 는 이러한 제 1 계열의 인에이블 신호 (EnL1) 를 클록 신호 (φL) 의 반주기분만 지연시켜 제 2 계열의 인에이블 신호 (EnL2) 로서 Y 드라이버 (13) 에 공급한다. 또한, 제어 회로 (12) 는 제 1 계열의 인에이블 신호 (EnL1) 를 클록 신호 (φL) 의 1/4 주기분 (즉, 제 1 계열의 인에이블 신호 (EnL1) 의 L 레벨 펄스 기간) 만 지연시켜 제 1 계열의 인에이블 신호 (EnR1) 로서 Y 드라이버 (14) 에 공급한다. 마찬가지로, 제어 회로 (12) 는 제 2 계열의 인에이블 신호 (EnL2) 를 클록 신호 (φL) 의 1/4 주기분만 지연시켜 제 2 계열의 인에이블 신호 (EnR2) 로서 Y 드라이버 (14) 에 공급한다.
한편, 제 2 실시 형태에 있어서, 저해상도 모드로 하는 경우, 도 11 에 나타나는 바와 같이, 제어 회로 (12) 는 Y 드라이버 (13) 에 공급하는 제 1 계열의 인에이블 신호 (EnL1) 및 제 2 계열의 인에이블 신호 (EnL2) 에 대해서는 통상 해상도 모드로 하는 경우에도 변경되지 않는다. 단, 저해상도 모드로 하는 경우, 제어 회로 (12) 는 Y 드라이버 (14) 에 공급하는 제 1 계열의 인에이블 신호 (EnR1) 및 제 2 계열의 인에이블 신호 (EnR2) 에 대해서는 Y 드라이버 (13) 에 공급하는 제 1 계열의 인에이블 신호 (EnL1) 및 제 2 계열의 인에이블 신호 (EnL2) 와 각각 동일하게 한다.
이 제 2 실시 형태에 대해서도 제 1 실시 형태와 마찬가지로, 통상 해상도 모드에서는 도 10 에 나타나는 바와 같이, 주사선 (112) 이 홀수행ㆍ짝수행 번갈아 제 1, 2, 3, 4, …, 359, 360 행째의 순서로 선택되어 가기 때문에, 수직 해상도는 360 개가 되고, 또한 저해상도 모드에서는 도 11 에 나타나는 바와 같이, 주사선 (112) 이 홀수행과 그에 계속되는 짝수행이 동시에 2 개씩 선택되어 가기 때문에, 저해상도 모드에 있어서의 수직 해상도는 180 개가 되어 통상 해상도 모드에 있어서의 360 개의 절반이 된다.
따라서, 이 제 2 실시 형태에 있어서도, 해상도의 변환에 관계없이 클록 신호 (φR) (반전 클록 신호 (φRinv)) 를 클록 신호 (φL) (반전 클록 신호 (φLinv)) 와 동일한 것을 사용할 수 있다. 또한, 통상 해상도 모드에 있어서, Y 드라이버 (14) 에 공급하는 제 1 계열의 인에이블 신호 (EnR1) 및 제 2 계열의 인에이블 신호 (EnR2) 에 대해서는 Y 드라이버 (13) 에 공급하는 제 1 계열의 인에이블 신호 (EnL1) 및 제 2 계열의 인에이블 신호 (EnL2) 를 클록 신호 (φL) 의 1/4 만 지연시킨 것이면 된다. 이 때문에, 제 2 실시 형태에 있어서도 제 1 실시 형태와 마찬가지로, 해상도를 변환할 때 클록 신호나 인에이블 신호를 별도로 생성하지 않아도 되므로, 구성의 복잡화를 피하는 것이 가능해진다.
또, 제 1 실시 형태에서는 저해상도 모드에 있어서, 인에이블 신호 (EnL (EnR)) 를 항상 L 레벨로 하고, NOR 회로 (1332 (1432)) 의 부정 논리합 신호가 그대로 레벨 시프터ㆍ버퍼 회로군 (135) 에 공급되는 구성으로 해도 된다. 이 구성에 의하면, 홀수행 및 그에 계속되는 짝수행의 선택 기간을 2 배로 연장시키는 것이 가능하다.
마찬가지로, 제 2 실시 형태에서도 저해상도 모드에 있어서, 제 1 계열의 인에이블 신호 (EnL1 (EnR1)) 를 반전 클록 신호 (φLinv (φRinv)) 와 동일 파형으로 하고, 제 2 계열의 인에이블 신호 (EnL2 (EnR2)) 를 클록 신호 (φL (φR)) 와 동일 파형으로 하면, 홀수행 및 그에 계속되는 짝수행의 선택 기간을 2 배로 연장시키는 것이 가능하다.
상기 기술한 각 실시 형태에서는 기본적으로 정논리 회로로 구성했지만, 부논리 회로로 구성해도 된다. 또, 각 실시 형태에 있어서는, 공통 전극 (108) 과 화소 전극 (118) 의 전압 실효치가 작은 경우에 백색 표시를 행하는 노멀리 화이트 모드로 설명했지만, 흑색 표시를 행하는 노멀리 블랙 모드로 해도 된다.
또, 실시 형태에서는 액정으로서 TN 형을 사용했지만, BTN (Bi-stable Twisted Nematic) 형ㆍ강유전형 등의 메모리성을 갖는 쌍안정형이나, 고분자 분산형, 나아가서는 분자의 장축 방향과 단축 방향에서 가시광의 흡수에 이방성을 갖는 염료 (게스트) 를 일정한 분자 배열의 액정 (호스트) 에 용해하여 염료 분자를 액정 분자와 평행하게 배열시킨 GH (게스트 호스트) 형 등의 액정을 사용해도 된다.
또한, 전압 무인가시에는 액정 분자가 양 기판에 대해 수직 방향으로 배열되는 한편, 전압 인가시에는 액정 분자가 양 기판에 대해 수평 방향으로 배열된다는 수직 배향 (호메오트로픽 배향) 의 구성으로 해도 되고, 전압 무인가시에는 액정 분자가 양 기판에 대해 수평 방향으로 배열되는 한편, 전압 인가시에는 액정 분자가 양 기판에 대해 수직 방향으로 배열된다는 평행 (수평) 배향 (호모지니어스 배 향) 의 구성으로 해도 된다. 이와 같이, 본 발명에서는 액정이나 배향 방식으로서 여러 가지의 것에 적용하는 것이 가능하다.
이상에서는 액정 장치에 대하여 설명했지만, 본 발명은 이것에 한정되지 않고, 예를 들어 EL (Electronic Luminescence) 소자, 전자 방출 소자, 전기 영동 소자, 디지털 미러 소자 등을 사용한 장치나, 플라즈마 디스플레이 등에도 적용할 수 있다.
다음으로, 상기 기술한 바와 같이 검사된 전기 광학 장치 (10) 를 구체적인 전자 기기에 사용한 예에 대하여 설명한다. 도 12 는 상기 전기 광학 장치 (10) 를 표시부에 적용한 휴대 전화의 구성을 나타내는 사시도이다.
도면에 있어서, 휴대 전화 (1200) 는 복수의 조작 버튼 (1202) 외에 수화구 (1204), 송화구 (1206) 와 함께 전기 광학 장치 (10) 를 구비하는 것이다. 또, 전자 기기로는 도 12 를 참조하여 설명한 것 외에도, 액정 텔레비전이나 뷰파인더형, 모니터 직시형 비디오 테이프 레코더, 카네비게이션 장치, 페이저, 전자 수첩, 전자 계산기, 워드 프로세서, 워크 스테이션, 영상 전화기, POS 단말, 터치 패널과 같은 직시형 장치나, 축소 화상을 형성하여 확대 투사하는 프로젝터 등의 투사형 장치 등등을 들 수 있다.
이상, 본 발명에 따르면, 해상도를 변환하기 위한 구성을 간편하게, 또한 간단하게 실현하는 것이 가능한 전기 광학 장치 및 전자 기기를 제공할 수 있다.

Claims (6)

  1. 복수의 주사선과 복수의 데이터선의 교차에 대응하여 형성된 화소 회로;
    복수의 주사선 중 홀수행의 것을 소정의 순서로 선택하는 제 1 주사선 구동 회로;
    복수의 주사선 중 짝수행의 것을 소정의 순서로 선택하는 제 2 주사선 구동 회로; 및
    선택된 주사선에 대응하는 화소 회로에 대해 화소의 계조에 대응한 데이터 신호를 데이터선을 통해 공급하는 데이터선 구동 회로를 구비하고,
    상기 제 1 및 제 2 주사선 구동 회로는,
    주사선을 소정의 순서로 선택하기 위한 로직 신호를 클록 신호에 의한 펄스 신호의 시프트 동작에 의해 생성하는 시프트 레지스터;
    상기 로직 신호를 인에이블 신호의 펄스폭으로 좁혀 주사선을 선택하는 주사 신호로서 출력하는 출력 제어 회로를 갖는 전기 광학 장치의 구동 방법으로서,
    소정의 제 1 모드인 경우, 제 1 및 제 2 주사선 구동 회로에 서로 위상이 다른 인에이블 신호를 공급하여 홀수행 및 짝수행의 주사선을 번갈아 선택시키는 한편,
    상기 제 1 모드와는 다른 제 2 모드인 경우, 제 1 및 제 2 주사선 구동 회로에 동위상의 인에이블 신호를 공급하여 서로 인접하는 홀수행 및 짝수행의 주사선을 2 행 동시에 선택시키는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  2. 제 1 항에 있어서,
    상기 클록 신호는 상기 제 1 및 제 2 주사선 구동 회로에, 상기 제 1 및 제 2 모드 어느 것에 있어서도 동위상인 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  3. 제 1 항에 있어서,
    상기 인에이블 신호는 듀티비가 50% 인 펄스 신호이고,
    상기 제 1 모드인 경우, 제 2 주사선 구동 회로에 공급하는 인에이블 신호의 위상을 제 1 주사선 구동 회로에 공급하는 인에이블 신호의 위상에 대해 180 도 시프트시키는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 출력 제어 회로는,
    상기 로직 신호를 제 1 계열의 인에이블 신호의 펄스폭으로 좁혀 제 1 계열의 주사선을 선택하는 회로군; 및
    상기 로직 신호를 상기 제 1 계열의 인에이블 신호와는 180 도 위상이 시프트된 제 2 계열의 인에이블 신호의 펄스폭으로 좁혀 제 2 계열의 주사선을 선택하는 회로군으로 나뉘고,
    상기 제 1 모드인 경우, 제 1 주사선 구동 회로에 공급하는 제 1 및 제 2 계열의 인에이블 신호의 위상과, 제 2 주사선 구동 회로에 공급하는 제 1 및 제 2 계열의 인에이블 신호의 위상을 90 도 시프트하여 공급하는 한편,
    상기 제 2 모드인 경우, 제 1 주사선 구동 회로에 공급하는 제 1 및 제 2 계열의 인에이블 신호의 위상과, 제 2 주사선 구동 회로에 공급하는 제 1 및 제 2 계열의 인에이블 신호의 위상을 동위상으로 공급하는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  5. 복수의 주사선과 복수의 데이터선의 교차에 대응하여 형성된 화소 회로;
    복수의 주사선 중 홀수행의 것을 소정의 순서로 선택하는 제 1 주사선 구동 회로;
    복수의 주사선 중 짝수행의 것을 소정의 순서로 선택하는 제 2 주사선 구동 회로; 및
    선택된 주사선에 대응하는 화소 회로에 대해 화소의 계조에 대응한 데이터 신호를 데이터선을 통해 공급하는 데이터선 구동 회로를 구비하고,
    상기 제 1 및 제 2 주사선 구동 회로는,
    주사선을 소정의 순서로 선택하기 위한 로직 신호를 클록 신호에 의한 펄스 신호의 시프트 동작에 의해 생성하는 시프트 레지스터; 및
    상기 로직 신호를 인에이블 신호의 펄스폭으로 좁혀 주사선을 선택하는 주사 신호로서 출력하는 출력 제어 회로를 가지며,
    소정의 제 1 모드인 경우, 제 1 및 제 2 주사선 구동 회로에 서로 위상이 다른 인에이블 신호가 공급되어 홀수행 및 짝수행의 주사선이 번갈아 선택되는 한편,
    상기 제 1 모드와는 다른 제 2 모드인 경우, 제 1 및 제 2 주사선 구동 회로에 동위상의 인에이블 신호가 공급되어 서로 인접하는 홀수행 및 짝수행의 주사선이 2 행 동시에 선택되는 것을 특징으로 하는 전기 광학 장치.
  6. 제 5 항에 기재된 전기 광학 장치를 갖는 것을 특징으로 하는 전자 기기.
KR1020050074322A 2004-10-07 2005-08-12 전기 광학 장치, 그 구동 방법 및 전자 기기 KR100707764B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004294582A JP4196924B2 (ja) 2004-10-07 2004-10-07 電気光学装置、その駆動方法および電子機器
JPJP-P-2004-00294582 2004-10-07

Publications (2)

Publication Number Publication Date
KR20060050446A KR20060050446A (ko) 2006-05-19
KR100707764B1 true KR100707764B1 (ko) 2007-04-17

Family

ID=36144742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074322A KR100707764B1 (ko) 2004-10-07 2005-08-12 전기 광학 장치, 그 구동 방법 및 전자 기기

Country Status (5)

Country Link
US (1) US7710383B2 (ko)
JP (1) JP4196924B2 (ko)
KR (1) KR100707764B1 (ko)
CN (1) CN1758303A (ko)
TW (1) TWI261803B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666642B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 주사 구동부 및 이를 포함하는 유기 전계발광 표시장치
TWI365435B (en) * 2006-07-03 2012-06-01 Au Optronics Corp A driving circuit for generating a delay driving signal
WO2008047568A1 (fr) * 2006-09-27 2008-04-24 Nec Corporation Procédé d'affichage, système d'affichage, terminal de communication mobile et contrôleur d'affichage
CN101669162B (zh) * 2007-04-26 2012-07-25 夏普株式会社 液晶显示装置
JP2008304489A (ja) * 2007-05-09 2008-12-18 Seiko Epson Corp 表示装置の駆動装置、駆動方法、及び電子機器
JP2009086143A (ja) * 2007-09-28 2009-04-23 Panasonic Corp 容量性負荷駆動回路およびプラズマディスプレイパネル
JP4816686B2 (ja) 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
US8194047B2 (en) * 2009-11-16 2012-06-05 Au Optronics Corporation Multi-channel touch panel
CN101853640B (zh) * 2010-03-09 2012-10-17 华映视讯（吴江）有限公司 显示装置及其画面更新率的调变方法
JP5378592B2 (ja) * 2010-03-19 2013-12-25 シャープ株式会社 表示装置および表示駆動方法
TW201209786A (en) * 2010-08-27 2012-03-01 Chimei Innolux Corp Buffer and display system utilizing the same
JP5553012B2 (ja) * 2010-11-24 2014-07-16 セイコーエプソン株式会社 電気光学装置用駆動回路、電気光学装置及び電子機器
TWI476742B (zh) 2010-12-06 2015-03-11 Au Optronics Corp 多工式驅動電路
TWI420460B (zh) * 2011-05-02 2013-12-21 Au Optronics Corp 電泳顯示器及其驅動方法
JP2013228460A (ja) * 2012-04-24 2013-11-07 Japan Display Inc 表示装置
CN104700808B (zh) * 2013-06-06 2017-08-25 青岛海信电器股份有限公司 显示装置、时序控制器及图像显示方法
US10388243B2 (en) 2014-05-06 2019-08-20 Novatek Microelectronics Corp. Driving system and method for driving display panel and display device thereof
CN105096848A (zh) * 2014-05-19 2015-11-25 联咏科技股份有限公司 控制源极驱动电路的方法、控制芯片及显示设备
CN106663409B (zh) * 2014-06-23 2018-12-28 夏普株式会社 显示装置和显示方法
CN104157249B (zh) * 2014-07-16 2016-05-11 京东方科技集团股份有限公司 一种显示面板的栅极驱动装置及显示装置
CN104217669B (zh) * 2014-08-28 2016-08-31 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
KR102223680B1 (ko) * 2014-11-03 2021-03-08 삼성디스플레이 주식회사 신축성 디스플레이 장치 및 이의 표시 제어 방법 및 장치
CN104821150B (zh) * 2015-04-24 2018-01-16 北京大学深圳研究生院 像素电路及其驱动方法和显示装置
KR102332556B1 (ko) * 2015-05-07 2021-11-30 삼성디스플레이 주식회사 표시 장치
CN104978944A (zh) * 2015-08-06 2015-10-14 京东方科技集团股份有限公司 一种显示面板的驱动方法、显示面板及显示装置
CN104966506B (zh) * 2015-08-06 2017-06-06 京东方科技集团股份有限公司 一种移位寄存器、显示面板的驱动方法及相关装置
CN105096892B (zh) * 2015-09-06 2017-04-19 广东海信电子有限公司 一种图像显示方法及液晶显示装置
TWI709791B (zh) * 2016-07-07 2020-11-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN106097971B (zh) * 2016-08-24 2018-08-28 深圳市华星光电技术有限公司 Amoled扫描驱动电路及方法、液晶显示面板及装置
CN107195278A (zh) * 2017-07-18 2017-09-22 京东方科技集团股份有限公司 一种显示面板的显示方法、显示面板及显示装置
CN107230447A (zh) * 2017-08-04 2017-10-03 京东方科技集团股份有限公司 一种驱动方法、驱动电路及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269757A (ja) * 1996-03-29 1997-10-14 Fujitsu Ltd 液晶表示装置および液晶表示装置の表示方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634152B2 (ja) * 1985-12-17 1994-05-02 シャープ株式会社 薄膜ｅｌ表示装置の駆動回路
JP2671772B2 (ja) * 1993-09-06 1997-10-29 日本電気株式会社 液晶ディスプレイとその駆動方法
JP3597287B2 (ja) * 1995-11-29 2004-12-02 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
US6437766B1 (en) 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP3437489B2 (ja) * 1999-05-14 2003-08-18 シャープ株式会社 信号線駆動回路および画像表示装置
US6876339B2 (en) 1999-12-27 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP3633528B2 (ja) * 2001-08-24 2005-03-30 ソニー株式会社 表示装置
JP4190921B2 (ja) * 2002-04-10 2008-12-03 シャープ株式会社 駆動回路及びそれを備えた表示装置
JP4701589B2 (ja) * 2002-09-30 2011-06-15 セイコーエプソン株式会社 液晶装置と投射型表示装置
JP3789113B2 (ja) * 2003-01-17 2006-06-21 キヤノン株式会社 画像表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269757A (ja) * 1996-03-29 1997-10-14 Fujitsu Ltd 液晶表示装置および液晶表示装置の表示方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
09269757

Also Published As

Publication number Publication date
US7710383B2 (en) 2010-05-04
TW200614142A (en) 2006-05-01
KR20060050446A (ko) 2006-05-19
JP2006106460A (ja) 2006-04-20
TWI261803B (en) 2006-09-11
CN1758303A (zh) 2006-04-12
JP4196924B2 (ja) 2008-12-17
US20060077168A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
KR100707764B1 (ko) 전기 광학 장치, 그 구동 방법 및 전자 기기
US7932885B2 (en) Electro-optical device and electronic apparatus with dummy data lines operated substantially simultaneously
US7495650B2 (en) Electro-optical device and electronic apparatus
JP5332485B2 (ja) 電気光学装置
US7602361B2 (en) Electro-optical device, driving circuit, method, and apparatus to clear residual images between frames and precharge voltage for subsequent operation
JP2005165277A (ja) 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器
US7969403B2 (en) Driving circuit, driving method, and liquid crystal display using same
JPH11337975A (ja) 液晶表示装置およびアクティブマトリクス型液晶表示装置およびその駆動方法
JP2010091968A (ja) 走査線駆動回路および電気光学装置
JP2007199418A (ja) 電気光学装置、駆動方法および電子機器
US7804548B2 (en) Electro-optical device, method of driving the same, and electronic apparatus
JP2001215928A (ja) 電気光学装置の駆動回路、電気光学装置および電子機器
JP2006276119A (ja) データ信号供給回路、供給方法、電気光学装置および電子機器
JP4572748B2 (ja) 電気光学装置、駆動方法および電子機器
KR100637642B1 (ko) 전기 광학 장치의 구동 회로 및 구동 방법, 전기 광학 장치그리고 전자 기기
JP2009205044A (ja) 電気光学装置、駆動回路および電子機器
JP2006195387A (ja) 電気光学装置および電子機器
JP2006098639A (ja) 電気光学装置、その検査方法
JP2006065212A (ja) 電気光学装置および電子機器
JP2007193014A (ja) 電気光学装置、駆動方法および電子機器
JP2013156645A (ja) 電気光学装置、電気光学装置の制御装置および電子機器
JP2005241741A (ja) 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP2006267358A (ja) 電気光学装置および電子機器
JP2006267359A (ja) 電気光学装置および電子機器
JP2005346118A (ja) 駆動回路及びその駆動方法、電気光学装置、および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13