JP2006106460A - 電気光学装置、その駆動方法および電子機器 - Google Patents

電気光学装置、その駆動方法および電子機器 Download PDF

Info

Publication number
JP2006106460A
JP2006106460A JP2004294582A JP2004294582A JP2006106460A JP 2006106460 A JP2006106460 A JP 2006106460A JP 2004294582 A JP2004294582 A JP 2004294582A JP 2004294582 A JP2004294582 A JP 2004294582A JP 2006106460 A JP2006106460 A JP 2006106460A
Authority
JP
Japan
Prior art keywords
signal
scanning
circuit
supplied
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004294582A
Other languages
English (en)
Other versions
JP4196924B2 (ja
Inventor
Shin Fujita
伸 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004294582A priority Critical patent/JP4196924B2/ja
Priority to US11/188,763 priority patent/US7710383B2/en
Priority to KR1020050074322A priority patent/KR100707764B1/ko
Priority to TW094127748A priority patent/TWI261803B/zh
Priority to CNA2005101051548A priority patent/CN1758303A/zh
Publication of JP2006106460A publication Critical patent/JP2006106460A/ja
Application granted granted Critical
Publication of JP4196924B2 publication Critical patent/JP4196924B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/14—Solving problems related to the presentation of information to be displayed
    • G09G2340/145—Solving problems related to the presentation of information to be displayed related to small screens

Abstract


【課題】 簡易な構成で垂直解像度を変換する。
【解決手段】 奇数行の走査線１１２を所定の順番で選択するＹドライバ１３と、偶数行
の走査線１１２を所定の順番で選択するＹドライバ（１４）とを備える。このうち、Ｙド
ライバ１３は、クロック信号ΦＬにより転送開始信号ＳＰＬをシフトすることによって、
走査線を所定の順番で選択するためのロジック信号を生成するシフトレジスタ１３１と、
前記ロジック信号をイネーブル信号ＥｎＬのＬレベルパルス幅に狭めて、走査線を選択す
る走査信号として出力する出力制御回路１３３とを有する。Ｙドライバ（１４）も同様で
ある。この構成において通常解像度モードとする場合、Ｙドライバ１３（１４）に互いに
位相の異なるイネーブル信号を供給して、奇数行および偶数行の走査線を交互に選択させ
る一方、低解像度モードである場合、Ｙドライバ１３（１４）に略同位相のイネーブル信
号を供給して、互いに隣接する奇数行および偶数行の走査線を２行同時に選択させる。
【選択図】 図３

Description

本発明は、電気光学装置における表示解像度を変更する技術に関する。
携帯電話機などの電子機器では、情報量の増大により高密度で画像を表示させる必要が
生じ、これに伴って表示装置の解像度が年々高くなっている。一方で、通信設備等におけ
る情報転送速度が不十分であることに起因して高精細の動画像を配信することが困難であ
るので、現状では低解像度の画像が配信される場合がある。
ここで、低解像度の画像を、高解像度の表示装置で表示させると、画面の一部のみを用
いた表示となるので、解像度の変換装置が必要となる。このような変換装置は、従来では
ＤＳＰ（Digital Signal Processor）等が用いられたが、高コストを招く、変換処理に遅
延が生じる、などの問題があった。
このため、走査線を選択するためのシフトレジスタへのクロック信号として変調クロッ
ク信号を用いることにより、走査線を例えば２本ずつ順番に選択することによって、垂直
走査方向の解像度を１／２とする技術が提案されている（特許文献１参照）。
特開２００１−２４９６３９号公報（図４参照）
ところで、上記構成では、低解像度の画像を表示する場合に用いる変調クロック信号は
、通常の高解像度の画像を表示する場合に用いる基準クロック信号と比較すると、デュー
ティ比が異ならせる必要があるので、実際には、変調クロック信号を基準クロック信号か
ら生成する、または、変調クロック信号を基準クロック信号とは別途に生成する必要があ
り、構成がその分だけ複雑化する。
本発明は上述した事情に鑑みてなされたもので、その目的とするところは、解像度を変
換するための構成を簡易、かつ、簡単に実現することが可能な電気光学装置および電子機
器を提供することにある。
上記課題を解決するために、本発明は、複数の走査線と複数のデータ線との交差に対応
して設けられた画素回路と、複数の走査線のうち、奇数行のものを所定の順番で選択する
第１の走査線駆動回路と、複数の走査線のうち、偶数行のものを所定の順番で選択する第
２の走査線駆動回路と、選択された走査線に対応する画素回路に対し画素の階調に対応し
たデータ信号を、データ線を介して供給するデータ線駆動回路とを備え、前記第１および
第２の走査線駆動回路は、走査線を所定の順番で選択するためのロジック信号を、クロッ
ク信号によるパルス信号のシフト動作により生成するシフトレジスタと、前記ロジック信
号をイネーブル信号のパルス幅に狭めて、走査線を選択する走査信号として出力する出力
制御回路とを有する電気光学装置の駆動方法であって、所定の第１のモードである場合、
第１および第２の走査線駆動回路に互いに位相の異なるイネーブル信号を供給して、奇数
行および偶数行の走査線を交互に選択させる一方、前記第１のモードとは異なる第２のモ
ードである場合、第１および第２の走査線駆動回路に略同位相のイネーブル信号を供給し
て、互いに隣接する奇数行および偶数行の走査線を２行同時に選択させることを特徴とす
る。この方法によれば、クロック信号やイネーブル信号の位相調整のみで、垂直走査方向
の解像度を変更することができる。
本発明において、前記クロック信号は、前記第１および第２の走査線駆動回路に、前記
第１および第２のモードのいずれにおいても略同位相であることが好ましい。この場合に
、前記イネーブル信号は、デューティ比が略５０％のパルス信号であり、前記第１のモー
ドである場合に、第２の走査線駆動回路に供給するイネーブル信号の位相を、第１の走査
線駆動回路に供給するイネーブル信号の位相に対し、略１８０度シフトさせるとしても良
い。
また、前記出力制御回路は、前記ロジック信号を第１系列のイネーブル信号のパルス幅
に狭めて、第１系列の走査線を選択する回路群と、前記ロジック信号を、前記第１系列の
イネーブル信号とは略１８０度位相がシフトした第２系列のイネーブル信号のパルス幅に
狭めて、第２系列の走査線を選択する回路群とに分かれ、前記第１のモードである場合、
第１の走査線駆動回路に供給する第１および第２系列のイネーブル信号の位相と、第２の
走査線駆動回路に供給する第１および第２系列のイネーブル信号の位相とを略９０度シフ
トして供給する一方、前記第２のモードである場合、第１の走査線駆動回路に供給する第
１および第２系列のイネーブル信号の位相と、第２の走査線駆動回路に供給する第１およ
び第２系列のイネーブル信号の位相とを略同位相で供給しても良い。
なお、本発明は、電気光学装置の駆動方法だけでなく、電気光学装置としても、また、
電子機器としても概念することができる。
以下、本発明の実施形態について図面を参照して説明する。本実施形態に係る電気光学
装置は、各種トランジスタや画素電極が形成された素子基板と、共通電極を有する透明な
対向基板とが互いに一定の間隙を保って貼付され、この間隙に液晶が挟持された構成とな
っている。
図１は、この電気光学装置１０の電気的な構成を示すブロック図である。
図に示されるように、この電気光学装置１０は、制御回路１２、Ｙドライバ１３、１４
、Ｘドライバ１６を有するとともに、３６０本の走査線１１２が横方向（Ｘ方向）に延設
される一方、４８０本のデータ線１１４が縦方向（Ｙ方向）に延設されている。そして、
画素回路１００が、これらの走査線１１２とデータ線１１４との各交差に対応して配列し
ている。したがって、本実施形態において画素回路１００は、縦３６０行×横４８０列の
マトリクス状に配列して、表示領域１００ａを形成することになる。
本実施形態においては、垂直解像度が３６０本となる通常解像度モード（第１のモード
）と、垂直解像度が半分の１８０本となる低解像度モード（第２のモード）との２つのモ
ードを有しており、いずれのかのモードとするかについては、図示せぬ外部回路の指示に
よって制御回路１２が制御する構成となっている。
制御回路１２は、表示領域１００ａにおける垂直走査および水平走査を制御するととも
に、水平走査される１行分の画素の階調を指定する表示データを、Ｘドライバ１６に供給
するものである。特に、本実施形態において、制御回路１２は、Ｙドライバ１３に対して
は、転送開始信号ＳＰＬと、クロック信号ΦＬおよびその反転クロック信号ΦＬinvと、
イネーブル信号ＥｎＬとをそれぞれ供給し、Ｙドライバ１４に対しては、転送開始信号Ｓ
ＰＲと、クロック信号ΦＲおよびその反転クロック信号ΦＲinvと、イネーブル信号Ｅｎ
Ｒとをそれぞれ供給する。
ここで、転送開始信号ＳＰＬ、ＳＰＲは、図５および図６に示されるように、垂直走査
期間の開始時にＨレベルとなるパルスである。クロック信号ΦＬおよび反転クロック信号
ΦＬinvは、１水平走査期間の２倍の周期を有し、図５および図６に示されるようにデュ
ーティ比が５０％であって互いに論理反転の関係にある。さらに、クロック信号ΦＲおよ
び反転クロック信号Φｒinvについても、１水平走査期間の２倍の周期を有し、図５およ
び図６に示されるようにデューティ比が５０％であって互いに論理反転の関係にある。
本実施形態では、転送開始信号ＳＰＬ、ＳＰＲは、モードに関係のなく互いに同一信号
であるが、Ｙドライバ１３、１４とに別々に供給するために便宜的に分けている。クロッ
ク信号ΦＬおよびΦＲ（反転クロック信号ΦＬinvおよびΦＲinv）についても、モードに
関係のなく互いに同一信号であるが、Ｙドライバ１３、１４とに別々に供給するために便
宜的に分けている。
イネーブル信号ＥｎＬは、クロック信号ΦＬの２倍の周波数を有するとともに、デュー
ティ比が５０％の信号であって、通常解像度モードでは図５に示されるように、クロック
信号ΦＬ（反転クロック信号ΦＬinv）の論理レベルが遷移した直後にＬレベルとなり、
その後Ｈレベルとなる関係を有する信号であって、低解像度モードであっても図６に示さ
れるように変化しない。
イネーブル信号ＥｎＲは、通常解像度モードでは図５に示されるようにイネーブル信号
ＥｎＬの論理反転した信号であるが、低解像度モードでは図６に示されるようにイネーブ
ル信号ＥｎＬと同一の信号となる。
説明を図１に戻すと、Ｙドライバ（第１の走査線駆動回路）１３は、詳細については後
述するが、上から数えて奇数（１、３、５、…、３５９）行目の走査線１１２を、モード
に応じて所定の順番で選択するものである。Ｙドライバ（第２の走査線駆動回路）１４に
ついても詳細を後述するが、上から数えて偶数（２、４、６、…、３６０）行目の走査線
１１２を、モードに応じて所定の順番で選択するものである。
Ｘドライバ１６は、選択された走査線１１２に位置する画素１行分の表示データを、液
晶を駆動するのに適した電圧のデータ信号に変換し、それぞれデータ線１１４を介して、
画素回路１００に供給するものである。ここで、１列目から４８０列目までのデータ線１
１４に供給されるデータ信号を、図１においてそれぞれＸ−１、Ｘ−２、Ｘ−３、…、Ｘ
−４８０と表記している。
次に、画素回路１００の構成について図２を参照して説明する。
この図に示されるように、画素回路１００においては、ｎチャネル型のＴＦＴ（薄膜ト
ランジスタ）１１６のソースがデータ線１１４に接続されるとともに、ドレインが画素電
極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、画素電極１１８に対向するように共通電極１０８が全画素に対して共通に設けら
れるとともに、本実施形態では時間的に一定の電圧ＬＣcomが印加される。そして、これ
らの画素電極１１８と共通電極１０８との間に液晶層１０５が挟持されている。このため
、画素毎に、画素電極１１８、共通電極１０８および液晶層１０５からなる液晶容量が構
成されることになる。
特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば
約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両
基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と共通電極１０８との間を通過する光は、液晶容量に印加される電圧実
効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が
大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため
、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交
する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最
大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少し
て、ついには透過率が最小である黒色表示になる（ノーマリーホワイトモード）。
また、ＴＦＴ１１６を介した液晶容量からの電荷リークの影響を少なくするために、蓄
積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８
（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって、例えば
電源の低位側電位Ｖｓｓに共通接地されている。
なお、画素回路１００におけるＴＦＴ１１６は、Ｙドライバ１３、１４やＸドライバ１
６を構成するトランジスタと共通の製造プロセスで形成されて、装置全体の小型化や低コ
スト化に寄与している。
ここで、奇数行目の走査線１１２を駆動するＹドライバ１３の構成について図３を参照
して説明する。
この図に示されるようにＹドライバ１３は、シフトレジスタ１３１と、出力制御回路１
３３と、レベルシフタ・バッファ回路群１３５とを有する。
このうち、シフトレジスタ１３１は、奇数段の転送回路１３１０と偶数段の転送回路１
３２０とを交互に、走査線１１２の総数の半数である「１８０」よりも「１」多い「１８
１」段で多段接続されて、第１段目の転送回路１３１０に転送開始信号ＳＰＬが入力信号
として供給される構成となっている。
奇数段の転送回路１３１０は、クロック信号ΦＬがＨレベル（反転クロック信号ΦＬin
vがＬレベル）であれば、入力信号を正転出力する一方、クロック信号ΦＬがＬレベル（
反転クロック信号ΦＬinvがＨレベル）に変化すれば、当該変化直前における出力信号を
ラッチして出力するものである。
一方、偶数段の転送回路１３２０は、クロック信号ΦＬがＬレベル（反転クロック信号
ΦＬinvがＨレベル）であれば、入力信号を正転出力する一方、クロック信号ΦＬがＨレ
ベル（反転クロック信号ΦＬinvがＬレベル）に変化すれば、当該変化直前における出力
信号をラッチして出力するものである。
ここで、便宜的に第１段目、第２段目、第３段目、…、第１８１段目の転送回路１３１
０（または１３２０）の出力信号を、それぞれＰＬ１、ＰＬ２、ＰＬ３、…、ＰＬ１８１
と表記する。
このようなシフトレジスタ１３１において、転送開始信号ＳＰＬが垂直走査期間の最初
にＨレベルとなると、図５および図６に示されるように、信号ＰＬ１は、クロック信号Φ
ＬがＨレベルになったとき（反転クロック信号ΦＬinvがＬレベルになったとき）からク
ロック信号ΦＬの１周期分だけＨレベルとなり、以下、信号ＰＬ２、ＰＬ３、…、ＰＬ１
８１は、当該信号ＰＬ１に対してクロック信号ΦＬの半周期ずつ順番にシフトされて出力
される。
出力制御回路１３３は、図３に示されるように、ＮＡＮＤ回路１３３１とＮＯＲ回路１
３３２との組が奇数行の走査線１１２と一対一に対応するように設けられている。このう
ち、上から数えてｉ行目の走査線１１２に対応するＮＡＮＤ回路１３３１は、シフトレジ
スタ１３１における第｛（ｉ＋１）／２｝段目の転送回路による出力信号と、その次段で
ある［｛（ｉ＋１）／２｝＋１］段目の転送回路による出力信号との否定論理積を求めて
、信号ＱＬｉとして出力するものである。ここで、ｉは、走査線１１２の行を特定しない
場合に説明するための便宜的なものであり、１≦ｉ≦３６０を満たす整数であるが、奇数
行の走査線１１２を駆動するＹドライバ１３では、ｉは奇数である。
例えば、７行目の走査線１１２に対応するＮＡＮＤ回路１３３１は、ｉ＝７であるので
、第４段目の転送回路１３２０による出力信号ＰＬ４と、第５段目の転送回路１３１０に
よる出力信号ＰＬ５との否定論理積信号を求めて、信号ＱＬ７として出力する。
また、ｉ行目の走査線１１２に対応するＮＯＲ回路１３３２は、対をなすＮＡＮＤ回路
１３３１による出力信号とイネーブル信号ＥｎＬとの否定論理和を求めるものである。
レベルシフタ・バッファ回路群１３５は、レベルシフタ１３５１とインバータ回路群１
３５２との組が奇数行の走査線１１２と一対一に対応するように設けられている。このう
ちレベルシフタ１３５１は、低振幅の論理信号を高振幅の論理信号に変換するものであり
、インバータ回路群１３５２は、偶数個多段接続されて、レベルシフタ１３５１による高
振幅論理信号の駆動能力を順次高めて、走査信号として供給するものである。
ここで、高振幅信号のＨレベルが電圧Ｖｄｄであり、高振幅信号のＬレベルが電圧Ｖｓ
ｓである。また、ここで、ｉ行目の走査信号を、便宜的にＹ−ｉと表記すると、奇数行の
走査信号Ｙ−ｉの論理レベルは、ｉ行目におけるＮＯＲ回路１３３２の否定論理和信号と
同一となる。
偶数目の走査線１１２を駆動するＹドライバ１４は、図４を参照しても判るように、Ｙ
ドライバ１３を、表示領域１００ａを中心にして左右対称となっている。
すなわち、Ｙドライバ１４は、シフトレジスタ１４１と、出力制御回路１４３と、レベ
ルシフタ・バッファ回路群１４５とを有し、このうち、シフトレジスタ１４１は、シフト
レジスタ１３１と同様に、奇数段の転送回路１４１０と偶数段の転送回路１４２０とを交
互に、走査線１１２の総数の半数である「１８０」よりも「１」多い「１８１」段で多段
接続されて、第１段目の転送回路１４１０に転送開始信号ＳＰＲが入力信号として供給さ
れる構成となっている。
便宜的に第１段目、第２段目、第３段目、…、第１８１段目の転送回路１４１０（また
は１４２０）の出力信号を、それぞれＰＲ１、ＰＲ２、ＰＲ３、…、ＰＲ１８１と表記す
る。このようなシフトレジスタ１４１において、転送開始信号ＳＰＲが垂直走査期間の最
初にＨレベルとなると、同様に図５および図６に示されるように、信号ＰＲ１は、クロッ
ク信号ΦＲがＨレベルになったとき（反転クロック信号ΦＲinvがＬレベルになったとき
）からクロック信号ΦＲの１周期分だけＨレベルとなり、以下、信号ＰＲ２、ＰＲ３、…
、ＰＲ１８１は、当該信号ＰＲ１に対してクロック信号ΦＲの半周期ずつ順番にシフトさ
れて出力される。
出力制御回路１４３は、図４に示されるように、ＮＡＮＤ回路１４３１とＮＯＲ回路１
４３２との組が偶数行の走査線１１２と一対一に対応するように設けられている。このう
ち、上から数えてｉ行目の走査線１１２に対応するＮＡＮＤ回路１４３１は、シフトレジ
スタ１４１における第（ｉ／２）段目の転送回路による出力信号と、その次段である｛ｉ
／２）＋１｝段目の転送回路による出力信号との否定論理積を求めて、信号ＱＲｉとして
出力するものである。偶数行の走査線１１２を駆動するＹドライバ１４の説明であるので
、ｉは偶数である。
例えば、８行目の走査線１１２に対応するＮＡＮＤ回路１４３１は、ｉ＝８であるので
、第４段目の転送回路１４２０による出力信号ＰＲ４と、第５段目の転送回路１４１０に
よる出力信号ＰＬ５との否定論理積信号を求めて、信号ＱＬ８として出力する。
また、ｉ行目の走査線１１２に対応するＮＯＲ回路１４３２は、対をなすＮＡＮＤ回路
１４３１による出力信号とイネーブル信号ＥｎＲとの否定論理和を求めるものである。
レベルシフタ・バッファ回路群１４５は、レベルシフタ１４５１とインバータ回路群１
４５２との組が偶数行の走査線１１２と一対一に対応するように設けられて、インバータ
回路群１４５２の出力信号が偶数行目の走査信号として供給される。そして、Ｙドライバ
１４では、偶数行の走査信号Ｙ−ｉの論理レベルが、ｉ行目におけるＮＯＲ回路１４３２
の否定論理和信号と同一となる。
次に、電気光学装置１０の動作についてＹドライバ１３、１４を中心に説明する。
制御回路１２は、通常解像度モードとする場合に、イネーブル信号ＥｎＬとイネーブル
信号ＥｎＲとが互いに排他的論理となるように、すなわち、位相が１８０度シフトした関
係となるようにして、イネーブル信号ＥｎＬをＹドライバ１３に、イネーブル信号ＥｎＲ
をＹドライバ１４に、それぞれ供給する。
これにより、Ｙドライバ１３の出力制御回路１３３において、奇数ｉ行目のＮＡＮＤ回
路１３３１は、図５に示されるように、シフトレジスタ１３１における第｛（ｉ＋１）／
２｝段目の転送回路による出力信号ＰＬ（ｉ＋１）／２と、その次段である［｛（ｉ＋１
）／２｝＋１］段目の転送回路による出力信号ＰＬ｛（ｉ＋１）／２｝＋１との定論理積
を信号ＱＬｉとして出力するので、各段の転送回路１３１０、１３２０による出力信号の
うち、互いに隣接するもの同士によるＨレベルパルスの重複部分がＮＡＮＤ回路１３３１
によってＬレベルパルスとして求められる。
さらに、ｉ行目のＮＯＲ回路１３３２は、同一ｉ行のＮＡＮＤ回路１３３１の信号とイ
ネーブル信号ＥｎＬとがともにＬレベルとなったときのみＨレベルとなる信号を出力する
。これにより、ＮＡＮＤ回路１３３１によって求められたＬレベルパルスが、イネーブル
信号ＥｎＬのＬレベルパルスの幅に狭められるとともに反転されて、Ｈレベルパルスとな
り、これらがそれぞれ、レベルシフタ・バッファ回路群１３５によって高振幅変換及びバ
ッファリングを経て走査信号Ｙ−１、Ｙ−３、Ｙ−５、…、Ｙ−３５９として出力される
。
一方、Ｙドライバ１４の出力制御回路１４３において、偶数ｉ行目のＮＡＮＤ回路１４
３１は、シフトレジスタ１３１における第（ｉ／２）段目の転送回路による出力信号ＰＲ
ｉ／２と、その次段である｛（ｉ／２）＋１｝段目の転送回路による出力信号ＰＬ（ｉ／
２｝＋１との定論理積を信号ＱＲｉとして出力するので、各段の転送回路１４１０、１４
２０による出力信号のうち、互いに隣接するもの同士によるＨレベルパルスの重複部分が
、ＮＡＮＤ回路１４３１によってＬレベルパルスとして求められる。
さらに、ｉ行目のＮＯＲ回路１４３２は、同一ｉ行のＮＡＮＤ回路１４３１の信号とイ
ネーブル信号ＥｎＲとがともにＬレベルとなったときのみＨレベルとなる信号を出力する
。これにより、ＮＡＮＤ回路１４３１によって求められたＬレベルパルスが、イネーブル
信号ＥｎＲのＬレベルパルスの幅に狭められるとともに反転されて、Ｈレベルパルスとな
り、これらがそれぞれ、レベルシフタ・バッファ回路群１４５によって高振幅変換及びバ
ッファリングを経て走査信号Ｙ−２、Ｙ−４、Ｙ−６、…、Ｙ−３６０として出力される
。
Ｙドライバ１３におけるシフトレジスタ１３１と、Ｙドライバ１４におけるシフトレジ
スタ１４１とでは、クロック信号および転送開始信号が同一なので、各段における転送回
路の出力信号ＰＬ１、ＰＬ２、ＰＬ３、…、ＰＬ１８１と、ＰＲ１、ＰＲ２、ＰＲ３、…
、ＰＲ１８１とは、図５に示されるように同一波形となるが、イネーブル信号ＥｎＲは、
イネーブル信号ＥｎＬに対して半周期分だけ遅延しているので、走査信号Ｙ−１、Ｙ−２
、Ｙ−３、Ｙ−４、…、Ｙ−３６０も、それぞれ走査信号Ｙ−１、Ｙ−３、…、Ｙ−３５
９に対して、イネーブル信号ＥｎＬの半周期分だけ遅延する。
このため、通常解像度モードにおいて、走査線１１２は、奇数行、偶数行の交互に、詳
細には第１、２、３、４、…、３５９、３６０行目の順番で選択されていくことになる。
したがって、本実施形態において通常解像度モードでは、同一列でみた場合、行毎に異な
るデータ信号が書き込まれるので、垂直解像度は３６０本となる。
ここで、通常解像度モードである場合に、ある走査線１１２が選択されて、その走査信
号がＨレベルとなったとき、当該選択走査線１１２に位置する画素回路１００において、
ＴＦＴ１１６がオンするので、データ信号の電圧が画素電極１１８に書き込まれる。この
後、当該走査線の選択状態が解除されて、ＴＦＴ１１６がオフになっても、容量性ゆえに
画素電極１１８に印加された電圧が保持されるので、液晶素子には、画素電極１１８に書
き込まれたデータ信号の電圧と共通電極１０８に印加された電圧との差で定まる電圧実効
値に応じて透過光量が定められる。この書込動作が、走査線１１２を順番に１本ずつ選択
することによって、すなわち垂直走査することによって、すべての画素回路１００に対し
て実行すると、表示領域１００ａにおいて、所定の表示が行われることになる。
一方、制御回路１２は、低解像モードとする場合に、イネーブル信号ＥｎＬとイネーブ
ル信号ＥｎＲとが互いに同一論理で、すなわち、位相を揃えた関係で、イネーブル信号Ｅ
ｎＬをＹドライバ１３に、イネーブル信号ＥｎＲをＹドライバ１４に、それぞれ供給する
。
Ｙドライバ１３におけるシフトレジスタ１３１と、Ｙドライバ１４におけるシフトレジ
スタ１４１とでは、低解像度モードであっても、通常解像度モードと同じクロック信号お
よび転送開始信号が供給されるので、各段における転送回路の出力信号ＰＬ１、ＰＬ２、
ＰＬ３、…、ＰＬ１８１と、ＰＲ１、ＰＲ２、ＰＲ３、…、ＰＲ１８１とは、それぞれ図
６に示されるように、通常解像度モードと同一波形となり、したがって、否定論理積信号
ＱＬ１、ＱＬ３、ＱＬ５、…、ＱＬ３５９と、否定論理積信号ＱＲ２、ＱＲ４、ＱＲ６、
…、ＱＲ３６０とについても同図に示されるように、それぞれ隣接するもの同士（例えば
１行目および２行目、３行目および４行目）が同一波形となる。
ここで、低解像度モードでは、イネーブル信号ＥｎＲは、イネーブル信号ＥｎＬと同一
信号である。このため、否定論理積信号ＱＬ１、ＱＬ３、ＱＬ５、…、ＱＬ３５９をイネ
ーブル信号ＥｎＬのＬレベルパルスで切り出して反転させた走査信号Ｙ−１、Ｙ−３、Ｙ
−５、…、Ｙ−３５９と、否定論理積信号ＱＲ２、ＱＲ４、ＱＲ６、…、ＱＲ３６０をイ
ネーブル信号ＥｎＲのＬレベルパルスで切り出して反転させた走査信号Ｙ−２、Ｙ−４、
Ｙ−６、…、Ｙ−３６０とは、それぞれ隣接するもの同士が同一波形となる。
このため、低解像度モードでは、走査線１１２は、奇数行とそれに続く偶数行とが同時
に２本ずつ選択されていくことになる。すなわち、同一列でみた場合、奇数行とそれに続
く偶数行との画素回路１００では、同じデータ信号が書き込まれるので、低解像度モード
における垂直解像度は１８０本となり、通常解像度モードにおける３６０本の半分となる
。
したがって、本実施形態によれば、通常解像度モードでも低解像度モードでも、Ｙドラ
イバ１４に供給するクロック信号ΦＲおよび反転クロック信号ΦＲinvは、Ｙドライバ１
３に供給するクロック信号ΦＬおよび反転クロック信号ΦＬinvと何ら変わりはない。さ
らに、イネーブル信号ＥｎＲは、低解像度モードであればイネーブル信号ＥｎＬと同一信
号であり、高解像度モードであっても、論理反転の関係である。したがって、本実施形態
によれば、解像度を変換する際でも、クロック信号やイネーブル信号を別途生成しないで
済むので、構成の複雑化を避けることが可能となる。
なお、第１実施形態では、通常解像度モードにおいて、クロック信号ΦＬ（反転クロッ
ク信号ΦＬinv）および転送開始信号ＳＰＬに対して、それぞれクロック信号ΦＲ（反転
クロック信号ΦＲinv）および転送開始信号ＳＰＲを同位相とした。これに限られず、図
７に示されるように、通常解像度モードにおいて、クロック信号ΦＬ（反転クロック信号
ΦＬinv）および転送開始信号ＳＰＬに対して、それぞれクロック信号ΦＲ（反転クロッ
ク信号ΦＲinv）および転送開始信号ＳＰＲを９０度遅延させた構成としても良い。この
構成としても第１実施形態と同様な効果を得ることができる。
次に、第２実施形態について説明する。この第２実施形態に係る電気光学装置１０は、
Ｙドライバ１３、１４の一部が第１実施形態と相違するものである。詳細には、Ｙドライ
バ１３については、図８に示されるように、シフトレジスタ１３１における転送回路１３
１０、１３２０の段数が走査線１１２の総数の半数である「１８０」と同数となっている
。また、出力制御回路１３３は、走査線１１２と一対一に対応するＡＮＤ回路１３３６を
有し、奇数段目の転送回路１３１０による出力信号と、第１系列のイネーブル信号ＥｎＬ
１の否定信号との論理積信号が求められる一方、偶数段目の転送回路１３２０による出力
信号と、第２系列のイネーブル信号ＥｎＬ２の否定信号との論理積信号が求められて、そ
れぞれレベルシフタ・バッファ回路群１３５のレベルシフタ１３５１に供給される構成と
なっている。
なお、Ｙドライバ１４については、図９に示されるように、Ｙドライバ１３を、表示領
域１００ａを挟んで左右対称とした構成となっており、第１系列のイネーブル信号ＥｎＬ
１および第２系列のイネーブル信号ＥｎＬ２の代わりに、第１系列のイネーブル信号Ｅｎ
Ｒ１および第２系列のイネーブル信号ＥｎＲ２がそれぞれ供給されている。
第２実施形態において、通常解像度モードとする場合、制御回路１２は、第１系列のイ
ネーブル信号ＥｎＬ１として、次のような信号をＹドライバ１３に供給する。すなわち、
第１系列のイネーブル信号ＥｎＬ１は、図１０に示されるように、クロック信号ΦＬの各
立ち上がりから、クロック信号ΦＬのＨレベルパルスの半分期間（すなわち、クロック信
号ΦＬの１／４周期）だけＬレベルとなるような信号である。また、制御回路１２は、こ
のような第１系列のイネーブル信号ＥｎＬ１をクロック信号ΦＬの半周期分だけ遅延させ
て、第２系列のイネーブル信号ＥｎＬ２としてＹドライバ１３に供給する。さらに、制御
回路１２は、第１系列のイネーブル信号ＥｎＬ１をクロック信号ΦＬの１／４周期分（す
なわち、第１系列のイネーブル信号ＥｎＬ１のＬレベルパルス期間）だけ遅延させて、第
１系列のイネーブル信号ＥｎＲ１としてＹドライバ１４に供給する。同様に、制御回路１
２は、第２系列のイネーブル信号ＥｎＬ２をクロック信号ΦＬの１／４周期分だけ遅延さ
せて、第２系列のイネーブル信号ＥｎＲ２としてＹドライバ１４に供給する。
一方、第２実施形態において、低解像度モードとする場合、図１１に示されるように、
制御回路１２は、Ｙドライバ１３に供給する第１系列のイネーブル信号ＥｎＬ１および第
２系列のイネーブル信号ＥｎＬ２については、通常解像度モードとする場合でも変更しな
い。ただし、低解像度モードとする場合、制御回路１２は、Ｙドライバ１４に供給する第
１系列のイネーブル信号ＥｎＲ１および第２系列のイネーブル信号ＥｎＲ２については、
Ｙドライバ１３に供給する第１系列のイネーブル信号ＥｎＬ１および第２系列のイネーブ
ル信号ＥｎＬ２とそれぞれ同一とする。
この第２実施形態についても、第１実施形態と同様に、通常解像度モードでは、図１０
に示されるように走査線１１２が奇数行・偶数行の交互に、第１、２、３、４、…、３５
９、３６０行目の順番で選択されていくので、垂直解像度は３６０本となり、また、低解
像度モードでは、図１１に示されるように、走査線１１２が、奇数行とそれに続く偶数行
とが同時に２本ずつ選択されていくので、低解像度モードにおける垂直解像度は１８０本
となり、通常解像度モードにおける３６０本の半分となる。
したがって、この第２実施形態においても、解像度の変換に関係なく、クロック信号Φ
Ｒ（反転クロック信号ΦＲinv）を、クロック信号ΦＬ（反転クロック信号ΦＬinv）と同
一のものを用いることができる。また、通常解像度モードにおいて、Ｙドライバ１４に供
給する第１系列のイネーブル信号ＥｎＲ１および第２系列のイネーブル信号ＥｎＲ２につ
いては、Ｙドライバ１３に供給する第１系列のイネーブル信号ＥｎＬ１および第２系列の
イネーブル信号ＥｎＬ２を、クロック信号ΦＬの１／４だけ遅延させたもので済む。この
ため、第２実施形態においても、第１実施形態と同様に、解像度を変換する際にクロック
信号やイネーブル信号を別途生成しないで済むので、構成の複雑化を避けることが可能と
なる。
なお、第１実施形態では、低解像度モードにおいて、イネーブル信号ＥｎＬ（ＥｎＲ）
を常時Ｌレベルとして、ＮＯＲ回路１３３２（１４３２）の否定論理和信号がそのままレ
ベルシフタ・バッファ回路群１３５に供給する構成としても良い。この構成によれば、奇
数行およびそれに続く偶数行の選択期間を２倍に延長させることが可能である。
同様に、第２実施形態でも、低解像度モードにおいて、第１系列のイネーブル信号Ｅｎ
Ｌ１（ＥｎＲ１）を反転クロック信号ΦＬinv（ΦＲinv）と同一波形とし、第２系列のイ
ネーブル信号ＥｎＬ２（ＥｎＲ２）をクロック信号ΦＬ（ΦＲ）と同一波形とすれば、奇
数行およびそれに続く偶数行の選択期間を２倍に延長させることが可能である。
上述した各実施形態では、基本的に正論理回路で構成したが、負論理回路で構成しても
良い。また、各実施形態にあっては、共通電極１０８と画素電極１１８との電圧実効値が
小さい場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行
うノーマリーブラックモードとしても良い。
また、実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nema
tic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子
の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配
列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホ
スト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加
時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピッ
ク配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に
配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平
行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液
晶や配向方式として、種々のものに適用することが可能である。
以上については、液晶装置について説明したが、本発明は、これに限られず、例えばＥ
Ｌ（Electronic Luminescence）素子、電子放出素子、電気泳動素子、デジタルミラー素
子などを用いた装置や、プラズマディスプレイなどにも適用可能である。
次に、上述したように検査された電気光学装置１０を具体的な電子機器に用いた例につ
いて説明する。図１２は、上記電気光学装置１０を表示部に適用した携帯電話の構成を示
す斜視図である。
図において、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４
、送話口１２０６とともに、電気光学装置１０を備えるものである。なお、電子機器とし
ては、図１２を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直
視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワ
ードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルのような
直視型装置や、縮小画像を形成して拡大投射するプロジェクタなどの投射型装置等などが
挙げられる。
本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。 同電気光学装置における画素回路の構成を示す回路図である。 奇数行の走査線を駆動するＹドライバの構成を示す図である。 偶数行の走査線を駆動するＹドライバの構成を示す図である。 通常解像度モードの動作を示すタイミングチャートである。 低解像度モードの動作を示すタイミングチャートである。 第１実施形態の変形動作を示すタイミングチャートである。 本発明の第２実施形態において奇数行の走査線を駆動するＹドライバの構成を示す図である。 偶数行の走査線を駆動するＹドライバの構成を示す図である。 通常解像度モードの動作を示すタイミングチャートである。 低解像度モードの動作を示すタイミングチャートである。 同電気光学装置を適用した携帯電話の構成を示す斜視図である。
符号の説明
１０…電気光学装置、１２…制御回路、１３、１４…Ｙドライバ、１６…Ｘドライバ、
１１２…走査線、１１４…データ線、１００…画素回路、１０８…共通電極、１１８…画
素電極、１０５…液晶、１３１、１４１…シフトレジスタ、１２００…携帯電話

Claims (6)

  1. 複数の走査線と複数のデータ線との交差に対応して設けられた画素回路と、
    複数の走査線のうち、奇数行のものを所定の順番で選択する第１の走査線駆動回路と、
    複数の走査線のうち、偶数行のものを所定の順番で選択する第２の走査線駆動回路と、
    選択された走査線に対応する画素回路に対し画素の階調に対応したデータ信号を、デー
    タ線を介して供給するデータ線駆動回路と
    を備え、
    前記第１および第２の走査線駆動回路は、
    走査線を所定の順番で選択するためのロジック信号を、クロック信号によるパルス信号
    のシフト動作により生成するシフトレジスタと、
    前記ロジック信号をイネーブル信号のパルス幅に狭めて、走査線を選択する走査信号と
    して出力する出力制御回路と
    を有する電気光学装置の駆動方法であって、
    所定の第１のモードである場合、第１および第２の走査線駆動回路に互いに位相の異な
    るイネーブル信号を供給して、奇数行および偶数行の走査線を交互に選択させる一方、
    前記第１のモードとは異なる第２のモードである場合、第１および第２の走査線駆動回
    路に略同位相のイネーブル信号を供給して、互いに隣接する奇数行および偶数行の走査線
    を２行同時に選択させる
    ことを特徴とする電気光学装置の駆動方法。
  2. 前記クロック信号は、前記第１および第２の走査線駆動回路に、前記第１および第２の
    モードのいずれにおいても略同位相である
    ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
  3. 前記イネーブル信号は、デューティ比が略５０％のパルス信号であり、
    前記第１のモードである場合に、第２の走査線駆動回路に供給するイネーブル信号の位
    相を、第１の走査線駆動回路に供給するイネーブル信号の位相に対し、略１８０度シフト
    させる
    ことを特徴とする請求項３に記載の電気光学装置の駆動方法。
  4. 前記出力制御回路は、
    前記ロジック信号を第１系列のイネーブル信号のパルス幅に狭めて、第１系列の走査線
    を選択する回路群と、
    前記ロジック信号を、前記第１系列のイネーブル信号とは略１８０度位相がシフトした
    第２系列のイネーブル信号のパルス幅に狭めて、第２系列の走査線を選択する回路群とに
    分かれ、
    前記第１のモードである場合、第１の走査線駆動回路に供給する第１および第２系列の
    イネーブル信号の位相と、第２の走査線駆動回路に供給する第１および第２系列のイネー
    ブル信号の位相とを略９０度シフトして供給する一方、
    前記第２のモードである場合、第１の走査線駆動回路に供給する第１および第２系列の
    イネーブル信号の位相と、第２の走査線駆動回路に供給する第１および第２系列のイネー
    ブル信号の位相とを略同位相で供給する
    ことを特徴とする請求項１または２に記載の電気光学装置の駆動方法。
  5. 複数の走査線と複数のデータ線との交差に対応して設けられた画素回路と、
    複数の走査線のうち、奇数行のものを所定の順番で選択する第１の走査線駆動回路と、
    複数の走査線のうち、偶数行のものを所定の順番で選択する第２の走査線駆動回路と、
    選択された走査線に対応する画素回路に対し画素の階調に対応したデータ信号を、デー
    タ線を介して供給するデータ線駆動回路と
    を備え、
    前記第１および第２の走査線駆動回路は、
    走査線を所定の順番で選択するためのロジック信号を、
    クロック信号によるパルス信号のシフト動作により生成するシフトレジスタと、
    前記ロジック信号をイネーブル信号のパルス幅に狭めて、走査線を選択する走査信号と
    して出力する出力制御回路と
    を有し、
    所定の第１のモードである場合、第１および第２の走査線駆動回路に、互いに位相の異
    なるイネーブル信号が供給されて、奇数行および偶数行の走査線が交互に選択される一方
    、
    前記第１のモードとは異なる第２のモードである場合、第１および第２の走査線駆動回
    路に略同位相のイネーブル信号が供給されて、互いに隣接する奇数行および偶数行の走査
    線が２行同時に選択される
    ことを特徴とする電気光学装置。
  6. 請求項５に記載の電気光学装置を有することを特徴とする電子機器。
JP2004294582A 2004-10-07 2004-10-07 電気光学装置、その駆動方法および電子機器 Active JP4196924B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004294582A JP4196924B2 (ja) 2004-10-07 2004-10-07 電気光学装置、その駆動方法および電子機器
US11/188,763 US7710383B2 (en) 2004-10-07 2005-07-26 Electro-optical device, method of driving electro-optical device, and electronic apparatus
KR1020050074322A KR100707764B1 (ko) 2004-10-07 2005-08-12 전기 광학 장치, 그 구동 방법 및 전자 기기
TW094127748A TWI261803B (en) 2004-10-07 2005-08-15 Electro-optical device, method of driving electro-optical device, and electronic apparatus
CNA2005101051548A CN1758303A (zh) 2004-10-07 2005-09-28 电光装置及其驱动方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004294582A JP4196924B2 (ja) 2004-10-07 2004-10-07 電気光学装置、その駆動方法および電子機器

Publications (2)

Publication Number Publication Date
JP2006106460A true JP2006106460A (ja) 2006-04-20
JP4196924B2 JP4196924B2 (ja) 2008-12-17

Family

ID=36144742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004294582A Active JP4196924B2 (ja) 2004-10-07 2004-10-07 電気光学装置、その駆動方法および電子機器

Country Status (5)

Country Link
US (1) US7710383B2 (ja)
JP (1) JP4196924B2 (ja)
KR (1) KR100707764B1 (ja)
CN (1) CN1758303A (ja)
TW (1) TWI261803B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008304489A (ja) * 2007-05-09 2008-12-18 Seiko Epson Corp 表示装置の駆動装置、駆動方法、及び電子機器
JP2012113088A (ja) * 2010-11-24 2012-06-14 Seiko Epson Corp 電気光学装置用駆動回路、電気光学装置及び電子機器
JP2013228460A (ja) * 2012-04-24 2013-11-07 Japan Display Inc 表示装置
CN105096892A (zh) * 2015-09-06 2015-11-25 青岛海信电器股份有限公司 一种图像显示方法及液晶显示装置
WO2015199049A1 (ja) * 2014-06-23 2015-12-30 シャープ株式会社 表示装置および表示方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666642B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 주사 구동부 및 이를 포함하는 유기 전계발광 표시장치
TWI365435B (en) * 2006-07-03 2012-06-01 Au Optronics Corp A driving circuit for generating a delay driving signal
WO2008047568A1 (fr) * 2006-09-27 2008-04-24 Nec Corporation Procédé d'affichage, système d'affichage, terminal de communication mobile et contrôleur d'affichage
JP4943505B2 (ja) * 2007-04-26 2012-05-30 シャープ株式会社 液晶表示装置
JP2009086143A (ja) * 2007-09-28 2009-04-23 Panasonic Corp 容量性負荷駆動回路およびプラズマディスプレイパネル
JP4816686B2 (ja) 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
US8194047B2 (en) * 2009-11-16 2012-06-05 Au Optronics Corporation Multi-channel touch panel
CN101853640B (zh) * 2010-03-09 2012-10-17 华映视讯（吴江）有限公司 显示装置及其画面更新率的调变方法
EP2549466A4 (en) * 2010-03-19 2014-02-26 Sharp Kk DISPLAY DEVICE AND DISPLAY ACTUATION METHOD
TW201209786A (en) * 2010-08-27 2012-03-01 Chimei Innolux Corp Buffer and display system utilizing the same
TWI476742B (zh) 2010-12-06 2015-03-11 Au Optronics Corp 多工式驅動電路
TWI420460B (zh) * 2011-05-02 2013-12-21 Au Optronics Corp 電泳顯示器及其驅動方法
CN104700808B (zh) * 2013-06-06 2017-08-25 青岛海信电器股份有限公司 显示装置、时序控制器及图像显示方法
US10388243B2 (en) 2014-05-06 2019-08-20 Novatek Microelectronics Corp. Driving system and method for driving display panel and display device thereof
CN105096848A (zh) * 2014-05-19 2015-11-25 联咏科技股份有限公司 控制源极驱动电路的方法、控制芯片及显示设备
CN104157249B (zh) * 2014-07-16 2016-05-11 京东方科技集团股份有限公司 一种显示面板的栅极驱动装置及显示装置
CN104217669B (zh) * 2014-08-28 2016-08-31 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
KR102223680B1 (ko) * 2014-11-03 2021-03-08 삼성디스플레이 주식회사 신축성 디스플레이 장치 및 이의 표시 제어 방법 및 장치
CN104821150B (zh) * 2015-04-24 2018-01-16 北京大学深圳研究生院 像素电路及其驱动方法和显示装置
KR102332556B1 (ko) * 2015-05-07 2021-11-30 삼성디스플레이 주식회사 표시 장치
CN104966506B (zh) * 2015-08-06 2017-06-06 京东方科技集团股份有限公司 一种移位寄存器、显示面板的驱动方法及相关装置
CN104978944A (zh) 2015-08-06 2015-10-14 京东方科技集团股份有限公司 一种显示面板的驱动方法、显示面板及显示装置
TWI709791B (zh) * 2016-07-07 2020-11-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN106097971B (zh) * 2016-08-24 2018-08-28 深圳市华星光电技术有限公司 Amoled扫描驱动电路及方法、液晶显示面板及装置
CN107195278A (zh) * 2017-07-18 2017-09-22 京东方科技集团股份有限公司 一种显示面板的显示方法、显示面板及显示装置
CN107230447A (zh) * 2017-08-04 2017-10-03 京东方科技集团股份有限公司 一种驱动方法、驱动电路及显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634152B2 (ja) * 1985-12-17 1994-05-02 シャープ株式会社 薄膜ｅｌ表示装置の駆動回路
JP2671772B2 (ja) * 1993-09-06 1997-10-29 日本電気株式会社 液晶ディスプレイとその駆動方法
JP3597287B2 (ja) * 1995-11-29 2004-12-02 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
JP3270809B2 (ja) * 1996-03-29 2002-04-02 富士通株式会社 液晶表示装置および液晶表示装置の表示方法
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP3437489B2 (ja) * 1999-05-14 2003-08-18 シャープ株式会社 信号線駆動回路および画像表示装置
US6876339B2 (en) 1999-12-27 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP3633528B2 (ja) * 2001-08-24 2005-03-30 ソニー株式会社 表示装置
JP4190921B2 (ja) * 2002-04-10 2008-12-03 シャープ株式会社 駆動回路及びそれを備えた表示装置
JP4701589B2 (ja) * 2002-09-30 2011-06-15 セイコーエプソン株式会社 液晶装置と投射型表示装置
JP3789113B2 (ja) * 2003-01-17 2006-06-21 キヤノン株式会社 画像表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008304489A (ja) * 2007-05-09 2008-12-18 Seiko Epson Corp 表示装置の駆動装置、駆動方法、及び電子機器
JP2012113088A (ja) * 2010-11-24 2012-06-14 Seiko Epson Corp 電気光学装置用駆動回路、電気光学装置及び電子機器
JP2013228460A (ja) * 2012-04-24 2013-11-07 Japan Display Inc 表示装置
WO2015199049A1 (ja) * 2014-06-23 2015-12-30 シャープ株式会社 表示装置および表示方法
US9928796B2 (en) 2014-06-23 2018-03-27 Sharp Kabushiki Kaisha Display device and display method
CN105096892A (zh) * 2015-09-06 2015-11-25 青岛海信电器股份有限公司 一种图像显示方法及液晶显示装置
CN105096892B (zh) * 2015-09-06 2017-04-19 广东海信电子有限公司 一种图像显示方法及液晶显示装置

Also Published As

Publication number Publication date
US20060077168A1 (en) 2006-04-13
US7710383B2 (en) 2010-05-04
TW200614142A (en) 2006-05-01
KR20060050446A (ko) 2006-05-19
JP4196924B2 (ja) 2008-12-17
CN1758303A (zh) 2006-04-12
TWI261803B (en) 2006-09-11
KR100707764B1 (ko) 2007-04-17

Similar Documents

Publication Publication Date Title
JP4196924B2 (ja) 電気光学装置、その駆動方法および電子機器
US7932885B2 (en) Electro-optical device and electronic apparatus with dummy data lines operated substantially simultaneously
US7495650B2 (en) Electro-optical device and electronic apparatus
US6670944B1 (en) Shift register circuit, driving circuit for an electrooptical device, electrooptical device, and electronic apparatus
JP5332485B2 (ja) 電気光学装置
US7602361B2 (en) Electro-optical device, driving circuit, method, and apparatus to clear residual images between frames and precharge voltage for subsequent operation
US8576155B2 (en) Source line driving circuit, active matrix type display device and method for driving the same
JP2006313319A (ja) 液晶表示装置の駆動回路、液晶表示装置、液晶表示装置の駆動方法、および電子機器
JP2007171323A (ja) 電気光学装置、その駆動方法および電子機器
JP2004046236A (ja) 液晶表示装置の駆動方法
JP2010091968A (ja) 走査線駆動回路および電気光学装置
JP2001215928A (ja) 電気光学装置の駆動回路、電気光学装置および電子機器
JP2007199418A (ja) 電気光学装置、駆動方法および電子機器
JP2007148348A (ja) 電気光学装置、その駆動方法および電子機器
JP2006276119A (ja) データ信号供給回路、供給方法、電気光学装置および電子機器
JP2006098639A (ja) 電気光学装置、その検査方法
JP4572748B2 (ja) 電気光学装置、駆動方法および電子機器
JP2006065212A (ja) 電気光学装置および電子機器
JP2006227468A (ja) 電気光学装置および電子機器
JP2006330510A (ja) 電気光学装置、駆動方法および電子機器
JP2004134053A (ja) シフトレジスタ回路、電気光学装置の駆動回路、電気光学装置および電子機器
JP2005241741A (ja) 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP2006267358A (ja) 電気光学装置および電子機器
JP2006267359A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080922

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4196924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250