KR100644470B1 - 탄성표면파 필터 및 그의 제조방법 - Google Patents

탄성표면파 필터 및 그의 제조방법 Download PDF

Info

Publication number
KR100644470B1
KR100644470B1 KR1019997002596A KR19997002596A KR100644470B1 KR 100644470 B1 KR100644470 B1 KR 100644470B1 KR 1019997002596 A KR1019997002596 A KR 1019997002596A KR 19997002596 A KR19997002596 A KR 19997002596A KR 100644470 B1 KR100644470 B1 KR 100644470B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
acoustic wave
surface acoustic
metal
Prior art date
Application number
KR1019997002596A
Other languages
English (en)
Other versions
KR20000068639A (ko
Inventor
다카기도시유키
치요마히토시
아카호리나오키
에바타야스오
가와세미노루
고시노마사요시
사키나다가오루
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20000068639A publication Critical patent/KR20000068639A/ko
Application granted granted Critical
Publication of KR100644470B1 publication Critical patent/KR100644470B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02897—Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02094—Means for compensation or elimination of undesirable effects of adherence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02921—Measures for preventing electric discharge due to pyroelectricity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02929—Means for compensation or elimination of undesirable effects of ageing changes of characteristics, e.g. electro-acousto-migration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6483—Ladder SAW filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2250/00—Indexing scheme relating to dual- or multi-band filters

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 탄성표면파 필터 및 그의 제조방법에 관한 것으로서, 탄성표면파 필터를 복수의 전극 핑거, 전극 핑거를 공통으로 접속하는 버스 바, 버스 바에 접속된 전극패드 등을 구성하는 도체막이 압전성 기판상에 형성되는 방식으로 구성하고, 이와 같은 구성의 탄성표면파 필터 소자를 고주파대역에 이용하는 경우, 도체막의 두께와 전극의 선폭이 감소하여 기계적인 강도가 중요한 문제로 되기 때문에, 본 발명에서는 도체막을 예를 들어 탄탈과 알루미늄을 포함하는 층과, 이 층상에 형성된 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 이루어진 금속층의 2층 구조로 형성하고, 탄탈과 알루미늄의 조성비는 탄탈 함유량을 39% 내지 75%(원자백분율)의 범위내에 있도록 설정하여, 탄탈과 알루미늄을 포함하는 층상에 형성된 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 이루어진 층의 배향성이 개선되어 도체막의 강도가 증가되는 것을 특징으로 한다.
탄성표면파

Description

탄성표면파 장치 및 그의 제조방법{SURFACE ACOUSTIC WAVE DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 탄성표면파 필터 및 그의 제조방법, 특히 고주파 대역에 적합한 탄성표면파 필터 및 그의 제조방법에 관한 것이다.
종래의 탄성표면파 필터를 도 34를 참조하여 설명한다. 부호 "341"은 압전성(piezoelectric) 기판을 나타내고, 입력 트랜스듀서(transducer)(342)와 출력 트랜스듀서(343)가 압전성 기판(341)위에 설치되어 있다. 입력 트랜스듀서(342)와 출력 트랜스듀서(343)는 복수의 빗살형 전극 핑거(finger)(344) 등으로 구성되어 있다. 복수의 전극 핑거(344)는 버스 바(bus bar)에 의해 공통으로 연결되어 있고, 버스 바(345)는 전극 패드(346)에 개별적으로 연결되어 있다. 입력 트랜스듀서(342)와 출력 트랜스듀서(343) 외측에는 격자 반사기(347)가 설치되어 있다.
전극 핑거(344), 버스 바(345), 전극 패드(346) 및 격자 반사기(347)는 각각 소정 패턴의 도체막으로 형성되어 있다. 많은 경우에 있어서, 도체막으로는 저항이 작고, 패턴 형성이 용이하다는 이유로 알루미늄이 이용된다.
상기한 구성에 있어서, 입력 트랜스듀서(342)로부터의 전기에너지는 압전성 기판(341)에 가해져 기계진동에너지로 변환된다. 이와는 반대로, 압전성 기판(341)으로부터의 기계진동에너지는 전기에너지로 변환되어 출력 트랜스듀서(343)로부터의 신호로 도출된다.
이동통신분야에서 이용되는 주파수는 점점 더 높아지고 있다. 이에 따라, 이동통신기기에 이용되고 있는 탄성표면파 필터에 있어서, 도체막으로 형성되는 전극의 막두께와 선폭은 감소되고 있다. 막두께와 선폭이 감소되면, 소위 일렉트로마이그레이션(electro-migration) 또는 응력 마이그레이션(stress migration)이라는 문제가 발생한다.
일렉트로마이그레이션은 전극에 흐르는 전류에 의해 전극을 형성하는 알루미늄 등의 결정입자가 이동하여 단선에 이르는 불량이다. 응력 마이그레이션은 표면파 등에 의해 전극이 진동하여 기계적인 단선을 유발하는 불량이다.
상기한 문제를 해결하기 위한 한가지 방법으로서, 전극을 구성하는 알루미늄 또는 다른 금속재료에 매우 적은 양의 구리와 같은 금속을 첨가하는 방법이 있다. 알루미늄에 약 0.5중량%의 구리가 첨가되면, 고장시간은 수배로 증가한다. 구리의 첨가가 약 4% 정도로 증가하면, 고장시간은 보다 길어진다.
전극을 형성하는 도체막을 2층으로 하는 다른 방법이 있다. 이 방법에 따르면, 예를 들어 압전성 기판상에 TiN박막을 형성하고, 그 위에 알루미늄막을 형성한다. 이와 같은 구조에 의해 일렉트로마이그레이션 또는 응력 마이그레이션의 문제가 개선된다.
구리 또는 다른 금속을 첨가하는 방법은 금속의 첨가에 의해 전극을 형성하는 도체막의 저항이 증가되고, 그 결과 탄성표면파 필터의 기본 특성 중 하나인 삽입손실특성이 악화된다. 이와 같은 이유로 구리의 첨가량은 증가될 수 없다. 따라서, 종래의 탄성표면파 필터에 있어서, 구리의 첨가에도 불구하고 약 1W의 입력전력만으로 전극이 파괴되는 경우가 있다.
또한, 도체막을 2층으로 하는 경우에, 상층은 예를 들어 알루미늄, 하층은 TiN으로 형성되어 있다. 이 경우, 상층의 알루미늄을 에칭하는데 이용된 가스, 예를 들어 삼염화붕소(BCl3) 또는 염소(chlorine) 가스는 하층의 TiN을 에칭하는데 이용될 수 없다. 이에 따라, 도체막을 에칭하여 소정의 전극 패턴을 형성하는 경우에 TiN 에칭을 위한 가스 라인(gas line) 또는 정화기(purifier)와 같은 전용 안전설비가 필요하게 된다. 따라서, 이러한 설비에 대한 투자와 유지관리 비용이 증가하여, 제품의 제조비용이 증가한다.
탄성표면파 필터에 있어서, 상기한 바와 같이, 입력 및 출력 전기신호는 입력 및 출력 전극이 형성된 압전성 기판의 영역의 기계적인 진동, 소위 표면 진동과, 전압 또는 다른 전기신호로의 변환을 이용하여 처리된다. 이 경우에 도체막의 막두께는 필요한 전기적 특성에 따라 결정된다.
압전성 기판을 통해 전파되는 탄성표면파의 특성은 압전성 기판상의 도체막의 유무에 따라 변한다. 이들은 또한 압전성 기판상의 도체막의 질량과 두께에 따라 변한다. 도체막의 두께는 바람직한 주파수 특성에 대응하는 값을 가지며, 이는 주파수에 거의 반비례하고, 파장에 비례한다.
예를 들어, 압전성 기판으로서 LiTaO3를 이용하는 경우에, ㎓대의 주파수특 성을 얻기 위해서 도체막을 형성하는 알루미늄의 막두께는 약 150㎚이어야 한다. 400㎒ 정도의 주파수특성을 얻기 위해서는 알루미늄의 막두께는 약 550㎚이어야 한다.
상기한 탄성표면파 필터에서, 압전성 기판상에 형성된 전극 핑거의 두께는 필요한 주파수특성에 따라 결정된다. 그러나, 전극 패드와 버스 바는 이들의 목적을 고려하여 큰 막두께를 가져야 한다. 예를 들어, 전극 패드에는 금속 와이어가 연결된다. 금속 와이어와의 안정한 접합을 위해서는 300㎚ 이상의 두께가 필요하다. 버스 바는 신호의 도통에 이용된다. 이 경우에, 삽입손실을 줄이기 위해서 저항은 작고, 막두께는 두꺼운 것이 바람직하다.
그러나, 종래의 탄성표면파 필터에서 전극 핑거, 전극 패드 및 버스 바와 같은 각각의 전극들은 모두 동일한 공정으로 형성된다. 따라서, 전극 패드와 버스 바의 도체막의 두께는 필요한 주파수특성에 따라 결정되는 전극 핑거의 막두께에 의해 규정된다. 전극 핑거의 막두께가 고주파화에 의해 감소되면, 전극 패드와 버스 바도 또한 얇아진다. 그 결과, 금속 와이어와의 접합이 불안정해지거나 삽입손실이 커져 신뢰성이 낮아지고, 전기적 특성이 악화된다.
게다가, 전극 핑거의 폭이 고주파화에 의해 미세해지면, 입력 및 출력 전극을 구성하는 전극 핑거 쌍 사이에 정전기가 축적되고, 이에 의해 입력 및 출력 전극이 파괴되는 경우가 있다. 이러한 파괴를 방지하기 위한 한 방법으로서, 전극 핑거 쌍이 공통으로 연결되는 버스 바들을 300 내지 수 ㏀ 이상의 저항을 갖는 금속부로 접속하는 방법이 있다. 그러나 이 경우에 금속부의 폭은 약 10㎛ 정도로 작다. 따라서, 제조 공정 등에 있어서 금속부에 결선이 발생하는 경우가 있다.
통상, 탄성표면파 필터 소자를 구성하는 칩은 세라믹제의 패키지에 수용된다. 이 경우에, 탄성표면파 필터 소자의 전극 패드와 외부 회로는 금 또는 알루미늄 등의 금속 와이어를 이용하는 와이어 본딩에 의해 접속된다. 이와 같은 방법의 경우에 패키지의 측벽부 등에는 금속 와이어와의 접속을 위한 접속 패드가 설치되어 있다. 따라서, 접속 패드를 설치하기 위한 공간이 필요하며, 이에 따라 패키지의 크기가 커지며, 탄성표면파 필터의 소형화가 어려워진다.
따라서, 패키지의 크기를 줄이기 위해 플립-칩(flip-chip) 본딩 기술이 이용되고 있다. 이는 탄성표면파 필터 소자의 전극 패드상에 형성된 금 등의 범프(bump)가 외부회로와의 접속을 위해 이용되는 방법이다. 이 방법에 의하면, 접속 패드가 불필요하고, 그 결과 패키지의 크기는 감소될 수 있다.
그러나, 플립-칩 본딩 기술을 이용하는 경우에 전극 패드와 외부 회로가 접속될 때 전극 패드에는 와이어 본딩에 비해 큰 힘이 작용한다. 따라서, 전극 패드의 막두께가 탄성표면파 필터의 고주파화에 의해 얇아지면, 외부의 힘이 압전성 기판까지 도달할 수 있고, 이에 따라 압전성 기판이 손상되는 경우가 있다. 이것은 리프트-오프(lift-off) 방법을 이용하여 전극 패드의 막두께를 증가시킴으로써 방지될 수 있다. 그러나, 전극 패드의 막두께가 리프트-오프 방법에 의해 증가되면, 전극 패드를 형성하는 도체막과 리프트-오프 방법에 의해 적층된 도체막이 분리된다는 문제가 발생한다.
상기한 바와 같이 종래의 탄성표면파 필터는 고주파화에 따라 일렉트로마이그레이션과 응력 마이그레이션에 대한 대응이 필요하게 된다. 또한, 전극 패드의 기계적 강도와 버스 바의 전기적 특성이 개선되어야 한다. 게다가, 입력 및 출력 전극의 정전기에 의한 파괴에 대응하는 수단이 필요하게 된다.
본 발명의 목적은 상기한 문제를 해결하고, 고주파화에 적합한 탄성표면파 필터 및 그의 제조방법을 제공하는데 있다.
도 1은 본 발명의 실시예를 설명하기 위한 도체막의 패턴도,
도 2는 본 발명의 실시예를 설명하기 위한 도체막 부분의 단면도,
도 3은 본 발명에서 이용되는 타겟(target)을 설명하기 위한 도면,
도 4는 도체막을 형성하는 탄탈 및 알루미늄의 조성비를 설명하기 위한 도면,
도 5는 본 발명의 다른 실시예를 부분적으로 설명하기 위한 도체막의 패턴도,
도 6은 본 발명의 다른 실시예를 설명하기 위한 도체막 부분의 단면도,
도 7은 본 발명의 다른 실시예를 설명하기 위한 도체막 부분의 단면도,
도 8은 본 발명의 다른 실시예를 설명하기 위한 도체막의 패턴도,
도 9는 본 발명의 다른 실시예를 설명하기 위한 도체막 부분의 단면도,
도 10은 본 발명의 다른 실시예를 설명하기 위한 제조공정도,
도 11은 본 발명의 다른 실시예를 설명하기 위한 평면도,
도 12는 본 발명의 다른 실시예를 설명하기 위한 제조공정도,
도 13은 본 발명의 다른 실시예를 설명하기 위한 도체막의 패턴도,
도 14는 본 발명의 다른 실시예를 설명하기 위한 제조공정도,
도 15는 본 발명의 다른 실시예의 특성을 설명하기 위한 특성도,
도 16은 본 발명의 다른 실시예를 설명하기 위한 사시도,
도 17은 본 발명의 다른 실시예를 설명하기 위한 단면도,
도 18은 본 발명의 다른 실시예를 설명하기 위한 사시도,
도 19는 도 18에 대응하는 평면도,
도 20은 도 18에 대응하는 단면도,
도 21은 본 발명의 다른 실시예를 설명하기 위한 평면도,
도 22는 본 발명의 다른 실시예를 설명하기 위한 단면도,
도 23은 본 발명의 다른 실시예를 설명하기 위한 평면도,
도 24는 본 발명의 다른 실시예를 설명하기 위한 회로도,
도 25는 본 발명의 다른 실시예를 설명하기 위한 단면도,
도 26은 본 발명의 다른 실시예를 설명하기 위한 단면도,
도 27은 본 발명의 다른 실시예를 설명하기 위한 제조공정도,
도 28은 본 발명의 다른 실시예를 설명하기 위한 제조공정도,
도 29는 본 발명의 다른 실시예를 설명하기 위한 제조공정도,
도 30은 본 발명의 다른 실시예를 설명하기 위한 제조공정도,
도 31은 본 발명의 다른 실시예를 설명하기 위한 제조공정도,
도 32는 본 발명의 다른 실시예를 설명하기 위한 제조공정도,
도 33은 본 발명의 다른 실시예를 설명하기 위한 회로도 및
도 34는 종래예를 설명하기 위한 평면도이다.
본 발명의 한 실시예에 대하여 도 1을 참조하여 설명한다. 부호 "11"은 압전성 기판을 나타낸다. 예를 들어 LiTaO3(리튬 탄탈레이트)가 압전성 기판(11)의 재료로서 이용된다. 복수의 빗살형 전극 핑거(14)로 형성된 입력 트랜스듀서(12)와 출력 트랜스듀서(13)가 압전성 기판(11)상에 설치된다. 복수의 전극 핑거(14)는 버스 바(15)에서 공통으로 접속하고, 버스 바(15)는 전극 패드(16)에 접속되어 있다. 입력 및 출력 전극(12, 13)의 외측에는 격자전극(17)이 형성되어 있다. 전극 핑거(14), 버스 바(15), 전극 패드(16), 격자전극(17) 등의 도체막은 모두 압전성 기판(11)상에 소정 패턴으로 형성되어 있다. 이제 도 1의 X-Y선을 따라 취한 도 2의 단면도를 참조하여, 압전성 기판(11)상에 형성된 도체막의 구성에 대하여 기술한다. 부호 "11"는 압전성 기판을 나타낸다. 이 압전성 기판(11)상에 도체막(21)이 형성되어 있다. 도체막(21)은 제 1 층(21a)과 제 2 층(21b)의 2층 구조로 되어 있다. 제 1 층(21a)은 압전성 기판(11)상에 형성되어 있고, 적어도 탄탈과 알루미늄을 포함한다. 제 2 층(21b)은 제 1 층(21a)상에 형성되어 있고, 적어도 알루미늄 또는 알루미늄을 주성분으로 하는 합금을 포함한다.
탄탈-알루미늄막의 저항은 순수한 알루미늄의 저항보다 높다. 그러나, 탄탈-알루미늄 막의 막두께가 300Å(30㎚) 이하이면, 막은 탄성표면파 필터 소자의 전기적 특성에 실질적인 영향을 미치지 않으며, 따라서 문제는 발생하지 않는다.
이제 도 2에 이용된 부호들을 참조하여, 상기한 구성을 갖는 탄성표면파 필터 소자를 제조하는 방법에 대하여 기술한다.
먼저, 압전성 기판(11)의 웨이퍼 표면을 예를 들어 순수한 물로 세정한다. 다음으로 건조 스피너(dry spinner)를 이용하여 웨이퍼 표면을 건조시킨다. 그 후, 압전성 기판(11)상에 소정의 막두께를 갖는 도체막(21)을 형성한다. 도체막(21)은 예를 들어 스퍼터링 방법을 이용하여 형성된다.
스퍼터링 방법에 의해 도체막(21)을 형성하는데 있어서, 예를 들어 세정된 표면을 갖는 압전성 기판(11)의 웨이퍼를 스퍼터링 장치내에 설치하고, 제 1 층(21a)으로서 탄탈-알루미늄 막을 형성한다. 탄탈-알루미늄 막은 탄탈 및 알루미늄의 작은 조각들을 조합하여 형성한 타겟에 의해 형성된다. 탄탈 및 알루미늄의 작은 조각들은 타겟의 백킹(backing) 플레이트상에 배치되어 있다. 탄탈-알루미늄 막의 조성비는 타겟상의 탄탈 및 알루미늄의 작은 조각의 각각의 표면적의 비에 따라 제어된다. 이 경우에, 탄탈-알루미늄 막의 조성비와 작은 조각의 면적비는 반드시 일치하지는 않는다. 그러나, 조성비가 시간에 따라 거의 변화하지 않기 때문에 조성비의 제어가 용이하며, 그 결과 바람직한 조성비가 용이하게 실현될 수 있다.
그 후, 탄탈-알루미늄 막을 갖는 웨이퍼의 표면을 대기중에 노출시키지 않고, 진공상태로 유지하면서, 탄탈-알루미늄 막상에 제 2 층(21b)으로서 예를 들어 알루미늄막을 형성한다. 이 경우, 알루미늄막을 형성하기 전에 탄탈-알루미늄막을 갖는 웨이퍼를 대기중에 노출시키면, 탄탈-알루미늄 막의 표층에 산화막이 형성되 고, 그 결과 알루미늄막의 배향성이 나빠진다. 따라서, 알루미늄막은 탄탈-알루미늄 막이 형성된 후에 대기중에 노출시키지 않고 형성된다.
탄탈-알루미늄 막과 알루미늄막의 2층 도체막(21)이 상기한 방법으로 형성된 후에, 입력 및 출력 전극을 구성하는 전극 핑거, 전극 패드, 버스 바, 격자 반사기 등의 각각의 전극에 대응하는 소정의 레지스트 패턴을 포토리소그래피에 의해 형성한다. 다음으로, 이 패턴을 에칭하고, 각각의 전극 패턴에 대응하는 형상을 갖는 도체막(21)을 형성한다.
예를 들어, 이 에칭 처리를 위해 반응성-이온 에칭 방법이 이용된다. 이 방법에 따르면, 제 2 층(21b)의 알루미늄막을 에칭할 때의 에칭 조건과 에칭 가스를 크게 변경하지 않고, 제 1 층(21a)의 탄탈-알루미늄 막을 에칭할 수 있다. 따라서, 전극 패턴을 용이하게 형성할 수 있다.
에칭이 완료된 후, 레지스트는 박리처리된다. 그 후, 웨이퍼상의 소자를 소정의 크기로 절단하여 얻어진 칩을 패키지내에 배치한다. 다음으로, 와이어 본딩에 의해 전기적 접속이 행해지고, 생성된 구조를 질소 분위기에서 봉지하여 탄성표면파 필터를 완성한다.
이제 도 3을 참조하여 상기한 제조공정에 있어서 탄탈-알루미늄 막을 스퍼터링에 의해 형성한 경우에 타겟의 구성에 대해서 설명한다.
도 3(a) 내지 도 3(c)는 원형 타겟의 예이고, 도 3(d) 및 도 3(e)는 직사각형 타겟의 예이다. 사선 부분은 탄탈의 작은 조각이 배치된 부분이고, 공백 부분은 알루미늄의 작은 조각이 배치된 부분이다.
도 3(a)는 방사방향으로 복수의 영역(32)으로 분할되고, 탄탈 및 알루미늄의 복수의 작은 조각이 번갈아서 배치되어 있는 원(31)을 도시하고 있다. 또한, 도 3(b)는 방사방향 및 원주방향으로 복수의 영역(32)으로 분할되고, 방사방향 및 원주방향으로 탄탈 및 알루미늄의 작은 조각이 번갈아서 배치되어 있는 원(31)을 도시하고 있다. 게다가 도 3(c)는 방사방향으로 복수의 영역(32)으로 분할되고, 복수의 영역에 탄탈 및 알루미늄의 작은 조각이 번갈아서 배치되어 있는 원(31)을 도시하고 있다. 탄탈 또는 알루미늄 중 어느 하나의 작은 조각이 원(31)의 중심부분(33)에 배치되어 있다. 이런 구성의 경우, 탄탈 및 알루미늄의 작은 조각의 각 선단부는 원의 중심부분에 집중하지 않으며, 그 결과 탄탈 및 알루미늄의 작은 조각은 용이하게 배치될 수 있다.
도 3(d)는 수직 및 수평방향으로 복수의 영역(32)으로 분할되고, 복수의 탄탈 및 알루미늄의 작은 조각이 번갈아서 배치되어 있는 직사각형을 도시하고 있다. 도 3(e)는 중심의 직사각형 영역(32a), 이 직사각형 영역(32a)을 둘러싸는 일정한 폭을 갖는 영역(32b) 및 직사각형의 가장자리를 따라 뻗어있는 일정한 폭을 갖는 영역(32c)을 포함하는 복수의 영역으로 분할되고, 탄탈 및 알루미늄의 작은 조각들을 인접하는 영역에 배치하고 있지 않는 직사각형을 도시하고 있다.
도 3(a)와 도 3(e)에 도시된 바와 같이, 탄탈 및 알루미늄의 작은 조각들이 복수의 영역에 번갈아서 배치되어 있으면, 탄탈 및 알루미늄의 작은 조각들의 배치 밸런스가 양호하게 되고, 그 결과 균일한 특성을 갖는 탄탈-알루미늄 막을 형성할 수 있다.
이제 도 4를 참조하여 상기한 구조의 결정 배향성에 대하여 기술한다. 도 4는 하층의 탄탈-알루미늄 막의 탄탈 및 알루미늄의 조성비(원자백분율)와, 상층의 알루미늄막의 결정 배향성과의 관계를 나타낸다. 이것은 X선 회절 분석을 이용하여 측정한 결과이다. 알루미늄막의 결정 배향성은 X선 회절 분석에 기초한 (111) 배향의 반치폭(FWHM)을 나타낸다.
도 4의 관계에서 탄탈의 조성비가 39%에서 75%(원자백분율) 사이인 영역에서 반치폭이 감소되어 높은 배향성을 나타내고 있음은 명백하다. 게다가, 탄탈의 조성비가 45%에서 75%(원자백분율) 사이인 영역에서 반치폭은 보다 감소되어 높은 배향성을 나타낸다. 또한, 탄탈의 조성비가 48%에서 64%(원자백분율) 사이인 영역에서, 반치폭은 더욱 감소되어 보다 높은 배향성을 나타낸다. 높은 배향성을 나타내는 영역에서는 응력 마이그레이션, 일렉트로마이그레이션 등의 발생이 억제되며, 그 결과 내전력성이 개선될 수 있다.
상기한 실시예에서는 압전성 기판으로서 LiTaO3가 이용되고 있다. 그러나, 대안적으로, 압전성 기판으로서 LiNbO3, Li2B4O7, 수정 등을 이용할 수 있다. 또한, 도체막의 상층을 알루미늄으로 형성하고 있지만, 대안적으로 알루미늄을 주성분으로 하는 합금 또는 다른 금속으로 형성할 수 있다.
도 5를 참조하여 본 발명의 다른 실시예에 대하여 기술한다. 부호 "51"은 압전성 기판을 나타내며, 이 기판은 LiTaO3, LiNbO3 또는 수정으로 형성된다. 이 압전성 기판(51)상에 입력 또는 출력 전극을 구성하는 복수의 전극 핑거(52)가 형성되어 있다. 복수의 전극 핑거(52)는 버스 바(53)에 의해 공통으로 접속되어 있고, 이 버스 바는 전극 패드(54)에 접속되어 있다. 복수의 전극 핑거(52)는 양측으로부터 뻗어있으며, 빗살형상으로 서로 교차한다.
이제 도 6을 참조하여 전극 핑거(52), 버스 바(53) 및 전극 패드(54)의 단면에 대해서 기술한다. 도 6에서 도 5에 대응하는 부분에는 동일한 부호를 붙이고, 중복되는 설명은 생략한다.
도 6(a)는 도 5의 선 A-A를 따라 취한 단면도이고, 전극 핑거(52)의 단면을 도시하고 있다. 각각의 전극 핑거(52)에 있어서, 알루미늄을 주성분으로 하는 재료로, 예를 들어 단일 성분의 알루미늄 또는 알루미늄에 구리 및 실리콘을 첨가하여 얻어진 재료로 제 1 층(61)이 압전성 기판(51)상에 형성되고, 제 1 층(61)상에 중간층이 얇게 형성된다. 제 1 층(61)의 두께는 전극 핑거를 설계하는데 필요한 주파수특성에 따라 결정된다. 예를 들어, LiTaO3의 압전성 기판상에 1.5㎓대의 필터를 형성하는 경우에, 제 1 층(61)의 두께는 약 150㎚이다.
중간층(62)은 알루미늄 이외의 금속을 주성분으로 하는 재료, 예를 들어 텅스텐, 몰리브덴, 티타늄 또는 탄탈과 같은 고융점금속 또는 이러한 고융점금속을 포함하는 금속화합물로 형성된다. 여기서는 티타늄-텅스텐 합금이 이용되고, 그 두께는 20㎚ 정도로 얇다. 중간층(62)은 티타늄-텅스텐 합금을 이용하는 대신에 티타늄과 텅스텐을 차례로 적층하여 형성될 수 있다. 제조공정에 있어서, 알루미늄의 제 2 층(도시하지 않음)은 후술되는 바와 같이 중간층(62)상에 형성된다. 그러나, 제 2 층은 전극 핑거(52)를 형성하는 공정에서 에칭되고, 최종적으로는 더 이상 남아있지 않게 된다.
상기한 구조에 의하면, 각각의 전극 핑거(52)는 단일층 구조가 아니라, 제 1 층(61)이 티타늄-텅스텐 합금막으로 코팅된 구조를 갖는다. 따라서 내전력성과 마이그레이션에 대한 내성이 개선된다.
도 6(b)는 도 5의 선 B-B를 따라 취한 단면도이고, 버스 바(53)의 단면을 도시하고 있다. 버스 바(53)에는 알루미늄을 주성분으로 하는 제 1 층(61)과 중간층(62)이 형성되어 있고, 중간층(62)상에는 알루미늄을 주성분으로 하는 제 2 층(63)이 예를 들어 부분적으로 형성되어 있다. 600㎚의 두께를 갖는 제 2 층(63)은 제 1 층(61)보다 두껍다. 결과적으로, 버스 바(53)에 대응하는 부분의 전기저항은 제 1 층(61)만이 이용된 경우에 비해 약 1/5 정도로 낮아진다. 따라서, 탄성표면파 필터의 삽입손실은 적다.
도 6(b)의 경우, 제 2 층(63)은 중간층(62)상에 부분적으로 남아있다. 그러나, 본 발명에 있어서, 전극 핑거(52)에 대한 패턴은 제 2 층(63)을 부분적으로 제거하는 패터닝 후에 중간층(62)과 제 1 층(61)을 패터닝하는 공정에서 형성된다. 따라서, 전극 핑거(52)에 근접한 제 2 층(63)의 부분이 부분적으로 제거되도록 설계되면, 전극 핑거(52)를 패터닝할 때 레지스트가 평탄하지 않게 도포되는 것이 방지될 수 있다.
전극 핑거(52)의 피치가 너무 거칠어 평탄하지 않은 레지스트의 도포에 의한 영향을 무시할 수 있거나, 지향성이 높은 에칭 방법을 이용하여 전극 핑거(52), 버 스 바(53) 및 전극 패드(54)에 대한 부분을 패터닝한 후에 전극 핑거(52)에 대응하는 부분의 제 2 층을 제거하는 경우에, 버스 바(53)의 전체 영역에 걸쳐 제 2 층이 남아있도록 설계될 수 있다.
도 6(c)는 도 5의 선 C-C를 따라 취한 단면도이고, 전극 패드(54)의 단면을 도시하고 있다. 전극 패드(54)는 알루미늄을 주성분으로 하는 제 1 층(61)과 중간층(62), 및 알루미늄을 주성분으로 하는 제 2 층(63)으로 형성되어 있다. 이 경우, 제 2 층(63)은 전극 패드(54)의 전체 영역에 걸쳐 거의 그대로 남아있다. 제 2 층(63)의 두께는 600㎚로 되어 있다. 제 2 층(63)이 양호한 기계적 강도를 확보할 만큼 충분히 두껍기 때문에, 금속 와이어와 양호하게 결합될 수 있고, 따라서 안정성과 신뢰성이 향상된다.
상기 실시예에서, 각각의 전극 핑거(52)는 2층으로 형성되고, 각각의 버스 바(53)와 각각의 전극 패드(54)는 3층으로 형성되어 있다. 그러나, 대안적으로, 전극 핑거(52), 버스 바(53) 및 전극 패드(54)의 각 부분을 그 이상의 층으로 형성할 수도 있다.
도 7을 참조하여 각각의 전극 핑거의 부분이 3층으로 형성되고, 각각의 버스 바(53)와 각각의 전극 패드(54)의 부분이 4층으로 형성되어 있는 본 발명의 다른 실시예에 대하여 기술한다. 도 7에 있어서, 도 5와 도 6에 대응하는 부분에는 동일한 부호를 붙이고, 중복되는 설명은 일부 생략한다.
도 7(a)는 전극 핑거 부분의 단면도이다. 압전성 기판(51)상에 바탕층(71)이 형성되어 있다. 이 바탕층(71)은 압전성 기판(51)과의 접합성, 제 1 층(61)의 막질 및 내전력성 특성을 개선하기 위해 형성된다. 바탕층(71)은 10㎚의 두께로 티타늄-알루미늄을 침적하여 얻어진다. 이 바탕층(71)상에 알루미늄을 주성분으로 하는 제 1 층(61)이 형성되어 있고, 그 위에 중간층(62)이 얇게 형성된다.
제 1 층(61)의 두께는 전극 핑거(52)를 설계하는데 필요한 주파수특성에 따라 결정된다. 예를 들어, LiTaO3의 압전성 기판(11)상에 1.5㎓대의 필터가 형성되는 경우에 제 1 층(61)의 두께는 약 150㎚이다. 중간층(62)은 티타늄-텅스텐으로 형성되고, 그 두께는 20㎚로 되어 있다. 예를 들어, 중간층(62)은 알루미늄 외의 다른 고융점금속을 주성분으로 하는 재료로 형성된다. 예를 들어 단일 성분의 텅스텐 또는 몰리브덴의 막, 또는 고융점 금속을 주성분으로 하는 화합물로 형성된다. 제조공정에 있어서, 후술되는 바와 같이 중간층(62)상에 알루미늄을 주성분으로 하는 제 2 층이 형성된다. 그러나, 제 2 층은 전극 핑거(52)가 형성될 때 에칭되고, 최종적으로는 더 이상 남아있지 않게 된다.
상기한 구조에 의하면, 각각의 전극 핑거(52)는 1층막이 아니라, 바탕층(71)과 중간층(62) 사이에 끼워진 샌드위치 구조로 되어 있다. 따라서, 내전력성과 마이그레이션에 대한 내성이 더욱 향상된다.
도 7(b)는 버스 바 부분의 단면도이다. 압전성 기판(51)상에 바탕층(71)이 형성되어 있다. 도 7(c)는 전극 패드 부분의 단면도이다. 또한 이 경우 압전성 기판(51)상에 바탕층(71)이 형성되어 있다.
도 8을 참조하여 복수의 전극 핑거가 압전성 기판상에 형성되어 있는 본 발 명의 다른 실시예에 대하여 기술한다. 이 실시예에서, 압전성 기판(51)상의 4개의 영역에 각각 전극 핑거(81A-81D)가 형성되어 있다. 4개의 전극 핑거(81A-81D)의 한쪽을 공통으로 접속하는 버스 바(82A1-82D1)는 각각 도전 패턴에 의해 전극 패드(82A-82D)에 연결되어 있다.
다른 쪽에 공통으로 접속하는 버스 바(82A2-82D2) 중에서, 버스 바(82A2, 82C2)는 전극 패드(84A)에 의해 서로 연결되어 있고, 버스 바(82B2, 82D2)는 전극 패드(84B)에 의해 서로 연결되어 있다. 2개의 전극 핑거(81A, 81B)는 동일한 막두께로 형성되어 있다. 또한, 2개의 전극 핑거(81C, 81D)도 동일한 막두께로 형성되지만, 핑거(81A, 81B)와는 다른 막두께로 되어 있다.
4개의 전극 핑거(81A-81D)의 좌우에는 전극 그리드(grid) 패턴을 갖는 격자 반사기(85A-85D)가 설치되어 있다. 격자 반사기(85A-85D)는 한쪽의 버스 바(86A-86D)에 의해 전극 패드(87A-87D)에 연결되어 있다. 격자 반사기(85A-85D)의 다른쪽의 버스 바(88A-88D) 중에서, 버스 바(88A, 88C)가 서로 연결되어 있고, 버스 바(88B, 88D)가 서로 연결되어 있다.
이제 도 9를 참조하여 상기한 구성을 갖는 탄성표면파 필터 소자의 부분 단면에 대해 기술한다. 도 9에서 도 5 내지 도 8에 대응하는 부분에는 동일한 부호를 붙이고, 중복되는 설명은 일부 생략한다.
도 9(a)는 전극 핑거(81A, 81B) 부분의 단면도이다. 이 구조는 알루미늄을 주성분으로 하는 제 1 층(61)과 제 1 중간층(62)을 포함하는 적층구조로 되어 있다. 전체 두께는 약 160㎚이다.
도 9(b)는 전극 핑거(81C, 81D) 부분의 단면도이다. 이 구조에서, 알루미늄을 주성분으로 하는 제 2 층(63)과 알루미늄 외의 고융점 금속을 주성분으로 하는 제 2 중간층(64)이, 또한 알루미늄을 주성분으로 하는 제 1 층(61)과 제 1 중간층(62)상에 형성되어 있다. 전체 두께는 약 270㎚이다.
도 9(c)는 전극 패드 부분의 단면도이다. 이 구조에서, 제 1 층(61), 제 1 중간층(62), 제 2 층(63) 및 제 2 중간층(64)은 압전성 기판(51)상에 형성되어 있고, 제 2 중간층(64)상에 500㎚의 두께를 갖는 알루미늄을 주성분으로 하는 제 3 층(65)이 형성되어 있다. 제 3 층(65)은 알루미늄만으로 형성되어 있고, 제 1 층(61) 및 제 2 층(63)은 구리, 실리콘이 각각 0.5%씩 첨가되어 있고, 이에 따라 전극 핑거 부분의 내전력성이 향상된다. 이 경우, 적층구조로 되어 있기 때문에 또한 내전력성이 향상된다.
제 1 층(61)은 150㎚ 두께이고, 제 2 층(63)은 100㎚ 두께이다. 제 1 및 제 2 중간층(62, 64)은 10 내지 20㎚ 정도로 얇고, 티타늄-텅스텐이 재료로서 이용된다. 그러나, 중간층(62, 64)은 텅스텐, 티타늄, 탄탈 또는 몰리브덴과 같은 단일 성분의 금속, 또는 이 금속들 중 어느 하나를 주성분으로 하는 화합물로 형성될 수 있다. 중간층(62, 64)은 매우 얇기 때문에 저항율도 문제가 되지 않는다. 따라서, TiN과 같은 화합물이 재료로서 이용될 수 있다.
상기한 구조에 의하면, 예를 들어 서로 다른 주파수특성을 갖는 복수 종류의 필터가 하나의 압전성 기판에 설치될 수 있다. 따라서, 주파수특성을 조합하여 다양한 특성을 갖는 탄성표면파 필터를 용이하게 구성할 수 있다.
이제 도 10을 참조하여 본 발명에 따른 제조방법의 한 예에 대해서 기술한다.
먼저, 도 10(a)에 도시된 바와 같이 알루미늄을 주성분으로 하는 제 1 층(102)이 LiTaO3 등의 압전성 기판(101)상에 형성되고, 제 1 층(102)상에 티타늄-텅스텐의 중간층(103) 및 알루미늄을 주성분으로 하는 제 2 층(104)이 예를 들어 스퍼터링 방법에 의해 연속적으로 형성된다. 스퍼터링 방법을 이용할 때, 예를 들어 각 층의 금속에 대응하는 타겟을 압전성 기판(101)에 대향하여 배치하고, 아르곤 플라즈마를 타겟에 인가하여 압전성 기판(101)상에 원하는 금속층을 형성한다.
제 1 층(102) 및 제 2 층(104)은 각각 알루미늄에 구리와 실리콘을 0.5%씩 첨가하여 얻어지고, 그 결과 내전력성과 마이그레이션에 대한 내성이 향상된다. 중간층(103)은 20㎚ 두께로 티타늄-텅스텐을 형성하여 얻어진다. 그러나, 대안적으로, 중간층(103)은 티타늄과 텅스텐을 연속적으로 스퍼터링하여 형성될 수 있다. 이 경우에 중간층(103)은 티타늄과 텅스텐의 적층구조로 된다.
제 1 층(102)의 두께는 전극 핑거의 주파수특성을 고려하여 예를 들어 150㎚로 되어 있다. 원하는 주파수특성을 필요로 하는 전극 핑거를 구성할 때, 제 2 층(104)의 두께는 그 주파수특성에 대응하는 값으로 설정된다. 그러나, 금속 와이어와의 접속을 목적으로 하는 전극 패드, 또는 신호 도통을 위한 버스 바의 경우에 제 2 층(104)은 가능한 두껍게, 예를 들어 약 500㎚ 두께로 되어 있고, 그 결과 특성이 개선된다. 스퍼터링 방법 대신에 진공증착방법 또는 CVD 방법이 제 1 층(102), 중간층(103) 및 제 2 층(104)을 형성하는데 이용될 수 있다.
다음으로, 도 10(b)에 도시된 바와 같이, 레지스트를 표면에 도포하고, 마스크 노광 및 현상을 수행하여, 특정 레지스트 패턴(105)이 제 2 층(104)상에 형성된다. 그 후, 도 10(c)에 도시된 바와 같이 마스크로서 레지스트 패턴(105)을 이용하여 제 2 층(104)이 에칭되고, 레지스트 패턴(105)이 제거되며, 제 2 층(104)이 패터닝된다.
이 때, 제 2 층(104)은 예를 들어 RIE(반응성 이온 에칭)에 기초한 건식에칭에 의해 에칭된다. 이 경우에, BCl3 또는 CCl4 및 O2가 에칭 가스로서 이용된다. 다른 염소계 가스가 건식에칭에 이용될 수 있다. 또한, Cl2, N2, O2 등이 첨가 가스로서 이용될 수 있다. 건식에칭 대신에 습식에칭이 이용될 수 있다.
중간층(103)은 스토퍼(stopper)층으로서 기능한다. 상기한 가스를 이용하여 건식에칭을 하는 경우에 제 2 층(104)과 중간층(103)의 에칭비율은 상이하고, 그 결과 중간층(103)은 제 1 층(102)이 제거되지 않도록 에칭에 대하여 벽(barrier)을 형성한다. 따라서, 전극 핑거의 특성에 필요한 제 1 층(102)의 막두께가 확보되고, 균일하고 안정된 특성을 실현할 수 있다.
종래기술의 경우에는 중간층이 사용되지 않기 때문에 에칭에 대한 스토퍼 기능이 없다. 따라서, 하층에 남아 있는 알루미늄층의 일부가 제거되어 막두께 정확도를 악화시키는 경우가 있고, 그 결과 균일한 특성을 얻을 수 없다.
다음으로, 도 10(d)에 도시된 바와 같이, 레지스트가 표면에 도포된 후, 마스크 노광 및 현상을 수행하여, 전극 핑거를 형성하기 위한 레지스트 패턴(106)을 형성한다.
그 후, 도 10(e)에 도시된 바와 같이, 마스크로서 레지스트 패턴(106)을 사용하여 중간층(103)과 제 1 층(102)을 에칭하고, 레지스트 패턴(106)을 제거하여, 전극 핑거의 패터닝을 완료한다.
상기의 경우에, 중간층(103)과 제 1 층(102)은 RIE(반응성 이온 에칭) 방법에 기초한 건식에칭에 의해 에칭된다. 또한, 중간층(103)에 대한 에칭 가스로서 CF4가 사용된다. 중간층(103)이 티타늄, 텅스텐, 몰리브덴 등으로 형성되는 경우에, CF4, SF6, NF3 등과 같은 동일 계통의 가스가 사용될 수 있다. 이 때, 형상성 등의 조정을 위해 아르곤, N2, O2 등의 첨가 가스가 혼합될 수 있다.
CF4 계통의 가스의 경우, 알루미늄을 주성분으로 하는 제 1 층(102)은 에칭될 수 없다. 따라서, 제 2 층(104)의 경우와 같이, 에칭 가스로서 BCl3과 O2를 사용하여 RIE가 실행된다.
상기한 수순에 있어서, 전극 핑거와 전극 패드의 패터닝은 역순으로 행해질 수 있다. 그러나, 전극 핑거를 형성할 때의 종횡비(aspect ratio)와 형상성의 확보가 불리하게 되기 때문에 상기한 순서쪽이 유리하다.
또한, 상기한 공정에 있어서, 건식 에칭 대신에 CDE(화학 건식 에칭) 방법이 사용될 수 있다. 그러나, RIE 방법은 CDE 방법에 비해 에칭 이방성이 우수하다. 따라서, RIE 방법은 패턴 정확도, 종횡비 등과 같은 형상성을 확보하는데 있어서 유리하다. 또한, 패턴 형상성이 여유가 있는 경우에 습식 에칭 방법이 사용될 수 있다.
상기 실시예에서, 전극 핑거를 구성하는 제 1 층상에 얇게 중간층을 남겨둠으로써 내전력성과 마이그레이션 내성이 향상된다. 그러나, 탄성표면파 필터의 용도에 따라, 전극 핑거상의 중간층은 제거될 수 있다.
이 경우, 제 2 층을 건식 에칭한 후, 에칭 가스를 CF4 등으로 전환하여 중간층을 제거할 수 있다.
상기 실시예에서, 압전성 기판으로 LiTaO3를 사용하고 있다. 그러나, 대안적으로 LiNbO3, Li2B4O7, 수정, La3Ga5SiO14 등이 압전성 기판의 재료로서 사용될 수 있다. 본 발명은 또한 ZnO 등의 얇은 막이 유리 기판상에 형성되어 있는 압전성 기판에도 적용될 수 있다.
도 11의 평면도를 참조하여 본 발명의 다른 실시예에 대하여 기술한다.
부호 "111"는 압전성 기판을 나타낸다. LiNbO3, LiTaO3, Li2B4O7 또는 수정이 압전성 기판(111)으로 사용될 수 있다. 이 경우, 36°-Y-커트, X-방향-전파의 LiTaO3가 이용된다. 압전성 기판(111)상에 탄성표면파 필터 소자에 의해 제 1 및 제 2 필터(112, 113)가 형성되어 있다.
제 1 필터(112)는 입력 전극을 구성하는 빗살형 전극 핑거(114), 출력 전극을 구성하는 빗살형 전극 핑거(115), 격자 반사기(116) 등으로 구성되어 있다. 제 1 필터(112)는 예를 들어 900㎒ 대역통과필터로서 기능한다. 이 경우, 바람직한 반사율을 얻기 위해 전극 핑거와 격자 반사기의 막두께는 약 310㎚, 선폭은 1.07㎛ 정도로 형성된다.
제 2 필터(113)는 입력 전극을 구성하는 빗살형 전극 핑거(117), 출력 전극을 구성하는 빗살형 전극 핑거(118), 격자 반사기(119) 등으로 구성되어 있다. 제 2 필터(113)는 예를 들어 1.8㎓ 대역통과필터로서 기능한다. 이 경우, 바람직한 반사율을 얻기 위해 전극 핑거와 격자 반사기의 막두께는 약 150㎚, 선폭은 0.54㎛ 정도로 형성된다.
상기 실시예에서, 제 1 필터(112)의 막두께와 선폭은 제 2 필터(113)와 상이하다. 이와 같은 구조에 의해 2개의 서로 다른 주파수대역에 대한 대역통과필터가 하나의 압전성 기판상에 형성된다.
2개의 탄성표면파 필터 소자가 공통의 압전성 기판상에 설치되면, 양자 사이에 간섭이 일어나는 경우가 있다. 이런 간섭은 2개의 탄성표면파 필터 소자 사이에 탄성표면파 흡음재 또는 홈을 설치하거나, 각각의 탄성표면파 필터 소자의 탄성표면파의 전파 방향을 벗어나게 하여 방지할 수 있다.
상기 구성을 갖는 탄성표면파 필터 소자 칩은 예를 들어 세라믹제의 패키지(120)내에 수용된다. 필요한 경우, 칩은 다이싱(dicing)용 절단 영역(111a)을 갖고 실장된다. 패키지(120)상의 접속 패드(121a-121j)와 탄성표면파 필터 소자의 전극 패드(122, 123)는 각각 금속 와이어(124)로 접속한다. 이 칩은 리드(lid)(도시하지 않음)에 의해 패키지(120)내에 밀폐된다.
탄성표면파 필터 소자 칩의 다이싱용 절단영역(111a)은 다이싱에 기인한 치핑(chipping)과 오물이 탄성표면파 필터 소자의 전극 패턴에 영향을 미치지 않도록 하기 위한 것이고, 약 100㎛의 폭을 갖는다.
이제 도 12를 참조하여 상기한 탄성표면파 필터 소자를 제조하는 방법에 대하여 기술한다. 먼저, 도 12(a)에 도시된 바와 같이 압전성 기판(10)상에 제 1 내지 제 4 층의 4개의 층을 적층한 금속막을 스퍼터링법에 의해 형성한다. 제 1 층은 탄탈-알루미늄 합금층(100)이고, 약 2㎚의 막두께를 갖는다. 제 2 층은 0.5%의 구리를 포함하는 알루미늄-구리층(200)이고, 약 143㎚의 막두께를 갖는다. 제 3 층은 탄탈-알루미늄 합금층(300)이고, 약 5㎚의 막두께를 갖는다. 제 4 층은 0.5%의 구리를 포함하는 알루미늄-구리층(400)이고, 약 160㎚의 막두께를 갖는다.
다음으로, 도 12(b)에 도시된 바와 같이 전체에 레지스트를 도포하고, 노광, 현상한다. 그 후, 고주파대역 영역(30)의 레지스트를 제거한다. 이 때, 고주파대역 영역(30)을 저주파대역 영역(20)과 분리하고, 저주파대역 영역(20)을 레지스트(500)로 코팅한다.
다음으로, 도 12(c)에 도시된 바와 같이, 생성된 구조를, 예를 들어 인산을 주성분으로 하는 혼합산에 함침시키고, 레지스트(500)로 피복되어 있지 않은 부분, 즉 고주파대역 영역(30)의 최상층에 있는 알루미늄-구리층(400)을 에칭에 의해 제거한다. 이 때, 탄탈-알루미늄 합금은 혼합산에 의해 에칭되지 않는다. 따라서, 최상층만이 에칭되고, 제 3 층의 탄탈-알루미늄 합금층과 그 이하의 층들은 고주파대역 영역(30)에 남는다.
다음으로, 도 12(d)에 도시된 바와 같이 레지스트가 제거된다. 이 때, 두꺼운 막은 저주파대역 영역(20)에 남고, 얇은 막은 고주파대역 영역(30)에 남는다.
상기한 방법에 따르면, 최상층만이 혼합산에 의해 에칭되고, 탄탈-알루미늄 합금은 에칭되지 않는다. 따라서, 고주파대역 영역(30)의 막두께는 에칭에 의해 변경되지 않고 일정하게 유지된다.
다음으로, 고주파대역 영역(30)의 전극 형성이 행해진다. 먼저, 전체를 레지스트로 코팅한 후, 레지스트를 노광 및 현상하여 고주파대역 영역(30)에 레지스트 패턴을 형성한다.
다음으로, 예를 들어 Cl2 가스를 이용하여 반응성 이온 에칭 방법에 의해 금속막을 에칭한다. 이 때, 제 3 층으로서 탄탈-알루미늄 합금층, 제 2 층으로서 알루미늄-구리층, 그리고 제 1 층으로서 탄탈-알루미늄 합금층이 한번에 에칭된다.
다음으로, 레지스트가 제거되면, 도 12(e)에 도시된 바와 같이 고주파대역 영역(30)에 전극 패턴(600)이 형성된다.
그 후, 저주파대역 영역(20)의 전극형성이 행해진다. 이 방법은 고주파대역 영역(30)의 전극형성과 거의 동일한 방법으로 행해진다.
먼저, 고주파대역 영역(30)에 전극패턴이 형성되어 있는 압전성 기판 표면 전체를 레지스트로 피복한다. 다음으로, 저주파대역 영역(20)의 레지스트를 노광 및 현상하여 저주파대역 영역(20)에 레지스트 패턴을 형성한다.
다음으로, 제 4 층으로서 알루미늄-구리층, 제 3 층으로서 탄탈-알루미늄 합금층, 제 2 층으로서 알루미늄-구리층, 그리고 제 1 층으로서 탄탈-알루미늄 합금층이 반응성 이온 에칭 방법에 의해 한번에 에칭된다.
에칭 후, 레지스트가 제거되면, 도 12(f)에 도시된 바와 같이 저주파대역 영역(20)에 전극 패턴(700)이 형성된다.
상기한 바와 같이, 고주파대역 영역(30)의 전극 패턴(600)의 형성과 저주파대역 영역(20)의 전극 패턴(700)의 형성은 개별적으로 행해진다. 이 경우, 전극패턴(600, 700)의 막두께와 선폭이 상이한 구조를 용이하게 형성할 수 있다. 따라서, 서로 다른 주파수에 대하여 최적의 막두께와 선폭을 갖는 전극패턴을 형성할 수 있다.
상기한 실시예에서는 고주파대역 영역(30)에 전극패턴(600)을 형성하고, 그 후, 저주파대역 영역(20)에 전극패턴(700)을 형성하고 있다. 그러나, 대안적으로 저주파대역 영역(20)의 전극패턴(700)이 먼저 형성된 후 고주파대역 영역(30)의 전극패턴(600)이 형성될 수 있다.
또한, 고주파대역 영역(30)의 전극패턴(600)과 저주파대역 영역(20)의 전극패턴(700)은 동시에 형성될 수 있다.
상기한 방법에 따르면, 하나의 압전성 기판상에 서로 다른 막두께와 선폭을 갖는 금속 패턴을 형성할 수 있다. 예를 들어, 310㎚의 막두께를 갖는 4층 구조의 전극과 150㎚의 막두께를 갖는 3층 구조의 전극을, 저주파대역 영역(20)과 고주파대역 영역(30)에 각각 형성할 수 있다.
전극패턴이 형성된 후, 상기 구조는 다이싱에 의해 칩으로 분리된다. 각각의 칩은 고주파대역 영역(30)과 저주파대역 영역(20)을 포함한다. 따라서, 하나의 칩상에 2개의 주파수로 동작하는 필터 등을 형성할 수 있다.
상기한 구성을 갖는 칩은 실리콘 접착제를 이용하여 세라믹제의 패키지내에 장착된다. 그 후, 패키지의 접속패드와 칩의 전극패드를 금속 와이어로 본딩하고, 세라믹제의 패키지를 금속 리드(lid)로 밀폐하여 탄성표면파 필터를 완성한다.
상기한 실시예에 따르면, 서로 다른 막두께를 갖는 전극의 두께를 정확히 설정할 수 있다. 따라서, 제조된 탄성표면파 필터 소자의 특성은 변동이 적어지고, 반복하여 제조한 경우 특성의 재현성이 개선된다.
이제 도 13의 평면도를 참조하여 본 발명의 다른 실시예에 대하여 기술한다.
부호 "131"는 압전성 기판을 나타낸다. 압전성 기판(131)으로는 LiNbO3, LiTaO3, Li2B4O7 또는 수정이 사용될 수 있다. 이 경우, 64°-Y-커트, X-전파의 LiNbO3를 사용한다. 압전성 기판(131)상에는 입력 전극(132) 및 출력 전극(133)을 구성하는 복수의 전극 핑거(134)가 설치되어 있다. 복수의 전극 핑거(134)는 버스 바(135)에서 공통으로 접속되어 있고, 버스 바(135)는 전극패드(136)에 접속되어 있다. 입력 전극(132) 및 출력 전극(133)의 외측에는 격자 반사기(137)가 설치되어 있다. 전극 핑거(134), 버스 바(135), 전극 패드(136), 격자 반사기(137) 등은 모두 소정 패턴의 도체막으로 형성되어 있다.
상기 구성을 갖는 탄성표면파 필터 소자가 800㎒대역 필터로서 기능하는 경우에, 전극 핑거(134)의 선폭은 약 1.2㎛이고, 막두께는 약 160㎚이다. 전극 핑거(134)는 약 155㎚의 막두께를 갖는 알루미늄-구리층과 약 5㎚의 막두께를 갖는 탄탈-알루미늄층의 2층 구조로 되어 있다. 버스 바(135)와 전극패드(136)는 모두 약 1㎛의 막두께를 갖는다. 버스 바(135)와 전극패드(136)는 약 155㎚의 막두께를 갖는 알루미늄-구리층, 약 5㎚의 막두께를 갖는 탄탈-알루미늄층 및 약 840㎚의 막두께를 갖는 순수한 알루미늄층의 3층 구조로 되어 있다. 버스 바(135)의 일부는 알루미늄-구리층과 탄탈-알루미늄층의 2층 구조로 되어 있고, 단차(135a)가 설치되어 있다. 부호 "Z"는 단차(135a)와 전극 핑거(134) 사이의 거리를 나타낸다. 버스 바(135)는 전체를 2층 구조로 하고, 전극 핑거(134)와 동일한 막두께로 형성될 수 있다.
상기한 구성을 갖는 탄성표면파 필터 소자는 세라믹제의 패키지에 수납된다. 이 경우, 전극패드(136) 부분에 금의 범프(bump)가 설치되고, 전극패드는 이 범프를 통해 패키지의 외부회로와 접속한다. 그 후, 패키지는 세라믹제의 리드(lid)로 밀폐된다.
이제 도 14를 참조하여 상기한 탄성표면파 필터 소자를 제조하는 방법에 대하여 기술한다. 먼저, 도 14(a)에 도시된 바와 같이 압전성 기판(141)상에 제 1 층으로서 0.5중량%의 구리를 포함하는 알루미늄-구리층(142)을 약 155㎚의 막두께로 형성한다. 제 2 층으로서 탄탈-알루미늄 합금층(143)을 약 5㎚의 막두께로 형성한다. 또한, 제 3 층으로서 0.5중량%의 구리를 포함하는 알루미늄-구리층(144)을 약 840㎚의 막두께로 형성한다. 제 1 내지 제 3 층은 예를 들어 스퍼터링 방법 으로 형성된다. 제 2 층을 구성하는 탄탈과 알루미늄의 조성은 탄탈의 조성비가 39% 내지 75%(원자백분율)로 조정되는 것이 바람직하다. 이 범위내에 포함되면, 제 3 층을 구성하는 알루미늄-구리층(144)의 배향성이 높아진다.
다음으로, 도 14(b)에 도시된 바와 같이 버스 바와 전극패드가 형성되어 있는 영역을 포토리소그래피에 의해 레지스트(145)로 피복한다.
다음으로, 도 14(c)에 도시된 바와 같이, 생성된 구조를, 예를 들어 인산을 주성분으로 하는 혼합산에 함침시키고, 레지스트(145)로 피복되어 있지 않은 부분을 에칭하여 최상층의 알루미늄-구리층(144)을 제거한다. 이 때, 혼합산은 탄탈-알루미늄 합금을 전혀 에칭하지 않으며, 따라서 최상층의 알루미늄-구리층(144)만이 에칭되고, 제 2 층과 그 이하의 층들은 남는다. 다음으로, 레지스트를 제거한다. 이 경우, 버스 바와 전극패드의 형성 영역은 두껍고, 전극 핑거가 형성되는 영역은 얇다.
다음으로, 전체를 레지스트로 피복하고, 노광 및 현상을 수행하고, 버스 바와 전극패드의 부분을 피복하여 전극 핑거에 대응하는 레지스트 패턴을 형성한다.
다음으로, 도 14(e)에 도시된 바와 같이 예를 들어 Cl2 가스를 이용한 반응성 이온 에칭 방법으로 에칭하여 전극 핑거(146)를 형성한다. 부호 "147"과 "148"은 각각 버스 바와 전극 패드를 나타낸다.
이 때, 전극 핑거(146)에서 버스 바(147)의 단차(147a) 까지의 거리 Z는 5㎛ 이상으로 조정되고, 그 결과 전극 핑거에 대응하는 레지스트 패턴이 평탄하게 형성 될 수 있다. 버스 바의 막두께의 단차(147a)가 전극 핑거(146)에 가까이 위치하면, 도 14(d)의 공정 후, 전극 핑거를 형성하기 위한 레지스트를 도포할 때, 필연적으로 단차(147a)의 영역에 레지스트가 집중하여 레지스트를 평탄하게 도포할 수 없게 된다.
상기한 방법에 의해, 하나의 압전성 기판상에 서로 다른 막두께를 갖는 전극이 형성된다. 예를 들어, 입력 전극 또는 출력 전극을 구성하는 전극 핑거(146)는 약 155㎚ 두께의 알루미늄-구리층과 5㎚ 두께의 탄탈-알루미늄 합금층의 2층 구조로서, 2층의 전체 막두께는 160㎚로 되어 있다. 또한, 버스 바(147)와 전극패드(148)는 약 155㎚ 두께의 알루미늄-구리층, 5㎚ 두께의 탄탈-알루미늄 합금층 및 840㎚ 두께의 순수한 알루미늄층의 3층 구조로서, 3층의 막두께는 1㎛로 되어 있다.
다음으로, 도 14(f)에 도시된 바와 같이 각 전극이 형성되어 있는 탄성표면파 필터 소자를 세라믹제의 패키지내에 수납한다. 이 때, 전극 패드(148)상에 금의 범프(150)를 형성하고, 전극패드(148)가 범프(150)를 통하여 패키지의 외부회로 패턴에 접속하도록 소자가 장착되어 접합된다. 소자는 접합시 약 200℃로 가열된다. 그 후, 패키지(149)는 세라믹제의 리드(151)로 밀폐되어, 탄성표면파 필터를 완성한다.
상기한 실시예에 따르면, 탄성표면파 필터는 전극 핑거의 막두께가 주파수특성 등의 전기적 특성을 최적으로 하는 값으로 설정되고, 전극 패드의 막두께가 범프 강도 등의 기계적인 특성을 최적으로 하는 값으로 설정되도록 설계될 수 있다.
탄성표면파 필터 소자는 각각의 압전성 기판에 대하여 고유한 음속을 갖는다. 따라서, 전극 핑거의 막두께와 선폭은 원하는 주파수에 따라 거의 결정된다. 예를 들어 942.5㎒의 중심주파수를 갖는 필터의 경우에 막두께와 선폭은 각각 160㎚와 1.2㎛로 조정된다.
종래의 탄성표면파 필터에 있어서, 전극 패드와 전극 핑거는 동일한 막두께로 형성된다. 전극 패드가 전극 핑거와 동일한 막두께를 갖더라도, 전극 패드가 와이어 본딩 방법에 의해 외부회로 또는 외부용기에 접속하는 경우에, 기계적인 강도에 대한 문제는 발생하지 않는다. 그러나, 소형화 등을 용이하게 하기 위해 범프를 통해 접속하는 플립-칩 본딩 방법의 경우에는, 범프가 형성된 전극 패드에 큰 힘이 가해진다. 따라서, 전극 패드의 막두께가 전극 핑거의 막두께와 동일하면 전극 패드의 기계적인 강도가 약해지며, 예를 들어 1.5m 높이에서의 자연낙하시험에서 범프가 박리되어, 불량품이 발생한다.
기계적인 강도는 리프트오프 방법에 의해 전극 패드의 막두께를 증가시킴으로써 향상될 수 있다. 그러나, 이 경우, 리프트오프 방법에 의해 형성된 막과 바탕층 사이의 접합 강도가 충분하지 않기 때문에 전극패드상에 범프가 형성될 때 양자 사이의 접합이 박리하여 수율이 떨어진다.
게다가, 범프가 형성될 수 있어도, 자유낙하시험 등에서 불량품이 발생하고, 따라서 만족스런 접합 강도를 얻을 수 없다.
본 발명의 구조에 따르면, 전극 패드의 기계적인 강도는 높고, 범프가 형성되는 경우, 또 낙하 또는 진동 시험에서도 불량이 발생하지 않는다. 버스 바의 막두께가 증가하면, 전기 저항이 감소하고, 필터의 삽입 손실 등이 감소한다. 따라서, 전기적 특성이 개선된다.
이제 도 15를 참조하여, 전극 패드의 막두께와 불량발생률의 관계와, 전극 패드의 막두께와 칩의 접합 강도의 관계에 대하여 기술한다. 도 15의 횡축은 전극패드의 막두께(㎛), 종축은 좌측이 불량발생률이고, 우측이 칩의 접합강도이다. 또한 부호 "P"와 "Q"는 각각 불량발생률 특성과 접합강도 특성을 나타낸다. 불량발생률의 허용범위의 상한과 접합강도의 필요범위의 하한은 각각 선 "M"과 "N"으로 나타낸다. 이들 특성들은 전극패드의 막두께가 0.3㎛ 이상이면 불량발생률이 낮고, 접합강도도 충분하다는 것을 나타낸다.
또한, 상기한 실시예에서, 중간층으로서 탄탈-알루미늄 합금을 사용하고 있다. 그러나, 대안적으로 니오븀, 티타늄, 텅스텐, 몰리브덴, 니켈, 하프늄, 스칸듐 등을 이용할 수도 있다.
탄탈과 티타늄은 진공상태에서 게터(getter) 기능을 갖는다. 따라서, 탄탈 또는 티타늄이 사용되는 경우에는 스퍼터링에 의해 진공장치내에서 중간층이 형성될 때 진공장치의 내부벽면에 부착되어 있는 탄탈 또는 티타늄이 수분 등을 흡수한다. 따라서, 탄탈-알루미늄을 스퍼터링한 후, 다음의 알루미늄 또는 알루미늄-구리층을 형성할 때의 진공도가 개선되고, 따라서 낮은 저항률의 알루미늄층을 형성할 수 있다. 따라서, 탄탈-알루미늄의 저항이 비교적 높아도 적층막 전체로서는 문제가 되지 않는다.
스퍼터링 방법 이외에도 진공증착방법 또는 CVD 방법과 같은 박막형성방법이 막형성방법으로 사용될 수 있다.
이제 도 16을 참조하여 본 발명의 다른 실시예에 대하여 기술한다. 도 16은 방송위성수신기의 중간주파수 필터 등에 이용되는 480㎒ 탄성표면파 필터 소자의 한 예를 도시하고 있다.
부호 "161"은 압전성 기판을 나타내며, 이것은 예를 들어 LiNbO3(리튬 니오베이트)로 형성된다. 압전성 기판(161)상의 전역에 걸쳐 탄탈-알루미늄층(162)이 형성되어 있다. 탄탈-알루미늄층(162)상에는 입력 전극(163) 및 출력 전극(164)이 형성되어 있다. 입력 전극(163) 및 출력 전극(164)은 복수의 빗살형 전극 핑거(165) 등으로 구성되어 있다. 복수의 전극 핑거(165)는 버스 바(166)에서 공통으로 접속되고, 버스 바(166)는 전극패드(167)에 접속되어 있다. 입력 전극(163) 및 출력 전극(164) 사이에는 실드 전극(168a)이 형성되어 있다. 또한, 입력 전극(163) 및 출력 전극(164)의 외측에는 탄성표면파 흡음재(168b)가 설치되어 있다. 전극 핑거(165), 버스 바(166), 전극 패드(167), 실드 전극(168a) 등의 도체막은 알루미늄을 주성분으로 하는 재료로 형성되어 있다.
도 17은 선 A-A를 따라 취한 상기 탄성표면파 필터 소자의 단면도이다. 도 17에서 도 16에 대응하는 부분에는 동일한 부호를 붙이고, 중복되는 설명을 생략한다.
다음은 상기한 탄성표면파 필터 소자의 제조 방법에 대한 설명이다.
먼저, 세정된 표면을 갖는 압전성 기판 웨이퍼를 스퍼터링 장치내에 설치하고, 제 1 층으로서 탄탈-알루미늄막을 스퍼터링에 의해 형성한다. 이 경우, 탄탈-알루미늄막의 막 조성비를 제어하기 위해, 타겟 부재로서 탄탈과 알루미늄의 작은 조각들을 미리 하나의 타겟에 소결성형한 것이 이용된다. 원하는 막 조성비는 타겟상의 작은 조각들의 표면적의 비에 따라 제어된다. 면적비와 막 조성비는 항상 동일하지는 않다. 그러나, 조성비는 분말소결성형방법과 같이 시간에 따라 변화하지는 않는다. 따라서, 조성비의 제어가 용이하고, 설계한 대로 조성비를 얻을 수 있다.
다음으로, 탄탈-알루미늄층을 형성한 후, 그 층의 표면을 대기에 노출시키기 않고, 진공상태에서 알루미늄의 도체막을 형성한다. 표면이 대기에 노출되면, 탄탈-알루미늄막의 표면에 산화막이 형성되고, 상층에 형성된 알루미늄의 도체막의 배향성이 악화된다. 따라서, 대기에 노출시키기 않고 알루미늄의 도체막을 형성한다.
다음으로, 포토리소그래피에 의해 도체막상에 소정의 레지스트 패턴을 형성하고, 에칭을 행하여 전극을 형성한다. 이 에칭 처리에 습식 에칭 방법이 사용된다. 습식 에칭 방법을 사용하는 경우에 알루미늄막이 에칭될 때 알루미늄의 도체막 아래에 위치한 제 1 층의 에칭을 방지할 수 있다.
다음으로, 에칭이 종료한 후, 레지스트를 박리처리한다.
다음으로, 웨이퍼상에 형성된 탄성표면파 필터 소자를 소정의 크기로 절단한다. 각각의 절단된 칩을 패키지내에 배치한다. 그 후, 와이어 본딩에 의해 전기적 접속이 행해지고, 질소 분위기에서 밀봉하여 탄성표면파 필터를 완성한다.
또한, 탄탈-알루미늄층은, 탄탈의 조성비가 39% 내지 75%(원자백분율)의 범위내이면, 알루미늄의 도체막은 높은 배향성을 나타낸다. 따라서, 탄탈-알루미늄층의 조성비를 상기한 범위내에서 선택하면, 내전력성을 갖는 탄성표면파 필터 소자를 얻을 수 있다.
상기한 구성에 따르면, 압전성 기판상의 탄탈-알루미늄층은 저항층으로서 기능한다. 따라서, 입력 전극 및 출력 전극을 구성하는 전극 핑거 쌍은 탄탈-알루미늄 저항층에 의해 접속되고, 따라서 정전기에 의한 전극 핑거 등의 파괴가 방지된다.
또한, 상기한 실시예에 따르면, 압전성 기판으로 LiNbO3가 사용된다. 그러나, 대안적으로 LiTaO3, Li2B4O7, 수정 등이 압전성 기판으로 사용될 수 있다.
이제 도 18 내지 도 20을 참조하여 본 발명의 다른 실시예에 대하여 기술한다. 도 18은 사시도, 도 19는 평면도, 그리고 도 20은 부분단면도이다.
부호 "181"은 압전성 기판을 나타낸다. LiNbO3, LiTaO3, Li2B 4O7 또는 수정이 압전성 기판(181)의 재료로서 사용될 수 있다. 압전성 기판(181)상에 제 1 및 제 2 필터 소자(182, 183)가 탄성표면파 필터 소자에 의해 형성되어 있다.
제 1 필터 소자(182)는 입력 전극(184) 및 출력 전극(185), 격자 반사기(186) 등으로 구성되어 있다. 입력 전극(184) 및 출력 전극(185)은 빗살형 전극 핑거 등으로 형성되어 있다. 제 1 필터 소자(182)는 예를 들어 1.9㎓ 대역통과필터로서 기능한다. 입력 전극(184) 및 출력 전극(185)을 구성하는 전극 핑거는 순수한 알루미늄 또는 알루미늄에 예를 들어 실리콘과 구리를 각각 약 0.5중량%씩 첨가한 합금으로 형성되어 있다. 또한 원하는 반사율을 얻기 위해 막두께 t1은 약 150㎚로 되어 있다.
제 2 필터 소자(183)는 입력 전극(187) 및 출력 전극(188), 격자 반사기(189) 등으로 구성되어 있다. 입력 전극(187) 및 출력 전극(188)은 빗살형 전극 핑거 등으로 형성되어 있다. 제 2 필터 소자(183)는 예를 들어 800㎒ 대역통과필터로서 기능한다. 전극 핑거는 순수한 알루미늄 또는 알루미늄에 예를 들어 실리콘과 구리를 각각 약 0.5중량%를 첨가한 합금으로 형성되어 있다. 또한 원하는 반사율을 얻기 위해 막두께 t2는 약 300㎚로 되어 있다.
상기한 구성의 경우에, 도 20에 도시된 바와 같이 제 1 필터 소자(182)의 막두께 t1은 제 2 필터 소자(183)의 막두께 t2와 상이하다. 따라서, 서로 다른 막두께를 갖는 2개의 필터 소자(182, 183)는 서로 다른 주파수 대역을 갖는 대역통과필터로서 기능하도록 구성될 수 있다.
도 20에서는 2개의 주파수대역에 대한 대역통과필터를 형성하고 있다. 그러나, 대안적으로 하나의 압전성 기판상에 3개 이상의 막두께를 갖는 탄성표면파 필터 소자를 형성하여 3개 이상의 서로 다른 주파수대역에 대한 대역통과필터를 형성할 수 있다.
상기한 구성을 갖는 탄성표면파 필터 소자가 외부용기(190)내에 설치되고, 외부용기(190)에 부착된 접속패드(191a-191j)와 탄성표면파 필터 소자의 전극패드(192)는 금속 와이어(193) 등으로 접속된다. 필터 소자는 리드(lid)(도시하지 않음)에 의해 외부용기(190)내에 밀봉된다.
이제 도 21 내지 도 23을 참조하여 본 발명의 다른 실시예에 대하여 기술한다. 도 21 내지 도 23에서 도 18과 도 19에 대응하는 부분은 동일한 부호를 붙이고, 중복되는 설명은 생략한다.
도 21의 실시예에서, 제 1 필터 소자(182) 및 제 2 필터 소자(183) 사이에 탄성표면파 흡음재(211)가 설치되어 있다. 이 경우, 제 1 필터 소자(182) 및 제 2 필터 소자(183)로부터 여진된 표면파는 탄성표면파 흡음재(211)에 의해 차단된다. 따라서, 제 1 필터 소자(182)에서 제 2 필터 소자(183)로 또는 제 2 필터 소자(183)에서 제 1 필터 소자(182)로의 표면파의 누출은 없으며, 따라서 필터 소자들 사이의 간섭을 제거할 수 있다.
필터 소자들 사이의 간섭은 도 22에 도시된 바와 같이 제 1 필터 소자(182) 및 제 2 필터 소자(183) 사이의 압전성 기판(181)상에 홈(221)을 설치함으로써 억제할 수 있다.
또한, 도 23에 도시된 바와 같이 제 1 필터 소자(182)의 표면파의 전파방향(231)과 제 2 필터 소자(183)의 표면파의 전파방향이 엇갈리도록 제 1 필터 소자(182) 및 제 2 필터 소자(183)의 위치를 압전성 기판(181)상에서 어긋나게 배치할 수 있다.
이제 도 24를 참조하여 본 발명의 다른 실시예에 대하여 기술한다.
도 24의 탄성표면파 필터에 있어서, 입력단(241)과 출력단(242) 사이에 탄성표면파 필터 소자로 형성된 5개의 공진자(243-247)가 사다리 형태로 연결되어 있다. 이 경우, 예를 들어 공진자(243, 244)의 공진주파수는 20㎒ 정도 차이가 있다. 또한, 도 20에 도시된 바와 같이, 공진자(243, 244)의 막두께는 대응하는 공진주파수에 대한 최적값으로 조정되어 있다.
이제 도 25의 수직단면도를 참조하여 본 발명의 다른 실시예에 대하여 기술 한다.
도 25에 도시된 탄성표면파 필터는 도 18 내지 도 20에 도시된 탄성표면파 필터와 동일한 구성을 갖는다. 그러나, 이 경우, 제 1 필터 소자(182)의 재료는 알루미늄에 실리콘과 구리를 각각 약 0.5중량%씩 첨가한 합금이다. 반면에, 제 2 필터 소자(183)의 재료는 순수한 알루미늄 또는 알루미늄에 실리콘과 구리를 각각 약 0.1중량%씩 첨가한 합금이다.
알루미늄에 실리콘과 구리를 각각 약 0.5중량%씩 첨가한 합금은 내전력성을 갖으며, 순수한 알루미늄 또는 알루미늄에 실리콘과 구리를 각각 약 0.1중량%씩 첨가한 합금은 주파수특성이 양호하다. 제 1 필터 소자(182)는 1.9㎓에서 내전력성이 요구되기 때문에 이런 요구에 맞는 재료로 형성되어 있다. 또한 제 2 필터 소자(183)는 800㎒에서 양호한 주파수특성이 요구되기 때문에 이런 요구에 맞는 재료로 형성되어 있다.
도 26에 도시된 바와 같이, 막두께가 두꺼운 제 2 필터 소자(183)를 2층 구조로 형성할 수 있다. 예를 들어, 하층(183a)은 제 1 필터 소자(182)와 동일한 재료, 즉 알루미늄에 실리콘과 구리를 각각 약 0.5중량%씩 첨가한 합금으로 형성되고, 반면에 상층(183b)은 순수한 알루미늄 또는 알루미늄에 실리콘과 구리를 각각 약 0.1중량%씩 첨가한 합금으로 형성될 수 있다. 이 구성도 도 25의 실시예와 동일한 효과가 얻어진다.
이제 도 27의 리프트오프 Ⅰ 공정도를 참조하여 상기한 탄성표면파 필터 소자를 제조하는 방법에 대하여 기술한다. 먼저, 도 27(a)에 도시된 바와 같이 진공증착에 의해 압전성 기판(270)의 전면에 걸쳐 약 150㎚의 두께로 알루미늄막(271)을 형성한다.
다음으로, 도 27(b)에 도시된 바와 같이 알루미늄막(271)의 전면에 레지스트막(272a)을 도포한다.
다음으로, 도 27(c)에 도시된 바와 같이 레지스트막(272a)을 노광, 현상하여 그 일부를 제거한다.
다음으로, 도 27(d)에 도시된 바와 같이 에칭에 의해 알루미늄막(271)을 제거한다.
다음으로, 도 27(e)에 도시된 바와 같이 레지스트막(272a)을 제거하여 제 1 필터 소자(270a)를 형성한다. 이 경우, 에칭 대신에 리프트오프 방법이 사용될 수 있다.
다음으로, 도 27(f)에 도시된 바와 같이 제 1 필터 소자(270a)를 포함한 전면에 레지스트막(272b)을 도포한다.
다음으로, 도 27(g)에 도시된 바와 같이 레지스트막(272b)을 노광, 현상하여 그 일부를 제거한다.
다음으로, 도 27(h)에 도시된 바와 같이 제 2 도체막(273)을 전면에 형성한다.
다음으로, 도 27(i)에 도시된 바와 같이 레지스트막(272c)을 전면에 도포한다.
그 후, 바람직한 탄성표면파 필터 소자는 2가지 방법으로 형성된다.
첫번째 방법은 도 27(j1)에 도시된 바와 같이 레지스트막(272c)을 노광, 현상하여 제 1 필터 소자(270a)를 형성하는 영역을 제외하고, 제 2 필터 소자(270b)를 형성하는 영역의 일부를 제거하는 것이다. 그 후, 도 27(k1)에 도시된 바와 같이 레지스트막(272c)을 에칭에 의해 제거한다. 또한 도 27(l)에 도시된 바와 같이 제 1 및 제 2 필터 소자(270a, 270b)를 갖는 원하는 탄성표면파 필터를 얻기 위해 제 1 필터 소자(270a)상의 제 2 도체부(273)를 리프트오프 방법에 의해 제거한다.
두번째 방법은 도 27(j2)에 도시된 바와 같이 레지스트막(272c)을 노광, 현상하여 제 1 필터 소자(270a)상의 영역 및 제 2 필터 소자(270b)에 대한 영역의 일부를 제거하는 것이다. 그 후, 도 27(k2)에 도시된 방법으로 에칭한다. 또한 도 27(l)에 도시된 바와 같이 제 1 및 제 2 필터 소자(270a, 270b)를 갖는 원하는 탄성표면파 필터를 얻기 위해 레지스트막(272b, 272c)을 제거한다.
이 실시예의 제조방법에 따르면, 제 2 필터 소자(270b)는 알루미늄막(271)과 도체막(273)의 2층 구조로 구성되어 있다. 따라서, 상기 방법은 예를 들어 도 26에 도시된 탄성표면파 필터의 제조에 적합하다.
이제 도 28의 리프트오프 Ⅱ 공정도를 참조하여 본 발명의 탄성표면파 필터 소자를 제조하는 다른 방법에 대하여 기술한다. 먼저, 도 28(a)에 도시된 바와 같이 압전성 기판(270)의 전면에 걸쳐 알루미늄막(271)을 진공증착에 의해 약 150㎚의 두께로 형성한다.
다음으로, 도 28(b)에 도시된 바와 같이 알루미늄막(271)의 전면에 레지스트막(272a)을 도포한다.
다음으로, 도 28(c)에 도시된 바와 같이 레지스트막(272a)의 일부(제 2 탄성표면파 필터 소자(270b)를 형성하는 영역 전체)를 노광, 현상에 의해 제거한다.
다음으로, 도 28(d)에 도시된 방식으로 에칭한다.
다음으로, 도 28(e)에 도시된 바와 같이 레지스트막(272a)을 제거하여 제 1 필터 소자(270a)를 형성한다. 이 경우, 에칭 대신에 리프트오프 방법이 사용될 수 있다.
다음으로, 도 28(f)에 도시된 바와 같이 제 1 필터(270a)를 포함한 전면에 레지스트막(272b)을 도포한다.
다음으로, 도 28(g)에 도시된 바와 같이 레지스트막(272b)을 노광, 현상하여 그 일부를 제거한다.
다음으로, 도 28(h)에 도시된 바와 같이 전면에 제 2 도체막(273)을 형성한다.
다음으로, 도 28(i)에 도시된 바와 같이 전면에 레지스트막(272c)을 도포한다.
그 후, 원하는 탄성표면파 필터 소자는 2가지 방법으로 형성된다.
첫번째 방법은 먼저 도 28(j1)에 도시된 바와 같이 레지스트막(272c)의 제 1 탄성표면파 필터 소자(270a)를 제외하고, 제 2 탄성표면파 필터 소자(270b)의 영역을 노광, 현상에 의해 제거하는 것이다. 다음으로, 도 28(k1)에 도시된 방식으로 에칭한다. 다음으로, 도 28(l)에 도시된 바와 같이 레지스트막(272c)을 제거하고, 제 1 탄성표면파 필터 소자(270a)상의 제 2 도체막(273)을 리프트오프 방법에 의해 제거하여, 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)를 갖는 원하는 탄성표면파 필터를 얻는다.
두번째 방법은 도 28(j2)에 도시된 바와 같이 레지스트막(272c)의 제 1 탄성표면파 필터 소자(270a)상의 영역 및 제 2 탄성표면파 필터 소자(270b)에 대한 영역의 일부를 노광, 현상에 의해 제거하는 것이다. 다음으로, 도 28(k2)에 도시된 방법으로 에칭한다. 다음으로, 도 28(l)에 도시된 방법으로 레지스트막(272b, 272c)을 제거하여 제 1 및 제 2 필터 소자(270a, 270b)를 갖는 원하는 탄성표면파 필터를 얻는다.
이 실시예의 제조방법에 따르면, 제 1 및 제 2 필터 소자(270a, 270b)에 대한 알루미늄막을 별개의 공정으로 형성한다. 이 경우, 전술한 바와 같은 2개의 독립된 공정으로 형성하는 경우에 비해 내층에 산화막이나 레지스트가 잔존하는 일이 없다.
이제 도 29의 공정도를 참조하여 본 발명의 탄성표면파 필터 소자를 제조하는 다른 방법에 대하여 기술한다.
먼저, 도 29(a)에 도시된 바와 같이 압전성 기판(270)의 전면에 진공증착에 의해 알루미늄막(275)을 약 300㎚의 두께로 형성한다.
다음으로, 도 29(b)에 도시된 바와 같이 알루미늄막(275)의 전면에 레지스트막(272a)을 도포한다.
다음으로, 얇은 패턴인 제 1 탄성표면파 필터 소자(270a)의 상면의 레지스트막(272a)을 도 29(c)에 도시된 방법으로 제거한다.
다음으로, 도 29(d)에 도시된 바와 같이 얇은 패턴인 제 1 탄성표면파 필터 소자(270a)의 도체부를 에칭에 의해 약 150㎚의 두께로 조정한다.
다음으로, 두꺼운 패턴인 제 2 탄성표면파 필터 소자(270b)상의 레지스트막(272a)을 도 29(e)에 도시된 방식으로 제거한다.
다음으로, 도 29(f)에 도시된 바와 같이 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)의 전면에 레지스트막(272b)을 도포한다.
다음으로, 도 29(g)에 도시된 바와 같이 레지스트막(272b)의 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)를 형성하는 영역을 노광, 현상하여 제거한다.
다음으로, 도 29(h)에 도시된 방법으로 에칭한다.
다음으로, 도 29(i)에 도시된 방법으로 레지스트막(272b)을 제거하여 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)를 갖는 원하는 탄성표면파 필터를 얻는다.
이 실시예의 제조방법에 따르면, 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)의 도체 패턴을 동시에 형성할 수 있다. 따라서, 도체 패턴을 형성하는 공정이 간단해진다. 또한, 도체 패턴을 형성하는데 사용된 마스크는 고정밀도의 것이 요구된다. 그러나, 이 방법의 경우, 레지스트막에 대한 마스크는 그 정도로 고정밀도의 것을 요구하지 않는다. 따라서, 이 제조방법은 고정밀도의 마스크를 단지 하나만 사용하면 된다.
이제 리프트오프 Ⅲ에 대한 도 30의 공정도를 참조하여 본 발명의 탄성표면파 필터 소자를 제조하는 방법에 대하여 기술한다.
먼저, 도 30(a)에 도시된 바와 같이 압전성 기판(270)의 전면에 진공증착에 의해 알루미늄막(271)을 약 150㎚의 두께로 형성한다.
다음으로, 도 30(b)에 도시된 바와 같이 알루미늄막(271)의 전면에 레지스트막(272a)을 도포한다.
다음으로, 두꺼운 패턴인 제 2 탄성표면파 필터 소자(270b)의 상면의 레지스트막(272a)을 도 30(c)에 도시된 방법으로 제거한다.
다음으로, 도 30(d)에 도시된 바와 같이 진공증착에 의해 전면에 약 150㎚의 두께로 알루미늄막(273)을 형성한다.
다음으로, 도 30(e)에 도시된 바와 같이 리프트오프 방법에 의해 레지스트막(272a) 및 레지스트막(272a)상의 알루미늄막(273)을 제거한다.
다음으로, 도 30(f)에 도시된 바와 같이 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)의 전면에 레지스트막(272b)을 도포한다.
다음으로, 도 30(g)에 도시된 바와 같이 레지스트막(272b)의 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)를 형성하는 영역을 노광과 현상에 의해 제거한다.
다음으로, 도 30(h)에 도시된 방법으로 에칭한다.
다음으로, 도 30(i)에 도시된 방법으로 레지스트막(272b)을 제거하여 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)를 갖는 원하는 탄성표면파 필터를 얻는다.
이 실시예에 따른 제조방법에서도 도 29의 실시예에 따른 제조방법과 동일한 효과를 얻을 수 있다.
이제 리프트오프 Ⅳ에 대한 도 31의 공정도를 참조하여 본 발명의 탄성표면파 필터 소자를 제조하는 다른 방법에 대하여 설명한다.
먼저, 도 31(a)에 도시된 바와 같이 진공증착에 의해 압전성 기판(270)의 전면에 알루미늄막(271)을 약 150㎚의 두께로 형성한다.
다음으로, 도 31(b)에 도시된 바와 같이 알루미늄막(271)의 전면에 레지스트막(272a)을 도포한다.
다음으로, 두꺼운 패턴인 제 2 탄성표면파 필터 소자(270b)의 상면의 레지스트막(272a)을 도 31(c)에 도시된 방법으로 제거한다.
다음으로, 두꺼운 패턴인 제 2 탄성표면파 필터 소자(270b)의 도체부를 도 31(d)에 도시된 방법으로 제거한다.
다음으로, 도 31(e)에 도시된 바와 같이 진공증착에 의해 압전성 기판(270)의 전면에 알루미늄막(275)을 약 300㎚의 두께로 형성한다.
다음으로, 도 31(f)에 도시된 바와 같이 리프트오프 방법에 의해 레지스트막(272a) 및 레지스트막(272a)상의 알루미늄막(275)을 제거한다.
다음으로, 도 31(g)에 도시된 바와 같이 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)의 전면에 레지스트막(272b)을 도포한다.
다음으로, 도 31(h)에 도시된 바와 같이 레지스트막(272b)의 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)를 형성하는 영역을 노광, 현상에 의해 제거한다.
다음으로, 도 31(i)에 도시된 방법으로 에칭한다.
다음으로, 도 31(j)에 도시된 방법으로 레지스트막(272b)을 제거하여 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)를 갖는 원하는 탄성표면파 필터를 얻는다.
이 실시예에 따른 제조방법에서도 도 29의 실시예에 따른 제조방법과 동일한 효과를 얻을 수 있다.
이제 도 32의 공정도를 참조하여 본 발명의 탄성표면파 필터 소자를 제조하는 다른 방법에 대하여 기술한다.
먼저, 도 32(a)에 도시된 바와 같이 진공증착에 의해 압전성 기판(270)의 전면에 약 300㎚의 두께로 알루미늄막(275)을 형성한다.
다음으로, 도 32(b)에 도시된 바와 같이 알루미늄막(275)의 전면에 레지스트막(272a)을 도포한다.
다음으로, 도 32(c)에 도시된 바와 같이 레지스트막(272a)의 제 1 및 제 2 탄성표면파 필터 소자(270a, 270b)를 형성하는 영역을 노광, 현상에 의해 제거한다.
다음으로, 도 32(d)에 도시된 방법으로 에칭한다.
다음으로, 도 32(e)에 도시된 방법으로 레지스트막(272a)을 제거한다.
다음으로, 도 32(f)에 도시된 바와 같이 두꺼운 패턴인 제 2 탄성표면파 필터 소자(270b)의 도체패턴을 레지스트막(272b)으로 피복한다.
다음으로, 도 32(g)에 도시된 바와 같이 얇은 패턴인 제 1 탄성표면파 필터 소자(270a)의 도체패턴을 에칭에 의해 약 150㎚의 두께로 될 때까지 제거한다.
다음으로, 도 32(h)에 도시된 방법으로 나머지 레지스트막(272b)을 제거한다.
이 실시예에 따른 제조방법에서도 도 29의 실시예에 따른 제조방법과 동일한 효과를 얻을 수 있다.
이제 도 33의 블럭도를 참조하여 본 발명에 따른 탄성표면파 필터가 양방형 휴대용 전화에 적용된 예에 대하여 기술한다. 양방형 휴대용 전화의 경우에, 수신 및 송신 신호에 대하여 각각 2개의 주파수가 사용된다.
외부에서 송신된 신호는 안테나(331)에 의해 수신된다. 안테나(331)에 의해 수신된 수신신호는 듀플렉서(332)에 의해 수신라인측에 입력된다. 수신라인측에 입력된 신호는 증폭기(333)에 의해 증폭되어 수신 필터(334)에 입력된다.
수신 필터(334)는 통과주파수가 상이한 2개의 필터 소자로 형성되어 있다. 따라서, 수신 필터(334)에 입력된 신호는 그 주파수를 통과시키는 필터소자를 통하여 출력된다. 수신 필터(334)에서 출력된 신호는 스위치(335)에 의해 선택된다. 다음으로, 신호는 혼합기(336)에서 중간주파수로 변환되고, 신호처리부(337)에 입력된다.
한편, 신호처리부(337)에서 출력된 신호는 혼합기(338)에서 송신주파수의 신호로 변환되고, 스위치(339)를 통해 송신부 필터(340)에 입력된다.
송신부 필터(340)는 서로 다른 통과주파수를 갖는 2개의 필터 소자로 형성되어 있다. 신호는 스위치(339)가 접속된 측의 필터 소자를 통해 출력된다. 송신 필터(340)에서 출력된 신호는 증폭기(341)에 의해 증폭되고, 듀플렉서(332)를 통과하여 안테나(331)로부터 송신된다.
신디사이저(342)에서 출력된 발신 신호는 필터(343)를 통과하여 혼합기(336)에 국부발진신호로서 공급된다. 또한 신디사이저(342)에서 출력된 발신신호는 혼합기(338)에 국부발진신호로서 공급된다.
상기 실시예의 경우, 수신측의 수신 필터(334)와 송신측의 송신 필터(340)에 는 2개의 주파수대역의 신호를 선택하는 2개의 필터 소자가 형성되어 있다. 도 18 및 도 19에 도시된 구성을 갖는 탄성표면파 필터는 수신 또는 송신 필터(334 또는 340)로서 사용된다.
이 실시예의 경우, 하나로 구성한 탄성표면파 필터가 2개의 주파수대역의 신호를 제어할 수 있기 때문에 필터의 비용, 크기 및 무게가 감소될 수 있다.

Claims (27)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 압전성 기판과, 상기 압전성 기판상에 형성된 전극막을 구비한 탄성 표면파 장치에 있어서,
    상기 전극막 중 적어도 일부는 3층 이상의 층으로 성막되고, 상기 3층 이상의 층은 Al을 주체로 하는 제 1 도체층과, Al을 주체로 하는 제 2 도체층과, 상기 제 1 도체층과 상기 제 2 도체층 사이에 위치하고 Ta와 Al을 주체로 한 중간층을 포함하고, 상기 중간층의 Ta와 Al의 조성비율은 Ta가 39원자 백분율로부터 75원자 백분율 사이에 있는 것을 특징으로 하는 탄성표면파 장치.
  6. 제 5 항에 있어서,
    상기 중간층을 형성하는 금속 또는 금속 화합물의 주성분인 금속이 고융점 금속인 것을 특징으로 하는 탄성표면파 장치.
  7. 제 6 항에 있어서,
    상기 고융점 금속은 W, Mo, Ti, Ta를 포함하는 금속 중 하나 또는 이들 중 복수의 금속인 것을 특징으로 하는 탄성표면파 장치.
  8. 제 5 항에 있어서,
    상기 제 1 및 제 2 도체층 중 상기 압전성 기판에서 보다 먼 거리에 위치하는 층은 다른 층보다 두껍게 형성되어 있는 것을 특징으로 하는 탄성표면파 장치.
  9. 압전성 기판, 상기 압전성 기판상에 형성된 복수의 전극 핑거, 상기 전극 핑거를 공통으로 접속하는 버스 바 및 이 버스 바에 접속된 전극패드를 포함하는 탄성표면파 장치에 있어서,
    상기 버스 바 및 상기 전극패드의 적어도 한쪽이 Al을 주성분으로 하는 제 1 도체층, Al을 주성분으로 하는 제 2 도체층, 및 상기 제 1 도체층과 상기 제 2 도체층 사이에 위치하고 Al과는 다른 금속을 주성분으로 하는 중간층을 포함하는 적어도 3층으로 형성되고, 상기 제 1 도체층 및 제 2 도체층 중 상기 압전성 기판에서 보다 먼 거리에 위치한 층은 다른 층보다 두껍게 형성되어 있는 것을 특징으로 하는 탄성표면파 장치.
  10. 제 9 항에 있어서,
    상기 전극 핑거는 Al을 주성분으로 하는 도체층과, Al과는 다른 금속을 주성분으로 하여 상기 도체층상에 형성되는 중간층의 적어도 2층으로 형성되어 있는 것을 특징으로 하는 탄성표면파 장치.
  11. 압전성 기판, 상기 압전성 기판상에 형성된 복수의 전극 핑거, 상기 복수의 전극 핑거를 공통으로 접속하는 버스 바 및 상기 버스 바에 접속된 전극패드를 포함하는 탄성표면파 장치에 있어서,
    상기 전극 핑거, 상기 버스 바 및 상기 전극패드는 각각 Al을 주성분으로 하는 도체층과, Al과는 다른 금속을 주성분으로 하는 중간층을 교대로 적층하여 적어도 3층 이상으로 형성되고, 상기 전극핑거에는 상기 도체층과 상기 중간층의 적층수가 상이한 영역이 설치되어 있는 것을 특징으로 하는 탄성표면파 장치.
  12. 제 11 항에 있어서,
    상기 버스 바 및 상기 전극패드의 적어도 한쪽은 적층수가 많은 영역의 전극핑거와 동일한 적층구조를 갖고, 그 적층구조상에 막두께가 가장 두꺼운 Al을 주성분으로 하는 도체층이 설치되어 있는 것을 특징으로 하는 탄성표면파 장치.
  13. 압전성 기판과, 적어도 입력 및 출력 전극을 갖고 상기 압전성 기판상에 형성된 탄성표면파 소자를 포함하는 탄성표면파 장치에 있어서,
    상기 압전성 기판의 동일면상에 복수의 탄성표면파 소자가 설치되어 있고, 적어도 하나의 제 1 탄성표면파 소자의 전극막은 서로 다른 조성의 3개 이상의 층으로 구성되고, 다른 적어도 하나의 제 2 탄성표면파 소자의 전극막은 하나의 층 또는 서로 다른 조성의 2개 이상의 층으로 상기 제 1 탄성표면파 소자의 전극막보다 얇게 구성되며 상기 전극막의 최상층의 조성은 상기 제 1 탄성표면파 소자와는 상이한 것을 특징으로 하는 복합 탄성표면파 장치.
  14. 압전성 기판과, 적어도 입력 전극 및 출력 전극을 갖고 상기 압전성 기판상에 형성된 탄성표면파 소자를 포함하는 탄성표면파 장치에 있어서,
    상기 압전성 기판의 동일면상에 복수의 탄성표면파 소자가 설치되어 있고, 적어도 하나의 제 1 탄성표면파 소자의 전극막은, 그 최상층이 Al로 형성되거나 Al을 주성분으로 하고 있고, 그 하층이 Al과 Ta를 주성분으로 하는 3개 이상의 금속층으로 형성되고,
    적어도 하나의 제 2 탄성표면파 소자의 전극막은, 그 최상층이 Al과 Ta를 주성분으로 하는 합금 금속층이고, 그 두께가 상기 제 1 탄성표면파 소자와는 다른 것을 특징으로 하는 탄성표면파 장치.
  15. 압전성 기판상에 제 1 에칭 처리에 의해 제거되는 제 1 금속층을 상층에 배치하고, 그 하층에 제 1 에칭 처리에 의해 제거되지 않는 제 2 금속층을 배치한 세트를 적어도 한 세트 갖는 적어도 3층의 금속다층막을 형성하는 제 1 공정,
    상기 금속다층막의 표면을 레지스트로 피복하고, 또한 소정의 패터닝을 행하여 제 1 영역의 상기 제 1 금속층을 부분적으로 노출시키는 제 2 공정,
    제 1 에칭 처리에 의해 노출된 상기 제 1 금속층의 부분을 제거하여 상기 제 2 금속층을 노출시키는 제 3 공정,
    상기 레지스트를 제거하는 제 4 공정,
    상기 제 1 영역과는 다른 제 2 영역으로 노출되는 상기 제 1 금속층과, 노출된 제 1 영역의 상기 제 2 금속층을 레지스트로 피복하고, 소정의 패터닝을 행하여, 제 2 영역의 상기 제 1 금속층과 제 1 영역의 제 2 금속층을 부분적으로 노출시키는 제 5 공정,
    상기 제 1 금속층 및 제 2 금속층을 모두 제거할 수 있는 제 2 에칭 처리에 의해 제 2 영역에는 두꺼운 금속전극패턴을 형성하고, 제 1 영역에는 얇은 금속전극패턴을 형성하는 제 6 공정 및
    상기 제 5 공정에서 도포된 레지스트를 제거하는 제 7 공정을 포함하는 것을 특징으로 하는 탄성표면파 장치의 제조방법.
  16. 압전성 기판, 복수의 금속층으로 이루어지고 상기 압전성 기판상에 형성된 복수의 전극 핑거, 복수의 금속층으로 이루어지고 상기 압전성 기판상에 형성되는 상기 복수의 전극 핑거를 공통으로 접속하는 버스 바, 및 복수의 금속층으로 이루어지고 상기 압전성 기판상에 형성되는 상기 버스 바에 접속된 전극패드를 포함하는 탄성표면파 장치에 있어서, 상기 전극 핑거와 상기 전극패드는 막두께와 표면층의 금속조성이 각각 상이하고, 또한 상기 전극 핑거의 표면층과 동일한 금속조성이 상기 전극패드를 구성하는 복수의 금속층의 중간층에 이용되고 있는 것을 특징으로 하는 탄성표면파 장치.
  17. 제 16 항에 있어서,
    상기 전극 핑거의 표면층의 금속조성은 Ta, Nb, W, Mo, Ni, Hf, Sc 중 적어도 하나를 주성분으로 포함하고, 상기 전극패드의 표면층의 금속조성은 Al 또는 Al을 주성분으로 하는 합금인 것을 특징으로 하는 탄성표면파 장치.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 전극패드의 막두께는 0.3㎛ 이상인 것을 특징으로 하는 탄성표면파 장치.
  19. 제 16 항 또는 제 17 항에 있어서,
    상기 전극 핑거와 상기 전극패드는 표면층의 금속조성이 상이하고, 또한 상기 전극핑거의 표면층과 동일한 금속조성이 상기 전극패드를 구성하는 복수의 금속층의 중간층에 이용되고 있고, 또한 상기 전극패드 또는 버스 바의 막두께가 상기 전극 핑거의 막두께와 상이한 부분까지의 상기 전극 핑거로부터의 거리가 5㎛ 이상인 것을 특징으로 하는 탄성표면파 장치.
  20. 제 16 항 또는 제 17 항에 있어서,
    복수의 전극 핑거, 버스 바 및 전극패드가 각각 형성된 압전성 기판을 수납하고 외부배선패턴이 형성된 패키지를 설치하고, 상기 전극패드와 상기 외부배선패턴이 범프를 통하여 접속되어 있는 것을 특징으로 하는 탄성표면파 장치.
  21. 압전성 기판상에 제 1 에칭 처리에 의해 제거되는 제 1 금속층이 상층에 위치하고, 제 1 에칭 처리에 의해 제거되지 않는 제 2 금속층이 하층에 위치하는 세트를 적어도 한 세트 갖는 적어도 3층의 금속다층막을 형성하는 제 1 공정,
    상기 금속다층막의 표면을 레지스트로 피복하고, 소정의 패터닝을 행하여, 상기 제 1 금속층을 부분적으로 노출시키는 제 2 공정,
    제 1 에칭 처리를 행하여, 상기 제 2 공정에서 노출되어 있는 상기 제 1 금속층의 일부를 제거하여, 상기 제 2 금속층을 부분적으로 노출시키는 제 3 공정,
    상기 제 2 공정에서 상기 금속다층막의 표면을 피복한 레지스트를 제거하는 제 4 공정,
    상기 제 1 금속층이 노출된 제 1 영역과 상기 제 2 금속층이 노출된 제 2 영역의 표면을 각각 레지스트로 피복하고, 소정의 패터닝을 행하여, 상기 제 1 금속층 및 제 2 금속층을 부분적으로 노출시키는 제 5 공정,
    상기 제 1 금속층 및 제 2 금속층을 모두 제거할 수 있는 제 2 에칭 처리를 실행하여, 상기 제 1 영역에는 두꺼운 전극패턴을 형성하고, 상기 제 2 영역에는 얇은 전극패턴을 형성하는 제 6 공정 및
    상기 제 5 공정에서 상기 제 1 및 제 2 영역의 표면을 피복한 레지스트를 제거하는 제 7 공정을 포함하는 것을 특징으로 하는 탄성표면파 장치의 제조방법.
  22. 삭제
  23. 삭제
  24. 압전성 기판과, 전극 핑거를 갖고 상기 압전성 기판상에 형성된 입력 전극 및 출력 전극을 포함하는 탄성표면파 장치에 있어서, 상기 압전성 기판의 동일면상에 복수의 입력 전극 및 출력 전극 쌍을 설치하고, 적어도 한 쌍의 입력 전극 및 출력 전극은 다른 쌍의 입력 전극 및 출력 전극과는 다른 두께를 갖는 것을 특징으로 하는 탄성표면파 장치.
  25. 제 24 항에 있어서,
    한 쌍의 입력 전극 및 출력 전극과, 다른 쌍의 입력 전극 및 출력 전극 사이에 흡음재가 형성된 것을 특징으로 하는 탄성표면파 장치.
  26. 제 24 항에 있어서,
    한 쌍의 입력 전극 및 출력 전극과, 다른 쌍의 입력 전극 및 출력 전극 사이의 압전성 기판상에 홈이 형성된 것을 특징으로 하는 탄성표면파 장치.
  27. 제 24 항에 있어서,
    한 쌍의 입력 전극 및 출력 전극 사이의 탄성표면파의 전파 방향은 다른 쌍의 입력 전극 및 출력 전극 사이의 탄성표면파의 전파 방향과 어긋나도록 형성되어 있는 것을 특징으로 하는 탄성표면파 장치.
KR1019997002596A 1997-07-28 1998-07-28 탄성표면파 필터 및 그의 제조방법 KR100644470B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPP09-201919 1997-07-28
JP20191997 1997-07-28
JPP09-220346 1997-08-15
JP22034697 1997-08-15
JPP09-254812 1997-09-19
JP25481297 1997-09-19
JPP10-194301 1998-07-09
JP19430198 1998-07-09
PCT/JP1998/003360 WO1999005788A1 (fr) 1997-07-28 1998-07-28 Dispositif de traitement d'ondes acoustiques de surface et son procede de fabrication

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020047014005A Division KR100713966B1 (ko) 1997-07-28 1998-07-28 탄성표면파 장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20000068639A KR20000068639A (ko) 2000-11-25
KR100644470B1 true KR100644470B1 (ko) 2006-11-13

Family

ID=27475701

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019997002596A KR100644470B1 (ko) 1997-07-28 1998-07-28 탄성표면파 필터 및 그의 제조방법
KR1020047014005A KR100713966B1 (ko) 1997-07-28 1998-07-28 탄성표면파 장치 및 그의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020047014005A KR100713966B1 (ko) 1997-07-28 1998-07-28 탄성표면파 장치 및 그의 제조방법

Country Status (6)

Country Link
US (1) US6377138B1 (ko)
EP (1) EP0936734A4 (ko)
JP (1) JP3515131B2 (ko)
KR (2) KR100644470B1 (ko)
CN (1) CN1133268C (ko)
WO (1) WO1999005788A1 (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937113B2 (en) * 1998-06-09 2005-08-30 Oki Electric Industry Co., Ltd. Branching filter package
JP3266109B2 (ja) 1998-08-05 2002-03-18 株式会社村田製作所 電子デバイスの作製方法
JP3317273B2 (ja) * 1998-08-25 2002-08-26 株式会社村田製作所 表面波共振子、フィルタ、共用器、通信機装置
JP3317274B2 (ja) * 1999-05-26 2002-08-26 株式会社村田製作所 弾性表面波装置及び弾性表面波装置の製造方法
JP3402311B2 (ja) 2000-05-19 2003-05-06 株式会社村田製作所 弾性表面波装置
JP3402313B2 (ja) * 2000-07-05 2003-05-06 株式会社村田製作所 弾性表面波装置の製造方法
JP3414371B2 (ja) 2000-07-31 2003-06-09 株式会社村田製作所 弾性表面波装置及びその製造方法
JP4059080B2 (ja) * 2000-10-23 2008-03-12 松下電器産業株式会社 弾性表面波フィルタ
KR100373186B1 (ko) * 2000-12-29 2003-02-25 엘지이노텍 주식회사 표면탄성파 소자 및 그 제조방법
US6734599B1 (en) * 2001-01-05 2004-05-11 Clarisay, Incorporated System and method for dissipating static charge generated in a surface acoustic wave device
US6580197B2 (en) * 2001-01-05 2003-06-17 Clarisay, Inc. System and method for dissipating static charge generated in a surface acoustic wave device
DE60226677D1 (de) 2001-01-30 2008-07-03 Matsushita Electric Ind Co Ltd Saw-einrichtung und verfahren zu ihrer herstellung
JP4292245B2 (ja) 2001-02-05 2009-07-08 三星モバイルディスプレイ株式會社 発光体、発光素子、及び発光表示装置
EP1381156A4 (en) * 2001-04-19 2004-09-08 Matsushita Electric Ind Co Ltd SURFACE ACOUSTIC WAVE PROCESSING DEVICE AND MANUFACTURING METHOD THEREOF, AND ELECTRONIC COMPONENT USING THE SAME
WO2003005577A1 (fr) 2001-07-02 2003-01-16 Matsushita Electric Industrial Co., Ltd. Procede de production de dispositifs de traitement des ondes acoustiques de surface
JP2003087080A (ja) 2001-07-06 2003-03-20 Murata Mfg Co Ltd 弾性表面波素子及びその製造方法
JP3735550B2 (ja) * 2001-09-21 2006-01-18 Ｔｄｋ株式会社 弾性表面波装置およびその製造方法
EP1296454B1 (en) * 2001-09-25 2013-05-22 TDK Corporation SAW element and SAW device
JP2003198317A (ja) * 2001-12-21 2003-07-11 Fujitsu Media Device Kk 弾性表面波共振子及び弾性表面波フィルタ
JP2003218658A (ja) * 2002-01-17 2003-07-31 Nec Corp 弾性表面波素子及び半導体装置の製造方法
US7148610B2 (en) * 2002-02-01 2006-12-12 Oc Oerlikon Balzers Ag Surface acoustic wave device having improved performance and method of making the device
DE10206369B4 (de) * 2002-02-15 2012-12-27 Epcos Ag Elektrodenstruktur mit verbesserter Leistungsverträglichkeit und Verfahren zur Herstellung
JP4064208B2 (ja) * 2002-10-31 2008-03-19 アルプス電気株式会社 弾性表面波素子及びその製造方法
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7898047B2 (en) 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
JP3929415B2 (ja) * 2003-04-23 2007-06-13 富士通メディアデバイス株式会社 弾性表面波デバイス
CN100511988C (zh) * 2003-07-29 2009-07-08 松下电器产业株式会社 声表面波器件
KR20050079691A (ko) * 2004-02-06 2005-08-11 삼성전기주식회사 표면 탄성파 소자의 제조방법
JP2005244703A (ja) * 2004-02-27 2005-09-08 Kyocera Kinseki Corp ベース基板
DE102004037819B4 (de) * 2004-08-04 2021-12-16 Snaptrack, Inc. Elektroakustisches Bauelement mit geringen Verlusten
ITMI20042017A1 (it) * 2004-10-22 2005-01-22 Getters Spa Sensore di gas a onde acustiche superficiali e procedimento per la sua fabbricazione
WO2008081695A1 (ja) * 2006-12-27 2008-07-10 Murata Manufacturing Co., Ltd. 弾性表面波装置
JP4992968B2 (ja) * 2007-03-12 2012-08-08 株式会社村田製作所 弾性表面波装置
WO2008123132A1 (ja) * 2007-03-30 2008-10-16 Murata Manufacturing Co., Ltd. 弾性表面波装置
JP4811517B2 (ja) * 2007-03-30 2011-11-09 株式会社村田製作所 弾性表面波装置
US20090135541A1 (en) * 2007-11-06 2009-05-28 Kabushiki Kaisha Toshiba Actuator and electronic circuit based thereon
JP2010056984A (ja) * 2008-08-29 2010-03-11 Kyocera Corp 弾性表面波装置
JP5483851B2 (ja) * 2008-09-25 2014-05-07 京セラ株式会社 弾性表面波装置の製造方法
CN102308366B (zh) 2009-02-06 2015-08-12 Lg化学株式会社 触摸屏及其制备方法
WO2010090489A2 (ko) 2009-02-06 2010-08-12 주식회사 엘지화학 절연된 도전성 패턴의 제조 방법 및 적층체
KR20100090628A (ko) 2009-02-06 2010-08-16 주식회사 엘지화학 절연된 도전성 패턴의 제조 방법
CN102396154B (zh) * 2009-04-22 2015-02-04 天工松下滤波方案日本有限公司 弹性波元件和使用它的电子设备
JP5275153B2 (ja) * 2009-06-23 2013-08-28 太陽誘電株式会社 弾性波デバイスの製造方法
TWI550649B (zh) 2009-07-16 2016-09-21 Ｌｇ化學股份有限公司 電導體以及其製備方法
US8440012B2 (en) * 2010-10-13 2013-05-14 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for acoustic wave devices
JP2012151698A (ja) * 2011-01-19 2012-08-09 Taiyo Yuden Co Ltd 弾性波デバイス
CN103023447A (zh) * 2012-11-20 2013-04-03 溧阳市生产力促进中心 一种用于低损耗声表面波滤波器的压电薄膜
CN105431797B (zh) * 2013-04-30 2019-01-15 应用材料公司 多级掩模电路制造及多层电路
CN103698642B (zh) * 2014-01-02 2016-03-23 中国电子科技集团公司第二十六研究所 一种防止声表面波器件在温度试验中静电烧伤的方法
US9331667B2 (en) * 2014-07-21 2016-05-03 Triquint Semiconductor, Inc. Methods, systems, and apparatuses for temperature compensated surface acoustic wave device
KR101944722B1 (ko) * 2014-11-28 2019-02-01 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치
WO2016117483A1 (ja) * 2015-01-22 2016-07-28 株式会社村田製作所 弾性波装置の製造方法、および弾性波装置
CN105372542B (zh) * 2015-12-25 2018-06-19 中国电子科技集团公司第二十六研究所 一种防止声表面波器件在氟油检漏试验中静电烧伤的方法
JP6390819B2 (ja) * 2016-04-25 2018-09-19 株式会社村田製作所 弾性波装置及びその製造方法
WO2018070369A1 (ja) * 2016-10-11 2018-04-19 京セラ株式会社 弾性波装置
CN107947754B (zh) * 2017-11-23 2021-04-13 中国电子科技集团公司第四十一研究所 一种宽频带高性能衰减电路
US11082029B2 (en) 2018-09-28 2021-08-03 Skyworks Solutions, Inc. Acoustic wave device with multi-layer interdigital transducer electrode
CN111181520B (zh) * 2018-11-09 2023-03-24 恒劲科技股份有限公司 一种表面声波滤波器封装结构及其制作方法
JP2020096226A (ja) * 2018-12-10 2020-06-18 太陽誘電株式会社 弾性波デバイス、フィルタおよびマルチプレクサ
US10833650B1 (en) * 2019-06-11 2020-11-10 Globalfoundries Singapore Pte. Ltd. Reconfigurable MEMS devices, methods of forming reconfigurable MEMS devices, and methods for reconfiguring frequencies of a MEMS device
US20230223918A1 (en) * 2022-01-13 2023-07-13 RF360 Europe GmbH Surface acoustic wave (saw) device with one or more intermediate layers for self-heating improvement
CN115632628B (zh) * 2022-09-30 2024-05-24 锐石创芯(重庆)科技有限公司 滤波器结构及其制作方法、滤波器芯片及电子设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959747A (en) * 1975-04-30 1976-05-25 Rca Corporation Metallized lithium niobate and method of making
JPS5333557A (en) * 1976-08-24 1978-03-29 Toshiba Corp Elastic surface wave element
JPS5955615A (ja) * 1982-09-24 1984-03-30 Hitachi Ltd 弾性表面波装置およびその製造方法
CA1252557A (en) * 1985-03-29 1989-04-11 Grantley O. Este Saw devices including resistive films
JPS62168410A (ja) * 1986-01-20 1987-07-24 Victor Co Of Japan Ltd 弾性表面波共振子
JPS62266907A (ja) * 1986-05-14 1987-11-19 Nec Corp 弾性表面波レゾネ−タ
JPS62272610A (ja) * 1986-05-21 1987-11-26 Hitachi Ltd 弾性表面波素子
JPS63263815A (ja) * 1987-04-21 1988-10-31 Nec Corp 弾性表面波装置
JP3172165B2 (ja) * 1990-06-12 2001-06-04 株式会社東芝 弾性表面波装置の製造方法
JPH04288718A (ja) 1991-02-22 1992-10-13 Seiko Epson Corp 弾性表面波素子の電極構造
JPH05206776A (ja) * 1992-01-30 1993-08-13 Hitachi Ltd 弾性表面波素子とその製造方法
JP3033331B2 (ja) 1992-02-10 2000-04-17 日本電気株式会社 薄膜配線の製造方法
JPH066173A (ja) * 1992-06-19 1994-01-14 Hitachi Ltd 弾性表面波素子電極
JP3315211B2 (ja) * 1992-08-27 2002-08-19 株式会社東芝 電子部品
JPH06283957A (ja) * 1993-03-30 1994-10-07 Nippon Steel Corp 高周波回路素子
JPH06350379A (ja) * 1993-06-03 1994-12-22 Tdk Corp 弾性表面波素子リードワイヤ取付部構造
JPH06350377A (ja) * 1993-06-11 1994-12-22 Hitachi Ltd 弾性表面波素子
JP3379049B2 (ja) * 1993-10-27 2003-02-17 富士通株式会社 表面弾性波素子とその製造方法
JPH07283688A (ja) * 1994-04-07 1995-10-27 Matsushita Electric Ind Co Ltd 弾性表面波フィルター
JPH08107330A (ja) * 1994-08-11 1996-04-23 Ngk Insulators Ltd 弾性表面波フィルタ装置
JPH0870232A (ja) * 1994-08-29 1996-03-12 Meidensha Corp 弾性表面波素子及び発振器
JPH08139564A (ja) * 1994-11-11 1996-05-31 Ngk Insulators Ltd 弾性表面波フィルタ装置
JPH08148966A (ja) * 1994-11-18 1996-06-07 Hitachi Ltd 弾性表面波素子電極
JP3731611B2 (ja) * 1995-03-10 2006-01-05 株式会社村田製作所 表面波デバイス
US5591480A (en) 1995-08-21 1997-01-07 Motorola, Inc. Method for fabricating metallization patterns on an electronic substrate
JPH0969748A (ja) * 1995-09-01 1997-03-11 Matsushita Electric Ind Co Ltd Ｓａｗデバイスおよびその製造方法
JPH0998051A (ja) * 1995-10-02 1997-04-08 Toshiba Corp 弾性表面波デバイスおよびその製造方法
JPH09223944A (ja) * 1995-12-13 1997-08-26 Fujitsu Ltd 弾性表面波素子及びその製造方法
JP3659455B2 (ja) * 1997-12-01 2005-06-15 京セラ株式会社 弾性表面波装置

Also Published As

Publication number Publication date
KR100713966B1 (ko) 2007-05-02
JP3515131B2 (ja) 2004-04-05
KR20000068639A (ko) 2000-11-25
US6377138B1 (en) 2002-04-23
EP0936734A4 (en) 2000-10-25
KR20040088580A (ko) 2004-10-16
WO1999005788A1 (fr) 1999-02-04
CN1133268C (zh) 2003-12-31
EP0936734A1 (en) 1999-08-18
CN1236505A (zh) 1999-11-24

Similar Documents

Publication Publication Date Title
KR100644470B1 (ko) 탄성표면파 필터 및 그의 제조방법
US10250219B2 (en) Acoustic wave device
US7378922B2 (en) Piezoelectric filter
US9270252B2 (en) Acoustic wave device and method for manufacturing same
EP2175556B1 (en) Elastic wave device and method for manufacturing the same
US6566981B2 (en) Surface acoustic wave device having plural ground conductor films in the housing cavity
US8153476B2 (en) Electronic component and method of manufacturing the same
US20110214265A1 (en) Piezoelectric component and manufacturing method thereof
JP6994855B2 (ja) 弾性波素子、分波器および通信装置
JP5025963B2 (ja) 電子部品とその製造方法及びこの電子部品を用いた電子機器
JP2000312127A (ja) 弾性表面波装置
KR20050033444A (ko) 탄성표면파 장치의 제조방법 및 탄성표면파 장치
JP4841311B2 (ja) 基板実装型弾性表面波装置及びその製造方法並びに通信装置
JP2002374137A (ja) 弾性表面波装置の製造方法、弾性表面波装置、およびこれを搭載した通信装置
JP4370615B2 (ja) 圧電デバイスとその製造方法
US11626851B2 (en) Acoustic wave device, high-frequency front end circuit, communication device, and method for manufacturing acoustic wave device
CN110957988B (zh) 声波装置
JP2005079694A (ja) 分波器
JP3683737B2 (ja) 弾性表面波装置
KR20060118062A (ko) 표면 탄성파 필터 패키지 및 그에 사용되는 기판의제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터패키지용 기판
US20020113525A1 (en) Surface acoustic wave device and frequency adjustment method of the same
JP4514571B2 (ja) 弾性表面波装置およびその製造方法ならびに通信装置
JP4514572B2 (ja) 弾性表面波装置および通信装置
JP2000091870A (ja) 弾性表面波デバイスおよびその製造方法
JP2012084705A (ja) パッケージ構造体

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020603

Effective date: 20040430

S901 Examination by remand of revocation
E902 Notification of reason for refusal
A107 Divisional application of patent
S601 Decision to reject again after remand of revocation
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050125

Effective date: 20060727

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161021

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 12

EXPY Expiration of term