KR100604279B1 - 일렉트로 루미네센스 패널 및 그 제조 방법 - Google Patents

일렉트로 루미네센스 패널 및 그 제조 방법 Download PDF

Info

Publication number
KR100604279B1
KR100604279B1 KR1020030013282A KR20030013282A KR100604279B1 KR 100604279 B1 KR100604279 B1 KR 100604279B1 KR 1020030013282 A KR1020030013282 A KR 1020030013282A KR 20030013282 A KR20030013282 A KR 20030013282A KR 100604279 B1 KR100604279 B1 KR 100604279B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
electrode
forming
organic
Prior art date
Application number
KR1020030013282A
Other languages
English (en)
Other versions
KR20030074186A (ko
Inventor
아베히사시
스즈끼고지
하세가와이사오
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20030074186A publication Critical patent/KR20030074186A/ko
Application granted granted Critical
Publication of KR100604279B1 publication Critical patent/KR100604279B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

신뢰성이 높은 유기 EL 패널의 제조 방법을 제공한다. 유기 EL층(50)의 하층에 위치하는 제2 평탄화 절연층(40)을 열처리하여, 함유 수분량을 매우 적게 한다. 이 함유 수분량을 77ng/㎤ 이하로 함으로써, 발광 특성의 열화가 적은 유기 EL 패널을 실현할 수 있다. 유기 EL층(50)에의 수분의 영향을 저감하기 위한 다른 방법으로서, 제2 평탄화 절연층(40)에 개질(改質) 처리를 실시해도 되며, 또한 코팅 처리를 실시해도 된다.
일렉트로 루미네센스층, 열처리, 배리어막, 함유 수분량, 평탄화 절연층

Description

일렉트로 루미네센스 패널 및 그 제조 방법{ELECTRO LUMINESCENCE PANEL AND METHOD OF MANUFACTURING THE SAME}
도 1의 (a)는 제1 실시예에서 능동층을 형성한 상태를 도시하는 도면이고, 도 1의 (b)는 게이트 전극을 형성한 상태를 도시하는 도면이며, 도 1의 (c)는 제1 평탄화 절연층을 형성한 상태를 도시하는 도면.
도 2의 (a)는 표시 전극인 홀 주입 전극을 형성한 상태를 도시하는 도면이고, 도 2의 (b)는 홀 주입 전극의 주변에 제2 평탄화 절연층을 형성한 상태를 도시하는 도면이며, 도 2의 (c)는 유기 EL층 및 전자 주입 전극을 형성한 상태를 도시하는 도면.
도 3은 제1 실시예에서의 열처리를 실시한 경우의 발광 특성의 실험 결과를 도시하는 도면.
도 4는 제2 실시예에서의 이온 주입 처리를 실시한 경우의 발광 특성의 실험 결과를 도시하는 도면.
도 5는 코팅층을 형성한 상태를 도시하는 도면.
도 6은 제3 실시예에서의 SiNx, 다이아몬드형 카본을 코팅한 경우의 발광 특성의 실험 결과를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 유리 기판
30 : 제1 평탄화 절연층
32 : TFT 기판
34 : 홀 주입 전극
40 : 제2 평탄화 절연층
48 : 전자 주입 전극
50 : 유기 EL층
본 발명은, 일렉트로 루미네센스 패널 및 그 제조 방법에 관한 것이다.
유기 일렉트로 루미네센스 패널(이하 「유기 EL 패널」이라고도 함)은 자기 발광을 하기 때문에 액정 패널에 비해 시인성이 높고, 또한 백 라이트가 불필요하기 때문에 얇고 가벼운 표시용 패널로서, 가까운 장래, 액정 패널을 대신할 것으로서 주목받고 있다. 일반적으로, 유기 EL 패널이 구비하는 유기 일렉트로 루미네센스 소자(이하 「유기 EL 소자」라고도 함)는, 전자 주입 전극으로부터 전자 수송층으로 주입된 전자와 홀 주입 전극으로부터 홀 수송층으로 주입된 홀이, 유기 발광층과 홀 수송층의 계면이나 계면 부근의 유기 발광층 내부에서 재결합함으로써 발광한다. 적, 녹, 청색을 발광하는 유기 재료를 증착하여 유기 발광층을 형성함으 로써, 컬러 표시의 유기 EL 소자가 제작된다. 특히 최근에는, 박막 트랜지스터(Thin Film Transistor : TFT)를 스위칭 소자로서 구비하는 액티브 매트릭스형 유기 EL 패널이 차세대 평면 표시 장치의 주역으로서 생각되고 있으며, 현재 그 개발이 급속하게 진행되고 있다.
유기 EL 소자는 수분에 의해 신뢰성이 손상되기 때문에, 유기 EL 패널의 제작 시에는, 유기 EL 소자의 외표면을 금속관 등으로 피복하여, 외부로부터 수분이 침입하지 않도록 밀봉 구조를 형성하여 방습 대책을 행하고 있다. 또한, 다른 방법으로서, 유기층과 유기 EL층 사이에 SiOx층을 형성하여, 유기 EL층을 유기층 성분이나 수분으로부터 보호하는 구조가 제안되어 있다(예를 들면, 특허 문헌1(특개평11-260562호 공보) 참조).
그러나, 금속관을 이용한 밀봉 구조를 구비한 유기 EL 패널이어도, 현실적으로는 유기 EL 소자가 수분에 의해 열화되는 현상을 인식할 수 있다. 본 발명자는, 그 요인을 해석한 결과, TFT 기판에 함유되는 수분이 유기 EL 소자에 침투하여, 유기 EL 소자의 신뢰성을 손상시키고 있는 것을 밝혀냈다.
특허 문헌1은, 유기 EL층을 수분으로부터 보호하기 위한 SiOx층을 개시하지만, SiOx층의 수분의 배리어성은 높지 않다. 또한 유기층 상에 SiOx층을 형성하기 위해서는, 유기층을 보호하기 위해 저온에서 성막해야만 하기 때문에, 유기 EL층에 침투하는 수분을 충분히 억제하는 치밀한 막을 형성할 수 없다.
따라서, 본 발명은, 상기한 과제를 해결할 수 있는 EL 패널 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 일 형태에 따른 일렉트로 루미네센스 패널의 제조 방법은, 기판 상에, 제1 전극을 형성하는 공정과, 상기 제1 전극 주위에 절연층을 형성하는 공정과, 상기 절연층에 포함되는 수분량을 적게 하도록 상기 절연층에 열처리를 실시하는 공정과, 상기 절연층 상에 일렉트로 루미네센스층을 형성하는 공정과, 상기 일렉트로 루미네센스층 상에 제2 전극을 형성하는 공정을 포함한다. 일렉트로 루미네센스층의 하층에 존재하는 절연층을 열처리함으로써, 절연층에 잔류하는 수분이 일렉트로 루미네센스 소자의 신뢰성에 미치는 영향을 저감하는 것이 가능해진다. 상기 열처리 공정은, 상기 절연층의 함유 수분량이 154ng/㎤ 이하가 되도록 절연층을 열처리하는 것이 바람직하고, 더욱 신뢰성을 높이기 위해서는 함유 수분량이 77ng/㎤ 이하가 되도록 절연층을 열처리하는 것이 바람직하다. 또한, 얇은 샘플의 함유 수분량을 표현하는 단위로서 pg/㎠를 이용해도 되고, 예를 들면 절연층의 두께가 1,300㎚인 경우에는 7.7ng/㎤=1pg/㎠로 된다. 이 경우, 절연층의 함유 수분량은 20pg/㎠ 이하로 되는 것이 바람직하며, 또한 10pg/㎠ 이하로 되는 것이 바람직하다. 상기 열처리 공정은, 전기로 내 등에서 기판을 가열해도 되고, 또한 상기 절연층에 전자파를 조사하여 가열해도 된다.
본 발명의 다른 형태에 따른 일렉트로 루미네센스 패널의 제조 방법은, 기판 상에, 제1 전극을 형성하는 공정과, 상기 제1 전극 주위에 절연층을 형성하는 공정 과, 상기 절연층에, 200℃ 내지 270℃의 온도에서 1시간 내지 3시간의 열처리를 가하는 공정과, 상기 절연층 상에 일렉트로 루미네센스층을 형성하는 공정과, 상기 일렉트로 루미네센스층 상에 제2 전극을 형성하는 공정을 포함한다. 절연층을 열처리함으로써, 절연층에 잔류하는 수분이 일렉트로 루미네센스 소자의 신뢰성에 미치는 영향을 저감하는 것이 가능해진다.
본 발명의 또 다른 형태에 따른 일렉트로 루미네센스 패널의 제조 방법은, 기판 상에, 제1 전극을 형성하는 공정과, 상기 제1 전극 주변에 절연층을 형성하는 공정과, 상기 절연층의 흡습성을 저감하도록 상기 절연층에 개질(改質) 처리를 실시하는 공정과, 상기 절연층 상에 일렉트로 루미네센스층을 형성하는 공정과, 상기 일렉트로 루미네센스층 상에 제2 전극을 형성하는 공정을 포함한다. 절연층에 개질 처리를 실시함으로써, 절연층의 흡습성을 저하시킴과 함께, 잔류하는 수분량을 줄일 수 있다.
본 발명의 또 다른 형태에 따른 일렉트로 루미네센스 패널의 제조 방법은, 기판 상에, 제1 전극을 형성하는 공정과, 상기 제1 전극 주변에 절연층을 형성하는 공정과, 상기 절연층 상에, SiNx 함유층, 다이아몬드형 카본 함유층 또는 Si 박막층 중 어느 하나로 구성되는 배리어막을 형성하는 공정과, 상기 배리어막 상에 일렉트로 루미네센스층을 형성하는 공정과, 상기 일렉트로 루미네센스층 상에 제2 전극을 형성하는 공정을 포함한다. 절연층 상에 배리어막을 형성함으로써, 일렉트로 루미네센스층을 수분으로부터 보호할 수 있다.
본 발명의 또 다른 형태에 따른 일렉트로 루미네센스 패널의 제조 방법은, 기판 상에, 제1 전극을 형성하는 공정과, 상기 제1 전극 주변에 절연층을 형성하는 공정과, 상기 절연층 상에, 소수성 재료의 코팅층을 형성하는 공정과, 상기 코팅층 상에 일렉트로 루미네센스층을 형성하는 공정과, 상기 일렉트로 루미네센스층 상에 제2 전극을 형성하는 공정을 포함한다. 절연층 상에 소수성 재료를 코팅함으로써, 절연층에 수분이 침입하는 것을 억제하여, 절연층의 수분 함유량을 저감시켜, 일렉트로 루미네센스층을 수분으로부터 보호할 수 있다.
본 발명의 또 다른 형태에 따른 일렉트로 루미네센스 패널은, 기판 상에 형성된 제1 전극과, 상기 제1 전극 주위에 형성되며, 수분량이 154ng/㎤ 이하인 절연층과, 상기 절연층 상에 형성된 일렉트로 루미네센스층과, 상기 일렉트로 루미네센스층 상에 형성된 제2 전극을 포함한다. 절연층 내의 잔류 수분량을 적게 함으로써, 이 잔류 수분이 일렉트로 루미네센스 소자의 신뢰성에 미치는 영향을 저감하는 것이 가능해진다.
<제1 실시예>
도 1∼도 2는 본 발명에 따른 제1 실시예에 따른 유기 EL 패널의 제조 공정을 도시하는 도면이다. 도 1의 (a)는 능동층(14)을 형성한 상태를 도시한다. 이 공정에서는, 우선 무알카리 유리 등으로 이루어지는 유리 기판(10) 상에, SiO2막으로 이루어지는 절연성 보호막(12)을 플라즈마 CVD법을 이용하여 형성한다. 보호막(12) 상에 플라즈마 CVD법 등에 의해 a-Si막을 성막하고, 그 a-Si막의 표면에 엑시머 레이저 등의 레이저광을 주사하면서 스폿 조사하여 어닐링 처리를 행하여, a-Si막을 용융 재결정화하여 p-Si막으로 개질(改質)시킨다. 그리고, 이 p-Si막을 섬 형상으로 에칭하여 능동층(14)을 형성한다.
도 1의 (b)는 게이트 전극(20)을 형성한 상태를 도시한다. 이 공정에서는, p-Si막으로 구성되는 능동층(14) 상에, CVD법을 이용하여 SiO2막으로 이루어지는 제1 게이트 절연막(16)과, SiN막으로 이루어지는 제2 게이트 절연막(18)을 형성한다. 제2 게이트 절연막(18) 상에, 크롬(Cr), 몰리브덴(Mo) 등의 고융점 금속으로 이루어지는 도전 재료를 스퍼터법을 이용하여 성막하고, 포토리소그래피 기술 및 드라이 에칭 기술을 이용하여, 능동층(14)의 상방에 배치되도록 게이트 전극(20)을 형성한다.
도 1의 (c)는 제1 평탄화 절연층(30)을 형성한 상태를 도시한다. 이 공정에서는, 우선 능동층(14)에 대하여, 게이트 전극(20)을 마스크로 하여 P형 또는 N형의 불순물 이온을 제2 게이트 절연막(18) 및 제1 게이트 절연막(16)을 통해 주입한다. 능동층(14)에서는, 게이트 전극(20)의 하방에 존재하는 채널 영역과, 채널 영역의 양측에 존재하는 소스 영역 및 드레인 영역이 형성된다. 그리고 나서, 게이트 전극(20) 및 제2 게이트 절연막(18) 상에, SiN막으로 이루어지는 제1 층간 절연막(22)과 SiO2막으로 이루어지는 제2 층간 절연막(24)을 형성한다. 그 다음에, 소스 영역 및 드레인 영역에 대응하여, 능동층(14)까지 도달하는 컨택트홀을 형성하고, 이 컨택트홀에 알루미늄(Al) 등의 금속을 충전하여, 소스 전극(26) 및 드레인 전극(28)을 형성한다. 소스 전극 및 드레인 전극은 서로 교체되어 형성되어도 된다. 그 후, 이 위에 감광성 수지인 제1 평탄화 절연층(30)을 형성한다. 이 제1 평탄화 절연층(30)은, 소스 전극(26)이나 드레인 전극(28) 등의 상방으로 돌출된 부분의 요철을 흡수하여 표면을 평탄하게 하여, 후 공정에서 표시 전극을 평탄하게 형성할 수 있도록 한다. 이 공정에 의해, 박막 트랜지스터를 갖는 TFT 기판(32)이 형성된다.
도 2의 (a)는 표시 전극인 홀 주입 전극(34)을 형성한 상태를 도시한다. 이 공정에서는, 우선 드레인 전극(28)의 위치에 대응하여, 제1 평탄화 절연층(30)에 컨택트홀을 형성하고, 거기에 투명 전극 재료인 산화 인듐 주석(Indium Tin Oxide : ITO)을 퇴적하여, 표시 전극인 홀 주입 전극(34)을 형성한다.
도 2의 (b)는, 홀 주입 전극(34)의 주변에 제2 평탄화 절연층(40)을 형성한 상태를 도시한다. 이 공정에서는, 우선 감광성 수지를 퇴적하고, 그리고 나서 홀 주입 전극(34)의 위치에 대응하여 컨택트홀을 형성하며, 홀 주입 전극(34)의 주변의 상방에 제2 평탄화 절연층(40)을 형성한다. 이 제2 평탄화 절연층(40)은, 홀 주입 전극(34)의 두께로부터 발생하는 단차에 의해 전자 주입 전극과 쇼트되는 것을 방지하기 위해 형성된다.
제1 실시예에서는, 제2 평탄화 절연층(40) 형성 직후에 열처리를 실시하여, 제2 평탄화 절연층(40)에 포함되는 수분을 매우 적게 한다. 대표적인 평탄화 절연층(40)은, 열처리 전에는 그 수분 함유량을 385ng/㎤ 이상으로 한다. 이 평탄화 절연층(40)의 두께가 1,300㎚인 경우에는, 그 수분 함유량을 50pg/㎠ 이상으로 표 현할 수도 있다. 본 발명자는, 이 수분이 유기 EL 소자에 악영향을 미치고 있는 것에 주목하여, 이 수분을 극력 제거함으로써, 유기 EL 소자의 신뢰성을 높이는 것을 실험에 의해 실증하였다.
본 발명자는, 내열 투명 감광형 아크릴 수지에 의해 제2 평탄화 절연층(40)을 형성한 샘플에서, 열처리 후의 제2 평탄화 절연층(40)의 수분 함유량을 77ng/㎤ 이하로 함으로써, 100000시간을 초과하는 유기 EL 소자의 신뢰성을 확보할 수 있는 것을 실증하였다. 100000시간 후의 휘도 저하를 20%까지 허용하는 경우에는, 수분 함유량은 154ng/㎤ 이하이면 충분한 것도 알 수 있었다. 100000시간 후의 휘도 저하가 20%라는 값은, 실용적으로 충분히 활용할 수 있는 범위이다. 그 때문에, 제2 평탄화 절연층(40)의 열처리 공정에서는, 이 절연층의 함유 수분량이 154ng/㎤ 이하가 되도록, 더 적합하게는 77ng/㎤ 이하가 되도록 열처리를 실시한다.
도 3은 제2 평탄화 절연층(40)의 함유 수분량이 77ng/㎤ 이하가 되도록 열처리를 실시한 경우의 발광 특성의 실험 결과를 도시하는 것이다. 종축은 휘도(상대 강도)를 나타내고, 횡축은 시간을 나타낸다. 질소 분위기 중, 상압의 환경 하에서 열처리가 실시되었다. 비교용 데이터로서 열처리가 행해지지 않은 유기 EL 소자의 발광 특성도 나타낸다. 열처리가 실시되지 않은 제2 평탄화 절연층(40)의 함유 수분량은 385ng/㎤ 이상이다. 이 실험 결과에 의해, 열처리를 행하지 않은 경우에는, 거의 100시간 후부터 발광 특성이 악화되어, 장시간의 사용에 견딜 수 없는 것이 판명되었다. 또한 300℃에서 30분 열처리를 행한 경우, 거의 1000시간을 초과한 정도부터 점차로 발광 특성이 악화되는 것도 알 수 있었다. 다른 실험에 의해, 270℃를 초과한 온도에서 가열처리를 행하면, 그 하층에 존재하는 박막 트랜지스터(TFT)의 특성에 악영향이 발생하는 것이 판명되었다. 그 때문에, 300℃에서 열처리를 행한 경우에는, 이 TFT의 응답 특성이 열화됨으로써, 유기 EL 소자의 발광 특성이 악화되는 것으로 생각된다.
한편, 150℃에서 10시간의 열처리를 행한 경우와, 220℃에서 2시간의 열처리를 행한 경우에는, 100000시간을 초과해도 유기 EL 소자의 발광 특성이 거의 열화되는 않는 것을 알 수 있었다. 그러나 150℃에 의한 열처리는, 처리 시간이 너무 길어져 양산에는 적합하지 않다. 이상의 실험에 의해, 제2 평탄화 절연층(40)에 대하여, 200℃ 내지 270℃의 온도에서 1시간 내지 3시간의 열처리를 가하는 것이 바람직하고, 220℃의 온도에서 2시간의 열처리를 가하는 것이 보다 바람직한 것이 판명되었다.
도 2의 (c)는 유기 EL층(50) 및 전자 주입 전극(48)을 형성한 상태를 도시한다. 이 공정에서는, 우선 홀 수송층(42), 발광층(44) 및 전자 수송층(46)을 이 순서로 적층하고, 제2 평탄화 절연층(40) 및 홀 주입 전극(34) 상에 유기 EL층(50)을 형성한다. 홀 수송층(42)으로서는, 4, 4', 4''-트리스(3-메틸페닐페닐아미노)트리페닐아민(4, 4', 4''-tris(3-methylphenylphenylamino)triphenylamine : MTDATA), N, N'-디(나프탈렌-1-이루)-N, N'-디페닐-벤지딘(N, N'-Di(naphthalene-1-yl)-N, N'-diphenyl-benzidine : NPB), N, N'-디페닐-N, N'-디(3-메틸페닐)-1, 1'-비페닐-4, 4'-디아민(N, N'-diphenyl-N, N'-di(3-methylphenyl)-1, 1'-biphenyl-4, 4'-diamine : TPD) 등이 예시된다. 발광층(44)으로서는, 퀴나크리돈 유도체를 포함하 는 비스(벤조 퀴놀리네이토)베릴륨 착체(bis(10-hydroxybenzo[h]quinolinato)beryllium : Bebq2) 등이 예시된다. 전자 수송층(46)으로서는, 알루미퀴놀렌 착체(Alq3), 또는 Bebq2 등이 예시된다. 그 다음에, 유기 EL층(50) 상에 전자 주입 전극(48)을 성막한다. 전자 주입 전극(48)으로서는, 예를 들면, 리튬을 미량 포함하는 알루미늄 합금, 마그네슘 인듐 합금, 또는 마그네슘은 합금 등이 예시된다. 이상의 공정에 의해, 제1 실시예에 따른 유기 EL 패널이 형성된다.
이상, 제2 평탄화 절연층(40)에 열처리를 실시하여, 함유 수분량을 적게 하는 실시예를 설명하였다. 예를 들면, 열처리는, 전기로 내, 크린 오븐 내 또는 핫 플레이트 상 등에서, 제2 평탄화 절연층(40)을 형성한 TFT 기판(32)을 가열함으로써 행해져도 된다. 수분 제거를 위해서는 진공 중에서 열처리를 행하는 것이 효과적이지만, 아르곤 등의 불활성 가스, 수소, 산소, 질소, 건조 공기 등의 분위기 중에서 열처리를 행해도 된다.
다른 방법으로서, 제2 평탄화 절연층(40)을 직접 가열해도 된다. 구체적으로는, 제2 평탄화 절연층(40)에 흡수되는 전자파를 제2 평탄화 절연층(40)에 조사하여, 가열한다. 마이크로파는 제2 평탄화 절연층(40)의 수분에 직접 흡수되기 때문에 적합하다. 예를 들면, 조사 조건으로서, 2.4㎓의 마이크로파를 5kW로 10분간 조사해도 된다. 제2 평탄화 절연층(40)에 전자파를 직접 조사하기 때문에, 에너지 효율이 양호하고, 또한 단시간에 열처리를 행할 수 있다. 분위기는 상기한 것과 마찬가지이다.
또한 래피드 서멀 어닐링(rapido thermal annealing)에 의해, 제2 평탄화 절연층(40)의 수분을 저감하는 것도 가능하다. 이 방법에 의하면, 열처리 시간을 단축할 수 있다. 래피드 서멀 어닐링 방법으로서, 제2 평탄화 절연층(40)의 전면을 전자파, 예를 들면 플래시 램프광이나 마이크로파에 의해 급속 가열하는 방법과, 히터 등의 열원에 의해 고온으로 한 부재를 TFT 기판(32)에 대하여 상대적으로 주사하는 방법이 있다. 고온 부재를 TFT 기판(32)에 대하여 이동시켜도 되지만, TFT 기판(32)을 고온 부재에 대하여 이동시켜도 된다. 분위기는 상기한 것과 마찬가지이다. 이 때, 300∼450℃에서, 1∼10분간 열처리를 행해도 된다. 상술한 바와 같이, 300℃에서 가열처리를 30분 정도 행하면, TFT 특성에 악영향이 발생하는 경우도 있지만, 래피드 서멀 어닐링을 행하여 가열처리 시간을 충분히 짧게 하면, TFT 특성의 열화가 발생하지 않는 것도 판명되었다. 처리 시간을 짧게 함으로써, 유기 EL 패널의 생산성을 향상시킬 수 있다.
<제2 실시예>
제2 실시예에서는, 제2 평탄화 절연층(40)을 개질함으로써, 제2 평탄화 절연층(40)의 흡습성을 저감시킨다. 개질 처리를 실시함으로써, 제2 평탄화 절연층(40)의 함유 수분량도 저감시킬 수 있다. 저감된 함유 수분량은, 제1 실시예에서 설명한 범위에 있는 것이 바람직하다. 제2 실시예에서는, 제1 실시예에서의 열처리 대신에 개질 처리를 행하고, 다른 공정에 대해서는 제1 실시예에서 설명한 공정과 마찬가지이다. 또한, 제1 실시예에서의 열처리와 제2 실시예에서의 개질 처리를 조합하여, 유기 EL 패널의 제조 방법을 실현해도 된다. 이하, 개질 방 법의 구체예를 설명한다.
(플라즈마 처리법)
제2 평탄화 절연층(40)을 형성한 TFT 기판(32)을 플라즈마에 노출시킴으로써, 제2 평탄화 절연층(40)으로부터 수분을 제거함과 함께, 제2 평탄화 절연층(40)을 개질하여 흡습성을 저감한다. 플라즈마는, CF4 등의 불화 탄소, CHF3 등의 수소화 불화 탄소, 질소나 N2O 등, 또는 이들을 포함하는 혼합 가스를 이용하는 것이 바람직하다. 특히 불소 함유 가스 플라즈마는, 제2 평탄화 절연층(40)의 표면을 소수성으로 하기 때문에 적합하다. 예를 들면, CF4를 함유하는 가스의 압력을 20Pa, RF 전력을 1W/㎠의 조건으로 형성한 플라즈마에 5∼30초간 노출시킴으로써, 제2 평탄화 절연층(40)을 개질할 수 있다.
(이온 주입법)
제2 평탄화 절연층(40)을 형성한 TFT 기판(32)에 이온 주입함으로써, 제2 평탄화 절연층(40)으로부터 수분을 제거함과 함께, 제2 평탄화 절연층(40)을 개질하여 흡습성을 저감한다. 이온은, 불활성 가스 이온, 불소, 붕소, 질소, 산소, 알루미늄, 유황, 염소, 갈륨, 게르마늄, 비소, 셀레늄, 브롬, 안티몬, 요오드, 인듐, 주석, 텔루르, 납, 비스무스, 티탄, 니오븀, 하프늄, 탄탈의 원소 단체 이온 또는 이들 원소의 화합물 이온이다. 고에너지로 이온 주입함으로써, 표면뿐만 아니라, 제2 평탄화 절연층(40)의 내부까지 개질하는 것이 가능해진다. 예를 들면, 가속 에너지를 40∼140keV, 도우즈량을 1×1014∼1×1016㎝-2의 조건으로 이온 주입을 행하 여, 제2 평탄화 절연층(40)을 개질해도 된다.
(자외광 조사법)
제2 평탄화 절연층(40)을 형성한 TFT 기판(32)에 자외광을 조사함으로써, 제2 평탄화 절연층(40)을 개질하여 흡습성을 저감한다. 자외광의 조사는 진공 상태를 필요로 하지 않기 때문에, 제2 평탄화 절연층(40)을 간이하게 개질할 수 있다. 예를 들면, 자외광을 10㎽/㎠로 1∼5분간 조사함으로써, 제2 평탄화 절연층(40)을 개질해도 된다.
도 2의 (b)로 되돌아가, 제2 평탄화 절연층(40)에는, 홀 주입 전극(34)의 위치에 대응하여 컨택트홀이 형성된다. 제2 평탄화 절연층(40)의 개질 처리는, 이 컨택트홀의 형성 전에 행해도 되고, 형성 후에 행해도 된다. 컨택트홀 형성 전에 개질 처리를 행하면, 컨택트홀 바닥의 홀 주입 전극(34)에의 손상을 고려하지 않아도 된다. 이온 주입법에 의하면, 이온 주입의 가속 에너지를 높게 함으로써, 제2 평탄화 절연층(40)의 내부까지 개질할 수 있기 때문에, 이온 주입 처리는 컨택트홀 형성 전에 행해져도 된다. 한편, 컨택트홀 형성 후에 개질 처리를 행하면, 제2 평탄화 절연층(40)의 표면뿐만 아니라, 컨택트홀의 측벽도 개질할 수 있다. 플라즈마 처리나 자외광 조사는 제2 평탄화 절연층(40)의 표면을 개질하는 것이기 때문에, 컨택트홀의 측벽도 개질하기 위해, 이들 처리는 컨택트홀 형성 후에 행해져도 된다. 또한 조사 강도를 높여, 컨택트홀 형성 전에 자외광 조사를 행하여, 제2 평탄화 절연층(40)의 내부까지 개질을 행해도 된다.
도 4는 제2 평탄화 절연층(40)에 Ar 이온 주입 처리를 실시한 경우의 발광 특성의 실험 결과를 도시하는 것이다. 종축은 휘도(상대 강도)를 나타내고, 횡축은 시간을 나타낸다. Ar 이온은, 가속 에너지가 140keV, 도우즈량이 1×1014㎝-2 및 1×1015㎝-2 조건 하에서 주입되었다. 비교용 데이터로서 Ar 이온을 주입하지 않은 경우의 유기 EL 소자의 발광 특성도 나타낸다. 이 실험 결과에 의해, 이온 주입에 의한 제2 평탄화 절연층(40)의 개질 처리를 행하지 않은 경우에는, 단시간에 발광 특성이 악화되어, 장시간의 사용에 견딜 수 없는 것이 판명되었다. 한편, 이온 주입에 의해 제2 평탄화 절연층(40)의 개질 처리가 행해진 경우에는, 장시간에 걸쳐 유기 EL 소자의 발광 특성이 거의 열화되는 않는 것을 알 수 있었다.
<제3 실시예>
제3 실시예에서는, 제2 평탄화 절연층(40)을 코팅함으로써, 제2 평탄화 절연층(40)의 함유 수분이 상방의 유기 EL층(50)에 미치는 영향을 저감한다. 제3 실시예에서는, 제1 실시예에서의 열처리 대신에 코팅 처리하여 코팅층을 형성하고, 그 이후의 공정에 대해서는 제1 실시예에서 설명한 공정과 마찬가지이다. 또한, 제1 실시예에서의 열처리와 제3 실시예에서의 개질 처리를 조합하여, 유기 EL 패널의 제조 방법을 실현해도 된다. 이하, 코팅 방법의 구체예를 설명한다.
(배리어막의 코팅)
제2 평탄화 절연층(40) 상에 수분이 투과되지 않는 배리어막을 코팅함으로써, 유기 EL층(50)을 수분으로부터 보호할 수 있다. 유기 EL층(50)은 배리어막 상에 형성된다. 이 배리어막은, 예를 들면 SiNx, 다이아몬드형 카본, Si 박막 등으로 형성된다. 이들 재료로 배리어막을 형성함으로써, SiOx로 형성하는 경우와 비교하여, 수분의 배리어성이 향상된다. SiNx막은, 예를 들면 플라즈마 CVD법에 의해, NH3/SiH4 가스 유량비가 1∼3, 기판 온도가 200℃, 압력이 5∼50Pa, RF 파워 밀도가 1∼3W/㎠인 조건 하에서 작성해도 된다. 다이아몬드형 카본은, 예를 들면 플라즈마 CVD법에 의해, H2/C2H4 가스 유량비가 0.1∼0.5, 기판 온도가 100℃, 압력이 5∼50Pa, RF 파워 밀도가 2∼4W/㎠인 조건 하에서 작성해도 된다.
(소수성 재료의 코팅)
제2 평탄화 절연층(40) 상에 소수성 재료를 코팅함으로써, 제2 평탄화 절연층(40)에 수분이 침입하는 것을 억제하고, 그 결과, 제2 평탄화 절연층의 수분 함유량을 저감할 수 있다. 유기 EL층(50)은 코팅층 상에 형성된다. 이 코팅은, 스핀 코팅이나 스프레이 코팅 등의 도포법이나, 기상 퇴적법을 이용하여 행해도 된다. 소수성 재료는, 헥사메틸 디실라잔 등의 하이드로 카본이나 플루오로 카본 등의 소수기를 갖는 유기 규소 화합물이나 불소 수지 등이 바람직하다.
도 2의 (b)로 되돌아가, 제2 평탄화 절연층(40)에는, 홀 주입 전극(34)의 위치에 대응하여 컨택트홀이 형성된다. 제2 평탄화 절연층(40)의 코팅은, 이 컨택트홀의 형성 전에 행해도 되고, 형성 후에 행해도 된다. 컨택트홀 형성 전에 코팅 처리를 행하면, 1회의 공정으로 홀 주입 전극(34)에 도달하는 컨택트홀을 형성할 수 있다. 한편, 컨택트홀 형성 후에 코팅 처리를 행하면, 컨택트홀 바닥의 홀 주입 전극(34)에도 코팅막이 형성되기 때문에, 그 부분의 코팅막을 제거할 필요가 있 다. 그 때문에 공정수는 증가하게 되지만, 컨택트홀의 측벽에도 코팅막을 형성할 수 있기 때문에, 수분의 억제 효과는 높아진다. 도 5는 컨택트홀 측벽에도 코팅막(60)을 형성한 상태를 도시한다. 컨택트홀 형성 후에 코팅 처리를 행함으로써, 컨택트홀 형성 시에 코팅막(60)이 손상되지 않는다.
도 6은 제2 평탄화 절연층(40)에 SiNx, 다이아몬드형 카본을 코팅한 경우의 발광 특성의 실험 결과를 도시하는 것이다. 코팅 처리는, 컨택트홀 형성 후의 제2 평탄화 절연층(40)에 대하여 행하였다. 종축은 휘도(상대 강도)를 나타내고, 횡축은 시간을 나타낸다. 비교용 데이터로서 코팅 처리를 실시하지 않은 경우의 유기 EL 소자의 발광 특성도 나타낸다. 이 실험 결과에 의해, 코팅 처리를 행하지 않은 경우에는, 단시간에 발광 특성이 악화되어, 장시간의 사용에 견딜 수 없는 것이 판명되었다. 한편, SiNx, 다이아몬드형 카본을 코팅한 경우에는, 장시간에 걸쳐 유기 EL 소자의 발광 특성이 거의 열화되는 않는 것을 알 수 있었다.
이상, 본 발명을 몇 개의 실시예를 기초로 설명하였지만, 본 발명의 기술적 범위는 상기 실시예에 기재된 범위에 한정되지 않는다. 상기 실시예는 예시이며, 이들 각 구성 요소나 각 처리 공정의 조합, 또는 다양한 변형예가 가능한 것, 또한 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해될 것이다. 실시예에서, 증착하는 유기층의 재료를 나타내고 있지만, 이들 재료는 단순한 예시인 것도 당업자에게 이해될 것이다. 실시예에서는, EL 소자로서 유기 EL 소자를 예로 들어 설명하였지만, 이에 한정되는 것이 아니라, 무기 EL 소자이어도 된다.
각각의 실시예를 통해, 제2 평탄화 절연층(40)에 열처리, 개질 처리, 및 코팅 처리를 실시하여, 유기 EL층(50)에 대한 수분의 영향을 저감시키는 방법을 설명하였지만, 이들은 각각 단독으로 이용해도 될 뿐만 아니라, 조합하여 이용해도 된다. 조합하여 이용함으로써, 유기 EL층(50)에의 수분의 영향을 한층 더 효율적으로 저감하는 것이 가능해진다. 예를 들면, 열처리 후에 코팅 처리를 행하면, 제2 평탄화 절연층(40)의 수분 함유량을 저감하고, 또한 함유 수분이 유기 EL층(50)에 미치는 영향을 코팅막에 의해 억제할 수 있어, 매우 효과적이다. 개질 처리 후에 코팅 처리를 행한 경우에도, 마찬가지의 효과를 얻을 수 있다.
본 발명에 따르면, 수분에 의해 EL 소자의 발광 특성이 열화되는 것을 방지하는 EL 패널 및 그 제조 방법을 제공할 수 있다.

Claims (8)

  1. 삭제
  2. 기판 상에, 제1 전극을 형성하는 공정과,
    상기 제1 전극 주변에 절연층을 형성하는 공정과,
    상기 절연층에 포함되는 수분량을 적게 하도록 상기 절연층에 열처리를 실시하는 공정과,
    상기 절연층 상에 일렉트로 루미네센스층을 형성하는 공정과,
    상기 일렉트로 루미네센스층 상에 제2 전극을 형성하는 공정
    을 포함하며,
    상기 열처리 공정은,
    상기 절연층의 함유 수분량이 154ng/㎤ 이하가 되도록 상기 절연층을 열처리하는 것을 특징으로 하는 일렉트로 루미네센스 패널의 제조 방법.
  3. 제2항에 있어서,
    상기 열처리 공정은,
    상기 절연층에 전자파를 조사하여 가열하는 것을 특징으로 하는 일렉트로 루미네센스 패널의 제조 방법.
  4. 기판 상에, 제1 전극을 형성하는 공정과,
    상기 제1 전극 주변에 절연층을 형성하는 공정과,
    상기 절연층에, 200℃ 내지 270℃의 온도에서 1시간 내지 3시간의 열처리를 가하는 공정과,
    상기 절연층 상에 일렉트로 루미네센스층을 형성하는 공정과,
    상기 일렉트로 루미네센스층 상에 제2 전극을 형성하는 공정
    을 포함하는 것을 특징으로 하는 일렉트로 루미네센스 패널의 제조 방법.
  5. 기판 상에, 제1 전극을 형성하는 공정과,
    상기 제1 전극 주변에 절연층을 형성하는 공정과,
    상기 절연층의 흡습성을 저감하도록 상기 절연층에 개질(改質) 처리를 실시하는 공정과,
    상기 절연층 상에 일렉트로 루미네센스층을 형성하는 공정과,
    상기 일렉트로 루미네센스층 상에 제2 전극을 형성하는 공정
    을 포함하는 것을 특징으로 하는 일렉트로 루미네센스 패널의 제조 방법.
  6. 삭제
  7. 삭제
  8. 기판 상에 형성된 제1 전극과,
    상기 제1 전극 주변에 형성되며, 함유 수분량이 154ng/㎤ 이하인 절연층과,
    상기 절연층 상에 형성된 일렉트로 루미네센스층과,
    상기 일렉트로 루미네센스층 상에 형성된 제2 전극
    을 포함하는 것을 특징으로 하는 일렉트로 루미네센스 패널.
KR1020030013282A 2002-03-05 2003-03-04 일렉트로 루미네센스 패널 및 그 제조 방법 KR100604279B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002059590 2002-03-05
JPJP-P-2002-00059590 2002-03-05
JP2003022757A JP2003332058A (ja) 2002-03-05 2003-01-30 エレクトロルミネッセンスパネルおよびその製造方法
JPJP-P-2003-00022757 2003-01-30

Publications (2)

Publication Number Publication Date
KR20030074186A KR20030074186A (ko) 2003-09-19
KR100604279B1 true KR100604279B1 (ko) 2006-07-25

Family

ID=27806934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030013282A KR100604279B1 (ko) 2002-03-05 2003-03-04 일렉트로 루미네센스 패널 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7150669B2 (ko)
JP (1) JP2003332058A (ko)
KR (1) KR100604279B1 (ko)
CN (1) CN1317778C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611151B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR100611159B1 (ko) * 2003-11-29 2006-08-09 삼성에스디아이 주식회사 유기전계 발광표시장치
WO2005094132A1 (ja) * 2004-03-26 2005-10-06 Pioneer Corporation 有機ｅｌパネルの製造方法
US8278818B2 (en) * 2004-06-04 2012-10-02 Samsung Mobile Display Co., Ltd. Electroluminescent display device and method of fabricating the same
KR100611755B1 (ko) * 2004-06-04 2006-08-10 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
US20070299176A1 (en) * 2005-01-28 2007-12-27 Markley Thomas J Photodefinable low dielectric constant material and method for making and using same
JP4760063B2 (ja) * 2005-03-09 2011-08-31 カシオ計算機株式会社 有機化合物層の積層方法、エレクトロルミネッセンスディスプレイパネルの製造方法、エレクトロルミネッセンスディスプレイパネル
JP5531240B2 (ja) * 2005-09-20 2014-06-25 イマジニアリング株式会社 点火装置、内燃機関、点火プラグ、及びプラズマ装置
US20100215838A1 (en) * 2006-04-12 2010-08-26 Chi-Hsien Huang Method of manufacturing organic electroluminescent device
JP4950673B2 (ja) 2007-01-10 2012-06-13 キヤノン株式会社 有機ｅｌ表示装置
US8221177B2 (en) 2007-02-28 2012-07-17 Canon Kabushiki Kaisha Organic EL panel including an element substrate dehydrated in a shorter time and method for manufacturing the same
JP5430470B2 (ja) * 2010-03-31 2014-02-26 株式会社半導体エネルギー研究所 発光装置、及びその作製方法
KR101889748B1 (ko) * 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5917010B2 (ja) * 2011-03-29 2016-05-11 ユー・ディー・シー アイルランド リミテッド 透明導電性基板及びその製造方法、並びに有機電界発光素子
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
CN104538558B (zh) * 2014-12-25 2017-09-22 昆山国显光电有限公司 一种oled器件及其方法

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662210A (en) 1970-04-28 1972-05-09 Viktor Fedorovich Maximov Electrode for pulse high-power electrovacuum devices
JPH0673023B2 (ja) 1984-12-10 1994-09-14 三井石油化学工業株式会社 熱定着型電子写真用現像材
JPH084153B2 (ja) 1987-04-08 1996-01-17 沖電気工業株式会社 発光ダイオ−ド駆動回路
JP2714606B2 (ja) 1988-05-16 1998-02-16 日本電信電話株式会社 配線層及びその製法
JPH0239536A (ja) 1988-07-29 1990-02-08 Hitachi Ltd 配線構造体及びその製造方法
JP2946921B2 (ja) 1992-03-10 1999-09-13 日本電気株式会社 低電力駆動回路
US5517080A (en) 1992-12-14 1996-05-14 Westinghouse Norden Systems Inc. Sunlight viewable thin film electroluminescent display having a graded layer of light absorbing dark material
EP0736905B1 (en) * 1993-08-05 2006-01-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device having capacitor and manufacturing method thereof
JP3436971B2 (ja) 1994-06-03 2003-08-18 三菱電機株式会社 電圧制御型電流源およびそれを用いたバイアス発生回路
JP2689917B2 (ja) 1994-08-10 1997-12-10 日本電気株式会社 アクティブマトリクス型電流制御型発光素子の駆動回路
US5945008A (en) * 1994-09-29 1999-08-31 Sony Corporation Method and apparatus for plasma control
JPH08129358A (ja) 1994-10-31 1996-05-21 Tdk Corp エレクトロルミネセンス表示装置
JP3707704B2 (ja) 1995-03-08 2005-10-19 日本アイ・ビー・エム株式会社 配線材料、液晶ディスプレー装置、および配線層の形成方法
JP3302240B2 (ja) 1995-11-28 2002-07-15 シャープ株式会社 薄膜トランジスタ及びその製造方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5731216A (en) 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
JPH09312292A (ja) 1996-05-23 1997-12-02 Sony Corp Ａｌ−Ｔｌ系金属配線およびこれを用いた半導体装置
JP3759999B2 (ja) 1996-07-16 2006-03-29 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ
KR100255516B1 (ko) 1996-11-28 2000-05-01 김영환 반도체 장치의 금속배선 및 그 형성방법
JPH10170955A (ja) 1996-12-09 1998-06-26 Fujitsu Ltd 液晶表示装置及びその製造方法
JPH10199827A (ja) 1996-12-28 1998-07-31 Casio Comput Co Ltd 配線構造及びそれを用いた表示装置
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10319872A (ja) 1997-01-17 1998-12-04 Xerox Corp アクティブマトリクス有機発光ダイオード表示装置
TW578130B (en) 1997-02-17 2004-03-01 Seiko Epson Corp Display unit
WO1998038407A1 (en) 1997-02-26 1998-09-03 2001 Concepts International Ltd. Improved card security device
US5851732A (en) 1997-03-06 1998-12-22 E. I. Du Pont De Nemours And Company Plasma display panel device fabrication utilizing black electrode between substrate and conductor electrode
JPH10275683A (ja) 1997-03-28 1998-10-13 Fuji Electric Co Ltd 薄膜積層型導電体
JP3346217B2 (ja) 1997-04-04 2002-11-18 カシオ計算機株式会社 配線の形成方法および表示装置の製造方法
JP3767877B2 (ja) 1997-09-29 2006-04-19 三菱化学株式会社 アクティブマトリックス発光ダイオード画素構造およびその方法
JP3679567B2 (ja) 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
JPH11260562A (ja) 1998-03-09 1999-09-24 Tdk Corp 有機ｅｌカラーディスプレイ
GB9812739D0 (en) 1998-06-12 1998-08-12 Koninkl Philips Electronics Nv Active matrix electroluminescent display devices
JP4641582B2 (ja) 1998-12-18 2011-03-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000221903A (ja) 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP2000276078A (ja) 1999-03-23 2000-10-06 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
JP3910752B2 (ja) 1999-03-23 2007-04-25 株式会社東芝 半導体装置の製造方法
JP2000349298A (ja) 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP2000347821A (ja) 1999-06-04 2000-12-15 Canon Inc 印刷システム及びその印刷制御方法、印刷制御装置及びその印刷制御方法ならびに記録媒体
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4092857B2 (ja) 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
KR100888004B1 (ko) 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
JP2001039538A (ja) 1999-08-03 2001-02-13 Mitsui High Tec Inc 搬送雰囲気変換装置および方法
JP2001068667A (ja) 1999-08-25 2001-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4595143B2 (ja) 1999-09-06 2010-12-08 双葉電子工業株式会社 有機ｅｌデバイスとその製造方法
JP2001080978A (ja) 1999-09-08 2001-03-27 Ngk Spark Plug Co Ltd 窒化珪素質焼結部材及びその製造方法、ならびにセラミックボール
JP2001102172A (ja) 1999-09-30 2001-04-13 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス素子
JP2001109395A (ja) 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
GB9923261D0 (en) 1999-10-02 1999-12-08 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
JP2001244076A (ja) 2000-03-01 2001-09-07 Toyota Central Res & Dev Lab Inc アクリジン誘導体化合物を用いた有機電界発光素子
JP2002057212A (ja) * 2000-08-09 2002-02-22 Mitsubishi Electric Corp 半導体装置、及び半導体装置の製造方法
TWI226205B (en) * 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
JP2001282136A (ja) 2000-03-30 2001-10-12 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
GB2361479A (en) 2000-04-11 2001-10-24 Secr Defence Electric-field structuring of composite materials
JP2001308094A (ja) 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 配線薄膜の堆積方法
JP2001326079A (ja) 2000-05-17 2001-11-22 Toyota Central Res & Dev Lab Inc 有機電界発光素子
US6489222B2 (en) 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2001350449A (ja) 2000-06-02 2001-12-21 Toshiba Corp 表示制御装置
JP2001357972A (ja) 2000-06-13 2001-12-26 Hitachi Ltd 有機電界発光素子
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6528824B2 (en) 2000-06-29 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2002012861A (ja) 2000-07-03 2002-01-15 Toyo Ink Mfg Co Ltd 有機エレクトロルミネッセンス素子用発光材料およびそれを使用した有機エレクトロルミネッセンス素子
JP3670941B2 (ja) 2000-07-31 2005-07-13 三洋電機株式会社 アクティブマトリクス型自発光表示装置及びアクティブマトリクス型有機ｅｌ表示装置
JP3673715B2 (ja) 2000-12-06 2005-07-20 キヤノン株式会社 ピークホールド回路
US6747290B2 (en) 2000-12-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Information device
JP3846293B2 (ja) 2000-12-28 2006-11-15 日本電気株式会社 帰還型増幅回路及び駆動回路
JP3757797B2 (ja) 2001-01-09 2006-03-22 株式会社日立製作所 有機ｌｅｄディスプレイおよびその駆動方法
TW536689B (en) 2001-01-18 2003-06-11 Sharp Kk Display, portable device, and substrate
US6770518B2 (en) 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US6407534B1 (en) 2001-02-06 2002-06-18 Quallion Llc Detecting a microcurrent and a microcurrent detecting circuit
JP4223218B2 (ja) 2001-02-19 2009-02-12 株式会社半導体エネルギー研究所 発光装置
SG143944A1 (en) * 2001-02-19 2008-07-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6717181B2 (en) 2001-02-22 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Luminescent device having thin film transistor
JP2002318553A (ja) 2001-04-20 2002-10-31 Toshiba Corp 自己発光型表示装置
JP4050503B2 (ja) 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
JP4231645B2 (ja) * 2001-12-12 2009-03-04 大日本印刷株式会社 パターン形成体の製造方法
JP4608156B2 (ja) 2001-12-21 2011-01-05 富士フイルム株式会社 サーボライタ
JP2004028550A (ja) * 2001-12-28 2004-01-29 Canon Inc 複数の物質を含有する混合気体から各物質を分離する分離方法及びその装置

Also Published As

Publication number Publication date
CN1443025A (zh) 2003-09-17
KR20030074186A (ko) 2003-09-19
US7150669B2 (en) 2006-12-19
US20030209976A1 (en) 2003-11-13
CN1317778C (zh) 2007-05-23
JP2003332058A (ja) 2003-11-21

Similar Documents

Publication Publication Date Title
KR100604279B1 (ko) 일렉트로 루미네센스 패널 및 그 제조 방법
EP0966182B1 (en) Method of fabricating organic electroluminescent display panel
US20080164810A1 (en) Organic el display device and manufacturing method of the same
KR20020096966A (ko) 발광장치 및 그의 제작방법
US9331304B2 (en) Organic light-emitting display device and method of manufacturing the same
US8871616B2 (en) Methods of fabricating thin film transistor and organic light emitting diode display device having the same
US20050012094A1 (en) Organic semiconductor device and method for manufacturing the same
JP2000357586A (ja) 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
KR101041144B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
US9502246B2 (en) Methods of forming oxide semiconductor devices and methods of manufacturing display devices having oxide semiconductor devices
JP4310843B2 (ja) 有機電界発光素子の製造方法
KR20100003937A (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
JP4617749B2 (ja) 表示装置の製造方法
KR101920225B1 (ko) 유기전기발광소자 및 그 어레이 기판의 제조 방법
US7009749B2 (en) Optical element and manufacturing method therefor
US8343796B2 (en) Method of fabricating thin film transistor by crystallization through metal layer forming source and drain electrodes
JP5662689B2 (ja) 表示装置およびその製造方法
KR101023127B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR100560799B1 (ko) 유기전계발광소자 및 그의 제조방법
KR20190027059A (ko) 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법
KR101784995B1 (ko) 박막 트랜지스터, 그를 포함하는 유기 전계 발광 표시장치 및 그들의 제조방법
KR101353537B1 (ko) 박막 트랜지스터의 제조방법 및 이 방법에 의해 제조된박막 트랜지스터를 구비한 표시 장치
KR101457681B1 (ko) 전계발광소자
KR20110103050A (ko) 유기전계 발광소자의 제조 방법
JP2009076678A (ja) 熱処理装置及び熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 13