KR100595907B1 - 반도체이미지센서를형성하는방법과구조 - Google Patents
반도체이미지센서를형성하는방법과구조 Download PDFInfo
- Publication number
- KR100595907B1 KR100595907B1 KR1019980048840A KR19980048840A KR100595907B1 KR 100595907 B1 KR100595907 B1 KR 100595907B1 KR 1019980048840 A KR1019980048840 A KR 1019980048840A KR 19980048840 A KR19980048840 A KR 19980048840A KR 100595907 B1 KR100595907 B1 KR 100595907B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- mos transistor
- conductivity type
- substrate
- pinned photodiode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims description 23
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 2
- 239000002800 charge carrier Substances 0.000 abstract 1
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
이미지 센서(10)는 N-타입 도전 영역(26)과 P-타입 피닝된 층(37)을 포함하는 이미지 감지 요소를 가진다. 상기 두 영역들은 광의 다른 주파수들에서 전하 캐리어 콜렉션(collection)의 효율성을 증가시키는 다른 깊이들에서 두 개의 P-N 접합들을 형성한다. 상기 도전 영역(26)은 상기 도전 영역(26)의 일부분이 MOS 트랜지스터(32)의 소오스로서 기능할 수 있는 것을 보장하는 각도에 의해 형성된다.
Description
본 출원은 Drowley et al에 의한 반도체 이미지 센서와 그것에 관한 방법으로 명칭된 출원에 관한 것이다.
본 발명은 일반적으로는, 반도체 디바이스에 관한 것이고, 좀 더 구체적으로는 반도체 이미지 센서에 관한 것이다.
과거에, 기판상에 상보형 금속 산화물 반도체(CMOS : complementary metal oxide semiconductor) 디바이스들을 가지고 반도체 이미지 센서들을 형성하기 위해 다양한 방법들이 사용되었다. 전형적으로, 센서의 광 수신 부분은 종종 포토-게이트(photo-gate)라고 칭해지는, 대영역 트랜지스터(large area transistor)의 게이트로써 또는 금속 산화물 반도체(MOS : metal oxide semiconductor) 트랜지스터의 소스-드레인(source-drain) 접합으로써 형성된다. 포토-게이트 트랜지스터 구현은 광을 전기적 에너지로 변환하기 위해 광이 트랜지스터의 실리콘 게이트를 통해서 전해지는 것을 요구한다. 따라서, 포토-게이트 구현은 감도를 감소시켰다. 부가적으로, 공핍(depletion) 영역은 일반적으로 얕아서(1 미크론보다 적은) 적색광 흡수에 의해 유도된 캐리어의 콜렉션 효율(collection efficiency)을 감소시킨다. 또한, 종래의 포토-게이트 구현은 표면 재결합에 의해 생긴 노이즈에 민감하다.
소오스-드레인 접합 구현은 트랜지스터 동작을 위해 최적화되는 접합을 일반적으로 가지고, 따라서 적색광에 의해 유도된 캐리어의 비효율적인 콜렉션을 초래하는 얕은 접합을 또한 가진다. 소오스-드레인 접합 구현의 또 다른 단점은 접합이 일반적으로 접합 공핍 영역의 폭을 제한하는 고밀도로 도핑된(1016 atoms/cm3보다 더 큰) 영역에서 형성되고, 그것에 의해 또한 적색광 흡수에 의해 유도된 캐리어의 콜렉션 효율성을 감소시킨다는 것이다. 또한, 그러한 고밀도로 도핑된 영역에 접합을 형성하는 것은 포토 감지 요소로부터 다른 일렉트로닉스로 전달될 수 있는 전하의 양을 감소시키는 큰 커패시턴스를 초래한다.
따라서, 포토-게이트를 이용하지 않음으로써 더 높은 효율성을 초래하고, 얕은 접합 깊이를 가지지 않음으로써 효율성을 증가시키고, 표면 재결합으로부터 노이즈를 최소화시키는 이미지 센서를 가지는 것이 바람직하다.
도 1은 활성 픽셀 센서(active pixel sensor) 또는 반도체 이미지 센서(10)의 확대된 횡단면 부분을 도시한다. 센서(10)는 하부의 P-타입 기판(11)을 포함한다. 센서(10)는 하부 기판(11)의 제 1 영역(13)에 형성된 제 1 우물(well) 또는 P-타입 우물(16)을 가진다. 우물(16)은 하부의 기판(11)의 제 2 부분(14)의 도핑 농도보다 더 높은 도핑 농도를 일반적으로 가진다. 부분(13,14)은 괄호에 의해 식별된다. 제 2 부분(14)은 기판(11)내에서 제 2 우물을 형성한다. 우물(16)의 표면 도핑 농도는 일반적으로 최소한 1×1016 atoms/cm3 이다. 우물(16)의 제 1 깊이 또는 깊이(24)는 기판(11)상에 다른 CMOS 디바이스들의 형성을 촉진하기 위해 약 2 내지 4 미크론이다.
센서(10)의 이미지 포획 또는 광 감지 요소는 제 2 우물 또는 제 2 부분(14)에 형성된 N-타입 도전 영역(26)을 포함한다. 도전 영역(26)은 기판(11)의 P-타입 재료와 함께 제 1 P-N 접합을 형성한다. 이러한 제 1 P-N 접합은 적색 파장의 광을 용이하게 감지하기 위해서 도전 영역(26)의 제 2 깊이 또는 깊이(29)에 위치되고, 일반적으로는 대략 0.7 미크론보다 작으며, 바람직하게는 기판(11)의 표면으로부터 약 0.5 미크론이다. P-타입 피닝 층(pinning layer)(37)은 영역(26)내에 형성되고, 기판과 전기적 연결을 형성하기 위해 영역(26)으로부터 외부로 나와서 기판(11)으로 연장된다. 이러한 전기적 연결이 이미지 센서의 이러한 요소에 인가된 전위를 피닝한다. 따라서, 결과로 나오는 포토다이오드는 종종 피닝된 포토다이오드(pinned photodiod)라고 칭해진다. 제 2 P-N 접합은 층(37)과 영역(26)의 인터섹션을 따라 형성된다. 일반적으로 층(37)은 기판(11)상의 다른 P-채널 MOS 트랜지스터(도시되지 않음)의 가볍게 도핑된 드레인과 소오스 영역의 형성과 함께 동시에 형성된다. 제 2 P-N 접합의 깊이는 제 1 P-N 접합의 깊이보다 작다. 이러한 깊이는 청 파장의 광의 흡수와 감지를 최적화하도록 선택된다. 영역(26)의 일부분이 트랜지스터(32)의 소오스를 형성하도록 전송 트랜지스터 또는 제 1 MOS 트랜지스터(32)는 도전 영역(26)에 인접하게 형성된다. 제 2 또는 리셋 MOS 트랜지스터(31)는 우물(16)내에 형성된다. 트랜지스터(31)는 커플링 영역(41)에 의해 트랜지스터(32)에 전기적으로 결합된 소오스를 가진다.
도전 영역(26)은 트랜지스터(32)의 게이트(22)의 일부분까지 연장되고, 그 일부분을 포함하는 부분(14)의 표면의 약간을 노출시키는 개구부를 가지는 마스크를 적용함으로써 형성된다. 그후 도펀트(dopant)는 기판(11)에 수직인 것으로부터 빗겨진 각도에서 그리고 영역(26)이 게이트(22) 아래로 연장되는 것을 보장하도록 게이트(22)를 향하여 주입되고, 이것에 의해 영역(26)과 트랜지스터(32)의 소오스를 형성할 때의 마스킹과 다른 공정 동작들을 절약한다.
이제 신규한 이미지 센서와 그것에 관한 방법이 제공되어 졌다는 것을 이해해야 한다. 깊은 도전 영역과 더 얕은 피닝된 층을 형성하는 것은 2개의 P-N 접합을 형성하고, 여기서 제 1 P-N 접합 및 연관된 공핍 영역은 적색 파장의 광을 포착하는 것을 촉진하기 위해 깊고, 제 2 P-N 접합 및 연관된 공핍 영역은 청색 파장 광을 포착하는 것을 촉진하기 위해 얕다. 이러한 구조가 표면 재결합을 또한 최소화하고, 전하 전송을 최대화한다. 도전 영역을 형성하기 위해 각도가 있는 주입을 사용하는 것은 도전 영역이 전하 전송 트랜지스터의 소오스로써 사용될 수 있는 것을 보장하고 그것에 의해 제조 동작들을 최소화한다.
도 1은 본 발명에 따른 이미지 센서 실시예의 확대된 횡단면 부분을 도시한다.
Claims (5)
- 이미지 센서에 있어서,제 1 도핑 농도를 가지는 제 1 도전 타입의 기판(11)과,상기 기판상의 제 1 우물(16)로서, 상기 제 1 우물은 상기 제 1 도전 타입과 제 2 도전 타입, 및 상기 제 1 도핑 농도보다 더 높은, 상기 제 1 도전 타입의 제 2 도핑 농도를 가지며, 상기 기판으로 제 1 깊이(24)를 가지는 상기 제 1 우물(16)과,상기 기판 상에 있고 상기 제 1 우물(16)로부터 측방향으로 이격된 제 1 MOS 트랜지스터(32)와,상기 제 1 우물 상에 형성된 제 2 MOS 트랜지스터와,상기 기판내에 있고 상기 제 1 MOS 트랜지스터에 인접한 제 2 도전 타입의 도전 영역(26)으로서, 상기 도전 영역의 일부분은 상기 제 1 MOS 트랜지스터의 소오스를 형성하고, 상기 도전 영역(26)은 상기 기판으로 제 2 깊이(29)를 가지는, 상기 도전 영역(26)과,상기 도전 영역(26)내에 형성된 제 1 부분과 상기 제 1 MOS 트랜지스터(32)로부터 멀어지는 방향으로 상기 도전 영역으로부터 측방향으로 연장되는 제 2 부분을 가지는 상기 제 1 도전 타입의 피닝 층(pinning layer)(37)을 포함하는, 이미지 센서.
- 활성 픽셀 센서(active pixel sensor)를 형성하는 방법에 있어서,기판(11)에 제 1 도전 타입의 표면과 상기 제 1 도전 타입의 제 1 영역(16)을 제공하는 단계와,상기 제 1 도전 타입의 제 2 영역(14)에 피닝된 포토다이오드(pinned photodiode)를 제공하는 단계로서, 이에 의해 상기 제 2 영역 타입은 상기 제 1 영역(16)에 대한 제 1 도핑 농도보다 더 낮은 제 2 도핑 농도를 가지고, 상기 피닝된 포토다이오드는 상기 표면으로부터 제 1 깊이(24)에서 제 1 P-N 접합과, 상기 제 1 깊이보다 더 작은 제 2 깊이에서 제 2 P-N 접합을 가지는, 상기 포토다이오드를 제공하는 단계와,상기 제 1 영역에 적어도 하나의 MOS 트랜지스터(31)를 형성하는 단계와,상기 제 2 영역에 적어도 하나의 MOS 트랜지스터를 형성하는 단계로서, 이에 의해 상기 피닝된 포토다이오드가 상기 제 2 영역에 상기 MOS 트랜지스터의 일부분을 형성하고, 상기 제 2 영역내의 상기 MOS 트랜지스터의 게이트가 상기 제 2 영역내에 있고, 상기 MOS 트랜지스터의 드레인이 상기 제 1 영역과 상기 제 2 영역사이에 있는, 상기 MOS 트랜지스터 형성 단계를 포함하는, 활성 픽셀 센서를 형성하는 방법.
- 제 2 항에 있어서, 상기 피닝된 포토다이오드를 제공하는 단계는 상기 MOS 트랜지스터의 게이트 아래로 연장되도록 상기 기판에 대한 수직으로부터 일정 각도에서 상기 제 1 도전 타입과 반대인 제 2 도전 타입의 도펀트를 주입하는 단계를 더 포함하는, 활성 픽셀 센서를 형성하는 방법.
- 활성 픽셀 센서에 있어서,제 1 도전 타입의 표면의 기판으로서, 더 높은 농도의 상기 제 1 도전 타입의 제 1 영역(16)과 상기 제 1 영역보다 더 낮은 농도의 상기 제 1 도전 타입의 제 2 영역(14)을 가지는 기판(11)과,상기 제 2 영역(14)에서 상기 제 1 영역(16)에 인접하게 형성된 피닝된 포토다이오드와,상기 피닝된 포토다이오드에 인접하게 형성된 상기 제 1 영역내의 적어도 하나의 MOS 트랜지스터(31)와,상기 제 2 영역내의 MOS 트랜지스터의 게이트가 상기 제 2 영역에 있고, 상기 MOS 트랜지스터의 드레인이 상기 제 1 영역과 상기 제 2 영역내에 있고, 상기 피닝된 포토다이오드가 상기 제 2 영역내의 상기 MOS 트랜지스터의 일부분을 형성하도록, 형성된 상기 제 2 영역의 적어도 하나의 MOS 트랜지스터를 포함하는, 활성 픽셀 센서.
- 제 4 항에 있어서, 상기 피닝된 포토다이오드는, 제 2 도전 타입의 도펀트가 상기 MOS 트랜지스터(32)에 대한 게이트(22)아래로 연장되도록, 상기 기판에 대한 수직으로부터 일정 각도에서 주입되는, 상기 제 1 도전 타입과 반대인 제 2 도전 타입(26)의 도펀트를 더 포함하는, 활성 픽셀 센서.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8/970,703 | 1997-11-14 | ||
US08/970,703 US6100556A (en) | 1997-11-14 | 1997-11-14 | Method of forming a semiconductor image sensor and structure |
US08/970,703 | 1997-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990045289A KR19990045289A (ko) | 1999-06-25 |
KR100595907B1 true KR100595907B1 (ko) | 2006-09-07 |
Family
ID=25517361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980048840A KR100595907B1 (ko) | 1997-11-14 | 1998-11-14 | 반도체이미지센서를형성하는방법과구조 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6100556A (ko) |
JP (1) | JPH11233748A (ko) |
KR (1) | KR100595907B1 (ko) |
CN (1) | CN1139994C (ko) |
TW (1) | TW434898B (ko) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6815791B1 (en) * | 1997-02-10 | 2004-11-09 | Fillfactory | Buried, fully depletable, high fill factor photodiodes |
US7199410B2 (en) * | 1999-12-14 | 2007-04-03 | Cypress Semiconductor Corporation (Belgium) Bvba | Pixel structure with improved charge transfer |
US6023081A (en) * | 1997-11-14 | 2000-02-08 | Motorola, Inc. | Semiconductor image sensor |
US6489643B1 (en) * | 1998-06-27 | 2002-12-03 | Hynix Semiconductor Inc. | Photodiode having a plurality of PN junctions and image sensor having the same |
FR2781929B1 (fr) * | 1998-07-28 | 2002-08-30 | St Microelectronics Sa | Capteur d'image a reseau de photodiodes |
US6448596B1 (en) * | 2000-08-15 | 2002-09-10 | Innotech Corporation | Solid-state imaging device |
US6507083B1 (en) | 2000-10-05 | 2003-01-14 | Pixim, Inc. | Image sensor with light-reflecting via structures |
US6566697B1 (en) * | 2000-11-28 | 2003-05-20 | Dalsa, Inc. | Pinned photodiode five transistor pixel |
US6713796B1 (en) | 2001-01-19 | 2004-03-30 | Dalsa, Inc. | Isolated photodiode |
FR2820883B1 (fr) | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | Photodiode a grande capacite |
FR2820882B1 (fr) | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | Photodetecteur a trois transistors |
FR2824665B1 (fr) * | 2001-05-09 | 2004-07-23 | St Microelectronics Sa | Photodetecteur de type cmos |
US6545303B1 (en) * | 2001-11-06 | 2003-04-08 | Fillfactory | Method to increase conversion gain of an active pixel, and corresponding active pixel |
KR100446319B1 (ko) * | 2002-01-10 | 2004-09-01 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조 방법 |
JP2004014911A (ja) * | 2002-06-10 | 2004-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4758061B2 (ja) * | 2003-10-16 | 2011-08-24 | パナソニック株式会社 | 固体撮像装置およびその製造方法 |
KR100606910B1 (ko) * | 2004-12-29 | 2006-08-01 | 동부일렉트로닉스 주식회사 | Cmos 이미지 센서 및 그의 제조 방법 |
JP4224036B2 (ja) | 2005-03-17 | 2009-02-12 | 富士通マイクロエレクトロニクス株式会社 | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 |
US7808022B1 (en) | 2005-03-28 | 2010-10-05 | Cypress Semiconductor Corporation | Cross talk reduction |
US7750958B1 (en) | 2005-03-28 | 2010-07-06 | Cypress Semiconductor Corporation | Pixel structure |
US7749874B2 (en) * | 2007-03-26 | 2010-07-06 | Tower Semiconductor Ltd. | Deep implant self-aligned to polysilicon gate |
US7575977B2 (en) * | 2007-03-26 | 2009-08-18 | Tower Semiconductor Ltd. | Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process |
US8476567B2 (en) | 2008-09-22 | 2013-07-02 | Semiconductor Components Industries, Llc | Active pixel with precharging circuit |
US9484454B2 (en) | 2008-10-29 | 2016-11-01 | Tower Semiconductor Ltd. | Double-resurf LDMOS with drift and PSURF implants self-aligned to a stacked gate “bump” structure |
US9330979B2 (en) * | 2008-10-29 | 2016-05-03 | Tower Semiconductor Ltd. | LDMOS transistor having elevated field oxide bumps and method of making same |
CN101752445B (zh) * | 2008-11-28 | 2013-05-29 | 瀚宇彩晶股份有限公司 | 光传感器、感光二极管、二极管层及其制造方法 |
CN102315231A (zh) * | 2010-07-09 | 2012-01-11 | 苏州东微半导体有限公司 | 一种半导体感光器件及其制造方法 |
US9287319B2 (en) * | 2012-11-16 | 2016-03-15 | Sri International | CMOS multi-pinned (MP) pixel |
US9526468B2 (en) | 2014-09-09 | 2016-12-27 | General Electric Company | Multiple frame acquisition for exposure control in X-ray medical imagers |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06296004A (ja) * | 1993-04-07 | 1994-10-21 | Hitachi Ltd | 固体撮像素子 |
JPH0823084A (ja) * | 1994-07-05 | 1996-01-23 | Sony Corp | 固体撮像素子 |
US5625210A (en) * | 1995-04-13 | 1997-04-29 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
KR0136924B1 (ko) * | 1994-07-06 | 1998-04-24 | 문정환 | 씨씨디(ccd) 영상소자의 제조방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4484210A (en) * | 1980-09-05 | 1984-11-20 | Nippon Electric Co., Ltd. | Solid-state imaging device having a reduced image lag |
JPS6239055A (ja) * | 1985-08-13 | 1987-02-20 | Mitsubishi Electric Corp | 固体撮像素子 |
JPH04355964A (ja) * | 1990-12-21 | 1992-12-09 | Mitsubishi Electric Corp | 固体撮像装置及びその製造方法 |
JP3097186B2 (ja) * | 1991-06-04 | 2000-10-10 | ソニー株式会社 | 固体撮像装置 |
EP0544260A1 (en) * | 1991-11-25 | 1993-06-02 | Eastman Kodak Company | Antiblooming structure for CCD image sensor |
JP2621767B2 (ja) * | 1993-07-30 | 1997-06-18 | 日本電気株式会社 | 固体撮像素子 |
JP3467858B2 (ja) * | 1993-11-02 | 2003-11-17 | ソニー株式会社 | 光電変換素子 |
JPH07161958A (ja) * | 1993-12-09 | 1995-06-23 | Nec Corp | 固体撮像装置 |
KR970011376B1 (ko) * | 1993-12-13 | 1997-07-10 | 금성일렉트론 주식회사 | 씨씨디(ccd)형 고체촬상소자 |
JP2848268B2 (ja) * | 1995-04-20 | 1999-01-20 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
-
1997
- 1997-11-14 US US08/970,703 patent/US6100556A/en not_active Expired - Lifetime
-
1998
- 1998-10-21 TW TW087117400A patent/TW434898B/zh not_active IP Right Cessation
- 1998-11-11 CN CNB98123996XA patent/CN1139994C/zh not_active Expired - Lifetime
- 1998-11-13 JP JP10322992A patent/JPH11233748A/ja active Pending
- 1998-11-14 KR KR1019980048840A patent/KR100595907B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06296004A (ja) * | 1993-04-07 | 1994-10-21 | Hitachi Ltd | 固体撮像素子 |
JPH0823084A (ja) * | 1994-07-05 | 1996-01-23 | Sony Corp | 固体撮像素子 |
KR0136924B1 (ko) * | 1994-07-06 | 1998-04-24 | 문정환 | 씨씨디(ccd) 영상소자의 제조방법 |
US5625210A (en) * | 1995-04-13 | 1997-04-29 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
Also Published As
Publication number | Publication date |
---|---|
CN1139994C (zh) | 2004-02-25 |
TW434898B (en) | 2001-05-16 |
CN1219772A (zh) | 1999-06-16 |
US6100556A (en) | 2000-08-08 |
KR19990045289A (ko) | 1999-06-25 |
JPH11233748A (ja) | 1999-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100595907B1 (ko) | 반도체이미지센서를형성하는방법과구조 | |
KR100647959B1 (ko) | 능동픽셀센서및그제조방법 | |
KR100607833B1 (ko) | 반도체이미지센서와그를위한방법 | |
US6706550B2 (en) | Photodiode having a plurality of PN injections and image sensor having the same | |
US6545302B2 (en) | Image sensor capable of decreasing leakage current between diodes and method for fabricating the same | |
KR100436067B1 (ko) | 이미지센서 및 그 제조 방법 | |
KR100450670B1 (ko) | 포토 다이오드를 갖는 이미지 센서 및 그 제조방법 | |
JP2004165589A (ja) | Cmosイメージセンサ及びその製造方法 | |
US6392263B1 (en) | Integrated structure for reduced leakage and improved fill-factor in CMOS pixel | |
KR100545801B1 (ko) | 전자기 복사 탐지기, 이러한 탐지기를 사용하는 고감도 픽셀구조 및 이러한 탐지기 제조방법. | |
US6410359B2 (en) | Reduced leakage trench isolation | |
US6621064B2 (en) | CMOS photodiode having reduced dark current and improved light sensitivity and responsivity | |
US6853044B1 (en) | Image sensor with improved dynamic range by applying negative voltage to unit pixel | |
US20040002177A1 (en) | Photo sensor and method of forming the same | |
CN101304035B (zh) | 图像传感器及其形成方法 | |
KR100781892B1 (ko) | Cmos 이미지 센서 및 그 제조 방법 | |
KR100340059B1 (ko) | 핑거형상의포토다이오드를갖는이미지센서 | |
US20030085415A1 (en) | CMOS image sensor device | |
KR20030000654A (ko) | 이미지센서 제조 방법 | |
KR100318447B1 (ko) | 이미지센서의핀드포토다이오드및그제조방법 | |
KR20010061356A (ko) | 저전압 포토다이오드의 도핑 프로파일 개선을 위한이미지센서의 단위화소 제조방법 | |
KR100956193B1 (ko) | 이송효율이 개선된 씨모스 이미지 센서 및 그 제조 방법 | |
KR100749253B1 (ko) | 청색감쇠가 개선된 이미지센서 | |
KR19980068679A (ko) | 고체 촬상 소자 및 그의 제조 방법 | |
KR20020014517A (ko) | 씨모스 이미지센서의 저전압 핀드포토다이오드 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140529 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160330 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170330 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180329 Year of fee payment: 13 |
|
EXPY | Expiration of term |