KR100592204B1 - 열경화성 수지 조성물 및 이것을 사용한 반도체 장치 - Google Patents

열경화성 수지 조성물 및 이것을 사용한 반도체 장치 Download PDF

Info

Publication number
KR100592204B1
KR100592204B1 KR1020020007960A KR20020007960A KR100592204B1 KR 100592204 B1 KR100592204 B1 KR 100592204B1 KR 1020020007960 A KR1020020007960 A KR 1020020007960A KR 20020007960 A KR20020007960 A KR 20020007960A KR 100592204 B1 KR100592204 B1 KR 100592204B1
Authority
KR
South Korea
Prior art keywords
resin composition
thermosetting resin
formula
coo
semiconductor device
Prior art date
Application number
KR1020020007960A
Other languages
English (en)
Other versions
KR20020067436A (ko
Inventor
노로히로시
후스마다미쯔아끼
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001037728A external-priority patent/JP2002241469A/ja
Priority claimed from JP2001037726A external-priority patent/JP4721309B2/ja
Priority claimed from JP2001037725A external-priority patent/JP4753329B2/ja
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20020067436A publication Critical patent/KR20020067436A/ko
Application granted granted Critical
Publication of KR100592204B1 publication Critical patent/KR100592204B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/10—Esters; Ether-esters
    • C08K5/11—Esters; Ether-esters of acyclic polycarboxylic acids
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/10—Esters; Ether-esters
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F283/00—Macromolecular compounds obtained by polymerising monomers on to polymers provided for in subclass C08G
    • C08F283/10—Macromolecular compounds obtained by polymerising monomers on to polymers provided for in subclass C08G on to polymers containing more than one epoxy radical per molecule
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/188—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing using encapsulated compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31529—Next to metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Organic Chemistry (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은 페이스 다운 (phase-down) 구조의 반도체 패키지의 배선회로기판과 반도체 소자 사이의 공극을 밀봉하기 위해서 사용되는 열경화성 수지 조성물, 이 열경화성 수지 조성물로 밀봉되어 이루어진 반도체 장치 및 그 제조방법에 관한 것이다.

Description

열경화성 수지 조성물 및 이것을 사용한 반도체 장치 {THERMOSETTING RESIN COMPOSITION AND SEMICONDUCTOR DEVICE USING THE SAME}
도 1 은 반도체 장치의 일례를 나타내는 개략 단면도이다.
도 2 는 반도체 장치의 제조공정을 나타내는 개략 단면도이다.
도 3 은 반도체 장치의 제조공정을 나타내는 개략 단면도이다.
도 4 는 반도체 장치의 제조공정을 나타내는 개략 단면도이다.
도 5 는 반도체 장치의 제조공정을 나타내는 개략 단면도이다.
도 6 은 땜납의 웨트성 시험의 공정을 나타내는 개략 단면도이다.
도 7 은 땜납의 웨트성 시험의 공정을 나타내는 개략 단면도이다.
도 8 은 땜납의 웨트성 시험의 공정을 나타내는 개략 단면도이다.
본 발명은 반도체 장치의 배선회로기판과 반도체 소자 사이의 공극을 밀봉하기 위해서 사용되는 열경화성 수지 조성물에 관한 것이다. 또한, 본 발명은 이러한 수지 조성물을 사용하여 반도체 소자를 페이스 다운 구조로 배선회로기판 상에 실장하는 방식에 의한 반도체 장치 및 그 제조방법에 관한 것이다.
최근 반도체 디바이스의 성능 향상에 따른 요구로서, 반도체 소자를 페이스 다운 구조로 배선회로기판 상에 실장하는 방법 (플립 칩, 다일렉트 칩 어태치 방식 등) 이 있다. 플립 칩 방식에서는, 상호의 선팽창계수가 상이한 반도체 소자와 배선회로기판을 직접 전기 접속한다는 점에서 접속 부분의 신뢰성이 문제가 된다. 그 대책으로는, 반도체 소자와 배선회로기판의 공극에 액상 수지 재료를 충전하고 경화시켜 수지경화체를 형성하고, 전기 접속부에 집중되는 응력을 상기 수지경화체에도 분산시킴으로써 접속 신뢰성을 향상시키는 방법이 채택되고 있다. 종래의 납땜 범프를 사용한 플립 칩 방식에서의 액상 재료의 충전방법에서는, 먼저 플립 칩을 배선회로기판에 실장하고 땜납 용융공정에 의한 금속접합을 형성한 후, 반도체 소자와 배선회로기판의 공극에 액상 수지 재료를 주입한다. 상기 액상 수지 재료에 의한 반도체 소자와 배선회로기판 사이의 공극의 충전은, 액상 수지 재료의 모세관 효과에 따라 하는 것이므로, 액상 수지 재료의 점도를 낮은 값으로 설정할 필요가 있다. 즉, 저점도를 얻기 위해서 재료 선정의 폭이 좁아지고, 저응력 효과가 높은 고무 성분이나, 신뢰성이 높은 페놀 수지 등의 사용이 어려운 상황에 있었다. 또한, 상기 액상 수지 재료는 낮은 점도를 안정하게 유지하게 위해서, 초저온 (-40℃ 전후) 에서의 보관이 필요하고, 게다가 상기 반도체 소자와 보트의 공극에 대한 주입은 주사기로 주입할 필요가 있으므로, 주입 포지션, 주입량 컨트롤이 어려운 등 문제를 안고 있다.
또, 상기 반도체 장치의 제조방법에서는 많은 제조공정을 거치기 때문에 생산성이 저하된다는 문제점이 있다. 또한, 상기 제조방법보다 생산성 향상을 도 모하기 위해서, 액상 재료를 먼저 도포한 배선회로기판 상에 적당한 온도 및 압력과 함께 플립 칩을 탑재하는 압접방식이 시도되고 있다. 그러나, 이 압접방식에서는 예컨대 금속결합 형성을 필요로 하는 납땜 범프 등의 금속전극에서는, 범프 접합시에 산화막을 제거할 필요가 있기 때문에, 예컨대 금스터드 범프 등을 사용한 금속접촉에 따른 전기접속을 대상으로 한 반도체 장치의 제조에만 적용할 수 있고, 납땜 범프 등의 금속결합 형성을 필요로 하는 금속전극을 갖는 반도체의 실장에 대한 적용은 어려웠다.
또한, 최근 모세관 현상을 이용한 액상 재료의 주입방식보다 보다 공정을 간략화하고자 한 프럭스 활성을 갖는 열경화성 수지 재료를 사용한 반도체 장치의 제조에서는, 이 열경화성 수지 재료는 반도체 소자 또는 배선회로기판 상에 먼저 도포되어 칩 실장과 함께 계면 수지 밀봉이 이루어지고, 그 다음에 땜납 리플로우를 함으로써 금속결합이 형성되기 때문에, 액상 수지 재료를 사용한 반도체 장치의 제조와 비교하여 프럭스의 도포 및 그 세정, 액상 수지 주입 등의 공정을 삭감할 수 있으므로 반도체 장치의 생산성을 향상시킬 수 있다. 또, 액상 수지 재료에 의한 반도체 소자와 배선회로기판 사이의 공극의 충전은, 액상 수지 재료의 모세관 효과에 의해 이루어지는 것이므로, 액상 수지 재료의 점도를 낮은 값으로 설정할 필요가 있다. 따라서, 저점도를 얻기 위해서 산 무수물계 경화제가 사용되고 있으며 재료 선정의 폭이 좁아지고, 내습신뢰성이 높은 페놀 수지 등의 사용이 어려운 상황에 있었다.
본 발명의 목적은 이러한 사정을 감안하여 이루어진 것으로, 반도체 소자와 배선회로기판 및 접속용 전극에 생기는 응력의 완화 효과가 우수하고, 반도체 소자와 배선회로기판의 공극에 쉽게 밀봉 수지층을 형성할 수 있으며, 또한 프럭스의 세정공정을 필요로 하지 않는 프럭스 활성을 갖는 열경화성 수지 조성물, 및 이 열경화성 수지 조성물을 사용하여 제조된 반도체 장치를 제공하는 것이다. 또, 본 발명은 납땜 범프 등의 금속결합 형성을 필요로 하는 반도체 장치의 제조에서 반도체 소자 또는 배선회로기판의 전극표면에 존재하는 금속산화막 또는 산화방지막 (이하, 프리프럭스) 제거 기능을 갖는 열경화성 수지 조성물을 먼저 도포하고, 플립 칩의 탑재를 가능하게 하는 생산성이 우수한 열경화성 수지 조성물 및 이것을 사용하여 밀봉한 반도체 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
즉, 본 발명은 하기에 관한 것이다:
[1] 페이스 다운 구조의 반도체 패키지의 배선회로기판과 반도체 소자 사이의 공극을 밀봉하기 위해서 사용되는 시트형 열경화성 수지 조성물로서, 하기 화학식 (1) 또는 (2) 로 표시되는 화합물을 함유하여 이루어진 시트형 열경화성 수지 조성물:
R1-(COO-CH(CH3)-O-R2)n (1)
(식 중, n 은 양의 정수이고, R1 은 1 가 이상의 유기기이며, R2 는 1 가의 유기기로서, 서로 동일하거나 상이할 수도 있음), 또는
CH2=CH-O-R4-O-CH(CH3)-[OCO-R3-COO-CH(CH3)-O-R 4-O-CH(CH3)]n-OCO-R3-COO-CH(CH3)-O-R4-O-CH=CH2 (2)
(식 중, n 은 양의 정수이고, R3 및 R4 는 2 가의 유기기로서, 서로 동일하거나 상이할 수도 있음),
[2] 페이스 다운 구조의 반도체 패키지의 배선회로기판과 반도체 소자 사이의 공극을 밀봉하기 위해서 사용되는 열경화성 수지 조성물로서, 에폭시 수지, 페놀 수지계 경화제 및 상기 화학식 (1) 또는 화학식 (2) 로 표시되는 화합물을 함유하여 이루어진 열경화성 수지 조성물,
[3] 상기 [2] 에 기재된 열경화성 수지 조성물을 웨이퍼에 도포하고, 다음으로, 이 웨이퍼를 개개의 칩으로 다이싱하여 칩 실장을 실시하는 공정을 갖는 반도체 장치의 제조방법,
[4] 에폭시 수지, 산 무수물계 경화제를 함유하는 25℃ 에서 액상 열경화성 수지 조성물로서, 상기 화학식 (1) 또는 화학식 (2) 로 표시되는 화합물을 함유하여 이루어진 열경화성 수지 조성물,
[5] 하기를 함유하고, 시차주사 열량측정에서 승온속도 10℃/min 에서의 반응 발열 피크가 180 내지 250℃ 에 있는 열경화성 수지 조성물:
(A) 1 분자 내에 적어도 2 개 이상의 에폭시기를 갖는 에폭시 수지,
(B) 경화제,
(C) 상기 화학식 (1) 또는 화학식 (2) 로 표시되는 화합물 및
(D) 경화촉진제로 이루어진 코어부 및 이 코어부를 피복하는 하기 화학식 (3):
-N(R5)-CO-N(R6)- (3)
(식 중, R5, R6 은 모두 수소원자 또는 1 가의 유기기로서, 서로 동일하거나 상이할 수도 있음) 로 표시되는 구조 단위를 갖는 중합체를 함유하는 셸부로 이루어진 구조를 가지며 이루어진 마이크로캡슐형 경화촉진제,
[6] 상기 [1],[2],[4],[5] 중 어느 하나에 기재된 열경화성 수지 조성물로 밀봉되어 이루어진 반도체 장치.
본 발명의 열경화성 수지 조성물은 페이스 다운 구조의 반도체 소자의 밀봉에 적합하게 사용되는 것이다. 상세하게는 배선회로기판 상에 복수개의 접속용 전극부를 통해 페이스 다운 구조의 반도체 소자가 탑재되는 반도체 장치에서, 배선회로기판과 반도체 소자 사이의 공극을 밀봉하는 데에 사용된다. 본 발명의 열경화성 수지 조성물을 배선회로기판과 반도체 소자 사이에 개재시켜 열 압착에 의해 반도체 소자를 배선회로기판 상에 임시로 고착시키고, 그 다음에 땜납 용융을 실시함으로써 반도체 소자와 배선회로기판의 공극의 밀봉 및 금속접합을 형성시킨다.
그럼으로써, 종래 기술에 의한 프럭스를 사용하여 반도체 소자 범프와 배선회로기판의 전극을 금속 접속시킨 후에 공극에 밀봉 수지를 주입하는 번잡한 공정과 비교하여, 배선회로기판과 반도체 소자의 수지 밀봉 및 금속 접속의 공정이 간단하고 쉬워져 제조공정 시간의 대폭적인 단축화를 도모할 수 있다. 또한, 반도체 소자와 배선회로기판의 전기적 접속 안정성이 우수하고, 각종 신뢰성 시험, 예컨대 냉열 사이클 하 등에서 우수한 밀봉 신뢰성을 발휘한다.
본 발명의 열경화성 수지 조성물은 프럭스 활성제로서 하기 화학식 (1) 또는 (2) 의 화합물을 함유하는 것을 하나의 큰 특징으로 한다:
[화학식 1]
R1-(COO-CH(CH3)-O-R2)n (1)
(식 중, n 은 양의 정수이고, R1 은 1 가 이상의 유기기이며, R2 는 1 가의 유기기로서, 서로 동일하거나 상이할 수도 있음), 또는
하기 화학식 (2):
[화학식 2]:
CH2=CH-O-R4-O-CH(CH3)-[OCO-R3-COO-CH(CH3)-O-R 4-O-CH(CH3)]n-OCO-R3-COO-CH(CH3)-O-R4-O-CH=CH2 (2)
(식 중, n 은 양의 정수이고, R3 및 R4 는 2 가의 유기기로서, 서로 동일하거 나 상이할 수도 있음).
여기에서, 프럭스 활성이란 납땜할 때에 접합해야 할 금속표면의 산화막, 유기물 등을 제거하고 가열 중의 산화 진행을 방지하여, 용해 땜납의 표면장력을 저하시키는 능력을 말하며, 프럭스 활성제란 반도체 밀봉용 조성물에 프럭스 활성을 부여하는 화합물 또는 조성물을 말한다.
본 발명의 열경화성 수지 조성물에 함유되는 프럭스 활성제는 카르복실산류와 비닐에테르 화합물의 반응에 따라 얻을 수 있다. 카르복실산으로서는, 예컨대 아세트산, 아디프산, 말레산, 푸마르산, 이타콘산, 프탈산, 트리멜리트산, 피로멜리트산, 아크릴산, 이소시아누르산, 카르복실기 함유 폴리부타디엔 등을 들 수 있고, 또한 상기 비닐에테르 화합물로서는, 예컨대 부틸기, 에틸기, 프로필기, 이소프로필, 시클로헥실기 등을 갖는 비닐에테르류를 들 수 있다.
상기 화학식 (1) 의 R1 의 구체예로서는, 탄소수 1 내지 6 의 알킬기 또는 알킬렌기, 비닐기, 알릴기, 페닐기, 페닐렌기, 3 가 이상의 방향 고리기, C3N3(OCOC2H4)3 기를 들 수 있다. 상기 화학식 (1) 의 R2 의 구체예로서는, 탄소수 1 내지 10 의 알킬기, 탄소수 3 내지 6 의 시클로알킬기를 들 수 있다.
상기 화학식 (2) 의 R3 의 구체예로서는, 식 (4) 내지 (7) 로 표시되는 구조를 갖는 관능기를 들 수 있다.
Figure 112002004455453-pat00001
(식 중, n 은 양의 정수이고, X 는 2 가의 유기기임).
상기 화학식 (2) 의 R4 의 구체예로서는, 식 (8) 내지 (10) 으로 표시되는 구조를 갖는 관능기를 들 수 있다.
Figure 112002004455453-pat00002
(식 중, n 은 양의 정수임).
이러한 화합물은, 반도체 실장 공정에서 프럭스 활성을 발휘한 후에 에폭시 수지와 반응할 수 있으므로, 프럭스 활성제와 경화제로서의 기능을 겸비한 재료로서 바람직하게 사용될 수 있다. 또, 이것들은 단독으로 사용하거나 또는 2 종류 이상 병용할 수 있다.
본 발명의 열경화성 수지 조성물에는 크게 나누어 4 가지의 태양이 있는데, 어떠한 태양에서도 상기 프럭스 활성제의 배합 비율은 땜납 접속성, 내열성 및 내습신뢰성이라는 관점에서 전체수지량 100 중량부에 대하여 특히 0.1 내지 20 중량부의 범위가 바람직하고, 그 중에서도 0.5 내지 15 중량부, 1 내지 10 중량부의 범위가 바람직하게 더욱 사용될 수 있다.
[제 1 태양]
본 발명의 제 1 태양은 상기 화학식 (1) 또는 (2) 의 화합물을 함유하는 시트형 열경화성 수지 조성물에 관한 것이다.
상기 시트형 열경화성 수지 조성물의 주 재료가 되는 수지로서는, 예컨대 에폭시 수지, 실리콘 수지, 우레탄 수지, 페녹시 수지 등을 들 수 있다. 또한, 내열성, 가공성, 접착성이라는 관점에서 에폭시 수지가 바람직하다.
이러한 에폭시 수지로서는, 예컨대 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 비페닐형 에폭시 수지, o-크레졸노볼락형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 테르펜형 에폭시 수지 등 1 분자 내에 2 개 이상의 에폭시기를 갖는 화합물이라면 전혀 한정하지 않고 사용할 수 있다. 프럭스 활성의 향상, 접착성, 보이드의 저감이라는 관점에서, 그 중에서도 150℃ 에서 0.5Paㆍs 이하의 용융 점도인 것은 보다 바람직하게 사용될 수 있다
또, 용융시에 웨트성이 양호한 저점도의 것을 사용하는 것이 바람직하고, 이러한 관점에서 식 (11) 내지 (13) 으로 표시되는 구조의 에폭시 수지가 특히 바람직하다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다.
Figure 112002004455453-pat00003
또, 상기 시트형 열경화성 수지 조성물에는 필요에 따라 에폭시 수지의 경화제를 배합할 수 있다. 이러한 경화제로서는, 예컨대 페놀 수지, 산 무수물, 아민 화합물 등을 들 수 있고, 신뢰성 등이라는 관점에서 특히 페놀 수지가 바람직하고, 그 중에서도 150℃ 에서 0.5Paㆍs 이하의 용융 점도인 것은 보다 바람직하게 사용될 수 있으며, 또한 수산기 당량이 60 내지 200 인 것이 바람직하고, 80 내지 180 인 것이 보다 바람직하다.
이러한 경화제로서 페놀 수지를 사용한 경우, 그 함유량은 경화성이나 내열성, 내습신뢰성이라는 관점에서 시트형 열경화성 수지 조성물 중의 에폭시 수지에 대하여 0.6 내지 1.4 당량이 바람직하고, 0.7 내지 1.1 당량이 특히 바람직하다.
상기 시트형 열경화성 수지 조성물의 전체수지의 함유량은 납땜성, 유동성, 접착성이라는 관점에서 시트형 열경화성 수지 조성물의 40 중량% 이상이 바람직하고, 60 중량% 이상이 보다 바람직하며, 80 중량% 이상이 특히 바람직하다.
상기 시트형 열경화성 수지 조성물에는 고무 성분으로서 아크릴로니트릴-부타디엔 공중합체 (NBR) 를 함유하거나 또는 NBR 과 함께 다른 공중합체 성분을 함유할 수도 있다. 다른 공중합체 성분으로서는, 예컨대 수소화 아크릴로니트릴-부타디엔고무, 아크릴산, 아크릴산에스테르, 스티렌, 메타크릴산 등을 들 수 있고, 그 중에서도 금속, 플라스틱과의 접착성이 우수하다는 등 점에서 아크릴산, 메타크릴산이 바람직하다. 또, 상기 NBR 에서의 아크릴로니트릴의 함유량은 에폭시 수지와의 상용성이나 가요성 부여라는 관점에서 10 내지 50 중량% 가 바람직하고, 15 내지 40 중량% 가 더욱 바람직하다. 본 발명의 시트형 열경화성 수지 조성물의 전체 유기성분 중의 상기 아크릴로니트릴-부타디엔계 공중합체의 배합 비율은 열경화성 수지 조성물의 시트화가 가능하면 특별히 한정되는 것은 아니다.
상기 시트형 열경화성 수지 조성물에는 상기 에폭시 수지의 경화제 이외에 에폭시 수지의 경화촉진제를 배합할 수도 있다. 이러한 경화촉진제로서는, 종래부터 에폭시 수지의 경화촉진제로 알려져 있는 각종 경화촉진제를 사용할 수 있고, 예컨대 트리페닐포스핀, 2-메틸이미다졸, DBU (1,8-디아자비시클로(5.4.0)운데 센-7), DBN (1,5-디아자비시클로(4.3.0)노넨-5), 4P4B (테트라페닐포스포늄테트라페닐보레이트) 등의 아민계, 인계, 붕소계, 인-붕소계 등의 경화촉진제를 들 수 있다. 또, 보존성, 용융 점도의 저하라는 관점에서, 이것들을 마이크로캡슐에 밀봉한 것으로 이루어진 잠재성 경화촉매는 보다 바람직하게 사용될 수 있다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다.
상기 시트형 열경화성 수지 조성물에는, 필요에 따라 다른 재료 (유기재료, 무기재료) 를 첨가할 수도 있다. 유기재료로서는, 실란커플링제, 티탄커플링제, 표면조정제, 산화방지제, 점착부여제 등을 들 수 있고, 무기재료로서는, 알루미나, 실리카, 질화규소 등의 각종 충전제, 구리, 은, 알루미, 니켈, 땜납 등의 금속입자, 기타 안료, 염료 등을 들 수 있다. 무기재료의 혼합 비율은 특별히 한정되는 것은 아니지만, 반도체 소자의 전극과 배선회로기판의 전극의 전기적 접합성이라는 관점에서 조성물 중의 85 중량% 이하가 바람직하고, 80 중량% 이하가 보다 바람직하다.
상기 시트형 열경화성 수지 조성물의 크기 (면적) 는 탑재될 반도체 소자의 크기에 따라 적절하게 설정되는데, 통상 반도체 소자의 크기와 거의 동일하게 설정하는 것이 바람직하다. 마찬가지로 시트형 열경화성 수지 조성물의 두께 및 중량은 탑재될 반도체 소자의 크기 및 반도체 소자에 형성된 구형상의 접속용 전극의 크기, 즉 반도체 소자와 배선회로기판의 공극을 충전하여 밀봉함으로써 형성되는 밀봉 수지층이 차지하는 용적에 따라 적절하게 설정된다.
상기 시트형 열경화성 수지 조성물은 예컨대 다음과 같이 하여 제조할 수있 다. 에폭시 수지, 아크릴로니트릴-부타디엔계 공중합체, 상기 화학식 (1) 또는 (2) 로 표시되는 화합물의 각 성분을 소정량 배합하고, 여기에 필요에 따라 각종 성분, 예컨대 경화제, 경화촉진제, 각종 충전제 등을 소정량 배합한 조성물을, 톨루엔, 메틸에틸케톤, 아세트산에틸 등과 같은 용제에 혼합 용융시키고, 이 혼합 용액을 이형 처리한 폴리에스테르필름 등의 기재 필름 상에 도포한다. 다음으로, 이 도포된 기재 필름을 50 내지 160℃ 에서 건조시켜 톨루엔 등의 용제를 제거함으로써, 상기 기재 필름 상에 목적하는 시트형 열경화성 수지 조성물을 제조할 수 있다. 또, 다른 방법으로서는 톨루엔 등의 용제를 사용하지 않고 가열 용융 압출함으로써 목적하는 시트형 열경화성 수지 조성물을 제조할 수 있다.
상기 시트형 열경화성 수지 조성물을 경화시켜 이루어진 경화물은 예컨대 다음과 같이 해서 제조할 수 있다. 즉, 상기 방법으로 얻은 시트형 열경화성 수지 조성물을 100 내지 225℃, 바람직하게는 120 내지 200℃ 에서 3 내지 300 분간, 바람직하게는 5 내지 180 분간 가열 경화시킴으로써 목적 경화물을 제조할 수 있다.
상기 시트형 열경화성 수지 조성물로 제조되는 반도체 장치는, 도 1 에 나타낸 바와 같이 배선회로기판 (1) 의 일면에 복수개의 접속용 전극부 (2) 를 사이에 두고 반도체 소자 (3) 가 탑재된 구조를 가지고, 상기 배선회로기판 (1) 과 반도체 소자 (3) 사이에 밀봉 수지층 (4) 이 형성되어 있다.
또, 상기 배선회로기판 (1) 과 반도체 소자 (3) 를 전기적으로 접속하는 상기 복수개의 접속용 전극부 (2) 는 미리 배선회로기판 (1) 면에 배치되어 있거나 반도체 소자 (3) 면에 배치되어 있을 수도 있다. 또한, 미리 배선회로기판 (1) 면 및 반도체 소자 (3) 면 쌍방에 각각 배치되어 있을 수도 있다.
배선회로기판 (1) 의 재질로서는 특별히 한정되는 것은 아니지만, 크게 나눠 세라믹 기판, 플라스틱 기판이 있고, 상기 플라스틱 기판으로서는, 예컨대 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판 등을 들 수 있다. 본 발명의 프럭스 활성을 갖는 시트형 열경화성 수지 조성물은, 플라스틱 기판과 저융점 땜납에 의한 접속용 전극부 등의 조합과 같이 내열성 문제에서 접합온도를 고온으로 설정할 수 없는 경우에도 특별히 한정되지 않고 바람직하게 사용될 수 있다.
접속용 전극부 (2) 는 전극뿐이거나 또는 전극에 조인트 볼 등의 전도체가 형성된 구조일 수도 있다. 접속용 전극부 (2) 의 재질로서는, 특별히 한정되는 것은 아니지만, 예컨대 땜납에 의한 저융점 및 고융점 범프, 주석 범프, 은-주석 범프 등을 들 수 있고, 또한 배선회로기판 상의 전극부가 상기 재질로 이루어진 것인 반면에 금 범프, 구리 범프 등일 수도 있다.
반도체 소자 (3) 는 특별히 한정되지 않지만, 통상 사용되는 것을 사용할 수 있다. 예컨대, 실리콘, 게르마늄 등과 같은 원소 반도체, 갈륨 비소, 인듐 인 등과 같은 화합물 반도체 등의 각종 반도체를 사용할 수 있다. 반도체 소자 (3) 의 크기는 통상 폭 2∼20㎜ ×길이 2∼20㎜ ×두께 0.1∼0.6㎜ 로 설정된다. 또, 반도체 소자 (3) 를 탑재하는 배선회로가 형성된 배선회로기판 (1) 의 크기는 통상 반도체 소자 (3) 의 크기에 맞춰 폭 10∼70㎜ ×길이 10∼70㎜ ×두께 0.05∼3.0㎜ 범위로 설정된다. 또, 맵 타입의 기판 (하나의 배선회로기판에 많은 반도체 소자를 실장하는 것) 인 경우에는, 폭 및 길이 모두 40㎜ 이상으로 설정 할 수 있다. 그리고, 용해된 밀봉 수지가 충전되는 반도체 소자 (3) 와 배선회로기판 (1) 사이의 거리는 통상 5∼100㎛ 인 것이 바람직하다.
상기 시트형 열경화성 수지 조성물을 사용한 반도체 장치는, 이미 설명한 바와 같이 배선회로기판과 반도체 소자 사이에 층형상의 고형 수지를 개재시키고 이 고형 수지를 용융시켜 밀봉 수지층을 형성함으로써 제조할 수 있다. 본 발명의 반도체 장치의 제조방법의 태양의 일례를 도면에 따라 순서대로 설명한다.
먼저, 도 2 에 나타낸 바와 같이 배선회로기판 (1) 상에 본 발명의 시트형 열경화성 수지 조성물 (7) 을 탑재한다. 다음으로, 도 3 에 나타낸 바와 같이 시트형 열경화성 수지 조성물 (7) 상의 소정 위치에, 복수개의 구형상의 접속용 전극부 (조인트 볼: 2) 가 형성된 반도체 소자 (3) 를 탑재하고, 시트형 열경화성 수지 조성물 (7) 을 가열 용융시켜 용융상태로 하고 가압하여 반도체 소자 (3) 의 접속용 전극부 (2) 가 용융상태의 시트형 열경화성 수지 조성물 (7) 을 밀어내어 배선회로기판 (1) 과 접속용 전극부 (2) 가 접촉하고 또한 반도체 소자 (3) 와 배선회로기판 (1) 사이의 공극 내에 용융상태의 수지가 충전되고, 땜납 리플로우에 의한 금속접합을 한 후, 수지를 경화시킴으로써 공극을 밀봉하여 밀봉 수지층 (4) 을 형성한다. 이 때 땜납 리플로우 방식은 리플로우 노를 사용한 접합 방식이거나 칩 탑재와 동시에 땜납 융점 이상으로 히터 부분을 가열하면서 땜납 용융을 실시하는 접합 방식이어도 된다. 이렇게 해서 도 1 에 나타낸 반도체 장치를 제조한다.
또, 상기 반도체 장치의 제조방법에서는, 복수개의 구형상의 접속용 전극부 (조인트 볼: 2) 가 형성된 반도체 소자 (3) 를 사용한 경우에 대해서 설명하였으 나, 이것에 한정되지 않으며, 미리 배선회로기판 (1) 에 복수개의 구형상의 접속용 전극부 (2) 가 배치된 것을 사용할 수도 있다.
상기 반도체 장치의 제조방법에서, 시트형 열경화성 수지 조성물 (7) 을 가열 용융시켜 용융상태로 할 때의 가열온도는, 반도체 소자 (3) 와 배선회로기판 (1) 의 내열성, 접속용 전극부 (2) 의 융점, 시트형 열경화성 수지 조성물 (7) 의 연화점 및 내열성 등을 고려하여 적절하게 설정된다.
용융상태의 시트형 열경화성 수지 조성물을 반도체 소자 (3) 와 배선회로기판 사이의 공극 내에 충전할 때에는, 상기와 같이 가압하는 것이 바람직하고, 그 가압 조건으로서는 접속용 전극부 (조인트 볼: 2) 의 재질 및 개수 등에 따라 적절하게 설정되는데, 구체적으로는 0.1 내지 50gf/개의 범위로 설정되고, 바람직하게는 0.2 내지 20gf/개의 범위로 설정된다.
[제 2 태양]
본 발명의 제 2 태양은 에폭시 수지, 페놀 수지계 경화제 및 화학식 (1) 또는 (2) 의 화합물을 함유하는 열경화성 수지 조성물에 관한 것이다.
상기 열경화성 수지 조성물의 주 재료가 되는 수지는 에폭시 수지다. 이러한 에폭시 수지로서는, 예컨대 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 비페닐형 에폭시 수지, o-크레졸노볼락형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 테르펜형 에폭시 수지 등 1 분자 내에 2 개 이상의 에폭시기를 갖는 화합물이라면 전혀 한정하지 않고 사용할 수 있다. 특히, 프럭스 활성의 향상, 접착성, 보이드의 저감이라는 관점에서, 150℃ 에서 0.5Paㆍs 이하의 용융 점도인 것은 보다 바람직하다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다. 또, 에폭시 당량은 140 내지 270g/eq 가 바람직하고, 150 내지 220g/eq 가 보다 바람직하며, 융점은 100℃ 이하가 바람직하고 80℃ 이하가 보다 바람직하다.
상기 열경화성 수지 조성물에는 에폭시 수지의 경화제로서 페놀아르알킬계 수지, 페놀노볼락계 수지 등과 같은 페놀 수지계 경화제를 배합한다. 그 중에서도 150℃ 에서 0.5Paㆍs 이하의 용융 점도인 것은 보다 바람직하게 사용될 수 있다. 또한, 그 밖에도 경화제로서 메틸헥사히드로 무수프탈산 등의 산 무수물계 경화제, 디시안아미드 등과 같은 아민계 경화제 등을 사용할 수 있다.
상기 열경화성 수지 조성물의 페놀 수지계 경화제는 수산기 당량이 바람직하게는 60 내지 200, 보다 바람직하게는 80 내지 180 인 것을 사용하고, 그 함유량은 경화반응성 면에서 상기 에폭시 수지에 대하여 0.6 내지 1.4 당량이 바람직하고, 0.7 내지 1.1 당량이 보다 바람직하다.
상기 열경화성 수지 조성물에는 에폭시 수지의 경화촉진제를 배합할 수도 있다. 이러한 경화촉진제로서는, 종래부터 에폭시 수지의 경화촉진제로서 알려져 있는 각종 경화촉진제를 사용할 수 있는데, 예컨대 아민계, 인계, 붕소계, 인-붕소계 등과 같은 경화촉진제를 들 수 있다. 또, 이것들을 마이크로캡슐에 밀봉한 것으로 이루어진 잠재성 경화촉매는 보다 바람직하게 사용될 수 있다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다.
상기 열경화성 수지 조성물에는 필요에 따라 다른 재료 (유기재료, 무기재 료) 를 첨가할 수도 있다. 유기재료로서는, 실란커플링제, 티탄커플링제, 표면조정제, 산화방지제, 점착부여제 등을 들 수 있고, 무기재료로서는, 알루미나, 실리카, 질화규소 등과 같은 각종 충전제, 구리, 은, 알루미, 니켈, 땜납 등과 같은 금속입자, 기타 안료, 염료 등을 들 수 있다. 무기재료의 혼합 비율은 특별히 한정되는 것은 아니지만, 반도체 소자의 전극과 배선회로기판의 전극의 전기적 접합성이라는 관점에서 전체 조성물 중의 85 중량% 이하가 바람직하고, 80 중량% 이하가 보다 바람직하다.
상기 열경화성 수지 조성물에는 상기 첨가제 이외에 실리콘 오일 및 실리콘 고무, 합성 고무 반응성 희석제 등의 성분을 배합하여 저응력화를 도모하거나 내습신뢰성 테스트에서의 신뢰성 향상을 목적으로 하여 하이드로탈사이트류, 수산화 비스무트 등과 같은 이온 트랩제를 배합할 수도 있다. 또한, 열경화성 수지 조성물의 유동성을 조정하기 위해서 유기용제를 첨가할 수도 있다. 이러한 유기용제로서는 예컨대, 톨루엔, 크실렌, 메틸에틸케톤 (MEK), 아세톤, 디아세톤알콜 등을 들 수 있다.
또한, 상기 열경화성 수지 조성물은 작업성이나 보존안정성이라는 관점에서 25℃ 에서는 고체 또는 800Paㆍs 이상의 고점도인 것이고, 또한 70℃ 에서는 용융상태인 것이 바람직하다. 즉, 70℃ 에서의 용융 점도는 100Paㆍs 이하인 것이 바람직하고, 50Paㆍs 이하인 것이 보다 바람직하며, 20Paㆍs 이하인 것이 특히 바람직하다. 단, 하한값은 0.01Paㆍs 인 것이 바람직하다. 또, 용융 점도는 ICI 회전점도계로 측정할 수 있다.
상기 열경화성 수지 조성물은 이러한 물성을 갖고 또한 프럭스 활성을 가짐으로써, 생산성, 작업성, 내습신뢰성 및 보존안정성에서 효과적이다.
상기 열경화성 수지 조성물은 예컨대 다음과 같이 해서 제조할 수 있다. 에폭시 수지, 페놀 수지계 경화제, 화학식 (1) 또는 (2) 로 표시되는 프럭스 활성제의 각 성분을 소정량 배합하고, 여기에 필요에 따라 각종 성분, 예컨대 경화촉진제, 각종 충전제 등을 소정량 배합한 조성물을, 만능교반기 등의 혼합기에 첨가하고 가열상태에서 혼합하여 용융 혼합한다. 다음으로, 이것을 필터로 여과하고, 이어서 감압 하에서 탈포함으로써 목적하는 열경화성 수지 조성물을 제조할 수 있다. 또한, 예컨대 상기 각 성분의 혼합에서 에폭시 수지, 페놀 수지계 경화제를 미리 가온 혼합하여 고형분을 모두 용해시킨 후에, 화학식 (1) 또는 (2) 로 표시되는 프럭스 활성제 등의 잔여 성분을 보다 저온에서 첨가하여 혼합할 수도 있다.
상기 열경화성 수지 조성물을 사용하여 제조되는 반도체 장치는, 도 1 에 나나타낸 바와 같이 배선회로기판 (1) 의 일면에 복수개의 접속용 전극부 (2) 를 사이를 두고 반도체 소자 (3) 가 탑재된 구조를 갖는다. 또한, 배선회로기판 (1) 과 반도체 소자 (3) 사이에 밀봉 수지층 (4) 이 형성되어 있다.
배선회로기판 (1), 접속용 전극부 (2), 반도체 소자 (3) 의 재질, 크기 및 각각의 부재의 배치방법 등에 대해서는 제 1 태양의 항에 기재되어 있는 바와 동일하다.
상기 열경화성 수지 조성물을 사용한 반도체 장치는, 이미 설명한 바와 같이 배선회로기판 상과 반도체 소자 사이에 열경화성 수지 조성물을 개재시키고 밀봉 수지층을 형성함으로써 제조할 수 있다. 여기에서, 열경화성 수지 조성물의 도포는 배선회로기판에 실시하거나 반도체 소자에 실시할 수도 있다. 반도체 소자 측에 열경화성 수지 조성물를 도포하는 경우, 개개의 칩으로 다이싱되기 전의 웨이퍼에 실시하거나 다이싱된 후 개개의 칩에 실시할 수도 있다. 웨이퍼에 열경화성 수지 조성물을 도포하고, 다음으로, 개개의 칩으로 다이싱한 후에 칩을 실장하는 방법은, 웨이퍼 레벨에서 일괄적으로 수지 도포할 수 있으므로 생산성 향상 면에서 바람직하다. 수지 도포의 방법으로서는, 인쇄 방식이나 스핀코트 방식 중 어느 것이나 되지만, 인쇄 방식에서 진공 차압을 이용한 인쇄 밀봉법은 수지 밀봉층에 기포가 잘 들어가지 않으므로 보다 바람직하다. 본 발명의 반도체 장치의 제조방법의 태양의 일례를 도면에 따라 순서대로 설명한다.
배선회로기판에 열경화성 수지 조성물을 도포하는 태양에서는, 먼저 도 4 에 나타낸 바와 같이 배선회로기판 (1) 상에 70℃ 로 가온한 용융상태의 본 발명의 열경화성 수지 조성물 (7) 을 포팅한다. 다음으로, 도 5 에 나타낸 바와 같이 열경화성 수지 조성물 상의 소정 위치에 복수개의 구형상의 접속용 전극부 (조인트 볼: 2) 가 형성된 반도체 소자 (3) 를 탑재하고, 반도체 소자 (3) 의 접속용 전극부 (2) 가 용융상태의 열경화성 수지 조성물 (7) 을 밀어내어 배선회로기판 (1) 과 접속용 전극부 (2) 가 접촉하고, 또한 반도체 소자 (3) 와 배선회로기판 (1) 사이의 공극 내에 용융상태의 수지를 충전시킨 후, 땜납 리플로우에 의한 금속접합을 하고, 그 다음에 수지를 경화시킴으로써 공극을 밀봉하여 밀봉 수지층 (4) 을 형성한다. 이 때 땜납 리플로우 방식은 리플로우 노를 사용한 접합 방식이거나 칩 탑재와 동시에 땜납 융점 이상으로 히터 부분을 가열하여 땜납 용융을 실시하는 접합 방식일 수도 있다. 이렇게 해서 도 1 에 나타낸 반도체 장치를 제조한다.
또, 반도체 장치의 제조방법에서는, 복수개의 구형상의 접속용 전극부 (조인트 볼: 2) 가 형성된 반도체 소자 (3) 를 사용한 경우에 대해서 설명하였으나, 이것에 한정되지 않고, 미리 배선회로기판 (1) 에 복수개의 구형상의 접속용 전극부 (2) 가 배치된 것을 사용할 수도 있다.
열경화성 수지 조성물 (7) 의 두께 및 중량은 상기와 마찬가지로 탑재될 반도체 소자 (3) 의 크기 및 반도체 소자에 형성된 구형상의 접속용 전극의 크기, 즉 반도체 소자 (3) 와 배선회로기판 (1) 의 공극을 충전하여 밀봉함으로써 형성되는 밀봉 수지층 (4) 이 차지하는 용적에 따라 적절하게 설정된다.
반도체 장치의 제조방법에서, 열경화성 수지 조성물 (7) 을 가열 용융시켜 용융상태로 할 때의 가열온도는, 반도체 소자 (3) 와 배선회로기판 (1) 의 내열성, 접속용 전극부 (2) 의 융점, 열경화성 수지 조성물 (7) 의 연화점 및 내열성 등을 고려하여 적절하게 설정된다.
[제 3 태양]
본 발명의 제3 태양은 에폭시 수지, 산 무수물계 경화제 및 화학식 (1) 또는 (2) 의 화합물을 함유하며 25℃ 에서 액상인 열경화성 수지 조성물에 관한 것이다.
본 발명에 사용되는 에폭시 수지는 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 페놀노볼락형 에폭시 수지나 크레졸노볼락형 에폭시 수지 등과 같은 노볼락형 에폭시 수지, 지환식 에폭시 수지, 트리글리시딜이소시아누레이트, 히단 토인 에폭시 수지 등과 같은 질소고리 함유 에폭시 수지, 수소화 비스페놀A형 에폭시 수지, 지방족계 에폭시 수지, 글리시딜에테르형 에폭시 수지, 비스페놀S형 에폭시 수지, 저급 수율 경화체 타입의 주류인 비페닐형 에폭시 수지, 디시클로고리형 에폭시 수지, 나프탈렌형 에폭시 수지 등을 들 수 있다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다. 이들 에폭시 수지 중에서는 실온에서 단독으로 액상인 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 나프탈렌형 에폭시 수지, 지환식 에폭시 수지, 트리글리시딜이소시아누레이트가 보다 바람직하게 사용될 수 있다.
상기 에폭시 수지는 상온 (25℃) 에서 고형이거나 액상일 수도 있으나, 열경화성 수지 조성물의 경화물의 강도 및 이러한 경화물의 유리전이온도의 제어라는 관점에서 일반적으로 에폭시 당량이 90 내지 1000 인 것이 바람직하고, 또한 고형인 경우에는 연화점이 160℃ 이하인 것이 바람직하다.
상기 열경화성 수지 조성물에 사용되는 산 무수물계 경화제로서는, 예컨대 무수프탈산, 무수말레산, 무수트리멜리트산, 무수피로멜리트산, 헥사히드로 무수프탈산, 테트라히드로 무수프탈산, 무수메틸나직산, 무수나직산, 무수글루탈산, 메틸헥사히드로 무수프탈산, 메틸테트라히드로 무수프탈산 등을 들 수 있다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다.
또, 상기 산 무수물계 경화제 이외에는, 종래부터 공지된 에폭시 수지의 경화제, 예컨대 아민계 경화제, 페놀계 경화제, 상기 산 무수물계 경화제를 알콜로 부분 에스테르화시킨 것, 또는 헥사히드로프탈산, 테트라히드로프탈산, 메틸헥사히 드로프탈산 등과 같은 카르복실산의 경화제를 병용할 수도 있다. 이 경우 에폭시 수지와의 혼합물이 상온에서 액상이면 이들 경화제는 단독으로 사용하거나 2 종류 이상 병용할 수도 있다.
상기 에폭시 수지와 상기 산 무수물계 경화제의 배합 비율은 열경화성 수지 조성물의 경화 속도 및 그 경화물의 유리전이온도 제어 및 내수성이라는 관점에서, 에폭시 수지 중의 에폭시기 1 당량에 대하여 산 무수물계 경화제에서의 산 무수기가 0.5 내지 1.5 당량, 더욱이 0.7 내지 1.2 당량이 되는 비율인 것이 바람직하다. 또, 상기한 산 무수물계 경화제 이외의 경화제를 병용하는 경우에도, 그 배합비율은 산 무수물계 경화제를 사용한 경우의 배합비율 (당량비) 에 준하면 된다.
상기 열경화성 수지 조성물은 필요에 따라 경화촉진제를 배합할 수도 있다. 이러한 경화촉진제로서는, 종래부터 에폭시 수지의 경화촉진제로서 알려져 있는 각종 경화촉진제를 사용할 수 있고, 예컨대 1,8-디아자비시클로(5.4.0)운데센-7, 트리에틸렌디아민, 트리-2,4,6-디메틸아미노메틸페놀 등과 같은 3급 아민류, 2-에틸-4-메틸이미다졸, 2-메틸이미다졸 등과 같은 이미다졸류, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라-n-부틸포스포늄-o,o-디에틸포스포로디티오에이트 등과 같은 인 화합물, 4급 암모늄염, 유기금속염류 및 이들 유도체를 들 수 있다. 이것들은 단독으로 사용하거나 또는 2 종류 이상 병용할 수 있다.
상기 열경화성 수지 조성물에는 필요에 따라 다른 재료 (유기재료, 무기재료) 를 첨가할 수도 있다. 유기재료로서는, 실란커플링제, 티탄커플링제, 표면조정제, 산화방지제, 점착부여제 등을 들 수 있고, 무기재료로서는, 알루미나, 실 리카, 질화규소 등과 같은 각종 충전제, 구리, 은, 알루미, 니켈, 땜납 등과 같은 금속입자, 기타 안료, 염료 등을 들 수 있다. 무기재료의 혼합 비율은 특별히 한정되는 것은 아니지만, 점도 및 반도체 소자의 전극과 배선회로기판의 전극의 전기적 접합이라는 관점에서 전체 조성물 중의 70 중량% 이하가 바람직하고, 65 중량% 이하가 보다 바람직하다.
상기 열경화성 수지 조성물에는 상기 첨가제 이외에 실리콘 오일 및 실리콘 고무, 합성 고무 반응성 희석제 등의 성분을 배합하여 저응력화를 도모하거나 내습신뢰성 테스트에서의 신뢰성 향상을 목적으로 하여 하이드로탈사이트류, 수산화 비스무트 등과 같은 이온 트랩제를 배합할 수도 있다. 또, 열화방지제, 레벨링제, 탈포제, 염료, 안료 등과 같은 종래에 공지된 각종 첨가제를 적절하게 배합할 수 있다. 또한, 액상의 열경화성 수지 조성물의 유동성을 조정하기 위해서 유기용제를 첨가할 수도 있다. 유기용제로서는, 예컨대 톨루엔, 크실렌, 메틸에틸케톤 (MEK), 아세톤, 디아세톤알콜 등을 들 수 있다.
상기 열경화성 수지 조성물은 25℃ 에서 액상이다. 본 명세서에서「액상」이란 유동성을 나타내는 것을 의미하고, 점도는 우수한 유동 충전성의 관점에서 25℃ 에서 800Paㆍs 이하의 용융 점도를 나타내는 것이 바람직하다. 상기 열경화성 수지 조성물은 액상이므로 반도체 소자와 배선회로기판 사이의 공극에 대한 유동 충전성이 우수하여 공기의 침투 방지성에서 효과적이다.
상기 열경화성 수지 조성물은 예컨대 다음과 같이 해서 제조할 수 있다. 에폭시 수지, 산 무수물계 경화제, 화학식 (1) 또는 (2) 로 표시되는 프럭스 활성 제의 각 성분을 소정량 배합하고, 여기에 필요에 따라 각종 성분, 예컨대 경화촉진제, 각종 충전제 등을 소정량 배합한 조성물을, 만능교반기 등의 혼합기에 첨가하여 용융 혼합한다. 다음으로, 이것을 필터로 여과하고, 이어서 감압 하에서 탈포함으로써 목적하는 액상 열경화성 수지 조성물을 제조할 수 있다.
상기 열경화성 수지 조성물로 제조되는 반도체 장치는, 도 1 에 나나타낸 바와 같이 배선회로기판 (1) 의 일면에 복수개의 접속용 전극부 (2) 를 통해 반도체 소자 (3) 가 탑재된 구조를 가지고, 배선회로기판 (1) 과 반도체 소자 (3) 사이에 밀봉 수지층 (4) 이 형성되어 있다.
배선회로기판 (1), 접속용 전극부 (2), 반도체 소자 (3) 의 재질, 크기 및 각각의 부재의 배치방법 등에 대해서는 제 1 태양의 항에 기재되어 있는 바와 동일하다.
상기 열경화성 수지 조성물을 사용한 반도체 장치는, 이미 설명한 바와 같이 배선회로기판과 반도체 소자 사이에 액상 열경화성 수지 조성물을 개재시키고 밀봉 수지층을 형성함으로써 제조할 수 있다. 본 발명의 반도체 장치의 제조방법의 태양의 일례를 도면에 따라 순서대로 설명한다.
먼저 도 4 에 나타낸 바와 같이 배선회로기판 (1) 상에 본 발명의 액상 열경화성 수지 조성물 (7) 을 포팅한다. 다음으로, 도 5 에 나타낸 바와 같이 이 열경화성 수지 조성물 상의 소정 위치에 복수개의 구형상의 접속용 전극부 (조인트 볼: 2) 가 형성된 반도체 소자 (3) 를 탑재하고, 압착에 의해 반도체 소자 (3) 의 접속용 전극부 (2) 가 액상 열경화성 수지 조성물 (7) 을 밀어내어 배선회로기판 (1) 과 접속용 전극부 (2) 가 접촉하고, 또한 반도체 소자 (3) 와 배선회로기판 (1) 사이의 공극 내에 액상 열경화성 수지 조성물이 충전된 후, 땜납 리플로우에 의한 금속접합을 하고, 그 다음에 수지를 경화시킴으로써 상기 공극을 밀봉하여 밀봉 수지층 (4) 을 형성한다. 이 때 땜납 리플로우 방식은 리플로우 노를 사용한 접합 방식이거나 칩 탑재와 동시에 땜납 융점 이상으로 히터 부분을 가열하여 땜납 용융을 실시하는 접합 방식일 수도 있다. 이렇게 해서 도 1 에 나타낸 반도체 장치를 제조한다.
상기 반도체 장치의 제조방법에서는, 복수개의 구형상의 접속용 전극부 (조인트 볼: 2) 가 형성된 반도체 소자 (3) 를 사용한 경우에 대해서 설명하였으나, 이것에 한정되는 것은 아니고, 미리 배선회로기판 (1) 에 상기 복수개의 구형상의 접속용 전극부 (2) 가 배치된 것을 사용할 수도 있다.
열경화성 수지 조성물로 이루어진 밀봉 수지층의 두께 및 중량은 탑재될 반도체 소자 (3) 의 크기 및 반도체 소자에 형성된 구형상의 접속용 전극부 (2) 의 크기, 즉 반도체 소자 (3) 와 배선회로기판 (1) 의 공극을 충전하여 밀봉함으로써 형성되는 밀봉 수지층 (4) 이 차지하는 용적에 따라 적절하게 설정된다.
[제 4 태양]
본 발명의 제 4 태양은 하기를 함유하고, 시차주사 열량측정에서의 승온속도 10℃/min 에서의 반응 발열 피크가 180 내지 250℃ 에 있는 것을 특징으로 하는 열경화성 수지 조성물에 관한 것이다:
(A) 1 분자 내에 적어도 2 개 이상의 에폭시기를 갖는 에폭시 수지,
(B) 경화제,
(C) 화학식 (1) 또는 화학식 (2) 의 화합물 및
(D) 경화촉진제로 이루어진 코어부 및 이 코어부를 피복하는 하기 화학식 (3):
-N(R5)-CO-N(R6)- (3)
(식 중, R5, R6 은 모두 수소원자 또는 1 가의 유기기로서, 서로 동일하거나 상이할 수도 있음) 로 표시되는 구조 단위를 갖는 중합체를 함유하는 셸부로 이루어진 구조를 가지며 이루어진 마이크로캡슐형 경화촉진제.
상기 열경화성 수지 조성물에 사용되는 성분 (A) 의 에폭시 수지는 1 분자 내에 적어도 2 개 이상의 에폭시 수지기를 갖는 것이면 특별히 한정되지 않고 사용할 수 있다. 예컨대, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 페놀노볼락형 에폭시 수지나 크레졸노볼락형 에폭시 수지 등과 같은 노볼락형 에폭시 수지, 지환식 에폭시 수지, 트리글리시딜이소시아누레이트, 히단토인 에폭시 수지 등과 같은 질소고리 함유 에폭시 수지, 수소화 비스페놀A형 에폭시 수지, 지방족계 에폭시 수지, 글리시딜에테르형 에폭시 수지, 비스페놀S형 에폭시 수지, 저급 수율 경화체 타입의 주류인 비페닐형 에폭시 수지, 디시클로고리형 에폭시 수지, 나프탈렌형 에폭시 수지 등을 들 수 있다. 이것들은 단독으로 사용하거나 2 종류 이상을 병용할 수도 있다.
이들 에폭시 수지 중에서는 실온에서 단독으로 액상인 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 나프탈렌형 에폭시 수지, 지환식 에폭시 수지, 트리글리시딜이소시아누레이트가 보다 바람직하게 사용될 수 있다.
상기 에폭시 수지는 상온에서 고형이거나 액상일 수도 있으나, 열경화성 수지 조성물의 경화체의 기계적 강도 및 유리전이온도의 제어라는 관점에서 일반적으로 에폭시 당량이 90 내지 1000g/eq 인 것이 바람직하다. 또한, 고형인 경우에는 잠재성 경화촉진제의 잠재성을 유지하는 온도 범위의 관점에서 연화점이 50 내지 160℃ 인 것이 바람직하다.
성분 (B) 의 경화제로서는, 상기 에폭시 수지의 경화제로서 작용하는 것이면 특별히 한정되는 것은 아니지만 각종 경화제를 사용할 수 있다. 상기 에폭시 수지에 대한 경화제로서는 페놀계 경화제를 일반적으로 사용할 수 있으나, 각종 산 무수물계 경화제, 아민계, 벤조옥사진고리 화합물 등을 사용할 수도 있다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다.
페놀계 경화제로서는, 예컨데 크레졸노볼락 수지, 페놀노볼락 수지, 디시클로펜타디엔고리형 페놀 수지, 페놀아르알킬 수지, 나프톨을 들 수 있다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다.
에폭시 수지와 페놀계 경화제의 배합비율은 경화성, 내열성, 내습신뢰성이라는 관점에서 에폭시 수지 중의 에폭시기 1 당량에 대하여 페놀계 경화제의 반응성 수산기가 0.5 내지 1.5 당량, 0.7 내지 1.2 당량이 되는 비율인 것이 더욱 바람직하다. 또, 페놀계 경화제 이외의 경화제를 사용하는 경우에도, 페놀계 경화제를 사용한 경우의 배합비율 (당량비) 에 준하면 된다.
상기 열경화성 수지 조성물에 사용되는 성분 (D) 의 마이크로캡슐형 경화촉진제는 각종 경화촉진제로 이루어진 코어부가 화학식 (3):
-N(R5)-CO-N(R6)- (3)
(식 중, R5, R6 은 모두 수소원자 또는 1 가의 유기기로서, 서로 동일하거나 상이할 수도 있음) 로 표시되는 구조 단위를 갖는 중합체를 갖는 셸부로 피복된 코어/셸 구조를 갖는 것으로, 그 셸부에 존재하는 반응성 아미노기가 블럭되어 있는 마이크로캡슐형 경화촉진제가 바람직하다.
또, 상기 마이크로캡슐형 경화촉진제를 함유하여 이루어진 열경화성 수지 조성물은, 셸부가 코어부와 경화제의 물리적 접촉을 차단하므로 납땜 공정에서 열경화성 수지 조성물의 겔화를 억제할 수 있어 양호한 납땜성을 나타낸다. 또, 저장시 등에 발생되는 열경화성 수지 조성물의 원하지 않는 경화를 억제할 수 있고, 그럼으로써 사용 가능한 시간이 매우 길어져 저장안정성이 우수하다는 이점이 있다.
상기 마이크로캡슐형 경화촉진제에서 코어부로 내포된 경화촉진제로서는, 경화반응을 촉진시키는 작용을 갖는 것이면 특별히 한정되지 않지만, 관용의 것을 사용할 수 있다. 이 경우, 마이크로캡슐을 조제할 때의 작업성이나 얻은 마이크로캡슐의 특성 면에서 실온에서 액상을 나타내는 것이 바람직하다. 또, 실온에서 액상이란 경화촉진제 자체의 성상이 실온 (25℃) 에서 액상을 나타내는 경우 이외에 실온에서 고체이거나 임의의 유기용제 등에 용해 또는 분산시켜 액상으로 한 것 도 포함한다.
코어부인 경화촉진제로서는, 예컨대 1,8-디아자-비시클로[5.4.0]운데센-7, 트리에틸렌디아민, 트리-2,1,6-디메틸아미노메틸페놀 등과 같은 3급 아민류, 2-에틸-4-메틸이미다졸, 2-메틸이미다졸 등과 같은 이미다졸류, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라-n-부틸포스포늄-o,o-디에틸포스포로디티오에이트 등과 같은 인 화합물, 4급 암모늄염, 유기금속염류 및 이들 유도체를 들 수 있다. 이것들은 단독으로 사용하거나 또는 2 종류 이상 병용할 수도 있다. 그 중에서도 경화촉진제 함유 마이크로캡슐의 제조 용이성, 그리고 취급 용이성의 관점에서 상기 이미다졸계 화합물이나 유기 인계 화합물을 특히 바람직하게 사용할 수 있다.
상기 화학식 (3) 으로 표시되는 구조 단위를 갖는 중합체는 예컨대 다가 이소시아네이트류와 다가 아민류의 중합 부가 반응에 의해 얻을 수 있다. 또는, 다가 이소시아네이트류와 물의 반응에 의해 얻을 수 있다.
상기 다가 이소시아네이트류로서는, 분자 내에 2 개 이상의 이소시아네이트기를 갖는 화합물이면 되는데, 구체적으로는 m-페닐렌디이소시아네이트, p-페닐렌디이소시아네이트, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 나프탈렌-1,4-디이소시아네이트, 디페닐렌메탄-4,4'-디이소시아네이트, 3,3'-디메톡시-4,4'-비페닐디이소시아네이트, 3,3'-디메틸디페닐메탄-4,4'-디이소시아네이트, 크실리렌-1,4-디이소시아네이트, 4,4'-디페닐프로판디이소시아네이트, 트리메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 프로필렌-1,2-디이소시아네이트, 부틸렌-1,2-디이소시아네이트, 시클로헥실렌-1,2-디이소시아네이트, 시클로헥실렌-1,4-디이소시아네이트 등과 같은 디이소시아네이트류, p-페닐렌디이소티오시아네이트, 크실리렌-1,4-디이소티오시아네이트, 에틸리딘디이소티오시아네이트 등과 같은 트리이소시아네이트류, 4,4,-디메틸디페닐메탄-2,2',5,5'-테트라이소시아네이트 등과 같은 테트라이소시아네이트류, 2,4-헥사메틸렌디이소시아네이트와 브렌쓰 캐티코올의 부가물, 톨릴렌디이소시아네이트와 헥사트리올의 부가물, 톨릴렌디이소시아네이트와 트리메틸롤프로판의 부가물, 크실리렌디이소시아네이트와 트리메틸롤프로판의 부가물, 헥사메틸렌디이소시아네이트와 트리메틸롤프로판의 부가물, 트리페닐디메틸렌트리이소시아네이트, 테트라페닐트리메틸렌테트라이소시아네이트, 펜타페닐테트라메틸렌펜타이소시아네이트, 리신이소시아네이트, 헥사메틸렌디이소시아네이트 등과 같은 지방족 다가 이소시아네이트의 3량체와 같은 이소시아네이트프리폴리머 등을 들 수 있다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다.
상기 다가 이소시아네이트류 중에서도, 마이크로캡슐을 조제할 때의 막형성성이나 기계적 강도라는 관점에서, 톨릴렌디이소시아네이트와 트리메틸롤프로판의 부가물 또는 크실리렌디이소시아네이트와 트리메틸롤프로판의 부가물 중 어느 하나의 3 가의 이소시아네이트프리폴리머를 사용하는 것이 바람직하다. 또, 트리페닐렌디메틸렌트리이소시아네이트도 바람직한 다가 이소시아네이트로서 사용할 수도 있다.
상기 다가 이소시아네이트류와 반응시키는 다가 아민류로서는, 분자 내에 2 개 이상의 아미노기를 갖는 화합물이면 되는데, 구체적으로는 디에틸렌트리아민, 트리에틸렌테트라아민, 테트라에틸렌펜타아민, 1,6-헥사메틸렌디아민, 1,8-옥타메틸렌디아민, 1,12-도데카메틸렌디아민, o-페닐렌디아민, m-페닐렌디아민, p-페닐렌디아민, o-크실리렌디아민, m-크실리렌디아민, p-크실리렌디아민, 멘탄디아민, 비스(4-아미노-3-메틸시클로헥실)메탄, 이소포론디아민, 1,3-디아미노시클로헥산, 스피로아세탈계 디아민 등을 들 수 있다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다.
또, 상기 다가 이소시아네이트류와 물의 반응에서는, 먼저 다가 이소시아네이트류의 가수분해에 의해 아민이 형성되고, 이 아민이 미반응의 이소시아네이트기와 반응 (이른바, 자기 중부가 반응) 함으로써, 상기 화학식 (3) 으로 표시되는 구조 단위를 중합체가 형성된다.
또한, 상기 셸부를 형성하는 중합체로서는, 예컨대 상기 다가 이소시아네이트와 함께 다가 알콜을 병용하여 우레탄 결합을 겸비한 폴리우레탄-폴리우레아를 들 수도 있다.
상기 다가 알콜로서는, 지방족, 방향족 또는 지방족 중 어느 것이어도 되지만, 예컨대 카테코올, 레조르시노올, 1,2-디히드록시-4-메틸벤젠, 1,3-디히드록시-5-메틸벤젠, 3,4-디히드록시-1-메틸벤젠, 3,5-디히드록시-1-메틸벤젠, 2,4-디히드록시에틸벤젠, 1,3-나프탈렌디올, 1,5-나프탈렌디올, 2,7-나프탈렌디올, 2,3-나프탈렌디올, o,o'-비페놀, p,p'-비페놀, 비스페놀A, 비스-(2-히드록시페닐)메탄, 크실리렌디올, 에틸렌글리콜, 1,3-프로필렌글리콜, 1,4-부틸렌글리콜, 1,5-펜탄디올, 1,6-헥산디올, 1,7-헵탄디올, 1,8-옥탄디올, 1,1,1-트리메틸롤프로판, 헥산트리올, 펜타에리트리톨, 글리세린, 소르비톨 등을 들 수 있다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다.
상기 화학식 (3) 의 R5 및 R6 의 구체예로서는, 예컨대 수소원자 또는 탄소수 1 내지 3 의 알킬기, 아릴기 등의 1 가의 유기기 등을 들 수 있다.
또, 셸부는 상기 화학식 (3) 으로 표시되는 구조 단위를 갖는 중합체에 첨가하여 우레탄 결합을 갖는 중합체나 열가소성 중합체 등을 함유할 수도 있다.
상기 상기 화학식 (3) 으로 표시되는 구조 단위를 갖는 중합체는 셸부 중에 바람직하게는 40 내지 100 중량%, 더욱 바람직하게는 60 내지 100 중량% 함유된다.
상기 마이크로캡슐형 경화촉진제는 예컨대 다음에 나타낸 3 단계의 공정을 경유함으로써 제조할 수 있다.
[제 1 공정]
코어부 성분인 경화촉진제를 셸부의 원료인 다가 이소시아네이트 중에 용해시키거나 미량 분산시켜 유상을 형성한다. 다음으로, 분산안정제를 함유하는 수계 매체 수상 중에 상기 유상을 기름방울 형상으로 분산시켜 유상/수상형 (O/W 형) 에멀젼을 제조한다. 다음으로, 상기 O/W 형 에멀젼의 수상에 다가 아민을 첨가하여 용해시킴으로써, 유상 중의 다가 이소시아네이트와의 사이에서 계면 중합시켜 중부가 반응을 일으킨다. 또는 O/W 형 에멀젼을 가온함으로써, 유상 중의 다가 이소시아네이트가 수상과의 계면에서 물과 반응하여 아민을 생성하고, 계속해 서 자기 중부가 반응을 일으킨다. 이렇게 해서 폴리우레아계의 중합체, 바람직하게는 상기 화학식 (3) 으로 표시되는 구조 단위를 갖는 폴리우레아를 셸부로 하는 마이크로캡슐을 제조함으로써 마이크로캡슐 분산액을 얻을 수 있다.
한편, 고체형 경화촉진제를 유기용제에 용해시켜 코어 성분으로 하는 경우에는 S/O/W (고상/유상/수상) 타입의 에멀젼으로 된다. 또, 이 에멀젼 타입은 경화촉진제가 친유성인 경우이고, 경화촉진제가 친수성을 갖는 경우에는 상기 에멀젼 타입으로 형성되기 어렵지만, 이 경우에는 용해도를 조정함으로써 O/O (유상/유상) 형 에멀젼 타입이나 S/O/O (고상/유상/유상) 형 에멀젼 타입으로 하여 계면 중합을 하면 된다.
이 경우 유기용제로서는 실온에서 액상이면 특별히 한정되는 것은 아니지만, 적어도 셸부를 용해시키지 않은 것을 선택할 필요가 있다. 구체적으로는 아세트산에틸, 메틸에틸케톤, 아세톤, 염화메틸렌, 크실렌, 톨루엔테트라히드로푸란 등과 같은 유기용제 이외에 페닐크실릴에탄, 디알킬나프탈렌 등과 같은 오일류를 사용할 수 있다.
[제 2 공정]
제 1 공정에서 얻은 마이크로캡슐 분산액에 대하여 블럭화제를 첨가하여 용해시키거나 분산시킨다. 이 때 원심분리 등으로 한번 수상 중의 분산안정제나 미반응 아민을 제거한 후에, 상기 블럭화제를 첨가하는 것이 효과적이다.
[제 3 공정]
제 2 공정에서 아미노기를 블럭화제로 블럭한 마이크로캡슐 분리액을 원심분 리나 여과 등으로 과잉된 블럭화제를 제거한 후 건조시킴으로써, 분말형상의 마이크로캡슐형 경화촉진제를 제조할 수 있다.
상기 제 1 공정에서 수계 매체 (수상) 에 첨가하는 분산안정제로서는, 폴리비닐알콜, 히드록시메틸셀룰로오스 등과 같은 수용성 고분자류, 음이온계 계면활성제, 비이온계 계면활성제, 양이온계 계면활성제 등을 들 수 있다. 또, 콜로이드 실리카, 점토광물 등과 같은 친수성 무기 콜로이드 물질류 등도 사용할 수도 있다. 이들 분산안정제의 첨가량은 수상 중 0.1 내지 10 중량% 가 되도록 설정하는 것이 바람직하다.
상기 제 2 공정에서 사용되는 블럭화제로서는, 아미노기와 반응성을 갖는 화합물이면 특별히 한정되는 것은 아니지만, 예컨대 에폭시 화합물, 알데히드 화합물, 산 무수물, 에스테르 화합물, 이소시아네이트 화합물 등과 같은 아미노기와 반응시켜 공유 결합을 형성하는 화합물을 들 수 있다. 또한, 아세트산, 포름산, 젖산, 호박산 등과 같은 유기 카르복실산류, p-톨루엔술폰산, 2-나트탈렌술폰산, 도데실벤젠술폰산 등과 같은 유기 술폰산류, 페놀 화합물, 붕산, 인산, 질산, 아질산, 염산 등과 같은 무기산류, 실리카, 아옐로질 (aerosil) 등과 같은 산성 표면을 갖는 고체물질 등의 아미노기와 중화 반응시켜 염을 형성하는 산성 화합물 등을 들 수 있다. 이들 화합물 중에서도 상기 산성 화합물은 셸부 표면 및 셸부 내부에 존재하는 아미노기를 효과적으로 블럭하는 화합물로서 바람직하게 사용할 수 있고, 특히 포름산, 유기 술폰산류를 바람직하게 사용할 수 있다.
상기 블럭화제의 첨가량은 셸부 표면 및 셸부 내부에 존재하는 아미노기와 등 몰량의 블럭화제가 첨가된다. 실용적으로는 예컨대 블럭화제로서 산성 화합물을 사용하는 경우, 마이크로캡슐 조제 (계면 중합) 직후의 분산액에 산성 물질 (산성 화합물) 을 첨가하여 염기성에서 산성, 분산액의 pH 를 바람직하게는 pH 2 내지 5 로 조정하고, 그런 후에 원심분리나 여과 등의 수단으로 과잉된 산성 화합물을 제거하는 방법을 들 수 있다.
또, 제 2 공정에서 마이크로캡슐 분산액을 산성 양이온 교환 수지 칼럼에 통과하게 함으로써, 미반응의 유리 아미노기를 제거하거나 잔존 아미노기를 중화시키는 수단도 사용될 수 있다.
얻은 마이크로캡슐형 경화촉진제의 평균입경은 특별히 한정되는 것은 아니지만, 예컨대 균일한 분산성의 관점에서 0.05 내지 500㎛ 범위로 설정하는 것이 바람직하고, 보다 바람직하게는 0.1 내지 30㎛ 이다. 상기 마이크로캡슐형 경화촉진제의 형상으로서는 구형이 바람직하지만 타원형일 수도 있다. 마이크로캡슐형 경화촉진제의 형상이 진구형이 아니라 타원형이나 편평형 등과 같이 일률적으로 입경이 정해지지 않은 경우에는 그 최장경과 최단경의 단순 평균값을 평균 입경으로 한다.
또한, 상기 마이크로캡슐형 경화촉진제에서, 내포된 코어부의 경화촉진제의 양은 경화 반응에서의 반응성 및 코어부의 격리성이나 기계적 강도의 관점에서, 마이크로캡슐 전체량의 5 내지 80 중량% 로 설정하는 것이 바람직하고, 특히 바람직하게는 10 내지 60 중량% 이다.
또, 상기 마이크로캡슐형 경화촉진제의 입경에 대한 셸부의 두께의 비율은, 기계적 강도의 관점에서 3 내지 25% 로 설정하는 것이 바람직하고, 특히 바람직하게는 5 내지 25% 로 설정된다.
열경화성 수지 조성물에서 성분 (D) 의 마이크로캡슐형 경화촉진제의 배합량은, 열경화성 수지 조성물의 경화 속도나 납땜성, 접착성이라는 관점에서 원하는 경화 속도를 얻을 수 있는 비율로 적절하게 선택되면 된다. 예컨대, 경화 속도의 지표로서, 열판 상에서 겔화 시간을 계측하면서 쉽게 사용량을 결정할 수 있다. 일반적으로 경화제 100 중량부에 대하여 0.1 내지 40 중량부로 설정하는 것이 바람직하고, 1 내지 20 중량부가 특히 바람직하다. 즉, 0.1 중량부 미만이면, 경화 반응이 매우 늦어져 경화 시간이 길어지는 동시에, 열경화성 수지 조성물의 경화체의 유리전이온도가 현저히 낮아지므로 이것을 사용한 전자부품장치의 신뢰성을 손상시킬 우려가 있고, 또한 반대로 40 중량부보다 많이 설정하면 경화 반응이 매우 빨라지므로 납땜성, 접착성이 저하될 우려가 있다.
상기 열경화성 수지 조성물은 시차주사 열량측정에서의 승온속도 10℃/min 에서의 반응 발열 피크가 180 내지 250℃ 범위에 있는 것이 바람직하다.
여기에서, 시차주사 열량측정이란 시료 및 기준물질을 가열 또는 냉각으로 조절하면서 동등한 조건 하에 두고, 이 둘 사이의 온도차를 0 으로 유지하기 위해서 필요한 에너지를 시간 또는 온도에 대하여 기록하는 방법이다.
본 태양에서는 마이크로캡슐형 경화촉진제에서 셸부의 구성 성분을 적절하게선택함으로써, 이것을 함유하여 이루어진 열경화성 수지 조성물의 시차주사 열량측정 (DSC) 으로 표시되는 반응 발열 피크를 제어할 수 있게 된다. 즉, 본 발명 의 마이크로캡슐형 경화촉진제를 함유하여 이루어진 열경화성 수지 조성물의 열경화 반응은, 가열시에 셸의 팽윤에 따른 경화촉진제의 캡슐 내에서 열경화 수지 중으로의 방출에 의한 발열 반응의 개시 및 반응열에 의한 셸의 분해에 의한 반응의 촉진에 있다는 점에서, 셸부의 가교 밀도, 보다 구체적으로는 셸부의 구성 성분이 되는 이소시아네이트 단량체의 관능기 수, 방향 고리 수 등을 적절하게 선택함으로써, 이것을 함유하여 이루어진 열경화성 수지 조성물의 반응열을 적절하게 제어할 수 있게 된다. 시차주사 열량측정에서의 반응 발열 피크가 180℃ 미만에서는 예컨대 63Sn-37Pb 땜납 (융점: 183℃) 이나 Sn-Ag 땜납 (융점: 220℃) 의 융점보다 낮은 온도로 열경화성 수지는 반응 발열 피크를 갖는다는 점에서, 리플로우 중에 납땜이 행해지기 전에 수지의 증점 또는 겔화가 야기되어 납땜성이 저하된다. 또, 일반적으로 마이크로캡슐화 경화촉진제를 함유하는 에폭시 수지 조성물로 이루어진 열경화성 수지 조성물의 반응 발열 피크를 250℃ 이상으로 설정하는 것은 현시점에서 셸의 내열성의 관점에서 매우 어렵다.
상기 열경화성 수지 조성물에는 필요에 따라 다른 재료 (유기재료, 무기재료) 를 첨가할 수도 있다. 유기재료로서는, 실란커플링제, 티탄커플링제, 표면조정제, 산화방지제, 점착부여제 등을 들 수 있고, 무기재료로서는, 알루미나, 실리카, 질화규소 등의 각종 충전제, 구리, 은, 알루미, 니켈, 땜납 등의 금속입자, 기타 안료, 염료 등을 들 수 있다. 무기재료의 혼합 비율은 특별히 한정되는 것은 아니지만, 열경화성 수지 조성물 점도의 억제 및 반도체 소자와 배선회로기판의 전기적 접합이라는 관점에서 전체 조성물 중의 0 내지 70 중량%, 바람직하게는 0 내지 65 중량% 가 바람직하다.
상기 열경화성 수지 조성물에는 상기 첨가제 이외에 실리콘 오일 및 실리콘 고무, 합성 고무 반응성 희석제 등과 같은 성분을 배합하여 저응력화를 도모하거나 내습신뢰성 테스트에서의 신뢰성 향상을 목적으로 하여 하이드로탈사이트류, 수산화 비스무트 등과 같은 이온 트랩제를 배합할 수도 있다. 또, 열화방지제, 레벨링제, 탈포제, 염료, 안료 등과 같은 종래에 공지된 각종 첨가제를 적절하게 배합할 수 있다.
상기 열경화성 수지 조성물의 형상은 실온 (25℃) 에서 액상이거나 고체일 수도 있고, 또한 시트형으로 가공하여 사용할 수도 있다. 실온에서 액상인 경우에는 디스펜서를 사용하여 배선회로기판 상에 열경화성 수지 조성물의 도포를 하면 되고, 또 실온에서 고체인 경우에는 가온식 디스펜서를 사용하여 열경화성 수지 조성물을 용융상태로 함으로써 배선회로기판 상에 열경화성 수지 조성물의 도포를 하면 된다.
또, 상기 열경화성 수지 조성물을 시트 형상으로 가공하여 사용하는 경우에는, 열경화성 수지 조성물을 기재 필름 상에 가열 용융 압출함으로써 시트화가 가능해진다. 또한, 보다 시트화시키기 쉽게 하기 위해서 열경화성 수지 조성물에 고무 성분 등을 첨가할 수도 있다.
상기 고무 성분으로서는, 예컨대 아크릴로니트릴-부타디엔 공중합체 (NBR) 를 바람직하게 사용할 수 있고, 또한 다른 공중합 성분을 병용할 수도 있다. 다른 공중합체 성분으로서는, 예컨대 수소화 아크릴로니트릴-부타디엔고무, 아크릴 산, 아크릴산에스테르, 스티렌, 메타크릴산 등을 들 수 있고, 그 중에서도 금속, 플라스틱과의 접착성이 우수하다는 등 점에서 아크릴산, 메타크릴산이 바람직하다. 또, 상기 NBR 에서의 아크릴로니트릴의 결합량은 특히 10 내지 50 중량% 가 바람직하고, 그 중에서도 15 내지 40 중량% 인 것이 바람직하다.
상기 열경화성 수지 조성물은 예컨대 다음과 같이 해서 제조할 수 있다. 즉, 에폭시 수지, 경화제, 화학식 (1) 또는 (2) 로 표시되는 화합물, 마이크로캡슐형 경화촉진제의 각 성분을 소정량 배합하고, 만능교반기 등의 혼합기에 첨가하여 용융 혼합한다. 다음으로, 이것을 필터로 여과하고, 이어서 감압 하에서 탈포함으로써 목적하는 열경화성 수지 조성물을 제조할 수 있다. 또, 열경화성 수지 조성물의 유동성을 조정하기 위해서 유기용제를 첨가할 수도 있다. 상기 유기용제로서는, 예컨대 톨루엔, 크실렌, 메틸에틸케톤 (MEK), 아세톤, 디아세톤알콜 등을 들 수 있다. 이것들은 단독으로 사용하거나 2 종류 이상 병용할 수도 있다.
또한, 본 발명은 상기 열경화성 수지 조성물을 사용하여 밀봉되어 이루어진 반도체 장치에 관한 것이다.
본 발명의 열경화성 수지 조성물로 제조되는 반도체 장치는, 도 1 에 나타낸 바와 같이 배선회로기판 (1) 의 일면에 복수개의 접속용 전극부 (2) 를 통해 반도체 소자 (3) 가 탑재된 구조를 갖는다. 배선회로기판 (1) 과 반도체 소자 (3) 사이에 밀봉 수지층 (4) 이 형성되어 있다.
배선회로기판 (1), 접속용 전극부 (2), 반도체 소자 (3) 의 재질, 크기 및 각각의 부재의 배치방법 등에 대해서는 제 1 태양의 항에 기재되어 있는 바와 동일 하다.
상기 열경화성 수지 조성물을 사용한 반도체 장치의 제조방법은 배선회로기판 상에 복수개의 접속용 전극부를 사이에 두고 반도체 소자가 탑재되고, 상기 배선회로기판과 반도체 소자 사이의 공극이 밀봉 수지층으로 밀봉되어 이루어진 반도체 장치에서, 배선회로기판과 반도체 소자 사이에 열경화성 수지 조성물을 개재시키고 이것을 용융시킴으로써 밀봉 수지층을 형성하는 것에 의한다. 본 발명의 반도체 장치의 제조방법의 일례를 도면에 따라 순서대로 설명한다.
먼저, 도 4 에 나타낸 바와 같이 배선회로기판 (1) 상에 본 발명의 열경화성 수지 조성물 (7) 을 탑재한다. 이어서, 도 5 에 나타낸 바와 같이 열경화성 수지 조성물 상의 소정 위치에 복수개의 접속용 전극부 (조인트 볼: 2) 가 형성된 반도체 소자 (3) 를 탑재하고, 열경화성 수지 조성물 (7) 을 가열 스테이지 상에서 용융시켜 용융상태로 하고, 상기 반도체 소자 (3) 의 접속용 전극부 (2) 가 용융상태의 열경화성 수지 조성물 (7) 을 밀어내어 배선회로기판 (1) 과 접속용 전극부 (2) 가 접촉하고, 또한 반도체 소자 (3) 와 배선회로기판 (1) 사이의 공극 내에 용융상태의 열경화성 수지 조성물 (7) 을 충전시킨 후, 땜납 리플로우에 의한 금속접합을 하고, 그 다음에 열경화성 수지 조성물 (7) 을 경화시킴으로써 공극을 밀봉하여 밀봉 수지층 (4) 을 형성한다. 이 때 땜납 리플로우 방식은 리플로우 노를 사용한 접합 방식이거나 칩 탑재와 동시에 땜납 융점 이상으로 히터 부분을 가열하여 땜납 용융을 실시하는 접합 방식일 수도 있다. 이렇게 해서 도 1 에 나타낸 반도체 장치를 제조한다.
또, 상기 반도체 장치의 제조방법에서는, 복수개의 접속용 전극부 (2) 가 형성된 반도체 소자 (3) 를 사용한 경우에 대해서 설명하였으나, 이것에 한정되는 것은 아니지만, 미리 배선회로기판 (1) 에 복수개의 접속용 전극부 (2) 가 배치된 것을 사용할 수도 있다.
또한, 열경화성 수지 조성물 (7) 의 두께 및 중량은 상기와 마찬가지로 탑재될 반도체 소자 (3) 의 크기 및 반도체 소자에 형성된 구형상의 접속용 전극의 크기, 즉 반도체 소자 (3) 와 배선회로기판 (1) 의 공극을 충전하여 밀봉함으로써 형성되는 밀봉 수지층 (4) 이 차지하는 용적에 따라 적절하게 설정된다.
그리고, 상기 반도체 장치의 제조방법에서, 열경화성 수지 조성물 (7) 을 가열하여 용융상태로 할 때의 가열온도는, 반도체 소자 (3) 및 배선회로기판 (1) 의 내열성, 접속용 전극부 (2) 의 융점, 열경화성 수지 조성물 (7) 의 연화점 및 내열성 등을 고려하여 적절하게 설정된다.
실시예
(실시예 A)
실시예 및 비교예에 앞서, 하기의 에폭시 수지, 카르복실산 유도체, 페놀 수지, 아크릴로니트릴ㆍ부타디엔 공중합체, 경화촉진제, 무기충전제를 준비한다.
<에폭시 수지(a1)>
비스페놀A형 에폭시 수지 (에폭시 당량: 185g/eq, 액상 (실온) 점도: 0.1 포이즈 이하/150℃)
<에폭시 수지(a2)>
트리페놀메탄형 에폭시 수지 (에폭시 당량: 170g/eq, 연화점: 63℃, 점도: 0.8 포이즈/150℃)
<프럭스 활성제(b1)>
아디프산-디-n-프로필비닐에테르
<프럭스 활성제(b2)>
트리멜리트산-1,2,4-트리-2-에틸헥실비닐에테르
<프럭스 활성제(b3)>
트리스(2-카르복시에틸)이소시아누레이트-트리-n-프로필비닐에테르
<아크릴로니트릴-부타디엔>
무니 점도: 50
결합 아크릴로니트릴 함량: 30 wt%
<페놀 수지>
페놀노볼락 수지
(수산기 당량: 104g/eq, 연화점: 60℃, 점도: 0.4 포이즈/150℃)
<경화촉진제>
마이크로캡슐화 트리페닐포스핀 (셸/촉매비: 50/50 중량비)
<무기충전제>
구형상의 실리카 (평균입경: 0.5㎛, 최대입경: 1.0㎛)
다음에 실시예 및 비교예의 반도체 장치의 평가방법을 정리하여 나타낸다.
(1) 초기 통전시험 및 흡습 납땜 후 통전시험
어드반테스트 제조 디지털멀티미터 (TR6847) 로 실온 및 125℃ 에서 전기저항값을 측정하여, 2 범프당 접속저항값이 20㎜Ω이하일 때에 초기 통전 및 흡습 납땜 후 통전을 합격으로 판정하고 반도체 장치 8 개당 불량품의 개수로 표시한다.
(2) 열충격시험 (TST) 에 의한 도통성
열충격장치를 사용하고, 반도체 장치를 -50℃ 에서 5분간 유지한 후, 125℃ 에서 5분간 유지하는 조작을 실시한다. 이 조작을 1000회 실시한 후의 반도체 장치의 도통성 (T∽1000∽후의 도통성) 및 2000회 실시한 후의 반도체 장치의 도통성 (T∽2000∽후의 도통성) 을 측정하여, 반도체 장치 8 개당 불량품의 개수로 표시한다. 도통성의 평가방법은 어드반테스트 제조 디지털멀티미터 (TR6847) 로 실온 및 125℃ 에서 전기저항값을 측정하여, 2 범프당 접속저항값이 50㎜Ω이상으로 된 것을 것을 불량품으로서 카운트한다.
실시예 1A 내지 5A 및 비교예 1A
표 1 에 나타낸 각 성분을, 이 표에 나타낸 비율로 배합한 조성물을 톨루엔에 혼합 용해시키고, 이 혼합용액을 이형 처리한 폴리에스테르필름 상에 도포한다. 이어서, 상기 혼합용액을 도포한 폴리에스테르필름을 120℃ 에서 건조시켜 톨루엔을 제거함으로써, 상기 폴리에스테르필름 상에 목적하는 두께 80㎛ 의 시트형 열경화성 수지 조성물을 제조한다.
이렇게 해서 얻은 실시예 1A 내지 5A 및 비교예 1A 의 시트형 열경화성 수지 조성물을 사용하고, 상술한 반도체 장치의 제조방법에 따라 반도체 장치를 제조한다. 즉, 도 2 에 나타낸 바와 같이 배선회로기판 (1: 유리에폭시기판 두께: 1 ㎜) 상에 시트형 열경화성 수지 조성물 (7) 을 탑재한 후, 도 3 에 나타낸 바와 같이 시트형 열경화성 수지 조성물 (7) 상의 소정 위치에, 접속용 전극부 (2: 공정 납땜: 융점 183℃, 전극 높이: 120㎛) 를 형성한 반도체 소자 (3: 두께 60㎛, 크기: 13㎜ ×9㎜) 를 탑재한다. 그 다음에, 가열온도 150℃ ×하중 1.5gf/전극개수 ×3초의 조건에서 시트형 열경화성 수지 조성물을 가열 용융시켜 배선회로기판 (1) 과 반도체 소자 (3) 의 공극 내에 용융상태의 수지를 충전하고, 그 다음에 땜납 리플로우 (Jedec 컨디션), 수지 큐어 (조건 150℃ ×30분) 시킴으로써, 도 1 에 나타낸 바와 같은 공극이 밀봉 수지층 (4) 으로 밀봉된 반도체 장치를 제작한다 (각 실시예, 비교예에 대해 8 개씩 제작). 제작된 반도체 장치에 대해서 초기 통전시험을 실시하고, 그리고 그 반도체 장치를 30℃ 에서 60% RH 의 환경 하에서 168hr 흡습시킨 후, 땜납 리플로우 (Jedec 컨디션) 를 실시한 후 통전시험을 실시한다. 그 결과를 표 1 에 나타낸다. 그 다음에, 서멀 쇼크 테스트 (TST: -50℃ ×5분간 및 125℃ ×5분간의 반복) 를, 1000 및 2000 사이클 실시한 (각 예 8 개씩) 후에 통전시험을 실시한다. 그 결과를 표 1 에 나타낸다.
실시예 비교예
배합 (중량부)
배합물 1A 2A 3A 4A 5A 1A
에폭시 수지 (a1) 4.0 4.0 4.0 4.0 4.0 4.0
에폭시 수지 (a2) 6.0 6.0 6.0 6.0 6.0 6.0
프럭스 활성제 (b1) 0.51 0 0 0.25 0.87 0
프럭스 활성제 (b2) 0 0.51 0 0 0 0
프럭스 활성제 (b3) 0 0 0.51 0 0 0
페놀노볼락 수지 5.92 5.92 5.92 5.92 5.92 5.92
아크릴로니트릴ㆍ부타디엔ㆍ메타크릴산 0.5 0.5 0.5 0.5 0.5 0.5
경화촉진제 0.12 0.12 0.12 0.12 0.12 0.12
무기충전제 0 0 0 0 4.35 0
시험결과 칩 탑재 하중 (g/범프) 1.5 1.5 1.5 1.5 1.5 1.5
초기 통전시험 (불량수/전체수) 0/8 0/8 0/8 0/8 0/8 8/8
흡습 납땜 후 통전시험 (불량수/전체수) 0/8 0/8 0/8 0/8 0/8 -
TST1000 사이클후 통전시험 (불량수/전체수) 0/8 0/8 0/8 0/8 0/8 -
TST2000 사이클후 통전시험 (불량수/전체수) 0/8 0/8 0/8 0/8 0/8 -
표 1 에서, 실시예 1A 내지 5A 는 초기 통전시험, 흡습 납땜시험 후 통전시험, TST 1000 사이클 후 통전시험, TST 2000 사이클 후 통전시험의 각 모든 시험에서 불량이 발생하지 않았음을 확인할 수 있다. 반면에, 비교예는 초기 통전시험 또는 TST 2000 사이클 후 통전시험에서 불량이 발생했음을 확인할 수 있다. 따라서, 본 발명의 시트형 열경화성 수지 조성물을 사용하여 이루어진 반도체 장치가 초기 통전이나 TST 나 흡습 납땜 등의 스트레스 시험에 관하여 안정된 통전을 확보하고 있음을 확인할 수 있다.
(실시예 B)
실시예 및 비교예에 앞서, 다음에 나타낸 에폭시 수지, 페놀 수지계 경화제, 프럭스 활성제, 경화촉진제, 무기충전제를 준비한다.
<에폭시 수지(a1)>
비스페놀A형 에폭시 수지 (에폭시 당량: 185g/eq, 액상 (실온) 점도: 0.1 포이즈 이하/150℃)
<에폭시 수지(a2)>
트리페놀메탄형 에폭시 수지 (에폭시 당량: 170g/eq, 연화점: 63℃, 점도: 0.8 포이즈/150℃)
<페놀 수지계 경화제>
페놀노볼락 수지
(수산기 당량: 104g/eq, 연화점: 60℃, 점도: 0.4 포이즈/150℃)
<프럭스 활성제(b1)>
아디프산-디-n-프로필비닐에테르
<프럭스 활성제(b2)>
트리멜리트산-1,2,4-트리-2-에틸헥실비닐에테르
<프럭스 활성제(b3)>
트리스(2-카르복시에틸)이소시아누레이트-트리-n-프로필비닐에테르
<경화촉진제>
마이크로캡슐화 트리페닐포스핀 (셸/촉매비: 50/50 중량비)
<무기충전제>
구형상의 실리카 (평균입경: 0.5㎛, 최대입경: 1.0㎛)
다음에 실시예 및 비교예의 반도체 장치의 평가방법을 정리하여 나타낸다.
(1) 초기 통전시험 및 흡습 납땜 후 통전시험
실시예 A 에 기재된「초기 통전시험 및 흡습 납땜 후 통전시험」과 동일한 방법으로 실시한다.
(2) 열충격시험 (TST) 에 의한 도통성
실시예 A 에 기재된「TST 에 의한 도통성」과 동일한 방법으로 실시한다.
실시예 1B 내지 5B 및 비교예 1B
다음 표 2 에 나타낸 각 성분을, 이 표에 나타낸 비율로 배합하고 만능교반기에서 혼합하여 용융 혼합한다. 다음으로, 이것을 300 메시의 필터로 80℃ 에서 여과한 후, 다시 80℃ 에서 30분간 감압 하에서 탈포하고, 이것을 실온에서 냉각함으로써 목적하는 열경화성 수지 조성물를 제조한다. 얻은 열경화성 수지 조성물은 모두 25℃ 에서 고체이고, 70℃ 에서의 용융 점도를 ICI 회전점도계로 측정한 결과를 표 2 에 나타낸다. 또, 혼합조건은 다음과 같다.
[혼합조건]
먼저, 에폭시 수지, 페놀 수지계 경화제를 주입하고 100℃ 에서 10분간 혼합하여 고형분을 모두 용해시킨다. 이어서, 70℃ 온도로 조정한 후, 화학식 (1) 또는 (2) 로 표시되는 프럭스 활성제, 경화촉진제를 첨가하여 5분간 혼합한다.
이렇게 해서 얻은 실시예 1B 내지 5B 및 비교예 1B 의 시트형 열경화성 수지 조성물을 사용하고, 상술한 반도체 장치의 제조방법에 따라 반도체 장치를 제조한다. 즉, 도 4 에 나타낸 바와 같이 배선회로기판 (1: 유리에폭시기판 두께: 1㎜) 상에 열경화성 수지 조성물 (7) 을 70℃ 로 가온하여 용융상태로 포팅한다. 이것을 100℃ 로 가열한 스테이지 상에 두고 도 5 에 나타낸 바와 같이 열경화성 수지 조성물 (7) 상의 소정 위치에, 접속용 전극부 (2: 공정 납땜: 융점 183℃, 전극 높이: 120㎛) 를 형성한 반도체 소자 (3: 두께 60㎛, 크기: 13㎜ ×9㎜) 를 탑재한다. 그 다음에, 플립 칩 본더로 칩 실장을 실시하고, 배선회로기판 (1) 과 반도체 소자 (3) 의 공극 내에 용융상태의 수지를 충전하고, 그 다음에 땜납 리플로우 (Jedec 컨디션), 수지 큐어 (조건 150℃ ×30분) 시킴으로써, 도 1 에 나타낸 바와 같은 상기 공극이 밀봉 수지층 (4) 으로 밀봉된 반도체 장치를 제작한다 (각 실시예, 비교예에 대해 8 개씩 제작). 제작된 반도체 장치에 대해서 초기 통전시험을 실시하고, 그리고 이 반도체 장치를 30℃ 에서 60% RH 의 환경 하에서 168hr 흡습시킨 후, 땜납 리플로우 (Jedec 컨디션) 를 실시한 후에 통전시험을 실시하고, 그 결과를 표 2 에 나타낸다. 그 다음에, 서멀 쇼크 테스트 (TST: -50℃ ×5분간 및 125℃ ×5분간의 반복) 를, 1000 및 2000 사이클을 실시한 (각 예 8 개씩) 후에 통전시험을 실시하고, 그 결과를 표 2 에 나타낸다.
실시예 비교예
배합 (중량부)
배합물 1B 2B 3B 4B 5B 1B
에폭시 수지 (a1) 7.0 7.0 7.0 7.0 7.0 7.0
에폭시 수지 (a2) 3.0 3.0 3.0 3.0 3.0 3.0
페놀 수지계 경화제 5.77 5.77 5.77 5.77 5.77 5.77
프럭스 활성제 (b1) 0.49 0.24 0 0 1.38 0
프럭스 활성제 (b2) 0 0 0.49 0 0 0
프럭스 활성제 (b3) 0 0 0 0.49 0 0
경화촉진제 0.12 0.12 0.12 0.12 0.12 0.12
무기충전제 0 0 0 0 4.32 0
시험결과 70℃ 에서의 용융 점도 (Paㆍs) 0.37 0.36 0.59 0.65 1.1 0.48
초기 통전시험 (불량수/전체수) 0/8 0/8 0/8 0/8 0/8 8/8
흡습 납땜 후 통전시험 (불량수/전체수) 0/8 0/8 0/8 0/8 0/8 -
TST1000 사이클후 통전시험 (불량수/전체수) 0/8 0/8 0/8 0/8 0/8 -
TST2000 사이클후 통전시험 (불량수/전체수) 0/8 0/8 0/8 0/8 0/8 -
상기 표 2 에서, 실시예 1B 내지 5B 는 초기 통전시험, 흡습 납땜시험 후 통전시험, TST 1000 사이클 후 통전시험, TST 2000 사이클 후 통전시험의 각 모든 시험에서 불량이 발생하지 않았음을 확인할 수 있다. 반면에, 비교예1B 는 모두 초기 통전시험에서 불량이 발생했음을 확인할 수 있다.
(실시예 C)
먼저, 실시예 및 비교예에 앞서, 다음에 나타낸 에폭시 수지, 산 무수물계 경화제, 프럭스 활성제, 경화촉진제, 무기충전제를 준비한다.
<에폭시 수지(a1)>
비스페놀A형 에폭시 수지 (에폭시 당량: 185)
<산 무수물계 경화제>
4-메틸헥사히드로 무수프탈산/헥사히드로 무수프탈산 (중량비 7/3) (산 당량 164)
<프럭스 활성제>
Figure 112002004455453-pat00004
<경화촉진제>
2-에틸-4-메틸이미다졸
<무기충전제>
구형상의 실리카 (평균입경: 0.5㎛, 최대입경: 1.0㎛)
다음에 실시예 및 비교예의 반도체 장치의 평가방법을 정리하여 나타낸다.
(1) 초기 통전시험 및 흡습 납땜 후 통전시험
20개의 반도체 장치를 시험에 사용한 것 이외에는, 실시예 A 에 기재된「초기 통전시험 및 흡습 납땜 후 통전시험」과 동일한 방법으로 실시한다.
(2) 열충격시험 (TST) 에 의한 도통성
20개의 반도체 장치를 시험에 사용한 것 이외에는, 실시예 A 에 기재된「TST 에 의한 도통성」과 동일한 방법으로 실시한다.
실시예 1C 내지 3C 및 비교예 1C
표 3 에 나타낸 각 성분을, 이 표에 나타낸 비율로 배합하고 만능교반기에서 혼합한다. 다음으로, 이것을 300 메시의 필터로 실온에서 여과한 후, 다시 30분간 감압 하에서 탈포하여 목적하는 액상 열경화성 수지 조성물를 조제한다.
이렇게 해서 얻은 각 실시예 1C 내지 3C 및 비교예 1C 의 열경화성 수지 조성물을 사용하고, 상술한 반도체 장치의 제조방법에 따라 반도체 장치를 제조한다. 즉, 도 4 에 나타낸 바와 같이 배선회로기판 (1: 유리에폭시기판 두께: 1㎜) 상에 상기 액상 열경화성 수지 조성물 (7) 을 포팅한 후 이것을 스테이지 상에 두고, 도 5 에 나타낸 바와 같이 상기 액상 열경화성 수지 조성물 (7) 상의 소정 위치에, 접속용 전극부 (2: 공정 납땜: 융점 183℃, 전극 높이: 120㎛) 를 형성한 반도체 소자 (3: 두께 600㎛, 크기: 13㎜ ×9㎜) 를 탑재한다. 그 다음에, 플립 칩 본더로 칩 실장을 실시하면, 배선회로기판 (1) 과 반도체 소자 (3) 의 공극 내에 용융상태의 수지가 충전되고, 그 다음에 땜납 리플로우 (Jedec 컨디션), 수지 큐어 (조건 175℃ ×3시간) 시킴으로써, 도 1 에 나타낸 바와 같은 상기 공극이 밀봉 수지층 (4) 으로 밀봉된 반도체 장치를 제작한다 (각 실시예, 비교예에 대해 20개씩 제작). 제작된 반도체 장치에 대해서 초기 통전시험을 실시하고, 그리고 이 반도체 장치를 30℃ 에서 60% RH 의 환경 하에서 168hr 흡습시킨 후, 땜납 리플로우 (Jedec 컨디션) 를 실시한 후에 통전시험을 실시하고, 그 결과를 표 3 에 나타낸다. 그 다음에, 열충격시험 (TST: -50℃ ×5분간 및 125℃ ×5분간의 반복) 1000 및 2000 사이클을 실시한 (각 예 20개씩) 후에 통전시험을 실시하고, 그 결과를 표 3 에 나타낸다.
실시예 비교예
배합 (중량부)
배합물 1C 2C 3C 1C
에폭시 수지 100 100 100 100
산 무수물계 경화제 88.6 88.6 88.6 88.6
프럭스 활성제 5.8 9.92 8.33 0
경화촉진제 0.01 0.01 0.01 0.01
무기충전제 0 0 80.8 0
시 험 결 과 25℃ 에서의 점도 (Paㆍs) 5.5 5.6 16.6 5.4
초기 통전시험 (불량수/전체수) 0/20 0/20 0/20 11/20
흡습 납땜 후 통전시험 (불량수/전체수) 0/20 0/20 0/20 13/20
TST1000 사이클후 통전시험 (불량수/전체수) 0/20 0/20 0/20 13/20
TST2000 사이클후 통전시험 (불량수/전체수) 0/20 0/20 0/20 14/20
표 3 에서, 실시예 1C 내지 3C 는 초기 통전시험, 흡습 납땜 후 통전시험, TST 1000 사이클 후 통전시험, TST 2000 사이클 후 통전시험의 각 모든 시험에서 불량이 발생하지 않았음을 확인할 수 있다. 반면에, 비교예1C 는 각 시험에서 절반 이상으로 불량이 발생했음을 확인할 수 있다.
(실시예 D)
실시예 및 비교예에 앞서, 다음에 나타낸 에폭시 수지, 경화제, 프럭스 활성제, 마이크로캡슐형 경화촉진제, 경화촉진제 준비한다.
<에폭시 수지>
비스페놀A형 에폭시 수지 (에폭시 당량: 185g/eq)
<경화제>
크레졸노볼락 수지 (수산기 당량: 104g/eq)
<프럭스 활성제>
아디프산-시클로헥산디메탄올디비닐에테르 중합체 (산 당량: 269g/mol, 분자량 (Mn): 1100)
<마이크로캡슐형 경화촉진제 (a) 내지 (d)>
상술한 방법에 준하여 표 4 의 (a) 내지 (d) 의 마이크로캡슐형 경화촉진제를 제조한다. 먼저 다음에 나타낸 각 성분을 준비하고 표 4 에 나타낸 비율로 배합한다.
<이소시아네이트 단량체>
(X) 톨릴렌디이소시아네이트 3 몰과 트리메틸롤프로판 1 몰의 부가물의 아세트산에틸 용액 (75 중량% 용액)
(Y) 크실리렌디이소시아네이트 3 몰과 트리메틸롤프로판 3 몰의 부가물의 아세트산에틸 용액 (75 중량% 용액)
(Z) 폴리페닐렌폴리이소시아네이트
<다가 아민류>
디에틸렌트리아민
<분산안정제>
폴리비닐알콜 (PVA)
<경화촉진제>
트리페닐포스핀 (TPP)
소정의 이소시아네이트 단량체의 아세트산에틸 용액과 트리페닐포스핀 (TPP) 을 톨루엔에 균일하게 용해시켜 유상을 조제한다. 이어서, 증류수와 폴리비닐알콜 (PVA) 로 이루어진 수상을 별도로 조제하고, 그 중에 상기 조제된 유상을 첨가하여 호모믹서로 유화시켜 에멀젼 상태로 하고, 이것을 환류관, 교반기, 적가 로트를 구비한 중합반응기에 주입한다. 한편, 디에틸렌트리아민 (DTA) 을 함유한 수용액을 조제하고, 이것을 상기 중합반응기에 구비된 적가 로트 내에 넣고 반응기 중의 에멀젼에 적가하여 70℃ 에서 3시간 계면 중합을 실시하고, 마이크로캡슐형 경화촉진제의 수성 서스펜션을 얻는다. 계속해서, 원심분리로 수상 중의 폴리비닐알콜 등을 제거한 후, 증류수를 첨가하고 다시 분산을 실시하여 서스펜션을 얻는다. 이 서스펜션에 대하여 포름산을 적가하여 계의 pH 를 3 으로 조정한다. 그럼으로써, 셸부 표면 및 내부의 아미노기가 포름산에 의해 블럭된 마이크로캡슐형 경화촉진제를 제조한다. 이렇게 해서 얻은 마이크로캡슐형 경화촉진제는 원심분리로 분리하고, 반복적으로 물로 세정한 후 건조시킴으로써, 자유 유동성을 갖는 분말형 입자로서 단리한다. 얻은 마이크로캡슐형 경화촉진제의 평균입경, 셸 두께, 코어 함유량을 표 4 에 나타낸다.
배합 (중량부) (a) (b) (c) (d) (e)
이소시아네이트 단량체 (X) 57.7 153.4
이소시아네이트 단량체 (Y) 134.1 38.4 38.4 143.9
이소시아네이트 단량체 (Z) 115.1 143.9
다가 아민류 28.8 28.8 28.8 28.8 28.8
분산안정제 24 24 24
경화촉진제 61.7 61.7 61.7 61.7 61.7
톨루엔 16 16 16 16 16
증류수 516 516 516 516 516
마이크로캡슐형 경화촉진제의 평균입경 (㎛) 3 3 3 3 3
마이크로캡슐형 경화촉진제의 셸 두께 (㎛) 0.4 0.4 0.4 0.4 0.4
마이크로캡슐형 경화촉진제의 코어 함유량 (중량%) 30 30 30 30 30
[경화촉진제]
트리페닐포스핀
실시예 1D 내지 4D 및 비교예 1D 및 2D
다음 표 5 에 나타낸 각 성분을, 이 표에 나타낸 비율로 배합하고 80℃ 에서 만능교반기에서 혼합한다. 다음으로, 이것을 400 메시의 필터로 여과한 후, 다시 30분간 감압 하에서 탈포하여 목적하는 반도체 밀봉형 열경화성 수지 조성물를 제조한다. 얻은 각 열경화성 수지 조성물의 반응 발열 피크 온도는 시차주사 열량계 (파킨에르마사 제조 PyTisl) 로 상술한 바와 같이 승온속도 10℃/min 에서 측정한다.
이렇게 해서 얻은 각 실시예, 비교예의 열경화성 수지 조성물을 사용하여 땜납의 웨트성을 시험한다. 시험은 도 6 에 나타낸 바와 같이 프리프럭스 (타무라 가껭샤 제조, WLF16) 로 표면 처리된 프리프럭스가 부착된 구리판 (5) 상에 열경화성 수지 조성물 (7) 을 도포하여 이것을 80℃ 의 열판 상에 설치하고, 도 7 에 나타낸 바와 같이 열경화성 수지 조성물 (7) 중에 납땜 볼 [6: 센쥬 긴조꾸샤 제조, 63Sn-37Pb 땜납 (융점 183℃), Sn-Ag 땜납 (융점: 220℃), 볼 직경: 500㎛] 을 10개 첨가하고, 63Sn-37Pb 땜납에서는 200℃ 의 열판 상에, Sn-Ag 땜납에서는 240℃ 의 열판 상에 1분간 각각 방치함으로써, 땜납 용융, 접속을 실시한다. 이렇게 해서 얻은 도 8 에 나타낸 바와 같은 시험 샘플의 납땜 볼 (6) 의 접속 개수와 접속된 납땜 볼 (6) 과 프리프럭스가 부착된 구리판 (5) 의 접촉각 (θ) 을 측정함으로써 땜납의 웨트성을 평가한다.
실시예 비교예
배합물 배합 (중량부) 1D 2D 3D 4D 1D 2D
에폭시 수지 150.8 150.8 150.8 150.8 150.8 150.8
페놀 수지 80 80 80 80 80 80
마이크로캡슐형 경화촉진제 (a) 3.2
마이크로캡슐형 경화촉진제 (b) 3.2
마이크로캡슐형 경화촉진제 (c) 3.2
마이크로캡슐형 경화촉진제 (d) 3.2
마이크로캡슐형 경화촉진제 (e) 3.2
경화촉진제 (TPP) 0.96
프럭스 활성제 12.4 12.4 12.4 12.4 12.4 12.4
시험 결과 DSC 피크 온도 (℃) 186 193 228 247 160 175
접속 개수 (63Sn-37Pb) (접속 개수/전체수) 10/10 10/10 10/10 10/10 2/10 7/10
접속 땜납의 평균 접촉각 (63Sn-37Pb) (°) 17 12 11 11 23 21
접속 개수 (Ag-Sn) (접속 개수/전체수) 3/10 4/10 10/10 10/10 0/10 10/10
접속 땜납의 평균 접촉각 (Ag-Sn) (°) 48 47 38 36 - -
표 5 에서, 땜납 접속 시험에서 실시예 1D 내지 4D 는 비교예 1D 및 2D 와 비교하여 보다 양호한 납땜 볼의 구리판에 대한 웨트성 및 접속율을 나타낸다. 또한, 실시예는 비교예에 비하여 시차주사 열량계로 표시되는 반응 발열 피크가 고온측에 존재하고 있고, 마이크로캡슐형 경화촉진제의 셸부의 조성을 적절하게 선택함으로써, 시차주사 열량측정에서의 열경화성 수지 조성물의 반응 발열 피크를 제어할 수 있음을 확인할 수 있다. 또한, 땜납 접속 시험에서, 그 접속율은 열경화성 수지 조성물의 반응 발열 피크가 땜납의 융점보다 높은 온도 영역에 존재하는 열경화성 수지 조성물이 양호함을 확인할 수 있다.
균등물
이상에서 설명한 본 발명은 확실히 동일성 범위의 것이 다수 존재한다. 이러한 다양성은 본 발명의 의도 및 범위에서 이탈된 것으로는 보지 않고, 당업자 에게 자명한 그러한 모든 변경은 다음 청구범위의 기술 범위 내에 포함된다.
본 발명에 따라, 반도체 소자와 배선회로기판 및 접속용 전극에 생기는 응력의 완화 효과가 우수하고, 반도체 소자와 배선회로기판의 공극에 쉽게 밀봉 수지층을 형성할 수 있으며, 또한 프럭스의 세정공정을 필요로 하지 않는 프럭스 활성을 갖는 열경화성 수지 조성물, 및 이 열경화성 수지 조성물을 사용하여 제조된 반도체 장치를 얻을 수 있다.

Claims (9)

  1. 페이스 다운 구조의 반도체 패키지의 배선회로기판과 반도체 소자 사이의 공극을 밀봉하기 위해서 사용되는 시트형 열경화성 수지 조성물로서, 하기 화학식 (1) 또는 (2) 로 표시되는 화합물을 함유하여 이루어진 시트형 열경화성 수지 조성물:
    [화학식 1]
    R1-(COO-CH(CH3)-O-R2)n (1)
    (식 중, n 은 양의 정수이고, R1 은 1 가 이상의 유기기이며, R2 는 1 가의 유기기로서, 서로 동일하거나 상이할 수도 있음), 또는
    [화학식 2]
    CH2=CH-O-R4-O-CH(CH3)-[OCO-R3-COO-CH(CH3)-O-R 4-O-CH(CH3)]n-OCO-R3-COO-CH(CH3)-O-R4-O-CH=CH2 (2)
    (식 중, n 은 양의 정수이고, R3 및 R4 는 2 가의 유기기로서, 서로 동일하거나 상이할 수도 있음).
  2. 제 1 항에 있어서, 경화제로서 페놀 수지를 함유하여 이루어진 시트형 열경 화성 수지 조성물.
  3. 페이스 다운 구조의 반도체 패키지의 배선회로기판과 반도체 소자 사이의 공극을 밀봉하기 위해서 사용되는 열경화성 수지 조성물로서, 에폭시 수지, 페놀 수지계 경화제 및 하기 화학식 (1) 또는 (2) 로 표시되는 화합물을 함유하여 이루어진 열경화성 수지 조성물:
    [화학식 1]
    R1-(COO-CH(CH3)-O-R2)n (1)
    (식 중, n 은 양의 정수이고, R1 은 1 가 이상의 유기기이며, R2 는 1 가의 유기기로서, 서로 동일하거나 상이할 수도 있음), 또는
    [화학식 2]
    CH2=CH-O-R4-O-CH(CH3)-[OCO-R3-COO-CH(CH3)-O-R 4-O-CH(CH3)]n-OCO-R3-COO-CH(CH3)-O-R4-O-CH=CH2 (2)
    (식 중, n 은 양의 정수이고, R3 및 R4 는 2 가의 유기기로서, 서로 동일하거나 상이할 수도 있음).
  4. 제 3 항에 있어서, 70℃ 에서의 용융 점도가 100Paㆍs 이하이고 또한 25℃ 에서 고체인 열경화성 수지 조성물.
  5. 제 3 항에 기재된 열경화성 수지 조성물을 웨이퍼에 도포하고, 이어서 이 웨이퍼를 개개의 칩으로 다이싱하여 칩 실장을 실시하는 공정을 갖는 반도체 장치의 제조방법.
  6. 제 4 항에 기재된 열경화성 수지 조성물을 웨이퍼에 도포하고, 이어서 이 웨이퍼를 개개의 칩으로 다이싱하고 칩 실장을 실시하는 공정을 갖는 반도체 장치의 제조방법.
  7. 에폭시 수지, 산 무수물계 경화제를 함유하는 25℃ 에서 액상 열경화성 수지 조성물로서, 하기 화학식 (1) 또는 (2) 로 표시되는 화합물을 함유하여 이루어진 열경화성 수지 조성물:
    R1-(COO-CH(CH3)-O-R2)n (1)
    (식 중, n 은 양의 정수이고, R1 은 1 가 이상의 유기기이며, R2 는 1 가의 유기기로서, 서로 동일하거나 상이할 수도 있음), 또는
    [화학식 2]
    CH2=CH-O-R4-O-CH(CH3)-[OCO-R3-COO-CH(CH3)-O-R4-O-CH(CH3)]n-OCO-R3-COO-CH(CH3)-O-R4-O-CH=CH2 (2)
    (식 중, n 은 양의 정수이고, R3 및 R4 는 2 가의 유기기로서, 서로 동일하거나 상이할 수도 있음).
  8. 하기를 함유하고, 시차주사 열량측정에서의 승온속도 10℃/min 에서의 반응 발열 피크가 180 내지 250℃ 에 있는 열경화성 수지 조성물:
    (A) 1 분자 내에 적어도 2 개 이상의 에폭시기를 갖는 에폭시 수지,
    (B) 경화제,
    (C) 화학식 (1) 또는 (2) 로 표시되는 화합물:
    [화학식 1]
    R1-(COO-CH(CH3)-O-R2)n (1)
    (식 중, n 은 양의 정수이고, R1 은 1 가 이상의 유기기이며, R2 는 1 가의 유기기로서, 서로 동일하거나 상이할 수도 있음), 또는
    [화학식 2]
    CH2=CH-O-R4-O-CH(CH3)-[OCO-R3-COO-CH(CH3)-O-R 4-O-CH(CH3)]n-OCO-R3-COO-CH(CH3)-O-R4-O-CH=CH2 (2)
    (식 중, n 은 양의 정수이고, R3 및 R4 는 2 가의 유기기로서, 서로 동일하거나 상이할 수도 있음), 및
    (D) 경화촉진제로 이루어진 코어부 및 이 코어부를 피복하는 하기 화학식 (3):
    [화학식 3]
    -N(R5)-CO-N(R6)- (3)
    (식 중, R5, R6 은 모두 수소원자 또는 1 가의 유기기로서, 서로 동일하거나 상이할 수도 있음) 로 표시되는 구조 단위를 갖는 중합체를 함유하는 셸부로 이루어진 구조를 가지며 이루어진 마이크로캡슐형 경화촉진제.
  9. 제 1 항 내지 제 4 항, 제 7 항 및 제 8 항 중 어느 한 항에 따른 열경화성 수지 조성물로 밀봉되어 이루어진 반도체 장치.
KR1020020007960A 2001-02-14 2002-02-14 열경화성 수지 조성물 및 이것을 사용한 반도체 장치 KR100592204B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2001037728A JP2002241469A (ja) 2001-02-14 2001-02-14 熱硬化性樹脂組成物および半導体装置
JPJP-P-2001-00037725 2001-02-14
JP2001037726A JP4721309B2 (ja) 2001-02-14 2001-02-14 熱硬化性樹脂組成物および半導体装置
JPJP-P-2001-00037728 2001-02-14
JPJP-P-2001-00037726 2001-02-14
JP2001037725A JP4753329B2 (ja) 2001-02-14 2001-02-14 熱硬化性樹脂組成物および半導体装置
JP2001301054 2001-09-28
JPJP-P-2001-00301054 2001-09-28

Publications (2)

Publication Number Publication Date
KR20020067436A KR20020067436A (ko) 2002-08-22
KR100592204B1 true KR100592204B1 (ko) 2006-06-23

Family

ID=27482045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020007960A KR100592204B1 (ko) 2001-02-14 2002-02-14 열경화성 수지 조성물 및 이것을 사용한 반도체 장치

Country Status (8)

Country Link
US (1) US6617046B2 (ko)
EP (1) EP1233446B1 (ko)
KR (1) KR100592204B1 (ko)
CN (1) CN1239607C (ko)
DE (1) DE60200455T2 (ko)
MY (1) MY122912A (ko)
SG (1) SG111042A1 (ko)
TW (1) TW574739B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150026844A (ko) * 2013-08-30 2015-03-11 히다치 막셀 가부시키가이샤 다이싱용 점착 테이프 및 반도체 칩의 제조 방법

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228132B (en) * 2001-09-26 2005-02-21 Nof Corp Soldering flux composition and solder paste
MY139328A (en) 2002-05-20 2009-09-30 Nitto Denko Corp Thermosetting resin composition and semiconductor device obtained with the same
JP3971995B2 (ja) * 2002-12-25 2007-09-05 日本電気株式会社 電子部品装置
TWI346838B (en) * 2003-04-02 2011-08-11 Nissan Chemical Ind Ltd Epoxy compound and carboxylic acid compound containing composition for forming sublayer coating for use in lithography
JP2005026579A (ja) * 2003-07-04 2005-01-27 Fujitsu Ltd ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル
JP4514418B2 (ja) * 2003-07-24 2010-07-28 株式会社Ａｄｅｋａ ビニルエーテル硬化性組成物
US7045562B2 (en) * 2003-10-16 2006-05-16 International Business Machines Corporation Method and structure for self healing cracks in underfill material between an I/C chip and a substrate bonded together with solder balls
CN101583646B (zh) * 2006-10-19 2012-12-26 陶氏环球技术有限责任公司 具有改善的与金属基底的粘合性的可固化环氧树脂组合物以及制备涂覆和纤维增强的复合制品的方法
KR100831153B1 (ko) * 2006-10-26 2008-05-20 제일모직주식회사 반도체 조립용 접착 필름 조성물, 이에 의한 접착 필름 및이를 포함하는 다이싱 다이본드 필름
EP2135276A2 (en) * 2007-03-13 2009-12-23 Lord Corporation Die attachment method with a covex surface underfill
US8039305B2 (en) * 2007-04-27 2011-10-18 Sumitomo Bakelite Company, Ltd. Method for bonding semiconductor wafers and method for manufacturing semiconductor device
JP5133598B2 (ja) 2007-05-17 2013-01-30 日東電工株式会社 封止用熱硬化型接着シート
JP5340558B2 (ja) * 2007-05-17 2013-11-13 日東電工株式会社 半導体封止用エポキシ樹脂組成物およびそれを用いて得られる半導体装置
CN102124068A (zh) 2008-02-25 2011-07-13 汉高股份两合公司 自圆倒角化芯片粘接膏
JP2009252799A (ja) * 2008-04-01 2009-10-29 Nitto Denko Corp 半導体装置の製造方法
US8247270B2 (en) * 2008-05-16 2012-08-21 Sumitomo Bakelite Co., Ltd. Method of manufacturing semiconductor component, and semiconductor component
WO2010047006A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 半導体装置およびその製造方法
US8389328B2 (en) * 2008-11-06 2013-03-05 Sumitomo Bakelite Co., Ltd. Method of manufacturing electronic device and electronic device
US20110262697A1 (en) * 2008-12-26 2011-10-27 Satoru Katsurayama Flexible substrate and electronic device
SG177449A1 (en) * 2009-07-17 2012-02-28 Sumitomo Bakelite Co Method for manufacturing electronic component, and electronic component
CN102549091A (zh) * 2009-09-16 2012-07-04 住友电木株式会社 粘合膜、多层电路基板、电子部件和半导体装置
US20120199988A1 (en) * 2009-10-19 2012-08-09 Sumitomo Bakelite Co., Ltd. Method of manufacturing electronic device, electronic device, and apparatus for manufacturing electronic device
CN102194707B (zh) * 2010-03-01 2013-03-27 南茂科技股份有限公司 制造半导体结构的方法
JP5831122B2 (ja) * 2010-10-18 2015-12-09 三菱化学株式会社 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法
JP5467469B2 (ja) * 2011-01-04 2014-04-09 山栄化学株式会社 プリント配線基板に表面実装する方法
US9303171B2 (en) 2011-03-18 2016-04-05 Tesla Nanocoatings, Inc. Self-healing polymer compositions
US9953739B2 (en) 2011-08-31 2018-04-24 Tesla Nanocoatings, Inc. Composition for corrosion prevention
US10570296B2 (en) 2012-03-19 2020-02-25 Tesla Nanocoatings, Inc. Self-healing polymer compositions
JP2013224362A (ja) * 2012-04-20 2013-10-31 Nitto Denko Corp 接合シート、電子部品およびそれらの製造方法
US20150231588A1 (en) * 2014-02-18 2015-08-20 Rohm And Haas Company Microcapsules
CN104078432A (zh) * 2014-07-15 2014-10-01 南通富士通微电子股份有限公司 Pop封装结构
JP6019419B1 (ja) * 2015-03-31 2016-11-02 パナソニックＩｐマネジメント株式会社 封止用樹脂組成物と、この封止用樹脂組成物を用いた半導体装置、この封止用樹脂組成物を用いる半導体装置の製造方法
CN104861783B (zh) * 2015-04-21 2017-03-01 佛山市南方包装有限公司 一种含偶氮苯的微胶囊型液晶及其在光控液晶防伪油墨中的应用
KR20180065162A (ko) * 2016-12-07 2018-06-18 서울바이오시스 주식회사 디스플레이 장치 및 그의 전극 연결 방법
JP6528102B2 (ja) * 2017-07-03 2019-06-12 株式会社弘輝 フラックス及びはんだ材料
JP7390995B2 (ja) * 2020-08-28 2023-12-04 信越化学工業株式会社 パワーモジュールの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100204306B1 (ko) * 1991-12-31 1999-06-15 전원중 열경화성 수지 조성물
KR20000062333A (ko) * 1996-12-24 2000-10-25 가마이 고로 반도체 장치의 제법
KR20000070203A (ko) * 1997-01-17 2000-11-25 유진 에프. 밀러 열경화성 수지 조성물
KR100296836B1 (ko) * 1993-08-20 2001-10-24 야마모토 히데키 반도체봉입용열경화성수지조성물및이를이용한반도체장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845265A (en) * 1988-02-29 1989-07-04 Allied-Signal Inc. Polyfunctional vinyl ether terminated ester oligomers
JP3008311B2 (ja) 1991-11-15 2000-02-14 王子製紙株式会社 感熱記録体
US6180696B1 (en) 1997-02-19 2001-01-30 Georgia Tech Research Corporation No-flow underfill of epoxy resin, anhydride, fluxing agent and surfactant

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100204306B1 (ko) * 1991-12-31 1999-06-15 전원중 열경화성 수지 조성물
KR100296836B1 (ko) * 1993-08-20 2001-10-24 야마모토 히데키 반도체봉입용열경화성수지조성물및이를이용한반도체장치
KR20000062333A (ko) * 1996-12-24 2000-10-25 가마이 고로 반도체 장치의 제법
KR20000070203A (ko) * 1997-01-17 2000-11-25 유진 에프. 밀러 열경화성 수지 조성물

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150026844A (ko) * 2013-08-30 2015-03-11 히다치 막셀 가부시키가이샤 다이싱용 점착 테이프 및 반도체 칩의 제조 방법
KR102226881B1 (ko) * 2013-08-30 2021-03-12 맥셀 홀딩스 가부시키가이샤 다이싱용 점착 테이프 및 반도체 칩의 제조 방법
KR20210031439A (ko) * 2013-08-30 2021-03-19 맥셀 홀딩스 가부시키가이샤 다이싱용 점착 테이프 및 반도체 칩의 제조 방법
KR102331226B1 (ko) * 2013-08-30 2021-12-01 맥셀 주식회사 다이싱용 점착 테이프 및 반도체 칩의 제조 방법

Also Published As

Publication number Publication date
CN1375521A (zh) 2002-10-23
KR20020067436A (ko) 2002-08-22
CN1239607C (zh) 2006-02-01
EP1233446A2 (en) 2002-08-21
US20020151106A1 (en) 2002-10-17
DE60200455D1 (de) 2004-06-17
SG111042A1 (en) 2005-05-30
US6617046B2 (en) 2003-09-09
EP1233446B1 (en) 2004-05-12
TW574739B (en) 2004-02-01
DE60200455T2 (de) 2005-05-12
EP1233446A3 (en) 2003-02-05
MY122912A (en) 2006-05-31

Similar Documents

Publication Publication Date Title
KR100592204B1 (ko) 열경화성 수지 조성물 및 이것을 사용한 반도체 장치
KR100649818B1 (ko) 열경화성 수지 조성물 및 이를 이용한 반도체 장치
JP4204865B2 (ja) フラックス処理用アンダーフィル組成物
US7504460B2 (en) Composition of aromatic or cycloaliphatic amine-derived polyepoxide and polyamine
KR100776959B1 (ko) 반도체 봉지용 수지 조성물, 및 이를 사용한 반도체 장치,반도체 웨이퍼, 및 반도체 장치의 실장 구조체
DE60308545T2 (de) Verstärktes epoxid / polyanhydrid zusammensetzung für unterfüllung ohne durchfluss
JP5387874B2 (ja) 液状封止樹脂組成物を用いた半導体装置の製造方法
JP3999840B2 (ja) 封止用樹脂シート
WO2021029259A1 (ja) モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法
WO2000050512A1 (en) Resin composition for semiconductor encapsulation, semiconductor device obtained with the same, and process for producing semiconductor device
JP2002241617A (ja) 熱硬化性樹脂組成物および半導体装置
JP4721309B2 (ja) 熱硬化性樹脂組成物および半導体装置
KR101332437B1 (ko) 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지
JP2002241469A (ja) 熱硬化性樹脂組成物および半導体装置
US6818318B2 (en) Underfill sealant of epoxy resins, adhesion promotor and curative of N-containing compound and transition metal complex
JPH1129624A (ja) 半導体封止用液状エポキシ樹脂組成物
JP3955234B2 (ja) 熱硬化性樹脂組成物およびそれを用いた半導体装置
JP2005206664A (ja) 半導体封止用樹脂組成物
JP2021161213A (ja) 封止用樹脂組成物および電子装置
JP2003105168A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP4655501B2 (ja) 液状封止樹脂組成物ならびに電子部品装置およびその製造方法
JP4729873B2 (ja) 半導体素子の組立方法
KR100785572B1 (ko) 에폭시수지조성물 및 전자장치
JP2002097253A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置ならびに半導体装置の製法
JP2003002955A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee