KR100581418B1 - 얼라인먼트 처리기구 및 그것을 사용한 반도체 처리장치 - Google Patents

얼라인먼트 처리기구 및 그것을 사용한 반도체 처리장치 Download PDF

Info

Publication number
KR100581418B1
KR100581418B1 KR1020007011002A KR20007011002A KR100581418B1 KR 100581418 B1 KR100581418 B1 KR 100581418B1 KR 1020007011002 A KR1020007011002 A KR 1020007011002A KR 20007011002 A KR20007011002 A KR 20007011002A KR 100581418 B1 KR100581418 B1 KR 100581418B1
Authority
KR
South Korea
Prior art keywords
alignment
processed
semiconductor wafer
alignment mechanism
chamber
Prior art date
Application number
KR1020007011002A
Other languages
English (en)
Other versions
KR20010042421A (ko
Inventor
오자와마사히토
나루시마마사키
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20010042421A publication Critical patent/KR20010042421A/ko
Application granted granted Critical
Publication of KR100581418B1 publication Critical patent/KR100581418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67775—Docking arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/136—Associated with semiconductor wafer handling including wafer orienting means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/137—Associated with semiconductor wafer handling including means for charging or discharging wafer cassette
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/14—Wafer cassette transporting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/141—Associated with semiconductor wafer handling includes means for gripping wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

피처리체(W)를 반송하기 위한 반송기구(11)와, 그 반송기구(11)에 의하여 특정방향으로 반송되는 피처리체(W)를 얼라인먼트하기 위한 얼라인먼트기구(12) 및, 반송기구(11)로부터 얼라인먼트기구(12)로 피처리체를 반송하기 위한 버퍼기구(13)를 포함하여 구성되며, 상기 버퍼기구(13)는 반송기구(11)에 의해서 반송된 피처리체(W)를 일시적으로 유지하고 얼라인먼트기구(12)의 조건에 따라 일시적으로 유지된 피처리체(W)를 얼라인먼트기구(12)로 반송하며, 그에 따라 얼라인먼트기구(12)의 사용효율이 증가되고, 얼라인먼트처리의 속도증가가 달성되는 얼라인먼트 고속처리기구(10)가 제공된다.

Description

얼라인먼트 처리기구 및 그것을 사용한 반도체 처리장치{ALIGNMENT PROCESS ING MECHANISM AND SEMICONDUCTOR PROCESSING DEVICE USING IT}
본 발명은, 피처리체의 처리에 앞서 그 방향을 일정한 방향으로 정리하는 얼라인먼트 처리기구 및 그것을 사용한 반도체 제조장치에 관한 것이다.
반도체 제조공정에서는, 피처리체 예를 들면 반도체 웨이퍼를 한매씩 처리하는 매엽식(枚葉式) 처리장치가 널리 사용되고 있다. 이러한 매엽식 처리장치로서, 예를 들면 멀티챔버 처리장치가 있다. 멀티챔버 처리장치는, 예컨대 캐리어를 수납하는 캐리어실과, 이 캐리어실 내의 캐리어로부터 반도체 웨이퍼를 한매씩 꺼내어 얼라인먼트를 행하는 얼라인먼트실과, 이 얼라인먼트실과 로드록실을 개재하여 연결된 반송실과, 이 반송실의 주위에 연결된 복수의 처리실을 구비하며, 복수의 처리실에서 소정의 성막처리나 에칭처리를 연속적으로 행하도록 하고 있다. 또한 멀티챔버 처리장치 중에는, 소정의 진공도에 도달한 감압하에서 반도체 웨이퍼의 반송, 얼라인먼트 및 처리를 일관해서 행하는 장치도 있다.
얼라인먼트 처리에 관하여 설명하면, 얼라인먼트실에서는, 예컨대 대기압하에서 반송기구를 통해 캐리어실 내의 캐리어로부터 반도체 웨이퍼가 한매씩 꺼내어져서, 얼라인먼트기구까지 반송된다. 얼라인먼트기구는, 예컨대 광학센서 등의 검출기를 통해 오리엔테이션플랫(오리플러)을 검출하여, 반도체 웨이퍼의 얼라인먼트를 행한다, 즉 그 방향을 소정의 방향으로 맞춘다. 얼라인먼트후의 반도체 웨이퍼는, 반송기구를 통해 얼라인먼트기구로부터 로드록실 내로 반송된다. 그 후 반도체 웨이퍼는, 감압하에서 반송실 내의 반송기구를 통해 로드록실 내에서 소정의 처리실 내로 반송되고, 여기서 소정의 처리를 받는다. 처리 완료된 반도체 웨이퍼는, 반송실, 로드록실 및 얼라인먼트실을 경유하여 처리 완료된 반도체 웨이퍼를 수납하는 캐리어 내에 수납된다.
[발명의 상세한 설명]
그런데, 일반적으로는, 얼라인먼트 처리가 반도체 웨이퍼의 일련의 처리 속도결정조건이 되는 경우(얼라인먼트 처리가 반도체 웨이퍼의 처리시간보다 긴 경우)와 속도결정조건이 되지 않는 경우가 있다. 어느 쪽의 경우라도, 얼라인먼트 처리에서의 기다리는 시간(대기시간)을 짧게 하는 것이, 처리효율 향상의 중요한 포인트로 된다. 그러나 예를 들어 상술한 바와 같이 앞의 반도체 웨이퍼의 얼라인먼트 처리의 종료를 기다려 다음의 반도체 웨이퍼가 캐리어실에서 얼라인먼트기구까지 반송되는 경우에는, 다음의 반도체 웨이퍼가 캐리어실에서 얼라인먼트기구까지 반송되는 시간이 얼라인먼트기구의 대기시간으로 되어, 그 만큼 처리효율이 떨어진 다고 하는 과제가 있었다.
본 발명은, 상기 과제를 해결하기 위해서 이루어진 것으로서, 얼라인먼트기구의 이용효율을 높여 얼라인먼트 처리의 고속화를 달성하고, 더욱 처리효율을 높일 수 있는 얼라인먼트 처리기구를 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해서, 본 발명의 얼라인먼트 처리기구는, 피처리체를 반송하는 반송기구와, 반송기구에 의해서 반송되는 피처리체를 회전시키는 것에 의해 소정의 방향으로 얼라인먼트하는 얼라인먼트기구와, 반송기구로부터 얼라인먼트기구로의 피처리체의 인도를 중계하는 버퍼기구를 구비한 것을 특징으로 한다.
본 발명의 다른 특징의 하나로서, 버퍼기구는, 반송기구에 의해 반송되는 피처리체를 일시적으로 유지하는 동시에, 얼라인먼트기구의 상태에 따라 일시적으로 유지한 피처리체를 얼라인먼트기구로 인도하도록 되어 있다.
본 발명의 다른 특징의 하나로서, 얼라인먼트기구에 의해 얼라인먼트된 피처리체를 반송하는 제 2 반송기구를 더욱 구비한다.
본 발명의 다른 특징의 하나로서, 버퍼기구는, 피처리체를 얼라인먼트기구의 근방에 지지하는 적어도 2개의 유지부재를 갖는다. 이 경우 각 유지부재는, 유지부재가 지지하는 피처리체를 얼라인먼트기구로 인도하기 위해 얼라인먼트기구에 대하여 일체적으로 승강가능한 것이 바람직하다. 또한 각 유지부재는, 피처리체의 상대적 이동공간의 외부로 퇴피하도록 회전가능하게 되어 있는 것이 바람직하다. 그리고 각 유지부재는, 피처리체의 이면(裏面)에 접촉하여 피처리체를 지지하는 지지면과, 지지면에서 경사짐과 동시에 피처리체의 바깥둘레를 따라 형성된 테이퍼면을 갖는 것이 바람직하다.
본 발명의 다른 특징의 하나로서, 얼라인먼트기구는, 피처리체를 얹어놓는 재치대와, 재치대를 수평면 내에서 회전시키는 구동장치를 갖는다.
도 1은, 본 발명의 얼라인먼트 처리기구의 일 실시형태의 주요부를 나타내는 사시도,
도 2는, 도 1에 나타낸 얼라인먼트 처리기구의 전체 구조를 나타내는 단면도,
도 3은, 도 1에 나타낸 얼라인먼트 처리기구를 적용한 처리장치의 일예를 나타내는 평면도,
도 4는, 본 발명의 다른 실시형태의 얼라인먼트 처리기구를 적용한 처리장치의 일예를 나타내는 평면도이다.
[실시예]
이하에, 첨부도면을 참조하여, 본 발명의 실시형태에 대하여 설명한다.
본 실시형태의 얼라인먼트 처리기구(10)는, 예컨대 도 1, 도 2에 나타낸 바와 같이, 반도체 웨이퍼(W)를 반송하는 반송기구(11)와, 이 반송기구(11)에 의해 반송된 반도체 웨이퍼(W)를 오리플러를 기준으로 소정 방향으로 얼라인먼트하는 얼라인먼트기구(12)를 구비하고 있다.
상기 반송기구(11)는, 도 2에 나타낸 바와 같이, 반도체 웨이퍼(W)를 유지하여, 수평면 내에서 굴곡신장하는 다관절형 아암(11A)과, 이 다관절형 아암(11A)을 수평면 내에서 (θ방향으로) 정역회전시킴과 동시에 연직방향(Z방향)으로 승강시키는 구동기구(11B)를 구비하고 있다. 반송기구(11)는, 구동기구(11B)에 의해 다관절형 아암(11A)을 반도체 웨이퍼(W)의 받아넘기는 높이에 맞추어, 캐리어 내에서 한매씩 반도체 웨이퍼(W)를 꺼내어, 얼라인먼트기구(12)까지 반송하도록 되어 있다. 또한 반송기구(11)는, 얼라인먼트후의 반도체 웨이퍼(W)를 소정 장소까지 반송하도록 되어 있다. 반송기구(11)가 소정의 진공하에서 작동하는 경우, 다관절형 아암 (11A)은 반도체 웨이퍼(W)를 정전척 등의 흡착수단으로 유지하거나, 혹은 반도체 웨이퍼를 얹어놓은 상태에서 작동하는 것이 바람직하다. 또한 반송기구(11)가 대기압하에서 작동하는 경우, 다관절형 아암(11A)은 반도체 웨이퍼(W)를 진공흡착하거나, 혹은 반도체 웨이퍼를 얹어놓은 상태에서 작동하는 것이 바람직하다.
또한, 상기 얼라인먼트기구(12)는, 도 1 및 도 2에 나타낸 바와 같이, 반도체 웨이퍼(W)를 얹어놓는 재치대(12A)와, 이 재치대(12A)를 수평면 내에서 정방향 또는 역방향으로 회전시킴과 동시에 연직방향으로 승강시키는 구동기구(12B)와, 이 구동기구(12B)가 회전하는 동안에 반도체 웨이퍼(W)의 오리플러(노치도 포함하는 것으로 함. 이하 동일)를 검출하여 소정의 방향으로 구동기구(12B)를 정지시키는 광학센서 등의 검출기(도시하지 않음) 및 제어부(도시하지 않음)를 구비하고 있다. 얼라인먼트기구(12)는 재치대(12A)를 정역회전시키는 동안에 검출기로 오리플러를 검출하고, 제어부에 의해 반도체 웨이퍼(W)를 소정의 방향으로 위치맞춤하도록 되 어 있다. 얼라인먼트기구(12)가 소정의 진공하에서 작동하는 경우, 재치대(12A)는 반도체 웨이퍼(W)를 정전척 등의 흡착수단으로 유지하는 것이 바람직하다. 또한 얼라인먼트기구(12)가 대기압하에서 작동하는 경우, 재치대(12A)는 반도체 웨이퍼(W)를 진공흡착하는 것이 바람직하다. 한편 도 2에 있어서, (14)는 반송기구(11) 및 얼라인먼트기구(12)가 배설된 바닥면이다.
또한, 본 실시형태의 얼라인먼트 처리기구(10)는, 도 1 및 도 2에 나타낸 바와 같이, 반도체 웨이퍼(W)를 일시적으로 유지하는 버퍼기구(13)를 구비하고 있다. 버퍼기구(13)는 반송기구(11)로부터 얼라인먼트기구(12)로 반도체 웨이퍼(W)를 인도할 때에 반도체 웨이퍼(W)의 인도를 중계하도록 되어 있다. 이 버퍼기구(13)는 얼라인먼트기구(12)의 재치대(12A) 주위에 둘레방향에 대략 같은 간격으로 세워져 설치되고, 또한 반도체 웨이퍼(W)를 이면에서 유지가능한 유지부재(13G)를 각각 그 상부에 가지는 3개의 지지핀(13A)(유지부재)과, 이들 지지핀(13A)의 하단을 각각 회전가능하도록 연결하여 일체화하는 링형상의 연결부재(13B)와, 이 연결부재(13B)에 연결된 승강기구(예컨대, 에어실린더)(13C)를 구비하고 있다. 상기 에어실린더 (13C)는 바닥면(14)의 아래쪽에 고정되어, 반도체 웨이퍼(W)를 주고받는 상하의 각 위치 사이에서 각 지지핀(13A)을 일체적으로 승강시키도록 하고 있다. 그리고 3개의 지지핀(13A)은, 반도체 웨이퍼(W)의 중심이 얼라인먼트기구(12)의 재치대(12A)의 축심의 연장선상에 위치하도록 반도체 웨이퍼(W)를 유지하도록 되어 있다. 따라서 3개의 지지핀(13A)이 에어실린더(13C)에 의해 하강하면, 반도체 웨이퍼(W)의 중심이 재치대(12A)의 중심에 위치하도록, 재치대(12A) 상으로 반도체 웨이퍼(W)가 인도되도록 되어 있다.
유지부재(13G)는, 각 지지핀(13A)의 상단에서 지지핀(13A)에 고정되어 있다. 유지부재(13G)의 윗면에는, 반도체 웨이퍼(W)를 지지하는 지지면(13H) 및 이 지지면(13H)으로부터 반도체 웨이퍼(W)의 바깥둘레쪽을 향하여 상승하는 테이퍼면(13I)이 연속하여 형성되어 있다. 이 때문에 테이퍼면(13I)은, 반도체 웨이퍼를 지지면 (13H)으로 안내하는 가이드면으로 되어 있다. 한편 유지부재(13G)는 지지핀(13A)과 일체로 형성된 것이라도 좋다.
테이퍼면(13I)과 지지면(13H)의 경계에 형성되는 선은, 반도체 웨이퍼(W)의 직경에 직교하는 직선이라도 좋고, 반도체 웨이퍼(W)의 바깥둘레에 대응한 원호형상이라도 좋으며, 실질적으로 반도체 웨이퍼(W)의 바깥둘레에 대응하고 있으면 좋다.
한편, 각 지지핀(13A)은, 연결부재(13B)에 대하여 정역회전이 가능하도록 연결되어 있다. 그리고 각 지지핀(13A)에는 각각 풀리(13D)가 부착되고, 연결부재 (13B)에는 정역회전이 가능한 모터(13E)가 부착되어, 각 풀리(13D)와 모터(13E)의 출력풀리 사이에는 무단벨트(13F)가 감겨져 있고, 이에 따라 도 2의 화살표로 나타낸 바와 같이, 모터(13E)의 정역회전에 의해 각 지지핀(13A)이 무단벨트(13F)를 통해 정역회전하도록 되어 있다.
각 유지부재(13G)는, 각 지지핀(13A)이 연결부재(13B)에 대하여 정역회전함에 따라, 각 지지핀(13A)에 의해 둘러싸인 영역에 대하여 안쪽을 향하거나, 바깥쪽을 향하거나 한다. 각 유지부재(13G)가 바깥쪽을 향하고 있는 경우에는, 유지부재 (13G)는 반도체 웨이퍼(W)가 상대적인 이동공간의 바깥쪽으로 퇴피하고, 각 지지핀 (13A)의 사이를 반도체 웨이퍼(W)가 상대적으로 승강이동할 수 있도록 배치되어 있다.
지지핀(13A)은, 그들에 내접(內接)하는 원이 피처리체를 포함할 수 있는 크기가 되도록 재치대의 주위에 배치된다. 지지핀(13A)의 간격은, 적어도 그 하나가, 반송수단에 의해 유지된 피처리체가 통과가능한 간격인 것이 바람직하다. 이 구조에 의하면, 유지부재가 피처리체를 유지한 상태에서 반송수단이 재치대로부터 얼라인먼트가 완료된 피처리체를 운반할 수 있다.
실시예에서는, 지지핀이 3개인 구성을 나타내었으나, 본 발명의 실시형태는 이에 한정되지 않는다. 지지핀 1개로 고리형상의 유지부재를 지지한 구성이라도 좋다. 2개 또는 4개 이상으로도 구성할 수 있는 것은 물론 이다. 지지핀 1개로 유지부재를 지지한 구성에서는, 그 유지부재를 피처리체의 이동공간에서 회피하기 위한 움직임이 커지고, 그 때문에 시간이 길어진다고 하는 결점이 있다. 이 관점에서는, 복수의 지지핀으로 복수의 유지부재를 지지하는 구성이 바람직하다. 4개의 지지핀으로 구성하는 경우, 재치대를 둘러싸는 직사각형(정방형도 포함)의 4정점에 지지핀을 배치하고, 직사각형의 긴 변에 상당하는 2개의 간격을, 반송수단에 의해 유지된 피처리체가 통과가능한 간격으로 하여 두면, 재치대를 사이에 두고 양 방향의 어느 쪽에서도 피처리체의 출입이 가능해진다.
다음에, 상기 얼라인먼트 고속처리기구(10)를 적용한 멀티챔버 처리장치(이하, 간단히 '처리장치'라고 함)에 대하여, 도 3을 참조하면서 설명한다. 이 처리장 치(20)는, 도 3에 나타낸 바와 같이, 반도체 웨이퍼(W)를 캐리어단위로 수납하는 좌우의 캐리어실(21)과, 이들 사이에 개재하는 얼라인먼트실(22)과, 캐리어실(21) 및 얼라인먼트실(22)이 인접하는 3개의 측면에 각각 연결된 7개의 측면을 갖는 반송실(23)과, 이 반송실(23)의 주위의 나머지 4개의 측면에 연결된 4실의 처리실 (24)을 구비하고 있다. 이 처리장치(20)에 있어서는, 반도체 웨이퍼(W)의 반송, 얼라인먼트도 소정의 감압하에서 행하도록 하고 있다.
그리고, 상기 얼라인먼트실(22) 내에, 얼라인먼트 처리기구(10)의 얼라인먼트기구(12) 및 버퍼기구(13)가 각각 배설되고, 반송실(23) 내에 얼라인먼트 처리기구(10)의 반송기구(11)가 배설되며, 이에 따라 처리실(24) 내에서의 반도체 웨이퍼 (W)의 처리에 앞서 반도체 웨이퍼(W)의 얼라인먼트 처리가 고속으로 행해지도록 하고 있다. 또한 각 처리실(24)은, 예컨대 플라즈마 처리실로서 구성되고, 각 처리실 (24) 내에서 반도체 웨이퍼(W)의 표면에 소정의 배선막이나 절연막 등을 성막(成膜)하거나, 성막이 불필요한 부분을 제거하거나 하도록 한다.
다음에, 처리장치(20)의 동작에 대하여 설명한다. 우선 캐리어실(21), 얼라인먼트실(22), 반송실(23) 및 처리실(24)을 소정의 진공도까지 진공흡인하여, 각각의 실을 소정의 감압상태로 한다. 그 후 감압하에서 반도체 웨이퍼(W)가 반송되어 얼라인먼트된다. 즉 먼저 얼라인먼트 처리기구(10)의 반송기구(11)가 구동하여, 구동기구(11B)를 통해 다관절형 아암(11A)이 굴곡신장하여 캐리어실(21)의 캐리어(C) 내에서 반송실(23) 내로 반도체 웨이퍼(W)를 한매씩 반출하고, 다관절형 아암(11A)을 회전시켜 해당 반도체 웨이퍼(W)를 도 1의 실선으로 나타낸 바와 같이 버퍼기구 (13)를 향하게 한다. 이 때 다관절형 아암(11A)과 각 지지핀(13A)이 상대적으로 연직방향으로 이동하여, 다관절형 아암(11A)과 지지핀(13A)이 반도체 웨이퍼(W)를 받아넘길 수 있는 높이로 조정된다.
이 상태에서 다관절형 아암(11A)이 신장하여, 반도체 웨이퍼(W)는 3개의 지지핀(13A)의 유지부재(13G)의 바로 위까지 반송된다. 그 후 구동기구(12B)를 통해 다관절형 아암(11A)이 약간 하강하여, 반도체 웨이퍼(W)는, 도 2의 일점쇄선으로 나타낸 바와 같이 버퍼기구(13)로 인도된다. 이 때 지지핀(13A)의 유지부재(13G)는 모두 안쪽을 향하고, 3개의 지지면(13H)에 의해 반도체 웨이퍼(W)의 이면 둘레가장자리부를 지지하도록 되어 있다. 계속해서, 다관절형 아암(11A)이 버퍼기구(13)로부터 후퇴한다. 반도체 웨이퍼(W)를 버퍼기구(13)로 인도할 때에 반도체 웨이퍼(W)의 위치와 지지핀(13A)의 위치가 약간 어긋나 있어도, 반도체 웨이퍼(W)는 각 유지부재(13G)의 테이퍼면(13I)에 의해 각각의 지지면(13H)으로 안내되기 때문에, 3개의 지지핀(13A)은 반도체 웨이퍼(W)를 지지면(13H)으로 확실하게 유지할 수 있다.
버퍼기구(13)가 반도체 웨이퍼(W)를 받아들이면, 에어실린더(13C)가 구동하여 각 지지핀(13A)이 재치대(12A)로 반도체 웨이퍼(W)를 인도하는 위치까지 하강하고, 재치대(12A) 상에 반도체 웨이퍼(W)를 얹어놓는다. 재치대(12A)는, 반도체 웨이퍼(W)를 유지한 상태로 약간 상승하여 회전한다. 재치대(12A)가 회전하는 동안에, 검출기가 반도체 웨이퍼(W)의 오리플러를 검출하고, 제어부가 재치대(12A)의 회전을 제어함으로써 반도체 웨이퍼(W)를 얼라인먼트한다.
한편, 얼라인먼트를 행하고 있는 동안에 버퍼기구(13) 및 반송기구(11)가 구 동한다. 즉 버퍼기구(13)의 모터(13E)가 구동하여, 무단벨트(13F)를 통해 3개의 지지핀(13A)을 예를 들면 180°회전시킨다. 이에 따라 유지부재(13G)의 지지면(13H)은, 반도체 웨이퍼(W)의 바깥쪽을 향한다. 유지부재(13G)가 반도체 웨이퍼(W)에서 퇴피한 후, 각 지지핀(13A)은, 에어실린더(13C)에 의해 반송기구(11)와의 반도체 웨이퍼(W)의 받아넘김위치까지 상승한다. 계속해서, 반송기구(11)에 의해 캐리어실 (21)로부터 반송된 다음의 반도체 웨이퍼(W)가 상술한 경우와 마찬가지로 다관절형 아암(11A)으로부터 버퍼기구(13)로 인도되어 버퍼기구(13)에서 일시적으로 유지된다.
얼라인먼트실(22) 내에 있어서의 반도체 웨이퍼(W)의 얼라인먼트 처리가 상술한 바와 같이 하여 종료하면, 반송기구(11)의 다관절형 아암(11A)이 구동기구 (11B)에 의해 재치대(12A) 상의 반도체 웨이퍼(W)의 받아넘김 높이까지 하강하여, 도 2의 실선으로 나타낸 바와 같이 재치대(12A)까지 신장하고, 얼라인먼트후의 반도체 웨이퍼(W)를 받아 들여, 얼라인먼트실(22)로부터 반도체 웨이퍼(W)를 후퇴시킨다. 그 후 다관절형 아암(11A)이 반도체 웨이퍼(W)를 소정의 처리실(24) 내로 반송한다. 다관절형 아암(11A)이 처리실(24)로부터 후퇴한 후, 처리실(24) 내에서 반도체 웨이퍼(W)의 처리가 시작된다. 다관절형 아암(11A)에서 재치대(12A) 상의 반도체 웨이퍼(W)를 꺼낸 직후에, 버퍼기구(13)가 구동하여, 일시적으로 유지하고 있는 다음의 반도체 웨이퍼(W)를 상술한 바와 같이 재치대(12A) 상으로 인도하고, 얼라인먼트기구(12)에 의한 얼라인먼트를 행한다.
얼라인먼트하는 동안에, 반송기구(11)는 반도체 웨이퍼(W)를 캐리어실(21)로 부터 버퍼기구(13)까지 반송하거나, 처리 완료된 반도체 웨이퍼(W)를 처리실(24)로부터 처리 완료된 반도체 웨이퍼(W)를 수납하는 다른 쪽의 캐리어실(21) 내에 수납된 캐리어(C) 내까지 반송하거나 한다. 얼라인먼트 처리가 종료하면, 상술한 바와 같이, 그 반도체 웨이퍼(W)의 인수 직후에 버퍼기구(13)로부터 얼라인먼트기구(12)로의 반도체 웨이퍼(W)의 인도가 행해진다.
이상 설명한 바와 같이 본 실시형태에 의하면, 얼라인먼트 처리직전의 반도체 웨이퍼(W)를 일시적으로 유지하는 버퍼기구(13)를 설치하였기 때문에, 얼라인먼트기구(12)에 있어서 반도체 웨이퍼(W)의 얼라인먼트 처리를 행하고 있는 동안에 버퍼기구(13)와 반송기구(11)의 사이에서 반도체 웨이퍼(W)의 받아넘김을 행할 수 있어, 앞의 반도체 웨이퍼(W)의 얼라인먼트 처리가 종료된 직후에 다음의 반도체 웨이퍼(W)의 얼라인먼트 처리를 행할 수 있으며, 얼라인먼트기구(12)의 대기시간을 없애어 얼라인먼트기구(12)를 중단없이 효율적으로 사용하여, 얼라인먼트기구(12)에 의한 반도체 웨이퍼(W)의 유지시간을 얼라인먼트 소요시간만큼으로 할 수 있어, 반도체 웨이퍼(W)의 얼라인먼트 처리를 고속화할 수 있고, 나아가서는 웨이퍼처리의 처리효율을 높일 수 있다.
또한, 도 4는 본 발명의 다른 실시형태의 얼라인먼트 처리기구(10)를 적용한 처리장치(30)를 나타내는 평면도이다. 이 처리장치(30)는, 도 4에 나타낸 바와 같이, 반도체 웨이퍼(W)를 캐리어단위로 수납하는 좌우의 캐리어실(31)과, 이들 사이에 개재하는 얼라인먼트실(32)과, 이 얼라인먼트실(32)과 좌우의 로드록실(33,34)을 통해 연결된 반송실(35)과, 이 반송실(35) 주위의 나머지 측면에 연결된 처리실 (36)을 구비하고 있다. 이 처리장치(30)에서는 반도체 웨이퍼(W)의 얼라인먼트 처리를 대기압하에서 행하도록 하고 있다.
그리고, 본 실시형태의 얼라인먼트 처리기구(10A)는, 반송기구(11), 얼라인먼트기구(12), 버퍼기구(13) 이외에, 반송실(35) 내에 배설된 제 2 반송기구(35A)를 구비하고 있다. 반송기구(11)를 통해 버퍼기구(13)까지 얼라인먼트전의 반도체 웨이퍼(W)를 반송하는 점은 상기 실시형태와 마찬가지이지만, 얼라인먼트후의 반도체 웨이퍼(W)를 제 2 반송기구(35A)를 통해 반송하는 점에서 상기 실시형태의 것과는 다르다. 즉 상기 실시형태의 반송기구(11)는, 다관절형 아암(11A)을 연직방향으로 승강시키는 승강기구를 구비하고 있으나, 본 실시형태의 각 반송기구(11,35A)는 다관절형 아암을 연직방향으로 승강하는 승강기구를 구비하지 않고, 각각의 다관절형 아암이 항상 일정한 높이로 반도체 웨이퍼(W)를 받아넘기도록 하고 있다. 또한 본 실시형태의 얼라인먼트 처리기구(10A)는, 상술한 바와 같이 대기압하에서 반도체 웨이퍼(W)를 얼라인먼트 처리하여, 얼라인먼트후의 반도체 웨이퍼(W)를 소정의 진공하에서 반송하도록 하고 있다.
지지핀(13A)은, 그들에 내접하는 원이 피처리체를 포함할 수 있는 크기가 되도록 재치대의 주위에 배치된다. 지지핀(13A)의 간격은, 적어도 그 하나가 반송수단에 의해 유지된 피처리체가 통과가능한 간격인 것이 바람직하다. 이 구조에 의하면, 유지부재가 피처리체를 유지한 상태에서 반송수단이 재치대로부터 얼라인먼트가 끝난 피처리체를 운반한다. 실시예에서는, 지지핀이 3개인 구성을 나타내었으나, 본 발명의 실시형태는 이에 한정되지 않는다. 지지핀 1개로 고리형상의 유지부 재를 지지한 구성이라도 좋다. 2개 또는 4개 이상으로도 구성할 수 있는 것은 물론이다. 지지핀 1개로 지지부재를 지지한 구성에서는, 그 지지부재를 피처리체의 이동공간으로부터 회피하기 위한 움직임이 커지고, 그 때문에 시간이 오래 걸린다고 하는 결점이 있다. 이 관점에서는, 복수의 지지핀으로 복수의 지지부재를 지지하는 구성이 바람직하다. 4개의 지지핀으로 구성하는 경우, 재치대를 둘러싸는 직사각형 (정방형도 포함)의 4정점에 지지핀을 배치하고, 직사각형의 긴 변에 상당하는 2개의 간격을, 반송수단에 의해서 유지된 피처리체가 통과가능한 간격으로 해 두면, 재치대를 사이에 두고 양 방향의 어느 쪽에서도 피처리체의 출입이 가능해진다. 다관절형 아암(11)은 복수의 반도체 웨이퍼를 수납한 캐리어(C)로부터 최초의 반도체 웨이퍼(W)를 꺼내어 얼라인먼트기구의 재치대(12A)에 얹어놓는다. 최초의 반도체 웨이퍼(W)가 얼라인먼트되고 있는 동안에, 다관절형 아암(11)은 캐리어(C)로부터 다음의 반도체 웨이퍼(W)를 꺼내어, 지지핀(13A)의 유지부재에 건네준다. 최초의 반도체 웨이퍼(W)의 얼라인먼트가 종료하면, 다관절형 아암(11)은 재치대(12A)에서 반도체 웨이퍼(W)를 꺼내어 로드록실(33)로 운반한다. 지지핀(13A)에 일시적으로 유지되어 있던 반도체 웨이퍼(W)는 즉시 재치대(12A)로 옮겨져서 얼라인먼트된다. 그 동안에 다관절형 아암은 다음의 반도체 웨이퍼(W)를 캐리어(C)에서 꺼내어 지지핀(13A)으로 건네준다. 로드록실(33)은 최초의 반도체 웨이퍼(W)의 반입후에 폐쇄되고, 내부가 진공흡인되어 소정의 진공도에 도달한 시점에서 다관절형 아암측의 게이트가 열려, 다관절형 아암(35A)에 의해 반도체 웨이퍼(W)를 꺼낸다. 반도체 웨이퍼(W)는 다관절형 아암(35A)에 의해 소정의 처리실(36)로 운반되어 처리가 이루 어진다. 처리후의 반도체 웨이퍼(W)는 다관절형 아암(35A)에 의해 처리실로부터 꺼내어져, 로드록실(34)을 통해 다관절형 아암(11)에 의해 캐리어(C)로 운반된다.
본 실시형태에 있어서도 상기 얼라인먼트 처리기구(10)와 같은 작용효과를 기대할 수 있다.
반도체 처리장치의 다른 실시형태로서, 상술한 얼라인먼트기구에 더하여, 피처리체를 수납하는 수납수단과, 피처리체에 처리를 실시하는 처리실을 더욱 가지며, 수납수단과, 얼라인먼트수단과, 처리실은 실질적으로 동일직선 상에 배치되어 있는 시스템도 가능하다. 전형적으로는 수납수단인 웨이퍼캐리어, 얼라인먼트기구, 처리실의 순으로 배치되고, 필요에 따라 얼라인먼트기구와 처리실의 사이에 로드록수단이 삽입된다.
반송수단은, 얼라인먼트기구의 근방에 설치된다. 로드록수단을 갖는 경우는, 로드록수단과 처리실의 사이에 또 다른 반송수단이 설치된다.
한편, 상기 각 실시형태에서는, 버퍼기구(13)로부터 얼라인먼트기구(12)로 반도체 웨이퍼(W)를 인도할 때에, 버퍼기구(13)의 각 지지핀(13A)이 회전하고, 지지부재(13G)가 반도체 웨이퍼(W)로부터 퇴피하는 구조에 대하여 설명하고 있다. 그러나 각 지지핀(13A)은, 반도체 웨이퍼(W)의 직경방향에서 진퇴동작하는 구조이더라도 좋다. 또한 각 지지핀(13A)은, 각 지지핀의 상단이 바깥쪽으로 경사져서 지지부재를 반도체 웨이퍼의 이동공간으로부터 퇴피시키는 구조이더라도 좋다. 또한 얼라인먼트기구(12)와 버퍼기구(13)는 상대적으로 승강하도록 하여 놓아도 좋고, 얼라인먼트기구(12)가 승강기구를 구비하지 않아도 좋다.
상기의 예에서는 버퍼기구가 재치대의 바로 위에서 피처리체를 유지하는 구성이다. 이와 같이 하면, 버퍼기구가 피처리체를 재치대로 넘겨 줄 때의 움직임이 수직방향의 움직임뿐이기 때문에, 수평방향의 어긋남이 생기기 어렵다는 이점이 있다. 그러나 본 발명의 실시형태는 이에 한정되지 않고, 버퍼기구가 피처리체를 일시적으로 유지하는 위치는, 재치대의 근방이면 좋고, 예를 들어 경사진 위쪽이어도 좋다. 그 경우에는 피처리체를 재치대로 넘겨 줄 때에, 버퍼기구를 경사진 아래쪽으로 이동시키는 수단이 필요하다.
본 발명이 적용되는 전형적인 반도체 처리장치로서는, CVD장치, 플라즈마 에칭장치가 있다. 그 이외에도, 웨이퍼·프로버, 코터·디벨로퍼, 패턴노광장치 등의 피처리체에 어떠한 얼라인먼트 처리가 필요한 장치 전반에 적용할 수 있다.
또한, 상기의 실시예에서는, 반송수단으로서 다관절아암을 사용하였으나, 벨트수송기구를 사용하는 것도 가능하다.
[산업상 이용가능성]
상기 각 실시형태에서는 반도체 웨이퍼의 진공처리장치를 예로 들어 설명하였지만, 본 발명은 액정표시체용 기판과 같이 각이진 형상 등의 피처리체에 대한 처리장치에 대해서도 적용할 수 있다. 또한 진공처리장치 이외에 얼라인먼트 처리가 필요한 반도체 제조장치 혹은 반도체 검사장치 등을 포함해서 반도체 처리장치의 전반에 대하여 널리 적용할 수 있다.

Claims (17)

  1. 피처리체를 반송하는 반송기구와,
    반송기구에 의해서 반송되는 피처리체를 회전시키는 것에 의해 소정 방향으로 얼라인먼트하는 얼라인먼트기구와,
    반송기구로부터 얼라인먼트기구로의 피처리체의 인도를 중계하는 버퍼기구를 구비하며,
    버퍼기구는, 반송기구에 의해서 반송되는 피처리체를 일시적으로 유지하는 동시에, 얼라인먼트기구의 상태에 따라 일시적으로 유지한 피처리체를 얼라인먼트기구와의 상대위치를 변화시키는 것에 의해, 피처리체의 중심이 얼라인먼트기구의 회전중심에 위치하도록 얼라인먼트기구로 인도하도록 되어 있는 것을 특징으로 하는 얼라인먼트 처리기구.
  2. 삭제
  3. 제 1 항에 있어서, 얼라인먼트기구에 의해 얼라인먼트된 피처리체를 반송하는 제 2 반송기구를 더욱 구비한 것을 특징으로 하는 얼라인먼트 처리기구.
  4. 제 1 항에 있어서, 버퍼기구는, 피처리체를 얼라인먼트기구의 근방에 지지하는 적어도 2개의 유지부재를 갖는 것을 특징으로 하는 얼라인먼트 처리기구.
  5. 제 4 항에 있어서, 각 유지부재는, 유지부재가 지지하는 피처리체를 얼라인 먼트기구로 인도하도록 얼라인먼트기구에 대하여 일체적으로 승강가능한 것을 특징으로 하는 얼라인먼트 처리기구.
  6. 제 4 항에 있어서, 각 유지부재는, 피처리체의 이면을 지지하는 지지부재를 갖는 것을 특징으로 하는 얼라인먼트 처리기구.
  7. 제 6 항에 있어서, 각 유지부재는, 유지부재의 지지부재가 피처리체의 이면으로부터 퇴피하도록 회전가능하게 되어 있는 것을 특징으로 하는 얼라인먼트 처리기구.
  8. 제 7 항에 있어서, 각 유지부재는, 피처리체의 이면에 접촉하여 피처리체를 지지하는 지지면과, 지지면에서 경사짐과 동시에 피처리체의 바깥둘레를 따라 형성된 테이퍼면을 구비한 것을 특징으로 하는 얼라인먼트 처리기구.
  9. 제 8 항에 있어서, 얼라인먼트기구는, 피처리체가 놓여지는 재치대와, 재치대를 수평면 내에서 회전시키는 구동기구를 갖는 것을 특징으로 하는 얼라인먼트 처리기구.
  10. 재치대 상에 피처리체를 얹어놓고, 재치대를 회전시키는 것에 의해 얼라인먼트를 행하는 얼라인먼트수단과,
    얼라인먼트중에 재치대의 근방에서 다른 피처리체를 일시적으로 유지하는 버퍼수단과,
    재치대와 버퍼수단을 상대적으로 이동시켜, 버퍼수단에 유지된 피처리체를, 피처리체의 중심이 재치대의 회전중심에 위치하도록 재치대에 얹어놓는 수단과,
    얼라인먼트수단 및/또는 버퍼수단의 사이에서 피처리체를 받아넘기는 적어도 하나의 반송수단을 가지는 반도체 처리장치.
  11. 제 10 항에 있어서, 버퍼수단은, 재치대의 주위에 배치되고, 피처리체를 유지가능한 복수의 유지부재와, 그 유지부재의 위치를, 피처리체를 유지하는 제 1 포지션과, 피처리체의 상대적 이동공간에서 회피한 제 2 포지션의 사이에서 전환하는 수단을 가지는 반도체 처리장치.
  12. 제 11 항에 있어서, 유지부재는, 재치대 주위의 둘레방향에 대략 같은 간격으로 세워져 설치된 복수의 지지부재의 각각의 상부에 설치되고, 유지부재가 재치대보다도 위쪽에 있는 상태에서 지지부재 사이의 간격의 적어도 하나는 반송수단에 유지된 피처리체가 통과가능한 간격인 반도체 처리장치.
  13. 제 11 항에 있어서, 유지부재의 각각은, 상기 제 1 포지션에 놓여졌을 때에 피처리체의 이면 둘레가장자리부를 지지하는 지지면과, 상기 지지면의 바깥쪽에, 바깥쪽을 향하여 상승하는 슬로프로 형성된 테이퍼부를 가지며, 상기 지지면과 상기 테이퍼부의 경계는 상기 피처리체를 유지하였을 때에 실질적으로 상기 피처리체의 바깥둘레의 형상에 대응하는 선을 구성하는 반도체 처리장치.
  14. 제 10 항에 있어서, 버퍼수단으로 피처리체를 건네주는 제 1 반송수단과, 재치대로부터 피처리체를 받아들이는 제 2 반송수단을 가지는 반도체 처리장치.
  15. 제 10 항에 있어서, 복수의 피처리체를 수납하는 수납수단과, 피처리체에 처리를 실시하는 처리실을 더욱 가지며, 수납수단과, 얼라인먼트수단과, 처리실은 실질적으로 동일직선 상에 배치되어 있는 반도체 처리장치.
  16. 제 10 항에 있어서, 복수의 피처리체를 수납하는 복수의 수납수단과, 피처리체에 처리를 실시하는 복수의 처리실을 더욱 가지며, 복수의 수납수단과, 얼라인먼트수단과, 복수의 처리실은 반송수단을 둘러싸도록 배치되어 있는 반도체 처리장치.
  17. 제 10 항에 있어서, 얼라인먼트수단과 버퍼수단과 제 1 반송수단을 포함하는 얼라인먼트실과, 얼라인먼트실에 인접하는 복수의 피처리체를 수납하는 수납수단과, 얼라인먼트실에 인접하는 로드록수단과, 로드록수단에 인접하여 제 2 반송수단을 포함하는 반송실과, 반송실에 인접하여 피처리체에 진공처리를 실시하는 진공처리실을 더욱 가지며, 제 1 반송수단은, 수납수단으로부터 피처리체를 꺼내어 버퍼수단으로 건네주며, 얼라인먼트수단의 재치대로부터 피처리체를 받아서 로드록수단 으로 운반하고, 제 2 반송수단은, 로드록수단으로부터 피처리체를 받아서 진공처리실로 운반하는 반도체 처리장치.
KR1020007011002A 1998-04-04 1999-04-02 얼라인먼트 처리기구 및 그것을 사용한 반도체 처리장치 KR100581418B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10857998A JP3661138B2 (ja) 1998-04-04 1998-04-04 アライメント高速処理機構
JP108579 1998-04-04
PCT/JP1999/001766 WO1999052143A1 (fr) 1998-04-04 1999-04-02 Mecanisme d'alignement et dispositif de traitement de semi-conducteurs utilisant ce mecanisme

Publications (2)

Publication Number Publication Date
KR20010042421A KR20010042421A (ko) 2001-05-25
KR100581418B1 true KR100581418B1 (ko) 2006-05-17

Family

ID=14488401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007011002A KR100581418B1 (ko) 1998-04-04 1999-04-02 얼라인먼트 처리기구 및 그것을 사용한 반도체 처리장치

Country Status (6)

Country Link
US (1) US6702865B1 (ko)
EP (1) EP1079429B1 (ko)
JP (1) JP3661138B2 (ko)
KR (1) KR100581418B1 (ko)
DE (1) DE69934978T8 (ko)
WO (1) WO1999052143A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200019030A (ko) * 2018-08-13 2020-02-21 세메스 주식회사 기판처리장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259907B2 (ja) * 2000-09-01 2013-08-07 クロッシング オートメーション インコーポレイテッド 加工ツール、加工物を位置合わせする方法、及び加工物を次々に加工する方法
JP4820006B2 (ja) * 2001-01-12 2011-11-24 東京エレクトロン株式会社 被処理体の搬送システム及び被処理体の搬送方法
JP4820007B2 (ja) * 2001-01-12 2011-11-24 東京エレクトロン株式会社 被処理体の搬送方法
JP4820008B2 (ja) * 2001-01-12 2011-11-24 東京エレクトロン株式会社 被処理体の搬送システム及び被処理体の搬送方法
JP2003037146A (ja) * 2001-07-24 2003-02-07 Asm Japan Kk バッファ機構を有する半導体製造装置及び方法
US6778258B2 (en) * 2001-10-19 2004-08-17 Asml Holding N.V. Wafer handling system for use in lithography patterning
JP4121413B2 (ja) * 2003-03-31 2008-07-23 株式会社神戸製鋼所 板状被処理品の高圧処理装置
DE10348821B3 (de) * 2003-10-13 2004-12-16 HAP Handhabungs-, Automatisierungs- und Präzisionstechnik GmbH Vorrichtung zum Transportieren und Ausrichten von scheibenförmigen Elementen
AU2003289405A1 (en) * 2003-12-17 2005-07-05 Nokia Corporation Automatic focusing device
JP4523513B2 (ja) * 2005-08-05 2010-08-11 東京エレクトロン株式会社 基板受け渡し装置、基板受け渡し方法及び記憶媒体
US7828504B2 (en) * 2006-05-12 2010-11-09 Axcellis Technologies, Inc. Combination load lock for handling workpieces
WO2010046975A1 (ja) * 2008-10-22 2010-04-29 川崎重工業株式会社 プリアライナー装置
WO2011017060A2 (en) 2009-08-07 2011-02-10 Applied Materials, Inc. Dual temperature heater
CN102918640B (zh) * 2010-05-27 2015-11-25 松下知识产权经营株式会社 等离子体处理装置
KR101534647B1 (ko) * 2013-12-13 2015-07-09 주식회사 에스에프에이 기판 이송 장치
CN104409406B (zh) * 2014-12-05 2018-02-06 无锡先导智能装备股份有限公司 一种焊带搬运装置
EP3082155B1 (en) * 2015-04-14 2023-08-30 Ebara Corporation Substrate processing apparatus and substrate processing method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110249A (en) * 1986-10-23 1992-05-05 Innotec Group, Inc. Transport system for inline vacuum processing
US5202716A (en) * 1988-02-12 1993-04-13 Tokyo Electron Limited Resist process system
JP2628335B2 (ja) 1988-03-31 1997-07-09 テル・バリアン株式会社 マルチチャンバ型ｃｖｄ装置
JP2931820B2 (ja) * 1991-11-05 1999-08-09 東京エレクトロン株式会社 板状体の処理装置及び搬送装置
JPH05166917A (ja) * 1991-12-18 1993-07-02 Kawasaki Steel Corp バッファ・カセット
JP3130630B2 (ja) * 1992-02-13 2001-01-31 東京エレクトロン株式会社 処理装置
JPH06105744B2 (ja) * 1993-01-20 1994-12-21 東京エレクトロン株式会社 ウエハ移載装置及びプローブ装置
KR100261532B1 (ko) * 1993-03-14 2000-07-15 야마시타 히데나리 피처리체 반송장치를 가지는 멀티챔버 시스템
US5643366A (en) * 1994-01-31 1997-07-01 Applied Materials, Inc. Wafer handling within a vacuum chamber using vacuum
JPH07297258A (ja) * 1994-04-26 1995-11-10 Tokyo Electron Ltd 板状体の搬送装置
JP3350234B2 (ja) * 1994-06-06 2002-11-25 東京エレクトロン株式会社 被処理体のバッファ装置、これを用いた処理装置及びその搬送方法
JPH08306767A (ja) * 1995-05-09 1996-11-22 Nikon Corp 基板の位置決め装置
JPH0940112A (ja) * 1995-07-26 1997-02-10 Metsukusu:Kk 薄型基板搬送装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200019030A (ko) * 2018-08-13 2020-02-21 세메스 주식회사 기판처리장치
KR102193865B1 (ko) 2018-08-13 2020-12-22 세메스 주식회사 기판처리장치

Also Published As

Publication number Publication date
EP1079429A4 (en) 2005-06-29
KR20010042421A (ko) 2001-05-25
EP1079429A1 (en) 2001-02-28
US6702865B1 (en) 2004-03-09
EP1079429B1 (en) 2007-01-24
DE69934978T8 (de) 2007-09-06
DE69934978D1 (de) 2007-03-15
JP3661138B2 (ja) 2005-06-15
WO1999052143A1 (fr) 1999-10-14
DE69934978T2 (de) 2007-05-24
JPH11288988A (ja) 1999-10-19

Similar Documents

Publication Publication Date Title
KR100581418B1 (ko) 얼라인먼트 처리기구 및 그것을 사용한 반도체 처리장치
KR102157427B1 (ko) 기판 반송 로봇 및 기판 처리 시스템
US8757180B2 (en) Substrate processing apparatus
KR100473929B1 (ko) 피처리기판 반송장치 및 반송방법
JP4180787B2 (ja) 基板処理装置および基板処理方法
KR20020019414A (ko) 기판 처리 장치 및 기판 처리 장치를 이용한 반도체디바이스 제조 방법
JP5189370B2 (ja) 基板交換装置及び基板処理装置並びに基板検査装置
JPH02197143A (ja) 搬送装置
KR20100119718A (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
KR100428781B1 (ko) 웨이퍼 이송 장치 및 그 이송 방법
JP2000294616A (ja) 仮置台付位置合わせ機構及びポリッシング装置
KR19980024544A (ko) 반송 장치 및 이것을 이용한 종형 열처리 시스템
JPH06140492A (ja) クラスタ装置
KR100274308B1 (ko) 멀티 챔버 처리시스템
JP3912478B2 (ja) 基板搬送装置
JP2743274B2 (ja) 基板処理装置および基板搬送装置
JP2945837B2 (ja) 板状体の搬送機構および搬送方法
JPH11233590A (ja) 基板処理装置
JP3205525B2 (ja) 基板の取出装置，搬入装置及び取出搬入装置
JP3205537B2 (ja) 基板の検知装置
KR100572318B1 (ko) 반도체 기판을 컨테이너로부터 언로딩하는 이송장치
JPH08255824A (ja) 処理装置
JPH03248418A (ja) 縦型熱処理装置
KR20060109183A (ko) 웨이퍼 정렬 장치를 갖는 카세트 이송 컨베이어
JPH05206251A (ja) オリエンテイションフラット位置合わせ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090424

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee