KR100564057B1

KR100564057B1 - 엔코딩시스템및방법,디코딩시스템및방법,엔코딩데이타기록장치및방법과,엔코딩데이타전송장치및방법

Info

Publication number: KR100564057B1
Application number: KR1019950040903A
Authority: KR
Inventors: 에이사부로 이타쿠라; 호진즈 폴
Original assignee: 소니 가부시끼 가이샤
Priority date: 1994-11-09
Filing date: 1995-11-09
Publication date: 2007-03-21
Also published as: DE69534259D1; EP0712250A2; EP0712250A3; EP0712250B1; DE69534259T2; US5901149A; KR960020010A

Abstract

본 발명은, 구성을 복잡하게 하지 않고, 네트워크상에 있어서 발생하는 지연 흔들림을 흡수할 수 있게 하는 것이다.

더욱이, 본 발명은 구성을 복잡하게 하지 않고, 패킷의 도착 간격의 변화와 지연 흔들림이 합성된 변화를 흡수할 수 있게 하는 것이다.

본 발명의 데이타 처리 장치는, 전송 데이타에 포함되는 시각 정보[예컨대, 타임 스탬프(PCR)]를 추출하는 추출 수단[예컨대, 제 1 도의 타임 스탬프 추출 회로(11)]과, 추출 수단으로 추출한 시각 정보에 근거하여, 전송 데이타를 처리할 기준이 되는 시스템 클럭을 생성하는 시스템 클럭 생성 수단[예컨대, 제 1 도의 PLL 회로(12)]과, 추출 수단으로 공급되는 상기 전송 데이타를 기억하는 기억 수단[예컨대, 제 2 도의 버퍼 메모리(41)]과, 기억 수단에서의 전송 데이타 기억량을 검출하는 검출 수단[예컨대, 제 2 도의 카운터(43)]과, 검출 수단의 검출 결과에 대응하여, 기억량이 미리 설정된 소정의 기준값보다 클 때, 기억 수단으로부터의 전송데이타 판독 레이트(rate)가 커지고, 기억량이 미리 설정된 소정의 기준값보다 작을 때, 기억 수단으로부터의 전송 데이타 판독 레이트가 적어지도록, 전송 데이타의 기억 수단으로부터의 판독 레이트를 제어하는 판독 제어 수단[예컨대, 제 2 도의 버퍼 제어 수단(55)]을 구비한다.

Description

엔코딩 시스템 및 방법, 디코딩 시스템 및 방법, 엔코딩 데이타 기록 장치 및 방법과, 엔코딩 데이타 전송 장치 및 방법

본 발명은 오디오 데이타나 비디오 데이타를 디지탈화하고, 예컨대 MPEG(Moving Picture Experts Group) 방식에 따라 이들 데이타를 패킷화하고, 소정의 네트워크를 통해 전송하고, 수신측에서 이를 수신하는 경우 등에 이용하기에 적합한 엔코딩 시스템 및 엔코딩 방법, 디코딩 시스템 및 디코딩 방법, 엔코딩 데이타 기록 장치 및 엔코딩 데이타 기록 방법, 엔코딩 데이타 전송 장치, 엔코딩 데이타 전송 방법 및 기록 매체에 관한 것이다.

종래 기술

제 15 도는 종래의 데이타 전송 시스템의 구성예를 도시한다.

엔코더(1)는, 전송해야 할 데이타, 예컨대 비디오 신호 및 오디오 신호를 MFEG-2 방식에 따라 엔코딩하고, 시스템 엔코더(2)에 입력한다. 시스템 엔코더(2)는, 입력된 비디오 신호와 오디오 신호를 패킷화함과 함께, 타임 스탬프를 부가하고, 네트워크(3)상에 전송한다. 이 네트워크(3)는, 예컨대 ATM(Asynchronous Transfer Mode: 비동기 전송 모드) 네트워크로 되고, 통계 다중 처리가 행해진다. 즉, 소정의 패킷 데이타를 송출할 때, 다른 패킷을 버퍼 메모리에 유지해둔다. 그리고, 소정의 패킷 전송이 완료했을 때, 다른 패킷(셀)을 버퍼 메모리로부터 판독하고, 전송하는 처리를, 네트워크(3)를 구성하는 다수의 노드상에서 실행한다.

네트워크(3)를 통해 전송된 데이타는 시스템 디코더(4)에 입력된다. 시스템 디코더(4)는, 예컨대 제 16 도에 도시하는 바와 같이, 타임 스탬프 추출 회로(11), PLL 회로(12) 및 시스템 디코딩부(13)에 의해 구성되어 있다. 시스템 디코딩부(13)는, 입력된 패킷화되어 있는 오디오 데이타와 비디오 데이타의 패킷화를 해제하고, 그 결과 얻어진 오디오 스트림 및 비디오 스트림을 디코더(5)에 출력한다.

한편, 타임 스탬프 추출 회로(11)는 입력된 데이타 중에 포함되는 타임 스탬프를 추출하고, PLL 회로(12)에 출력한다. PLL 회로(12)는 입력된 타임 스탬프를 이용하여 시스템 클럭을 생성하고, 디코더(5)에 출력한다. MPEG-2 방식의 경우에, 이 시스템 클럭의 주파수는 27㎒로 되어 있다.

디코더(5)는 시스템 디코딩부(13)로부터 공급된 오디오 데이타와 비디오 데이타의 스트림을, PLL 회로(12)로부터 공급된 시스템 클럭을 기초하여 디코딩한다.

PLL 회로(12)는, 예컨대 제 17 도에 도시하는 바와 같이 구성되어 있다. 감산기(21)에는 타임 스탬프 추출 회로(11)에 의해 추출된 타임 스탬프가 입력된다. 이 타임 스탬프는, MPEG-2 방식의 트랜스포트 스트림에 있어서 PCR(Program Clock Reference)로 되어 있다. 이 트랜스포트 스트림은, 188 바이트의 고정 패킷으로 되고, 고정 속도의 스트림으로서 전송된다. PCR은, 적어도 0.1초 이내의 간격으로 전송된다. 전송되는 경우에 있어서는 패킷의 헤더에 배치된다.

이 PCR은 엔코더(1)에서 엔코딩 타이밍을, 시스템 엔코더(2)에서의 시스템 클럭의 카운트 값으로 나타내고 있다. 감산기(21)는, 이 PCR과, 카운터(24)의 시스템 클럭[시스템 디코더(4)에서의 시스템 클럭]의 카운트 값과의 차를 연산한다. 감산기(21)의 출력은 저역 통과 필터(LPF)(22)에 입력되고, 평활된 후, D/A(Digital/Analog) 변환기 겸 VCO(전압 제어 발진기)(23)에 입력된다. D/A 변환기 겸 VCO(23)는, 저역 통과 필터(22)로부터 입력된 디지탈 신호를 아날로그 신호로 변환하고, 그 아날로그 신호를 제어 전압으로 하여, 그 제어 전압에 대응하는 주파수의 시스템 클럭을 발생한다.

이 시스템 클럭은 디코더(5)로 공급됨과 함께 카운터(24)에 입력되고, 카운트된다. 그리고, 카운터(24)의 카운트 값이 그 시점에서의 시스템 클럭 주파수와 위상을 나타내는 신호로서 감산기(21)에 공급된다.

이와 같이, 송신측에서 엔코딩한 데이타를, 네트워크(3)를 통해 수신측에 전송하고, 수신측에서 디코딩하는 경우, 타임 스탬프가 디코더측에 같은 간격으로 정확히 도착하면, 디코더측에서 시스템 클럭을, 엔코더 측에서의 시스템 출력에 동기시키는 것은 용이하다.

그러나, 실제로는, 네트워크(3)상에 있어서, 지연 흔들림이 발생한다. 즉, 네트워크(3)는 패킷마다 데이타를 통계 다중 처리하는 것이지만, 소정의 패킷과 다른 패킷을 하나의 전송로 상에 전송하는데는, 한쪽의 패킷을 전송하고 있을 때, 다른 쪽의 패킷을 버퍼 메모리내에 기억하고, 대기시켜둘 필요가 있다. 그리고, 한쪽의 패킷 전송이 완료했을 때, 버퍼 메모리내에 대기시킨 다른 쪽의 패킷을 전송하는 처리를 실행한다. 이러한 처리가 네트워크(3)내에서의 다수의 노드(ATM 스위치)상에서 행해지기 때문에, 전송되는 패킷(ATM 셀)은 랜덤한 지연 흔들림을 갖게 된다.

이 지연 흔들림을 방치해두면, 디코더측에 있어서 정확한 디코딩을 행하기가 곤란해진다.

여기에서, 이 랜덤한 지연 흔들림을 해소하기 위해서, 예컨대 타임 스탬프를, 지연 흔들림을 고려한 값으로 바꿔 쓰는 것을 생각할 수 있다. 그러나, 그와 같이 하면, 네트워크(3)의 구성이 복잡해진다.

또한, 네트워크(3)에서의 랜덤한 지연 흔들림을 PLL 회로(12)에 의해 흡수하는 것도 생각할 수 있다. 그러나, 이 지연 흔들림은 상당히 크기 때문에, PLL 회로(12)에서 이것을 흡수하기 위해서는, PLL 회로(12)가 동기를 흡수하는데 긴 시간을 필요로 하던가, 혹은 복잡한 회로 구성이 되지 않을 수 없다.

또한, 엔코더(1)에 있어서는 가변 비트 레이트로 엔코딩 처리가 행해진다. 그 결과, 복잡한 화면의 경우에는 데이타 량이 많아지고, 간단한 화상의 경우에는 데이타 량이 적어진다.

이에 대해서, 트랜스포트 스트림에 있어서, 그 패킷의 길이가 188 바이트의 일정 값으로 되어 있기 때문에, 결국 데이타 량이 많을 경우에는 패킷의 도착 간격이 짧아지고, 데이타 량이 적을 경우에는 패킷의 도착 간격이 길어지게 된다. 즉, 엔코더(1)의 발생 부호량에 대응하여, 패킷을 전송할 때의 데이타 레이트가 변화하게 된다.

이러한 도착 간격의 변화와 지연 흔들림을 그대로 유지하고 있을 경우도, 디코더측에 있어서 정확한 디코딩을 행하기가 곤란해진다.

더욱이, 시스템 디코더(2)가 출력하는 데이타를, 직접 전송하는 경우가 아니고, 예컨대 기록 매체에, 일단 기록하고 전송하는 경우에 있어서도, 전술한 바와 같은 문제가 발생한다.

발명의 개요

본 발명은 이러한 상태를 감안하여 이루어진 것이며, 구성을 복잡하게 하지않고, 네트워크상에 있어서 발생하는 지연 흔들림을 흡수할 수 있게 하는 것이다.

본 발명의 디코딩 시스템 및 디코딩 방법에 의하면, 데이타의 기억량에 대응하여, 그 기억된 데이타의 판독 레이트를 제어하게 하였으므로, 전송로 상에서의 지연 흔들림을 흡수하는 것이 가능해진다.

청구항 11에 기재된 엔코딩 시스템 및 청구항 16에 기재된 엔코딩 방법에 의하면, 데이타를 패킷화하여 전송함과 함께, 패킷의 간격도 데이타와 함께 전송하게 하였으므로, 가변 비트 레이트로 데이타가 전송되고, 또한 네트워크상에 있어서 지연 흔들림이 발생하였다고 하더라도, 데이타를 정확히 디코딩하는 것이 가능한 엔코딩 시스템 또는 엔코딩 방법을 실현하는 것이 가능해진다.

청구항 12에 기재된 디코딩 시스템 및 청구항 17에 기재된 디코딩 방법에 의하면, 전송되는 패킷의 간격 데이타에 대응하여, 패킷의 지연량을 적절히 제어하게 하였으므로, 가변 비트 레이트의 경우에 있어서도, 네트워크상에서의 데이타의 지연 흔들림에 구애되지 않고, 정확하게 데이타를 판독하는 것이 가능해진다.

청구항 18에 기재된 엔코딩 시스템 및 청구항 19에 기재된 엔코딩 방법에 의하면, 데이타가 가변 비트 레이트로 엔코딩되고, 엔코딩한 데이타가 타임 스탬프를 부가시켜 패킷화되는 한편, 소정의 구간마다, 패킷을 전송할 때의 데이타 레이트가 설정되고, 데이타 레이트에 대응하여, 패킷의 전송 간격이 연산된다. 그리고, 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께, 패킷화한 데이타가, 연산된 전송 간격으로 전송된다. 따라서, 네트워크상에 있어서 지연 흔들림이 발생하였다고 하더라도, 데이타를 정확히 디코딩하는 것이 가능해진다.

청구항 20에 기재된 엔코딩 데이타 기록 장치 및 청구항 21에 기재된 엔코딩 데이타 기록 방법에 의하면, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것과, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타가 기억되고, 그후, 적절히 판독되어, 기록 매체에 기록된다. 따라서, 데이타를 효율 좋게 기록할 수 있다.

청구항 22에 기재된 엔코딩 데이타 전송 장치 및 청구항 23에 기재된 엔코딩 데이타 전송 방법에 의하면, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께 기록되어 있는 기록 매체로부터, 데이타가 판독되고, 그 데이타로부터 데이타 레이트 데이타가 검출된다. 그리고, 그 데이타 레이트 데이타에 대응하여, 패킷의 전송 간격이 연산되고, 데이타 레이트 데이타와 함께, 패킷이, 연산된 전송 간격으로 전송된다. 따라서, 네트워크상에서 지연 흔들림이 발생하였다고 하더라도, 데이타를 정확히 디코딩하는 것이 가능해진다.

본 발명에 따른 기록 매체에 의하면, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께 기록되어 있으므로, 예컨대, 이 기록 매체로부터 판독된 데이타를, 네트워크를 통해 전송한 경우에, 그 네트워크상에 있어서 지연 흔들림이 발생하였다고 하더라도, 그 데이타를 정확히 디코딩 하는 것이 가능해진다.

상술 및 부가적인 목적들 각각은, 엔코딩 시스템 및 엔코딩 방법, 디코딩 시스템 및 디코딩 방법, 엔코딩 데이타 기록 장치 및 엔코딩 데이타 기록 방법, 엔코딩 데이타 전송 장치 및 엔코딩 데이타 전송 방법, 그리고 기록 매체를 제공함으로써 달성된다.

본 발명의 데이타 처리 장치는, 전송 데이타에 포함되는 시각 정보(예컨대, 타임 스탬프 PCR)를 추출하는 추출 수단[예컨대, 제 1 도의 타임 스탬프 추출 회로(11)]과, 추출 수단에 의해 추출한 시각 정보에 근거하여, 전송 데이타를 처리할 기준이 되는 시스템 클럭을 생성하는 시스템 클럭 생성 수단[예컨대, 제 1 도의 PLL 회로(12)]과, 추출 수단에 공급되는 전송 데이타를 기억하는 기억 수단[예컨대, 제 2 도의 버퍼 메모리(41)]과, 기억 수단에서의 전송 데이타 기억량을 검출하는 검출 수단[예컨대, 제 2 도의 카운터(43)]과, 검출 수단의 검출 결과에 대응하여, 기억량이 미리 설정된 소정의 기준값보다 클 때, 기억 수단으로부터의 전송 데이타 판독 레이트가 커지고, 기억량이 미리 설정된 소정의 기준값보다 작을 때, 기억 수단으로부터의 전송 데이타 판독 레이트가 적어지도록, 전송 데이타의 기억 수단으로부터의 판독 레이트를 제어하는 판독 제어 수단[예컨대, 제 2 도의 버퍼 제어 수단(55)]을 구비하는 것을 특징으로 한다.

시각 정보는 타임 스탬프일 수 있다.

검출 수단은, 기억 수단에 기억되어 있는 전송 데이타 단위의 수를 계수하는 계수 수단[예컨대, 제 2 도의 카운터(43)]을 설치할 수 있다. 이 경우, 그 단위는 패킷일 수 있다.

계수 수단은, 패킷이 기억되었을 때에 계수값을 증가시키고, 패킷이 판독되었을 때에 계수값을 감소시키게 할 수 있다.

계수 수단의 계수값을 샘플링하는 타이밍 신호를 발생하는 타이밍 신호 발생수단[예컨대, 제 2 도의 타이밍 신호 발생 회로(46)]과, 타이밍 신호 발생 수단이 타이밍 신호를 발생했을 때, 소정의 기준값과 계수 수단의 계수값을 비교하는 비교수단[예컨대, 제 2 도의 비교기(44)]과, 비교 수단이 비교하는 기준값을 발생하는 기준값 발생 수단[예컨대, 제 2 도의 참조 레벨 발생기(45)]을 더 설치할 수 있다.

타이밍 신호 발생 수단은, 소정의 계수 클럭을 계수하는 카운터[예컨대, 제 2 도의 카운터(47)]와, 카운터의 계수값과 소정의 기준 카운트값을 비교하는 비교기[예컨대, 제 2 도의 비교기(48)]와, 기준 카운트값을 발생하는 기준 카운트값 발생 수단[예컨대, 제 2 도의 샘플 시간 발생기(49)]으로 구성될 수 있다.

판독 제어 수단은, 기억 수단에 기억되어 있는 전송 데이타의 판독 레이트를 설정하는 설정 수단[예컨대, 제 2 도의 출력 레이트 설정 회로(52)]와, 비교 수단의 출력을, 전송 데이타의 판독 레이트로 변환하여, 설정 수단에 출력하는 변환 수단[예컨대, 제 2 도의 변환 회로(51)]을 설치할 수 있다.

설정 수단은, 소정의 계수 클럭을 카운트하는 카운터[예컨대, 제 2 도의 카운터(54)]와, 변환 수단의 출력에 대응하여 소정의 판독 레이트를 설정하는 판독 레이트 설정 회로[예컨대 제 2 도의 출력 레이트 설정 회로(52)]와, 카운터의 카운트값과 판독 레이트 설정 회로의 출력을 비교하는 비교기[예컨대 제 2 도의 비교기(53)]를 설치할 수 있다.

본 발명의 데이타 처리 방법은, 패킷을 단위로 하여 전송되는 전송 데이타에 포함되는 타임 스탬프를 기초로 시스템 클럭을 생성하고, 시스템 클럭을 기준으로하여 전송 데이타를 디코딩하는 데이타 처리 방법에 있어서, 타임 스탬프를 추출하기 전에, 전송 데이타를 버퍼 메모리[예컨대, 제 2 도의 버퍼 메모리(41)]에 기억하고, 버퍼 메모리에 기억된 전송 데이타의 패킷 기억량을 검출하고, 기억량이 미리 설정된 소정의 기준값보다 클 때, 버퍼 메모리로부터의 전송 데이타의 판독 레이트를 크게 하고, 기억량이 미리 설정된 소정의 기준값보다 작을 때, 버퍼 메모리로부터의 전송 데이타의 판독 레이트를 작게 하는 것을 특징으로 한다.

본 발명의 데이타 처리 장치 및 처리 방법에 있어서는, 버퍼 메모리(41)에, 패킷 단위로 전송되는 전송 데이타가 기억된다. 그리고, 버퍼 메모리(41)에 기억되는 패킷의 수가 기준값보다 클 때, 판독 레이트가 크게 설정되고, 기준값보다 낮을 때, 판독 레이트는 작은 값으로 설정된다. 따라서, 네트워크를 통해 전송되는 데이타를 정확히 처리하는 것이 가능해진다.

본 발명의 청구항 11에 기재된 엔코딩 시스템은, 데이타를 가변 비트 레이트로 엔코딩하는 엔코딩 수단과, 데이터에 부가하는 타임 스탬프를 발생하는 발생 수단과, 엔코딩된 데이타를, 타임 스탬프를 부가하여 패킷화하는 패킷화 수단과, 패킷화 수단에 의해 패킷화된 패킷의 간격을 연산하는 연산 수단과, 패킷화 수단에 의해 패킷화된 패킷을 전송함과 함께, 패킷의 전송이 행해지기 전에, 연산 수단에 의해 연산된 간격에 대응하는 간격 데이타를 전송하는 전송 수단을 구비하는 것을 특징으로 한다.

청구항 12에 기재된 디코딩 시스템은, 패킷을 단위로 하여 전송되는 가변 비트 레이트의 데이타를 기억하는 기억 수단과, 데이터를 수신하기 전에, 데이타와 함께 전송되는 패킷의 간격에 대응하는 간격 데이타를 검출하는 간격 데이타 검출 수단과, 간격 데이타 검출 수단의 검출 결과에 대응하여, 패킷이 기억 수단에 기억된 후, 판독되기까지의 지연 시간을 제어하는 지연 시간 제어 수단을 구비하는 것을 특징으로 한다.

기억 수단에는, 복수의 패킷을 기억하는 제 1 기억 수단과, 제 1 기억 수단으로부터 판독된 한 개의 패킷을 기억하는 제 2 기억 수단을 설치하고, 지연 시간 제어 수단에는, 제 1 기억 수단의 지연 시간과 제 2 기억 수단의 지연 시간의 합계 시간이 미리 설정된 소정의 시간으로 되도록, 제 1 기억 수단과 제 2 기억 수단을 제어할 수 있다. 또한, 기억 수단에 기억되어 있는 패킷의 량을 검출하는 기억량 검출 수단과, 기억량 검출 수단의 검출 결과에 대응하여, 기억 수단으로부터 패킷을 판독하고, 출력하는 출력 레이트를 제어하는 출력 레이트 제어 수단을 더 설치할 수 있다.

청구항 16에 기재된 엔코딩 방법은, 데이타를 가변 비트 레이트로 엔코딩하고, 엔코딩한 엔코딩 데이타를 타임 스탬프를 부가하여 패킷화하며, 엔코딩 데이타를 패킷화한 패킷의 간격을 연산하고, 패킷화된 패킷을 전송함과 함께, 패킷의 전송이 행해지기 전에, 연산된 그 간격에 대응하는 간격 데이타를, 패킷과 함께 전송하는 것을 특징으로 한다.

청구항 17에 기재된 디코딩 방법은, 패킷을 단위로 하여 전송되는 가변 비트 레이트의 데이타를, 패킷을 수신하기 전에 메모리에 기억함과 함께, 그 데이타로부터 패킷의 간격에 대응하는 간격 데이타를 추출하고, 추출한 간격 데이타에 대응하여, 메모리에 기억한 데이타를 판독하며, 출력하는 출력 레이트를 제어하고, 메모리로부터 출력된 데이타에서 타임 스탬프를 추출하며, 추출된 타임 스탬프를 이용하여 시스템 클럭을 생성하고, 생성된 시스템 클럭을 이용하여 메모리로부터 출력된 데이타를 디코딩하는 것을 특징으로 한다.

청구항 18에 기재된 엔코딩 시스템은, 데이타를 가변 비트 레이트로 엔코딩하는 엔코딩 수단과, 엔코딩된 데이타를 타임 스탬프를 부가하여 패킷으로 하는 패킷화 수단과, 소정의 구간마다, 패킷을 전송할 때의 데이타 레이트를 설정하는 설정 수단과, 데이타 레이트에 대응하여 패킷의 전송 간격을 연산하는 연산 수단과, 패킷을 전송하기 전에 데이타 레이트에 대응하는 데이타 레이트 데이타를 전송함과 함께, 패킷을 연산 수단에 의해 연산된 전송 간격으로 전송하는 전송 수단을 구비하는 것을 특징으로 한다.

청구항 19에 기재된 엔코딩 방법은, 데이타를 가변 비트 레이트로 엔코딩하고, 엔코딩한 데이타를, 타임 스탬프를 부가하여 패킷으로 하는 한편, 소정의 구간마다, 패킷을 전송할 때의 데이타 레이트를 설정하고, 데이타 레이트에 대응하며, 패킷의 전송 간격을 연산하고, 패킷을 전송하기 전에 데이타 레이트에 대응하는 데이타 레이트 데이타를 전송함과 함께, 패킷을, 연산한 전송 간격으로 전송하는 것을 특징으로 한다.

청구항 20에 기재된 엔코딩 데이타 기록 장치는, 입력된, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를 타임 스탬프를 부가하여 패킷으로 한 것과, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타를 기억하는 기억수단과, 기억 수단에 기억된 데이타를 판독하고, 패킷을 전송하기 전에, 데이타 레이트 데이터를 전송 가능하게 하도록, 기록 매체에 기록하는 기록 수단을 구비하는 것을 특징으로 한다.

청구항 21에 기재된 엔코딩 데이타 기록 방법은, 입력된, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를 타임 스탬프를 부가하여 패킷으로 한 것과, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타를 기억하고, 기억된 데이타를 판독하고, 패킷을 전송하기 전에, 데이타 레이트 데이타를 전송 가능하게 하도록, 기록 매체에 기록하는 것을 특징으로 한다.

청구항 22에 기재된 엔코딩 데이타 전송 장치는, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께 기록되어 있는 기록매체로부터 데이타를 판독하는 판독 수단과, 데이타로부터 데이타 레이트 데이타를 검출하는 검출 수단과, 데이타 레이트 데이타에 대응하여, 패킷의 전송 간격을 연산하는 연산 수단과, 패킷을 전송하기 전에, 데이타 레이트 데이타를 전송함과 함께, 패킷을, 연산 수단에 의해 연산된 전송 간격으로 전송하는 전송 수단을 구비하는 것을 특징으로 한다.

청구항 23에 기재된 엔코딩 데이타 전송 방법은, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께 기록되어 있는 기록매체로부터 데이타를 판독하고, 데이타로부터 데이타 레이트 데이타를 검출하며, 데이타 레이트 데이타에 대응하여, 패킷의 전송 간격을 연산하고, 패킷을 전송하기 전에, 데이타 레이트 데이타를 전송함과 함께, 패킷을, 연산 수단에 의해 연산된 전송 간격으로 전송하는 것을 특징으로 한다.

기록 매체는, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께 기록되어 있는 것을 특징으로 한다.

본 발명의 청구항 11에 기재된 엔코딩 시스템에 있어서는, 엔코딩 수단은, 데이타를 가변 비트 레이트로 엔코딩하고, 발생 수단은 데이타에 부가하는 타임 스탬프를 발생하며, 패킷화 수단은, 엔코딩된 데이타를 타임 스탬프를 부가하여 패킷화하게 되어 있다. 또한, 연산 수단은, 패킷화 수단에 의해 패킷화된 패킷의 간격을 연산하고, 전송 수단은, 패킷화 수단에 의해 패킷화된 패킷을 전송함과 함께, 패킷의 전송이 행해지기 전에, 연산 수단에 의해 연산된 간격에 대응하는 간격 데이타를 전송하게 되어 있다.

청구항 12에 기재된 디코딩 시스템에 있어서는, 기억 수단은, 패킷을 단위로 하여 전송되는 가변 비트 레이트의 데이타를 기억하고, 간격 데이타 검출 수단은, 데이타를 수신하기 전에, 데이타와 함께 전송되는 패킷의 간격에 대응하는 간격 데이타를 검출하게 되어 있다. 그리고, 지연 시간 제어 수단은, 간격 데이타 검출 수단의 검출 결과에 대응하여, 패킷이 기억 수단에 기억된 후, 판독되기까지의 지연 시간을 제어하는 지연 시간 제어 수단을 제어하게 되어 있다.

청구항 16에 기재된 엔코딩 방법에 있어서는, 데이타가 가변 비트 레이트로 엔코딩되고, 엔코딩한 엔코딩 데이타가 타임 스탬프를 부가하여 패킷화되게 되어 있다. 또한, 엔코딩 데이타를 패킷화한 패킷의 간격이 연산되고, 패킷화된 패킷을 전송함과 함께, 패킷의 전송이 행해지기 전에, 연산된 그 간격에 대응하는 간격 데이타가 패킷과 함께 전송되게 되어 있다.

청구항 17에 기재된 디코딩 방법에 있어서는, 패킷을 단위로 하여 전송되는 가변 비트 레이트의 데이타를, 패킷을 수신하기 전에 메모리에 기억되고, 그 데이타로부터 패킷의 간격에 대응하는 간격 데이타를 추출되게 되어 있다. 또한, 추출한 간격 데이타에 대응하여 메모리에 기억한 데이타를 판독하며, 출력하는 출력 레이트가 제어되고, 메모리로부터 출력된 데이타에서 타임 스탬프가 추출되게 되어 있다. 추출된 타임 스탬프를 이용하여 시스템 클럭을 생성하고, 생성된 시스템 클럭을 이용하여 메모리로부터 출력된 데이타가 디코딩되게 되어 있다.

청구항 18에 기재된 엔코딩 시스템에 있어서는, 엔코딩 수단은, 데이타를 가변 비트 레이트로 엔코딩하고, 패킷화 수단은 엔코딩된 데이타를 타임 스탬프를 부가하여 패킷으로 하게 되어 있다. 또한, 설정 수단은, 소정의 구간마다, 패킷을 전송할 때의 데이타 레이트를 설정하고, 연산 수단은, 데이타 레이트에 대응하여, 패킷의 전송 간격을 연산하게 되어 있다. 그리고, 전송 수단은, 패킷을 전송하기 전에, 데이타 레이트에 대응하는 데이타 레이트 데이타를 전송함과 함께, 패킷을, 연산 수단에 의해 연산된 전송 간격으로 전송하게 되어 있다.

청구항 19에 기재된 엔코딩 방법에 있어서는, 데이타가 가변 비트 레이트로 엔코딩되고, 엔코딩한 데이타가, 타임 스탬프를 부가시켜 패킷으로 되는 한편, 소정의 구간마다, 패킷을 전송할 때의 데이타 레이트가 설정되며, 데이타 레이트에 대응하며, 패킷의 전송 간격이 연산되게 되어 있다. 그리고, 패킷을 전송하기 전에, 데이타 레이트에 대응하는 데이타 레이트 데이타를 전송함과 함께, 패킷이, 연산된 전송 간격으로 전송되게 되어 있다.

청구항 20에 기재된 엔코딩 데이타 기록 장치에 있어서는, 기억 수단은, 입력된, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것과, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타를 기억하고, 기록 수단이, 기억 수단에 기억된 데이타를 판독하며, 패킷을 전송하기 전에, 데이타 레이트 데이타를 전송 가능하게 하도록 기록 매체에 기록되게 되어 있다.

청구항 21에 기재된 엔코딩 데이타 기록 방법에 있어서는, 입력된, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것과, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타가 기억되고, 기억된 데이타가 판독되고, 패킷을 전송하기 전에, 데이타 레이트 데이타를 전송 가능하게 하도록, 기록 매체에 기록되게 되어 있다.

청구항 22에 기재된 엔코딩 데이타 전송 장치에 있어서는, 판독 수단은, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께 기록되어 있는 기록 매체로부터 데이타를 판독하고, 검출 수단은, 데이타로부터 데이타 레이트 데이타를 검출하게 되어 있다. 또한, 연산 수단은, 데이타 레이트 데이타에 대응하여, 패킷의 전송 간격을 연산하고, 전송 수단은, 패킷을 전송하기 전에, 데이타 레이트 데이타를 전송함과 함께, 패킷을, 연산 수단에 의해 연산된 전송 간격으로 전송하게 되어 있다.

청구항 23에 기재된 엔코딩 데이타 전송 방법에 있어서는, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께 기록되어 있는 기록 매체로부터 데이타가 판독되고, 데이타로부터 데이타 레이트 데이타가 검출되게 되어 있다. 또한, 데이타 레이트 데이타에 대응하여, 패킷의 전송 간격이 연산되고, 패킷을 전송하기 전에, 데이타 레이트 데이타를 전송함과 함께, 패킷이 연산 수단에 의해 연산된 전송 간격으로 전송하게 되어 있다.

본 발명에 따른 기록 매체에 있어서는, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께 기록되어 있다.

본 발명의 상술 및 다른 목적들, 특징들 및 이점들은, 몇 가지 관점에서 동일 또는 유사한 부분들에 같은 참고 번호가 사용되어 있는 첨부 도면을 참고하면, 양호한 실시예의 상세한 설명으로 분명해진다.

발명의 상세한 설명

본 발명에 있어서도 제 15 도에 도시하는 바와 같이 엔코더(1)에 의해 엔코딩된 비디오 데이타와 오디오 데이타가 시스템 엔코더(2)에 있어서 패킷화되고, 여기에 있어서 타임 스탬프가 부가된 후, 지연 흔들림을 가지는 네트워크(3)를 통해 수신측으로 전송된다.

그리고, 수신측에 있어서는, 시스템 디코더(4)에 있어서, 패킷이 분해되고, 비디오 스트림과 오디오 스트림이 디코더(5)로 공급됨과 함께, 시스템 디코더(4)에 있어서, 타임 스탬프가 분리, 추출되며, 그 타임 스탬프에 동기하여, 시스템 클럭이 생성되고, 디코더(5)에 공급된다. 디코더(5)에 있어서는, 시스템 클럭에 기초하여, 오디오 데이타와 비디오 데이타의 디코딩 처리가 실행된다.

본 발명에 있어서는, 시스템 디코더(4)가, 예컨대 제 1 도에 도시하는 바와 같이 구성된다. 즉, 이 시스템 디코더(4)는 제 16 도의 시스템 디코더(4)에서의 타임 스탬프 추출 회로(11), PLL 회로(12) 및 시스템 디코딩부(13)에 더하여, 조정 회로(31)를 가지고 있다. 그리고, 네트워크(3)로부터 공급된 데이타가 조정 회로(31)에 의해 조정된 후, 시스템 디코딩부(13)와 타임 스탬프 추출 회로(11)에 입력되게 되어 있다.

제 2 도는 조정 회로(31)의 구성예를 표현하고 있다. 이 실시예에 있어서는, 전송되는 데이타가 버퍼 메모리(41)에 일단 기억된 후, 시스템 디코딩부(13)와 타임 스탬프 추출 회로(11)에 공급되게 되어 있다. 이 버퍼 메모리(41)에는, 패킷 단위로 데이타가 기억되게 되어 있다. 패킷 검출기(42)는, 버퍼 메모리(41)에 패킷이 기억되면, 이것을 검출하고, 이 검출 신호를, 카운터(43)의 가산 입력 단자에 공급하게 되어 있다.

카운터(43)의 가산 입력 단자에는, 비교기(53)가 출력하는 패킷 출력 신호가 입력되고 있다. 버퍼 제어 회로(55)는, 비교기(53)로부터 출력 신호가 입력되면, 버퍼 메모리(41)에 기억되어 있는 데이타를 1 패킷분만큼 판독하도록 제어한다. 비교기(53)가 버퍼 제어 회로(55)로 출력하는 신호의 일부는, 전술한 바와 같이, 카운터(43)의 감산 입력 단자로 공급되고 있다. 따라서, 카운터(43)는 버퍼 메모리(41)에 기억되어 있는 패킷의 수를 계수하게 된다.

카운터(43)의 카운트값은, 비교기(44)로 공급되고, 비교기(44)에 있어서, 참조 레벨 발생기(45)가 출력하는 참조 레벨과 비교되게 되어 있다. 비교기(44)는, 타이밍 신호 발생 회로(46)가 출력하는 타이밍 신호(인에이블 신호)가 입력되었을 때, 비교 동작을 행하게 되어 있다.

타이밍 신호 발생 회로(46)는, 발진기(OSC)(50)가 출력하는 계수 클럭을 계수하는 카운터(47)와, 버퍼 메모리(41)에 기억되어 있는 패킷의 수를 샘플링하는 타이밍의 기준이 되는 샘플 시간 신호를 출력하는 샘플 시간 발생 회로(49)와, 카운터(47)의 카운트값과 샘플 시간 발생 회로의 출력을 비교하고 그 비교 결과를 인에이블 신호로서 비교기(44)에 출력하는 비교기(48)에 의해 구성되어 있다. 또한, 카운터(47)는 비교기(48)의 출력에 대응하여 리셋되게 되어 있다.

비교기(44)는, 카운터(43)의 카운트값과, 참조 레벨 발생기(45)가 출력하는 참조레벨을 비교하고, 그 비교 결과를 변환 회로(51)를 통해 출력 레이트 설정 회로(52)로 출력하고 있다. 변환 회로(51)는 비교기(44)가 출력하는 버퍼 메모리(41)에 기억되어 있는 패킷의 기억량에 대응하는 데이타를, 버퍼 메모리(41)로부터 데이타를 판독하는 경우에서의 출력 레이트에 감산하는 처리를 행한다.

출력 레이트 설정 회로(52)에 있어서 설정된 출력 레이트는, 비교기(53)로 입력되고 있다. 비교기(53)에는 또한, 발진기(50)가 출력하는 클럭을 카운트하는 카운터(54)의 카운트값이 공급되고 있고, 비교기(53)는, 카운터(54)의 카운터 값이 출력 레이트 설정 회로(52)의 출력과 대응하는 값으로 되었을 때, 패킷 출력 신호를 버퍼 제어 회로(55)로 출력하게 되어 있다. 버퍼 제어 회로(55)는, 패킷 출력 신호가 입력되었을 때, 버퍼 메모리(41)를 제어하고, 1 패킷분의 데이타를 버퍼 메모리(41)로부터 판독하도록 제어한다. 또한, 비교기(53)가 출력하는 패킷 출력 신호는, 카운터(54)에 리셋 신호로서 공급됨과 함께 카운터(43)가 감산 입력 단자에도 공급되고 있다.

다음에, 제 3 도의 흐름도를 참조하여, 그 동작에 대해서 설명한다. 최초에 단계 S1에 있어서, 버퍼 메모리(41)에 최초로 입력되는 제 1 패킷에 대한 버퍼 메모리(41)의 초기 지연 시간값이 설정되고, 더욱이, 단계 S2에 있어서, 버퍼 메모리(41)의 초기 출력 레이트 값이 설정된다. 즉, 버퍼 메모리(41)는, 여기에 기억되어 있는 패킷의 수에 대응하여, 그 판독(출력 레이트)이 제어되는 것이지만, 최초에 입력되는 패킷에 대해서는, 미리 그 전송 경로[네트워크(3)] 중에서 예상되는 값이 초기 설정된다.

다음에, 단계 S3으로 진행하고, 버퍼 메모리(41)에 기억되어 있는 패킷의 수가 샘플링되고, 그 값이 변수 BL로 설정된다.

즉, 카운터(43)는, 버퍼 메모리(41)에 패킷이 기억된 것을 패킷 검출기(42)가 검출하였을 때, 그 출력하는 검출 신호를 카운트 업한다. 또한, 비교기(53)가 버퍼 제어 회로(55)에 패킷 출력 신호를 출력하고, 버퍼 메모리(41)에 기억되어 있는 1 패킷분의 데이타 판독(출력)을 지령했을 때, 그 비교기(53)가 출력하는 패킷 출력 신호를 카운트 다운한다. 그 결과, 카운터(43)에는, 버퍼 메모리(41)에 기억되어 있는 패킷의 수에 대응하는 값이 유지된다.

한편, 비교기(48)는, 카운터(47)의 카운트값을, 샘플 시간 발생 회로(49)에 미리 설정되어 있는 기준값과 비교하고, 카운트값이 기준값과 같게 되었을 때, 비교기(44)에 인에이블 신호를 출력한다. 카운터(47)는 비교기(48)가 인에이블 신호를 출력했을 때 리셋되고, 다시 발진기(50)가 출력하는 계수 클럭의 카운트 동작을 개시한다. 이러한 동작이 반복되는 결과, 타이밍 신호 발생 회로(46)의 비교기(48)는 일정 주기[샘플 시간 발생 회로(49)에 설정되어 있는 값에 대응하는 주기]로 인에이블 신호를 발생하게 된다.

다음에 단계 S4에 있어서, 비교기(44)는, 타이밍 신호 발생 회로(46)의 비교기(48)가 인에이블 신호를 출력한 타이밍에 있어서, 카운터(43)의 카운트 값(BL)을 참조 레벨 발생기(45)에 설정되어 있는 참조 레벨(REF)과 비교한다.

비교기(44)가, 카운터(43)의 카운트값(BL)과, 참조 레벨 발생기(45)의 참조 레벨(REF)이 같다고 판정한 경우, 단계 S5로 진행하고, 변환 회로(51)는 출력 레이트 설정 회로(52)에 설정하는 출력 레이트(OR)를, 현재의 출력 레이트(OR)대로 유지시킨다. 그후, 단계 S3으로 되돌아가고, 그 이후의 처리를 반복 실행한다.

즉, 비교기(44)는, 카운터(43)의 카운트 값(BL)과, 참조 레벨 발생기(45)가 출력하는 참조 레벨(REF)이 같은 경우, 변환 회로(51)를 통해 출력 레이트 설정 회로(52)를 제어하고, 출력 레이트 설정 회로(52)에 있어서 설정되어 있는 출력 레이트(OR)를, 그대로의 상태로 유지시킨다.

이것에 대해서, 단계 S4에 있어서, 카운터(43)의 카운트 값(BL)과, 참조 레벨 발생기(45)의 참조 레벨(REF)이 같지 않다고 판정된 경우에 있어서는, 단계 S6으로 진행하고, 카운트값(BL)이 참조 레벨(REF) 보다 큰지의 여부가 판정된다.

카운트값(BL)이 참조 레벨(REF) 보다 크다고 판정된 경우에 있어서는, 단계 S10으로 진행하고, 출력 레이트 설정 회로(52)에 있어서 설정되어 있는 출력 레이트(OR)에, 미리 설정되어 있는 변경 폭(△)을 가산한 값(OR +△)이, 미리 설정되어 있는 출력 레이트의 최대값(MAXR)보다 작은지의 여부가 판정된다. OR + △가 MAXR보다 작은 경우에 있어서는, 단계 S11로 진행하고, 현재의 출력 레이트(OR)에 변경폭(△)을 가산한 값(OR + △)을, 새로운 출력 레이트(OR)로서 설정한다. 이에 대해, 단계 S10에 있어서, OR + △가, MAXR과 같거나, 그보다 크다고 판정된 경우에 있어서는, 단계 S12로 진행하고, 출력 레이트(OR)로서 최대값(MAXR)을 설정한다.

즉, 변환 회로(51)는, 비교기(44)가 출력하는 값이 정(正)일 때[카운터(43)의 카운트 값(BL)이 참조 레벨(REF) 보다 클 때], 변경 폭(△)에 대응하는 분만큼 큰 출력 레이트를 출력 레이트 설정 회로(52)로 출력한다. 이에 의해, 출력 레이트 설정 회로(52)에 있어서, 그것까지 설정되어 있던 출력 레이트(OR)가 변경 폭(△) 분만큼 증가된 값부터 변경된다.

이에 대해서, OR +△의 값이 MAXR 과 같거나, 그보다 큰 경우에 있어서는, 변환 회로(51)는, 출력 레이트 설정 회로(52)에, 출력 레이트로서 최대값(MAXR)을 설정시킨다.

한편, 단계 S6에 있어서, 카운트 값(BL)이 참조 레벨(REF)과 같거나, 그보다 작다고 판정된 경우에 있어서는, 단계 S7로 진행하고, 출력 레이트(OR)로부터 변경폭(4)을 감산한 값(OR-△)이, 출력 레이트의 최소값(MINR)보다 큰 지의 여부가 판정된다. OR-△가 MINR 보다 크다고 판정된 경우에 있어서는, 단계 S8로 진행하고, 현재의 출력 레이트(OR)로부터 변경 폭(△)을 감산한 값(OR-△)을, 새로운 출력 레이트(OR)로서 설정시킨다.

이에 대해서, 단계 S7에 있어서, OR-△가 MINR와 같거나, 그보다 작다고 판정된 경우에 있어서는, 단계 S9로 진행하고, 새로운 출력 레이트(OR)로서 최소값(MINR)을 설정시킨다.

즉, 변환 회로(51)는, 카운트 값(BL)이 참조 레벨(REF)과 같거나, 그보다 작은 경우에 있어서는, 현재의 출력 레이트(OR)로부터 변경 폭(△)을 감산한 값이, MINR보다 큰 지의 여부를 판정한다. 그리고, OR-△가 MINR보다 큰 경우에 있어서는, 현재의 출력 레이트(OR)로부터 변경 폭(△)분 만큼 감산한 값을, 새로운 출력 레이트(OR)로서 출력 레이트 설정 회로(52)에 설정시킨다. 이에 대해서, OR-△가 MINR과 같거나, 그보다 작아지는 경우에 있어서는, 새로운 출력 레이트(OR)로서, 최소값(MINR)을 출력 레이트 설정 회로(52)에 설정시킨다.

비교기(53)는, 발진기(50)가 출력하는 계수 클럭을 카운트하고 있는 카운터(54)의 카운트값을, 출력 레이트 설정 회로(52)에 있어서 설정되어 있는 출력 레이트(OR)와 비교하고, 양자가 같아졌을 때, 패킷 출력 신호를 발생한다. 버퍼 제어 회로(55)는, 이 패킷 출력 신호가 입력되었을 때, 버퍼 메모리(41)를 제어하고, 1패킷분의 데이타를 판독시켜, 시스템 디코딩부(13)와 타임 스탬프 추출 회로(11)로 출력시킨다. 이와 같이 하여, 버퍼 메모리(41)로부터 출력 레이트 설정 회로(52)에 있어서 설정한 출력 레이트(OR)에 대응하여, 데이타의 판독(출력) 동작이 행해진다.

이와 같이 하여, 버퍼 메모리(41)에 기억되어 있는 패킷의 수가 많아지면, 출력 레이트(OR)도 그만큼 큰 값으로 설정된다. 이에 대해서, 패킷의 수가 적어지면, 출력 레이트(OR)도 작은 값으로 조정된다.

따라서, 네트워크(3)상에 있어서, 지연 흔들림이 발생했더라도, 조정 회로(31)에서 이것을 흡수할 수 있다. 따라서, PLL 회로(12)의 구성을 간략화하는 것이 가능해지고, 또한, 네트워크(3)에 있어서, 발생하는 지연 왜곡을 가능한 만큼 작게 하는 등의 요청을 완화시키는 것이 가능해진다.

다음에는, 본 발명의 다른 실시예를 설명하지만, 그 전에, 특허청구의 범위에 기재된 발명의 각 수단과 이하의 실시예와의 대응 관계를 명확히 하기 위해, 각 수단의 다음에 괄호 안에, 대응하는 실시예(단, 일예)를 부가하여 본 발명의 특징을 기술하면 다음과 같이 된다.

즉, 청구항 11에 기재된 엔코딩 시스템은, 데이타를 가변 비트 레이트로 엔코딩하는 엔코딩 수단[예컨대, 제 4 도에 도시하는 엔코더(1) 등]과, 데이타에 부가하는 타임 스탬프를 발생하는 발생 수단[예컨대, 제 4 도에 도시하는 타임 스탬프 발생 회로(181) 등], 엔코딩된 데이타를 타임 스탬프를 부가하여 패킷화하는 패킷화 수단[예컨대 제 4 도에 도시하는 패킷화 회로(182) 등]과, 패킷화 수단에 의해 패킷화된 패킷의 간격을 연산하는 연산 수단[예컨대, 제 4 도에 도시하는 간격 검출기(185) 등]과, 패킷화 수단에 의해 패킷화된 패킷과, 연산 수단에 의해 연산된 간격에 대응하는 간격 데이타를 전송하는 전송 수단[예컨대, 제 4 도에 도시하는 합성 회로(184) 등]을 구비하는 것을 특징으로 한다.

청구항 12에 기재된 디코딩 시스템은, 패킷을 단위로 하여 전송되는 가변 비트 레이트의 데이타를 기억하는 기억 수단[예컨대, 제 7 도에 도시하는 버퍼 메모리(141A 및 141B) 등]과, 데이타와 함께 전송되는 패킷의 간격에 대응하는 간격 데이타를 검출하는 간격 데이타 검출 수단[예컨대, 제 7 도에 도시하는 간격 검출 회로(161) 등]과, 간격 데이타 검출 수단의 검출 결과에 대응하여, 패킷이 기억 수단에 기억된 후, 판독되기까지의 지연 시간을 제어하는 지연 시간 제어 수단[예컨대, 제 7 도에 도시하는 지연 시간 제어 회로(163) 등]을 구비하는 것을 특징으로 한다.

청구항 13에 기재된 디코딩 시스템은, 기억 수단이, 복수의 패킷을 기억하는 제 1 기억 수단[예컨대, 제 7 도에 도시하는 버퍼 메모리(141A) 등]과, 제 1 기억 수단으로부터 판독된 한 개의 패킷을 기억하는 제 2 기억 수단[예컨대, 제 7 도에 도시하는 버퍼 메모리(141B) 등]을 구비하고, 지연 시간 제어 수단이, 제 1 기억 수단의 지연 시간과 제 2 기억 수단의 지연 시간의 합계 시간이 미리 설정된 소정의 시간으로 되도록, 제 1 기억 수단과 제 2 기억 수단을 제어하는 것을 특징으로 한다.

청구항 14 및 15에 기재된 디코딩 시스템은, 기억 수단에 기억되어 있는 패킷의 량을 검출하는 기억량 검출 수단[예컨대, 제 7 도에 도시하는 카운터(143) 등]과, 기억량 검출 수단의 검출 결과에 대응하여, 기억 수단으로부터 패킷을 판독하고, 출력하는 출력 레이트를 제어하는 출력 레이트 제어 수단[예컨대, 제 7 도에 도시하는 출력 레이트 제어 회로(155) 등]을 더 구비하는 것을 특징으로 한다.

청구항 18에 기재된 엔코딩 시스템은, 데이타를 가변 비트 레이트로 엔코딩하는 엔코딩 수단[예컨대, 제 11 도에 도시하는 엔코더(1) 등]과, 데이타에 부가하는 타임 스탬프를 발생하는 발생 수단[예컨대, 제 11 도에 도시하는 타임 스탬프 발생 회로(181) 등]과, 엔코딩된 데이타를 타임 스탬프를 부가하여 패킷으로 하는 패킷화 수단[예컨대, 제 11 도에 도시하는 패킷화 회로(182) 등]과, 소정 구간마다 패킷을 전송할 때의 데이타 레이트를 설정하는 설정 수단[예컨대, 제 11 도에 도시하는 구간 비트 레이트 값 설정 회로(191) 등]과, 데이타 레이트에 대응하여 패킷의 전송 간격을 연산하는 연산 수단[예컨대, 제 11 도에 도시하는 간격 연산 설정 회로(193) 등]과, 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께, 패킷을 연산 수단에 의해 연산된 전송 간격으로 전송하는 전송 수단[예컨대, 제 11 도에 도시하는 패킷 출력 회로(192) 등]을 구비하는 것을 특징으로 한다.

청구항 20에 기재된 엔코딩 시스템 기록 장치는, 입력된, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를 타임 스탬프를 부가하여 패킷으로 한 것과, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타를 기억하는 기억수단[예컨대, 제 12 도에 도시하는 버퍼(211) 등]과, 기억 수단에 기억된 데이타를 판독하고 기록 매체에 기록하는 기록 수단[예컨대, 제 12 도에 도시하는 기록 회로(212) 등]을 구비하는 것을 특징으로 한다.

청구항 22에 기재된 엔코딩 데이타 전송 장치는, 가변 비트 레이트로 엔코딩 된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께 기록되어 있는 기록 매체로부터 데이타를 판독하는 판독 수단[예컨대, 제 14 도에 도시하는 판독 제어 회로(202) 등]과, 데이타로부터 데이타 레이트 데이타를 검출하는 검출 수단[예컨대, 제 14 도에 도시하는 비트 레이트 검출기(204) 등]과, 데이타 레이트 데이타에 대응하여, 패킷의 전송 간격을 연산하는 연산 수단[예컨대, 제 14 도에 도시하는 간격 연산 설정 회로(205) 등]과, 데이타 레이트 데이타와 함께, 패킷을, 연산 수단에 의해 연산된 전송 간격으로 전송하는 전송 수단[예컨대, 제 14 도에 도시하는 송출기(206) 등]을 구비하는 것을 특징으로 한다.

또한, 물론 본 기재는, 각 수단을 전술한 것에 한정하는 것을 의미하는 것은 아니다.

제 4 도는 본 발명의 엔코딩 시스템을 구성하는 시스템 엔코더(102)의 구성 예를 표현하고 있다. 이 실시예에 있어서도, 데이타 전송 시스템은 제 15 도에 도시한 경우와 같이 구성된다. 그리고, 엔코딩 시스템은 엔코더(1)와 시스템 엔코더(102)로 구성되고, 이중 시스템 엔코더(102)가 제 4 도에 도시하도록 구성된다.

이 실시예에 있어서는 엔코더(1)로부터 공급된 엔코딩된 비디오 데이타나 오디오 데이타가, 패킷화 회로(182)로 입력되고, 패킷화된다. 또한, 타임 스탬프 발생 회로(181)는 엔코더(1)가 출력하는 엔코딩 시각에 대응하는 정보(시작 정보)로서의, 예컨대 타임 스탬프를 발생하고, 패킷화 회로(182)로 출력한다. 패킷화 회로(182)는 이 타임 스탬프를 패킷의 헤더에 부가한다.

패킷화 회로(182)가 출력하는 패킷화된 데이타는 패킷 사이즈의 버퍼 메모리(183)로 공급되고, 기억된 후, 다시 판독되고, 합성 회로(184)를 통해 네트워크(3)로 전송된다.

한편, 간격 검출기(185)는 버퍼 메모리(183)에 1 패킷분의 데이타가 기억되면, 그 검출 신호의 입력을 받는다.

카운터(187)는, 발진기(OSC)(186)가 출력하는 클럭을 카운트하고, 그 카운트 값을 간격 검출기(185)로 출력한다. 간격 검출기(185)는 버퍼 메모리(185)로부터 1 패킷분의 데이타가 기억된 것을 표현하는 신호 입력을 받았을 때, 그때 카운터(187)가 유지하는 카운트값을, 패킷의 간격을 표현하는 데이타[패킷 길이는 일정하기 때문에, 이 패킷 간격을 표현하는 데이타(간격 데이타)는 패킷을 전송할 때의 데이타 레이트에 대응하고 있는 것으로 말해진다]로서 취입하고, 이 카운트값을 합성 회로(184)로 출력한다. 합성 회로(184)는 이 간격 데이타를 네트워크(3)상으로 전송한다.

또한, 간격 검출기(185)가 간격 데이타를 출력했을 때, 카운터(187)는 리셋되고, 다음의 데이타는 1 패킷분 버퍼 메모리(183)에 기억될 때까지의 타이밍 시간 동작을 개시한다.

이와 같이 하여, 이 실시예에 있어서는, 엔코더(1)에 의해 엔코딩된 비디오 데이타 및 오디오 데이타가, 시스템 엔코더(102)에 있어서 패킷화되고, 네트워크(3)상으로 전송됨과 함께, 간격 데이타가 병행하여 네트워크(3)상으로 전송된다.

제 2 도는, 합성 회로(184)에 의해 합성되고, 출력되는 패킷 데이타와, 패킷 간격 데이타와의 시간적 관계를 표현하고 있다. 제 2 도에 도시하는 바와 같이, 제 n 패킷의 데이타에 선행하여, 제 n 패킷의 간격 데이타가 전송되게 되어 있다.

상기 실시예에 있어서는, 이 간격 데이타를 패킷화된 데이타와는 다른 채널(포맷)의 데이타로서 네트워크(3)상으로 전송하게 하였지만, 이 간격 데이타도 타임 스탬프 등과 같이 패킷화하여, 전송하게 하는 것도 가능하다.

이와 같이, 네트워크(3)를 통해 전송된 데이타는, 제 15 도에 도시한 종래 경우와 같이, 시스템 디코더(104)로 공급되고, 시스템 클럭이 생성된다.

제 6 도는 시스템 디코더(104)의 구성예를 도시하고 있다. 제 6 도에 도시하는 바와 같이, 네트워크(3)로부터 전송되는 데이타는 조정 회로(131)로 입력되고, 여기에 있어서 패킷 간격의 변화와 지연 흔들림에 대응하는 조정 처리가 행해진 후, 시스템 디코딩부(113)로 입력되고, 오디오 스트림과 비디오 스트림으로 분해된 후, 디코더(5)에 공급된다.

또한, 타임 스탬프 추출 회로(111)는, 조정 회로(131)의 출력으로부터 타임 스탬프를 추출하고, PLL 회로(112)로 출력하고 있다. PLL 회로(112)는, 제 17 도에 도시한 경우와 같이 구성되고, 타임 스탬프를 기초로 시스템 클럭을 생성하고, 디코더 (5)로 출력한다.

제 7 도는 조정 회로(131)의 구성예를 도시하고 있다. 네트워크(3)를 통해 전송되는 패킷화된 데이타는, 버퍼 메모리(141A)로 입력되고, 일단 기억된 후, 다시 판독되고, 버퍼 메모리(141B)로 공급되고, 여기에서 다시 기억된 후, 거기로부터 더 판독되어, 디코더(5) 등으로 출력되게 되어 있다. 버퍼 메모리(141A)는, 복수의 정수개의 패킷에 대응하는 용량을 가지고 있고(즉, 복수의 정수개의 패킷을 기억하게 되어 있고), 버퍼 메모리(141B)는 패킷 사이즈의 용량(1 패킷분의 용량)으로 되어 있다.

간격 검출 회로(161)는, 네트워크(3)로부터 전송되는 데이타로부터 간격 데이타를 검출하고, 그 검출 출력을 파라미터 설정 회로(162)로 출력하고 있다. 파라미터 설정 회로(162)는, 검출한 간격 데이타에 대응하여, 지연 시간 제어 회로(163)에서의 구간 지연 시간과 부가 지연 시간, 샘플링 시간 발생기(149)에서의 버퍼 메모리(141A)의 패킷 기억량을 검출하기 위한 샘플링 시간(ST), 참조 레벨 발생기(145)에서의 참조 레벨(REF), 변환 회로(151)에서의 출력 레이트(OR), 출력 레이트의 최대값(MAXR), 출력 레이트의 최소값(MINR), 출력 레이트의 변경 폭(△) 등의 파라미터를 소정값으로 설정시킨다.

패킷 검출기(142)는, 버퍼 메모리(141A)에 1 패킷분의 데이타가 기억되는 것을 검출하고, 그 검출 펄스를 카운터(143)의 가산 입력 단자로 공급한다. 카운터(143)의 감산 입력 단자에는, 비교기(153)가 출력하는 패킷 출력 펄스가 입력되고 있다. 카운터(143)는, 패킷 검출기(142)로부터의 펄스가 입력될 때마다, 카운트값을 1 만큼 증가하고, 비교기(153)로부터 펄스가 입력될 때마다, 그 카운트값을 1 만큼 감소한다.

타이밍 신호 발생 회로(146)의 카운터(147)는, 발진기(OSC)(150)가 출력하는 클럭을 카운트하고, 그 카운트값을 비교기(148)로 출력하고 있다. 비교기(148)는, 카운터(147)의 카운트값과 샘플 시간 발생기(149)의 출력을 비교하고, 양자가 같아졌을 때, 비교기(144)에 인에이블 신호를 출력한다. 카운터(147)는 이 인에이블 신호에 기초하여 리셋되게 되어 있다.

비교기(144)는, 카운터(143)의 카운트값과, 참조 레벨 발생기(145)의 참조 레벨을 비교하고, 그 비교 결과를 변환 회로(151)로 출력하고 있다.

변환 회로(151)는, 비교기(144)의 출력으로부터 출력 레이트(OR)를 연산하고, 그 연산 결과를 출력 레이트 설정 회로(152)에 설정하게 되어 있다. 카운터(154)는 발진기(150)가 출력하는 클럭을 계수하고, 그 카운트값을 비교기(153)로 출력하고 있다. 비교기(153)는 출력 레이트 설정 회로(152)의 출력과 카운터(154)의 카운트값을 비교하고, 양자가 같아졌을 때, 패킷 출력 펄스를 카운터(143)의 감산 입력 단자로 출력함과 함께 출력 레이트 제어 회로(155)로 출력하고 있다.

출력 레이트 제어 회로(155)는, 이 패킷 출력 펄스가 입력되었을 때, 버퍼 메모리(141A)로부터 1 패킷분의 데이타를 출력하도록 버퍼 메모리(141A)를 제어한다. 카운터(154)는, 비교기(153)가 출력하는 패킷 출력 펄스에 기초하여 리셋되게 되어 있다.

다음에는, 제 7 도의 실시예의 동작에 대해서, 제 8 도와 제 9 도의 흐름도를 참조하여 설명한다.

네트워크(3)로부터 입력된 패킷 단위의 데이타는, 버퍼 메모리(141A)에 기억되고, 소정 시간만큼(구간 지연 시간 T_A만큼) 지연된 후, 버퍼 메모리(141A)로부터 판독되고, 버퍼 메모리(141B)에 기억된다. 그리고, 버퍼 메모리(41B)에 의해, 부가지연 시간 T_B만큼 지연된 후, 버퍼 메모리(41B)로부터 판독되고, 시스템 디코딩부(131)와 타임 스탬프 추출 회로(111)로 공급된다.

이 버퍼 메모리(141A 및 141B)에서의 구간 지연 시간 T_A와 부가 지연 시간 T_B과, 버퍼 메모리(141A)에서의 출력 레이트[판독 레이트(OR)]는, 다음과 같이 하여, 패킷화된 데이타와 함께 네트워크(3)를 통해 전송되어 오는 간격 데이타에 기초하여 제어된다.

즉, 간격 검출 회로(161)는 네트워크(3)를 통해 간격 데이타가 전송되어 오면 이것을 검출하고, 그 검출 신호를 파라미터 설정 회로(162)로 출력한다. 파라미터 설정 회로(162)는, 이 간격 데이타를 검출하고, 제 8 도의 흐름도에 도시하는 처리를 실행한다.

최초에, 단계 S1에 있어서, 파라미터 설정 회로(162)는, 간격 데이타를 수신하면, 단계 S2로 진행하고, 다음 연산 식에 따라 구간 지연 시간 T_A를 연산한다.

T_A =(INT[d/T] + 0.5) x T ....(1)

여기서, INT[]는 []내의 연산값의 정수(소수점을 잘라버린 것)를 표현하고, 또한, d는 정수이고, 버퍼 메모리(141A)에 기억되어 있는 패킷의 수를 샘플링하는 시간 간격에 대응하고 있다. 더욱이, T는, 간격 데이타로부터 검출된 패킷의 간격시간(도착 간격 시간)이다.

파라미터 설정 회로(162)는, 상기 식에 따라 구간 지연 시간 T_A를 연산하면, 이 지연 시간을 지연 시간 제어 회로(163)에 출력한다. 지연 시간 제어 회로(163)는 버퍼 메모리(141A)에 1 패킷분의 데이타가 입력된 후, 출력되기까지의 지연 시간이 이 구간 지연 시간 T_A로 되도록, 버퍼 메모리(141A)를 제어한다.

다음에는, 단계 S3으로 진행하고, 버퍼 메모리(141A)에서의 부가지연 시간 T_B를 다음 식으로 연산한다.

T_B = Tv - T_A ...(2)

여기에서, Tv는 버퍼 메모리(141A)에서의 구간 지연 시간 T_A와, 버퍼 메모리(141B)에서의 부가 지연 시간 T_B의 합계 지연 시간으로서 미리 설정되어 있는 지연 시간(평균 지연 시간)이며, 다음 식으로 규정되는 정수이다.

Tv = d + T_MAX/2 ...(3)

T_MAX는 간격 T의 최대값이다.

그리고, 이 부가 지연 시간 T_B를 지연 시간 제어 회로(163)로 출력한다. 지연 시간 제어 회로(163)는, 데이타가 버퍼 메모리(141B)에 입력된 후, 판독되기까지의 시간이, 이 부가 지연 시간 T_B로 되도록, 버퍼 메모리(41B)를 제어한다. 즉, 이 버퍼 메모리(141A 및 141B)의 구간 지연 시간 T_A와 부가 지연 시간 T_B에 의해, 합계의 지연 시간이 평균 지연 시간 Tv로 되도록 제어되게 되어 있다.

또한, 파라미터 설정 회로(162)는, 샘플링 시간 발생기(149)에서의 샘플링 시간(ST)을, 다음 식으로 연산한다.

ST = T_A + d ...(4)

파라미터 설정 회로(162)는, 이 샘플링 시간(ST)을 연산했을 때, 그 연산한 값을 샘플링 시간 발생기(149)로 출력하고, 설정시킨다.

더욱이, 파라미터 설정 회로(162)는, 버퍼 메모리(141A)에서의 출력 레이트(판독 레이트)(OR)를, 다음 식으로 연산한다.

OR = 1/T ...(5)

또한, 이 출력 레이트(OR)의 최대값(MAXR), 최소값(MINR) 및 변경 폭(△)의 값을, 도착 간격 시간 T에 대응하여 연산한다.

이와 같이 하여 구해진 출력 레이트(OR), 출력 레이트(OR)의 최대값(MAXR), 최소값(MINR) 및 변경 폭(△)은 각각 변환 회로(151)로 공급된다. 변환 회로(151)는, 이와 같이 하여 설정된 파라미터에 따라, 비교기(144)의 출력으로부터 소정의 출력 레이트(OR)를 구하고, 출력 레이트 설정 회로(152)로 출력하게 되어 있다. 또한, 그 처리의 상세에 대해서는 후술한다.

이상과 같이 하여, 단계 S3의 처리가 완료한 후, 단계 S4에 있어서, 파라미터 설정 회로(162)는, 간격 검출 회로(161)로부터 새롭게 출력된 간격 데이타(간격 시간 T)의 입력을 수신하고, 단계 S5에 있어서, 새롭게 검출된 간격 시간 T가, 직전의 간격 시간 T와 다른 값으로 변화하고 있는지의 여부를 판정한다. 새로운 간격 시간 T가, 직전의 간격 시간 T와 같다고 판정된 경우에 있어서는, 단계 S6으로 진행하고, 샘플링 시간(ST)을 다음 식에 따라 연산한다.

ST = d ...(6)

그리고, 이와 같이 하여 설정한 샘플링 시간(ST)을, 샘플링 시간 발생기(149)로 출력하고, 설정시킨다. 이에 의해서, 비교기(148)는 카운터(147)의 값이 일정한 값(d에 대응하는 값)으로 될 때, 비교기(144)에 인에이블 신호를 출력하게 된다.

출력 레이트(OR), 구간 지연 시간 T_A, 부가 지연 시간 T_B, 최대값(MAXR), 최소값(MINR) 및 변경 폭(△)은, 변경되지 않고, 앞의 값이 그대로 계속적으로 사용된다.

단계 S6의 처리 다음에 단계 S4로 돌아가, 그 이후의 처리를 반복 실행한다.

한편, 단계 S5에 있어서, 간격 시간 T가 직전의 간접 시간 T와 다른 값으로 변화하고 있다고 판정된 경우에 있어서는, 단계 S7로 진행한다. 단계 S7의 처리는, 기본적으로, 단계 S2와 단계 S3에서의 처리와 마찬가지의 처리이다. 즉, 구간 지연 시간 T_A와 출력 레이트 OR가 각각 단계 S2, S3에서의 경우와 같이 다음 식에 따라 연산된다.

T_A = (INT[d/T] + 0.5) x T ...(7)

OR = 1/T ...(8)

또한, 최대값(MAXR), 최소값(MINR) 및 변경 폭(△)도, 새로운 간격 시간 T에 대응하여 연산된다. 다만, 부가지연 시간 T_B은 다음 식에 따라 연산된다.

T_B = T_AN - T_AO ...(9)

여기서, T_AN은 새로이 연산된 구간 지연 시간 T_A이고, T_AO은 그것까지의 구간 지연 시간 T_A이다.

또한, 샘플링 시간(ST)은 단계 S6에서의 경우와 같이 다음 식에 따라 연산된다.

ST = d ...(10)

단계 S7의 처리 다음에 단계 S4로 돌아가, 그 이후의 처리가 반복 실행된다.

이상과 같이 하여, 버퍼 메모리(141A 및 141B)의 구간 지연 T_A와 부가 지연 시간 T_B가 간격 시간 T에 대응하여, 지연 시간 제어 회로(163)에 의해 적당히 제어됨과 함께 샘플링 시간 발생기(149)의 샘플링 시간(ST), 변환 회로(151)에서의 출력 레이트(OR), 최대값(MAXR), 최소값(MINR) 및 변경 폭(△)이 간격 시간 T에 대응하여 소정값으로 변경되는 처리가 반복 실행된다.

여기서, 구간 지연 시간 T_A와, 부가지연 시간 T_B에 대해서, 구체적 수치를 예로 들어, 더 설명한다. 이제, 버퍼 메모리(141A)에 10Mbps의 데이타가 3초 간격으로 도착하거나, 또는 3Mbps의 데이타가 10초 간격으로 도착하는 것으로 한다. 또한, 패킷 검출기(142)가 버퍼 메모리(141A)로 1 패킷분의 데이타가 입력된 것을 검출하는 간격 d[단, 카운터(147)의 카운트값의 시간 환산 값)는 34초로 한다. 이 경우 카운터(143)에 의한 카운트값(BL)[버퍼 메모리(141A)에 기억된 패킷의 수]은 다음 식으로 표현된다.

BL = INT[d/T] ...(11)

카운터(143)의 카운트값(BL)은 정수로 되기 때문에, 10 Mbps의 데이타가 입력되었을 때, BL=11로 되고, 3 Mbps 의 데이타가 입력되었을 때, BL=3으로 된다. 따라서, 버퍼 메모리(141A)에서의 구간 지연 시간 T_A는, (1)식에 의해, 34.5초(=INT[34/3] + 0.5) x 3)으로 된다.

버퍼 메모리(141A)의 후단의 버퍼 메모리(141B)는, 버퍼 메모리(141A)의 구간 지연 시간 T_A의 변동을 흡수하고, 전체로서의 평균 지연 시간 Tv를 일정하게 하기 위한 것이며, 도착하는 데이타 간격의 최대값의 1/2 조정이 가능하면 된다. 지금의 경우, 이 최대값은, 10초(간격은 10초, 또는 3초)이기 때문에, 5초(=10/2)의 조정이 가능하면 되게 되며, 평균 지연 시간 Tv는, (3)식에 의해, 39초(=34 + 5)로 된다. 따라서, 부가 지연 시간 T_B는 4.5초(= 39 - 34.5)로 된다.

이에 대해서, 3Mbps의 데이타가 입력되는 경우, 구간 지연 시간 T_A는 35초[=INT[34/10] + 0.5) x 10]로 되고, 부가 지연 시간 T_B는 4초(= 39 - 35)로 된다.

이와 같이 하여, 버퍼 메모리(141A)의 구간 지연 시간 T_A가 버퍼 메모리(141A)에 기억되어 있는 패킷의 수(정수)에 대응하여 제어되지만, 실제로, 버퍼 메모리(141A)에는 검출된 수(정수) 이상의 데이타가 기억된다. 이 실제의 데이타가, 정수로 규정되는 지연 시간만큼 지연되므로, 버퍼 메모리(141A)에서의 실제 데이타 지연 시간은, 구간 지연 시간 T_A와는 다른 값으로 된다 여기에서, 후단의 버퍼 메모리(141B)에 의해, 부가 지연 시간 T_B만큼 더 지연하여, 합계 지연 시간을, 평균 지연 시간 Tv의 일정한 값으로 하는 것이다.

한편, 이들 파라미터가, 전술한 바와 같이 하여, 소정값으로 설정되는 처리가 행해지는 것과 병행해서, 비교기(144, 148, 153) 등은 제 9 도에 도시하는 처리를 실행한다.

카운터(143)는 버퍼 메모리(141A)에 1 패킷분의 데이타가 기억된 것을, 패킷 검출기(142)가 검출했을 때, 그 출력하는 검출 펄스를 카운트업한다. 또한, 비교기(153)가 출력 레이트 제어 회로(155)에 패킷 출력 펄스를 출력하고, 버퍼 메모리(141A)에 기억되어 있는 1 패킷분의 데이타 판독(출력)을 지령했을 때, 그 비교기(153)가 출력하는 패킷 출력 펄스를 카운트 다운한다. 그 결과, 카운터(143)에는, 버퍼 메모리(141A)에 기억되어 있는 패킷의 수에 대응하는 값이 유지된다.

한편, 비교기(148)는 카운터(147)의 카운트값을, 샘플링 시간 발생기(149)에 설정되어 있는 샘플링 시간(ST)과 비교하고, 카운트값이 샘플링 시간(ST)과 같아졌을 때, 비교기(144)에 인에이블 신호를 출력한다. 카운터(147)는 비교기(148)가 인에이블 신호를 출력했을 때에 리셋되고, 다시 발진기(150)가 출력하는 클럭의 카운트 동작을 개시한다. 이러한 동작이 반복되는 결과, 타이밍 신호 발생 회로(146)의 비교기(148)는, 일정한 주기[샘플링 시간 발생기(149)에 설정되어 있는 샘플링 시간(ST)에 대응하는 주기)로 인에이블 신호를 발생하게 된다.

단계 S21에 있어서, 비교기(144)는, 타이밍 신호 발생 회로(146)의 비교기(148)가 인에이블 신호를 출력한 타이밍에 있어서, 카운터(143)의 카운트값(BL)을, 참조 레벨 발생기(145)에 설정되어 있는 참조 레벨(REF)과 비교한다.

비교기(144)가 카운터(143)의 카운트값(BL)과 참조 레벨 발생기(145)의 참조 레벨(REF)이 같다고 판정한 경우, 단계 S22로 진행하고, 변환 회로(151)는, 출력 레이트 설정 회로(152)에 설정하는 출력 레이트(OR)를, 현재의 출력 레이트(OR)대로 만든다. 그후, 단계 S21로 돌아가, 그 이후의 처리를 반복 실행한다.

이에 대해서, 단계 S21에 있어서, 카운터(143)의 카운트값(BL)과 참조 레벨 발생기(145)의 참조 레벨(REF)이 같지 않다고 판정된 경우에 있어서는, 단계 S23으로 진행하고, 카운트값(BL)이 참조 레벨(REF)보다 큰 지의 여부가 판정된다.

카운트값(BL)이 참조 레벨(REF)보다 크다고 판정된 경우에 있어서는, 단계 S24로 진행하고, 출력 레이트 설정 회로(152)에 있어서 설정되어 있는 출력 레이트(OR)에, 그때 설정되어 있는 변경 폭(△)을 가산한 값(OR + △)이, 그때 설정되어 있는 출력 레이트의 최대값(MAXR)보다 작은지의 여부가 판정된다. OR + △가, MAXR보다 작은 경우에 있어서는, 단계 S25로 진행하고, 현재의 출력 레이트 OR로, 변경 폭(△)을 가산한 값(OR +△)을, 새로운 출력 레이트(OR)로서 설정한다. 이에 대해서, 단계 S24에 있어서, OR + △가, MAXR과 같거나, 그보다 크다고 판정된 경우에 있어서는, 단계 S26으로 진행하고, 출력 레이트(OR)로서 최대값(MAXR)을 설정한다.

즉, 변환 회로(151)는, 비교기(144)가 출력하는 값이 정(正)일 때[카운터(143)의 카운트값(BL)이 참조 레벨(REF)보다 클 때], 변경 폭(△)에 대응하는 △분만큼 큰 출력을, 출력 레이트 설정 회로(152)로 출력한다. 이에 의해서, 출력 레이트 설정 회로(152)에 있어서, 그것까지 설정되어 있던 출력 레이트(OR)가 변경 폭(△)분만큼 증가된 값으로 변경된다.

이에 대해서, OR +△의 값이, MAXR과 같거나, 그보다 큰 경우에 있어서는, 변환 회로(151)는 출력 레이트 설정 회로(152)에, 출력 레이트로서 최대값(MAXR)을 설정시킨다.

한편, 단계 S23에 있어서, 카운트값(BL)이 참조 레벨(REF)과 같거나, 그보다 작다고 판정된 경우에 있어서는, 단계 S27로 진행하고, 출력 레이트(OR)로부터 변경 폭(△)을 감산한 값(OR - △)이, 출력 레이트의 최소값(MINR)보다 큰 지의 여부가 판정된다. OR-△가 MINR보다 크다고 판정된 경우에 있어서는, 단계 S28로 진행하고, 현재의 출력 레이트 OR로부터 변경 폭(△)을 감산한 값(OR - △)을 새로운 출력 레이트(OR)로서 설정시킨다.

이에 대해서, 단계 S27에 있어서, OR-△가 MINR과 같거나, 그보다 작다고 판정된 경우에 있어서는, 단계 S29로 진행하고, 새로운 출력 레이트(OR)로서 최소값(MINR)을 설정시킨다.

즉, 변환 회로(151)는, 카운트값(BL)이 참조 레벨(REF)과 같거나, 그보다 작은 경우에 있어서는, 현재의 출력 레이트(OR)로부터 변경 폭(△)을 감산한 값이 MINR보다 큰 지의 여부를 판정한다. 그리고, OR-△가 MINR보다 큰 경우에 있어서는, 현재의 출력 레이트 OR로부터 변경 폭(△)만큼 감산한 값을, 새로운 출력 레이트(OR)로서, 출력 레이트 설정 회로(152)로 설정시킨다. 이에 대해서, OR - △가 MINR과 같거나, 그보다 작아지는 경우에 있어서는, 새로운 출력 레이트(OR)로서, 최소값(MINR)을 출력 레이트 설정 회로(152)에 설정시킨다.

비교기(153)는, 발진기(150)가 출력하는 클럭을 카운트하고 있는 카운터(154)의 카운트값을, 출력 레이트 설정 회로(152)에 있어서 설정되어 있는 출력 레이트(OR)와 비교하고, 양자가 같아졌을 때, 패킷 출력 펄스를 발생한다. 출력 레이트 제어 회로(155)는, 이 패킷 출력 펄스가 입력됐을 때, 버퍼 메모리(141A)를 제어하고, 1 패킷분의 데이타를 판독시키고, 버퍼 메모리(141B)로 출력시킨다.

이와 같이 하여, 버퍼 메모리(141A)로부터 출력 레이트 설정 회로(152)에 있어서 설정한 출력 레이트(OR)에 대응하여, 데이타 판독(출력) 동작이 행해진다.

이상과 같이 하여, 버퍼 메모리(141A)에 기억되어 있는 패킷의 수가 많아지면 출력 레이트(OR)도 그 만큼 큰 값으로 조정된다. 이에 대해서, 패킷의 수가 적어지면 출력 레이트(OR)로 작은 값으로 조정된다.

따라서, 패킷의 도착 간격이 변화하고, 또한, 네트워크(3) 상에 있어서, 지연 흔들림이 발생했다고 하더라도, 조정 회로(131)에서 이것을 흡수할 수 있다. 그 결과, PLL 회로(112)의 구성을 간략화하는 것이 가능해지고, 또한, 네트워크(3)에 대한 지연 흔들림을 할 수 있는 만큼 작게 하는 등의 요청을 완화시키는 것이 가능해진다.

또한, 전술의 실시예에 있어서는, 간격 데이타로서 패킷 간격을 표현하는 데이타를 전송하게 하였지만, 패킷 간격과, 패킷을 전송할 때의 데이타 레이트(비트 레이트)는 대응하고 있기 때문에, 간격 데이타로서는, 그 데이타 레이트를 표현하는 데이타를 전송하는 것도 가능하다. 이 경우, 제 7 도의 간격 검출기(161)에는, 데이타 레이트를 표현하는 간격 데이타(이하, 적당히 데이타 레이트 데이타라고 한다)를 검출시켜, 그 결과 인식되는 데이타 레이트로부터, 패킷의 간격을 산출시키게 하면 된다. 즉, 예컨대 패킷을 x1[Mbps]의 데이타 레이트로 전송할 때의 간격이 y1[초]인 경우, 간격 검출기(161)에는, 데이타 레이트 데이타로서 x2[Mbps]가 수신되었을 때에, 식 y1 × (x1/x2)로 함으로써, 패킷 간격을 구할 수 있다.

더욱이, 전술의 실시예에 있어서는, 제 5 도에 도시하는 바와 같이, 패킷을 전송하기 전마다, 간격 데이타를 전송하게 하였지만, 이외에, 간격 데이타(또는 데이타 레이트 데이타)는, 직전에 전송한 간격 데이타(데이타 레이트 데이타)와 다른 경우만 전송하게 하는 것도 가능하다.

즉, 엔코더(1)에서의 부호화는, 소정의 구간(시간) 마다 나누어 생각하면, 고정 레이트로 행해진다. 그리고, 각 구간의 데이타 레이트(비트 레이트)는 엔코더(1)에서의 발생 부호량에 의해서 변화된다. 결국, 엔코더(1)에서의 발생 부호량이 많은 구간에 있어서는, 데이타 레이트가 높아지고(따라서, 전송하는 패킷의 수가 증가하므로, 패킷 간격이 좁아진다). 또한, 발생 부호량이 적은 구획에 있어서는, 데이타 레이트가 낮아진다(따라서, 전송하는 패킷의 수가 감소하므로, 패킷 간격이 넓어진다)(이와 같이 소정의 구획마다의 데이타 레이트가 변화하므로, 전체로서 가변 레이트가 된다).

여기에서, 제 10A 도 및 제 10B 도는, 엔코더(1)에서의 부호화가, 소정 구간마다, 고정 레이트로 행해지는 모양을 도시하고 있다. 제 10A 도에 있어서는, 최초의 구간에서는 3Mbps로 부호화가 행해지고, 그 다음 구획에서는 2Mbps로 부호화가 행해지고, 또한, 그 다음 구획에서는 4Mpbs로 각각 부호화가 행해지고 있는 모양을 도시하고 있다. 제 10B 도에 도시하는 바와 같이, 데이타 레이트가 높은, 예컨대 4Mpbs의 구간에서는 패킷 간격이 좁아지고, 데이타 레이트가 낮은, 예컨대 2Mbps의 구간에서는 패킷 간격이 넓어진다.

이 경우, 각 구간의 데이타 레이트는 고정이기 때문에, 제 10B 도에 도시하는 바와 같이, 각 구간의 데이타를 전송하기 전만큼, 그 구간의 데이타를 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타를 배치한 패킷(데이타 레이트 값 패킷)(도면 중, 색칠된 부분)을 전송하고, 그후에, 그 데이타 레이트에 대응한 간격으로, 데이타를 패킷화한 것을 전송할 수 있다.

이와 같이 하여 전송이 행해지는 경우에 있어서는, 파라미터 설정 회로(162)에는, 제 8 도의 흐름도에 도시한 단계 S1 내지 S3의 처리를 행한 후, 데이타 레이트 데이타를 수신했을 때는 단계 S7의 처리를 행하고, 데이타 레이트 데이타를 수신하고 있지 않을 때는 단계 S6의 처리를 행함으로써, 상술한 바와 같은 디코딩을 행할 수 있다.

이 경우, 패킷을 전송하기 전마다, 데이타 레이트 데이타(간격 데이타)를 전송하는 경우에 비교하여, 전송 효율을 향상시킬 수 있다.

또한, 고정 레이트로 하는 구간은, 예컨대 데이타 종류에 따라 설정하는 것이 가능하다. 즉, 상술의 실시예와 같이, 비디오 신호 및 오디오 신호의 양쪽을 전송하는 경우에 있어서는, 비디오 신호는, 예컨대 15 프레임 단위 등으로, 고정 레이트로서 전송(부호화)하고, 오디오 신호는, 예컨대 1초 단위 등으로 고정 레이트로서, 전송(부호화)하게 할 수 있다.

제 11 도는 제 10B 도에서 설명한 바와 같이 패킷 출력을 행하는 엔코더 시스템의 구성예를 도시하고 있다. 또한, 도면 중 제 4 도에서의 경우와 대응하는 부분에 대해서는, 동일 부호를 부여하고 있고, 그 설명은 적당히 생략한다.

구간 비트 레이트값 설정 회로(191)에 있어서는, 엔코더(1)가, 전술한 바와 같이 하여 소정 구간마다 설정하는, 데이타를 부호화 하는 레이트(데이타 레이트)가 추출되고, 패킷화 회로(182) 및 간격 연산 설정 회로(193)로 출력된다. 간격 연산 설정 회로(193)에서는, 구간 비트 레이트값 설정 회로(191)로부터 데이타 레이트를 수신하면, 그 데이타 레이트에 기초하여, 패킷을 전송하는 간격(패킷 간격)이 연산되고, 패킷 출력 회로(192)로 출력된다. 패킷 출력 회로(192)는, 간격 연산 설정 회로(193)로부터 패킷의 간격을 수신하면, 그 간격으로, 패킷화 회로(182)가 출력하는 패킷을, 네트워크(3)로 출력한다(그 간격에 대응하여 패킷을 출력하는 속도가 조정된다).

패킷화 회로(182)는, 엔코더(1)로부터 출력되는, 소정의 구간마다의 데이타를 패킷으로 하기 전에, 그 구간에서의 데이타 레이트로서, 구간 비트 레이트값 설정 회로(191)로부터 공급되는 데이타 레이트를 패킷으로 하고, 패킷 출력 회로(192)에 출력하게 되어 있다. 따라서, 패킷 출력 회로(192)로부터는, 제 10B 도에 도시하는 바와 같이, 각 구간마다, 최초로 데이타 레이트 데이타(데이타 레이트값 패킷)가 전송되고, 그후, 그 데이타 레이트에 대응하는 간격으로, 데이타(본 실시예에서는 MPEG 부호화된 데이타)의 패킷(데이타 패킷)이 전송된다.

또한, 이 경우도, 데이타 레이트 데이타는, 타임 스탬프 등과 같이 데이타 패킷에 포함하여 전송하게 하는 것이 가능하다.

다음에는, 예컨대 패킷 출력 회로(192)가 출력하는 데이타를, 실시간으로(직접) 전송하는 것은 아니고 기록 매체에 일단 기록하여 축적하고 나서 전송하는 것을 희망하는 경우가 있다. 이 경우, 패킷 출력 회로(192)가 출력하는 데이타를, 그대로 기록한 것은, 어떤 패킷과 다음 패킷과의 사이에 간격이 있으므로, 그 간격분만큼 여분의 기록 용량을 필요로 하게 된다.

여기에서, 제 12 도는 본 발명의 엔코더 데이타 기록 장치의 일 실시예의 구성을 도시하고 있다. 버퍼(211)는, 패킷 출력 회로(192)로부터 출력된 데이타를 기억하게 되어 있다. 기록 회로(212)는, 버퍼(211)에 기억된 데이타를 판독하고, 예컨대 하드디스크(자기 디스크)나, 광자기 디스크, 자기 테이프 등으로 된 기록 매체(201)에 기록하게 되어 있다. 또한, 버퍼(211)는 데이타의 기억과 판독을 동시에 행할 수 있게 되어 있다.

이상과 같이 구성되는 엔코더 데이타 기록 장치에서는, 패킷 출력 회로(192)로부터 출력된 데이타가 버퍼(211)로 공급되어 기억된다. 기록 회로(212)는, 버퍼(211)로부터 패킷간의 간격 부분을 건너뛰어 데이타를 판독하고, 기록 매체(201)로 기록한다. 이 결과, 기록 매체(201)에는, 제 13 도에 도시하는 바와 같이, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 데이타 레이트 데이타와 함께, 간격을 두지 않고 기록된다.

또한, 제 13A 도는, 비트 레이트 데이타가 데이타 패킷과는 별도의 패킷으로 되어(데이타 패킷과는 다른 포맷으로), 패킷 출력 회로(192)로부터 출력되는 경우의 기록 포맷을 도시하고 있다. 또한, 제 13B 도는, 비트 레이트 데이타(비트 레이트값)가 데이타 패킷에 포함되어, 패킷 출력 회로(192)로부터 출력되는 경우의 기록 포맷을 도시하고 있다.

이 경우, 데이타를 효율적으로 기록할 수 있다.

다음에, 제 14 도는, 이상과 같이 하여 기록 매체(201)에 기록된 데이타를, 네트워크(3)를 통해 전송하는 엔코딩 데이타 전송 장치의 일 실시예의 구성을 도시하고 있다.

판독 제어 회로(202)는, 간격 연산 설정 회로(205)의 제어하에서, 기록 매체(201)로부터 데이타를 판독하고, 버퍼(207)로 공급하게 되어 있다. 버퍼(203)는, FIFO(선입-선출) 메모리 등으로 구성되며, 판독 제어 회로(202)로부터의 데이타를 일시 기억하게 되어 있다. 비트 레이트값 검출 회로(204)는, 버퍼(203)에 기억된 데이타를 순차 판독하고, 그 중에서 비트 레이트 데이타를 검출하게 되어 있다. 더욱이, 비트 레이트값 검출기(204)는 검출한 비트 레이트 데이타를 간격 연산 설정 회로(205)로 출력함과 함께, 그 비트 레이트 데이타를 검출한 결과 남은 데이타, 즉 데이타 패킷도 간격 연산 설정 회로(205)로 출력되게 되어 있다. 간격 연산 설정 회로(205)는, 제 8 도의 간격 연산 설정 회로(193)와 같이, 비트 레이트값 검출기(204)로부터의 비트 레이트 데이타에 기초하여, 데이타 패킷을 전송하는 간격(패킷 간격)을 연산하고, 비트 레이트 데이타(비트 레이트값 패킷) 및 데이타 패킷과 함께, 송출기(206)로 출력하게 되어 있다. 송출기(206)는, 간격 연산 설정 회로(205)로부터의 비트 레이트 데이타를 송출하고, 그후, 데이타 패킷을, 간격 연산 설정 회로(205)에서 구한 간격으로 송출하게 되어 있다.

이상과 같이 구성되는 엔코딩 데이타 전송 장치에 있어서는, 도시하지 않은 조작부가 조작됨으로써, 데이타 판독 요구가, 판독 제어 회로(202)에 의해 수신되면, 판독 회로(202)는, 기록 매체(201)로부터 데이타를 판독하고, 버퍼(203)로 공급하여 기억시킨다. 버퍼(203)로 데이타가 기억되면, 비트 레이트값 검출기(204)는, 그 데이타를 순차 판독하고, 그 중에서 비트 레이트 데이타(비트 레이트값 패킷)를 검출하고, 그 비트 레이트 데이타의 검출 결과 남은 데이타 패킷과 함께, 간격 연산 설정 회로(205)로 출력한다.

간격 연산 설정 회로(205)에서는, 비트 레이트값 검출기(204)의 출력이, 그대로 송출기(206)로 출력되고, 더욱이, 그중 비트 레이트 데이타에 기초하여, 데이타 패킷을 전송하는 간격(패킷 간격)이 연산되어, 판독 제어 회로(202) 및 송출기(206)에 출력된다.

여기에서, 판독 제어 회로(202)에서는, 간격 연산 설정 회로(205)로부터 공급되는 패킷의 간격에 기초하여, 기록 매체(201)로부터의 데이타 판독이 제어된다. 즉, 패킷 간격이 넓은 경우에는, 데이타 전송에 시간이 걸리므로, 기록 매체(201)로부터 판독 레이트가 낮아지고, 또한, 패킷 간격이 좁은 경우에는, 데이타 전송에 시간을 요하므로, 기록 매체(201)로부터의 판독 레이트가 높아진다.

송출기(206)에서는, 먼저 비트 레이트 데이타가 송출되고, 그후, 데이타 패킷이 간격 연산 설정 회로(205)에서 구해진 간격으로 송출된다.

따라서, 이 엔코딩 데이타 전송 장치로부터는, 패킷 출력 회로(192)로부터 데이타가 출력되는 경우와 같이, 데이타가 출력되므로, 제 7 도에 도시한 조정 회로(131)에 의해, 전술한 바와 같이 하여 도착 간격의 변화 및 네트워크(3)상에서의 지연 흔들림을 흡수할 수 있다.

본 발명의 특정 실시예들이 도시되어 설명되었지만, 당업자에게는 본 발명의 범위와 사상을 벗어나지 않고, 많은 변형과 변화가 만들어질 수 있음을 이해할 수 있다.

제 1 도는 본 발명의 시스템 디코더의 구성을 도시하는 블럭도.

제 2 도는 제 1 도의 조정 회로(31)의 구성예를 도시하는 블럭도.

제 3 도는 제 2 도의 실시예의 동작을 설명하는 흐름도.

제 4 도는 본 발명의 시스템 디코더의 구성예를 도시하는 블럭도.

제 5 도는 제 4 도의 합성 회로(84)에서 출력되는 패킷과 간격 데이타의 관계를 설명하는 타이밍도.

제 6 도는 본 발명의 시스템 디코더의 구성예를 도시하는 블럭도.

제 7 도는 제 6 도의 조정 회로(31)의 구성예를 도시하는 블럭도.

제 8 도는 제 7 도의 실시예의 동작을 설명하는 흐름도.

제 9 도는 제 7 도의 실시예의 다른 동작을 설명하는 흐름도.

제 10A 도 및 제 10B 도는 엔코더(1)에서의 부호화가 소정 구간마다 고정 레이트로 행해지는 모양을 도시하는 도면.

제 11 도는 본 발명의 시스템 엔코더의 다른 구성예를 도시하는 블럭도.

제 12 도는 본 발명의 엔코딩 데이타 기록 장치의 구성예를 도시하는 블럭도.

제 13A 도 및 제 13B 도는 기록 매체(101)의 기록 포맷을 도시하는 도면.

제 14 도는 본 발명의 엔코딩 데이타 전송 장치의 구성예를 도시하는 블럭도.

제 15 도는 전송로의 구성을 설명하는 도면.

제 16 도는 종래의 시스템 디코더의 구성예를 도시하는 블럭도.

제 17 도는 제 16 도의 PLL 회로(12)의 구성예를 도시하는 블럭도.

*도면의 주요부분에 대한 부호의 설명*

4: 시스템 디코더 11: 타임 스탬프 추출 회로

12: PLL 회로 13: 시스템 디코딩부

31: 조정 회로

Claims

전송 데이타에 포함되는 시각 정보를 추출하는 추출 수단과,

상기 추출 수단에 의해 추출한 상기 시각 정보에 근거하여, 상기 전송 데이타를 처리하는 기준이 되는 시스템 클럭을 생성하는 시스템 클럭 생성 수단과,

상기 추출 수단에 공급되는 상기 전송 데이타를 기억하는 기억 수단과,

상기 기억 수단에서의 상기 전송 데이타 기억량을 검출하는 검출 수단과,

상기 검출 수단의 검출 결과에 대응하여, 상기 기억량이 미리 설정된 소정의 기준값보다 클 때, 상기 기억 수단으로부터의 상기 전송 데이타 판독 레이트가 커지고, 상기 기억량이 미리 설정된 소정의 기준값보다 작을 때, 상기 기억 수단으로부터의 상기 전송 데이타 판독 레이트가 적어지도록, 상기 전송 데이타의 상기 기억 수단으로부터의 판독 레이트를 제어하는 판독 제어 수단을 구비하고,

상기 판독 제어 수단은, 상기 검출 수단에 의해 검출된 상기 기억량과 상기 소정이 기준값을 비교하는 비교 수단과,

상기 기억 수단에 기억되어 있는 상기 전송 데이타의 판독 레이트를 설정하는 설정 수단과,

상기 비교 수단의 출력을, 상기 전송 데이타의 판독 레이트로 변환하여, 상기 설정 수단에 출력하는 변환 수단을 구비하는 것을 특징으로 하는, 디코딩 시스템.
제 1 항에 있어서,

상기 시각 정보는 타임 스탬프인 것을 특징으로 하는, 디코딩 시스템.
제 1 항 또는 제 2 항에 있어서,

상기 검출 수단은 상기 기억 수단에 기억되어 있는 상기 전송 데이타 단위의 수를 계수하는 계수 수단을 가지는 것을 특징으로 하는, 디코딩 시스템.
제 3 항에 있어서,

상기 단위는 패킷인 것을 특징으로 하는, 디코딩 시스템.
제 4 항에 있어서,

상기 계수 수단은, 상기 패킷이 기억되었을 때 계수값을 증가시키고, 상기 패킷이 판독되었을 때 계수값을 감소시키는 것을 특징으로 하는, 디코딩 시스템.
제 5 항에 있어서,

상기 계수 수단의 계수값을 샘플링하는 타이밍 신호를 발생하는 타이밍 신호 발생 수단을 더 구비하고,

상기 비교 수단은, 상기 타이밍 신호 발생 수단이 상기 타이밍 신호를 발생할 때, 소정의 기준값과 상기 계수 수단의 계수값을 비교하고,

상기 비교 수단이 비교하는 상기 기준값을 발생하는 기준값 발생 수단을 더 구비하는 것을 특징으로 하는, 디코딩 시스템.
제 6 항에 있어서,

상기 타이밍 신호 발생 수단은,

소정의 계수 클럭을 계수하는 카운터와,

상기 카운터의 계수값과 소정의 기준 카운트값을 비교하는 비교기와,

상기 기준 카운트값을 발생하는 기준 카운트값 발생 수단을 구비하는 것을 특징으로 하는, 디코딩 시스템.
제 6 항에 있어서,

상기 설정 수단은,

소정의 계수 클럭을 카운트하는 카운터와,

상기 변환 수단의 출력에 대응하여 소정의 판독 레이트를 설정하는 판독 레이트 설정 회로와,

상기 카운터의 카운트값과 상기 판독 레이트 설정 회로의 출력을 비교하는 비교기를 구비하는 것을 특징으로 하는, 디코딩 시스템.
패킷을 단위로 하여 전송되는 전송 데이타에 포함되는 타임 스탬프를 기초로 시스템 클럭을 생성하고, 상기 시스템 클럭을 기준으로 하여 상기 전송 데이타를 디코딩하는 디코딩 방법에 있어서,

상기 타임 스탬프를 추출하기 전에, 상기 전송 데이타를 버퍼 메모리에 기억하는 단계와,

상기 버퍼 메모리에 기억된 상기 전송 데이타의 패킷의 기억량을 검출하는 단계와,

상기 기억량이 미리 설정된 소정의 기준값보다 클 때 상기 버퍼 메모리로부터의 상기 전송 데이타의 판독 레이트를 크게 하고, 상기 기억량이 미리 설정된 소정의 기준값보다 작을 때, 상기 버퍼 메모리로부터의 상기 전송 데이타의 판독 레이트를 작게 하도록, 상기 버퍼 메모리로부터의 판독 레이트를 제어하는 단계를 포함하고,

상기 제어 단계는,

검출된 상기 기억량과 상기 소정의 기준값을 비교하는 단계와,

상기 비교의 결과 값을, 상기 전송 데이터의 판독 레이트로 변환하는 단계와,

이 변환 값에 기초하여, 상기 버퍼 메모리에 기억되어 있는 상기 전송 데이타의 판독 레이트를 설정하는 단계를 포함하는 것을 특징으로 하는, 디코딩 방법.
데이타를 가변 비트 레이트로 엔코딩하는 엔코딩 수단과,

상기 데이타에 부가하는 타임 스탬프를 발생하는 발생 수단과,

엔코딩된 상기 데이타를 상기 타임 스탬프를 부가하여 패킷화하는 패킷화 수단과,

상기 패킷화 수단에 의해 패킷화된 패킷의 간격을 연산하는 연산 수단과,

상기 패킷화 수단에 의해 패킷화된 패킷을 전송함과 함께, 상기 패킷의 전송이 행해지기 전에, 상기 연산 수단에 의해 연산된 상기 간격에 대응하는 간격 데이타를 전송하는 전송 수단을 구비하는 것을 특징으로 하는, 엔코딩 시스템.
패킷을 단위로 하여 전송되는 가변 비트 레이트의 데이타를 기억하는 기억 수단과,

상기 데이타를 수신하기 전에, 상기 데이타와 함께 전송되는 상기 패킷의 간격에 대응하는 간격 데이타를 검출하는 간격 데이타 검출 수단과,

상기 간격 데이타 검출 수단의 검출 결과에 대응하여, 상기 패킷이 상기 기억 수단에 기억된 후, 판독되기까지의 지연 시간을 제어하는 지연 시간 제어 수단을 구비하는 것을 특징으로 하는, 디코딩 시스템.
제 11 항에 있어서,

상기 기억 수단은,

복수의 상기 패킷을 기억하는 제 1 기억 수단과,

상기 제 1 기억 수단으로부터 판독된 한 개의 상기 패킷을 기억하는 제 2 기억 수단을 구비하고,

상기 지연 시간 제어 수단은 상기 제 1 기억 수단의 지연 시간과 제 2 기억 수단의 지연 시간의 합계 시간이, 미리 설정된 소정의 시간으로 되도록, 상기 제 1 기억 수단과 제 2 기억 수단을 제어하는 것을 특징으로 하는, 디코딩 시스템.
제 11 항에 있어서,

상기 기억 수단에 기억되어 있는 패킷의 량을 검출하는 기억량 검출 수단과,

상기 기억량 검출 수단의 검출 결과에 대응하여, 상기 기억 수단으로부터 상기 패킷을 판독하고, 출력하는 출력 레이트를 제어하는 출력 레이트 제어 수단을 더 구비하는 것을 특징으로 하는, 디코딩 시스템.
제 12 항에 있어서,

상기 기억 수단에 기억되어 있는 패킷의 량을 검출하는 기억량 검출 수단과,

상기 기억량 검출 수단의 검출 결과에 대응하여, 상기 기억 수단으로부터 상기 패킷을 판독하고, 출력하는 출력 레이트를 제어하는 출력 레이트 제어 수단을 더 구비하는 것을 특징으로 하는, 디코딩 시스템.
데이타를 가변 비트 레이트로 엔코딩하고,

엔코딩한 엔코딩 데이타를 타임 스탬프를 부가하여 패킷화하며,

상기 엔코딩 데이타를 패킷화한 패킷의 간격을 연산하고,

패킷화된 상기 패킷을 전송함과 함께, 상기 패킷의 전송이 행해지기 전에, 연산된 상기 간격에 대응하는 간격 데이타를 전송하는 것을 특징으로 하는, 엔코딩 방법.
패킷을 단위로 하여 전송되는 가변 비트 레이트의 데이터를, 상기 패킷을 수신하기 전에 메모리에 기억함과 함께, 그 데이타로부터 상기 패킷의 간격에 대응하는 간격 데이타를 추출하고, 추출한 상기 간격 데이타에 대응하여, 상기 메모리에 기억한 데이타를 판독하며, 출력하는 출력 레이트를 제어하고,

상기 메모리로부터 출력된 데이타에서 타임 스탬프를 추출하며,

추출된 상기 타임 스탬프를 이용하여 시스템 클럭을 생성하고,

생성된 상기 시스템 클럭을 이용하여 상기 메모리로부터 출력된 데이타를 디코딩하는 것을 특징으로 하는, 디코딩 방법.
데이타를 가변 비트 레이트로 엔코딩하는 엔코딩 수단과,

상기 데이타에 부가하는 타임 스탬프를 발생하는 발생 수단과,

엔코딩된 상기 데이타를 상기 타임 스탬프를 부가하여 패킷으로 하는 패킷화수단과,

소정의 구간마다, 상기 패킷을 전송할 때의 데이타 레이트를 설정하는 설정 수단과,

상기 데이타 레이트에 대응하여, 상기 패킷의 전송 간격을 연산하는 연산 수단과,

상기 패킷을 전송하기 전에, 상기 데이타 레이트에 대응하는 데이타 레이트 데이터를 전송함과 함께, 상기 패킷을 상기 연산 수단에 의해 연산된 전송 간격으로 전송하는 전송 수단을 구비하는 것을 특징으로 하는, 엔코딩 시스템.
데이타를 가변 비트 레이트로 엔코딩하고,

엔코딩한 데이타를, 타임 스탬프를 부가하여 패킷으로 하는 한편,

소정의 구간마다, 상기 패킷을 전송할 때의 데이타 레이트를 설정하며,

상기 데이타 레이트에 대응하여, 상기 패킷의 전송 간격을 연산하고,

상기 패킷을 전송하기 전에, 상기 데이타 레이트에 대응하는 데이타 레이트 데이타를 전송함과 함께, 패킷을, 연산한 상기 전송 간격으로 전송하는 것을 특징으로 하는, 엔코딩 방법.
입력된, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것과, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타를 기억하는 기억 수단과,

상기 기억 수단에 기억된 데이타를 판독하고, 상기 패킷을 전송하기 전에, 상기 데이타 레이트 데이타를 전송 가능하게 하도록, 기록 매체에 기록하는 기록 수단을 구비하는 것을 특징으로 하는, 엔코딩 데이타 기록 장치.
입력된, 가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것과, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타를 기억하고,

기억된 데이타를 판독하고, 상기 패킷을 전송하기 전에, 상기 데이타 레이트 데이타를 전송 가능하게 하도록, 기록 매체에 기록하는 것을 특징으로 하는, 엔코딩 데이타 기록 방법.
가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께 기록되어 있는 기록 매체로부터, 데이타를 판독하는 판독 수단과,

상기 데이타로부터, 상기 데이타 레이트 데이타를 검출하는 검출 수단과,

상기 데이타 레이트 데이타에 대응하여, 상기 패킷의 전송 간격을 연산하는 연산 수단과,

상기 패킷을 전송하기 전에, 상기 데이타 레이트 데이터를 전송함과 함께, 상기 패킷을, 상기 연산 수단에 의해 연산된 전송 간격으로 전송하는 전송 수단을 구비하는 것을 특징으로 하는, 엔코딩 데이타 전송 장치.
가변 비트 레이트로 엔코딩된 엔코딩 데이타를, 타임 스탬프를 부가하여 패킷으로 한 것이, 그 패킷을 전송할 때의 데이타 레이트에 대응하는 데이타 레이트 데이타와 함께 기록되어 있는 기록 매체로부터, 데이타를 판독하고,

상기 데이타로부터, 상기 데이타 레이트 데이타를 검출하며,

상기 데이타 레이트 데이타에 대응하여, 상기 패킷의 전송 간격을 연산하고,

상기 패킷을 전송하기 전에, 상기 데이타 레이트 데이터를 전송함과 함께,

상기 패킷을, 연산한 상기 전송 간격으로 전송하는 것을 특징으로 하는, 엔코딩 데이타 전송 방법.