DE69534259T2

DE69534259T2 - Systeme und Verfahren zur Dekodierung und Kodierung

Info

Publication number: DE69534259T2
Application number: DE69534259T
Authority: DE
Inventors: Eisaburo Shinagawa-ku Itakura; Paul Shinagawa-ku Hodgins
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-11-09
Filing date: 1995-11-08
Publication date: 2006-05-04
Anticipated expiration: 2015-11-09
Also published as: EP0712250A2; KR960020010A; KR100564057B1; DE69534259D1; EP0712250B1; US5901149A; EP0712250A3

Description

Die Erfindung betrifft ein Kodiersystem, ein Kodierverfahren, ein Dekodiersystem, ein Dekodierverfahren, eine Aufzeichnungsvorrichtung für kodierte Daten, ein Verfahren zum Aufzeichnen von kodierten Daten, eine Vorrichtung zum Senden von kodierten Daten, ein Verfahren zum Senden von kodierten Daten und ein Aufzeichnungsmedium, die beispielsweise benutzt werden können, wenn Audiodaten oder Videodaten nach einem MPEG-(Moving Picture Experts Group)-System digitalisiert und paketiert werden und diese Daten über ein vorgeschriebenes Netz übertragen und an einer Empfangsseite empfangen werden.
15 der anliegenden Zeichnungen zeigt den Aufbau eines bereits früher vorgeschlagenen Datenübertragungssystems.
Ein Kodierer 1 kodiert Videosignale und Audiosignale z.B. nach einem MPEG-2-System und gibt diese Daten in einen Systemkodierer 2 ein. Der Systemkodierer 2 paketiert die zugeführten Videosignale und die Audiosignale und fügt zu diesen Daten Zeitmarken hinzu, um die Daten auf einem Netz 3 zu übertragen. Das Netz 3 ist z.B. ein ATM-(Asynchronous Transfer Mode)-Netz mit statistischer Multiplexverarbeitung. Das heißt, wenn die Daten eines Pakets gesendet werden, werden die Daten eines anderen Pakets in einem Pufferspeicher gehalten. Wenn das Senden der Daten des betreffenden Pakets abgeschlossen ist, werden die Daten des anderen Pakets (Zellen) aus dem Pufferspeicher ausgelesen, und in zahlreichen Knoten, die das Netz 3 bilden, wird eine Übertragungsverarbeitung durchgeführt.
Die Daten, die über das Netz 3 übertragen werden, werden einer Systemdekodierung 4 zugeführt. Die Systemdekodierung 4 besteht z.B., wie in 16 dargestellt, aus einer Zeitmarken-Extrahierschaltung 11, einer PLL-Schaltung 12 und einem Systemdekodierer 13. Der Systemdekodierer 13 löst die Paketierung der ihm zugeführten paketierten Audiodaten und Videodaten auf und gibt den Audiostrom und den Videostrom, die auf diese Weise gewonnen werden, an den Dekodierer 5 aus.
Auf der anderen Seite extrahiert die Zeitmarken-Extrahierschaltung 11 eine in den Eingangsdaten enthaltene Zeitmarke und liefert diese an die PLL-Schaltung 12. Die PLL-Schaltung 12 erzeugt mit Hilfe der ihr zugeführten Zeitmarke einen Systemtakt und liefert den Systemtakt an den Dekodierer 5. Im Falle des MPEG-2-Systems ist die Frequenz des Systemtakts auf 27 MHz gesetzt.
Der Dekodierer 5 dekodiert die von dem Systemdekodierer 13 zugeführten Ströme der Audiodaten und der Videodaten auf der Basis des Systemtakts aus der PLL-Schaltung 12.
Die PLL-Schaltung 12 hat z.B. den in 17 dargestellten Aufbau. Die von der Zeitmarken-Extrahierschaltung 11 extrahierte Zeitmarke wird einem Subtrahierer 21 zugeführt. Diese Zeitmarke ist in dem Transportstrom des MPEG-2-Systems als PCR (Programm Clock Referenz) gesetzt. Der Transportstrom ist als festes Paket mit 188 Bytes gesetzt und wird als Strom mit einer festen Geschwindigkeit übertragen. Die PCR wird in einem Intervall innerhalb von wenigstens 0,1 Sekunden gesendet. Im Fall der Übertragung ist sie in dem Header eines Pakets angeordnet.
Die PCR repräsentiert das Timing einer Kodierung in dem Kodierer 1 durch einen Zählwert des Systemtakts des Systemkodierers 2. Der Subtrahierer 21 berechnet die Differenz zwischen der PCR und dem Zählwert des Systemtakts in dem Zähler 24 (Systemtakt in der Systemdekodierung 4). Das Ausgangssignal des Subtrahierers 21 wird einem Tiefpaßfilter (LPF) 22 zugeführt und geglättet und dann einem DA-(Digital/Analog)-Wandler und einem VCO (spannungsgesteuerter Oszillator) 23 zugeführt. Der D/A-Wandler und der VCO 23 wandeln das aus dem Tiefpaßfilter 22 kommende digitale Signal in ein analoges Signal um und benutzen das analoge Signal als Steuerspannung für die Erzeugung eines Systemtakts, dessen Frequenz der Steuerspannung entspricht.
Der Systemtakt wird dem Dekodierer 5 zugeführt und außerdem in den Zähler 24 eingegeben, um dort gezählt zu werden. Der Zählwert des Zählers 24 wird dem Subtrahierer 21 als Signal zugeführt, das die Frequenz und die Phase des Systemtakts im gegebenen Zeitpunkt repräsentiert.
Wenn die auf der Sendeseite kodierten Daten über das Netz 3 zur Empfangsseite übertragen und dann auf der Empfangsseite in der beschriebenen Weise dekodiert werden, könnte der Systemtakt der Dekodiererseite leicht mit dem Systemtakt der Kodiererseite synchronisiert werden, wenn die Zeitmarken auf der Dekodiererseite in dem genau gleichen Intervall ankommen.
In Wirklichkeit tritt jedoch in dem Netz 3 eine Verzögerungsfluktuation auf. Das heißt, das Netz 3 führt die statistische Multiplexverarbeitung an den Daten dieses Pakets durch, und um ein vorgeschriebenes Paket und ein weiteres Paket auf einem Übertragungsweg zu übertragen, muß ein Paket in einem Pufferspeicher gespeichert und in Bereitschaft gehalten werden, während das andere Paket gesendet wird. Wenn das Senden eines Pakets abgeschlossen ist, erfolgt die Übertragungsverarbeitung des anderen Pakets, das in Bereitschaft gehalten wird. Da die Verarbeitung, wie oben beschrieben, in vielen Knoten (ATM-Schaltern) des Netzes 3 ausgeführt wird, erleidet das übertragene Paket (ATM-Zelle) eine zufallsbedingte Verzögerungsfluktuation. Wenn man die Verzögerungsfluktuation so beläßt, wie sie ist, wird es auf der Dekodiererseite schwierig, eine genaue Dekodierung durchzuführen.
Um die zufällige Verzögerungsfluktuation zu eliminieren, hat man deshalb erwogen, die Zeitmarken in Werten neu einzuschreiben, die die Verzögerungsfluktuation berücksichtigen. Diese Verarbeitung kompliziert jedoch den Aufbau des Netzes 3.
Alternativ wird erwogen, die zufällige Verzögerungsfluktuation in dem Netz 3 durch eine PLL-Schaltung 12 zu absorbieren. Da die Verzögerungsfluktuation jedoch extrem groß ist, benötigt die PLL-Schaltung 12 für das Absorbieren der zufälligen Verzögerungsfluktuation viel Zeit für die Synchronisierung, oder sie muß einen komplizierten Schaltungsaufbau haben.
Da der Kodierprozeß in dem Kodierer 1 außerdem mit einer variablen Bitrate durchgeführt wird, wird die Datenmenge für ein kompliziertes Bild größer, während sie für ein einfaches Bild reduziert wird.
Auf der anderen Seite ist die Paketlänge in dem Transportstrom auf einen konstanten Wert von 188 Bytes gesetzt. Deshalb ist das Intervall, in dem die Pakete eintreffen kurz, wenn die Datenmenge groß ist. Wenn die Datenmenge klein ist, ist das Intervall, in dem die Pakete eintreffen, hingegen lang. Das heißt, die Datenrate, mit der das Paket übertragen wird, ändert sich mit der in dem Kodierer 1 erzeugten Codemenge.
Wenn die Änderung des Anskunftsintervalls und die Verzögerungsfluktuation, wie sie oben beschrieben wurden, so belassen werden, wie sie sind, wird es auf der Dekodiererseite schwierig, eine akkurate Dekodieroperation durchzuführen. Das obige Problem tritt auch auf, wenn das Datenausgangssignal des Systemkodierers 2 nicht direkt gesendet sondern vorübergehend in einem Aufzeichnungsmedium gespeichert und dann gesendet wird.
Ziel eines Ausführungsbeispiels der vorliegenden Erfindung ist es, die in einem Netz auftretende Verzögerungsfluktuation zu absorbieren, ohne die Konstruktion der Vorrichtung zu komplizieren.
Ein weiteres Ziel eines Ausführungsbeispiels der vorliegenden Erfindung besteht darin, die Änderung zu absorbieren, die durch die Synthetisierung der Änderung des Anskunftsintervalls der Pakete und die Verzögerungsfluktuation entsteht.
EP-A-0 577 329 offenbart ein Verfahren zur Rückgewinnung des Timings für Video mit variabler Bitrate in ATM-Empfängern, das eine erste PLL-Schaltung mit einem Ausgangszähler benutzt, um auf Werte der Systemtaktreferenz-(SCR) zu verrasten, die von einem entfernten ATM-Sender asynchron empfangen werden. Die SCR-Werte repräsentieren die Augenblickswerte eines Systemzeittakts (STC) im Augenblick des Sendens der asynchronen SCR-Werte. Im Empfänger wird der Ausgangszähler zunächst auf den Wert des empfangenen SCR-Anfangswerts gesetzt, so daß der abgeleitete STC zum Dekodieren von Datenzellen in den am Anfang empfangenen Paketen zur Verfügung steht.
Nach einem Aspekt der Erfindung ist ein Datendekodiersystem vorgesehen, wie es in Anspruch 1 angegeben ist.
Nach einem anderen Aspekt der Erfindung ist ein Datendekodierverfahren vorgesehen, wie es in Anspruch 5 angegeben.
In einem Dekodiersystem und einem Dekodierverfahren gemäß der Erfindung wird die Ausleserate von gespeicherten Daten nach Maßgabe der Datenspeichermenge gesteuert, so daß die Verzögerungsfluktuation auf einem Übertragungspfad absorbiert werden kann.
Die Zeitsignal-Generatoreinrichtung umfaßt vorzugsweise einen Zähler zum Zählen eines vorbestimmten Zähltakts, einen Komparator zum Vergleichen des Zählwerts des Zählers mit einem vorbestimmten Referenzzählwert und eine Referenzzählwert-Generatoreinrichtung (z.B. ein Abtastzeitgenerator) zum Erzeugen des Referenzzählwerts.
Die Auslesesteuereinrichtung kann mit einer Einstelleinrichtung (z.B. einer Ausgaberaten-Einstelleinrichtung) zum Einstellen der Ausleserate von Sendedaten, die in der Speichereinrichtung gespeichert sind, sowie mit einer Wandlereinrichtung zur Umwandlung des Ausgangssignals der Vergleichereinrichtung in die Ausleserate der Sendedaten und zur Ausgabe der Ausleserate an die Einstelleinrichtung ausgestattet sein.
Die Einstelleinrichtung kann mit einem Zähler zum Zählen eines vorbestimmten Zähltakts, einer Ausleseraten-Einstelleinrichtung (z.B. einer Ausgaberaten-Einstellschaltung) zum Einstellen einer vorbestimmten Ausleserate nach Maßgabe des Ausgangssignals der Wandlereinrichtung sowie mit einem Komparator ausgestattet sein, der den Zählwert des Zählers mit dem Ausgangssignal der Ausleseraten-Einstellschaltung vergleicht.
In dem Dekodiersystem und Dekodierverfahren gemäß der Erfindung werden die Sendedaten, die in jedem Paket (auf einer Paketbasis) gesendet werden sollen, in dem Pufferspeicher gespeichert. Wenn die Zahl der in dem Pufferspeicher gespeicherten Pakete größer ist als der vorbestimmte Referenzwert, wird die Ausleserate auf einen großen Wert gesetzt. Wenn die Zahl der Pakete hingegen kleiner ist als der vorbestimmte Referenzwert, wird die Ausleserate auf einen niedrigen Wert gesetzt. Dadurch können die Daten, die über ein Netz übertragen werden sollen, genau verarbeitet werden.
Im folgenden wird die Erfindung unter Bezugnahme auf die anliegenden Zeichnungen beschrieben, in denen gleiche Teile durchgehend durch gleiche Bezugszeichen gekennzeichnet sind.
1 zeigt ein Blockdiagramm, aus dem der Aufbau eines Systemdekodierers gemäß einem Ausführungsbeispiel der Erfindung hervorgeht,
2 zeigt ein Blockdiagramm, aus dem der Aufbau der Justierschaltung 31 von 1 hervorgeht,
3 zeigt ein Flußdiagramm der Funktion des Ausführungsbeispiels von 2,
4 zeigt ein Blockdiagramm, aus dem der Aufbau eines Systemkodierers nach einem Ausführungsbeispiel der Erfindung hervorgeht,
5 zeigt ein Zeitdiagramm, aus dem die Beziehung zwischen Paketen, die von einer Synthetisierschaltung 84 in 4 ausgegeben werden, und Intervalldaten hervorgehen,
6 zeigt ein Blockdiagramm, aus dem der Aufbau eines Systemdekodierers nach einem Ausführungsbeispiel der Erfindung hervorgeht,
7 zeigt ein Blockdiagramm, aus dem der Aufbau einer Justierschaltung 31 in 6 hervorgeht,
8 zeigt ein Flußdiagramm der Funktion des Ausführungsbeispiels von 7,
9 zeigt ein Flußdiagramm einer weiteren Funktion des Ausführungsbeispiels von 7,
10 zeigt ein Diagramm einer Kodieroperation in dem Kodierer, die mit einer festen Rate durchgeführt wird, wobei in dem oberen Teil (a) von 10 die zeitliche Änderung der festen Rate und in dem unteren Teil (b) von 10 Paketintervalle verschiedener Pakete dargestellt sind, die mit unterschiedlichen festen Raten kodiert werden, wie sie in dem Teil (a) von 10 dargestellt sind,
11 zeigt ein Blockdiagramm, aus dem ein anderer Aufbau des Systemkodierers nach einem anderen Ausführungsbeispiel der Erfindung hervorgeht,
12 zeigt ein Blockdiagramm, aus dem der Aufbau einer Aufzeichnungsvorrichtung für kodierte Daten nach einem Ausführungsbeispiel der Erfindung hervorgeht,
13A zeigt ein Aufzeichnungsformat eines Aufzeichnungsmediums und 13B zeigt ein anderes Aufzeichnungsformat des Aufzeichnungsmediums,
14 zeigt ein Blockdiagramm, aus dem der Aufbau einer Sendevorrichtung für kodierte Daten nach einem Ausführungsbeispiel der Erfindung hervorgeht,
15 zeigt ein Diagramm, aus dem der Aufbau eines Übertragungspfads hervorgeht,
16 zeigt ein Blockdiagramm, aus dem der Aufbau eines früher vorgeschlagenen Systemdekodierers hervorgeht,
17 zeigt ein Blockdiagramm, aus dem der Aufbau einer PLL-Schaltung in 16 hervorgeht.
Wie 15 zeigt, werden Videodaten und Audiodaten, die von einem Kodierer 1 kodiert werden, paketiert und dann in einem Systemkodierer 2 mit Zeitmarken versehen und anschließend über ein Netz 3 mit Verzögerungsfluktuation zu einer Empfangsseite gesendet.
Auf der Empfangsseite wird das Paket in einem Systemdekodierer 4 zerlegt, und ein Videostrom und ein Audiostrom werden einem Dekodierer 5 zugeführt. Außerdem werden in dem Systemdekodierer 4 die Zeitmarken abgetrennt und extrahiert, um synchron zu den Zeitmarken Systemtakte zu erzeugen und die Systemtakte dem Dekodierer 5 zuzuführen. In dem Dekodierer 5 werden die Audiodaten und die Videodaten einer Dekodierverarbeitung auf der Basis dieser Systemtakte unterzogen.
In dem Ausführungsbeispiel der Erfindung hat der Systemdekodierer 4 beispielsweise den in 1 dargestellten Aufbau. Das heißt, zusätzlich zu der Zeitmarken-Extrahierschaltung 11, der PLL-Schaltung 12 und dem Systemdekodierer 13 des Systemdekodierers 4 von 16 weist der Systemdekodierer 4 eine Justierschaltung 31 auf. Die Daten, die aus dem Netz 3 zugeführt werden, werden von der Justierschaltung 31 justiert und dann dem Systemdekodierer 13 und der Zeitmarken-Extrahierschaltung 11 zugeführt.
2 zeigt den Aufbau der Justierschaltung 31. Im vorliegenden Ausführungsbeispiel werden die gesendeten Daten in einem Pufferspeicher 41 temporär gespeichert und dann dem Systemdekodierer 13 und der Zeitmarken-Extrahierschaltung 11 zugeführt. Der Pufferspeicher 41 speichert die Daten auf Paketbasis (d.h. als Speichereinheit wird ein Paket benutzt). Wenn in dem Pufferspeicher 41 ein Paket gespeichert wird, detektiert ein Paketdetektor 421 das Paket und gibt ein Detektorsignal an einen Addiereingang eines Zählers 43 aus.
Ein von einem Komparator 53 ausgegebenes Paketausgabesignal wird einem Subtrahiereingang des Zählers 43 zugeführt. Beim Eintreffen des Paketausgabesignals aus dem Komparator 53 liest eine Puffersteuerschaltung 55 die Daten nur eines Pakets aus dem Pufferspeicher 41 aus. Ein Teil des von dem Komparator 53 an die Puffersteuerschaltung 55 ausgegebenen Signals wird dem Subtrahiereingang des Zählers 43 zugeführt, wie dies oben beschrieben wurde. Deshalb zählt der Zähler 43 die Zahl der in dem Pufferspeicher 41 gespeicherten Pakete.
Der Zählwert des Zählers 43 wird einem Komparator 44 zugeführt und mit einem Referenzpegel verglichen, der von einem Referenzpegelgenerator 45 ausgegeben wird. Beim Eintreffen eines von einer Zeitsignal-Generatorschaltung 46 ausgegebenen Zeitsignals (Aktivierungssignal) führt der Komparator 44 seine Vergleichsoperation durch.
Die Zeitsignal-Generatorschaltung 46 umfaßt einen Zähler 47 zum Zählen der von einem Oszillator (OSC) 50 ausgegebenen Takte, ferner eine Abtastzeit-Generatorschaltung 49 zur Ausgabe eines Abtastzeitsignals, das als Kriterium für die Abtastzeitlage von in dem Pufferspeicher 41 gespeicherten Paketen dient, und einen Komparator 49 zum Vergleichen des Zählwerts des Zählers 47 mit dem Ausgangssignal der Abtastzeit-Generatorschaltung 49, um das Vergleichsergebnis als Aktivierungssignal an den Komparator 44 auszugeben. Der Zähler 47 wird nach Maßgabe des Ausgangssignals des Komparators 48 zurückgesetzt.
Der Komparator 44 vergleicht den Zählwert des Zählers 43 mit dem von dem Referenzpegelgenerator 45 ausgegebenen Referenzpegel und gibt das Vergleichsergebnis über einen Wandler 51 an eine Ausgaberaten-Einstellschaltung 52 aus. Der Wandler 51 wandelt die der Speichermenge der in dem Pufferspeicher 41 gespeicherten Pakete entsprechenden Daten, die von dem Komparator 44 ausgegeben werden, in eine Ausgaberate um, mit der die Daten aus dem Pufferspeicher 41 ausgelesen werden.
Die Ausgaberate, die in der Ausgaberaten-Einstellschaltung 52 eingestellt wird, wird an einen Komparator 53 geliefert. Diesem Komparator 53 wird außerdem der Zählwert eines Zählers 44 zugeführt, der die von dem Oszillator 50 ausgegebenen Takte zählt. Der Komparator 53 gibt das Paketausgabesignal an die Puffersteuerschaltung 55 aus, wenn der Zählwert des Zählers 54 einen Wert erreicht, der dem Ausgangssignal der Ausgaberaten-Einstellschaltung 52 entspricht. Beim Eintreffen eines Paketausgabesignals steuert die Puffersteuerschaltung 55 den Pufferspeicher 41, so daß die Daten eines Pakets aus dem Pufferspeicher 41 ausgelesen werden. Das von dem Komparator 53 ausgegebene Paketausgabesignal wird dem Zähler 54 als Rücksetzsignal und darüber hinaus dem Subtrahiereingang des Zählers 43 zugeführt.
Als Nächstes wird die Funktion der Justierschaltung 31 anhand des Flußdiagramms von 3 beschrieben.
Zunächst wird in dem Schritt S1 ein Anfangswert für die Verzögerungszeit des Pufferspeichers 41 für ein erstes Paket gesetzt, das dem Pufferspeicher 41 zuerst zugeführt wird. In dem Schritt S2 wird dann ein Anfangswert für die Ausgaberate des Pufferspeichers 41 gesetzt. Das heißt das Auslesen (die Ausgaberate) des Pufferspeichers 41 wird in Abhängigkeit von der Zahl der in dem Pufferspeicher 41 gespeicherten Pakete gesteuert, und für das erste zugeführte Paket wird als Anfangswert ein Erwartungswert in einem Übertragungspfad (Netz) voreingestellt.
Der Prozeß geht dann weiter zu dem Schritt S3, um die Zahl der in dem Pufferspeicher 41 gespeicherten Pakete abzutasten und seinen Abtastwert auf eine Variable BL zu setzen.
Das heißt, der Zähler 43 zählt sein Detektorausgangssignal aufwärts, wenn der Paketdetektor 42 feststellt, daß das Paket in dem Pufferspeicher 41 gespeichert ist. Wenn der Komparator 53 ein Paketausgabesignal an die Puffersteuerschaltung 55 ausgibt, um das Auslesen (die Ausgabe) der Daten eines in dem Pufferspeicher 41 gespeicherten Pakets anzuweisen, zählt der Zähler 43 das von den Komparator 53 auszugegebende Paketausgabesignal abwärts. Deshalb wird in dem Zähler 43 ein Wert gehalten, der der Zahl der in dem Pufferspeicher 41 gespeicherten Pakete entspricht.
Der Komparator 48 vergleicht den Zählwert des Zählers 47 mit einem vorbestimmten Referenzwert, der in der Abtastzeit-Generatorschaltung 49 voreingestellt ist, und gibt an den Komparator 44 ein Aktivierungssignal aus, wenn der Zählwert gleich dem Referenzwert ist. Der Zähler 47 wird zurückgesetzt, wenn der Komparator 48 das Aktivierungssignal ausgibt, und beginnt von neuem mit dem Zählen der von dem Oszillator 50 ausgegebenen Zähltakte. Diese Operation wird wiederholt, so daß der Komparator 48 der Zeitsignal-Generatorschaltung 46 das Aktivierungssignal in einer festen Periode erzeugt (einer Periode, die dem in der Abtastzeit-Generatorschaltung 49 eingestellten Wert entspricht).
Anschließend vergleicht der Komparator 44 in dem Schritt S4 den Zählwert (BL) des Zählers 43 mit dem Referenzpegel (REF), der in dem Referenzpegelgenerator 45 in der Zeitlage gesetzt wird, in der der Komparator 48 der Zeitsignal-Generatorschaltung 46 das Aktivierungssignal ausgibt.
Wenn der Komparator 44 feststellt, daß der Zählwert BL des Zählers 43 gleich dem Referenzpegel REF des Referenzpegelgenerators 45 ist, geht der Prozeß weiter zu dem Schritt S5, in dem der Wandler 51 die Ausgaberate OR, die in der Ausgaberaten-Einstellschaltung 52 eingestellt werden soll, auf der laufenden Ausgaberate OR hält. Danach kehrt der Prozeß zu dem Schritt S3 zurück, um die anschließende Verarbeitung zu wiederholen.
Das heißt, der Komparator 44 steuert die Ausgaberate-Einstellschaltung 52 durch den Wandler 51, wenn der Zählwert 8L des Zählers 43 gleich dem von dem Referenzpegelgenerator 45 ausgegebenen Referenzpegel ist, und beläßt die in der Ausgaberaten-Einstellschaltung 52 eingestellte Ausgaberate OR so wie sie ist.
Wenn in dem Schritt S4 hingegen festgestellt wird, daß der Zählwert BL des Zählers 43 und der Referenzpegel REF des Referenzpegelgenerators 45 nicht einander gleich sind, geht der Prozeß weiter zu dem Schritt S6, um zu prüfen, ob der Zählwert BL größer ist als der Referenzpegel REF.
Wenn festgestellt wird, daß der Zählwert BL größer ist als der Referenzpegel REF, geht der Prozeß weiter zu dem Schritt S10, um zu prüfen, ob die Summe (OR + Δ) aus der in der Ausgaberaten-Einstellschaltung 52 gesetzten Ausgaberate OR und einer Änderungsbreite (Δ) kleiner ist als ein vorbestimmter Maximalwert MAXR der Ausgaberate. Wenn der Wert (OR + Δ) kleiner ist als MAXR, geht der Prozeß weiter zu dem Schritt S11, um die Summe (OR + Δ) aus der laufenden Ausgaberate OR und der Änderungsbreite (Δ) als neue Ausgaberate OR zu setzen. Wenn hingegen in dem Schritt S10 der Wert (OR + Δ) gleich oder größer ist als MAXR, geht der Prozeß weiter zu dem Schritt S12, um den Maximalwert MAXR als Ausgaberate OR zu setzen.
Das heißt, wenn der von dem Komparator 44 ausgegebene Wert positiv ist (wenn der Zählwert BL des Zählers 43 größer ist als der Referenzpegel REF) gibt der Wandler 51 an die Ausgaberaten-Einstellschaltung 52 eine Ausgaberate aus, die um einen der Änderungsbreite Δ entsprechenden Betrag größer ist. Durch diese Operation wird die Ausgaberate OR, die in der Ausgaberaten-Einstellschaltung 52 gesetzt wurde, in einen Wert geändert, der um die Änderungsbreite Δ vergrößert ist.
Wenn der Wert (OR + Δ) hingegen gleich oder größer ist als MAXR, setzt der Wandler 51 als Ausgaberate in der Ausgaberaten-Einstellschaltung 52 den Maximalwert MAXR.
Wenn in dem Schritt S6 hingegen festgestellt wird, daß der Zählwert BL gleich oder kleiner ist als der Referenzpegel REF, geht der Prozeß weiter zu dem Schritt S7, um zu prüfen, ob der Wert (OR – Δ), der durch Subtrahieren der Änderungsbreite Δ von der Ausgaberate OR gewonnen wird, größer ist als der Minimalwert MINR der Ausgaberate. Wenn festgestellt wird, daß der Wert (OR – Δ) größer ist als MINR, geht der Prozeß weiter zu dem Schritt S8, um den Wert (OR – Δ), der durch Subtrahieren der Änderungsbreite Δ von der laufenden Ausgaberate OR gewonnen wird, als neue Ausgaberate OR zu setzen.
Wenn der Wert (OR – Δ) in dem Schritt S7 gleich oder kleiner ist als MINR, geht der Prozeß weiter zu dem Schritt S9, um den Minimalwert MINR als neue Ausgaberate OR zu setzen.
Das heißt, wenn der Zählwert BL gleich oder kleiner ist als der Referenzpegel REF, prüft der Wandler 51, ob der durch Subtrahieren der Änderungsbreite Δ von der laufenden Ausgaberate OR gewonnene Wert größer ist als MINR. Wenn der Wert (OR – Δ) größer ist als MINR, wird der durch Subtrahieren der Änderungsbreite Δ von der laufenden Ausgaberate OR gewonnene Wert in der Ausgaberaten-Einstellschaltung 52 als neue Ausgaberate OR gesetzt. Wenn der Wert (OR – Δ) hingegen gleich oder kleiner ist als MINR, wird der Minimalwert MINR in der Ausgaberaten-Einstellschaltung 52 als neue Ausgaberate OR gesetzt.
Der Komparator 53 vergleicht den Zählwert des Zählers 54 zum Abzählen der von dem Oszillator 50 ausgegebenen Zähltakte mit der in der Ausgaberaten-Einstellschaltung 52 gesetzten Ausgabewerte OR und erzeugt ein Paketausgabesignal, wenn beide Werte einander gleich sind. Beim Eintreffen des Paketausgabesignals steuert die Puffersteuerschaltung 55 den Pufferspeicher 41, so daß dieser die Daten eines Pakets ausliest, und gibt die ausgelesenen Daten an den Systemdekodierer 13 und die Zeitmarken-Extrahierschaltung 11 aus. Das Auslesen (die Ausgabe) der Daten aus dem Pufferspeicher 41 wird mit der Ausgaberate OR durchgeführt, die in der oben beschriebenen Weise in der Ausgaberaten-Einstellschaltung 52 gesetzt wurde.
Wenn die Zahl der in dem Pufferspeicher 41 gespeicherten Pakete größer wird, wird auch die Ausgaberate OR, wie oben beschrieben, entsprechend dem Anwachsen der Zahl der Pakete auf einen größeren Wert gesetzt. Wenn hingegen die Zahl der Pakete kleiner wird, wird auch die Ausgaberate OR auf einen kleineren Wert justiert.
Deshalb kann selbst dann, wenn in dem Netz 3 eine Verzögerungsfluktuation auftritt, diese Verzögerungsfluktuation von der Justierschaltung 31 absorbiert werden. Dadurch kann der Aufbau der PLL-Schaltung 12 vereinfacht werden, und die Forderung, die in dem Netz 3 auftretende Verzögerungsfluktuation so weit wie möglich zu unterdrücken, kann abgemildert werden.
Als Nächstes wird ein weiteres Ausführungsbeispiel der Erfindung beschrieben. Um die jeweilige Beziehung zwischen den betreffenden Mitteln der Erfindung, so wie sie in den Ansprüchen und in den folgenden Ausführungsbeispielen beschrieben sind, klar darzustellen, werden die Merkmale der vorliegenden Erfindung im folgenden so beschrieben, daß im Anschluß an jedes dieser Mittel die entsprechenden Ausführungsbeispiele (ein Ausführungsbeispiel für jedes Mittel) in Klammern hinzugefügt werden.
Das heißt, das Kodiersystem, wie es in Anspruch 11 beansprucht ist, umfaßt eine Kodiereinrichtung (z.B. den in 4 dargestellten Kodierer 1) zum Kodieren von Daten mit einer variablen Bitrate, eine Generatoreinrichtung (z.B. die in 4 dargestellte Zeitmarken-Generatorschaltung 181) zum Erzeugen einer Zeitmarke, die den Daten hinzugefügt werden soll, eine Paketiereinrichtung (z.B. die in 4 dargestellte Paketierschaltung 182) zum Hinzufügen von Zeitmarken zu den kodierten Daten für das Paketieren der Daten, eine Rechenein richtung (z.B. den in 4 dargestellten Intervalldetektor 185) zum Berechnen des Intervalls des Pakets, das von der Paketiereinrichtung paketiert wird, sowie eine Sendeeinrichtung (z.B. die in 4 dargestellte Synthetisierschaltung 184) zum Senden des von der Paketiereinrichtung paketierten Pakets und der von der Recheneinrichtung berechneten Intervalldaten des Intervalls.
Das in Anspruch 12 beanspruchte Dekodiersystem umfaßt eine Speichereinrichtung (z.B. die in 7 dargestellten Pufferspeicher 141A und 141B) zum Speichern von Daten mit einer variablen Bitrate, die auf Paketbasis übertragen werden, eine Intervalldaten-Detektoreinrichtung (z.B. die in 7 dargestellte Intervalldetektorschaltung 161) zum Detektieren von Intervalldaten des Intervalls der Pakete, die zusammen mit den Daten übertragen werden, und eine Verzögerungszeit-Steuereinrichtung (z.B. die in 7 dargestellte Verzögerungszeit-Steuerschaltung 163), um die Verzögerung von dem Zeitpunkt, in dem das Paket in der Speichereinrichtung gespeichert wird, bis zu dem Zeitpunkt, in dem es ausgelesen wird, nach Maßgabe des Detektierungsergebnisses der Intervalldaten-Detektoreinrichtung zu steuern.
In dem Dekodiersystem, wie es in Anspruch 13 beansprucht wird, ist die Speichereinrichtung mit einer ersten Speichereinrichtung (z.B. dem in 7 dargestellten Pufferspeicher 141A oder dgl.) zur Speicherung mehrerer Pakete sowie mit einer zweiten Speichereinrichtung (z.B. dem in 7 dargestellten Pufferspeicher 141B oder dgl.) zum Speichern eines aus der ersten Speichereinrichtung ausgelesenen Pakets ausgestattet, und die Verzögerungszeit-Steuereinrichtung kann die erste und die zweite Speichereinrichtung so steuern, daß die aus der Verzögerungszeit der ersten Speichereinrichtung und der Verzögerungszeit der zweiten Speichereinrichtung resultierende Gesamtzeit einer vorbestimmten Zeit entspricht.
Das Dekodiersystem, wie es in Anspruch 14 und 15 beansprucht ist, besitzt ferner eine Speichermengen-Detektorschaltung (z.B. den in 7 dargestellten Zähler 143 oder dgl.) zum Detektieren der Menge der in der Speichereinrichtung gespeicherten Pakete und eine Ausgaberaten-Steuereinrichtung (z.B. die in 7 dargestellte Ausgaberaten-Steuerschaltung 155 oder dgl.), um die Ausgaberate, mit der das Paket aus der Speichereinrichtung ausgelesen und ausgegeben wird, nach Maßgabe des Detektierungsergebnisses und der Speichermengen-Detektoreinrichtung zu steuern.
Das Kodiersystem, wie es in Anspruch 18 beansprucht ist, umfaßt eine Kodiereinrichtung (z.B. den in 11 dargestellten Kodierer 1) zum Kodieren von Daten mit einer variablen Bitrate, eine Generatoreinrichtung (z.B. die in 11 dargestellte Zeitmarken-Generatorschaltung 181) zum Erzeugen einer Zeitmarke, die zu den Daten hinzugefügt werden soll, eine Paketiereinrichtung (z.B. die in 11 dargestellte Paketierschaltung 182) zum Hinzufügen von Zeitmarken zu den kodierten Daten, um die Daten zu paketieren, eine Einstelleinrichtung (z.B. die in 11 dargestellte Abschnitts-Bitratenwert-Einstellschaltung 191) zum Einstellen einer Datenrate für die Paketübertragung in jedem vorbestimmten Abschnitt, eine Recheneinrichtung (z.B. die in 11 dargestellte Intervallberechnungs- und -einsteilschaltung 193) zum Berechnen des Übertragungsintervalls des Pakets nach Maßgabe der Paketdaten und eine Sendeeinrichtung (z.B. die in 11 dargestellte Paketausgabeschaltung 192) zum Senden der Datenratendaten der Datenrate und des Pakets in dem von der Recheneinrichtung berechneten Übertragungsintervall.
Die Aufzeichnungsvorrichtung für kodierte Daten, wie sie in Anspruch 20 beansprucht ist, umfaßt eine Speichereinrichtung (z.B. den in 12 dargestellten Puffer 211) zum Speichern von Eingangsdaten, die mit einer variablen Bitrate kodiert werden und denen Zeitmarken hinzugefügt werden, um paketiert zu werden, sowie der Datenratendaten der Datenrate, mit der das Paket übertragen wird, sowie eine Aufzeichnungseinrichtung (z.B. die in 12 dargestellte Aufzeichnungsschaltung 212) zum Auslesen der in der Speichereinrichtung gespeicherten Daten und zum Aufzeichnen der ausgelesenen Daten auf einem Aufzeichnungsmedium.
Die Sendeeinrichtung für kodierte Daten, wie sie in Anspruch 22 beansprucht ist, umfaßt eine Leseeinrichtung (z.B. die in 14 dargestellte Auslesesteuerschaltung 202) zum Auslesen der Daten von einem Aufzeichnungsmedium, auf dem kodierte Daten, die mit einer variablen Bitrate kodiert sind und zu denen zum Paketieren eine Zeitmarke hinzugefügt wird, zusammen mit Datenratendaten einer Datenrate, mit der das Paket übertragen wird, aufgezeichnet sind, ferner eine Detektoreinrichtung (z.B. den in 14 dargestellten Bitratendetektor 204 oder dgl.) zum Detektieren der Datenratendaten aus den Daten, eine Recheneinrichtung (z.B. die in 14 dargestellte Intervallberechnungs- und Einstellschaltung) zum Berechnen eines Paketübertragungsintervalls entsprechend der Datenratendaten sowie eine Sendeeinrichtung (z.B. den in 14 dargestellten Sender 206) zum Senden der Daten zusammen mit den Datenratendaten in dem von der Berechnungseinrichtung berechneten Übertragungsintervall.
Es erübrigt sich, darauf hinzuweisen, daß die jeweiligen Mittel der vorliegenden Erfindung nicht auf die oben angeführten Teile beschränkt sind.
4 zeigt den Aufbau des Systemkodierers 10, der das Kodiersystem eines weiteren Ausführungsbeispiels der vorliegenden Erfindung darstellt. In diesem Ausführungsbeispiel hat das Datenübertragungssystem den gleichen Aufbau, wie er in 15 gezeigt ist. Das Ko diersystem umfaßt einen Kodierer 1 und einen Systemkodierer 102, wobei der Systemkodierer 102 den in 4 dargestellten Aufbau hat.
In diesem Ausführungsbeispiel werden die kodierten Videodaten und Audiodaten von dem Kodierer 1 einer Paketierschaltung 182 zugeführt und paketiert. Die Zeitmarken-Generatorschaltung 181 erzeugt eine Information (Zeitinformation), die einer von dem Kodierer 1 ausgegebenen Kodierzeit entspricht, z.B. eine Zeitmarke, und gibt sie an die Paketierschaltung 182 aus. Die Paketierschaltung 182 fügt die Zeitmarke zu dem Header des Pakets hinzu.
Nachdem die von der Paketierschaltung 182 ausgegebenen paketierten Daten einem Pufferspeicher 183 mit Paketgröße zugeführt und gespeichert wurden, werden die paketierten Daten erneut ausgelesen und dann über die Synthetisierschaltung 184 zu dem Netz 3 übertragen. Wenn die Daten eines Pakets in dem Pufferspeicher 183 gespeichert sind, empfängt ein Intervalldetektor 185 ein Detektorsignal, das die oben beschriebene Datenspeicherung repräsentiert.
Ein Zähler 187 zählt einen von einem Oszillator (OSC) 186 ausgegebenen Takt und gibt den Zählwert an den Intervalldetektor 185 aus. Wenn der Intervalldetektor 185 aus dem Pufferspeicher 183 das Signal empfängt, das anzeigt, daß die Daten eines Pakets gespeichert sind, übernimmt der Intervalldetektor 185 den von dem Zähler 187 zu dieser Zeit gehaltenen Zählwert als Daten, die das Intervall des Pakets repräsentieren (da die Paketlänge fest ist, können Daten, die das Paketintervall repräsentieren (Intervalldaten) als Daten betrachtet werden die der Datenrate entsprechen, mit der das Paket übertragen wird), und gibt den Zählwert an die Synthetisierschaltung 184 aus. Die Synthetisierschaltung 184 gibt die Intervalldaten an das Netz 3 aus.
Wenn der Intervalldetektor 185 die Intervalldaten ausgibt, wird der Zähler 187 zurückgesetzt. Er beginnt, die Zeit zu zählen, bis die Daten eines nächsten Pakets in dem Pufferspeicher 183 gespeichert sind.
Wie oben beschrieben wurde, werden in diesem Ausführungsbeispiel die Videodaten und die Audiodaten, die von dem Kodierer 1 kodiert werden, in dem Systemkodierer 102 paketiert und dann an das Netz 3 gesendet. Zusätzlich werden die Intervalldaten an das Netz 3 gesendet.
5 zeigt die zeitliche Relation zwischen den von der Synthetisierschaltung 184 synthetisierten und ausgegebenen Paketdaten und den Intervalldaten des Pakets. Wie in 5 dargestellt ist, werden die Intervalldaten eines n-ten Pakets vor den Daten des n-ten Pakets gesendet.
Im vorliegenden Ausführungsbeispiel werden die Intervalldaten an das Netz 3 als Daten eines Kanals (Format) gesendet, die sich von den paketierten Daten unterscheiden. Die Intervalldaten können jedoch auch wie die Zeitmarke paketiert und dann gesendet werden.
Wie oben beschrieben wurde, werden die an das Netz 3 gesendeten Daten der Systemsteuerung 104 zugeführt, und der Systemtakt wird wie bei dem in 15 dargestellten Stand der Technik erzeugt.
6 zeigt den Aufbau des Systemdekodierers 104. Die von dem Netz 3 übertragenen Daten werden, wie in 6 dargestellt, einer Justierschaltung 131 zugeführt, um eine Verarbeitung zum Justierem der Änderung des Paketintervalls und die Verzögerungsfluktuation unterzogen zu werden. Anschließend werden die Daten dem Systemdekodierer 113 zugeführt, um in einen Audiostrom und einen Videostrom zerlegt zu werden, und werden dann dem Dekodierer 5 zugeführt.
Die Zeitmarken-Extrahierschaltung 111 extrahiert die Zeitmarke aus dem Ausgangssignal der Justierschaltung 131 und gibt sie an die PLL-Schaltung 112 aus. Die PLL-Schaltung 112, die den gleichen Aufbau hat wie in 17, erzeugt den Systemtakt auf der Basis der Zeitmarke und gibt ihn dann an den Dekodierer 5 aus.
7 zeigt den Aufbau der Justierschaltung 131. Die über das Netz 3 übertragenen paketierten Daten werden einem Pufferspeicher 141A zugeführt und in diesem temporär gespeichert. Anschließend werden die Daten wieder ausgelesen und einem Pufferspeicher 141B zugeführt, um dort gespeichert zu werden. Danach werden die Daten ausgelesen und an den Systemdekodierer 113 usw. ausgegeben. Der Pufferspeicher 141A hat eine Kapazität, die einer ganzzahligen Anzahl von Paketen entspricht (d.h. er ist so ausgebildet, daß er eine ganzzahlige Anzahl von Paketen speichern kann), während der Pufferspeicher 1418 eine Kapazität hat, die der Paketgröße entspricht (Kapazität eines Pakets).
Eine Intervalldetektorschaltung 161 detektiert Intervalldaten aus den von dem Netz 3 übertragenen Daten und gibt das Detektorausgangssignal an eine Parametereinstellschaltung 162 aus. Die Parametereinstellschaltung 162 setzt nach Maßgabe der detektierten Intervalldaten eine Verzögerungszeit und eine zusätzliche Verzögerungszeit in einer Verzögerungszeit-Steuerschaltung 163, ferner eine Abtastzeit ST zum Detektieren der Paketspeichermenge des Pufferspeichers 141A in einem Abtastzeitgenerator 149, einen Referenzpegel REF in einem Referenzpegelgenerator 145, die Ausgaberate OR eines Wandlers 151, den Maximalwert MAXR der Ausgaberate, den Minimalwert MINR der Ausgaberate, die Änderungsbreite Δ der Ausgaberate usw. auf vorbestimmte Werte.
Der Paketdetektor 142 ermittelt, daß die Daten eines Pakets in dem Pufferspeicher 141A gespeichert sind und liefert seinen Detektorimpuls an den Addiereingang des Zählers 143. Dem Subtrahiereingang des Zählers 143 wird ein Paketausgabeimpuls zugeführt, der von einem Komparator 153 ausgegeben wird. Der Zähler 143 inkrementiert seinen Zählwert jedesmal um "1", wenn der Impuls aus dem Paketdetektor 142 zugeführt wird, und dekrementiert jedesmal seinen Zählwert um "1", wenn der Impuls aus dem Komparator 153 zugeführt wird.
Der Zähler 147 der Zeitsignal-Generatorschaltung 146 zählt den von dem Oszillator (OSC) 150 ausgegebenen Takt und gibt den Zählwert an den Komparator 148 aus. Der Komparator 148 vergleicht den Zählwert des Zählers 147 mit dem Ausgangssignal des Abtastzeitgenerators 149 und gibt ein Aktivierungssignal an den Komparator 144 aus, wenn beide Werte einander gleich sind. Der Zähler 147 wird auf der Basis des Aktivierungssignals zurückgesetzt.
Der Komparator 144 vergleicht den Zählwert des Zählers 143 mit dem Referenzpegel des Referenzpegelgenerators 145 und gibt das Vergleichsergebnis an den Wandler 151 aus.
Der Wandler 151 berechnet die Ausgaberate OR auf der Basis des Ausgangssignals des Komparators 144 und liefert das Rechenergebnis an die Ausgaberaten-Einstellschaltung 152. Der Zähler 154 zählt den von dem Oszillator 150 ausgegebenen Takt und gibt seinen Zählwert an den Komparator 153 aus. Der Komparator 153 vergleicht das Ausgangssignal der Ausgaberaten-Einstellschaltung 152 mit dem Zählwert des Zählers 154, und falls beide Werte einander gleich sind, gibt der Komparator 153 den Paketausgabeimpuls an den Subtrahiereingang des Zählers 143 und an die Ausgaberaten-Steuerschaltung 155 aus.
Die Ausgaberaten-Steuerschaltung 155 steuert den Pufferspeicher 141A, so daß der Pufferspeicher 141A die Daten eines Pakets ausgibt, wenn der Ausgabeimpuls-Steuerschaltung 155 der Paketausgabeimpuls zugeführt wird. Der Zähler 154 wird auf der Basis des Paketausgabeimpulses aus dem Komparator 153 zurückgesetzt.
Als Nächstes wird das Ausführungsbeispiel von 7 anhand der Flußdiagramme von 8 und 9 näher erläutert.
Die Daten, die auf Paketbasis aus dem Netz 3 zugeführt werden, werden in dem Pufferspeicher 141A gespeichert und um eine vorbestimmte Zeit (nur eine Abschnitts-Verzögerungszeit T_A) verzögert. Dann werden die Daten aus dem Pufferspeicher 141A ausgelesen und in dem Pufferspeicher 141B gespeichert. Danach werden die Daten in dem Pufferspeicher 141B um eine zusätzliche Verzögerungszeit T_B verzögert, und dann werden die Daten aus dem Pufferspeicher 141B ausgelesen und dem Systemdekodierer 113 und der Zeitmarken-Extrahierschaltung 111 zugeführt.
Die Abschnitts-Verzögerungszeit T_A und die zusätzliche Verzögerungszeit T_B in den Pufferspeichern 141A und 141B und die Ausgaberate (Ausleserate OR) werden auf der Basis der Intervalldaten, die über das Netz zusammen mit den paketierten Daten übertragen werden, folgendermaßen gesteuert.
Die Intervalldetektorschaltung 161 detektiert, daß die Intervalidaten über das Netz 3 gesendet werden und gibt das Detektorsignal an die Parametereinstellschaltung 162 aus. Die Parametereinstellschaltung 162 detektiert die Intervalldaten, um die in 8 dargestellte Verarbeitung durchzuführen.
Wenn die Parametereinstellschaltung 162 in dem Schritt S1 die Intervalldaten empfängt, geht sie weiter zu dem Schritt S2 und berechnet die Abschnitts-Verzögerungszeit T_A nach der folgenden Gleichung. TA = (INT[d/T] + 0,5) × T (1)
INT[ ] repräsentiert hier einen ganzzahligen Berechnungswert (einen Berechnungswert, den man erhält, wenn man die Ziffern hinter der ersten Dezimalstelle wegläßt) innerhalb [ ], und d repräsentiert eine Konstante, die einem Zeitintervall entspricht, in dem die Zahl der in dem Pufferspeicher 141A gespeicherten Pakete abgetastet wird. T repräsentiert die Intervallzeit (Anskunftsintervalizeit) der Pakete, die auf der Basis der Intervalldaten detektiert wird.
Die Parametereinstellschaltung 162 berechnet die Abschnitts-Verzögerungszeit T_A nach der obigen Gleichung und gibt die Verzögerungszeit an die Verzögerungszeit-Steuerschaltung 163 aus. Die Verzögerungszeit-Steuerschaltung 163 steuert den Pufferspeicher 141A in der Weise, daß die Verzögerungszeit zwischen dem Zeitpunkt, in dem die Daten eines Pakets in dem Pufferspeicher 141A eingegeben sind, und dem Zeitpunkt, in dem die Daten aus dem Pufferspeicher 141A ausgegeben sind, gleich der Abschnitt-Verzögerungszeit T_A ist.
Anschließend geht der Prozeß weiter zu dem Schritt S3, um die zusätzliche Verzögerungszeit T_B in dem Pufferspeicher 141B nach der folgenden Gleichung zu berechnen. TB = TV – TA (2)
T_V repräsentiert eine Verzögerungszeit (durchschnittliche Verzögerungszeit), die als Gesamtverzögerungszeit der Abschnitts-Verzögerungszeit T_A in dem Pufferspeicher 141A und der zusätzlichen Verzögerungszeit T_B in dem Pufferspeicher 141B voreingestellt ist. Sie ist eine Konstante, die durch die folgende Gleichung definiert ist: TV = d + TMAX/2 (3)
T_MAX repräsentiert den maximalen Wert des Intervalls T.
Die zusätzliche Verzögerungszeit T_B wird an die Verzögerungszeit-Steuerschaltung 163 ausgegeben. Die Verzögerungszeit-Steuerschaltung 163 steuert den Pufferspeicher 141B in der Weise, daß die Zeitperiode von dem Zeitpunkt, in dem die Daten dem Pufferspeicher 141B zugeführt werden, bis zu dem Zeitpunkt, in dem die Daten aus dem Pufferspeicher 141B ausgelesen werden, gleich der zusätzlichen Verzögerungszeit T_B ist. Das heißt, die Verzögerungszeit-Steuerschaltung 163 steuert den Pufferspeicher 141B auf der Basis der Abschnitts-Verzögerungszeit T_A und der zusätzlichen Verzögerungszeit T_B der Pufferspeicher 141A und 141B in der Weise, daß die gesamte Verzögerungszeit der durchschnittlichen Verzögerungszeit T_V entspricht.
Die Parametereinstellschaltung 162 berechnet die Abtastzeit ST in dem Abtastzeitgenerator 149 nach der folgenden Gleichung: ST = TA + d (4)
Wenn die Parametereinstellschaltung 162 die Abtastzeit ST berechnet, gibt sie den Rechenwert an den Abtastzeitgenerator 49 aus und stellt ihn ein.
Außerdem berechnet die Parametereinstellschaltung 162 die Ausgaberate (Ausleserate) OR in dem Pufferspeicher 141A nach der folgenden Gleichung: OR = 1/T (5)
Zusätzlich berechnet die Parametereinstellschaltung 62 den Maximalwert MAXR und den Minimalwert MINR der Ausgaberate OR und den Wert der Änderungsbreite Δ nach Maßgabe der Ankunftsintervallzeit T.
Die Ausgaberate OR, der Maximalwert MAXR und die Änderungsbreite Δ, die auf diese Weise gewonnen werden, werden dem Wandler 151 zugeführt. Der Wandler 151 berechnet aus dem Ausgangssignal des Komparators 144 nach Maßgabe der so eingestellten Parameter eine vorgeschriebene Ausgaberate und gibt diese an die Ausgaberaten-Einstellschaltung 152 aus. Die Einzelheiten dieser Verarbeitung werden weiter unten beschrieben.
Nachdem die Verarbeitung in dem Schritt S3 abgeschlossen ist, empfängt die Parametereinstellschaltung 162 in dem Schritt S4 die von der Intervalldetektorschaltung 161 neu ausgegebenen Intervalldaten (Intervallzeit T) und prüft in dem Schritt S5, ob die neu detektierte Intervallzeit T sich in einen Wert geändert hat, der sich von der unmittelbar vorhergehenden Intervallzeit T unterscheidet. Wenn festgestellt wird, daß die neue Intervallzeit T gleich der unmittelbar vorhergehenden Intervallzeit T ist, geht der Prozeß weiter zu dem Schritt S6, um die Abtastzeit ST nach der folgenden Gleichung zu berechnen: ST = d (6)
Die so berechnete Abtastzeit ST wird ausgegeben und in dem Abtastzeitgenerator 149 gesetzt Dadurch gibt der Komparator 148 jedesmal das Aktivierungssignal an den Komparator 144 aus, wenn der Wert des Zählers 147 gleich einem festen Wert ist (einem Wert, der d entspricht).
Die Ausgaberate OR, die Abschnitts-Verzögerungszeit T_A, die zusätzliche Verzögerungszeit T_B, der Maximalwert MAXR, der Minimalwert MINR und die Änderungsbreite Δ werden nicht geändert und kontinuierlich weiterbenutzt.
Im Anschluß an den Schritt S6 kehrt der Prozeß zu dem Schritt S4 zurück und wiederholt die daran anschließende Verarbeitung.
Falls in dem Schritt S5 hingegen festgestellt wird, daß die Intervallzeit T sich in einen Wert ändert, der sich von der unmittelbar vorhergehenden Intervallzeit T unterscheidet, geht der Prozeß weiter zu dem Schritt S7. Die Verarbeitung in dem Schritt S7 ist grundsätzlich mit derjenigen der Schritte S2 und S3 identisch. Das heißt, wie in den Schritten S2 und S3 werden die Abschnitts-Verzögerungszeit T_A und die Ausgaberate OR nach den folgenden Gleichungen berechnet: TA = (INT[d/T] + 0,5) × T (7) OR = 1/T (8)
Der Maximalwert MAXR, der Minimalwert MINR und die Änderungsbreite Δ werden ebenfalls nach Maßgabe der neuen Intervallzeit T berechnet. Die zusätzliche Verzögerungszeit T_B wird hingegen nach der folgenden Gleichung berechnet: TB = TAN – TAO (9)
T_AN repräsentiert hier eine neu berechnete Abschnitts-Verzögerungszeit T_A, und T_AO repräsentiert die Abschnitts-Verzögerungszeit T_A, die bis jetzt benutzt wurde.
Die Abtastzeit ST wird in dem Schritt S6 nach der folgenden Gleichung berechnet: ST = d (10)
Im Anschluß an den Schritt S7 kehrt der Prozeß zu dem Schritt S4 zurück, und die nachfolgende Verarbeitung wird wiederholt.
Wie oben beschrieben wurde, werden die Abschnitts-Verzögerungszeit T_A und die zusätzliche Verzögerungszeit T_B der Pufferspeicher 141A und 141B von der Verzögerungszeit-Steuerschaltung 163 der Intervallzeit T entsprechend passend gesteuert, und die Abtastzeit ST des Abtastzeitgenerators 149, die Ausgaberate OR, der Maximalwert MAXR, der Minimalwert MINR und die Änderungsbreite Δ des Wandlers 151 werden nach Maßgabe der Intervallzeit T auf vorgeschriebene Werte geändert, und diese Verarbeitung wird wiederholt durchgeführt.
Es werden nun die Abschnitts-Verzögerungszeit T_A und die zusätzliche Verzögerungszeit T_B unter Verwendung spezieller Zahlenwert im Detail beschreiben.
Es sei angenommen, daß in dem Pufferspeicher 141A Daten mit 10 Mbps in einem Intervall von 3 Sekunden oder Daten mit 3 Mbps in einem Intervall von 10 Sekunden ankommen. Das Intervall d, in dem der Eingang der Daten eines Pakets in den Pufferspeicher 141A von dem Paketdetektor 142 detektiert wird (der zeitgewandelte Wert des Zählwerts des Zählers 147) ist mit 34 Sekunden angenommen. In diesem Fall wird der Zählwert BL des Zählers 143 (die Zahl der in dem Pufferspeicher 141A gespeicherten Pakete) durch die folgende Gleichung repräsentiert: BL = INT[d/T] (11)
Da der Zählwert BL des Zählers 143 eine ganzzahig ist, ist BL gleich 11, wenn die Daten mit 10 Mbps zugeführt werden, und BL ist gleich 3, wenn die Daten mit 3 Mbps zugeführt werden. Nach der Gleichung (1) ist deshalb die Abschnitts-Verzögerungszeit T_A in dem Pufferspeicher 141A gleich 34,5 Sekunden (= (INT[3/3] + 0,5) × 3).
Der Pufferspeicher 141B in der auf den Pufferspeicher 141A folgenden Stufe dient dazu, die Änderung der Abschnitts-Verzögerungszeit T_A des Pufferspeichers 141A zu absorbieren und die durchschnittliche Verzögerungszeit T_V konstant zu machen, und so reicht es aus, den Pufferspeicher 141B in die Lage zu versetzen, den Maximalwert des Intervalls der ankommenden Daten um 1/2 zu justieren. In dem obigen Fall ist der Maximalwert gleich 10 Sekunden (das Intervall ist 10 Sekunden oder 3 Sekunden lang), und der Pufferspeicher 141B braucht lediglich eine Justierung von 5 Sekunden (= 10/2) vorzunehmen. Die durchschnittliche Verzögerungszeit T_V ist deshalb nach der Gleichung (3) gleich 39 Sekunden (= 34 + 5). Deshalb ist die zusätzliche Verzögerungszeit T_B gleich 4,5 Sekunden (= 39 – 34,5).
Wenn hingegen die Daten mit 3 Mbps zugeführt werden, ist die Abschnitts-Verzögerungszeit TA gleich 35 Sekunden (= (INT[34/10] + 0,5) × 10), und die zusätzliche Verzögerungszeit TB ist gleich 4 Sekunden (= 39 – 35).
Wie oben beschrieben wurde, wird die Abschnitts-Verzögerungszeit T_A des Pufferspeichers 141A entsprechend der Zahl (ganzzahlig) der in dem Pufferspeicher 141A gespeicherten Pakete gesteuert. Daten, deren Zahl über der detektierten Zahl (ganzzahlig) liegt, werden hingegen tatsächlich in dem Pufferspeicher 141A gespeichert. Die tatsächlichen Daten werden um eine Verzögerungszeit verzögert, die durch eine ganze Zahl definiert ist, so daß die Verzögerungszeit der tatsächlichen Daten in dem Pufferspeicher 141A sich von der Abschnitts-Verzögerungszeit T_A unterscheidet. Deshalb werden die tatsächlichen Daten von dem nachfolgenden Pufferspeicher 141B um die zusätzliche Verzögerungszeit T_B weiter verzögert, um die gesamte Verzögerungszeit auf den festen Wert der durchschnittlichen Verzögerungszeit T_V einzustellen.
Parallel zu der oben beschriebenen Verarbeitung, mit der diese Parameter auf vorbestimmte Werte eingestellt werden, führen die Komparatoren 144, 148 und 153 usw. die in 9 dargestellte Verarbeitung durch.
Wenn der Paketdetektor 142 feststellt, daß in dem Pufferspeicher 141A die Daten eines Pakets gespeichert sind, zählt der Zähler 143 den auszugebenden Detektorimpuls aufwärts. Wenn der Komparator 153 den Paketausgabeimpuls an die Ausgaberaten-Steuerschaltung 155 ausgibt, um das Auslesen (die Ausgabe) der Daten eines in dem Pufferspeicher 141A gespeicherten Pakets anzuweisen, zählt der Komparator 153 den auszugebenden Paketausgabeimpuls aufwärts. Dies hat zur Folge, daß in dem Zähler 143 der Wert gehalten wird, der der Zahl der in dem Pufferspeicher 141A gespeicherten Pakete entspricht.
Der Komparator 148 vergleicht den Zählwert des Zählers 147 mit der in dem Abtastzeitgenerator 149 eingestellten Abtastzeit ST und gibt an den Komparator 144 das Aktivierungssignal aus, wenn der Zählwert gleich der Abtastzeit ST ist. Wenn der Komparator 148 das Aktivierungssignal ausgibt, wird der Zähler 147 zurückgesetzt und beginnt erneut mit dem Zählen des von dem Oszillator 150 ausgegebenen Takts. Die obige Operation wird wiederholt, so daß der Komparator 148 der Zeitsignal-Generatorschaltung 146 das Aktivierungssignal mit einer konstanten Periode erzeugt (einer Periode, die der in dem Abtastzeitgenerator 149 eingestellten Abtastzeit ST entspricht).
In dem Schritt S21 vergleicht der Komparator 144 in der Zeitlage, in der der Komparator 148 der Zeitsignal-Generatorschaltung 146 das Aktivierungssignal ausgibt, den Zählwert (BL) des Zählers 143 mit dem in dem Referenzpegelgenerator 145 eingestellten Referenzpegel (REF).
Wenn der Komparator 144 feststellt, daß der Zählwert BL des Zählers 143 gleich dem Referenzwert REF des Referenzpegelgenerators 145 ist, geht der Prozeß weiter zu dem Schritt S22, in dem der Wandler 151 die in der Ausgaberaten-Einstellschaltung 152 gesetzte Ausgaberate OR auf der laufenden Ausgaberate OR hält. Anschließend kehrt der Prozeß zu dem Schritt S21 zurück, um die nachfolgende Verarbeitung zu wiederholen.
Falls in dem Schritt S21 hingegen festgestellt wird, daß der Zählwert BL nicht gleich dem Referenzpegel REF des Referenzpegelgenerators 145 ist, geht der Prozeß weiter zu dem Schritt S23, um zu prüfen, ob der Zählwert BL größer ist als der Referenzpegel REF.
Wenn festgestellt wird, daß der Zählwert BL größer ist als der Referenzpegel REF, geht der Prozeß weiter zu dem Schritt S24, um zu prüfen, ob die Summe (OR + Δ) aus der in der Ausgaberaten-Einstellschaltung 152 gesetzten Ausgaberate OR und der Änderungsbreite Δ kleiner ist als der zu dieser Zeit gesetzte Maximalwert MAXR der Ausgaberate. Falls der Wert (OR + Δ) kleiner ist als MAXR, geht der Prozeß weiter zu dem Schritt S25, um die Summe (OR + Δ) aus der laufenden Ausgaberate OR und der Änderungsbreite Δ als neue Ausgaberate OR zu setzen. Wenn der Wert (OR + Δ) hingegen gleich oder größer ist als MAXR, geht der Prozeß weiter zu dem Schritt S26, um den Maximalwert MAXR als Ausgaberate OR zu setzen.
Das heißt, wenn der von dem Komparator 144 ausgegebene Wert positiv ist (der Zählwert BL des Zählers 43 ist größer als der Referenzpegel REF), gibt der Wandler 151 an die Ausgaberaten-Einstellschaltung 152 die Ausgaberate aus, die um die Änderungsbreite Δ größer ist. Mit dieser Operation wird in der Ausgaberaten-Einstellschaltung 152 die Ausgaberate OR, die bis zu dieser Zeit gesetzt war, in einen Wert geändert, der um die Änderungsbreite Δ größer ist.
Wenn der Wert (OR + Δ) gleich oder größer ist als MAXR, setzt der Wandler 151 den Maximalwert MAXR als Ausgaberate in der Ausgaberaten-Einstellschaltung 152.
Wenn in dem Schritt S23 hingegen festgestellt wird, daß der Zählwert BL gleich oder kleiner ist als der Referenzwert REF, geht der Prozeß weiter zu dem Schritt S27, um zu prüfen, ob die Differenz (OR – Δ), die durch Subtrahieren der Änderungsbreite Δ von der Ausgabe rate OR gewonnen wird, größer ist als der Minimalwert MINR der Ausgaberate. Falls festgestellt wird, daß der Wert (OR – Δ) größer ist als MINR, geht der Prozeß weiter zu dem Schritt S28, um als neue Ausgaberate den Wert (OR – Δ) zu setzen, der durch Subtrahieren der Änderungsbreite Δ von der laufenden Ausgaberate OR gewonnen wird.
Wenn in dem Schritt S27 der Wert (OR – Δ) gleich oder kleiner ist als MINR, geht der Prozeß weiter zu dem Schritt S29, um den Minimalwert MINR als neue Ausgaberate OR zu setzen.
Das heißt, wenn der Zählwert BL gleich oder kleiner ist als der Referenzwert REF, prüft der Wandler 151, ob der durch Subtrahieren der Änderungsbreite Δ von der laufenden Ausgaberate OR gewonnene Wert größer ist als MINR. Wenn der Wert (OR – Δ) größer ist als MINR, wird der durch Subtrahieren der Änderungsbreite Δ von der laufenden Ausgaberate OR gewonnene Wert als neue Ausgaberate in der Ausgabenraten-Einstellschaltung 152 gesetzt. Falls der Wert (OR – Δ) hingegen gleich oder kleiner ist als MINR, wird der Minimalwert MINR als neue Ausgaberate OR in der Ausgabenrate-Einstellschaltung 152 gesetzt.
Der Komparator 153 vergleicht den Zählwert des Zählers 154 zum Abzählen des von dem Oszillator 150 ausgegebenen Takts mit der in der Ausgaberaten-Einstellschaltung 152 gesetzten Ausgaberate OR und gibt den Paketausgabeimpuls aus, wenn beide Werte einander gleich sind. Wenn der Paketausgabeimpuls zugeführt wird, steuert die Ausgaberaten-Steuerschaltung 155 den Pufferspeicher 141A, so daß dieser die Daten eines Pakets ausliest und die Daten an den Pufferspeicher 141B ausgibt.
Wie oben beschrieben wurde, erfolgt das Auslesen (die Ausgabe) der Daten aus dem Pufferspeicher 141A nach Maßgabe der in der Ausgaberaten-Einstellschaltung 152 gesetzten Ausgaberate OR.
Falls die Zahl der in dem Pufferspeicher 141A gespeicherten Pakete größer wird, wird die Ausgaberate OR, wie oben beschrieben, ebenfalls auf einen größeren Wert justiert. Wenn die Zahl der Pakete kleiner wird, wird auch die Ausgaberate OR auf einen kleineren Wert justiert.
Selbst wenn das Intervall, in dem die Pakete eintreffen, variiert und in dem Netz eine Verzögerungsfluktuation auftritt, kann dies von der Justierschaltung 131 absorbiert werden. Infolgedessen kann der Aufbau der PLL-Schaltung 112 vereinfacht werden, und die Forderung die Verzögerungsfluktuation für das Netz 3 so weit wie möglich zu unterdrücken, kann abgemildert werden.
In dem oben beschriebenen Ausführungsbeispiel werden die Daten, die das Intervall der Pakete repräsentieren, als Intervalldaten gesendet. Das Paketintervall und die Datenrate (Bitrate), mit der das Paket gesendet wird, entsprechen jedoch einander, und somit können Daten als Intervalldaten gesendet werden, die die Datenrate repräsentieren. In diesem Fall kann der Intervalldetektor 161 so aufgebaut sein, daß er die Intervalldaten, die die Datenrate repräsentieren (im folgenden als "Datenratendaten" bezeichnet), detektiert und das Paketintervall auf der Basis der erkannten Datenrate berechnet. Das heißt, falls das Intervall, in dem das Paket mit einer Datenrate von x1 [Mbps] gesendet wird, gleich y1 [Sekunden] ist, kann der Intervalldetektor 161 so aufgebaut sein, daß er das Paketintervall nach der Gleichung y1 × x1/x2 berechnet, wenn der Wert x2 [Mbps] als Datenratendaten empfangen wird.
Wie 5 zeigt, werden in dem oben beschriebenen Ausführungsbeispiel die Intervalldaten gesendet, bevor die einzelnen Pakete gesendet werden. Die Intervalldaten (oder Datenratendaten) können jedoch nur gesendet werden, wenn die Intervalldaten sich von den unmittelbar vorher gesendeten Intervalldaten (Datenratendaten) unterscheiden.
Das heißt, die Kodierung in dem Kodierer 1 wird mit einer festen Rate durchgeführt, wenn man sie so betrachtet, daß sie jeweils in einen vorbestimmten Abschnitt (Zeit) unterteilt sind. Die Datenrate (Bitrate) jedes Abschnitts wird entsprechend der in dem Kodierer 1 generierten Codemenge variiert. Das heißt, in einem Abschnitt, in dem die von dem Kodierer 1 generierte Codemenge groß ist, wird die Datenrate erhöht (dementsprechend wird die Zahl der zu sendenden Pakete erhöht und so das Paketintervall verkürzt). In einem Abschnitt, in dem die erzeugte Codemenge klein ist, wird die Datenrate reduziert (dementsprechend ist die Zahl der zu sendenden Pakete klein, und so wird das Paketintervall verlängert) (wie oben beschrieben wurde, wird die Datenrate in jedem vorgeschriebenen Abschnitt variiert, so daß die Datenrate als Ganzes variabel ist).
10 zeigt den Aspekt, daß die Kodierung in dem Kodierer 1 in jedem vorgeschriebenen Abschnitt mit einer festen Rate durchgeführt wird. In dem oberen Teil (a) von 10 wird die Kodierung in einem ersten Abschnitt mit 3 Mbps durchgeführt, in einem zweiten Abschnitt mit 2 Mbps und in einem nachfolgenden Abschnitt mit 4 Mbps. Wie der untere Teil (b) von 10 zeigt, wird das Paketintervall in einem Abschnitt, in dem die Datenrate hoch ist, z.B. in dem Abschnitt mit 4 Mbps, verkürzt, während das Paketintervall in einem Abschnitt, in dem die Datenrate niedrig ist, z.B. in dem Abschnitt mit 2 Mbps, verlängert wird.
Da in diesem Fall die Datenrate jedes Abschnitts fest ist, kann die Übertragungsoperation folgendermaßen durchgeführt werden: Ein Paket (Datenratenwertpaket) mit den Datenratendaten, die der Datenrate für die Übertragung der Daten des Abschnitts entsprechen, wird gesendet, bevor die Daten jedes Abschnitts gesendet werden, und dann werden die paketierten Daten in dem der Datenrate entsprechenden Intervall gesendet.
Bei der Übertragungsoperation, wie sie oben beschrieben wurde, kann die obige Dekodieroperation durchgeführt werden, indem die Parametereinstellschaltung 162 so gesteuert wird, daß sie erst die Verarbeitung der Schritte S1 bis S3 des Flußdiagramms von 8 ausführt und dann die Verarbeitung des Schritts S7 ausführt, wenn sie die Datenratendaten empfängt, oder daß sie die Verarbeitung des Schritts S6 ausführt, wenn sie keine Datenratendaten empfängt.
Dies ermöglicht eine weitere Verbesserung der Übertragungseffizienz im Vergleich zu dem Fall, daß die Datenratendaten (Intervalldaten) gesendet werden, bevor jedes Paket gesendet wird.
Der Abschnitt mit fester Rate kann z.B. dem Datentyp entsprechend gesetzt werden. Das heißt, wenn wie in dem oben beschriebenen Ausführungsbeispiel sowohl das Videosignal als auch das Audiosignal übertragen werden, wird das Videosignal mit einer festen Rate (z.B. alle 15 Vollbilder) gesendet (kodiert), während das Audiosignal mit einer festen Rate (z.B. jeweils 1 Sekunde) gesendet (kodiert) wird.
11 zeigt den Aufbau des Kodiersystems zur Ausgabe der in 10 dargestellten Pakete. In 11 sind die Elemente, die Elementen von 4 entsprechen, mit den gleichen Bezugszeichen versehen wie dort, und auf ihre erneute Beschreibung wird verzichtet.
In einer Abschnitts-Bitratenwert-Einstellschaltung 191 wird eine Rate (Datenrate), die von dem Kodierer 1 in jedem vorgeschriebenen Abschnitt gesetzt wird und mit der die Daten kodiert werden, extrahiert und dann an eine Paketierschaltung 182 und eine Intervallberechnungs- und -einstellschaltung 193 ausgegeben. Wenn die Intervallberechnungs- und -einstellschaltung 193 die Datenrate aus der Abschnitts-Bitratenwert-Einstellschaltung 191 empfängt, berechnet sie das Paketübertragungsintervall (das Intervall der Pakete) auf der Basis der Datenrate und gibt es an die Paketausgabeschaltung 192 aus. Wenn die Paketausgabeschaltung 192 das Paketintervall von der Intervallberechnungs- und -einstellschaltung 193 empfängt, gibt sie das von der Paketierungsschaltung 182 ausgegebene Paket in dem Intervall an das Netz 3 aus (die Rate, mit der das Paket ausgegeben wird, wird dem Intervall entsprechend justiert).
Die Paketierungsschaltung 182 paketiert die von der Abschnitts-Bitratenwert-Einstellschaltung 191 gelieferte Datenrate als die Datenratendaten des Abschnitts, bevor die von dem Kodierer 1 ausgegebenen Daten jedes vorgeschriebenen Abschnitts paketiert werden, und gibt die paketierte Datenrate an die Paketausgabeschaltung 192 aus. Deshalb sendet die Paketausgabeschaltung 192, wie in dem unteren Teil (b) von 10 dargestellt, zunächst die Datenratendaten (Datenratenwertpaket) in jedem Abschnitt, und dann wird das Paket (Datenpaket) der Daten (im vorliegenden Ausführungsbeispiel MPEG-kodierte Daten) in dem der Datenrate entsprechenden Intervall gesendet.
In diesem Fall können die Datenratendaten gesendet werden, während sie wie die Zeitmarke in dem Datenpaket enthalten sind.
Dann gibt es den Fall, daß die von der Paketausgabeschaltung 192 ausgegebenen Daten nicht auf Echtzeitbasis gesendet werden. Die Daten müssen vielmehr in einem Aufzeichnungsmedium temporär gespeichert und dann gesendet werden. Da in diesem Fall zwischen einem Paket und dem nächsten Paket ein Intervall vorhanden ist, ist eine dem Intervall entsprechende überschüssige Aufzeichnungskapazität erforderlich, wenn die von der Paketausgabeschaltung 192 ausgegebenen Daten direkt aufgezeichnet werden.
12 zeigt den Aufbau eines Ausführungsbeispiels der Aufzeichnungsvorrichtung für kodierte Daten gemäß der Erfindung. Ein Puffer 211 speichert Daten, die von der Paketausgabeschaltung 192 ausgegeben werden. Eine Aufzeichnungsschaltung 212 liest die in dem Puffer 211 gespeicherten Daten aus und zeichnet die Daten auf einem Aufzeichnungsmedium 201, z.B. einer Festplatte (Magnetplatte), einer magneto-optischen Platte, einem Magnetband oder dgl., auf. Der Puffer 212 ist so ausgebildet, daß er gleichzeitig eine Datenspeicheroperation und eine Datenausleseoperation durchführen kann.
In der so aufgebauten Aufzeichnungsvorrichtung für kodierte Daten werden die von der Paketausgabeschaltung 192 ausgegebenen Daten dem Puffer 211 zugeführt und dort gespeichert. Die Aufzeichnungsschaltung 212 liest die Daten aus dem Puffer 211 aus, während Teile des Intervalls der Pakete übersprungen werden, und zeichnet dann die Daten auf dem Aufzeichnungsmedium 201 auf. Infolgedessen werden Daten, die mit einer variablen Bitrate kodiert sind und denen Zeitmarken hinzugefügt sind, die paketiert werden sollen, zusammen mit den Datenratendaten und ohne Intervall zwischen den Daten auf dem Aufzeichnungsmedium 201 aufgezeichnet.
13A zeigt ein Aufzeichnungsformat für den Fall, daß Bitratendaten als ein Paket gesetzt werden, das sich von einem Datenpaket unterscheidet (in einem von dem Format des Datenpakets abweichenden Format paketiert sind) und von der Paketausgabeschaltung 192 ausgegeben werden. 13B zeigt ein Aufzeichnungsformat für den Fall, daß die Bitratendaten (Bitratenwert) von der Paketausgabeschaltung 192 ausgegeben werden, während sie in dem Datenpaket enthalten sind. In diesem Fall können die Daten mit hoher Effizienz aufgezeichnet werden.
14 zeigt den Aufbau eines Ausführungsbeispiels der Sendeeinrichtung für kodierte Daten für die Übertragung der in der oben beschriebenen Weise auf dem Aufzeichnungsmedium 201 aufgezeichneten Daten über das Netz 3.
Eine Auslesesteuerschaltung 202 liest unter dem Steuereinfluß der Intervallberechnungs- und -einstellschaltung 205 die Daten von einem Aufzeichnungsmedium 201 aus und liefert die Daten an einen Puffer 203. Der Puffer 203 besitzt einen FIFO-(First In First Out)-Speicher und speichert die Daten aus der Auslesesteuerschaltung 202 temporär. Ein Bitratenwertdetektor 204 liest die in dem Puffer 203 gespeicherten Daten sukzessiv aus, um die Bitratendaten in den ausgelesenen Daten zu detektieren. Der Bitratenwertdetektor 204 liefert die detektierten Bitratendaten an die Intervallberechnungs- und -einstellschaltung 205 und führt der Intervallberechnungs- und -einstellschaltung 205 auch diejenigen Daten zu, die durch die oben beschriebene Bitratendatendetektierung belassen wurden, d.h. das Datenpaket. Wie die in 11 dargestellte Intervallberechnungs- und -einstellschaltung 193 berechnet auch die Intervallberechnungs- und -einstellschaltung 205 das Intervall für die Datenpaketübertragung (Paketintervall) auf der Basis der Bitratendaten aus dem Bitratenwertdetektor 204 und gibt das Intervall zusammen mit den Bitratendaten (Bitratenwertpaket) und dem Datenpaket an einen Sender 206 aus. Der Sender 206 sendet zunächst die Bitratendaten aus der Intervallberechnungs- und -einstellschaltung 205 und sendet dann das Datenpaket in dem Intervall, das in der Intervallberechnungs- und -einstellschaltung 205 berechnet wird.
Wenn in der so aufgebauten Sendeeinrichtung für kodierte Daten eine (nicht dargestellte) Bedienungseinheit betätigt wird, empfängt die Auslesesteuerschaltung eine Datenausleseanforderung, um Daten aus dem Aufzeichnungsmedium 201 auszulesen und liefert die ausgelesenen Daten an den Puffer 203, um die Daten in dem Puffer 203 zu speichern. Wenn die Daten in dem Puffer 203 gespeichert sind, liest der Bitratenwertdetektor 204 die Daten sukzessiv aus, um die Bitratendaten (Bitratenwertpaket) aus den Daten zu detektieren, und liefert die Bitratendaten zusammen mit dem restlichen Datenpaket an die Intervallberechnungs- und -einstellschaltung 205.
In der Intervallberechnungs- und -einstellschaltung 205 wird das Ausgangssignal des Bitratenwertdetektors 204 direkt dem Sender 206 zugeführt, und weiterhin wird das Intervall für die Übertragung des Datenpakets (Paketintervall) auf der Basis der Bitratendaten berechnet und dann an die Auslesesteuerschaltung 202 und den Sender 206 ausgegeben.
Das Auslesen der Daten in dem Aufzeichnungsmedium 201 wird auf der Basis des Intervalls des Pakets gesteuert, das von der Intervallberechnungs- und -einstellschaltung 205 geliefert wird. Das heißt, wenn das Paketintervall lang ist, benötigt die Datenübertragung eine lange Zeit, so daß die Rate, mit der die Daten von dem Aufzeichnungsmedium 201 ausgelesen wird, reduziert wird. Wenn die Datenübertragung hingegen wenig Zeit benötigt, wird die Rate, mit der die Daten von dem Aufzeichnungsmedium 201 ausgelesen werden, vergrößert.
In dem Sender 206 werden zuerst die Bitratendaten gesendet, und dann werden die Paketdaten in dem Intervall gesendet, das von der Intervallberechnungs- und -einstellschaltung 205 berechnet wird.
Dementsprechend werden die Daten von der Sendeeinrichtung für kodierte Daten so ausgegeben, wie in dem Fall, daß die Daten von der Paketausgabeschaltung 192 ausgegeben werden, und so kann die Änderung des Paket-Anskunftsintervalls und die Verzögerungsfluktuation in dem Netz durch die Justierschaltung 131 von 7 in der oben beschriebenen Weise absorbiert werden.

Claims

Datendekodiersystem, das aufweist: eine Extrahiereinrichtung (11) zum Extrahieren einer Zeitmarke, die in empfangenen Daten enthalten ist, die eine Mehrzahl von Datenpaketen umfassen, eine Systemtakt-Generatoreinrichtung (12) zum Erzeugen eines Systemtakts, der als Kriterium zur Verarbeitung der empfangenen Daten dient, wobei der Systemtakt auf der Basis der extrahierten Zeitmarke erzeugt wird, eine Speichereinrichtung (41) zum Speichern der der Extrahiereinrichtung (11) zugeführten, empfangenen Daten, eine Detektoreinrichtung (42–45) zum Detektieren des Speicherwerts der empfangenen Daten in der Speichereinrichtung (41), wobei die Detektoreinrichtung (42–45) eine Zähleinrichtung (43) zum Zählen der Anzahl der Pakete der in der Speichereinrichtung (41) gespeicherten, empfangenen Daten aufweist, wobei diese Zähleinrichtung (43) so betreibbar ist, daß sie den Zählwert inkrementiert, wenn ein Paket gespeichert wird, und den Zählwert dekrementiert, wenn ein Paket ausgelesen wird, eine Zeitsignal-Generatoreinrichtung (46) zum Erzeugen eines Zeitsignals für das Abtasten des Zählwerts der Zähleinrichtung (43), eine Vergleichereinrichtung (43) zum Vergleichen eines vorbestimmten Referenzwerts mit dem Zählwert der Zähleinrichtung (43), wenn die Zeitsignal-Generatoreinrichtung (46) ein Zeitsignal erzeugt, eine Referenzwert-Generatoreinrichtung (45) zum Erzeugen des Referenzwerts, der in der Vergleichereinrichtung (43) verglichen werden soll, und eine Auslesesteuereinrichtung (51–55) zum Steuern der Ausleserate für das Auslesen der Übertragungsdaten aus der Speichereinrichtung (41) nach Maßgabe des Detektierungsergebnisses der Detektoreinrichtung (42, 45) in der Weise, daß die Ausleserate, mit der die empfangenen Daten aus der Speichereinrichtung (41) ausgelesen werden, vergrößert wird, wenn der Speicherwert größer ist als der vorbestimmte Referenzwert, und daß die Ausleserate, mit der die empfangenen Daten aus der Speichereinrichtung (41) ausgelesen werden, reduziert wird, wenn der Speicherwert kleiner ist als der vorbestimmte Referenzwert, und wobei die Ausleserate zwischen einem Minimalwert (MINR) und einem Maximalwert (MAXR) eingestellt wird.
Datendekodiersystem nach Anspruch 1, bei dem die Zeitsignal-Generatoreinrichtung (46) aufweist: einen Zähler (47) zum Abzählen eines vorbestimmten Taktzählstands, einen Komparator (40) zum Vergleichen des Zählwerts des Zählers (47) mit einem vorbestimmten Referenzzählwert und eine Referenzzählwert-Generatoreinrichtung (49) zum Erzeugen des Referenzzählwerts.
Datendekodiersystem nach Anspruch 1 oder 2, bei dem die Auslesesteuereinrichtung (41–45) aufweist: eine Einstelleinrichtung (52–54) zum Einstellen einer Ausleserate für empfangene Daten, die in der Speichereinrichtung (41) gespeichert sind, und eine Umwandlungseinrichtung (51) für die Umwandlung des Ausgangssignals der Vergleichereinrichtung (44) in die Ausleserate der empfangenen Daten und für die Ausgabe der Ausleserate an die Einstelleinrichtung (52).
Datendekodiersystem nach Anspruch 3, bei dem die Einstelleinrichtung (52–54) aufweist: einen Zähler (54) zum Abzählen eines vorbestimmten Taktzählstands, eine Ausleseraten-Einstellschaltung (52) zum Einstellen einer vorbestimmten Ausleserate nach Maßgabe des Ausgangssignals der Umwandlungseinrichtung (51) und einen Komparator (53) zum Vergleichen des Zählwerts des Zählers (54) mit dem Ausgangssignal der Ausleseraten-Einstellschaltung (52).
Datendekodierverfahren, bei dem ein Systemtakt auf der Basis einer Zeitmarke erzeugt wird, die in Daten enthalten ist, die eine Mehrzahl von Datenpaketen umfassen, und die Daten auf der Basis des Systemtakts dekodiert werden, mit den Verfahrensschritte: Speichern der Daten in einem Pufferspeicher (41), bevor die Zeitmarke extrahiert wird, Detektieren eines Paketspeicherwerts der in dem Pufferspeicher (41) gespeicherten Daten durch Zählen der Anzahl von Paketen der empfangenen Daten, die in dem Pufferspeicher (41) gespeichert sind, wobei der Zählwert inkrementiert wird, wenn ein Paket gespeichert wird, und wobei der Zähleinrichtung dekrementiert wird, wenn ein Paket ausgelesen wird, Erzeugen eines Zeitsignals für das Abtasten des Zählwerts, Vergleichen eines vorbestimmten Referenzwerts mit dem Zählwert, wenn ein Zeitsignal erzeugt wird, Vergrößern der Ausleserate, mit der die Daten aus dem Pufferspeicher (41) ausgelesen werden, wenn der Speicherwert größer ist als der vorbestimmte Referenzwert, und Reduzieren der Ausleserate, mit der die Daten aus dem Pufferspeicher (41) ausgelesen werden, wenn der Speicherwert kleiner ist als der vorbestimmte Referenzwert, wobei die Ausleserate zwischen einem Minimalwert (MINR) und einem Maximalwert (MAXR) eingestellt ist.