JP3024599B2 - Ａａｌ５ジッタ低減方法及び装置 - Google Patents
Ａａｌ５ジッタ低減方法及び装置Info
- Publication number
- JP3024599B2 JP3024599B2 JP21019297A JP21019297A JP3024599B2 JP 3024599 B2 JP3024599 B2 JP 3024599B2 JP 21019297 A JP21019297 A JP 21019297A JP 21019297 A JP21019297 A JP 21019297A JP 3024599 B2 JP3024599 B2 JP 3024599B2
- Authority
- JP
- Japan
- Prior art keywords
- aal5
- transport packet
- jitter
- time clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5649—Cell delay or jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5664—Support of Video, e.g. MPEG
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ回線を介し
てＭＰＥＧ（Moving picture Image Coding Experts Gr
oup）データを伝送する伝送システムに関し、特に、Ａ
ＡＬ（ATM Adaptation Layer）５のパッキングジッタの
低減、再生データレート及びシステムタイムクロックの
ジッタの低減を行うＡＡＬ５ジッタ低減方法及び装置に
関する。
てＭＰＥＧ（Moving picture Image Coding Experts Gr
oup）データを伝送する伝送システムに関し、特に、Ａ
ＡＬ（ATM Adaptation Layer）５のパッキングジッタの
低減、再生データレート及びシステムタイムクロックの
ジッタの低減を行うＡＡＬ５ジッタ低減方法及び装置に
関する。
【０００２】
【従来の技術】従来、ＡＴＭ回線を介してＭＰＥＧデー
タを伝送する伝送システムにおけるＡＡＬ５受信ジッタ
の低減方式においては、位相ロックループ（ＰＬＬ）技
術が利用されている。
タを伝送する伝送システムにおけるＡＡＬ５受信ジッタ
の低減方式においては、位相ロックループ（ＰＬＬ）技
術が利用されている。
【０００３】図５は、例えば特開平８−２０５１０３号
公報記載の実施例の概要である。同図において、セル間
隔抽出部５０１は、受信した入力データよりＡＴＭセル
間隔を抽出する。一方、セル間隔生成部５０５は、電圧
制御発振器ＶＣＯ５０４で再生された再生データレート
のクロックを使用して前記セル間隔抽出部５０１と同様
にリファレンス用のＡＴＭセル間隔を生成する。比較器
５０２では、前記ＡＴＭセル間隔どうしを比較してセル
間隔の誤差を出力する。ローパスフィルタＬＰＦ５０３
は、前記セル間隔の誤差を平滑化して誤差の平滑信号に
より前記電圧制御発振器ＶＣＯ５０４の出力クロックの
間隔を制御し、前記比較器５０２の出力が零になるよう
にする。
公報記載の実施例の概要である。同図において、セル間
隔抽出部５０１は、受信した入力データよりＡＴＭセル
間隔を抽出する。一方、セル間隔生成部５０５は、電圧
制御発振器ＶＣＯ５０４で再生された再生データレート
のクロックを使用して前記セル間隔抽出部５０１と同様
にリファレンス用のＡＴＭセル間隔を生成する。比較器
５０２では、前記ＡＴＭセル間隔どうしを比較してセル
間隔の誤差を出力する。ローパスフィルタＬＰＦ５０３
は、前記セル間隔の誤差を平滑化して誤差の平滑信号に
より前記電圧制御発振器ＶＣＯ５０４の出力クロックの
間隔を制御し、前記比較器５０２の出力が零になるよう
にする。
【０００４】また、図６は、例えば特開平８−０９７８
３７号公報記載の方式の概要である。この例は「ＩＥＥ
Ｅ１３９４」のフレームフォーマットを使用する方式で
ある。
３７号公報記載の方式の概要である。この例は「ＩＥＥ
Ｅ１３９４」のフレームフォーマットを使用する方式で
ある。
【０００５】本方式の発明ではフレームの先頭を表すシ
ンクタイムとパケットの先頭を特定できるデータブロッ
ク番号から、トランスポートパケットの位置を正確に把
握することができるので、この情報をもとにエンコーダ
側から送信された、デコーダ側のシステムクロック（周
波数２７ＭＨｚ）を計数して出力する時間情報（「シス
テムタイムクロック」という。）に関する情報であるプ
ログラム クロック リファレンス（Program Clock Refe
rence：「ＰＣＲ」という。）を補正して、デコーダ側
のシステムクロックジッタを低減している。
ンクタイムとパケットの先頭を特定できるデータブロッ
ク番号から、トランスポートパケットの位置を正確に把
握することができるので、この情報をもとにエンコーダ
側から送信された、デコーダ側のシステムクロック（周
波数２７ＭＨｚ）を計数して出力する時間情報（「シス
テムタイムクロック」という。）に関する情報であるプ
ログラム クロック リファレンス（Program Clock Refe
rence：「ＰＣＲ」という。）を補正して、デコーダ側
のシステムクロックジッタを低減している。
【０００６】一方、「ＡＴＭ Ｆｏｒｕｍ」で検討され
ている「ＭＰＥＧ ｏｖｅｒ ＡＴＭ」（伝送方式）で
は２つのＭＰＥＧトランスポートストリームパケットで
ＡＡＬ５を構成することを標準にしている。ＡＡＬ５の
フレームフォーマットは図４に示すとおりである。即
ち、１８８バイトのＭＰＥＧトランスポートパケット４
０１を２つ組にしてＣＰＣＳ−ＰＤＵぺイロードを構成
し、それに８バイトのトレイラーを付加してＡＡＬ５の
データ４０２を生成する。前記データ４０２を４８バイ
トのデータ４０３に区切って、それにＡＴＭセルヘッダ
を付けたものがＡＴＭセル４０４として伝送される。
ている「ＭＰＥＧ ｏｖｅｒ ＡＴＭ」（伝送方式）で
は２つのＭＰＥＧトランスポートストリームパケットで
ＡＡＬ５を構成することを標準にしている。ＡＡＬ５の
フレームフォーマットは図４に示すとおりである。即
ち、１８８バイトのＭＰＥＧトランスポートパケット４
０１を２つ組にしてＣＰＣＳ−ＰＤＵぺイロードを構成
し、それに８バイトのトレイラーを付加してＡＡＬ５の
データ４０２を生成する。前記データ４０２を４８バイ
トのデータ４０３に区切って、それにＡＴＭセルヘッダ
を付けたものがＡＴＭセル４０４として伝送される。
【０００７】
【発明が解決しようとする課題】ＭＰＥＧ ｏｖｅｒ
ＡＴＭによる標準のデータ伝送方式においては、受信装
置側ではＡＡＬ５の１データユニットを受け取った後、
２つのＭＰＥＧトランスポートパケットを組み立てるた
め、この２つのＭＰＥＧデータはバースト的に時間圧縮
して出力される。そのため、ジッタ（「パッキングジッ
タ」という。）が発生する。
ＡＴＭによる標準のデータ伝送方式においては、受信装
置側ではＡＡＬ５の１データユニットを受け取った後、
２つのＭＰＥＧトランスポートパケットを組み立てるた
め、この２つのＭＰＥＧデータはバースト的に時間圧縮
して出力される。そのため、ジッタ（「パッキングジッ
タ」という。）が発生する。
【０００８】そこで、ＡＴＭ回線を使用して固定レート
伝送を行う場合には、受信側での入力データレートの再
生は、従来は図５のようにＰＬＬを用いた構成とし、更
にバッファを用いることにより固定レートデータにして
いた。しかし、ＭＰＥＧ再生では、デコーダのシステム
クロックの周波数は入力データレートとは非同期の２７
ＭＨｚであるため、再度ＰＬＬとバッファが必要とな
り、装置内でそれぞれ２つずつＰＬＬを実装することに
なり冗長な構成となっていた。
伝送を行う場合には、受信側での入力データレートの再
生は、従来は図５のようにＰＬＬを用いた構成とし、更
にバッファを用いることにより固定レートデータにして
いた。しかし、ＭＰＥＧ再生では、デコーダのシステム
クロックの周波数は入力データレートとは非同期の２７
ＭＨｚであるため、再度ＰＬＬとバッファが必要とな
り、装置内でそれぞれ２つずつＰＬＬを実装することに
なり冗長な構成となっていた。
【０００９】また、入力データレートを再生する必要が
ない場合には、直接２７ＭＨｚのシステムクロックを再
生すればＭＰＥＧをデコードすることが可能である。し
かし、この場合にＡＡＬ５のパッキングジッタを含んだ
ままシステムクロック再生を行うとシステムタイムクロ
ックにこのジッタが重畳することが考えられる。
ない場合には、直接２７ＭＨｚのシステムクロックを再
生すればＭＰＥＧをデコードすることが可能である。し
かし、この場合にＡＡＬ５のパッキングジッタを含んだ
ままシステムクロック再生を行うとシステムタイムクロ
ックにこのジッタが重畳することが考えられる。
【００１０】また、パッキングジッタを低減する方法と
して、図６のような方式をＡＴＭに適用しようとする
と、フレームすなわちＡＡＬ５の先頭を示すシンクタイ
ムと、トランスポートパケットの先頭を示すデータブロ
ック番号とが必要となる。しかし、これらはＭＰＥＧ
ｏｖｅｒ ＡＴＭでは伝送できない情報である。
して、図６のような方式をＡＴＭに適用しようとする
と、フレームすなわちＡＡＬ５の先頭を示すシンクタイ
ムと、トランスポートパケットの先頭を示すデータブロ
ック番号とが必要となる。しかし、これらはＭＰＥＧ
ｏｖｅｒ ＡＴＭでは伝送できない情報である。
【００１１】［発明の目的］本発明の目的は、ＡＴＭ回
線によりＭＰＥＧを伝送する際に受信側のＡＡＬ５パッ
キングジッタを低減することにある。
線によりＭＰＥＧを伝送する際に受信側のＡＡＬ５パッ
キングジッタを低減することにある。
【００１２】本発明の他の目的は、ＡＴＭ回線によりＭ
ＰＥＧを伝送する際に受信側にＰＬＬやバッファを用い
ることなくジッタを低減した一定レートの入力データレ
ートを再生することにある。
ＰＥＧを伝送する際に受信側にＰＬＬやバッファを用い
ることなくジッタを低減した一定レートの入力データレ
ートを再生することにある。
【００１３】本発明の他の目的は、ＡＴＭ回線によりＭ
ＰＥＧを伝送する際に受信側でジッタ特性のよいシステ
ムタイムクロックを再生することにある。
ＰＥＧを伝送する際に受信側でジッタ特性のよいシステ
ムタイムクロックを再生することにある。
【００１４】
【課題を解決するための手段】本発明のＡＡＬ５ジッタ
低減方法は、ＡＴＭ回線によりＭＰＥＧを伝送する画像
データ伝送システムのＡＡＬ５ジッタ低減方法におい
て、ＡＡＬ５終端後の信号（図１の１０３）の隣接する
トランスポートパケット（図１のｔ１’とｔ２’、ｔ
２’とｔ３’、…）の先頭の検出タイミングにおけるシ
ステムタイムクロックの加算平均値に基づいてトランス
ポートパケットの到着時刻を補正（図１のｔ１”、ｔ
２”、ｔ３”、…）することを特徴とする。
低減方法は、ＡＴＭ回線によりＭＰＥＧを伝送する画像
データ伝送システムのＡＡＬ５ジッタ低減方法におい
て、ＡＡＬ５終端後の信号（図１の１０３）の隣接する
トランスポートパケット（図１のｔ１’とｔ２’、ｔ
２’とｔ３’、…）の先頭の検出タイミングにおけるシ
ステムタイムクロックの加算平均値に基づいてトランス
ポートパケットの到着時刻を補正（図１のｔ１”、ｔ
２”、ｔ３”、…）することを特徴とする。
【００１５】更に、前記ＡＡＬ５ジッタ低減方法におい
て、ラッチ手段にてトランスポートパケットをラッチす
るとともに、補正したパケットの到着時刻とシステムタ
イムクロックとの比較を行い比較結果が一致した時に前
記ラッチ手段のトランスポートパケットを出力すること
を特徴とする。又は、補正したトランスポートパケット
の到着時刻とストリーム中に挿入されているＰＣＲとの
差分が零になる方向にシステムタイムクロックの周波数
を制御することを特徴とする。
て、ラッチ手段にてトランスポートパケットをラッチす
るとともに、補正したパケットの到着時刻とシステムタ
イムクロックとの比較を行い比較結果が一致した時に前
記ラッチ手段のトランスポートパケットを出力すること
を特徴とする。又は、補正したトランスポートパケット
の到着時刻とストリーム中に挿入されているＰＣＲとの
差分が零になる方向にシステムタイムクロックの周波数
を制御することを特徴とする。
【００１６】本発明のＡＡＬ５ジッタ低減装置は、トラ
ンスポートパケットの先頭を検出する検出手段（図２の
２０１）と、前記検出手段の検出タイミングでシステム
タイムクロックをラッチする２段接続のラッチ手段（図
２の２０３、２０４）と、前記各ラッチ手段の出力の加
算平均値に一定値を加算する演算手段（図２の２０５、
２０６、２０７）と、前記演算手段の出力とシステムタ
イムクロックとの比較を行い比較結果の一致時点でトラ
ンスポートパケットの受信制御を行う比較手段（図２の
２０２、２０８）とを有する。また、トランスポートパ
ケットの先頭を検出する検出手段（図３の３０１）と、
検出手段の検出タイミングでシステムタイムクロックを
ラッチする２段接続のラッチ手段（図３の３０３、３０
４）と、前記各ラッチ手段の出力の加算平均値に一定値
を加算する演算手段（図３の３０５、３０６、３０７）
と、ストリーム中に挿入されているＰＣＲを検出するＰ
ＣＲ検出手段（図３の３０８、３０９）と、検出したＰ
ＣＲの値と、１トランスポートパケット時間後の前記演
算手段の出力との差分を演算する差分演算手段（図３の
３１０、３１１、３１２、３１３）と、前記差分演算手
段の出力によりシステムタイムクロックを制御する制御
手段（図３の３０２）とを有する。
ンスポートパケットの先頭を検出する検出手段（図２の
２０１）と、前記検出手段の検出タイミングでシステム
タイムクロックをラッチする２段接続のラッチ手段（図
２の２０３、２０４）と、前記各ラッチ手段の出力の加
算平均値に一定値を加算する演算手段（図２の２０５、
２０６、２０７）と、前記演算手段の出力とシステムタ
イムクロックとの比較を行い比較結果の一致時点でトラ
ンスポートパケットの受信制御を行う比較手段（図２の
２０２、２０８）とを有する。また、トランスポートパ
ケットの先頭を検出する検出手段（図３の３０１）と、
検出手段の検出タイミングでシステムタイムクロックを
ラッチする２段接続のラッチ手段（図３の３０３、３０
４）と、前記各ラッチ手段の出力の加算平均値に一定値
を加算する演算手段（図３の３０５、３０６、３０７）
と、ストリーム中に挿入されているＰＣＲを検出するＰ
ＣＲ検出手段（図３の３０８、３０９）と、検出したＰ
ＣＲの値と、１トランスポートパケット時間後の前記演
算手段の出力との差分を演算する差分演算手段（図３の
３１０、３１１、３１２、３１３）と、前記差分演算手
段の出力によりシステムタイムクロックを制御する制御
手段（図３の３０２）とを有する。
【００１７】より具体的には、ＭＰＥＧ ｏｖｅｒ Ａ
ＴＭを用いて映像データを伝送するシステムにおいて、
受信側のＡＡＬ５終端後の信号に対して、パッキングジ
ッタ低減方式として、トランスポートストリームの先頭
検出部と、先頭の検出タイミングにてシステムタイムク
ロックを保持するラッチ部と、保持したシステムタイム
クロックの値を前記検出タイミングにて再度保持するラ
ッチ部と、各ラッチ部の保持した値を加算する加算部
と、加算値を２で割る除算部と、から構成される。
ＴＭを用いて映像データを伝送するシステムにおいて、
受信側のＡＡＬ５終端後の信号に対して、パッキングジ
ッタ低減方式として、トランスポートストリームの先頭
検出部と、先頭の検出タイミングにてシステムタイムク
ロックを保持するラッチ部と、保持したシステムタイム
クロックの値を前記検出タイミングにて再度保持するラ
ッチ部と、各ラッチ部の保持した値を加算する加算部
と、加算値を２で割る除算部と、から構成される。
【００１８】また、入力データレート再生方式として、
前記構成に加えて、システムタイムクロックと前記除算
部の出力との比較部と、前記検出タイミングでトランス
ポートデータを保持するラッチ部と、保持したデータを
前記検出タイミングにて再度保持するラッチ部と、前記
比較部の一致時点に前記再度保持したデータを出力する
パラレル−シリアル変換器と、から構成される。
前記構成に加えて、システムタイムクロックと前記除算
部の出力との比較部と、前記検出タイミングでトランス
ポートデータを保持するラッチ部と、保持したデータを
前記検出タイミングにて再度保持するラッチ部と、前記
比較部の一致時点に前記再度保持したデータを出力する
パラレル−シリアル変換器と、から構成される。
【００１９】更に、システムクロックジッタ低減方式と
して、パッキングジッタ低減方式に加えて、入力データ
のＰＣＲ検出及び検出したＰＣＲの抽出部と、抽出した
ＰＣＲ前記除算部の出力との差分演算部と、前記差分演
算部の差分出力により制御されるシステムクロック部
と、から構成される。
して、パッキングジッタ低減方式に加えて、入力データ
のＰＣＲ検出及び検出したＰＣＲの抽出部と、抽出した
ＰＣＲ前記除算部の出力との差分演算部と、前記差分演
算部の差分出力により制御されるシステムクロック部
と、から構成される。
【００２０】［作用］２トランスポートパケット単位で
バースト状に時間圧縮された受信側のＡＡＬ５終端後の
ＭＰＥＧデータ信号の到着時刻を、隣接するトランスポ
ートパケットの先頭の検出タイミングにおけるシステム
タイムクロックの加算平均値に基づいて補正する。
バースト状に時間圧縮された受信側のＡＡＬ５終端後の
ＭＰＥＧデータ信号の到着時刻を、隣接するトランスポ
ートパケットの先頭の検出タイミングにおけるシステム
タイムクロックの加算平均値に基づいて補正する。
【００２１】また、補正された到達時刻で前記ＭＰＥＧ
データ信号を出力することで、入力データレートを再生
したデータストリームを生成する。
データ信号を出力することで、入力データレートを再生
したデータストリームを生成する。
【００２２】更に、補正された到達時刻と入力データス
トリーム中のＰＣＲの差分値でシステムタイムクロック
を制御する。
トリーム中のＰＣＲの差分値でシステムタイムクロック
を制御する。
【００２３】ＡＡＬ５のパッキングジッタを完全に低減
し、ＭＰＥＧのシステムタイムクロックのジッタ特性を
向上させる。
し、ＭＰＥＧのシステムタイムクロックのジッタ特性を
向上させる。
【００２４】
【発明の実施の形態】図１は、本発明のジッタ低減方法
ないし装置を示すデータ変換例のタイムチャートであ
る。
ないし装置を示すデータ変換例のタイムチャートであ
る。
【００２５】エンコーダ１０１では、ＭＰＥＧトランス
ポートパケットを固定ビットレートのデータとして生成
される。これをネットワーク１０２に送出する時には、
図４に示すように２個のトランスポートパケットを１デ
ータユニットとしてトレイラーを付加してＣＰＣＳ−Ｐ
ＤＵとし、８個のＡＴＭセル４０３、４０４に変換され
る。デコーダ側では、ＡＡＬ５を終端するためトレーラ
まで受信した時点で２トランスポートパケット単位で時
間圧縮したバーストデータ１０３（ｔ１’，ｔ２’）、
（ｔ３’，ｔ４’）、（ｔ５’，ｔ６’）、……として
組み立て出力される。
ポートパケットを固定ビットレートのデータとして生成
される。これをネットワーク１０２に送出する時には、
図４に示すように２個のトランスポートパケットを１デ
ータユニットとしてトレイラーを付加してＣＰＣＳ−Ｐ
ＤＵとし、８個のＡＴＭセル４０３、４０４に変換され
る。デコーダ側では、ＡＡＬ５を終端するためトレーラ
まで受信した時点で２トランスポートパケット単位で時
間圧縮したバーストデータ１０３（ｔ１’，ｔ２’）、
（ｔ３’，ｔ４’）、（ｔ５’，ｔ６’）、……として
組み立て出力される。
【００２６】本発明のジッタ低減方法では、このバース
トデータ１０３を固定ビットレート化するために、当該
パケットの到着時刻を、補正後のデータ１０４のように
次のパケットの到着時刻との中間点（ｔ１”，ｔ２”，
ｔ３”，……）にシフトする。
トデータ１０３を固定ビットレート化するために、当該
パケットの到着時刻を、補正後のデータ１０４のように
次のパケットの到着時刻との中間点（ｔ１”，ｔ２”，
ｔ３”，……）にシフトする。
【００２７】このようなバーストデー夕１０３の固定ビ
ットレート化を行い入力データレートを正しく再生でき
るようにする時間補正のための到着時刻のシフトについ
て更に詳述する。
ットレート化を行い入力データレートを正しく再生でき
るようにする時間補正のための到着時刻のシフトについ
て更に詳述する。
【００２８】いま、エンコード側のトランスポートパケ
ットＴＳ１の生成時刻をｔ１、トランスポートパケット
ＴＳ２の生成時刻をｔ２とし、以下、同様に周期Ｔでト
ランスポートパケットＴＳ３〜ＴＳ６はそれぞれ時刻ｔ
３〜ｔ６に生成されるとする。一方、ＡＡＬ５終端部の
データ１０３でのパケット到着時刻は、図１で示すよう
にｔ１’，ｔ２’，……となり、ＴＳ１とＴＳ２は同一
ＡＡＬ５にパッキングされているのでＴＳ１とＴＳ２は
バーストデータとなる。
ットＴＳ１の生成時刻をｔ１、トランスポートパケット
ＴＳ２の生成時刻をｔ２とし、以下、同様に周期Ｔでト
ランスポートパケットＴＳ３〜ＴＳ６はそれぞれ時刻ｔ
３〜ｔ６に生成されるとする。一方、ＡＡＬ５終端部の
データ１０３でのパケット到着時刻は、図１で示すよう
にｔ１’，ｔ２’，……となり、ＴＳ１とＴＳ２は同一
ＡＡＬ５にパッキングされているのでＴＳ１とＴＳ２は
バーストデータとなる。
【００２９】そして、各バーストデータの間隔を微少時
間δとすると、 ｔ２’＝ｔ１’＋δ と表すことができる。ここで、δは装置固有の値であ
る。同様に、 ｔ４’＝ｔ３’＋δ と表すことができる。そして、ｔ３’とｔ１’との関係
は、エンコーダ１０１のトランスポートパケットデータ
の間隔をＴとすると、 ｔ３’＝ｔ１’＋２Ｔ となることは明らかである。
間δとすると、 ｔ２’＝ｔ１’＋δ と表すことができる。ここで、δは装置固有の値であ
る。同様に、 ｔ４’＝ｔ３’＋δ と表すことができる。そして、ｔ３’とｔ１’との関係
は、エンコーダ１０１のトランスポートパケットデータ
の間隔をＴとすると、 ｔ３’＝ｔ１’＋２Ｔ となることは明らかである。
【００３０】次に、シフト後の到着時刻ｔ１”を、時刻
ｔ１’を基準とした表現とすると、 ｔ１”＝（ｔ１’＋ｔ２’）／２ ＝｛ｔ１’＋（ｔ１’＋δ）｝／２ ＝ ｔ１’＋δ／２ となる。同様にシフト後の到達時刻ｔ２”、ｔ３”を時
刻ｔ１’を基準とした表現とすると、 ｔ２”＝（ｔ２’＋ｔ３’）／２ ＝｛（ｔ１’＋δ）＋（ｔ１’＋２Ｔ）｝／２ ＝ ｔ１’＋Ｔ＋δ／２ ｔ３”＝（ｔ３’＋ｔ４’）／２ ＝｛ｔ３’＋（ｔ３’＋δ）｝／２ ＝ ｔ３’＋δ／２ ＝ ｔ１’＋２Ｔ＋δ／２ となり、以下ｔ４”以降も同様であるからｔ１”−ｔ
２”間、ｔ２”−ｔ３”間、ｔ３”−ｔ４”間、……の
時間間隔は一定となり、入力データレートが正しく再生
されることがわかる。
ｔ１’を基準とした表現とすると、 ｔ１”＝（ｔ１’＋ｔ２’）／２ ＝｛ｔ１’＋（ｔ１’＋δ）｝／２ ＝ ｔ１’＋δ／２ となる。同様にシフト後の到達時刻ｔ２”、ｔ３”を時
刻ｔ１’を基準とした表現とすると、 ｔ２”＝（ｔ２’＋ｔ３’）／２ ＝｛（ｔ１’＋δ）＋（ｔ１’＋２Ｔ）｝／２ ＝ ｔ１’＋Ｔ＋δ／２ ｔ３”＝（ｔ３’＋ｔ４’）／２ ＝｛ｔ３’＋（ｔ３’＋δ）｝／２ ＝ ｔ３’＋δ／２ ＝ ｔ１’＋２Ｔ＋δ／２ となり、以下ｔ４”以降も同様であるからｔ１”−ｔ
２”間、ｔ２”−ｔ３”間、ｔ３”−ｔ４”間、……の
時間間隔は一定となり、入力データレートが正しく再生
されることがわかる。
【００３１】図２は、本発明のＡＡＬ５パッキングジッ
タ低減方法ないし装置の第１の実施の形態の構成例を示
す図である。
タ低減方法ないし装置の第１の実施の形態の構成例を示
す図である。
【００３２】本実施の形態は、入力データレートを再生
するようにした構成例である。本実施の形態の構成は、
図１に示すようなＡＡＬ５を終端した後のデータ１０３
を入力とし、２つのラッチ部２０９、２１０を介してＰ
Ｓ変換部２１１からタイミングを調整したシリアルデー
タを出力するようにした入力データレートの出力系を有
している。また、デコーダ側におけるシステムクロック
（２７ＭＨｚ）等を計数して出力する時間情報（時間デ
ータ）であるシステムタイムクロックを常時出力するシ
ステムクロック部２０２を備え、前記システムタイムク
ロックを入力データ１０３のトランスポートパケット毎
に２つのラッチ部２０３、２０４にラッチするととも
に、その出力を演算して入力データ１０３を固定ビット
レート化するために入力トランスポートパケットの到着
時刻をシフトさせ、前記ＰＳ変換部２１１の動作タイミ
ングを調整する加算部２０５、除算部２０６、加算部２
０７及び比較部２０８とから構成されている。
するようにした構成例である。本実施の形態の構成は、
図１に示すようなＡＡＬ５を終端した後のデータ１０３
を入力とし、２つのラッチ部２０９、２１０を介してＰ
Ｓ変換部２１１からタイミングを調整したシリアルデー
タを出力するようにした入力データレートの出力系を有
している。また、デコーダ側におけるシステムクロック
（２７ＭＨｚ）等を計数して出力する時間情報（時間デ
ータ）であるシステムタイムクロックを常時出力するシ
ステムクロック部２０２を備え、前記システムタイムク
ロックを入力データ１０３のトランスポートパケット毎
に２つのラッチ部２０３、２０４にラッチするととも
に、その出力を演算して入力データ１０３を固定ビット
レート化するために入力トランスポートパケットの到着
時刻をシフトさせ、前記ＰＳ変換部２１１の動作タイミ
ングを調整する加算部２０５、除算部２０６、加算部２
０７及び比較部２０８とから構成されている。
【００３３】次に、本実施の形態の動作を詳細に説明す
る。
る。
【００３４】ＴＳ検出部２０１は、入力データ１０３の
トランスポートパケットの先頭を検出してトリガ信号を
出力してラッチ部２０３、２０４、２０９、２１０の信
号保持動作を制御する。ラッチ部２０３及びラッチ部２
０４は、ＭＰＥＧデコーダのシステムクロック部２０２
の出力のシステムタイムクロックを前記トリガ信号のタ
イミング毎に順次シフトして保持する。また、同時にラ
ッチ部２０９及びラッチ部２１０は、その各データ自体
を順次シフトして保持する。従って、前記ラッチ部２０
３、２０４は順次隣り合うトランスポートパケット検出
タイミングを保持し、また、ラッチ部２０９、２１０は
それぞれ対応するトランスポートパケットのデータ自体
を保持する。
トランスポートパケットの先頭を検出してトリガ信号を
出力してラッチ部２０３、２０４、２０９、２１０の信
号保持動作を制御する。ラッチ部２０３及びラッチ部２
０４は、ＭＰＥＧデコーダのシステムクロック部２０２
の出力のシステムタイムクロックを前記トリガ信号のタ
イミング毎に順次シフトして保持する。また、同時にラ
ッチ部２０９及びラッチ部２１０は、その各データ自体
を順次シフトして保持する。従って、前記ラッチ部２０
３、２０４は順次隣り合うトランスポートパケット検出
タイミングを保持し、また、ラッチ部２０９、２１０は
それぞれ対応するトランスポートパケットのデータ自体
を保持する。
【００３５】加算部２０５は、前記ラッチ部２０３、２
０４に保持されているシステムタイムクロックを加算し
て出力する。除算部２０６は、前記加算出力を２で割る
ことにより、隣り合うトランスポートパケットの中間タ
イミングを時間情報として出力する。加算部２０７は除
算部２０６の出力に一定値αを加算して出力する。
０４に保持されているシステムタイムクロックを加算し
て出力する。除算部２０６は、前記加算出力を２で割る
ことにより、隣り合うトランスポートパケットの中間タ
イミングを時間情報として出力する。加算部２０７は除
算部２０６の出力に一定値αを加算して出力する。
【００３６】比較部２０８は、前記加算部２０７の出力
とシステムクロック部２０２のシステムタイムクロック
とを比較して一致したタイミングでトリガ信号を出力す
る。このような一致をとるために、前記中間タイミング
の時間情報のデータには時間遅延量を与える必要があり
前記一定値αの加算が行われている。
とシステムクロック部２０２のシステムタイムクロック
とを比較して一致したタイミングでトリガ信号を出力す
る。このような一致をとるために、前記中間タイミング
の時間情報のデータには時間遅延量を与える必要があり
前記一定値αの加算が行われている。
【００３７】即ち、除算部２０６の出力である到着時刻
をシフトしたままの値（前記加算平均値）とシステムク
ロック部２０２のシステムタイムクロック出力とを比較
するのでは、システムタイムクロックの既に過去の時間
と比較することになるために、前記一定値αを加えてい
る。ここで、一定値αとしては補正後のデータの先頭位
置からみて、偶数のデータ時刻ｔ２ｎ”ではＴ−δ／２
以上であり、奇数のデータ時刻ｔ２ｎ＋１”ではδ／２
以上である必要があるが、現実的にはＴ−δ／２が好適
である。
をシフトしたままの値（前記加算平均値）とシステムク
ロック部２０２のシステムタイムクロック出力とを比較
するのでは、システムタイムクロックの既に過去の時間
と比較することになるために、前記一定値αを加えてい
る。ここで、一定値αとしては補正後のデータの先頭位
置からみて、偶数のデータ時刻ｔ２ｎ”ではＴ−δ／２
以上であり、奇数のデータ時刻ｔ２ｎ＋１”ではδ／２
以上である必要があるが、現実的にはＴ−δ／２が好適
である。
【００３８】ＰＳ変換部２１１は、比較部２０８が前記
一致を検出した時にラッチ部２１０に保持されているデ
ータをパラレル−シリアル変換して出力する。
一致を検出した時にラッチ部２１０に保持されているデ
ータをパラレル−シリアル変換して出力する。
【００３９】このように、図２の回路において、ラッチ
部２０３から除算部２０６で構成されたブロック部分が
トランスポートパケットの到着時刻をシフトするための
情報を演算する本発明の基本構成部分に相当する。
部２０３から除算部２０６で構成されたブロック部分が
トランスポートパケットの到着時刻をシフトするための
情報を演算する本発明の基本構成部分に相当する。
【００４０】次に、本発明のＡＡＬ５パッキングジッタ
低減方法ないし装置の第２の実施の形態を説明する。
低減方法ないし装置の第２の実施の形態を説明する。
【００４１】図３は、入力データレートを再生せず、直
接、ＭＰＥＧの受信側のシステムクロックを再生するよ
うにした本実施の形態の構成例を示すブロック図であ
る。
接、ＭＰＥＧの受信側のシステムクロックを再生するよ
うにした本実施の形態の構成例を示すブロック図であ
る。
【００４２】本実施の形態の構成は、図１に示すような
ＡＡＬ５を終端した後のデータ１０３を入力とし、ラッ
チ部３０３から加算部３０６で構成されたブロック部分
は、第１の実施の形態と同様にトランスポートパケット
の到着時刻をシフトするための情報を演算する構成部分
と同等である。即ち、このブロック部分は、デコーダ側
のシステムクロック（２７ＭＨｚ）等を計数して時間情
報（システムタイムクロック）を常時出力するシステム
クロック部３０２を備え、前記構成部分は、前記システ
ムタイムクロックを入力データ１０３のトランスポート
パケット毎に２つのラッチ部３０３、３０４に順次保持
し、各ラッチ部の出力を演算して、トランスポートパケ
ットの到着時刻を補正する加算平均値に基づく時間情報
を出力する。
ＡＡＬ５を終端した後のデータ１０３を入力とし、ラッ
チ部３０３から加算部３０６で構成されたブロック部分
は、第１の実施の形態と同様にトランスポートパケット
の到着時刻をシフトするための情報を演算する構成部分
と同等である。即ち、このブロック部分は、デコーダ側
のシステムクロック（２７ＭＨｚ）等を計数して時間情
報（システムタイムクロック）を常時出力するシステム
クロック部３０２を備え、前記構成部分は、前記システ
ムタイムクロックを入力データ１０３のトランスポート
パケット毎に２つのラッチ部３０３、３０４に順次保持
し、各ラッチ部の出力を演算して、トランスポートパケ
ットの到着時刻を補正する加算平均値に基づく時間情報
を出力する。
【００４３】また、トランスポートパケットのなかに挿
入されている、映像音声プログラムのデータを復号、再
生するための時間基準（タイムベース）となる情報を有
するＰＣＲを検出及び抽出するＰＣＲ検出部３０８及び
ＰＣＲ抽出部３０９を有している。システムクロックの
再生においては、ＰＣＲの到着した時点での時刻が必要
になるため加算部３０７では−δ／２を加算している。
加算部３０７の出力とＰＣＲ抽出部３０９の出力は、そ
れぞれラッチ部３１１、３１２を介して加算部３１３で
差分演算され、その出力によりシステムクロック部３０
２のなかのシステムクロックの周波数を制御する構成を
有している。
入されている、映像音声プログラムのデータを復号、再
生するための時間基準（タイムベース）となる情報を有
するＰＣＲを検出及び抽出するＰＣＲ検出部３０８及び
ＰＣＲ抽出部３０９を有している。システムクロックの
再生においては、ＰＣＲの到着した時点での時刻が必要
になるため加算部３０７では−δ／２を加算している。
加算部３０７の出力とＰＣＲ抽出部３０９の出力は、そ
れぞれラッチ部３１１、３１２を介して加算部３１３で
差分演算され、その出力によりシステムクロック部３０
２のなかのシステムクロックの周波数を制御する構成を
有している。
【００４４】次に、本実施の形態の動作を詳細に説明す
る。
る。
【００４５】ＴＳ検出部３０１は、入力データ１０３の
トランスポートパケットの先頭を検出してトリガ信号を
出力してラッチ部３０３、３０４の保持動作を制御す
る。ラッチ部３０３及びラッチ部３０４は、ＭＰＥＧデ
コーダのシステムクロック部３０２のシステムタイムク
ロック出力を前記トリガ信号のタイミング毎に順次シフ
トして保持する。従って、前記ラッチ部３０３、３０４
は順次隣り合うトランスポートパケット検出タイミング
を保持する。
トランスポートパケットの先頭を検出してトリガ信号を
出力してラッチ部３０３、３０４の保持動作を制御す
る。ラッチ部３０３及びラッチ部３０４は、ＭＰＥＧデ
コーダのシステムクロック部３０２のシステムタイムク
ロック出力を前記トリガ信号のタイミング毎に順次シフ
トして保持する。従って、前記ラッチ部３０３、３０４
は順次隣り合うトランスポートパケット検出タイミング
を保持する。
【００４６】加算部３０５は、前記ラッチ部３０３、３
０４に保持されているシステムタイムクロックを加算し
て出力する。除算部３０６は、前記加算出力を２で割る
ことにより、隣り合うトランスポートパケットの中間タ
イミングを時間情報として出力する。そして、加算部３
０７は、除算部３０６の出力に−δ／２を加算して出力
する。
０４に保持されているシステムタイムクロックを加算し
て出力する。除算部３０６は、前記加算出力を２で割る
ことにより、隣り合うトランスポートパケットの中間タ
イミングを時間情報として出力する。そして、加算部３
０７は、除算部３０６の出力に−δ／２を加算して出力
する。
【００４７】また、ＰＣＲ検出部３０８は、入力データ
１０３のトランスポートパケットから、前述の時間基準
（タイムベース）となる情報を有するＰＣＲ値の検出を
行い検出パルスを出力し、また、ＰＣＲ抽出部３０９
は、ＰＣＲが検出された場合にＰＣＲの値を抽出して出
力する。
１０３のトランスポートパケットから、前述の時間基準
（タイムベース）となる情報を有するＰＣＲ値の検出を
行い検出パルスを出力し、また、ＰＣＲ抽出部３０９
は、ＰＣＲが検出された場合にＰＣＲの値を抽出して出
力する。
【００４８】遅延部３１０は、ＰＣＲの検出パルスを次
のトランスポートパケットの到着時まで遅延してラッチ
部３１１、３１２をトリガする。ラッチ部３１１は、前
記トリガ時点でＰＣＲ抽出部３０９で抽出されたＰＣＲ
を保持し、また、同時にラッチ部３１２は、トランスポ
ートパケットの到着時刻に対しシフトした時刻のシステ
ムクロック部３０２のシステムタイムクロック出力を保
持する。
のトランスポートパケットの到着時まで遅延してラッチ
部３１１、３１２をトリガする。ラッチ部３１１は、前
記トリガ時点でＰＣＲ抽出部３０９で抽出されたＰＣＲ
を保持し、また、同時にラッチ部３１２は、トランスポ
ートパケットの到着時刻に対しシフトした時刻のシステ
ムクロック部３０２のシステムタイムクロック出力を保
持する。
【００４９】加算部３１３は、前記ラッチ部３１１、３
１２に保持されたデータの差分値を生成し、システムク
ロック部３０２の内部のシステムクロックの周波数を制
御する。この結果、システムクロックの周波数は前記差
分値が零になるように帰還制御が行われ、ＰＣＲ値に応
じたシステムクロックが再生される。
１２に保持されたデータの差分値を生成し、システムク
ロック部３０２の内部のシステムクロックの周波数を制
御する。この結果、システムクロックの周波数は前記差
分値が零になるように帰還制御が行われ、ＰＣＲ値に応
じたシステムクロックが再生される。
【００５０】
【発明の効果】以上説明したように本発明によれば、隣
り合うトランスポートパケットの先頭の検出タイミング
における受信側のシステムタイムクロックの加算平均値
に基づいてトランスポートパケットの到着時刻を補正す
ることにより、ＡＴＭ回線を介してＭＰＥＧを伝送する
場合に生じるＡＡＬ５のパッキングジッタを低減するこ
とが可能である。
り合うトランスポートパケットの先頭の検出タイミング
における受信側のシステムタイムクロックの加算平均値
に基づいてトランスポートパケットの到着時刻を補正す
ることにより、ＡＴＭ回線を介してＭＰＥＧを伝送する
場合に生じるＡＡＬ５のパッキングジッタを低減するこ
とが可能である。
【００５１】また、補正したパケットの到着時刻はパッ
キングジッタが相殺されているので、前記到達時刻とシ
ステムタイムクロックとの比較を行い比較結果が一致し
た時に前記ラッチ手段のトランスポートパケットをパラ
レル−シリアル変換して出力することにより、バースト
状に時間圧縮されたトランスポートパケットの入力デー
タを、ＰＬＬやバッファを使用することなく、一定のビ
ットレートデータに変換することが可能となる。
キングジッタが相殺されているので、前記到達時刻とシ
ステムタイムクロックとの比較を行い比較結果が一致し
た時に前記ラッチ手段のトランスポートパケットをパラ
レル−シリアル変換して出力することにより、バースト
状に時間圧縮されたトランスポートパケットの入力デー
タを、ＰＬＬやバッファを使用することなく、一定のビ
ットレートデータに変換することが可能となる。
【００５２】更に、補正したパケットの到着時刻により
入力データストリーム中のＰＣＲを用いてシステムクロ
ックの周波数を制御することにより、受信側のシステム
タイムクロックのジッタ特性を向上させることが可能で
ある。
入力データストリーム中のＰＣＲを用いてシステムクロ
ックの周波数を制御することにより、受信側のシステム
タイムクロックのジッタ特性を向上させることが可能で
ある。
【００５３】
【図１】本発明のデータ変換の基本原理を示すタイムチ
ャートである。
ャートである。
【図２】入力データレートを再生するようにした本発明
の第１の実施の形態を示すブロック図である。
の第１の実施の形態を示すブロック図である。
【図３】ＭＰＥＧシステムクロックを再生するようにし
た第２の実施の形態を示すブロック図である。
た第２の実施の形態を示すブロック図である。
【図４】ＭＰＥＧデータをＡＴＭセル化するデータ変換
を示す図である。
を示す図である。
【図５】従来方式により入力データレートを再生する場
合の構成例である。
合の構成例である。
【図６】従来方式によりＭＰＥＧシステムクロックを再
生する場合の構成例である。
生する場合の構成例である。
１０１ エンコーダのデータ １０２ ネットワーク上のデータ １０３ ＡＡＬ５終端後のデータ １０４ 補正後のデータ ２０１ ＴＳ検出部 ２０２ システムクロック部 ２０３、２０４ ラッチ部 ２０５ 加算部 ２０６ 除算部 ２０７ 加算部 ２０８ 比較部 ２０９、２１０ ラッチ部 ２１１ ＰＳ変換部 ３０１ ＴＳ検出部 ３０２ システムクロック部 ３０３、３０４ ラッチ部 ３０５ 加算部 ３０６ 除算部 ３０７ 加算部 ３０８ ＰＣＲ検出部 ３０９ ＰＣＲ抽出部 ３１０ 遅延部 ３１１、３１２ ラッチ部 ３１３ 加算部 ４０１ ＭＰＥＧデータ（２パケット分） ４０２ ＡＡＬ５の構成 ４０３ ＡＴＭペイロード ４０４ ＡＴＭセル ５０１ セル間隔抽出部 ５０２ 比較部 ５０３ ローパスフィルタ（ＬＰＦ） ５０４ 電圧制御発振器（ＶＣＯ） ５０５ セル間隔生成部 ６０１ エンコーダのデータ ６０２ ＡＡＬ５終端後のデータ ６０３ 補正後のデータ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−64860（ＪＰ，Ａ) 特開 平９−116563（ＪＰ，Ａ) 特開 平５−14399（ＪＰ，Ａ) 特開 平８−205103（ＪＰ，Ａ) 特開 平８−97837（ＪＰ，Ａ) 特開 平９−261241（ＪＰ，Ａ) 米国特許5652627（ＵＳ，Ａ) 米国特許5652749（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 7/00 H04N 7/24
Claims (5)
- 【請求項１】 ＡＴＭ回線によりＭＰＥＧを伝送する画
像データ伝送システムのＡＡＬ５ジッタ低減方法におい
て、 ＡＡＬ５終端後の信号の隣接するトランスポートパケッ
トの先頭の検出タイミングにおけるシステムタイムクロ
ックの加算平均値に基づいてトランスポートパケットの
到着時刻を補正することを特徴とするＡＡＬ５ジッタ低
減方法。 - 【請求項２】 ラッチ手段にてトランスポートパケット
をラッチするとともに、補正したパケットの到着時刻と
システムタイムクロックとの比較を行い比較結果が一致
した時に前記ラッチ手段のトランスポートパケットを出
力することを特徴とする請求項１記載のＡＡＬ５ジッタ
低減方法。 - 【請求項３】 補正したトランスポートパケットの到着
時刻とストリーム中に挿入されているＰＣＲとの差分値
が零になる方向にシステムタイムクロックの周波数を制
御することを特徴とする請求項１記載のＡＡＬ５ジッタ
低減方法。 - 【請求項４】 ＡＴＭ回線によりＭＰＥＧを伝送する画
像データ伝送システムのＡＡＬ５ジッタ低減装置におい
て、 ＡＡＬ５終端後の信号の隣接する トランスポートパケッ
トの先頭を検出する検出手段と、前記検出手段の検出タ
イミングでシステムタイムクロックをラッチする２段接
続のラッチ手段と、前記各ラッチ手段の出力の加算平均
値に一定値を加算する演算手段と、前記演算手段の出力
とシステムタイムクロックとの比較を行い比較結果の一
致時点でトランスポートパケットの受信制御を行う比較
手段とを有することを特徴とするＡＡＬ５ジッタ低減装
置。 - 【請求項５】 ＡＴＭ回線によりＭＰＥＧを伝送する画
像データ伝送システムのＡＡＬ５ジッタ低減装置におい
て、 ＡＡＬ５終端後の信号の隣接する トランスポートパケッ
トの先頭を検出する検出手段と、検出手段の検出タイミ
ングでシステムタイムクロックをラッチする２段接続の
ラッチ手段と、前記各ラッチ手段の出力の加算平均値に
一定値を加算する演算手段と、ストリーム中に挿入され
ているＰＣＲを検出するＰＣＲ検出手段と、検出したＰ
ＣＲと１トランスポートパケット時間後の前記演算手段
の出力との差分を演算する差分演算手段と、前記差分演
算手段の出力によりシステムタイムクロックを制御する
制御手段とを有することを特徴とするＡＡＬ５ジッタ低
減装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21019297A JP3024599B2 (ja) | 1997-07-22 | 1997-07-22 | Ａａｌ５ジッタ低減方法及び装置 |
| CA 2243585 CA2243585A1 (en) | 1997-07-22 | 1998-07-21 | Aal5 jitter reduction method and apparatus |
| AU77414/98A AU740271B2 (en) | 1997-07-22 | 1998-07-21 | AAL5 jitter reduction method and apparatus |
| BR9802754A BR9802754A (pt) | 1997-07-22 | 1998-07-22 | Método e equipamento par reduzir distorção de aal5 |
| CN98116381A CN1215951A (zh) | 1997-07-22 | 1998-07-22 | 五类异步转移模式适配层降低抖动的方法和设备 |
| US09/120,112 US6339597B1 (en) | 1997-07-22 | 1998-07-22 | AAL5 jitter reduction method and apparatus |
| SG1998002516A SG67529A1 (en) | 1997-07-22 | 1998-07-22 | Aal5 jitter reduction method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21019297A JP3024599B2 (ja) | 1997-07-22 | 1997-07-22 | Ａａｌ５ジッタ低減方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141256A JPH1141256A (ja) | 1999-02-12 |
| JP3024599B2 true JP3024599B2 (ja) | 2000-03-21 |
Family
ID=16585318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21019297A Expired - Fee Related JP3024599B2 (ja) | 1997-07-22 | 1997-07-22 | Ａａｌ５ジッタ低減方法及び装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6339597B1 (ja) |
| JP (1) | JP3024599B2 (ja) |
| CN (1) | CN1215951A (ja) |
| AU (1) | AU740271B2 (ja) |
| BR (1) | BR9802754A (ja) |
| CA (1) | CA2243585A1 (ja) |
| SG (1) | SG67529A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2325595B (en) * | 1997-05-21 | 2002-06-19 | Sony Uk Ltd | Demultiplexer |
| US6377588B1 (en) | 1997-11-25 | 2002-04-23 | Nec Corporation | Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder |
| EP1089482A4 (en) * | 1999-04-16 | 2005-11-02 | Sony Corp | METHOD AND DEVICE FOR MESSAGE TRANSMISSION AND RECORDING MEDIUM |
| JP4193297B2 (ja) * | 1999-08-04 | 2008-12-10 | ソニー株式会社 | 通信装置および方法、通信システム、並びに記録媒体 |
| US7391760B1 (en) * | 2000-08-21 | 2008-06-24 | Nortel Networks Limited | Method and apparatus for efficient protocol-independent trunking of data signals |
| KR100631463B1 (ko) * | 2003-07-18 | 2006-10-09 | 캐논 가부시끼가이샤 | 디지틀 데이터 송신장치, 디지틀 데이터 수신장치, 디지틀방송 수신장치, 디지틀 데이터 송신방법, 디지틀 데이터수신방법, 디지틀 방송 수신방법 및 컴퓨터 판독가능한기록매체 |
| JP4907517B2 (ja) * | 2004-03-22 | 2012-03-28 | トムソン ライセンシング | タイムスレービング装置 |
| EP2434757B1 (en) * | 2009-05-22 | 2016-11-23 | MegaChips Corporation | Video playback system and video playback method |
| US8995243B2 (en) | 2010-01-15 | 2015-03-31 | Laufer Teknik, Inc. | System and method for suppressing jitter in digital data signals including image, video and audio data signals |
| WO2011088389A1 (en) * | 2010-01-15 | 2011-07-21 | Laufer Teknik, Inc. | System and method for suppressing jitter |
| US20110193970A1 (en) * | 2010-02-11 | 2011-08-11 | Analogix Semiconductor, Inc. | Reducing Jitter in a Recovered Data Stream Clock of a Video DisplayPort Receiver |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514399A (ja) | 1991-07-03 | 1993-01-22 | Oki Electric Ind Co Ltd | 画像パケツト通信システム |
| US5287347A (en) | 1992-06-11 | 1994-02-15 | At&T Bell Laboratories | Arrangement for bounding jitter in a priority-based switching system |
| US5287182A (en) * | 1992-07-02 | 1994-02-15 | At&T Bell Laboratories | Timing recovery for variable bit-rate video on asynchronous transfer mode (ATM) networks |
| US5270813A (en) | 1992-07-02 | 1993-12-14 | At&T Bell Laboratories | Spatially scalable video coding facilitating the derivation of variable-resolution images |
| US5260978A (en) | 1992-10-30 | 1993-11-09 | Bell Communications Research, Inc. | Synchronous residual time stamp for timing recovery in a broadband network |
| JP2631801B2 (ja) | 1992-12-24 | 1997-07-16 | 日本電信電話株式会社 | アナログ回線用非同期転送モード加入者回路 |
| JPH0766814A (ja) | 1993-08-24 | 1995-03-10 | Anritsu Corp | Ａｔｍクロック再生装置 |
| US5467342A (en) * | 1994-01-12 | 1995-11-14 | Scientific-Atlanta, Inc. | Methods and apparatus for time stamp correction in an asynchronous transfer mode network |
| FR2721777A1 (fr) | 1994-06-22 | 1995-12-29 | Trt Telecom Radio Electr | Système de communication comportant un réseau et un dispositif de multiplexage et dispositif de multiplexage convenant à un tel systéme. |
| JP3371174B2 (ja) | 1994-09-22 | 2003-01-27 | ソニー株式会社 | パケット受信装置 |
| JPH08205103A (ja) | 1995-01-23 | 1996-08-09 | Sony Corp | Ａｔｍ回線信号生成方法およびこれを使用したａｔｍ回線信号処理装置 |
| US5652749A (en) * | 1995-02-03 | 1997-07-29 | International Business Machines Corporation | Apparatus and method for segmentation and time synchronization of the transmission of a multiple program multimedia data stream |
| US5563884A (en) * | 1995-03-27 | 1996-10-08 | Zenith Electronics Corporation | Reducing multiplex jitter in an ATM/MPEG system |
| US5828414A (en) * | 1996-02-23 | 1998-10-27 | Divicom, Inc. | Reduction of timing jitter in audio-video transport streams |
| JPH09261241A (ja) | 1996-03-27 | 1997-10-03 | Oki Electric Ind Co Ltd | 可変速度データ受信装置及びクロック復元装置並びに可変速度データ送信装置 |
| JP2853696B2 (ja) * | 1997-02-26 | 1999-02-03 | 日本電気株式会社 | Ｓｒｔｓ受信装置 |
| US6111878A (en) * | 1997-11-04 | 2000-08-29 | Alcatel | Low jitter timing recovery technique and device for asynchronous transfer mode (ATM) constant bit rate (CBR) payloads |
-
1997
- 1997-07-22 JP JP21019297A patent/JP3024599B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-21 AU AU77414/98A patent/AU740271B2/en not_active Ceased
- 1998-07-21 CA CA 2243585 patent/CA2243585A1/en not_active Abandoned
- 1998-07-22 BR BR9802754A patent/BR9802754A/pt not_active IP Right Cessation
- 1998-07-22 CN CN98116381A patent/CN1215951A/zh active Pending
- 1998-07-22 US US09/120,112 patent/US6339597B1/en not_active Expired - Lifetime
- 1998-07-22 SG SG1998002516A patent/SG67529A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CA2243585A1 (en) | 1999-01-22 |
| BR9802754A (pt) | 1999-11-03 |
| CN1215951A (zh) | 1999-05-05 |
| JPH1141256A (ja) | 1999-02-12 |
| AU740271B2 (en) | 2001-11-01 |
| US6339597B1 (en) | 2002-01-15 |
| AU7741498A (en) | 1999-02-04 |
| SG67529A1 (en) | 1999-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781599A (en) | Packet receiving device | |
| KR100564057B1 (ko) | 엔코딩시스템및방법,디코딩시스템및방법,엔코딩데이타기록장치및방법과,엔코딩데이타전송장치및방법 | |
| US6493832B1 (en) | Communication apparatus which handles a time stamp | |
| US6744782B1 (en) | Communications device, method thereof, communications system and recording medium | |
| JP3024599B2 (ja) | Ａａｌ５ジッタ低減方法及び装置 | |
| US6377588B1 (en) | Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder | |
| US6970526B2 (en) | Controlling the system time clock of an MPEG decoder | |
| US5832256A (en) | System clock recovery apparatus for MPEG decoding system | |
| JP3045715B2 (ja) | 伝送システム、送信装置、記録再生装置、および記録装置 | |
| JPH0964874A (ja) | データ伝送方法およびデータ伝送システム | |
| JP3531762B2 (ja) | 送信装置および受信装置 | |
| JPH11239179A (ja) | マルチメディアデータ中継装置及び方法 | |
| JPH03114333A (ja) | パケット伝送におけるクロック同期方式とパケット送信装置およびパケット受信装置 | |
| JP3617655B2 (ja) | エンコードシステムおよびエンコード方法、デコードシステムおよびデコード方法、エンコードデータ記録装置およびエンコードデータ記録方法、エンコードデータ伝送装置およびエンコードデータ伝送方法、並びに記録媒体 | |
| JP3419607B2 (ja) | クロック再生装置 | |
| JP3018335B2 (ja) | ＭＰＥＧ ｏｖｅｒ ＡＴＭのプログラムクロックレファレンスジッタ低減方法及び低減装置並びにＭＰＥＧ復号化装置 | |
| JP3438259B2 (ja) | ブロックデータ伝送方法及びブロックデータ伝送装置 | |
| JP3767966B2 (ja) | データ伝送装置 | |
| JPH1118071A (ja) | スロー再生システム | |
| JPH11191759A (ja) | 標本化クロック再生回路 | |
| JP3092701B2 (ja) | クロック生成装置 | |
| JP3612465B2 (ja) | 画像符号化復号化装置 | |
| JPH11136633A (ja) | クロック生成装置 | |
| JP3631628B2 (ja) | 位相同期標本化クロック再生回路 | |
| JP3528831B2 (ja) | ブロックデータの同期方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |