JP3419607B2

JP3419607B2 - クロック再生装置

Info

Publication number: JP3419607B2
Application number: JP24062095A
Authority: JP
Inventors: 宗彦岩瀬; 正孝内田; 真一宮下; 幸子高徳; 克也中沢; 賢二恒川
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 1995-08-25
Filing date: 1995-08-25
Publication date: 2003-06-23
Anticipated expiration: 2015-08-25
Also published as: JPH0964860A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタルデータの送信
方式において、送信側から送られる時刻基準値に基づい
て受信側で再生用基準クロックを再生するためのクロッ
ク再生装置に関するものである。

【０００２】

【従来の技術】従来のテレビジョン放送ではテレビカメ
ラや記録再生装置から出力されるリアルタイムの映像信
号が伝送・送信され、受信機においては受信されたリア
ルタイムの映像信号を処理して表示している。また、上
記の記録媒体の記録フォーマットも基本的にはＶＴＲや
ＶＤ（ビデオディスク）に代表されるようにリアルタイ
ムでの再生に適するものであった。近年、上記のような
映像信号のリアルタイムの記録・再生、伝送・送信には
大量の記録媒体を必要とすると共に、広帯域の周波数帯
域を必要とすることから、これをデジタル技術を使って
効率よく行う方法が研究されてきた。しかし、テレビジ
ョン等の画像データ、特に動画の画像データは一般にデ
ータ量が膨大であり、これをそのまま伝送すると高いビ
ットレートのため広帯域が要求され、またこれをそのま
ま蓄積すると膨大な記録容量が必要となる。

【０００３】これらの問題を解決する方法としてデジタ
ル画像符号化技術を応用した動画圧縮がある。動画圧縮
の規格の一例として、高品質のデジタルビデオ／オーデ
ィオ信号を高能率で圧縮する符号化方式の一つであるＭ
ＰＥＧ（ＭｏｖｉｎｇＰｉｃｔｕｒｅＥｘｐｅｒｔ
Ｇｒｏｕｐ）により提唱されたＭＰＥＧ２（国際規格
ＩＳＯ／ＩＥＣ１３８１８−１）がある。図３はＭＰＥ
Ｇ２による画像データを送信するトランスポート・パケ
ットを模式的に示したものであり、紙面の左から右の順
に送信されるものとする。このトランスポート・パケッ
ト１、２は、いずれも或る１つの番組についての画像デ
ータを担っているものとする。各トランスポート・パケ
ット１、２には４バイトからなる固定長のヘッダ３が設
けられていて、このヘッダ３の先頭にはトランスポート
・パケットの先頭を検出するための同期信号である８ビ
ット（Ｏｘ４７のデータ）の同期ビット４が配置され、
また、ヘッダ３の所定位置には１３ビットからなるＰＩ
Ｄ（パケットアイデンティファイア）５が設けられ、当
該トランスポート・パケットの個別ストリームの属性、
即ちどの番組か、画像か音声か等、パケットの内容が示
されている。

【０００４】更に、ヘッダ３にはアダプテーション・フ
ィールド制御６が設けてあり、このアダプテーション・
フィールド制御６に後続するオプショナル・フィールド
７を含むか否かを２ビットで記述している。このオプシ
ョナル・フィールド７には、画像と音声の復調器を含む
ＭＰＥＧ２システムにおいて時刻基準となるＳＴＣ（基
準となる同期情報）の値を受信側において送信側で意図
した値にセット・校正するための情報として、ＰＣＲ
（プログラム時刻基準参照値）８が設けられている。ア
ダプテーション・フィールド制御６の上位ビットがオプ
ショナル・フィールド７の有無を示し、下位ビットが後
述するペイロード９（実行データ）の有無を示してい
る。このペイロード９は、実際の画像又は音声データが
収納されている部分である。また、ＰＣＲのデータ長は
有効データ部分が３３ビットで無効ビットも含めて６バ
イトと規定されており、ヘッダ３の先頭からＰＣＲの先
頭ビットまでの距離は一定（ＰＣＲの先頭ビットが４９
ビット目）である。

【０００５】このＰＣＲは実際には各番組毎に例えば
０．１秒毎に挿入される。また、ＭＰＥＧ２では、ＰＣ
Ｒの標準化位置をその有効データ部分（以下、ＰＣＲフ
ィールドという）の最終ビットと規定しているため、復
号器側ではＰＣＲフィールドの最終ビットの到着の時点
にそのＰＣＲの示す値に従ってクロックを修正すること
が求められている。一方、共通のクロック源を持たない
パケット伝送における送受信側でのクロックの同期方法
として、例えば特開平４−３２６２８７号公報に記載さ
れた方法がある。この方法は、一定の周期毎に周期表示
を付加したパケットを生成して送信し、この周期表示を
付加したパケットを受信側で受信することによって、受
信側で生成する再生クロックの補正を行うものである。

【０００６】従って、送受信側共に共通のクロック源か
らクロックが得られない場合であっても、受信側におい
て送信側と同期を取ることができ、正確な情報の復元を
行うことができる。このような技術により、デジタルデ
ータをデータ圧縮してパケット形式で伝送することが可
能となり、これにより非同期伝送（ＡＴＭ）が可能とな
る。上述したＭＰＥＧ２による圧縮画像データのパケッ
ト送信にはこの技術が用いられており、その受信装置を
図４に示す。この受信装置では、制御をより正確に行う
ため、周期表示ではなく、クロックの計数値を基準とす
る方法を用いている。ここで、トランスポート・パケッ
トの受信装置の復調方法について図４を用いて説明す
る。尚、簡略化のため１番組分のパケット受信装置のブ
ロック図の説明にとどめる。

【０００７】図４において符号１０は入力端子で、トラ
ンスポートパケットを含むデジタル信号は入力端子１０
から同期検出回路１１に入力される。同期検出回路１１
の出力はバッファー回路１３を経てＣＰＵ１４に供給さ
れる。ＣＰＵ１４はＰＣＲ検出回路１２に指令を送出す
るために接続されている。また、同期検出回路１１の出
力はＰＣＲ検出回路１２に接続され、ＰＣＲ検出回路１
２の出力はＣＰＵ１４に設けられた比較回路２３の一方
の入力に接続されている。また、ＰＣＲ検出回路１２の
出力はカウンタ２４に後述のラッチ信号を送出するため
に接続されている。このカウンタ２４の出力は比較回路
２３の他方の入力に接続されている。比較回路２３の出
力はＰＷＭ（パルス幅変調）波発生回路２６に供給さ
れ、このＰＷＭ波発生回路２６の出力をＬＰＦ（ローパ
スフィルタ）２７で平滑し、得られた直流電圧でＶＣＯ
（電圧制御発振器）２８を制御するように接続されてい
る。

【０００８】上記のカウンタ２４、比較回路２３、ＰＷ
Ｍ波発生回路２６、ＬＰＦ２７及びＶＣＯ２８により内
部クロック回路が構成されており、ＶＣＯ２８の出力は
カウンタ２４、ＣＰＵ１４、映像信号デコーダ１７に夫
々接続されている。また、ＣＰＵ１４からの映像信号出
力はバッファー回路１５を経て映像信号デコーダ１７に
供給され、ここでＶＣＯ２８からの２７ＭＨｚの信号を
クロック信号に用い、ＭＰＥＧ２方式に従って映像信号
を復調する。復調出力はＮＴＳＣエンコーダ１８によっ
て標準テレビジョン信号とされ、出力端子１９に出力さ
れる。一方、ＣＰＵ１４からの音声信号出力はバッファ
ー回路１６を経て音声信号デコーダ２０に供給され、こ
こでＶＣＯ２８からの信号から新たに設けたＰＬＬ回路
２９及びＶＣＯ２８を用いて得られた２４．５ＭＨｚの
信号をクロック信号に用い、ＭＰＥＧ方式に従って音声
信号を復調する。

【０００９】復調出力はＤＡＣ（デジタル／アナログ変
換回路）２１を介してアナログ信号とされ、出力端子２
２に出力される。かかる構成において、例えば１番組が
４．７１３８７８Ｍｂｐｓのプログラムストリーム４本
が多重された２１Ｍｂｐｓのトランスポート・ストリー
ムが伝送され、入力端子１０に入力される。同期検出回
路１１は、到来するビット列の中からパケット同期信号
である同期ビット４のデータ（０ｘ４７）を検出し、こ
の同期ビット４をビット列と共にＰＣＲ検出回路１２に
供給する。また、同期検出回路１１によって区切りが識
別できた各パケットは一旦バッファー回路１３に取り込
まれた後、適宜ＣＰＵ１４に取り込まれる。同期検出回
路１１においては、実行データ等の他のデータ中にも偶
然、同期ビット４と同一のデータ（０ｘ４７）が出現す
る可能性があることから、略所定の間隔で到来する同期
ビット４のデータ（０ｘ４７）を多数回連続検出するこ
とによって、真のパケットの区切りを識別するようにし
ている。

【００１０】また、ＣＰＵ１４は取り込んだパケット中
のＰＩＤ５及びアダプテーション・フィールド制御６を
検出する。検出したＰＩＤ５及びアダプテーション・フ
ィールド制御６の内容により、再生すべき番組の画像デ
ータ又は音声データを含むパケットであると判別したら
それらのデータを抽出し、画像データは一旦バッファー
回路１５に蓄えた後、映像信号デコーダ１７で復調し、
ＮＴＳＣエンコーダ１８を経て出力端子１９に送出す
る。また、音声データは一旦バッファー回路１６に蓄え
た後、音声信号デコーダ２０で復調し、ＤＡＣ２１を経
て出力端子２２に送出する。また、パケットが当該番組
のＰＣＲ８を含むものである場合は、ＣＰＵ１４はＰＣ
Ｒ検出回路１２にＰＣＲ８が記述されているＰＣＲフィ
ールドを検出するように指令する。

【００１１】ＰＣＲ検出回路１２は同期ビット４から所
定の位置にあるＰＣＲフィールドを検出し、ＰＣＲ８の
データを抽出して解読し、その結果としてＰＣＲ８が示
す数値（基準値）を比較回路２３の一方の入力端に送出
する。これと平行してＰＣＲ検出回路１２はＰＣＲフィ
ールドの最終ビットの到来を検出し、この最終ビットが
到来した時点でラッチ信号をカウンタ２４に供給する。
ＶＣＯ２８の出力は再生された基準クロックとしてＣＰ
Ｕ１４及び映像復調回路１７に出力される一方、カウン
タ２４に供給され波数が計数される。計数は常時継続し
て行われており、供給された上記ラッチ信号のタイミン
グでカウンタ２４の計数値がラッチされ（計数自体は停
止せず、その時の途中経過値が別に保持される）、比較
回路２３の他の入力端に入力される。

【００１２】比較回路２３ではＰＣＲ検出回路１２の出
力とカウンタ２４の計数値を比較し、内部クロックの進
み遅れを示す差分（誤差）を求め、これに応じた信号を
ＰＷＭ波発生回路２６に送出する。ＰＷＭ波発生回路２
６は、この信号により差分をパルス幅に反映させたＰＷ
Ｍ波を出力する。ＬＰＦ２７は、このＰＷＭ波の基本周
波数成分やその高調波成分の他に、逐次得られる差分の
比較的速い変動成分を除去し、直流電圧としてＶＣＯ２
８に出力し、ＶＣＯ２８の発振周波数をこの差分が縮ま
る方向に修正する。尚、前述のＭＰＥＧ２の規格に沿う
ために、上記の比較及びＰＷＭ波の生成はＶＣＯ２８の
制御がＰＣＲフィールドの最終ビット時点で行われるよ
うにする。以上により、原画像データを過不足なく復調
して再生するための基準クロックが再生される。

【００１３】

【発明が解決しようとする課題】上述したように、ＭＰ
ＥＧ２によるデータ圧縮されたデジタルデータはパケッ
ト形式で伝送することが可能であり、非同期伝送におい
ても受信側で同期を取ることが可能となる。しかし、パ
ケット形式のデータ列を非同期転送通信網に通した場
合、通信経路の一時的な切替えや通信網の伝送路上で生
じる伝送時間（遅延時間）の変動によりパケットの位置
の時間的置換が発生する。即ち、図５（ａ）に示すよう
に送信側１０１から受信側１０２への同一番組のトラン
スポート・ストリームの各パケットが、通信網の別々の
経路で転送される場合があり、番組クロック基準の位置
も時間的置換が生じてしまう。

【００１４】例えば、交換器２０１、２０２間を直接転
送された（ロ）の場合と、地上波又は衛星回線３０１、
３０２によって転送された（イ）の場合や多数の中継器
４０１、４０２を経て転送された（ハ）の場合等がある
と、大幅な時間的変動が発生する。受信側では、ＰＣＲ
の基準計数値に基づいて、ＶＣＯ２８の発振周波数を修
正するようにしているが、送られてくるＰＣＲの基準計
数値の時点、即ち標準化位置が大幅に変動すると、受信
側の再生クロック周波数に大きな変動を与え、一時的に
映像が乱れる等の症状が現れる。図５（ｂ）は、代表的
なＰＬＬ回路の時間対周波数応答特性を示したもので、
時刻Ｔ_０よりＰＬＬ動作が開始され、時刻Ｔ_１より時間
的遅延が発生した場合に、周波数が安定、変化する様子
を示している。

【００１５】実線は制御系の応答が速い場合で、安定す
るまでの時間は短いが、外乱による周波数の変動が大き
い。これを軽減するため、受信装置側で上記時間的置換
に影響されない程度にＰＬＬ回路の応答速度を遅くする
等の処置を取ると、同図点線のような応答となり、周波
数の変動幅は小さくなるが、安定に要する時間が長くな
り、例えば番組を受信してから画像が出るまでに長い時
間がかかる等、クロック再生装置として許容できないも
のになってしまう。本発明は、上述した問題点に着目し
てなされたもので、番組クロック基準の位置に時間的置
換が生じてもＰＬＬ回路の応答速度を遅くする必要がな
く、安定に動作するクロック再生装置を提供することに
ある。

【００１６】

【課題を解決するための手段】本発明は上述の課題を解
決するためになされたものであり、請求項１に記載のク
ロック再生装置は、送信側からパケットで順次送信され
るデータであり基準クロックに基づいて再生すべき当該
データを受信側において再生するための基準クロック
を、受信側で再生基準クロックとして再生するためのク
ロック再生装置であって、少なくとも一部のパケットは
所定の標本化位置における基準クロックの計数基準値に
関する情報を含んでおり、クロック再生装置は、計数基
準値に関する情報を検出しこれに基づいて計数基準値を
求める計数基準検出手段と、制御信号により発振周波数
が制御されこの発振出力を再生基準クロックとする可変
周波数発振手段と、再生基準クロックを計数する計数手
段と、標本化位置に対応する時点の再生基準クロックの
計数値を記憶する記憶手段と、計数基準値と計数値とを
比較し誤差を求める比較手段と、比較による誤差が所定
範囲内のときはこの誤差を小さくする制御信号を出力
し、この誤差が所定範囲外のときは制御信号を予測値と
して出力する判定手段とを備えたことを特徴とする。

【００１７】そして、請求項２に記載のクロック再生装
置は、請求項１に記載のクロック再生装置において、予
測値は前値とすることを特徴とする。

【００１８】また、請求項３に記載のクロック再生装置
は、請求項１記載のクロック再生装置において、判定手
段は誤差が所定範囲外における所定の範囲内に所定回数
あったときに誤差を小さくする制御信号を出力すること
を特徴とする。

【００１９】また、請求項４に記載のクロック再生装置
は、請求項１に記載のクロック再生装置において、比較
手段により求める誤差は計数基準値の前回からの増加値
と計数値の前回からの増加値との比であることを特徴と
する。

【００２０】

【作用】本発明のクロック再生装置においては、送信側
からパケットで順次送信されるデータの中から基準クロ
ックの計数基準値に関する情報を検出する。また、制御
信号で制御される可変周波数発振回路の出力を再生基準
クロックとすると共に、これを計数し、標本化位置に対
応する時点の再生基準クロックの計数値を記憶する。そ
して、計数基準値と計数値とを比較してその時の誤差を
求める。この誤差が所定範囲内のときは、この誤差を小
さくする制御信号を出力し、誤差が所定範囲外のときは
計数基準値を異常とみなし、制御信号を予測値として出
力する。これにより、計数基準値が異常値の場合は予測
に基づいてクロック周波数を変化させることができるの
で、外乱によるクロックの過大な変動を防止できる。

【００２１】また、計数基準値が所定回数一定の方向に
一定量変動した場合等、誤差が所定範囲外であっても該
所定範囲外における所定の範囲内に所定回数あれば、計
数基準値の変化は正常であるとみなすようにし、クロッ
ク周波数を追従させることができる。また、計数基準値
との比較を変化率で判定するようにすれば、計数基準値
の送信の周期が一定でなくても正しく比較ができ、クロ
ック周波数を正確に補正することができる。

【００２２】

【実施例】本発明の実施例を図１を用いて説明する。
尚、図１において図４に示した従来例のブロックに相当
する部分には同一の符号を付し、重複する説明を省略す
る。ブロック図上異なる点は、従来例ではＣＰＵ内部に
設けられた比較回路２３の出力信号をＰＷＭ波発生回路
２６に供給したのに対し、本発明の実施例では比較回路
２３の出力信号が異常であるか否かを判定するための判
定回路３０をＣＰＵ内部に設け、この判定回路３０から
の出力信号に応じてＰＷＭ波発生回路２６に制御信号を
供給するようにした点である。動作の詳細については以
下に説明する。ビット列が入力端子１０を経て同期検出
回路１１に入力され、同期ビット４のデータ（０ｘ４
７）を検出すると、この同期ビット４をビット列と共に
ＰＣＲ検出回路１２に供給する。また、同期検出回路１
１によって区切りが識別できた各バケットはバッファー
回路１３を介し、ＣＰＵ１４に取り込まれる。ＣＰＵ１
４はパケットが当該番組のＰＣＲ８を含むものである場
合はＰＣＲ検出回路１２にＰＣＲフィールドを検出する
ように指令する。

【００２３】ＰＣＲ検出回路１２はこの指令を受けると
ＰＣＲフィールドを検出し、そこに記述されているＰＣ
Ｒ８に関するデータを抽出して比較回路２３に一方の入
力として供給する。また、ＰＣＲ検出回路１２はＰＣＲ
フィールドを検出すると共にその最終ビットを検出した
タイミングでカウンタ２４にラッチ信号を供給する。カ
ウンタ２４はラッチ信号が入力された時点で、ＶＣＯ２
８出力の計数値をラッチする。その時の計数値を比較回
路２３に他方の入力として供給する。即ち、ＰＣＲ８フ
ィールドに記載された計数基準値とカウンタ２４の計数
値とを比較回路２３に供給する。比較回路２３はこれら
の間の誤差を求め、判定回路３０に送出する。判定回路
３０は、ＭＰＥＧ２の規格に記載された時間的余裕度が
±３０ｐｐｍであることに基づいて、この誤差値が例え
ば単位時問当たり±３０ｐｐｍ以内であるか、否かを判
定し、この判定に基づいてＰＷＭ波発生回路２６に制御
信号を出力する。

【００２４】この判定回路３０の判定方法の詳細を図２
のフローチャートを用いて説明する。ここで、ＰＣＲの
計数基準値Ｐとカウンタ２４の計数値Ｃは十分大きな共
通の最大値をもって循環するようにしておく。先ず、電
源投入によりルーチンが開始されるとステップＳ１にお
いて、監視回数Ｎを初期値（Ｎ＝０）に設定する。次
に、ステップＳ２に移行してＰＣＲフィールドの検出を
監視し、これが検出されると監視回数が０であるか否か
を判断し、０の場合は、ステップＳ９に移行する。ここ
で、カウンタ２４の計数値Ｃ_０（添字は監視回数Ｎを示
す。以下同様）をＰＣＲ８フィールドに記載された計数
基準値Ｐ_０に等しくなるように設定する。即ち、受信装
置の電源が投入された時点のカウンタ２４の計数値Ｃ_０
は、計数基準値Ｐ_０と何等関係しない値を計数している
ので、ステップＳ９でカウンタ２４の計数値Ｃ_０をＰＣ
Ｒ８フィールドに記載された計数基準値Ｐ_０に等しくな
るように設定している。

【００２５】その後、ステップＳ７に移行し、ルーチン
を終了するか否かを判断し、継続するのであれば、ステ
ップＳ８に移行し、ここで監視回数Ｎに１が加算（Ｎ＝
１）される。監視回数Ｎや後の計算に必要な計数基準値
Ｐ_Ｎ、計数値Ｃ_ＮはＣＰＵ１４に記憶される。その後、
ステップＳ２に移行し、ＰＣＲ８フィールドが検出され
ると、監視回数Ｎが１になっているので、ステップＳ３
に移行する。ステップＳ３は、監視回数Ｎが３未満であ
るか否かを判断している。これは本実施例においては後
述するように、前回及び前々回のＰＣＲの計数基準値Ｐ
_Ｎ−１及びＰ_Ｎ−２を採用する必要があり、それらのデ
ータが蓄積されるまで待つ必要があるからである。

【００２６】ステップＳ３において現時点では監視回数
Ｎは１に設定されているので、Ｓ１０に移行し、計数基
準値の増加値Ｐ_Ｎ−Ｐ_Ｎ−１と計数値の増加値Ｃ_Ｎ−Ｃ
_Ｎ−１を比較した時の誤差信号に応じた制御信号をＰＷ
Ｍ波発生回路２６に出力し、誤差信号が小さくなる方向
にＶＣＯ２８の発振周波数を変化させる。そして、前述
したように、ステップＳ３、ステップＳ１０、ステップ
Ｓ７、ステップＳ８、ステップＳ２及びステップＳ３に
至るステップを監視回数Ｎが３になるまで繰り返す。そ
して、ステップＳ３において、監視回数Ｎが３未満でな
いと判定されると、ステップ４に移行する。

【００２７】ステップＳ４において、計数基準値の増加
値Ｐ_Ｎ−Ｐ_Ｎ−１を計数値の増加値Ｃ_Ｎ−Ｃ_Ｎ−１と比
較した時、（１）計数基準値の増加値Ｐ_Ｎ−Ｐ_Ｎ−１が計数値の増
加値Ｃ_Ｎ−Ｃ_Ｎ−１に０．９９９９７を乗算した値以下
である。或いは（２）計数基準値の増加値Ｐ_Ｎ−Ｐ_Ｎ−１が計数値の増
加値Ｃ_Ｎ−Ｃ_Ｎ−１に１．００００３を乗算した値以上
かが判定される。また、これらの比較結果はＣＰＵ１４
に記憶される。即ち、計数基準値の増加値が計数値の増
加値に対し、誤差が±３０ｐｐｍ以内であるか否かを判
定している。

【００２８】そして、この誤差が±３０ｐｐｍ以内に有
る時は、ステップＳ７に移行した後、ステップＳ８で監
視回数に１が加算（Ｎ＝４）され、ステップＳ２及びス
テップＳ３を経てステップＳ４で再び前述した計数基準
値と計数値に対する（１）及び（２）の判定がなされ
る。即ち、ステップＳ４、ステップＳ７、ステップＳ
８、ステップＳ２及びステップＳ３から成る工程は到来
する計数基準値や通信網に何等異常なく正常に機能して
いる場合である。一方、ステップＳ４において、誤差が
±３０ｐｐｍ以内に無い場合は、何等かの異常が生じた
と推定し、ステップＳ５に移行する。このステップＳ５
は、ステップＳ４で行われた今回の前回に対する増加値
の比較結果、即ち今回の比較結果と共に、ＣＰＵ１４に
記憶されている前回及び前々回に対する比較結果に基づ
く判断を行っている。

【００２９】即ち、（３）条件式（１）即ち、今回、計数基準値の増加値が
計数値の増加値に対して−３０ｐｐｍより小さい。且
つ、（４）前回、計数基準値の増加値が計数値の増加値に対
して−３０ｐｐｍより小さい。且つ、（５）前々回、計数基準値の増加値が計数値の増加値に
対して−３０ｐｐｍより小さい。又は、

【００３０】（６）条件式（２）即ち、今回、計数基準
値の増加値が計数値の増加値に対して＋３０ｐｐｍより
大きい。且つ、（７）前回、計数基準値の増加値が計数値の増加値に対
して＋３０ｐｐｍより大きい。且つ、（８）前々回、計数基準値の増加値が計数値の増加値に
対して＋３０ｐｐｍより大きい。即ち、計数基準値の増
加値が計数値の増加値に対して、今回、前回、前々回共
−３０ｐｐｍ未満であったか、或いは＋３０ｐｐｍを越
えているかを判定している。

【００３１】そして、いずれの場合も誤差が同一方向に
±３０ｐｐｍから外れている（ＹＥＳ）場合は異常でな
いと推測し、ステップＳ１０に移行し、今回の比較結果
に基づいた制御信号をＰＷＭ波発生回路２６に出力し、
誤差が小さくなる方向にＶＣＯ２８の発振周波数を変化
させる。その後、ステップＳ７、ステップＳ８及びステ
ップＳ２に移行し、ステップＳ２以下を実行する。ま
た、ステップＳ５の判定において、前回、前々回共には
誤差が同一方向に±３０ｐｐｍから外れていない（Ｎ
Ｏ）場合は今回の計数基準値は突発的な異常値であると
推測し、ステップＳ６に移行し、今回の計数基準値を無
視する。従って、ＰＷＭ出力はそれまでの値に維持され
る。即ち、今回の計数基準値の増加値は、以前と同程度
であると予測したことになる。その後、ステップＳ７、
ステップＳ８を経てステップＳ２に戻り、次の同期信号
の到来を監視する。また、受信装置の電源が切られる等
ＣＰＵ１４から指令があった場合は、ステップＳ７から
ステップＳ１１に移行し、監視動作を終了する。

【００３２】上述したように、現時点のＰＣＲの計数基
準値の増加値とカウンタ２４の計数値の増加値を比較し
たときの誤差が異常値を示した場合は、記憶されている
前回及び前々回の比較結果を参照し、３回とも同一方向
に所定範囲を越えている場合には異常ではなく、例えば
基準クロック周波数や伝送レートの変更等の理由による
正常な変化であると判断し、誤差に基づいて再生基準ク
ロック周波数を制御するようにしている。これに対し
て、そうでない場合は真に突発的な異常であるとみな
し、再生基準クロック周波数を変化させないようにして
いる。即ち今回設定（修正）すべき再生基準クロック周
波数の確からしい予測値として前値を採用するというこ
とになる。この結果、カウンタ２４、比較回路２３、判
定回路３０、ＰＷＭ波発生回路２６、ＬＰＦ２７及びＶ
ＣＯ２８で構成されるＰＬＬ回路の応答速度を、突発的
な異常に応答しないようにするために遅くする必要がな
くなる。

【００３３】尚、上記実施例においては、誤差が異常値
を示したとき、異常か正常かの判断として、３回とも同
一方向に所定範囲を越えている場合には異常ではないと
したが、この回数は適宜決めれば良いものである。ま
た、誤差が所定範囲を越えているという条件に加え、更
に上限を設ければ極端な異常値を更に除外することがで
きるが、いずれにしても適切な範囲であればよい。ま
た、上記実施例においては、再生基準クロックの周波数
としてのＶＣＯ２８の発振周波数を修正する場合、誤差
が小さくなる方向に修正すると述べたが、修正量は一定
量としてもよく、誤差の大きさに応じた修正量となるよ
うに制御するようにしてもよい。また、誤差が所定回
数、同一方向に所定範囲を越えている場合の修正量とし
て、今回の誤差のみに応じた修正量としてもよく、これ
らの平均値、或いは合計値等に応じた修正量としてもよ
い。

【００３４】更に、上記実施例において、毎回の監視に
おいて、計数基準値及び計数値について前回からの増加
値を求めるようにしたが、もともと送信される計数基準
値が増加値を示すようなシステムにおいてはこの計算は
不要である。この場合はカウンタ２４の計数において、
ラッチ信号により計数値をラッチすると共にリセットす
るようにすればよい。更にまた、上記実施例において
は、誤差として計数基準値の前回からの増加値の計数値
と計数値の前回からの増加値との比を用いたが、このよ
うにすれば計数基準値の到来の間隔が一定でない場合に
も正確な比較ができるからである。しかしながら、計数
基準値の到来の間隔が例えば前述のように０．１秒毎と
いうように固定されている場合には、単純に差をもって
誤差とするようにしても同等の効果が得られる。

【００３５】また、上記実施例においては、デジタルデ
ータの伝送方式をパケットとして説明したが、これに限
定されず、周期的に基準クロックの計数基準値が送信さ
れる形式のものであれば良い。また、送信すべきデジタ
ルデータはＭＰＥＧ等による圧縮画像データに限らず、
例えば音声データ、ＭＩＤＩデータ、ゲームソフト、コ
ンピュータソフト等でも良い。即ち、送信されるクロッ
ク計数基準値に基づいて受信側で所定の基準クロックを
再生し、これに基づいてデータを再生するようにしたデ
ータ通信全般に適用することができる。

【００３６】

【発明の効果】以上述べたように、本発明においては現
時点の基準クロックの計数基準値と再生基準クロックの
計数値を比較した時の誤差が異常値を示した場合は、以
前の比較結果も考慮して再生基準クロックの周波数を制
御するようにしたので、再生基準クロックの周波数を高
速、且つ安定に制御することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例におけるパケット受信装置のブ
ロック図。

【図２】本発明の実施例におけるクロック再生装置の操
作を示すフローチャート。

【図３】ＭＰＥＧ２による画像データを送信するトラン
スポート・パケットの模式図。

【図４】従来例のパケット受信装置のブロック図。

【図５】画像データを送信する回線網の模式図及びＰＬ
Ｌ回路の周波数応答特性。従来例のパケット受信装置の
ブロック図。

【符号の説明】

１０・・入力端子１１・・同期検出回路１２・・ＰＣＲ検出回路１３・・バッファー回路１４・・ＣＰＵ２３・・比較回路２４・・カウンタ２６・・ＰＷＭ波発生回路２７・・ＬＰＦ２８・・ＶＣＯ３０・・判定回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者高徳幸子東京都大田区大森西４丁目15番５号パイオニア株式会社大森工場内 (72)発明者中沢克也東京都大田区大森西４丁目15番５号パイオニア株式会社大森工場内 (72)発明者恒川賢二東京都大田区大森西４丁目15番５号パイオニア株式会社大森工場内 (56)参考文献特開平９−46706（ＪＰ，Ａ) 特開平７−38570（ＪＰ，Ａ) 特開平８−307863（ＪＰ，Ａ) 特表平10−510407（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/033 H04L 12/56 H04N 7/24

Claims

(57)【特許請求の範囲】

【請求項１】送信側からパケットで順次送信されるデ
ータであり基準クロックに基づいて再生すべき当該デー
タを受信側において再生するための前記基準クロック
を、前記受信側で再生基準クロックとして再生するため
のクロック再生装置であって、少なくとも一部の前記パケットは所定の標本化位置にお
ける前記基準クロックの計数基準値に関する情報を含ん
でおり、前記クロック再生装置は、前記計数基準値に関する情報を検出しこれに基づいて前
記計数基準値を求める計数基準検出手段と、制御信号により発振周波数が制御されこの発振出力を前
記再生基準クロックとする可変周波数発振手段と、前記再生基準クロックを計数する計数手段と、前記標本化位置に対応する時点の前記再生基準クロック
の計数値を記憶する記憶手段と、前記計数基準値と前記計数値とを比較し誤差を求める比
較手段と、前記比較による誤差が所定範囲内のときはこの誤差を小
さくする前記制御信号を出力し、この誤差が所定範囲外
のときは前記制御信号を予測値として出力する判定手段
とを備えたクロック再生装置。
【請求項２】前記予測値は前値とすることを特徴とす
る請求項１記載のクロック再生装置。
【請求項３】前記判定手段は前記誤差が前記所定範囲
外における所定の範囲内に所定回数あったときは前記誤
差を小さくする前記制御信号を出力することを特徴とす
る請求項１記載のクロック再生装置。
【請求項４】前記比較手段により求める誤差は前記計
数基準値の前回からの増加値と前記計数値の前回からの
増加値との比であることを特徴とする請求項１記載のク
ロック再生装置。