JP4193297B2 - 通信装置および方法、通信システム、並びに記録媒体 - Google Patents
通信装置および方法、通信システム、並びに記録媒体 Download PDFInfo
- Publication number
- JP4193297B2 JP4193297B2 JP22072899A JP22072899A JP4193297B2 JP 4193297 B2 JP4193297 B2 JP 4193297B2 JP 22072899 A JP22072899 A JP 22072899A JP 22072899 A JP22072899 A JP 22072899A JP 4193297 B2 JP4193297 B2 JP 4193297B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- format
- trailer
- synchronization
- pcr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5664—Support of Video, e.g. MPEG
Description
【０００１】
【発明の属する技術分野】
本発明は、通信装置および方法、通信システム、並びに記録媒体に関し、特に、１バイトを越える制御のための情報を送信または受信する通信装置および方法、通信システム、並びに記録媒体に関する。
【０００２】
【従来の技術】
デジタルの音声や画像を用いたアプリケーションにおいてデコーダは、例えばエンコーダなどの情報発生源からの出力データや、エンコードされて蓄積、記録されたデータなどと、クロック同期を取りながらデコードする。デコーダが情報発生源を制御することが可能であれば、デコーダは、送信されてくるデータのデータレートを調整することが可能であり、受信されたデータのタイミングにのみ依存して、データをデコードし、画像の表示、あるいは音声の再生を行うことができる。
【０００３】
しかしながら、例えばネットワーク経由でデータがデコーダに送信される場合など、デコーダが情報発生源に関して制御機能を持ち得ないとき、情報発生源とデコーダはそれぞれ独立したシステムクロックで動作する。そのため、符号化、送信、受信、デコード、および表示等の処理は、情報発生源とデコーダがそれぞのシステムクロックに基づいて行う。また、この場合、システムクロックが参照できる共通のクロックが存在しないため、情報発生源とデコーダのそれぞれのシステムクロックの周波数には、ずれが生じる。
【０００４】
このように、２つのシステムクロックが同期しない場合、情報発生源から送信されるデータと、デコーダがデコードするデータのデータレートが異なり、デコーダの受信バッファがオーバーフローしたり、あるいは、アンダーフローして、送信されてきたデータが失われたりする。そのため、例えば画橡のデータを受信している場合、アンダーフローが生じたとき、受信装置は、フレームを再表示しなければならない。
【０００５】
情報発生源のシステムクロックとデコーダのシステムクロックを同期させる１つの方法として、時間を表す情報（タイムスタンプ）を用いる方法がある。MPEGトランスポートストリームにおいては、タイムスタンプとしてPCR(Program Clock Reference)が用いられ、これにより、それぞれのシステムクロックの同期が取られる。
【０００６】
図１は、MPEGトランスポートストリームにおける同期の概念を表している。情報発生源（送信側）は、所定の周波数のシステムクロック１に対応して動作する。一定間隔である必要はないが、ある間隔毎にシステムクロック１をカウントするカウンタの値はラッチされて、その値がデコーダ（受信側）に送信される。この値をタイムスタンプといい、デコーダはこの値を用いてデコーダ自身のシステムクロック２を情報発生源のシステムクロック１に同期させる。具体的には、デコーダにおけるカウント値と受信されたタイムスタンプが比較され、その比較結果に基づいて、受信側のシステムクロック２が速くされたり、遅くされる。
【０００７】
このような同期法は、MPEG−2システムレイヤ（ISO／IEC13818−1）やITU−T勧告で用いられている。MPEG−2ではエンコーダとデコーダに２７ＭＨzのシステムクロックが使用されている。このようなMPEG−2で構成されたデータをネットワークを介して伝送するシステムの構成を図２に示す。情報発生源は、例えばエンコーダ１１のような符号化装置である。なお、予め符号化されたデータをデータ蓄積装置に蓄積させておき、そのデータ蓄積装置を情報発生源とすることもできる。
【０００８】
エンコーダ１１で発生したMPEG2データは、システムエンコーダ１２に入力される。システムエンコーダ１２は、エンコーダ１１で発生したMPEG2データに、タイムスタンプを付加し、パケット化し、そして多重化して、MPEGトランスポートストリームパケット（以下、トランスポートストリームパケットと呼ぶ）を生成する。MPEG／ATM変換器１３は、トランスポートストリームパケットをATMセル化し、ネットワーク１４を介して受信側に送信する。この受信側への送信の際に、トランスポートストリームパケットは、ネットワーク１４内でさまざまな遅延ゆらぎの影響を受ける。なお、ATMにおける遅延ゆらぎの発生については、後述する。
【０００９】
遅延ゆらぎを含んだトランスポートストリーム（タイムスタンプ）は、ATM／MPEG変換器１５においてパケット化され、システムデコーダ１６に入力され、そこで処理される。これにより、タイムスタンプからデコーダのシステムクロックが再生される。MPEG−２の場合は２７ＭＨｚのシステムクロックが再生される。システムデコーダ１６で処理されたトランスポートストリームパケットは、デコーダ１７に出力され、そこでMPEG2データに復号処理される。
【００１０】
MPEG−2システムレイヤにはプログラムストリームとトランスポートストリームと呼ばれる２つのストリームが存在する。プログラムストリームは、蓄積メディアなど、エラーのないシステムでの使用が考慮されている。トランスポートストリームは、通信など、エラーの存在するシステムでの使用が考慮されている。プログラムストリームでのタイムスタンプはSCR（システム・クロック・リファレンス）と呼ばれ、少なくとも0．7秒以内の間隔で送信される。SCRタイムスタンプはプログラムストリームパケットのヘッダに組み込まれ、SCRを送信するためのパケットにのみ存在する。トランスポートストリームパケットでのタイムスタンプは、PCRであり、少なくとも0．1秒以内の間隔で送言される。PCRタイムスタンプは、PCRを送信するトランスポートストリームパケットのヘッダに組み込まれる。
【００１１】
PCRは、９ビットのProgram clock reference extensionと、３３ビットのprogram clock reference baseの合計４２ビットから構成される。前者のProgram clock reference extensionは、０乃至２９９をカウントし、そのキャリアで、後者のprogram clock reference baseが、１だけインクリメントされる。MPEG−2のシステムクロックは、２７ＭＨｚであることから、この４２ビットのカウンタで、２４時間分の時間が、２７ＭＨｚクロック単位でカウントされる。つまり、PCRは、システムクロックでカウントされたPCRカウンタの値（PCR値）となる。
【００１２】
なお本発明に関連する文献として、以下の3つを挙げる。
【００１３】
（１）M. Perkins and P．Skelly，"A Hardware MPEG Clock Recovery Experiment in the Presence of ATM Jitter", ATM Forum contribution to the SAA sub−working group,94−0434，May 1994．
（２）G.Franceschini,"Extension of the Adaptive Clock Method to Variable Bit Rate Streams",ATM Forum contribution to the SAA sub-working group,94−0321，May 1994．
（３）ISO／IEC13818−1(MPEG−2 Systems),"GENERIC CODING OF MOVING PICTURES AND ASSOCIATED AUDIO", Recommendation H.222.0, ISO/IEC JTC/SC29/WG11NO721rev,June,1994.
文献（１）は、ATM上で発生するジッタをシミュレーションしたデータに基づき、情報発生源のシステムクロックヘの同期を取るハードウェアについて開示している。また文献（２）は、可変ビットレートに関する同期の取り方について開示しているが、遅延ゆらぎの低減については開示していない。文献（３）はMPEG−2システムに関する国際標準のドラフトである。
【００１４】
ところで、情報発生源、例えばエンコーダ側で付加されて送信されてきたタイムスタンプがデコーダ側に正確に同じ間隔で到着する場合、デコーダ側がエンコーダのシステムクロックに同期するのは、上記の同期方法を用いれば容易である。しかしながら、この方法はあくまでも伝送路の遅延が一定であることを前提としている。実際、文献（３）において、伝送路が固定遅延であるという内容の記述がある。従って、ネットワークなどのように、ランダムな遅延、すなわち、遅延ゆらぎが加わり、かつ、タイムスタンプの値がそのような遅延ゆらぎ分を考慮した値に書き換えられない場合、以下のような問題が生ずる。
【００１５】
デコーダ側のPLL(Phase Locked Loop)周波数復調器（以下、PLLと略称する）へ入力されるタイムスタンプの値は、情報発生源とデコーダのクロック周波数の違いと、遅延ゆらぎが付加されたものとなる。PLLのローバスフィルタにより遅延ゆらぎを吸収するようにすることもできるが、遅延ゆらぎが大きい場合、十分にそれを吸収することは困難である。またPLLにおいて遅延ゆらぎを軽減する場合、長い時間をかけて同期をとる必要があったり、PLL自体の回路が複雑な構成になる問題がある。そのため、遅延ゆらぎを吸収するためにデコーダ側のPLLによらない方法が必要であった。
【００１６】
この問題の例としてATMネットワーク上にMPEG−2のトランスポートストリームを使用する場合があげられる。ATMの特徴である統計多重が行われることから、またATMスイッチ上で複数のノードから同一方向のノードへの送信が行われることから、セルはバッファで待たされる。これにより、遅達ゆらぎが発生し、ATMセルに、ランダムな遅延ゆらぎが付加される。
【００１７】
この場合、ATMネットワークは、ATMヘッダのみに基づいてスイッチングが行われ、ペイロードの内容は関知されないので、タイムスタンプの書き換えは行われない。従ってATMセルがMPEG−2システムレイヤパケットに組み立ててられても、依然遅延ゆらぎは伝搬されるという問題があった。
【００１８】
この問題点を解決するため、ATM ForumのVOD規格1.1においては、 受信側でバッファを持ち、遅達ゆらぎをある程度吸収し、デコーダのPLLによりクロックを再生する、アダプティブクロック法と呼ばれる方法が堆奨されている。
【００１９】
ただし、この方式は、同期データ等の制御がなく簡単ではあるが、その反面、ネットワーク１４におけるジッタを完全に取り除くことができない。そこで、ジッタを含むMPEGトランスポートストリームをデコードしようとすると、PLLの応答を遅くすればよいが、それでも、ジッタ成分をアナログ的にシェイピングしているだけで、長い時間でみるとジッタ成分が残ってしなう。
【００２０】
例えば、１ｍｓ乃至２ｍｓのジッタは、４０μｓ程度にしか低減されない。従って、ジッタを含むMPEGトランスポートストリームをデコードしてVTRに記録したり、モニターで映像を見たりするのには、大きな問題とはならないが、ATMネットワークで伝達されたMPEGトランスポートストリームを地方局または送出局を介して、再配信しようとする場合、ジッタ値はMPEG規格内に収まらず、ATMネットワークでのジッタが大きな障害となる。すなわち、スタジオ規格レベルの品質である、PCR値に許容される、±500nsのジッタ値を満たすことはこの方式ではできない。
【００２１】
また、エンコーダ１１が固定レートではなく、可変レートでエンコードする場合、デコード側で伝送レートが変化したことを知らなければ、遅延揺らぎを削減する回路が正しく動作しないため、本出願人は、特願平６−２７６３２４号または特願平７−７８５７２号として、パケット到達間隔を示すデータをパケットに格納して送信し、そのデータを基に、遅延揺らぎを削減する回路を正しく動作させる通信装置を提案している。
【００２２】
【発明が解決しようとする課題】
このようなジッタを除去する、またはパケット到達間隔を示すためのデータは、１バイト乃至８バイトのデータ量である。しかしながら、トランスポートストリームパケットのヘッダに格納できるデータ量は、１バイトまでであり、１バイトを越えるデータは、本来のパケットフォーマットを変換した特定のトランスポートストリームパケットに格納しなければならなかった。
【００２３】
本発明はこのような状況に鑑みてなされたものであり、１バイトを越える制御のための情報を送信または受信することができるようにすることを目的とする。
【００２４】
【課題を解決するための手段】
請求項１に記載の通信装置は、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する変換手段と、第２のフォーマットのデータを受信装置に送信する送信手段とを含むことを特徴とする。
【００２５】
送信手段は、第２のフォーマットのデータを複数のパケットに分割して送信するようにすることができる。
【００２９】
請求項３に記載の通信方法は、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する変換ステップと、第２のフォーマットのデータを受信装置に送信する送信ステップとを含むことを特徴とする。
【００３０】
請求項４に記載の記録媒体のプログラムは、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する変換ステップを含むことを特徴とする。
【００３１】
請求項５に記載の通信装置は、ネットワークからヘッダまたはトレイラを含む第１のフォーマットのデータを受信する受信手段と、第１のフォーマットのデータを第２のフォーマットのデータに変換する変換手段と、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報を検出する検出手段と、同期情報に基づいて、変換手段の動作を制御する制御手段とを含むことを特徴とする。
【００３２】
受信手段は、複数のパケットに分割されている第１のフォーマットのデータを受信するようにすることができる。
【００３４】
第１のフォーマットのデータは、所定のタイミング毎に時間情報を含む時系列データであり、制御手段は、同期情報に基づいて、変換手段の動作を制御し、変換手段は、第１のフォーマットの時間情報を変換するようにすることができる。
【００３６】
請求項８に記載の通信方法は、ネットワークからヘッダまたはトレイラを含む第１のフォーマットのデータを受信する受信ステップと、第１のフォーマットのデータを第２のフォーマットのデータに変換する変換ステップと、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報を検出する検出ステップと、同期情報に基づいて、変換ステップの処理を制御する制御ステップとを含むことを特徴とする。
【００３７】
請求項９に記載の記録媒体のプログラムは、第１のフォーマットのデータを第２のフォーマットのデータに変換する変換ステップと、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報を検出する検出ステップと、同期情報に基づいて、変換ステップの処理を制御する制御ステップとを含むことを特徴とする。
【００３８】
請求項１０に記載の通信システムは、送信装置が、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する第１の変換手段と、第２のフォーマットのデータを受信装置に送信する送信手段とを含み、受信装置が、ネットワークからヘッダまたはトレイラを含む第２のフォーマットのデータを受信する受信手段と、第２のフォーマットのデータを第１のフォーマットのデータに変換する第２の変換手段と、ヘッダまたはトレイラに含まれている同期情報を検出する検出手段と、同期情報に基づいて、第２の変換手段の動作を制御する制御手段とを含むことを特徴とする。
【００３９】
請求項１に記載の通信装置、および請求項３に記載の通信方法においては、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換され、第２のフォーマットのデータが受信装置に送信される。
【００４０】
請求項４に記載の記録媒体においては、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換される。
【００４１】
請求項５に記載の通信装置、および請求項８に記載の通信方法においては、ネットワークからヘッダまたはトレイラを含む第１のフォーマットのデータが受信され、第１のフォーマットのデータが第２のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報が検出され、同期情報に基づいて、変換が制御される。
【００４２】
請求項９に記載の記録媒体においては、第１のフォーマットのデータが第２のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報が検出され、同期情報に基づいて、変換が制御される。
【００４３】
請求項１０に記載の通信システムにおいては、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換され、第２のフォーマットのデータが受信装置に送信され、ネットワークからヘッダまたはトレイラを含む第２のフォーマットのデータが受信され、第２のフォーマットのデータが第１のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている同期情報が検出され、同期情報に基づいて、第２の変換手段の動作が制御される。
【００４４】
【発明の実施の形態】
図３は、本発明に係るデータ伝送システムの一実施の形態の構成を示す図である。このシステムにおいては、MPEG−２方式に準拠したMPEGトランスポートストリームが、ATMセルに変換され、ATMネットワークであるネットワーク１０２を介して送受信される。すなわち、ネットワーク１０２を介して伝送されるデータには、遅延ゆらぎが発生する。
【００４５】
送信装置１０１には、それぞれにエンコードされたプログラム（例えば、１つ番組などに対応する画像または音声のデータ）が複数多重化されているMPEGトランスポートストリームが入力される。なお、このMPEGトランスポートストリームには、各プログラム毎に、PCRが少なくとも０．１秒以内の間隔で受信装置１０３に到着するようにPCRパケットが含まれている。
【００４６】
送信装置１０１に入力されたMPEGトランスポートストリームパケット（PCRパケットを含む）は、そこで、ATMセル（図５を参照して後述する）に変換され、ネットワーク１０２上に伝送されるが、PCRパケットのヘッダには、そのPCR値に基づいて作成された同期情報（後述）が格納される。
【００４７】
ネットワーク１０２を介して伝送されてきたATMセルは、受信装置１０３に到着し、そこで、MPEGトランスポートストリームパケットに変換されるが、PCRパケットに含まれるPCR値は、PCRパケットのヘッダに格納されている同期情報に基づいて書き換えられる。PCR値が書き換えられたPCRパケットを含むMPEGトランスポートストリームパケットは、図示せぬデコーダに供給され、そこでデコードされる。
【００４８】
図４は、送信装置１０１の構成例を説明する図である。MPEGトランスポートストリームパケット同期部（以下、ＴＳパケット同期部と略称する）１１１には、送信装置１０１に供給されたMPEGトランスポートストリームパケットが入力される。ＴＳパケット同期部１１１は、MPEGトランスポートストリームパケットの境界を検出するため、MPEGトランスポートストリームパケットのヘッダの同期バイト（４７ｈが格納されている）を検出して、MPEGトランスポートストリームパケットとのフレーム同期を確立する。ＴＳパケット同期部１１１のフレーム同期の処理の詳細は、図１２のフローチャートを参照して後述する。
【００４９】
ＴＳパケット同期部１１１は、MPEGトランスポートストリームパケットのパケット周期でのフレーム同期を確立し、フレーム同期のとれたMPEGトランスポートストリームパケットをCPCS(Common Part Convergence Sublayer)ペイロード生成部１１２に出力する。CPCSペイロード生成部１１２は、ALL(ATM Adaptation Layer)5にマッピングするため、ＴＳパケット同期部１１１から供給された２つのMPEGトランスポートストリームパケットを基に、CPCSペイロードを生成して、生成したCPCSペイロードをCPCSトレイラ付加部１１３およびPCRパケット検出部１１４に供給する。
【００５０】
CPCSトレイラ付加部１１３は、CPCSペイロード生成部１１２から供給されたCPCSペイロードに、AAL5のCS(Convergence Sublayer)で規定されるCPCSトレイラを付加し、セレクタ１１７に出力する。
【００５１】
図５は、MPEGトランスポートストリームパケットのALL5へのマッピングを説明する図である。MPEGトランスポートストリームパケット１７１−１は、１８４バイトのトランスポートストリームペイロード（パケッタイズドエレメンタリストリームを分割して生成される）、および４バイトのトランスポートストリームヘッダ１７２−１から構成される。同様に、MPEGトランスポートストリームパケット１７１−２乃至１７１−４のそれぞれは、１８４バイトのトランスポートストリームペイロード（パケッタイズドエレメンタリストリームを分割して生成される）、および４バイトのトランスポートストリームヘッダ１７２−２乃至１７２−４のいずれかから構成される。
【００５２】
以下、MPEGトランスポートストリームパケット１７１−１乃至１７１−４を個々に区別する必要がないとき、単にMPEGトランスポートストリームパケット１７１と称する。以下、トランスポートストリームヘッダ１７２−２乃至１７２−４を個々に区別する必要がないとき、単にトランスポートストリームヘッダ１７２と称する。
【００５３】
MPEGトランスポートストリームパケット１７１は、より詳細には、図６に示すように、トランスポートストリームヘッダ１７２、アダプテーションフィールド部、およびペイロード部からなる、１８８バイトの固定パケットである。トランスポートストリームヘッダ１７２には、同期バイト（８ビット）、誤り表示（１ビット）、ユニット開始表示（１ビット）、トランスポートストリームパケットプライオリティ（１ビット）、PID(Packet Identification)（１３ビット）、スクランブル制御（２ビット）、アダプテーションフィール制御（２ビット）、巡回カウンタ（４ビット）が含まれる。なお、MPEGトランスポートストリームパケット１７１の同期バイトは、４７ｈとされる。
【００５４】
アダプテーションフィールド部には、アダプテーションフィールド長（８ビット）、不連続表示（１ビット）、ランダムアクセス表示（１ビット）、ストリーム優先表示（１ビット）、フラグ（５ビット）、プログラムクロックリファレンスベース（３３ビット）、リザーブ（６ビット）、およびプログラムクロックリファレンス拡張（９ビット）が含まれる。なお、フラグには、PCRフラグ（１ビット）を含む５種類（合計５ビット分）のフラグが存在する。
【００５５】
ペイロード部には、MPEGデータが含まれる。
【００５６】
MPEGトランスポートストリームパケット１７１は、以上のようなデータ構造を有するが、図６に示すように、トランスポートストリームヘッダ１７２のアダプテーションフィールド制御が”１０”または”１１”とされ、かつ、アダプテーションフィールド部のアダプテーションフィールド長が００ｈ以外の値で、さらにPCRフラグに”１”が立っている場合（以下、このようなデータ設定をPCRパケット条件と記述する）、そのMPEGトランスポートストリームパケット１７１は、PCRパケットとされ、そのアダプテーションフィールド部のプログラムクロックリファレンスベースの値およびプログラムロックリファレンス拡張の値の組み合わせが、PCR値を表す。
【００５７】
プログラムクロックリファレンスベースには、PCRパケット毎に０乃至２９９の値が順に設定され（カウントされ）、プログラムクロックリファレンスベースの値が２９９から０の値に戻る（リセット）されるタイミングで、プログラムクロックリファレンス拡張の値が１だけインクリメントされる。すなわち、プログラムクロックリファレンスベースおよびプログラムクロックリファレンス拡張の合計４２ビットにより、MPEG-2方式における２７ＭＨｚのシステムクロックを単位として、２４時間分の時間がカウントされる。
【００５８】
AAL5において、CPCS-PDU(Protocol Data Unit)にパディングデータを付加する必要がないようにするため、MPEGトランスポートストリームパケット１７１のバイト数の整数倍と、後述するATMセルのバイト数の整数倍から８（後述するCPCS-PDUのトレイラのバイト数）を引いた値が一致する、MPEGトランスポートストリームパケット１７１が利用される。
【００５９】
ATMフォーラムにおけるAMS VOD Specification 1.1においては、２つのMPEGトランスポートストリームパケット１７１がCPCS-PDUに格納されることがデフォルトとされた。すなわち、CPCS-PDU１７３−１は、３７６バイトのCPCSペイロードである、２つのMPEGトランスポートストリームパケット１７１（例えば、MPEGトランスポートストリームパケット１７１−１およびMPEGトランスポートストリームパケット１７１−２）、並びに８バイトのトレイラ１７４−１から構成される。CPCS-PDU１７３−２は、３７６バイトのCPCSペイロードである、２つのMPEGトランスポートストリームパケット１７１（例えば、MPEGトランスポートストリームパケット１７１−３およびMPEGトランスポートストリームパケット１７１−４）、並びに８バイトのトレイラ１７４−２から構成される。
【００６０】
以下、CPCS-PDU１７３−１または１７３−２を個々に区別する必要がないとき、単にCPCS-PDU１７３と称する。以下、トレイラ１７４−１または１７４−２を個々に区別する必要がないとき、単にトレイラ１７４と称する。
【００６１】
CPCS-PDU１７３のトレイラ１７４は、より詳細には、図７に示すように、CPCS-PDU１７３のペイロードの後ろに付され、１バイトのCPCS-UU(User-to-User Indication)１８１、１バイトのCPI(Common Part Indicator)１８２、２バイトのペイロード長１８３、および４バイトのCRC(Cyclic Redundancy Check)１８４から構成される。
【００６２】
CPCS-UU１８１は、透過的に転送されるCPCSユーザ間の情報である。CPI１８２は、共通部種別表示であり、その１つの機能は、CPCS-PDU１７３のトレイラ１７４を６４ビットにアライメントすることである。CPI１８２のその他の機能は、決定されていない。
【００６３】
ペイロード長１８３は、CPCS-PDU１７３のペイロードのバイト数を示す。ATMフォーラムにおけるAMS VOD Specification 1.1におけるデフォルトに基づき、常に、２つのMPEGトランスポートストリームパケット１７１がCPCS-PDUのペイロードとして、CPCS-PDU１７３に格納されれば、ペイロード長１８３は、常に同一の値を有する。
【００６４】
CRC１８４は、CPCS-PDU１７３全体のビット誤りの検出に利用される。JT-1363.5の付属資料Ｅにおける誤りデータ配信オプションに記述されているように、MPEGデータの伝送においてCRCにより誤りが検出された場合、誤りを含むデータを廃棄せずに、誤りを含むデータを配信した方が、MPEGデコーダは、良好な画像を出力する。これは、MPEGデコーダが、エラーを隠蔽するエラーコンシールメント機能を有するためである。従って、通常、エラーが検出されたCPCS-PDU１７３のペイロードも、MPEGデコーダに供給される。
【００６５】
CPCS-PDU１７３−１は、ＳＡＲ(Segmentation and Reassembly)において、８つのSAR-PDU（４８バイト）、例えばSAR-PDU１７５−１乃至１７５−８に分割される。同様に、CPCS-PDU１７３−２は、ＳＡＲにおいて、例えば、８つのSAR-PDU１７５−９乃至１７５−１９に分割される。
【００６６】
以下、SAR-PDU１７５−１乃至１７５−１６を個々に区別する必要がないとき、単にSAR-PDU１７５と称する。
【００６７】
SAR-PDU１７５は、ATMレイヤにおいて、５バイトのATMヘッダ１７７が付され、５３バイトのATMセル１７６に変換される。図５に示す例においては、ATMセル１７６−１乃至１７６−１６は、SAR-PDU１７５−１乃至１７５−１６のそれぞれに、ATMヘッダ１７７−１乃至１７７−１６のいずれかが付されて生成される。
【００６８】
以下、ATMセル１７６−１乃至１７６−１６を個々に区別する必要がないとき、単にATMセル１７６と称する。
【００６９】
なお、受信装置１０３においては、以上で説明した逆の手順で、ATMセル１７６からMPEGトランスポートストリームパケットが生成される。
【００７０】
図４に戻り、PCRパケット検出部１１４は、入力されたCPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１のトランスポートストリームヘッダ１７２およびアダプテーションフィールド部を参照し、PCRパケット条件が設定されているか否かを確認する。PCRパケット検出部１１４は、入力されたCPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRパケット条件が設定されていることを確認したとき、すなわち、そのCPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１がPCRパケットであるとき、そのことを示す信号（以下、PCRパケット検出信号PDと称する）を同期情報処理部１１５およびセレクタ１１７に出力する。なお、PCRパケット検出部１１４は、入力されたCPCSペイロードには、そのデータの内容を変更したりすることなしに同期情報処理部１１５にそのまま出力する。
【００７１】
同期情報処理部１１５には、PCRパケット検出部１１４からCPCSペイロードが、そしてカウンタ１２０からカウント値が、それぞれ入力される他、PCRパケット検出部１１４から、PCRパケット検出信号PDが入力される。ここでの処理の詳細は後述するが、同期情報処理部１１５は、入力されたPCRパケット検出信号PDにより特定されるCPCSペイロードに含まれるPCRパケットからPCRを読み出し、同期情報（詳細は後述する）を算出し、同期情報付加部１１６に出力する。同期情報処理部１１５は、同期情報を算出するに当たり、後述するオフセット値Ｏｅ、距離Ｌｅ、および残差Ｒｅをメモリ１２１に記憶させる。メモリ１２１は、オフセット値Ｏｅ、距離Ｌｅ、および残差Ｒｅをプログラム毎に記憶する。
【００７２】
なお、同期情報処理部１１５は、自分自身に入力されたCPCSペイロードには、そのデータの内容を変更したりすることなしに、同期情報付加部１１６にそのまま出力する。
【００７３】
同期情報付加部１１６は、同期情報処理部１１５から供給された同期情報を基に、後述する同期情報を含んだトレイラをCPCSペイロードに付加して、CPCS-PDU１７３を生成し、そのCPCS-PDU１７３をセレクタ１１７に出力する。
【００７４】
図８は、同期情報付加部１１６がCPCSペイロードに付加するトレイラ１９１を説明する図である。トレイラ１９１のCPCS-UU１８１、CPI１８２、およびペイロード長１８３は、トレイラ１７４の場合と同様なので、その説明は省略する。
【００７５】
トレイラ１９１は、CRC１８４に代えて、１バイトの同期残差情報２０１および３バイトの同期情報間隔２０２を含む。
【００７６】
同期残差情報２０１および同期情報間隔２０２については、図１３のフローチャートを参照して後述する。
【００７７】
セレクタ１１７は、PCRパケット検出部１１４から入力されたPCRパケット検出信号PDを基に、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１がPCRパケットでないとき、CPCSトレイラ付加部１１３から供給されたCPCS-PDU１７３をMPEG／ATM変換部１１８に出力し、CPCSペイロードに含まれるMPEGトランスポートストリームパケットがPCRパケットであるとき、同期情報付加部１１６から供給されたCPCS-PDU１７３（同期情報が付加されている）をMPEG／ATM変換部１１８に出力する。
【００７８】
MPEG／ATM変換部１１８は、セレクタ１１７から供給されたCPCS-PDU１７３をATMセル１７６に変換して、ネットワーク１０２に出力する。MPEG／ATM変換部１１８はまた、ネットワーク１０２を介して、順次送信されてくるATMセル１７６を受信し、受信したATMセル１７６に基づいてネットワーク１０２に同期した８ＫＨzのクロックを生成し、PLL回路１１９に出力する。
【００７９】
PLL回路１１９は、図９に示すような位相比較器１５０を有している。VCO２１１は、位相比較部２１２から供給される比較結果に基づいて２７ＭＨｚのクロックを発生し、カウンタ１２０に出力するとともに、分周器２１３に出力する。分周器２１３は、VCO２１１から入力された２７ＭＨｚのクロックを、１／３３７５に分周して８ＫＨｚのクロックを生成し、位相比較部２１２に出力する。位相比較部２１２は、MPEG／ATM変換部１１８からの８ＫＨｚのクロックの位相と、分周器２１３からの８ＫＨｚからのクロックの位相を比較し、比較結果をVCO２１１に出力する。
【００８０】
図４に再度戻り、カウンタ１２０は、PLL回路１１９からの２７ＭＨｚのクロックをカウントするとともに、そのカウント値Ｎｅ（後述する）を同期情報処理部１１５に出力する。すなわち、このカウンタ１２０は、ネットワーク１０２に同期した２７ＭＨｚのクロックをカウントする。カウンタ１２０は、0から4,398,046,511,104までカウントし、4,398,046,511,104を越えたとき、リセットされる。
【００８１】
次に、送信装置１０１の送信の処理を、図１０のフローチャートを参照して説明する。ステップＳ１１において、送信装置１０１は、制御プレーンで規定される手続きに基づき、受信装置１０３とエンド・ツー・エンドでシグナリング処理を実行し、仮想チャネル識別子の対応関係の決定などに加えて、AAL5のトレイラに同期情報を格納して送信するか否かを、受信装置１０３に送信する。
【００８２】
送信装置１０１および受信装置１０３は、シグナリングの情報として、AAL5のトレイラにどのような情報を格納したかを示す識別子を予め定めておく。例えば、同期情報をCRC１８４に代えて格納する場合、シグナリングで送信される情報要素には「１」が割り当てられ、後述する伝送レートの変更を表すため、CRC１８４に代えて到達間隔を格納する場合、シグナリングで送信される情報要素には「２」が割り当てられる。
【００８３】
ステップＳ１１のシグナリングの処理により、送信装置１０１は、データを送信する前に、受信装置１０３に、CPCS-PDU１７３のトレイラに何に関する情報を格納したのかを通知することができる。
【００８４】
ステップＳ１２において、送信装置１０１は、これから送信するデータの種類（例えば、MPEGトランスポートストリームパケット、または、所定の技術計算用のデータなど）により、同期情報モードにするか否かを判定し、同期情報モードにすると判定された場合、ステップＳ１３に進み、同期情報モードに設定する。
【００８５】
ステップＳ１４において、送信装置１０１は、同期情報およびデータを送信する。ステップＳ１４の処理の詳細は、図１１のフローチャートを参照して後述する。
【００８６】
ステップＳ１５において、送信装置１０１は、まだ送信していないデータがあるか否かにより、データの送信を終了するか否かを判定し、データの送信を終了しないと判定された場合、ステップＳ１４に戻り、同期情報およびデータを送信する処理を繰り返す。
【００８７】
ステップＳ１５において、データの送信を終了したと判定された場合、ステップＳ１６に進み、送信装置１０１は、動作モードを、デフォルトの設定である、通常モードに設定し、処理は終了する。なお、ステップＳ１６は、省略してもよい。
【００８８】
ステップＳ１２において、同期情報モードにしないと判定された場合、ステップＳ１７に進み、送信装置１０１は、動作モードを通常モードに設定する。
【００８９】
ステップＳ１８において、送信装置１０１は、図７に示すCPCS-PDU１７３のみを利用する通常のモードで、データを送信し、処理は終了する。
【００９０】
このように、送信装置１０１は、データを送信する前に、予め、トレイラにいずれの情報を格納したかを、受信装置１０３に通知することができる。
【００９１】
なお、送信装置１０１および受信装置１０３は、シグナリング処理でなく、CPCS-PDU１７３のトレイラに何に関する情報を格納したのかを予め設定して、処理を実行するようにしてもよい。
【００９２】
次に、図１０のステップＳ１４に対応する、送信装置１０１の同期情報およびデータの送信の処理を、図１１のフローチャートを参照して説明する。ステップＳ３１において、ＴＳパケット同期部１１１は、送信装置１０１に入力されるMPEGトランスポートストリームのフレーム同期確立の処理を実行する。
【００９３】
ステップＳ３２において、CPCSペイロード生成部１１２は、ＴＳパケット同期部１１１から供給された２つのMPEGトランスポートストリームパケット１７１（同期が確立されている）から、CPCSペイロードを生成する。
【００９４】
ステップＳ３３において、PCRパケット検出部１１４は、CPCSペイロード生成部１１２が生成したCPCSペイロードに含まれる２つのMPEGトランスポートストリームパケット１７１いずれかに、PCRが存在するか否かを判定し、CPCSペイロードに含まれるいずれかのMPEGトランスポートストリームパケット１７１にPCRが存在すると判定された場合、ステップＳ３４に進み、同期情報処理部１１５は、同期情報を生成し、同期情報付加部１１６は、同期情報処理部１１５が生成した同期情報をトレイラ１９１に格納して、CPCS-PDU１７３を生成し、セレクタ１１７に出力する。セレクタ１１７は、同期情報付加部１１６から供給されたCPCS-PDU１７３をMPEG／ATM変換部１１８に供給し、ステップＳ３５に進む。
【００９５】
ステップＳ３４の同期情報書き込み処理の詳細については、図１３のフローチャートを参照して説明する。
【００９６】
ステップＳ３３において、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在しないと判定された場合、ステップＳ３６に進み、CPCSトレイラ付加部１１３は、CPCSペイロード生成部１１２から供給されたCPCSペイロードに、トレイラ１７４を付加して、セレクタ１１７に出力する。セレクタ１１７は、CPCSトレイラ付加部１１３から供給されたCPCS-PDU１７３をMPEG／ATM変換部１１８に供給し、ステップＳ３５に進む。
【００９７】
ステップＳ３５において、MPEG／ATM変換部１１８は、セレクタ１１７から入力されたCPCS-PDU１７３を基に、ATMセル１７６を生成して、ネットワーク１０２を介して、送信して、処理は終了する。
【００９８】
以上のように、送信装置１０１は、CPCSペイロードとして、PCRが存在するMPEGトランスポートストリームパケット１７１が含まれるCPCS-PDU１７３のトレイラに、同期情報を格納して、受信装置１０３に送信することができる。
【００９９】
次に、図１１のステップＳ３１に対応する、送信装置１０１のトランスポートストリームのフレーム同期確立の処理を、図１２のフローチャートを参照して説明する。 ステップＳ５１において、ＴＳパケット同期部１１１は、入力されたMPEGトランスポートストリームパケットのデータの値を１バイトごとに読み取り、読み取った値が４７ｈ（MPEGトランスポートストリームパケット１７１の同期バイトに設定されている値）であるまで待機し、４７ｈが読み取られたとき、ステップＳ５２に進み、カウンタｉの値を１に初期設定する。次に、ステップＳ５３において、ＴＳパケット同期部１１１は、ステップＳ５１で４７ｈを読み取ったデータから１８８バイト後ろの部分のデータを読み取り、ステップＳ５４において、その値が４７ｈであるか否かを判定する。すなわち、MPEGトランスポートストリームパケット１７１は、１８８バイトの固定パケットであるので、ステップＳ５１で４７ｈを読み取った１バイトのデータが同期バイトであれば、１８８バイト後ろの部分のデータも同期バイトで４７ｈが設定されている。
【０１００】
ステップＳ５４において、読み取ったデータが４７ｈではないと判定した場合、ＴＳパケット同期部１１１は、ステップＳ５１に戻る。一方、ステップＳ５４において、読み取ったデータが４７ｈであると判定した場合、ＴＳパケット同期部１１１は、ステップＳ５５に進む。
【０１０１】
ステップＳ５５において、ＴＳパケット同期部１１１は、カウンタｉの値が５と等しいか否かを判定し、等しくないと判定した場合、ステップＳ５６に進み、カウンタｉの値を１だけインクリメントし、ステップＳ５３に戻り、それ以降の処理を繰り返す。ステップＳ５５で、カウンタｉの値が５と等しいと判定された場合、すなわち、入力されたMPEGトランスポートストリームパケットのデータから、１８８バイト毎に、５回連続して４７ｈが読み取られた場合、ステップＳ５７に進む。
【０１０２】
ステップＳ５７において、ＴＳパケット同期部１１１は、５回目に４７ｈを検出したときの位置を、MPEGトランスポートストリームパケット１７１の先頭として、そのMPEGトランスポートストリームパケット１７１とのフレーム同期を確立する。
【０１０３】
ＴＳパケット同期部１１１は、このようにして、MPEGトランスポートストリームパケットとのフレーム同期を確立するので、フレーム同期が確立される以前のMPEGトランスポートストリームパケット１７１は、CPCSペイロード生成部１１２には供給されず、捨てられる。 次に、ステップＳ５８において、ＴＳパケット同期部１１１は、カウンタｉの値を１に初期設定し、ステップＳ５９に進み、ステップＳ５３で読み取ったデータ（４７ｈ）の位置から１８８バイト分後ろのデータを読み取り、ステップＳ６０において、それが４７ｈであるか否かを判定する。
【０１０４】
ステップＳ６０において、ステップＳ５９で読み取ったデータが４７ｈではないと判定した場合、ＴＳパケット同期部１１１は、ステップＳ６１に進み、カウンタｉの値が３と等しいか否かを判定し、等しくないと判定した場合、ステップＳ６２に進み、カウンタｉの値を１だけインクリメントし、ステップＳ５９に戻り、それ以降の処理をする。一方、ステップＳ６１で、カウンタｉの値が３と等しいと判定し場合、ＴＳパケット同期部１１１は、ステップＳ５１に戻り、それ以降の処理を実行する。すなわち、ステップＳ５９において読み取られたデータが３回連続して４７ｈではないと判定された場合、MPEGトランスポートストリームパケットとのフレーム同期が外れたと判断され、ステップＳ５１に戻り、フレーム同期確立のための処理が、はじめから行われる。
【０１０５】
なお、この例の場合、１８８バイト間隔で読み取られたデータが３回連続して４７ｈではないとされたときに、フレーム同期を確立するための処理がはじめから行われる。
【０１０６】
ステップＳ６０において、ＴＳパケット同期部１１１は、ステップＳ５９で読み取ったデータが４７ｈであると判定した場合、ステップＳ５９に戻り、それ以降の処理を実行する。
【０１０７】
次に、図１１のステップＳ３４に対応する、送信装置１０１の同期情報の書き込みの処理を、図１３のフローチャートを参照して説明する。
【０１０８】
ＴＳパケット同期部１１１により、MPEGトランスポートストリームパケットのフレーム同期が確立されている状態において、PCRパケット検出部１１４は、フレーム同期確立後、最初にPCRを含んでいるMPEGトランスポートストリームパケット１７１であるPCRパケット１を検出すると、PCRパケット検出信号PDが同期情報処理部１１５に入力されるので、ステップＳ８１において、同期情報処理部１１５は、PCRパケット検出信号PDにより特定されるPCRパケット１のPCR値Ｅ１を読み取り、そのときカウンタ１２０から供給されたカウント値Ｎｅ１を保持する。
【０１０９】
次に、ステップＳ８２において、同期情報処理部１１５は、ステップＳ８１で得たPCR値Ｅ１およびカウント値Ｎｅ１を、式（１）に代入し、オフセット値Ｏｅを算出する。
【０１１０】
オフセット値Ｏｅ＝PCR値Ｅ１−カウント値Ｎｅ１・・（１）
ステップＳ８３において、同期情報処理部１１５は、ステップＳ８１で読み取ったPCR値Ｅ１と、ステップＳ８２で算出したオフセット値Ｏｅをメモリ１２１に記憶させる。次に、ステップＳ８４において、同期情報処理部１１５は、次のPCRパケット（この場合、第２番目のPCRパケット２）が入力されるまで待機し、PCRパケット検出部１１４により、PCRパケット２が検出され、PCRパケット検出信号PDが入力されると、ステップＳ８５に進む。
【０１１１】
ステップＳ８５において、同期情報処理部１１５は、ステップＳ８４で入力されたPCRパケット検出信号PDにより特定されるPCRパケット２からPCR値Ｅ２を読み取り、そのときカウンタ１２０から入力されたカウント値Ｎｅ２を保持する。次に、ステップＳ８６において、同期情報処理部１１５は、距離Ｌeおよび残差Ｒｅを算出する。ここでの距離Ｌｅおよび残差Ｒｅの算出方法を、図１４を参照して説明する。距離Ｌeは、いわゆる、PCRパケットの到着間隔であり、残差Ｒeは、同期残差である。なお、以下において、距離Ｌｅと残差Ｒｅを、個々に区別する必要がない場合、これらをまとめて、同期情報と記述する。
【０１１２】
この例の場合、ステップＳ８１において取得されたPCRパケット１のPCR値Ｅ１およびカウント値Ｎｅ１、ステップＳ８２で算出されたオフセット値Ｏｅ、並びにステップＳ８５で取得されたPCRパケット２のPCR値Ｅ２およびカウント値Ｎｅ２は、それぞれ、図１４（Ａ），（Ｂ）に示すような位置関係にあるものとする。
【０１１３】
同期情報処理部１１５は、はじめに、式（２）に従って、カウント値Ｎｅ１（ステップＳ８１で取得された）に、オフセット値Ｏｅを加算し、基準値Ｂｅ１（図１４（Ｃ））を算出する。
【０１１４】
基準値Ｂｅ１＝カウント値Ｎｅ１＋オフセット値Ｏｅ・・・（２）
なお、この場合、基準値Ｂｅ１は、PCR値Ｅ１と同値となる。
【０１１５】
次に、同期情報処理部１１５は、式（３）に従って、ステップＳ８５で取得したカウント値Ｎｅ２に、オフセット値Ｏｅを加算し、基準値Ｂｅ２（図１４（Ｃ））を算出し、さらに、式（４）に従って、基準値Ｂｅ２と基準値Ｂｅ１との距離Ｌｅ（図１４（Ｃ））を算出する。
【０１１６】
基準値Ｂｅ２＝カウント値Ｎｅ２＋オフセット値Ｏｅ・・・（３）
距離Ｌｅ＝基準値Ｂｅ２−基準値Ｂｅ１ ・・・（４）
次に、同期情報処理部１１５は、式（５）に従って、ステップＳ８５で取得したPCRパケット２のPCR値Ｅ２と基準値Ｂｅ２から残差Ｒｅを算出する。
【０１１７】
残差Ｒｅ＝PCR値Ｅ２−基準値Ｂｅ２・・・・（５）
基準値Ｂｅ２は、送信装置１０１に入力されたMPEGトランスポートストリームパケットに発生する遅延が一定であると仮定した場合の、PCRパケット２のPCR値Ｅ２の推測値である。すなわち、残差Ｒｅは、距離Ｌｅ分だけ離れたときの、推測値（基準値Ｂｅ２）と実際のPCR値（PCR値Ｅ２）との差を表している。
【０１１８】
このようにして算出された距離Ｌｅおよび残差Ｒｅがメモリ１２１に記憶されると、同期情報付加部１１６は、ステップＳ８７に進み、CPCSペイロードに、CPCS-UU１８１、CPI１８２、およびペイロード長１８３とともに、距離Ｌｅおよび残差Ｒｅをトレイラ１９１として付加して（残差Ｒeは、同期残差情報２０１として、距離Ｌeは、同期情報間隔２０２として付加される）、CPCS-PDU１７３をセレクタ１１７に出力する。セレクタ１１７は、PCRパケット検出部１１４から供給されるPCRパケット検出信号PDを基に、同期情報付加部１１６から供給されたCPCS-PDU１７３をMPEG／ATM変換部１１８に出力する。
【０１１９】
MPEG／ATM変換部１１８に出力された、トレイラ１９１に同期情報が書き込まれたCPCS-PDU１７３は、そこで、ATMセル１７６に変換され、ネットワーク１０２上に伝送される。なお、MPEG-２方式の規格によれば、システムクロック（２７ＭＨｚのクロック）の誤差の許容範囲は、±８１０Ｈｚとされ、そしてPCRが、０．１秒以内に１つの割合で伝送される。このことから、残差Ｒｅの大きさは、８１クロック（＝８１０（Ｈｚ）×０．１（Ｓ））以下となり、１バイトのデータ（−１２７乃至１２７）で表すことができる。距離Ｌｅには３バイト分のデータが必要となることから、結局、合計４バイトのデータで同期情報を示すことができる。
【０１２０】
ステップＳ８８において、同期情報処理部１１５は、式（６）に従って、ステップＳ８２で算出したオフセット値Ｏｅに残差Ｒeを加算し、新しいオフセット値Ｏeを算出し、ステップＳ８９において、ステップＳ８６で算出した基準値Ｂe２とともにメモリ１２１に記憶させる。その後、ステップＳ８４に戻り、次のCPCSペイロードに対し、ステップＳ８５乃至Ｓ８９における処理を実行する。
【０１２１】
新しいオフセット値Ｏｅ＝オフセット値Ｏｅ＋残差Ｒｅ・・・（６）
以上の処理においてメモリ１２１に記憶された各種データは、プログラム毎に記憶される。
【０１２２】
以上のように、送信装置１０１は、４バイトの同期情報をトレイラ１９１に格納して送信することができる。
【０１２３】
次に、受信装置１０３について説明する。図１５は、受信装置１０３の構成例を表している。ATMインターフェース３０１は、ネットワーク１０２を介して伝送されてきた、送信装置１０１からのATMセル１７６を受信し、受信したATMセル１７６をCPCS-PDU抽出部３０４に出力する。ATMインターフェース３０１はまた、受信したATMセル１７６に基づいてネットワーク１０２に同期した８ＫＨzのクロックを生成し、PLL回路３０２に出力する。PLL回路３０２は、図４のPLL回路１１９と同様の構成を有し、図９に示す位相比較器１５０と同様の構成を有する位相比較器を有している。PLL回路３０２は、ATMインターフェース３０１から供給されたネットワーク１０２に同期したクロックに基づいて、２７ＭＨｚのクロックを再生し、カウンタ３０３に出力する。
【０１２４】
カウンタ３０３は、0から4,398,046,511,104までの範囲で、PLL回路３０２からの２７ＭＨｚのクロックをカウントするとともに、そのカウント値ＮｒをPCR書換部３０８に出力する。
【０１２５】
CPCS-PDU抽出部３０４は、ATMインターフェース３０１から供給されたATMセル１７６を、CPCS-PDU１７３に変換し、得られたCPCS-PDU１７３をトレイラ抽出部３０６およびPCRパケット検出部３０５に出力する。
【０１２６】
PCRパケット検出部３０５は、入力されたCPCS-PDU１７３のCPCSペイロード、すなわち２つのMPEGトランスポートストリームパケット１７１のアダプテーションフィールドのPCRフラグに１が設定されているか否かを確認し、２つのMPEGトランスポートストリームパケット１７１のアダプテーションフィールドのPCRフラグに１が設定されていることを確認した場合、PCRパケット検出信号PDをセレクタ３０７に出力する。
【０１２７】
トレイラ抽出部３０６は、供給されたCPCS-PDU１７３のCPCSペイロード、すなわち、２つのMPEGトランスポートストリームパケット１７１をバッファ３１０に供給するとともに、CPCS-PDU１７３のトレイラ（トレイラ１７４またはトレイラ１９１）をセレクタ３０７に供給する。
【０１２８】
セレクタ３０７は、PCRパケット検出部３０５から供給されたPCRパケット検出信号PDを基に、PCRパケット検出部３０５が２つのMPEGトランスポートストリームパケット１７１のアダプテーションフィールドのPCRフラグに１が設定されていることを確認した場合、トレイラ抽出部３０６から入力されたトレイラ１９１に含まれる同期残差情報２０１および同期情報間隔２０２をPCR書換部３０８に供給し、PCRパケット検出部３０５が２つのMPEGトランスポートストリームパケット１７１のアダプテーションフィールドのPCRフラグに１が設定されていないことを確認した場合、トレイラ１７４並びにトレイラ１９１に含まれるCPCS-UU１８１、CPI１８２、およびペイロード長１８３をトレイラ処理部３１１に供給する。
【０１２９】
PCR書換部３０８は、セレクタ３０７から供給された同期残差情報２０１および同期情報間隔２０２に基づいて、バッファ３１０に記憶されているMPEGトランスポートストリームパケット１７１のPCR値Ｃを算出する。PCR書換部３０８はまた、バッファ３１０に、算出したPCR値Ｃをバッファ３１０に記憶されているMPEGトランスポートストリームパケット１７１に書き込ませる（書き換えさせる）。バッファ３１０は、PCR値Ｃが書き込まれたMPEGトランスポートストリームパケット１７１を図示せぬデコーダに出力する。
【０１３０】
なお、PCR書換部３０８におけるこの処理の詳細は、図１８のフローチャートを参照して後述する。メモリ３０９は、PCR書換部３０８が、PCR値Ｃを算出するのに必要なデータを、プログラム毎に記憶する。
【０１３１】
トレイラ処理部３１１は、トレイラ１７４、並びにトレイラ１９１に含まれるCPCS-UU１８１、CPI１８２、およびペイロード長１８３を基に、通常のトレイラ処理（特に、トレイラ１７４のCRC１８４によるエラー検出処理）を実行し、エラーが発見された場合、所定のデータをエラー通知部３１２に供給する。エラー通知部３１２は、トレイラ処理部３１１から入力されたエラーの内容を示すデータを、例えば、所定の管理ソフトウェアまたは上位レイヤーに通知する。
【０１３２】
次に、受信装置１０３の受信の処理を、図１６のフローチャートを参照して説明する。ステップＳ１０１において、受信装置１０３は、シグナリング処理を実行し、送信装置１０１がAAL5のトレイラに同期情報を格納して送信するか否かを、受信する。
【０１３３】
ステップＳ１０１のシグナリングの処理により、受信装置１０３は、データを受信する前に、送信装置１０１が、トレイラにいずれの情報を格納したのかを知ることができる。
【０１３４】
ステップＳ１０２において、受信装置１０３は、シグナリングの結果を基に、同期情報モードにするか否かを判定し、同期情報モードにすると判定された場合、ステップＳ１０３に進み、同期情報モードに設定する。
【０１３５】
ステップＳ１０４において、受信装置１０３は、同期情報およびデータを受信する。ステップＳ１０４の処理の詳細は、図１７のフローチャートを参照して後述する。
【０１３６】
ステップＳ１０５において、受信装置１０３は、データの受信を終了するか否かを判定し、データの受信を終了しないと判定された場合、ステップＳ１０４に戻り、同期情報およびデータを受信する処理を繰り返す。
【０１３７】
ステップＳ１０５において、データの送信を終了したと判定された場合、ステップＳ１０６に進み、受信装置１０３は、デフォルトの設定である、通常モードに設定し、処理は終了する。なお、ステップＳ１０６は、省略してもよい。
【０１３８】
ステップＳ１０２において、同期情報モードにしないと判定された場合、同期情報の受信は行われないので、ステップＳ１０７に進み、受信装置１０３は、通常モードに設定する。
【０１３９】
ステップＳ１８において、受信装置１０３は、通常のモードで、データを受信し、処理は終了する。
【０１４０】
このように、受信装置１０３は、データを受信する前に、予め、トレイラにいずれの情報を格納したかを、知ることができる。
【０１４１】
次に、図１６のステップＳ１０４に対応する、受信装置１０３の同期情報およびデータの受信の処理を、図１７のフローチャートを参照して説明する。ステップＳ１２１において、ATMインターフェース３０１は、ネットワーク１０２を介して、送信装置１０１から送信されたATMセル１７６を受信する。
【０１４２】
ステップＳ１２２において、CPCS-PDU抽出部３０４は、ATMインターフェース３０１から供給されたATMセル１７６を基に、CPCS-PDU１７３を生成する。
【０１４３】
ステップＳ１２３において、PCRパケット検出部３０５は、CPCS-PDU抽出部３０４が抽出したCPCS-PDU１７３のCPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１に、PCRが存在するか否かを判定し、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在すると判定された場合、ステップＳ１２４に進み、PCR書換部３０８は、セレクタ３０７から供給された同期残差情報２０１および同期情報間隔２０２に基づいて、バッファ３１０に記憶されているMPEGトランスポートストリームパケット１７１のPCR値Ｃを算出する。PCR書換部３０８は、バッファ３１０に、算出したPCR値Ｃをバッファ３１０に記憶されているMPEGトランスポートストリームパケット１７１に書き込ませ、ステップＳ１２５に進む。
【０１４４】
ステップＳ１２４の同期情報書き換え処理の詳細については、図１８のフローチャートを参照して説明する。
【０１４５】
ステップＳ１２５において、トレイラ処理部３１１は、トレイラ１７４並びにトレイラ１９１に含まれるCPCS-UU１８１、CPI１８２、およびペイロード長１８３を基に、通常のトレイラ処理を実行する。ステップＳ１２６において、トレイラ処理部３１１は、CPI１８２、またはペイロード長１８３の値の妥当性をチェックし、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ１２７に進み、エラー通知部３１２は、上位レイヤーへの通知などのエラー処理を実行して、処理は終了する。
【０１４６】
ステップＳ１２６において、エラーが発生していないと判定された場合、処理は終了する。
【０１４７】
ステップＳ１２３において、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在しないと判定された場合、ステップＳ１２８に進み、トレイラ処理部３１１は、CPCS-PDU１７３のトレイラ１７４のCRC１８４をチェックする。ステップＳ１２９において、トレイラ処理部３１１は、ステップＳ１２８のCRC１８４のチェックにおいて、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ１３０に進み、エラー通知部３１２は、MPEGトランスポートストリームパケット１７１の再送を要求し、手続きは、ステップＳ１３１に進む。
【０１４８】
ステップＳ１２９において、エラーが発生していないと判定された場合、ステップＳ１３０はスキップされて、手続きは、ステップＳ１３１に進み、トレイラ処理部３１１は、CPCS-PDU１７３のトレイラ１７４のCRC１８４以外の、CPCS-UU１８１、CPI１８２、またはペイロード長１８３を基に、トレイラ処理を実行する。
【０１４９】
ステップＳ１３２において、トレイラ処理部３１１は、CPI１８２、またはペイロード長１８３の値の妥当性をチェックし、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ１３３に進み、エラー通知部３１２は、上位レイヤーへの通知などのエラー処理を実行して、処理は終了する。
【０１５０】
ステップＳ１３２において、エラーが発生していないと判定された場合、処理は終了する。
【０１５１】
以上のように、受信装置１０３は、CPCSペイロードとして、PCRが存在するMPEGトランスポートストリームパケット１７１が含まれるCPCS-PDU１７３のトレイラに、同期情報を利用して、PCRの書き換えをすることができる。
【０１５２】
次に、図１７のステップＳ１２４に対応する、受信装置１０３に入力されたPCRパケットのPCR値を書き換える場合のPCR書換部３０８の処理手順を、図１８のフローチャートを参照して説明する。PCRパケット検出部３０５がPCRパケット１１を検出して、PCRパケット検出信号PDをセレクタ３０７に供給すると、セレクタ３０７は、トレイラ抽出部３０６から供給された同期残差情報２０１および同期情報間隔２０２をPCR書換部３０８に出力するので、ステップＳ１４１において、PCR書換部３０８は、PCRパケット検出信号PDにより特定されるPCRパケット１１のPCR値Ｅ１１を読み取り、そのときカウンタ３０３から供給されたカウント値Ｎｒ１１を保持する。
【０１５３】
次に、ステップＳ１４２において、PCR書換部３０８は、ステップＳ１４１で得たPCR値Ｅ１１およびカウント値Ｎｒ１１を、式（７）に代入し、オフセット値Ｏｒを算出する。
【０１５４】
オフセット値Ｏｒ＝PCR値Ｅ１１−カウント値Ｎｒ１１・・（７）
ステップＳ１４３において、PCR書換部３０８は、ステップＳ１４１で読み取ったPCR値Ｅ１１と、ステップＳ１４２で算出したオフセット値Ｏｒをメモリ３０９に記憶させる。次に、ステップＳ１４４において、PCR書換部３０８は、セレクタ３０７から供給された同期残差情報２０１である残差Ｒｅ、および同期情報間隔２０２である距離Ｌｅを読み取り、メモリ３０９に記憶させる。
【０１５５】
ステップＳ１４５において、PCR書換部３０８は、次のPCRパケット（この場合、第２番目のPCRパケット１２）が入力されるまで待機し、PCRパケット検出部３０５により、PCRパケット１２が検出され、PCRパケット検出信号PDが入力されると、ステップＳ１４６に進む。ステップＳ１４６において、PCR書換部３０８は、ステップＳ１４５で入力されたPCRパケット検出信号PDにより特定されるPCRパケット１２からPCR値Ｅ１２を読み取り、そのときカウンタ３０３から入力されたカウント値Ｎｒ１２を保持する。
【０１５６】
次に、ステップＳ１４７において、PCR書換部３０８は、PCRパケット１２のPCR値Ｅ１２に代えて書き込むべきPCR値Ｃを算出する。ここでのPCR値Ｃの算出方法を、図１９を参照して説明する。
【０１５７】
この例の場合、ステップＳ１４１において取得されたPCRパケット１１のPCR値Ｅ１１およびカウント値Ｎｒ１１、ステップＳ１４２で算出されたオフセット値Ｏｒ、並びにステップＳ１４６で取得されたPCRパケット１２のPCR値Ｅ１２およびカウント値Ｎｒ１２は、図１９（Ａ），（Ｂ）に示すような位置関係にあるものとする。
【０１５８】
そこで、PCR書換部３０８は、はじめに、式（８）に従って、カウント値Ｎｒ１１（ステップＳ１４１で取得された）に、オフセット値Ｏｒを加算し、基準値Ｂｒ１１（図１９（Ｃ））を算出する。
【０１５９】
基準値Ｂｒ１１＝カウント値Ｎｒ１１＋オフセット値Ｏｒ・・・（８）
なお、この例の場合、基準値Ｂｒ１１は、PCR値Ｅ１１と同値となるが、先行するPCR値Ｅに基づいて、オフセット値Ｏｒを算出し、その後に入力されるPCRパケットが入力されたときのカウント値Ｎｒに、それを加算し、基準値Ｂｒを算出するようにすることもできる。
【０１６０】
PCR書換部３０８は、式（９）に従って、カウント値Ｎｒ１２（ステップＳ１４６で取得された）に、オフセット値Ｏｒを加算し、基準値Ｂｒ１２（図１９（Ｃ））を算出し、さらに、式（１０）従って、基準値Ｂｒ１２と基準値Ｂｒ１１との距離Ｌｒ（図１９（Ｃ））を算出する。
【０１６１】
基準値Ｂｒ１２＝カウント値Ｎｒ１２＋オフセット値Ｏｒ・・・（９）
距離Ｌｒ＝基準値Ｂｒ１２−基準値Ｂｒ１１・・・（１０）
次に、PCR書換部３０８は、ステップＳ１４４で読み取ったセレクタ３０７から供給された同期情報の距離Ｌｅおよび残差Ｒｅ、並びに先に算出した距離Ｌｒを、式（１１）に代入し、残差Ｒｒを算出し、さらに、式（１２）に従って、基準値Ｂｒ１２に残差Ｒｒを加算し、PCR値Ｃを算出する。
【０１６２】
残差Ｒｒ＝残差Ｒｅ×（距離Ｌｒ／距離Ｌｅ）・・・（１１）
PCR値Ｃ＝基準値Ｂｒ１１＋距離Ｌｒ＋残差Ｒｒ・・・（１２）
基準値Ｂｒ１２は、受信装置１０３に入力されるATMセル１７６に発生している遅延が一定であると仮定した場合の、PCRパケット１２のPCR値Ｅ１２の推測値である。残差Ｒｒは、距離Ｌｒ分だけ離れたときの、推測値（基準値Ｂｒ１２）と実際のPCR値（PCR値Ｅ１２）との差を、距離Ｌｅと残差Ｒｅとの比例関係から算出した推測値である。つまり、基準値Ｂｒ１２と距離Ｌｒに残差Ｒｒが加算されたPCR値Ｃは、真のPCR（PCR値Ｅ１２）と推測される。なお、ここで算出された距離Ｌｒおよび残差Ｒｒは、メモリ３０９に記憶される。
【０１６３】
このようにして、ステップＳ１４７において、PCR値Ｃを算出すると、PCR書換部３０８は、ステップＳ１４８に進み、PCRパケット１２のPCR値Ｅ１２に代えて、算出したPCR値Ｃをバッファ３１０に供給し、バッファ３１０は、所定のMPEGトランスポートストリームパケット１７１にPCR値Ｃを書き込み、そのMPEGトランスポートストリームパケット１７１を図示せぬデコーダに出力する。これにより、デコーダにおいて、送信装置１０１のシステムクロックと同期したクロックが再生され、データが適切にデコードされる。
【０１６４】
次に、ステップＳ１４９において、PCR書換部３０８は、式（１３）に従って、ステップＳ１４２で算出したオフセット値Ｏｒに残差Ｒｒを加算し、新しいオフセット値Ｏｒを算出し、ステップＳ１５０において、基準値Ｂｒ１２とともにメモリ３０９に記憶させる。
【０１６５】
新しいオフセット値Ｏｒ＝オフセット値Ｏｒ＋残差Ｒｒ・・・（１３）
ステップＳ１５１においてPCR書換部３０８は、PCRパケット１２の同期情報（距離Ｌｅおよび残差Ｒｅ）を読み取り、メモリ３０９に記憶させる。その後、ステップＳ１４５に戻り、次のPCRパケットに対し、ステップＳ１４５乃至ステップＳ１５１における処理を実行する。
【０１６６】
以上の処理においてメモリ３０９に記憶された各種データは、プログラム毎に記憶されるようになされている。
【０１６７】
以上のようにして、送信装置１０１において作成された同期情報（距離Ｌｅおよび残差Ｒｅ）が受信装置１０３に送信され、受信装置１０３において、その同期情報に基づいて、MPEGトランスポートストリームパケット１７１のPCRが書き換えられるようにしたので、そのPCRを入手するデコーダは、エンコード時のクロックに同期したシステムクロックを生成し、データを適切に再生する。
【０１６８】
また、送信装置１０１において、オフセット値Ｏｅ、距離Ｌｅ、および残差Ｒｅがメモリ１２１に、また受信装置１０３において、オフセット値Ｏｒ、距離Ｌｒ、および残差Ｒｒがメモリ３０９に、それぞれプログラム毎に記憶されるようになされているので、複数のプログラムに対しPCR書き換え処理を実行することができる。
【０１６９】
図２０は、伝送レートを変化させる場合の、送信装置１０１の他の構成例を説明する図である。TSパケット同期部１１１乃至PCRパケット検出部１１４、並びにセレクタ１１７およびMPEG／ATM変換部１１８は、図４の場合と同一であるので、その説明は適宜省略する。
【０１７０】
伝送レート計算処理部３３１には、PCRパケット検出部１１４からCPCSペイロードが、そしてカウンタ１２０からカウント値が、それぞれ入力される他、PCRパケット検出部１１４から、PCRパケット検出信号PDが入力される。伝送レート計算処理部３３１は、入力されたPCRパケット検出信号PDにより特定されるCPCSペイロードの到達間隔時間、およびPCRパケット検出信号PDにより特定されるCPCSペイロードの到達間隔時間の間に到達したCPCSペイロードの数を基に、伝送レート（例えば、CPCSペイロードの到着間隔時間で表す）を算出し、伝送レート情報付加部３３２に出力する。
【０１７１】
伝送レート計算処理部３３１は、同期情報を算出するに当たり、PCRパケット検出信号PDにより特定されるCPCSペイロードの到達時刻、または到達したCPCSペイロードの数のカウント値などのデータをメモリ３３３に記憶させる。メモリ３３３は、そのデータをプログラム毎に記憶する。
【０１７２】
なお、伝送レート計算処理部３３１は、自分自身に入力されたCPCSペイロードには、何ら処理を施さず伝送レート情報付加部３３２にそのまま出力する。
【０１７３】
伝送レート情報付加部３３２は、伝送レート計算処理部３３１から供給された同期情報を基に、AAL5のCSで規定されるCPCSトレイラに代わり、伝送レートを含んだトレイラをCPCSペイロードに付加して、CPCS-PDU１７３をセレクタ１１７に出力する。
【０１７４】
図２１は、伝送レート情報付加部３３２がCPCSペイロードに付加するトレイラ３４１を説明する図である。トレイラ３４１の１バイトのCPCS-UU１８１、１バイトのCPI１８２、および２バイトのペイロード長１８３は、トレイラ１７４の場合ど同様なので、その説明は省略する。トレイラ３４１は、CRC１８４に代えて、４バイトのパケット到達間隔３５１を含む。
【０１７５】
セレクタ１１７は、PCRパケット検出部１１４から入力されたPCRパケット検出信号PDを基に、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１がPCRパケットでないとき、CPCSトレイラ付加部１１３から供給されたCPCS-PDU１７３をMPEG／ATM変換部１１８に出力し、CPCSペイロードに含まれるMPEGトランスポートストリームパケットがPCRパケットであるとき、伝送レート情報付加部３３２から供給されたCPCS-PDU１７３（パケット到達間隔３５１が付加されている）をMPEG／ATM変換部１１８に出力する。
【０１７６】
MPEG／ATM変換部１１８は、CPCS-PDU１７３をATMセル１７６に変換してネットワーク１０２へ送信する。MPEG／ATM変換部１１８はまた、ネットワーク１０２から順次送信されてくるATMセルを受信し、受信したATMセルに基づいてネットワーク１０２に同期した８ＫＨzのクロックを生成し、PLL回路１１９に出力する。
【０１７７】
図２０の送信装置１０１の送信の処理は、図１０のフローチャートを参照して説明した処理と、ステップＳ１４の同期情報およびデータの送信の処理を除き、同様であるので、その説明は省略する。図２０の送信装置１０１の送信の処理においては、ステップＳ１４の同期情報およびデータの送信の処理に代えて、伝送レートおよびデータの送信の処理が実行される（勿論、シグナリング処理において、送信装置１０１は、伝送レートおよびデータを送信する旨の情報を送信する）。
【０１７８】
図２２のフローチャートを参照して、図２０の送信装置１０１の伝送レートおよびデータの送信の処理を説明する。ステップＳ２０１乃至ステップＳ２０３のそれぞれの処理は、図１１のステップＳ３１乃至ステップＳ３３のそれぞれの処理と同様の処理なので、その説明は省略する。
【０１７９】
ステップＳ２０３において、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在すると判定された場合、ステップＳ２０４に進み、伝送レート計算処理部３３１は、カウンタ１２０から入力される現在の時刻、メモリ３３３に記憶されているPCRパケット検出信号PDにより特定される前回のCPCSペイロードの到達時刻、およびメモリ３３３に記憶されている到達したCPCSペイロードの数のカウント値を基に、PCRパケット検出信号PDにより特定されるCPCSペイロードの到達間隔時間を到達したCPCSペイロードの数で除して、CPCS-PDU１７３の間隔を示すパケット到達間隔３５１を生成する。伝送レート計算処理部３３１は、メモリ３３３に今回のPCRパケット検出信号PDにより特定されるCPCSペイロードの到達時刻（その時、カウンタ１２０から入力されたカウント値）を記憶させる。
【０１８０】
ステップＳ２０５において、伝送レート情報付加部３３２は、伝送レート計算処理部３３１が生成したパケット到達間隔３５１をCRC１８４に代えてトレイラ３５１に格納して、CPCS-PDU１７３を生成し、ステップＳ２６に進む。
【０１８１】
ステップＳ２０３において、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在しないと判定された場合、ステップＳ２０７に進み、CPCSトレイラ付加部１１３は、CPCSペイロード生成部１１２から供給されたCPCSペイロードに、AAL5のCSで規定されるトレイラ１７４を付加し、CPCS-PDU１７３を生成し、ステップＳ２０６に進む。
【０１８２】
ステップＳ２０６の処理は、図１１のステップＳ３５の処理と同様なので、その説明は省略する。
【０１８３】
以上のように、送信装置１０１は、CPCSペイロードとして、PCRが存在するMPEGトランスポートストリームパケット１７１が含まれるCPCS-PDU１７３のトレイラ３４１に、パケット到達間隔３５１を格納して、送信することができる。
【０１８４】
図２３は、伝送レートを変化させる場合の、受信装置１０３の他の構成例を説明する図である。ATMインターフェース３０１、CPCS-PDU抽出部３０４乃至セレクタ３０７、およびバッファ３１０乃至エラー通知部３１２は、図１５の場合と同様であるので、その説明は適宜省略する。
【０１８５】
伝送レート抽出部３７１は、セレクタ３０７から供給されたトレイラ３４１から、パケット到達間隔３５１を抽出し、パケット到達間隔３５１をバッファ３１０に供給する。バッファ３１０は、伝送レート抽出部３７１から供給されたパケット到達間隔３５１を基に、伝送レートに応じたバッファ制御の為のパラメータを設定し、MPEGトランスポートストリームパケット１７１を図示せぬデコーダに出力する。
【０１８６】
図２３の受信装置１０３の受信の処理は、図１６のフローチャートを参照して説明した処理と、ステップＳ１０４の同期情報およびデータの受信の処理を除き、同様であるであるので、その説明は省略する。図２３の受信装置１０３の受信の処理においては、ステップＳ１０４の同期情報およびデータの受信の処理に代えて、伝送レートおよびデータの受信の処理が実行される（勿論、シグナリング処理において、受信装置１０３は、伝送レートおよびデータを送信する旨の情報を受信する）。
【０１８７】
図２４のフローチャートを参照して、図２３の受信装置１０３の伝送レートおよびデータの受信の処理を説明する。ステップＳ２２１乃至ステップＳ２２３のそれぞれの処理は、図１７のステップＳ１２１乃至ステップＳ１２３のそれぞれの処理と同様の処理なので、その説明は省略する。
【０１８８】
ステップＳ２２４において、伝送レート抽出部３７１は、セレクタ３０７から供給されたトレイラ３４１から、パケット到達間隔３５１を抽出し、パケット到達間隔３５１をバッファ３１０に供給する。
【０１８９】
ステップＳ２２５において、バッファ３１０は、伝送レート抽出部３７１から供給されたパケット到達間隔３５１を基に、伝送レートに応じたバッファ制御の為のパラメータを設定する。
【０１９０】
ステップＳ２２６において、トレイラ処理部３１１は、トレイラ１７４並びにトレイラ１９１に含まれるCPCS-UU１８１、CPI１８２、およびペイロード長１８３を基に、通常のトレイラ処理を実行する。ステップＳ２２７において、トレイラ処理部３１１は、CPI１８２、またはペイロード長１８３の値の妥当性をチェックし、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ２２８に進み、エラー通知部３１２は、上位レイヤーへの通知などのエラー処理を実行して、処理は終了する。
【０１９１】
ステップＳ２２７において、エラーが発生していないと判定された場合、処理は終了する。
【０１９２】
ステップＳ２２３において、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在しないと判定された場合、ステップＳ２２９に進み、トレイラ処理部３１１は、CPCS-PDU１７３のトレイラ１７４のCRC１８４をチェックする。ステップＳ２３０において、トレイラ処理部３１１は、ステップＳ２２９のCRC１８４のチェックにおいて、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ２３１に進み、エラー通知部３１２は、MPEGトランスポートストリームパケット１７１の再送を要求し、手続きは、ステップＳ２３２に進む。
【０１９３】
ステップＳ２３０において、エラーが発生していないと判定された場合、ステップＳ２３１はスキップされて、手続きは、ステップＳ２３２に進み、トレイラ処理部３１１は、CPCS-PDU１７３のトレイラ１７４のCRC１８４以外の、CPCS-UU１８１、CPI１８２、またはペイロード長１８３を基に、トレイラ処理を実行する。
【０１９４】
ステップＳ２３３において、トレイラ処理部３１１は、CPI１８２、またはペイロード長１８３の値の妥当性をチェックし、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ２３４に進み、エラー通知部３１２は、上位レイヤーへの通知などのエラー処理を実行して、処理は終了する。
【０１９５】
ステップＳ２３３において、エラーが発生していないと判定された場合、処理は終了する。
【０１９６】
以上のように、受信装置１０３は、CPCSペイロードとして、PCRが存在するMPEGトランスポートストリームパケット１７１が含まれるCPCS-PDU１７３のトレイラに、同期情報を利用して、PCRの書き換えをすることができる。
【０１９７】
このように、図２３に示す構成の受信装置１０３は、PCRが存在するMPEGトランスポートストリームパケット１７１が含まれるCPCS-PDU１７３のトレイラ３４１から、パケット到達間隔３５１を抽出して、伝送レートに応じたバッファ制御の為のパラメータを設定することができる。
【０１９８】
以上のように、送信装置１０１は、４バイトの同期情報または伝送レートを、CPCS-PDU１７３のトレイラに格納し、送信することができる。受信装置１０３は、４バイトの同期情報または伝送レートがトレイラに格納されたCPCS-PDU１７３受信することができる。
【０１９９】
なお、送信装置１０１は、CPCS-PDU１７３のトレイラに、４バイトのCRC１８４に代えて、４バイトの同期情報または４バイトの伝送レートの情報を格納して送信するとして説明したが、送信装置１０１は、１バイトのCPCS-UU１８１、１バイトのCPI１８２、および２バイトのペイロード長１８３に代えて、４バイトの同時情報を格納し、４バイトのCRC１８４に代えて、４バイトの伝送レートの情報を格納して、送信するようにしてもよい。
【０２００】
CPCS-UU１８１は、透過的に転送されるCPCSユーザ間の情報であり、また、ATMフォーラムにおけるAMS VOD Specification 1.1におけるデフォルトに基づけば、常に、２つのMPEGトランスポートストリームパケット１７１がCPCS-PDUに格納されるので、ペイロード長１８３は、常に同一の値が設定されるからである（CPCS-UU１８１がパディングされるときは、利用できない）。更に、CPI１８２は、CPCS-PDU１７３のトレイラ１７４を６４ビットにアライメントするとき以外、利用が規定されていない。従って、、送信装置１０１は、CPCS-UU１８１、CPI１８２、およびペイロード長１８３に代えて、同時情報または伝送レートを格納して伝送することができる。
【０２０１】
上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行する送信装置１０１または受信装置１０３について説明する。一連の処理をソフトウェアにより実行する送信装置１０１または受信装置１０３は、コンピュータで構成することができる。
【０２０２】
図２５の送信装置５０１は、例えば、パーソナルコンピュータで構成される。ＣＰＵ（Central Processing Unit）５１１には、バス５１５を介して入出力インターフェース５１６が接続されており、ＣＰＵ５１１は、入出力インターフェース５１６を介して、ユーザから、キーボード、マウスなどよりなる入力部５１８から指令が入力されると、記録媒体、すなわち、例えば、ＲＯＭ（Read Only Memory）５１２、ハードディスク５１４、若しくはドライブ５２０に装着される磁気ディスク５３１、光ディスク５３２、光磁気ディスク５３３などの記録媒体に、または衛星若しくはネットワークなどから転送され、通信部５１９を介して受信されてハードディスクに、格納されているプログラムをＲＡＭ（Random Access Memory）５１３にロードして実行する。さらに、ＣＰＵ５１１は、その処理結果を、例えば、入出力インターフェース５１６を介して、ＬＣＤ（Liquid Crystal Display）などよりなる表示部５１７に必要に応じて出力する。
【０２０３】
以下に、ハードディスク５１４に格納されているプログラムをＲＡＭ５１３にロードすることで実行されるＣＰＵ５１１の送信の処理を、図１０のフローチャートを参照して説明する。ステップＳ１１において、ＣＰＵ５１１は、制御プレーンで規定される手続きに基づき、通信部５１９を介して、受信装置１０３とエンド・ツー・エンドでシグナリング処理を実行し、仮想チャネル識別子の対応関係の決定などに加えて、AAL5のトレイラに同期情報を格納して送信するか否かを、受信装置１０３に送信する。
【０２０４】
ステップＳ１２において、ＣＰＵ５１１は、これから送信するデータの種類により、同期情報モードにするか否かを判定し、同期情報モードにすると判定された場合、ステップＳ１３に進み、同期情報モードに設定する。
【０２０５】
ステップＳ１４において、ＣＰＵ５１１は、通信部５１９を介して、同期情報およびデータを送信する。
【０２０６】
ステップＳ１５において、ＣＰＵ５１１は、まだ送信していないデータがあるか否かにより、データの送信を終了するか否かを判定し、データの送信を終了しないと判定された場合、ステップＳ１４に戻り、同期情報およびデータを送信する処理を繰り返す。
【０２０７】
ステップＳ１５において、データの送信を終了したと判定された場合、ステップＳ１６に進み、ＣＰＵ５１１は、動作モードを、デフォルトの設定である、通常モードに設定し、処理は終了する。
【０２０８】
ステップＳ１２において、同期情報モードにしないと判定された場合、ステップＳ１７に進み、ＣＰＵ５１１は、動作モードを通常モードに設定する。
【０２０９】
ステップＳ１８において、送信装置１０１は、図７に示すCPCS-PDU１７３のみを利用する通常のモードで、データを送信し、処理は終了する。
【０２１０】
以上のように、図２５の送信装置５０１は、送信の処理を実行する。
【０２１１】
また、受信装置１０３は、図２５の送信装置５０１と同様に、例えば、パーソナルコンピュータで構成することができる。パーソナルコンピュータで構成される受信装置１０３は、図２５の送信装置５０１と同様に所定プログラムに基づいて、受信の処理を実行する。
【０２１２】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものとする。
【０２１３】
【発明の効果】
請求項１に記載の通信装置、および請求項３に記載の通信方法によれば、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換され、第２のフォーマットのデータが受信装置に送信されるようにしたので、１バイトを越える制御のための情報を送信することができるようになる。
【０２１４】
請求項４に記載の記録媒体によれば、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換されるようにしたので、１バイトを越える制御のための情報を送信することができるようになる。
【０２１５】
請求項５に記載の通信装置、および請求項８に記載の通信方法によれば、ネットワークからヘッダまたはトレイラを含む第１のフォーマットのデータが受信され、第１のフォーマットのデータが第２のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報が検出され、同期情報に基づいて、変換が制御されるようにしたので、１バイトを越える制御のための情報を受信することができるようになる。
【０２１６】
請求項９に記載の記録媒体によれば、第１のフォーマットのデータが第２のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報が検出され、同期情報に基づいて、変換が制御されるようにしたので、１バイトを越える制御のための情報を受信することができるようになる。
【０２１７】
請求項１０に記載の通信システムによれば、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換され、第２のフォーマットのデータが受信装置に送信され、ネットワークからヘッダまたはトレイラを含む第２のフォーマットのデータが受信され、第２のフォーマットのデータが第１のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている同期情報が検出され、同期情報に基づいて、第２の変換手段の動作が制御されるようにしたので、１バイトを越える制御のための情報を送信または受信することができるようになる。
【図面の簡単な説明】
【図１】 MPEGトランスポートストリームにおける同期の概念を説明する図である。
【図２】 MPEG−2で構成されたデータを伝送するシステムの構成を示す図である。
【図３】本発明に係るデータ伝送システムの一実施の形態の構成を示す図である。
【図４】送信装置１０１の構成例を示す図である。
【図５】 MPEGトランスポートストリームパケットのALL5へのマッピングを説明する図である。
【図６】 MPEGトランスポートストリームパケット１７１を説明する図である。
【図７】 CPCS-PDU１７３のトレイラ１７４を説明する図である。
【図８】同期情報付加部１１６がCPCSペイロードに付加するトレイラ１９１を説明する図である。
【図９】位相比較器１５０の構成を説明する図である。
【図１０】送信装置１０１の送信の処理を説明するフローチャートである。
【図１１】同期情報およびデータの送信の処理を説明するフローチャートである。
【図１２】送信装置１０１のトランスポートストリームのフレーム同期確立の処理を説明するフローチャートである。
【図１３】送信装置１０１の同期情報の書き込みの処理を説明するフローチャートである。
【図１４】距離Ｌｅおよび残差Ｒｅの算出方法を説明する図である。
【図１５】受信装置１０３の構成例を示す図である。
【図１６】受信装置１０３の受信の処理を説明するフローチャートである。
【図１７】受信装置１０３の同期情報およびデータの受信の処理を説明するフローチャートである。
【図１８】受信装置１０３のPCR値を書き換える処理を説明するフローチャートである。
【図１９】 PCR値Ｃの算出方法を説明する図である。
【図２０】送信装置１０１の他の構成例を示す図である。
【図２１】伝送レート情報付加部３３２がCPCSペイロードに付加するトレイラ３４１を説明する図である。
【図２２】図２０の送信装置１０１の伝送レートおよびデータの送信の処理を説明するフローチャートである。
【図２３】伝送レートを変化させる場合の、受信装置１０３の他の構成例を示す図である。
【図２４】図２３の受信装置１０３の伝送レートおよびデータの受信の処理を説明するフローチャートである。
【図２５】送信装置５０１の構成を示す図である。
【符号の説明】
１０１ 送信装置， １０２ ネットワーク， １０３ 受信装置， １１１ＴＳパケット同期部， １１２ CPCSペイロード生成部， １１３ CPCSトレイラ付加部， １１４ PCRパケット検出部， １１５ 同期情報処理部， １１６ 同期情報付加部， １１７ セレクタ， １１８ MPEG/ATM変換部， １１９ ＰＬＬ回路， １２０ カウンタ， １２１ メモリ， １７４ トレイラ， １９１ トレイラ， ２０１ 同期残差情報， ２０２ 同期情報間隔，３０１ ATMインターフェース， ３０２ ＰＬＬ回路， ３０３ カウンタ， ３０４ CPCS-PDU抽出部， ３０５ PCRパケット検出部， ３０６ トレイラ抽出部， ３０７ セレクタ， ３０８ PCR書換部， ３０９ メモリ，３１０ バッファ， ３３１ 伝送レート計算処理部， ３３２ 伝送レート情報付加部， ３３３ メモリ， ３４１ トレイラ， ３５１ パケット到着間隔， ３７１ 伝送レート抽出部， ５１１ ＣＰＵ， ５１２ ＲＯＭ， ５１３ ＲＡＭ， ５１４ ハードディスク， ５１９ 通信部， ５２０ ドライブ， ５３１ 磁気ディスク， ５３２ 光ディスク， ５３３ 光磁気ディスク
【発明の属する技術分野】
本発明は、通信装置および方法、通信システム、並びに記録媒体に関し、特に、１バイトを越える制御のための情報を送信または受信する通信装置および方法、通信システム、並びに記録媒体に関する。
【０００２】
【従来の技術】
デジタルの音声や画像を用いたアプリケーションにおいてデコーダは、例えばエンコーダなどの情報発生源からの出力データや、エンコードされて蓄積、記録されたデータなどと、クロック同期を取りながらデコードする。デコーダが情報発生源を制御することが可能であれば、デコーダは、送信されてくるデータのデータレートを調整することが可能であり、受信されたデータのタイミングにのみ依存して、データをデコードし、画像の表示、あるいは音声の再生を行うことができる。
【０００３】
しかしながら、例えばネットワーク経由でデータがデコーダに送信される場合など、デコーダが情報発生源に関して制御機能を持ち得ないとき、情報発生源とデコーダはそれぞれ独立したシステムクロックで動作する。そのため、符号化、送信、受信、デコード、および表示等の処理は、情報発生源とデコーダがそれぞのシステムクロックに基づいて行う。また、この場合、システムクロックが参照できる共通のクロックが存在しないため、情報発生源とデコーダのそれぞれのシステムクロックの周波数には、ずれが生じる。
【０００４】
このように、２つのシステムクロックが同期しない場合、情報発生源から送信されるデータと、デコーダがデコードするデータのデータレートが異なり、デコーダの受信バッファがオーバーフローしたり、あるいは、アンダーフローして、送信されてきたデータが失われたりする。そのため、例えば画橡のデータを受信している場合、アンダーフローが生じたとき、受信装置は、フレームを再表示しなければならない。
【０００５】
情報発生源のシステムクロックとデコーダのシステムクロックを同期させる１つの方法として、時間を表す情報（タイムスタンプ）を用いる方法がある。MPEGトランスポートストリームにおいては、タイムスタンプとしてPCR(Program Clock Reference)が用いられ、これにより、それぞれのシステムクロックの同期が取られる。
【０００６】
図１は、MPEGトランスポートストリームにおける同期の概念を表している。情報発生源（送信側）は、所定の周波数のシステムクロック１に対応して動作する。一定間隔である必要はないが、ある間隔毎にシステムクロック１をカウントするカウンタの値はラッチされて、その値がデコーダ（受信側）に送信される。この値をタイムスタンプといい、デコーダはこの値を用いてデコーダ自身のシステムクロック２を情報発生源のシステムクロック１に同期させる。具体的には、デコーダにおけるカウント値と受信されたタイムスタンプが比較され、その比較結果に基づいて、受信側のシステムクロック２が速くされたり、遅くされる。
【０００７】
このような同期法は、MPEG−2システムレイヤ（ISO／IEC13818−1）やITU−T勧告で用いられている。MPEG−2ではエンコーダとデコーダに２７ＭＨzのシステムクロックが使用されている。このようなMPEG−2で構成されたデータをネットワークを介して伝送するシステムの構成を図２に示す。情報発生源は、例えばエンコーダ１１のような符号化装置である。なお、予め符号化されたデータをデータ蓄積装置に蓄積させておき、そのデータ蓄積装置を情報発生源とすることもできる。
【０００８】
エンコーダ１１で発生したMPEG2データは、システムエンコーダ１２に入力される。システムエンコーダ１２は、エンコーダ１１で発生したMPEG2データに、タイムスタンプを付加し、パケット化し、そして多重化して、MPEGトランスポートストリームパケット（以下、トランスポートストリームパケットと呼ぶ）を生成する。MPEG／ATM変換器１３は、トランスポートストリームパケットをATMセル化し、ネットワーク１４を介して受信側に送信する。この受信側への送信の際に、トランスポートストリームパケットは、ネットワーク１４内でさまざまな遅延ゆらぎの影響を受ける。なお、ATMにおける遅延ゆらぎの発生については、後述する。
【０００９】
遅延ゆらぎを含んだトランスポートストリーム（タイムスタンプ）は、ATM／MPEG変換器１５においてパケット化され、システムデコーダ１６に入力され、そこで処理される。これにより、タイムスタンプからデコーダのシステムクロックが再生される。MPEG−２の場合は２７ＭＨｚのシステムクロックが再生される。システムデコーダ１６で処理されたトランスポートストリームパケットは、デコーダ１７に出力され、そこでMPEG2データに復号処理される。
【００１０】
MPEG−2システムレイヤにはプログラムストリームとトランスポートストリームと呼ばれる２つのストリームが存在する。プログラムストリームは、蓄積メディアなど、エラーのないシステムでの使用が考慮されている。トランスポートストリームは、通信など、エラーの存在するシステムでの使用が考慮されている。プログラムストリームでのタイムスタンプはSCR（システム・クロック・リファレンス）と呼ばれ、少なくとも0．7秒以内の間隔で送信される。SCRタイムスタンプはプログラムストリームパケットのヘッダに組み込まれ、SCRを送信するためのパケットにのみ存在する。トランスポートストリームパケットでのタイムスタンプは、PCRであり、少なくとも0．1秒以内の間隔で送言される。PCRタイムスタンプは、PCRを送信するトランスポートストリームパケットのヘッダに組み込まれる。
【００１１】
PCRは、９ビットのProgram clock reference extensionと、３３ビットのprogram clock reference baseの合計４２ビットから構成される。前者のProgram clock reference extensionは、０乃至２９９をカウントし、そのキャリアで、後者のprogram clock reference baseが、１だけインクリメントされる。MPEG−2のシステムクロックは、２７ＭＨｚであることから、この４２ビットのカウンタで、２４時間分の時間が、２７ＭＨｚクロック単位でカウントされる。つまり、PCRは、システムクロックでカウントされたPCRカウンタの値（PCR値）となる。
【００１２】
なお本発明に関連する文献として、以下の3つを挙げる。
【００１３】
（１）M. Perkins and P．Skelly，"A Hardware MPEG Clock Recovery Experiment in the Presence of ATM Jitter", ATM Forum contribution to the SAA sub−working group,94−0434，May 1994．
（２）G.Franceschini,"Extension of the Adaptive Clock Method to Variable Bit Rate Streams",ATM Forum contribution to the SAA sub-working group,94−0321，May 1994．
（３）ISO／IEC13818−1(MPEG−2 Systems),"GENERIC CODING OF MOVING PICTURES AND ASSOCIATED AUDIO", Recommendation H.222.0, ISO/IEC JTC/SC29/WG11NO721rev,June,1994.
文献（１）は、ATM上で発生するジッタをシミュレーションしたデータに基づき、情報発生源のシステムクロックヘの同期を取るハードウェアについて開示している。また文献（２）は、可変ビットレートに関する同期の取り方について開示しているが、遅延ゆらぎの低減については開示していない。文献（３）はMPEG−2システムに関する国際標準のドラフトである。
【００１４】
ところで、情報発生源、例えばエンコーダ側で付加されて送信されてきたタイムスタンプがデコーダ側に正確に同じ間隔で到着する場合、デコーダ側がエンコーダのシステムクロックに同期するのは、上記の同期方法を用いれば容易である。しかしながら、この方法はあくまでも伝送路の遅延が一定であることを前提としている。実際、文献（３）において、伝送路が固定遅延であるという内容の記述がある。従って、ネットワークなどのように、ランダムな遅延、すなわち、遅延ゆらぎが加わり、かつ、タイムスタンプの値がそのような遅延ゆらぎ分を考慮した値に書き換えられない場合、以下のような問題が生ずる。
【００１５】
デコーダ側のPLL(Phase Locked Loop)周波数復調器（以下、PLLと略称する）へ入力されるタイムスタンプの値は、情報発生源とデコーダのクロック周波数の違いと、遅延ゆらぎが付加されたものとなる。PLLのローバスフィルタにより遅延ゆらぎを吸収するようにすることもできるが、遅延ゆらぎが大きい場合、十分にそれを吸収することは困難である。またPLLにおいて遅延ゆらぎを軽減する場合、長い時間をかけて同期をとる必要があったり、PLL自体の回路が複雑な構成になる問題がある。そのため、遅延ゆらぎを吸収するためにデコーダ側のPLLによらない方法が必要であった。
【００１６】
この問題の例としてATMネットワーク上にMPEG−2のトランスポートストリームを使用する場合があげられる。ATMの特徴である統計多重が行われることから、またATMスイッチ上で複数のノードから同一方向のノードへの送信が行われることから、セルはバッファで待たされる。これにより、遅達ゆらぎが発生し、ATMセルに、ランダムな遅延ゆらぎが付加される。
【００１７】
この場合、ATMネットワークは、ATMヘッダのみに基づいてスイッチングが行われ、ペイロードの内容は関知されないので、タイムスタンプの書き換えは行われない。従ってATMセルがMPEG−2システムレイヤパケットに組み立ててられても、依然遅延ゆらぎは伝搬されるという問題があった。
【００１８】
この問題点を解決するため、ATM ForumのVOD規格1.1においては、 受信側でバッファを持ち、遅達ゆらぎをある程度吸収し、デコーダのPLLによりクロックを再生する、アダプティブクロック法と呼ばれる方法が堆奨されている。
【００１９】
ただし、この方式は、同期データ等の制御がなく簡単ではあるが、その反面、ネットワーク１４におけるジッタを完全に取り除くことができない。そこで、ジッタを含むMPEGトランスポートストリームをデコードしようとすると、PLLの応答を遅くすればよいが、それでも、ジッタ成分をアナログ的にシェイピングしているだけで、長い時間でみるとジッタ成分が残ってしなう。
【００２０】
例えば、１ｍｓ乃至２ｍｓのジッタは、４０μｓ程度にしか低減されない。従って、ジッタを含むMPEGトランスポートストリームをデコードしてVTRに記録したり、モニターで映像を見たりするのには、大きな問題とはならないが、ATMネットワークで伝達されたMPEGトランスポートストリームを地方局または送出局を介して、再配信しようとする場合、ジッタ値はMPEG規格内に収まらず、ATMネットワークでのジッタが大きな障害となる。すなわち、スタジオ規格レベルの品質である、PCR値に許容される、±500nsのジッタ値を満たすことはこの方式ではできない。
【００２１】
また、エンコーダ１１が固定レートではなく、可変レートでエンコードする場合、デコード側で伝送レートが変化したことを知らなければ、遅延揺らぎを削減する回路が正しく動作しないため、本出願人は、特願平６−２７６３２４号または特願平７−７８５７２号として、パケット到達間隔を示すデータをパケットに格納して送信し、そのデータを基に、遅延揺らぎを削減する回路を正しく動作させる通信装置を提案している。
【００２２】
【発明が解決しようとする課題】
このようなジッタを除去する、またはパケット到達間隔を示すためのデータは、１バイト乃至８バイトのデータ量である。しかしながら、トランスポートストリームパケットのヘッダに格納できるデータ量は、１バイトまでであり、１バイトを越えるデータは、本来のパケットフォーマットを変換した特定のトランスポートストリームパケットに格納しなければならなかった。
【００２３】
本発明はこのような状況に鑑みてなされたものであり、１バイトを越える制御のための情報を送信または受信することができるようにすることを目的とする。
【００２４】
【課題を解決するための手段】
請求項１に記載の通信装置は、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する変換手段と、第２のフォーマットのデータを受信装置に送信する送信手段とを含むことを特徴とする。
【００２５】
送信手段は、第２のフォーマットのデータを複数のパケットに分割して送信するようにすることができる。
【００２９】
請求項３に記載の通信方法は、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する変換ステップと、第２のフォーマットのデータを受信装置に送信する送信ステップとを含むことを特徴とする。
【００３０】
請求項４に記載の記録媒体のプログラムは、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する変換ステップを含むことを特徴とする。
【００３１】
請求項５に記載の通信装置は、ネットワークからヘッダまたはトレイラを含む第１のフォーマットのデータを受信する受信手段と、第１のフォーマットのデータを第２のフォーマットのデータに変換する変換手段と、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報を検出する検出手段と、同期情報に基づいて、変換手段の動作を制御する制御手段とを含むことを特徴とする。
【００３２】
受信手段は、複数のパケットに分割されている第１のフォーマットのデータを受信するようにすることができる。
【００３４】
第１のフォーマットのデータは、所定のタイミング毎に時間情報を含む時系列データであり、制御手段は、同期情報に基づいて、変換手段の動作を制御し、変換手段は、第１のフォーマットの時間情報を変換するようにすることができる。
【００３６】
請求項８に記載の通信方法は、ネットワークからヘッダまたはトレイラを含む第１のフォーマットのデータを受信する受信ステップと、第１のフォーマットのデータを第２のフォーマットのデータに変換する変換ステップと、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報を検出する検出ステップと、同期情報に基づいて、変換ステップの処理を制御する制御ステップとを含むことを特徴とする。
【００３７】
請求項９に記載の記録媒体のプログラムは、第１のフォーマットのデータを第２のフォーマットのデータに変換する変換ステップと、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報を検出する検出ステップと、同期情報に基づいて、変換ステップの処理を制御する制御ステップとを含むことを特徴とする。
【００３８】
請求項１０に記載の通信システムは、送信装置が、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する第１の変換手段と、第２のフォーマットのデータを受信装置に送信する送信手段とを含み、受信装置が、ネットワークからヘッダまたはトレイラを含む第２のフォーマットのデータを受信する受信手段と、第２のフォーマットのデータを第１のフォーマットのデータに変換する第２の変換手段と、ヘッダまたはトレイラに含まれている同期情報を検出する検出手段と、同期情報に基づいて、第２の変換手段の動作を制御する制御手段とを含むことを特徴とする。
【００３９】
請求項１に記載の通信装置、および請求項３に記載の通信方法においては、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換され、第２のフォーマットのデータが受信装置に送信される。
【００４０】
請求項４に記載の記録媒体においては、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換される。
【００４１】
請求項５に記載の通信装置、および請求項８に記載の通信方法においては、ネットワークからヘッダまたはトレイラを含む第１のフォーマットのデータが受信され、第１のフォーマットのデータが第２のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報が検出され、同期情報に基づいて、変換が制御される。
【００４２】
請求項９に記載の記録媒体においては、第１のフォーマットのデータが第２のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報が検出され、同期情報に基づいて、変換が制御される。
【００４３】
請求項１０に記載の通信システムにおいては、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換され、第２のフォーマットのデータが受信装置に送信され、ネットワークからヘッダまたはトレイラを含む第２のフォーマットのデータが受信され、第２のフォーマットのデータが第１のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている同期情報が検出され、同期情報に基づいて、第２の変換手段の動作が制御される。
【００４４】
【発明の実施の形態】
図３は、本発明に係るデータ伝送システムの一実施の形態の構成を示す図である。このシステムにおいては、MPEG−２方式に準拠したMPEGトランスポートストリームが、ATMセルに変換され、ATMネットワークであるネットワーク１０２を介して送受信される。すなわち、ネットワーク１０２を介して伝送されるデータには、遅延ゆらぎが発生する。
【００４５】
送信装置１０１には、それぞれにエンコードされたプログラム（例えば、１つ番組などに対応する画像または音声のデータ）が複数多重化されているMPEGトランスポートストリームが入力される。なお、このMPEGトランスポートストリームには、各プログラム毎に、PCRが少なくとも０．１秒以内の間隔で受信装置１０３に到着するようにPCRパケットが含まれている。
【００４６】
送信装置１０１に入力されたMPEGトランスポートストリームパケット（PCRパケットを含む）は、そこで、ATMセル（図５を参照して後述する）に変換され、ネットワーク１０２上に伝送されるが、PCRパケットのヘッダには、そのPCR値に基づいて作成された同期情報（後述）が格納される。
【００４７】
ネットワーク１０２を介して伝送されてきたATMセルは、受信装置１０３に到着し、そこで、MPEGトランスポートストリームパケットに変換されるが、PCRパケットに含まれるPCR値は、PCRパケットのヘッダに格納されている同期情報に基づいて書き換えられる。PCR値が書き換えられたPCRパケットを含むMPEGトランスポートストリームパケットは、図示せぬデコーダに供給され、そこでデコードされる。
【００４８】
図４は、送信装置１０１の構成例を説明する図である。MPEGトランスポートストリームパケット同期部（以下、ＴＳパケット同期部と略称する）１１１には、送信装置１０１に供給されたMPEGトランスポートストリームパケットが入力される。ＴＳパケット同期部１１１は、MPEGトランスポートストリームパケットの境界を検出するため、MPEGトランスポートストリームパケットのヘッダの同期バイト（４７ｈが格納されている）を検出して、MPEGトランスポートストリームパケットとのフレーム同期を確立する。ＴＳパケット同期部１１１のフレーム同期の処理の詳細は、図１２のフローチャートを参照して後述する。
【００４９】
ＴＳパケット同期部１１１は、MPEGトランスポートストリームパケットのパケット周期でのフレーム同期を確立し、フレーム同期のとれたMPEGトランスポートストリームパケットをCPCS(Common Part Convergence Sublayer)ペイロード生成部１１２に出力する。CPCSペイロード生成部１１２は、ALL(ATM Adaptation Layer)5にマッピングするため、ＴＳパケット同期部１１１から供給された２つのMPEGトランスポートストリームパケットを基に、CPCSペイロードを生成して、生成したCPCSペイロードをCPCSトレイラ付加部１１３およびPCRパケット検出部１１４に供給する。
【００５０】
CPCSトレイラ付加部１１３は、CPCSペイロード生成部１１２から供給されたCPCSペイロードに、AAL5のCS(Convergence Sublayer)で規定されるCPCSトレイラを付加し、セレクタ１１７に出力する。
【００５１】
図５は、MPEGトランスポートストリームパケットのALL5へのマッピングを説明する図である。MPEGトランスポートストリームパケット１７１−１は、１８４バイトのトランスポートストリームペイロード（パケッタイズドエレメンタリストリームを分割して生成される）、および４バイトのトランスポートストリームヘッダ１７２−１から構成される。同様に、MPEGトランスポートストリームパケット１７１−２乃至１７１−４のそれぞれは、１８４バイトのトランスポートストリームペイロード（パケッタイズドエレメンタリストリームを分割して生成される）、および４バイトのトランスポートストリームヘッダ１７２−２乃至１７２−４のいずれかから構成される。
【００５２】
以下、MPEGトランスポートストリームパケット１７１−１乃至１７１−４を個々に区別する必要がないとき、単にMPEGトランスポートストリームパケット１７１と称する。以下、トランスポートストリームヘッダ１７２−２乃至１７２−４を個々に区別する必要がないとき、単にトランスポートストリームヘッダ１７２と称する。
【００５３】
MPEGトランスポートストリームパケット１７１は、より詳細には、図６に示すように、トランスポートストリームヘッダ１７２、アダプテーションフィールド部、およびペイロード部からなる、１８８バイトの固定パケットである。トランスポートストリームヘッダ１７２には、同期バイト（８ビット）、誤り表示（１ビット）、ユニット開始表示（１ビット）、トランスポートストリームパケットプライオリティ（１ビット）、PID(Packet Identification)（１３ビット）、スクランブル制御（２ビット）、アダプテーションフィール制御（２ビット）、巡回カウンタ（４ビット）が含まれる。なお、MPEGトランスポートストリームパケット１７１の同期バイトは、４７ｈとされる。
【００５４】
アダプテーションフィールド部には、アダプテーションフィールド長（８ビット）、不連続表示（１ビット）、ランダムアクセス表示（１ビット）、ストリーム優先表示（１ビット）、フラグ（５ビット）、プログラムクロックリファレンスベース（３３ビット）、リザーブ（６ビット）、およびプログラムクロックリファレンス拡張（９ビット）が含まれる。なお、フラグには、PCRフラグ（１ビット）を含む５種類（合計５ビット分）のフラグが存在する。
【００５５】
ペイロード部には、MPEGデータが含まれる。
【００５６】
MPEGトランスポートストリームパケット１７１は、以上のようなデータ構造を有するが、図６に示すように、トランスポートストリームヘッダ１７２のアダプテーションフィールド制御が”１０”または”１１”とされ、かつ、アダプテーションフィールド部のアダプテーションフィールド長が００ｈ以外の値で、さらにPCRフラグに”１”が立っている場合（以下、このようなデータ設定をPCRパケット条件と記述する）、そのMPEGトランスポートストリームパケット１７１は、PCRパケットとされ、そのアダプテーションフィールド部のプログラムクロックリファレンスベースの値およびプログラムロックリファレンス拡張の値の組み合わせが、PCR値を表す。
【００５７】
プログラムクロックリファレンスベースには、PCRパケット毎に０乃至２９９の値が順に設定され（カウントされ）、プログラムクロックリファレンスベースの値が２９９から０の値に戻る（リセット）されるタイミングで、プログラムクロックリファレンス拡張の値が１だけインクリメントされる。すなわち、プログラムクロックリファレンスベースおよびプログラムクロックリファレンス拡張の合計４２ビットにより、MPEG-2方式における２７ＭＨｚのシステムクロックを単位として、２４時間分の時間がカウントされる。
【００５８】
AAL5において、CPCS-PDU(Protocol Data Unit)にパディングデータを付加する必要がないようにするため、MPEGトランスポートストリームパケット１７１のバイト数の整数倍と、後述するATMセルのバイト数の整数倍から８（後述するCPCS-PDUのトレイラのバイト数）を引いた値が一致する、MPEGトランスポートストリームパケット１７１が利用される。
【００５９】
ATMフォーラムにおけるAMS VOD Specification 1.1においては、２つのMPEGトランスポートストリームパケット１７１がCPCS-PDUに格納されることがデフォルトとされた。すなわち、CPCS-PDU１７３−１は、３７６バイトのCPCSペイロードである、２つのMPEGトランスポートストリームパケット１７１（例えば、MPEGトランスポートストリームパケット１７１−１およびMPEGトランスポートストリームパケット１７１−２）、並びに８バイトのトレイラ１７４−１から構成される。CPCS-PDU１７３−２は、３７６バイトのCPCSペイロードである、２つのMPEGトランスポートストリームパケット１７１（例えば、MPEGトランスポートストリームパケット１７１−３およびMPEGトランスポートストリームパケット１７１−４）、並びに８バイトのトレイラ１７４−２から構成される。
【００６０】
以下、CPCS-PDU１７３−１または１７３−２を個々に区別する必要がないとき、単にCPCS-PDU１７３と称する。以下、トレイラ１７４−１または１７４−２を個々に区別する必要がないとき、単にトレイラ１７４と称する。
【００６１】
CPCS-PDU１７３のトレイラ１７４は、より詳細には、図７に示すように、CPCS-PDU１７３のペイロードの後ろに付され、１バイトのCPCS-UU(User-to-User Indication)１８１、１バイトのCPI(Common Part Indicator)１８２、２バイトのペイロード長１８３、および４バイトのCRC(Cyclic Redundancy Check)１８４から構成される。
【００６２】
CPCS-UU１８１は、透過的に転送されるCPCSユーザ間の情報である。CPI１８２は、共通部種別表示であり、その１つの機能は、CPCS-PDU１７３のトレイラ１７４を６４ビットにアライメントすることである。CPI１８２のその他の機能は、決定されていない。
【００６３】
ペイロード長１８３は、CPCS-PDU１７３のペイロードのバイト数を示す。ATMフォーラムにおけるAMS VOD Specification 1.1におけるデフォルトに基づき、常に、２つのMPEGトランスポートストリームパケット１７１がCPCS-PDUのペイロードとして、CPCS-PDU１７３に格納されれば、ペイロード長１８３は、常に同一の値を有する。
【００６４】
CRC１８４は、CPCS-PDU１７３全体のビット誤りの検出に利用される。JT-1363.5の付属資料Ｅにおける誤りデータ配信オプションに記述されているように、MPEGデータの伝送においてCRCにより誤りが検出された場合、誤りを含むデータを廃棄せずに、誤りを含むデータを配信した方が、MPEGデコーダは、良好な画像を出力する。これは、MPEGデコーダが、エラーを隠蔽するエラーコンシールメント機能を有するためである。従って、通常、エラーが検出されたCPCS-PDU１７３のペイロードも、MPEGデコーダに供給される。
【００６５】
CPCS-PDU１７３−１は、ＳＡＲ(Segmentation and Reassembly)において、８つのSAR-PDU（４８バイト）、例えばSAR-PDU１７５−１乃至１７５−８に分割される。同様に、CPCS-PDU１７３−２は、ＳＡＲにおいて、例えば、８つのSAR-PDU１７５−９乃至１７５−１９に分割される。
【００６６】
以下、SAR-PDU１７５−１乃至１７５−１６を個々に区別する必要がないとき、単にSAR-PDU１７５と称する。
【００６７】
SAR-PDU１７５は、ATMレイヤにおいて、５バイトのATMヘッダ１７７が付され、５３バイトのATMセル１７６に変換される。図５に示す例においては、ATMセル１７６−１乃至１７６−１６は、SAR-PDU１７５−１乃至１７５−１６のそれぞれに、ATMヘッダ１７７−１乃至１７７−１６のいずれかが付されて生成される。
【００６８】
以下、ATMセル１７６−１乃至１７６−１６を個々に区別する必要がないとき、単にATMセル１７６と称する。
【００６９】
なお、受信装置１０３においては、以上で説明した逆の手順で、ATMセル１７６からMPEGトランスポートストリームパケットが生成される。
【００７０】
図４に戻り、PCRパケット検出部１１４は、入力されたCPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１のトランスポートストリームヘッダ１７２およびアダプテーションフィールド部を参照し、PCRパケット条件が設定されているか否かを確認する。PCRパケット検出部１１４は、入力されたCPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRパケット条件が設定されていることを確認したとき、すなわち、そのCPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１がPCRパケットであるとき、そのことを示す信号（以下、PCRパケット検出信号PDと称する）を同期情報処理部１１５およびセレクタ１１７に出力する。なお、PCRパケット検出部１１４は、入力されたCPCSペイロードには、そのデータの内容を変更したりすることなしに同期情報処理部１１５にそのまま出力する。
【００７１】
同期情報処理部１１５には、PCRパケット検出部１１４からCPCSペイロードが、そしてカウンタ１２０からカウント値が、それぞれ入力される他、PCRパケット検出部１１４から、PCRパケット検出信号PDが入力される。ここでの処理の詳細は後述するが、同期情報処理部１１５は、入力されたPCRパケット検出信号PDにより特定されるCPCSペイロードに含まれるPCRパケットからPCRを読み出し、同期情報（詳細は後述する）を算出し、同期情報付加部１１６に出力する。同期情報処理部１１５は、同期情報を算出するに当たり、後述するオフセット値Ｏｅ、距離Ｌｅ、および残差Ｒｅをメモリ１２１に記憶させる。メモリ１２１は、オフセット値Ｏｅ、距離Ｌｅ、および残差Ｒｅをプログラム毎に記憶する。
【００７２】
なお、同期情報処理部１１５は、自分自身に入力されたCPCSペイロードには、そのデータの内容を変更したりすることなしに、同期情報付加部１１６にそのまま出力する。
【００７３】
同期情報付加部１１６は、同期情報処理部１１５から供給された同期情報を基に、後述する同期情報を含んだトレイラをCPCSペイロードに付加して、CPCS-PDU１７３を生成し、そのCPCS-PDU１７３をセレクタ１１７に出力する。
【００７４】
図８は、同期情報付加部１１６がCPCSペイロードに付加するトレイラ１９１を説明する図である。トレイラ１９１のCPCS-UU１８１、CPI１８２、およびペイロード長１８３は、トレイラ１７４の場合と同様なので、その説明は省略する。
【００７５】
トレイラ１９１は、CRC１８４に代えて、１バイトの同期残差情報２０１および３バイトの同期情報間隔２０２を含む。
【００７６】
同期残差情報２０１および同期情報間隔２０２については、図１３のフローチャートを参照して後述する。
【００７７】
セレクタ１１７は、PCRパケット検出部１１４から入力されたPCRパケット検出信号PDを基に、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１がPCRパケットでないとき、CPCSトレイラ付加部１１３から供給されたCPCS-PDU１７３をMPEG／ATM変換部１１８に出力し、CPCSペイロードに含まれるMPEGトランスポートストリームパケットがPCRパケットであるとき、同期情報付加部１１６から供給されたCPCS-PDU１７３（同期情報が付加されている）をMPEG／ATM変換部１１８に出力する。
【００７８】
MPEG／ATM変換部１１８は、セレクタ１１７から供給されたCPCS-PDU１７３をATMセル１７６に変換して、ネットワーク１０２に出力する。MPEG／ATM変換部１１８はまた、ネットワーク１０２を介して、順次送信されてくるATMセル１７６を受信し、受信したATMセル１７６に基づいてネットワーク１０２に同期した８ＫＨzのクロックを生成し、PLL回路１１９に出力する。
【００７９】
PLL回路１１９は、図９に示すような位相比較器１５０を有している。VCO２１１は、位相比較部２１２から供給される比較結果に基づいて２７ＭＨｚのクロックを発生し、カウンタ１２０に出力するとともに、分周器２１３に出力する。分周器２１３は、VCO２１１から入力された２７ＭＨｚのクロックを、１／３３７５に分周して８ＫＨｚのクロックを生成し、位相比較部２１２に出力する。位相比較部２１２は、MPEG／ATM変換部１１８からの８ＫＨｚのクロックの位相と、分周器２１３からの８ＫＨｚからのクロックの位相を比較し、比較結果をVCO２１１に出力する。
【００８０】
図４に再度戻り、カウンタ１２０は、PLL回路１１９からの２７ＭＨｚのクロックをカウントするとともに、そのカウント値Ｎｅ（後述する）を同期情報処理部１１５に出力する。すなわち、このカウンタ１２０は、ネットワーク１０２に同期した２７ＭＨｚのクロックをカウントする。カウンタ１２０は、0から4,398,046,511,104までカウントし、4,398,046,511,104を越えたとき、リセットされる。
【００８１】
次に、送信装置１０１の送信の処理を、図１０のフローチャートを参照して説明する。ステップＳ１１において、送信装置１０１は、制御プレーンで規定される手続きに基づき、受信装置１０３とエンド・ツー・エンドでシグナリング処理を実行し、仮想チャネル識別子の対応関係の決定などに加えて、AAL5のトレイラに同期情報を格納して送信するか否かを、受信装置１０３に送信する。
【００８２】
送信装置１０１および受信装置１０３は、シグナリングの情報として、AAL5のトレイラにどのような情報を格納したかを示す識別子を予め定めておく。例えば、同期情報をCRC１８４に代えて格納する場合、シグナリングで送信される情報要素には「１」が割り当てられ、後述する伝送レートの変更を表すため、CRC１８４に代えて到達間隔を格納する場合、シグナリングで送信される情報要素には「２」が割り当てられる。
【００８３】
ステップＳ１１のシグナリングの処理により、送信装置１０１は、データを送信する前に、受信装置１０３に、CPCS-PDU１７３のトレイラに何に関する情報を格納したのかを通知することができる。
【００８４】
ステップＳ１２において、送信装置１０１は、これから送信するデータの種類（例えば、MPEGトランスポートストリームパケット、または、所定の技術計算用のデータなど）により、同期情報モードにするか否かを判定し、同期情報モードにすると判定された場合、ステップＳ１３に進み、同期情報モードに設定する。
【００８５】
ステップＳ１４において、送信装置１０１は、同期情報およびデータを送信する。ステップＳ１４の処理の詳細は、図１１のフローチャートを参照して後述する。
【００８６】
ステップＳ１５において、送信装置１０１は、まだ送信していないデータがあるか否かにより、データの送信を終了するか否かを判定し、データの送信を終了しないと判定された場合、ステップＳ１４に戻り、同期情報およびデータを送信する処理を繰り返す。
【００８７】
ステップＳ１５において、データの送信を終了したと判定された場合、ステップＳ１６に進み、送信装置１０１は、動作モードを、デフォルトの設定である、通常モードに設定し、処理は終了する。なお、ステップＳ１６は、省略してもよい。
【００８８】
ステップＳ１２において、同期情報モードにしないと判定された場合、ステップＳ１７に進み、送信装置１０１は、動作モードを通常モードに設定する。
【００８９】
ステップＳ１８において、送信装置１０１は、図７に示すCPCS-PDU１７３のみを利用する通常のモードで、データを送信し、処理は終了する。
【００９０】
このように、送信装置１０１は、データを送信する前に、予め、トレイラにいずれの情報を格納したかを、受信装置１０３に通知することができる。
【００９１】
なお、送信装置１０１および受信装置１０３は、シグナリング処理でなく、CPCS-PDU１７３のトレイラに何に関する情報を格納したのかを予め設定して、処理を実行するようにしてもよい。
【００９２】
次に、図１０のステップＳ１４に対応する、送信装置１０１の同期情報およびデータの送信の処理を、図１１のフローチャートを参照して説明する。ステップＳ３１において、ＴＳパケット同期部１１１は、送信装置１０１に入力されるMPEGトランスポートストリームのフレーム同期確立の処理を実行する。
【００９３】
ステップＳ３２において、CPCSペイロード生成部１１２は、ＴＳパケット同期部１１１から供給された２つのMPEGトランスポートストリームパケット１７１（同期が確立されている）から、CPCSペイロードを生成する。
【００９４】
ステップＳ３３において、PCRパケット検出部１１４は、CPCSペイロード生成部１１２が生成したCPCSペイロードに含まれる２つのMPEGトランスポートストリームパケット１７１いずれかに、PCRが存在するか否かを判定し、CPCSペイロードに含まれるいずれかのMPEGトランスポートストリームパケット１７１にPCRが存在すると判定された場合、ステップＳ３４に進み、同期情報処理部１１５は、同期情報を生成し、同期情報付加部１１６は、同期情報処理部１１５が生成した同期情報をトレイラ１９１に格納して、CPCS-PDU１７３を生成し、セレクタ１１７に出力する。セレクタ１１７は、同期情報付加部１１６から供給されたCPCS-PDU１７３をMPEG／ATM変換部１１８に供給し、ステップＳ３５に進む。
【００９５】
ステップＳ３４の同期情報書き込み処理の詳細については、図１３のフローチャートを参照して説明する。
【００９６】
ステップＳ３３において、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在しないと判定された場合、ステップＳ３６に進み、CPCSトレイラ付加部１１３は、CPCSペイロード生成部１１２から供給されたCPCSペイロードに、トレイラ１７４を付加して、セレクタ１１７に出力する。セレクタ１１７は、CPCSトレイラ付加部１１３から供給されたCPCS-PDU１７３をMPEG／ATM変換部１１８に供給し、ステップＳ３５に進む。
【００９７】
ステップＳ３５において、MPEG／ATM変換部１１８は、セレクタ１１７から入力されたCPCS-PDU１７３を基に、ATMセル１７６を生成して、ネットワーク１０２を介して、送信して、処理は終了する。
【００９８】
以上のように、送信装置１０１は、CPCSペイロードとして、PCRが存在するMPEGトランスポートストリームパケット１７１が含まれるCPCS-PDU１７３のトレイラに、同期情報を格納して、受信装置１０３に送信することができる。
【００９９】
次に、図１１のステップＳ３１に対応する、送信装置１０１のトランスポートストリームのフレーム同期確立の処理を、図１２のフローチャートを参照して説明する。 ステップＳ５１において、ＴＳパケット同期部１１１は、入力されたMPEGトランスポートストリームパケットのデータの値を１バイトごとに読み取り、読み取った値が４７ｈ（MPEGトランスポートストリームパケット１７１の同期バイトに設定されている値）であるまで待機し、４７ｈが読み取られたとき、ステップＳ５２に進み、カウンタｉの値を１に初期設定する。次に、ステップＳ５３において、ＴＳパケット同期部１１１は、ステップＳ５１で４７ｈを読み取ったデータから１８８バイト後ろの部分のデータを読み取り、ステップＳ５４において、その値が４７ｈであるか否かを判定する。すなわち、MPEGトランスポートストリームパケット１７１は、１８８バイトの固定パケットであるので、ステップＳ５１で４７ｈを読み取った１バイトのデータが同期バイトであれば、１８８バイト後ろの部分のデータも同期バイトで４７ｈが設定されている。
【０１００】
ステップＳ５４において、読み取ったデータが４７ｈではないと判定した場合、ＴＳパケット同期部１１１は、ステップＳ５１に戻る。一方、ステップＳ５４において、読み取ったデータが４７ｈであると判定した場合、ＴＳパケット同期部１１１は、ステップＳ５５に進む。
【０１０１】
ステップＳ５５において、ＴＳパケット同期部１１１は、カウンタｉの値が５と等しいか否かを判定し、等しくないと判定した場合、ステップＳ５６に進み、カウンタｉの値を１だけインクリメントし、ステップＳ５３に戻り、それ以降の処理を繰り返す。ステップＳ５５で、カウンタｉの値が５と等しいと判定された場合、すなわち、入力されたMPEGトランスポートストリームパケットのデータから、１８８バイト毎に、５回連続して４７ｈが読み取られた場合、ステップＳ５７に進む。
【０１０２】
ステップＳ５７において、ＴＳパケット同期部１１１は、５回目に４７ｈを検出したときの位置を、MPEGトランスポートストリームパケット１７１の先頭として、そのMPEGトランスポートストリームパケット１７１とのフレーム同期を確立する。
【０１０３】
ＴＳパケット同期部１１１は、このようにして、MPEGトランスポートストリームパケットとのフレーム同期を確立するので、フレーム同期が確立される以前のMPEGトランスポートストリームパケット１７１は、CPCSペイロード生成部１１２には供給されず、捨てられる。 次に、ステップＳ５８において、ＴＳパケット同期部１１１は、カウンタｉの値を１に初期設定し、ステップＳ５９に進み、ステップＳ５３で読み取ったデータ（４７ｈ）の位置から１８８バイト分後ろのデータを読み取り、ステップＳ６０において、それが４７ｈであるか否かを判定する。
【０１０４】
ステップＳ６０において、ステップＳ５９で読み取ったデータが４７ｈではないと判定した場合、ＴＳパケット同期部１１１は、ステップＳ６１に進み、カウンタｉの値が３と等しいか否かを判定し、等しくないと判定した場合、ステップＳ６２に進み、カウンタｉの値を１だけインクリメントし、ステップＳ５９に戻り、それ以降の処理をする。一方、ステップＳ６１で、カウンタｉの値が３と等しいと判定し場合、ＴＳパケット同期部１１１は、ステップＳ５１に戻り、それ以降の処理を実行する。すなわち、ステップＳ５９において読み取られたデータが３回連続して４７ｈではないと判定された場合、MPEGトランスポートストリームパケットとのフレーム同期が外れたと判断され、ステップＳ５１に戻り、フレーム同期確立のための処理が、はじめから行われる。
【０１０５】
なお、この例の場合、１８８バイト間隔で読み取られたデータが３回連続して４７ｈではないとされたときに、フレーム同期を確立するための処理がはじめから行われる。
【０１０６】
ステップＳ６０において、ＴＳパケット同期部１１１は、ステップＳ５９で読み取ったデータが４７ｈであると判定した場合、ステップＳ５９に戻り、それ以降の処理を実行する。
【０１０７】
次に、図１１のステップＳ３４に対応する、送信装置１０１の同期情報の書き込みの処理を、図１３のフローチャートを参照して説明する。
【０１０８】
ＴＳパケット同期部１１１により、MPEGトランスポートストリームパケットのフレーム同期が確立されている状態において、PCRパケット検出部１１４は、フレーム同期確立後、最初にPCRを含んでいるMPEGトランスポートストリームパケット１７１であるPCRパケット１を検出すると、PCRパケット検出信号PDが同期情報処理部１１５に入力されるので、ステップＳ８１において、同期情報処理部１１５は、PCRパケット検出信号PDにより特定されるPCRパケット１のPCR値Ｅ１を読み取り、そのときカウンタ１２０から供給されたカウント値Ｎｅ１を保持する。
【０１０９】
次に、ステップＳ８２において、同期情報処理部１１５は、ステップＳ８１で得たPCR値Ｅ１およびカウント値Ｎｅ１を、式（１）に代入し、オフセット値Ｏｅを算出する。
【０１１０】
オフセット値Ｏｅ＝PCR値Ｅ１−カウント値Ｎｅ１・・（１）
ステップＳ８３において、同期情報処理部１１５は、ステップＳ８１で読み取ったPCR値Ｅ１と、ステップＳ８２で算出したオフセット値Ｏｅをメモリ１２１に記憶させる。次に、ステップＳ８４において、同期情報処理部１１５は、次のPCRパケット（この場合、第２番目のPCRパケット２）が入力されるまで待機し、PCRパケット検出部１１４により、PCRパケット２が検出され、PCRパケット検出信号PDが入力されると、ステップＳ８５に進む。
【０１１１】
ステップＳ８５において、同期情報処理部１１５は、ステップＳ８４で入力されたPCRパケット検出信号PDにより特定されるPCRパケット２からPCR値Ｅ２を読み取り、そのときカウンタ１２０から入力されたカウント値Ｎｅ２を保持する。次に、ステップＳ８６において、同期情報処理部１１５は、距離Ｌeおよび残差Ｒｅを算出する。ここでの距離Ｌｅおよび残差Ｒｅの算出方法を、図１４を参照して説明する。距離Ｌeは、いわゆる、PCRパケットの到着間隔であり、残差Ｒeは、同期残差である。なお、以下において、距離Ｌｅと残差Ｒｅを、個々に区別する必要がない場合、これらをまとめて、同期情報と記述する。
【０１１２】
この例の場合、ステップＳ８１において取得されたPCRパケット１のPCR値Ｅ１およびカウント値Ｎｅ１、ステップＳ８２で算出されたオフセット値Ｏｅ、並びにステップＳ８５で取得されたPCRパケット２のPCR値Ｅ２およびカウント値Ｎｅ２は、それぞれ、図１４（Ａ），（Ｂ）に示すような位置関係にあるものとする。
【０１１３】
同期情報処理部１１５は、はじめに、式（２）に従って、カウント値Ｎｅ１（ステップＳ８１で取得された）に、オフセット値Ｏｅを加算し、基準値Ｂｅ１（図１４（Ｃ））を算出する。
【０１１４】
基準値Ｂｅ１＝カウント値Ｎｅ１＋オフセット値Ｏｅ・・・（２）
なお、この場合、基準値Ｂｅ１は、PCR値Ｅ１と同値となる。
【０１１５】
次に、同期情報処理部１１５は、式（３）に従って、ステップＳ８５で取得したカウント値Ｎｅ２に、オフセット値Ｏｅを加算し、基準値Ｂｅ２（図１４（Ｃ））を算出し、さらに、式（４）に従って、基準値Ｂｅ２と基準値Ｂｅ１との距離Ｌｅ（図１４（Ｃ））を算出する。
【０１１６】
基準値Ｂｅ２＝カウント値Ｎｅ２＋オフセット値Ｏｅ・・・（３）
距離Ｌｅ＝基準値Ｂｅ２−基準値Ｂｅ１ ・・・（４）
次に、同期情報処理部１１５は、式（５）に従って、ステップＳ８５で取得したPCRパケット２のPCR値Ｅ２と基準値Ｂｅ２から残差Ｒｅを算出する。
【０１１７】
残差Ｒｅ＝PCR値Ｅ２−基準値Ｂｅ２・・・・（５）
基準値Ｂｅ２は、送信装置１０１に入力されたMPEGトランスポートストリームパケットに発生する遅延が一定であると仮定した場合の、PCRパケット２のPCR値Ｅ２の推測値である。すなわち、残差Ｒｅは、距離Ｌｅ分だけ離れたときの、推測値（基準値Ｂｅ２）と実際のPCR値（PCR値Ｅ２）との差を表している。
【０１１８】
このようにして算出された距離Ｌｅおよび残差Ｒｅがメモリ１２１に記憶されると、同期情報付加部１１６は、ステップＳ８７に進み、CPCSペイロードに、CPCS-UU１８１、CPI１８２、およびペイロード長１８３とともに、距離Ｌｅおよび残差Ｒｅをトレイラ１９１として付加して（残差Ｒeは、同期残差情報２０１として、距離Ｌeは、同期情報間隔２０２として付加される）、CPCS-PDU１７３をセレクタ１１７に出力する。セレクタ１１７は、PCRパケット検出部１１４から供給されるPCRパケット検出信号PDを基に、同期情報付加部１１６から供給されたCPCS-PDU１７３をMPEG／ATM変換部１１８に出力する。
【０１１９】
MPEG／ATM変換部１１８に出力された、トレイラ１９１に同期情報が書き込まれたCPCS-PDU１７３は、そこで、ATMセル１７６に変換され、ネットワーク１０２上に伝送される。なお、MPEG-２方式の規格によれば、システムクロック（２７ＭＨｚのクロック）の誤差の許容範囲は、±８１０Ｈｚとされ、そしてPCRが、０．１秒以内に１つの割合で伝送される。このことから、残差Ｒｅの大きさは、８１クロック（＝８１０（Ｈｚ）×０．１（Ｓ））以下となり、１バイトのデータ（−１２７乃至１２７）で表すことができる。距離Ｌｅには３バイト分のデータが必要となることから、結局、合計４バイトのデータで同期情報を示すことができる。
【０１２０】
ステップＳ８８において、同期情報処理部１１５は、式（６）に従って、ステップＳ８２で算出したオフセット値Ｏｅに残差Ｒeを加算し、新しいオフセット値Ｏeを算出し、ステップＳ８９において、ステップＳ８６で算出した基準値Ｂe２とともにメモリ１２１に記憶させる。その後、ステップＳ８４に戻り、次のCPCSペイロードに対し、ステップＳ８５乃至Ｓ８９における処理を実行する。
【０１２１】
新しいオフセット値Ｏｅ＝オフセット値Ｏｅ＋残差Ｒｅ・・・（６）
以上の処理においてメモリ１２１に記憶された各種データは、プログラム毎に記憶される。
【０１２２】
以上のように、送信装置１０１は、４バイトの同期情報をトレイラ１９１に格納して送信することができる。
【０１２３】
次に、受信装置１０３について説明する。図１５は、受信装置１０３の構成例を表している。ATMインターフェース３０１は、ネットワーク１０２を介して伝送されてきた、送信装置１０１からのATMセル１７６を受信し、受信したATMセル１７６をCPCS-PDU抽出部３０４に出力する。ATMインターフェース３０１はまた、受信したATMセル１７６に基づいてネットワーク１０２に同期した８ＫＨzのクロックを生成し、PLL回路３０２に出力する。PLL回路３０２は、図４のPLL回路１１９と同様の構成を有し、図９に示す位相比較器１５０と同様の構成を有する位相比較器を有している。PLL回路３０２は、ATMインターフェース３０１から供給されたネットワーク１０２に同期したクロックに基づいて、２７ＭＨｚのクロックを再生し、カウンタ３０３に出力する。
【０１２４】
カウンタ３０３は、0から4,398,046,511,104までの範囲で、PLL回路３０２からの２７ＭＨｚのクロックをカウントするとともに、そのカウント値ＮｒをPCR書換部３０８に出力する。
【０１２５】
CPCS-PDU抽出部３０４は、ATMインターフェース３０１から供給されたATMセル１７６を、CPCS-PDU１７３に変換し、得られたCPCS-PDU１７３をトレイラ抽出部３０６およびPCRパケット検出部３０５に出力する。
【０１２６】
PCRパケット検出部３０５は、入力されたCPCS-PDU１７３のCPCSペイロード、すなわち２つのMPEGトランスポートストリームパケット１７１のアダプテーションフィールドのPCRフラグに１が設定されているか否かを確認し、２つのMPEGトランスポートストリームパケット１７１のアダプテーションフィールドのPCRフラグに１が設定されていることを確認した場合、PCRパケット検出信号PDをセレクタ３０７に出力する。
【０１２７】
トレイラ抽出部３０６は、供給されたCPCS-PDU１７３のCPCSペイロード、すなわち、２つのMPEGトランスポートストリームパケット１７１をバッファ３１０に供給するとともに、CPCS-PDU１７３のトレイラ（トレイラ１７４またはトレイラ１９１）をセレクタ３０７に供給する。
【０１２８】
セレクタ３０７は、PCRパケット検出部３０５から供給されたPCRパケット検出信号PDを基に、PCRパケット検出部３０５が２つのMPEGトランスポートストリームパケット１７１のアダプテーションフィールドのPCRフラグに１が設定されていることを確認した場合、トレイラ抽出部３０６から入力されたトレイラ１９１に含まれる同期残差情報２０１および同期情報間隔２０２をPCR書換部３０８に供給し、PCRパケット検出部３０５が２つのMPEGトランスポートストリームパケット１７１のアダプテーションフィールドのPCRフラグに１が設定されていないことを確認した場合、トレイラ１７４並びにトレイラ１９１に含まれるCPCS-UU１８１、CPI１８２、およびペイロード長１８３をトレイラ処理部３１１に供給する。
【０１２９】
PCR書換部３０８は、セレクタ３０７から供給された同期残差情報２０１および同期情報間隔２０２に基づいて、バッファ３１０に記憶されているMPEGトランスポートストリームパケット１７１のPCR値Ｃを算出する。PCR書換部３０８はまた、バッファ３１０に、算出したPCR値Ｃをバッファ３１０に記憶されているMPEGトランスポートストリームパケット１７１に書き込ませる（書き換えさせる）。バッファ３１０は、PCR値Ｃが書き込まれたMPEGトランスポートストリームパケット１７１を図示せぬデコーダに出力する。
【０１３０】
なお、PCR書換部３０８におけるこの処理の詳細は、図１８のフローチャートを参照して後述する。メモリ３０９は、PCR書換部３０８が、PCR値Ｃを算出するのに必要なデータを、プログラム毎に記憶する。
【０１３１】
トレイラ処理部３１１は、トレイラ１７４、並びにトレイラ１９１に含まれるCPCS-UU１８１、CPI１８２、およびペイロード長１８３を基に、通常のトレイラ処理（特に、トレイラ１７４のCRC１８４によるエラー検出処理）を実行し、エラーが発見された場合、所定のデータをエラー通知部３１２に供給する。エラー通知部３１２は、トレイラ処理部３１１から入力されたエラーの内容を示すデータを、例えば、所定の管理ソフトウェアまたは上位レイヤーに通知する。
【０１３２】
次に、受信装置１０３の受信の処理を、図１６のフローチャートを参照して説明する。ステップＳ１０１において、受信装置１０３は、シグナリング処理を実行し、送信装置１０１がAAL5のトレイラに同期情報を格納して送信するか否かを、受信する。
【０１３３】
ステップＳ１０１のシグナリングの処理により、受信装置１０３は、データを受信する前に、送信装置１０１が、トレイラにいずれの情報を格納したのかを知ることができる。
【０１３４】
ステップＳ１０２において、受信装置１０３は、シグナリングの結果を基に、同期情報モードにするか否かを判定し、同期情報モードにすると判定された場合、ステップＳ１０３に進み、同期情報モードに設定する。
【０１３５】
ステップＳ１０４において、受信装置１０３は、同期情報およびデータを受信する。ステップＳ１０４の処理の詳細は、図１７のフローチャートを参照して後述する。
【０１３６】
ステップＳ１０５において、受信装置１０３は、データの受信を終了するか否かを判定し、データの受信を終了しないと判定された場合、ステップＳ１０４に戻り、同期情報およびデータを受信する処理を繰り返す。
【０１３７】
ステップＳ１０５において、データの送信を終了したと判定された場合、ステップＳ１０６に進み、受信装置１０３は、デフォルトの設定である、通常モードに設定し、処理は終了する。なお、ステップＳ１０６は、省略してもよい。
【０１３８】
ステップＳ１０２において、同期情報モードにしないと判定された場合、同期情報の受信は行われないので、ステップＳ１０７に進み、受信装置１０３は、通常モードに設定する。
【０１３９】
ステップＳ１８において、受信装置１０３は、通常のモードで、データを受信し、処理は終了する。
【０１４０】
このように、受信装置１０３は、データを受信する前に、予め、トレイラにいずれの情報を格納したかを、知ることができる。
【０１４１】
次に、図１６のステップＳ１０４に対応する、受信装置１０３の同期情報およびデータの受信の処理を、図１７のフローチャートを参照して説明する。ステップＳ１２１において、ATMインターフェース３０１は、ネットワーク１０２を介して、送信装置１０１から送信されたATMセル１７６を受信する。
【０１４２】
ステップＳ１２２において、CPCS-PDU抽出部３０４は、ATMインターフェース３０１から供給されたATMセル１７６を基に、CPCS-PDU１７３を生成する。
【０１４３】
ステップＳ１２３において、PCRパケット検出部３０５は、CPCS-PDU抽出部３０４が抽出したCPCS-PDU１７３のCPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１に、PCRが存在するか否かを判定し、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在すると判定された場合、ステップＳ１２４に進み、PCR書換部３０８は、セレクタ３０７から供給された同期残差情報２０１および同期情報間隔２０２に基づいて、バッファ３１０に記憶されているMPEGトランスポートストリームパケット１７１のPCR値Ｃを算出する。PCR書換部３０８は、バッファ３１０に、算出したPCR値Ｃをバッファ３１０に記憶されているMPEGトランスポートストリームパケット１７１に書き込ませ、ステップＳ１２５に進む。
【０１４４】
ステップＳ１２４の同期情報書き換え処理の詳細については、図１８のフローチャートを参照して説明する。
【０１４５】
ステップＳ１２５において、トレイラ処理部３１１は、トレイラ１７４並びにトレイラ１９１に含まれるCPCS-UU１８１、CPI１８２、およびペイロード長１８３を基に、通常のトレイラ処理を実行する。ステップＳ１２６において、トレイラ処理部３１１は、CPI１８２、またはペイロード長１８３の値の妥当性をチェックし、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ１２７に進み、エラー通知部３１２は、上位レイヤーへの通知などのエラー処理を実行して、処理は終了する。
【０１４６】
ステップＳ１２６において、エラーが発生していないと判定された場合、処理は終了する。
【０１４７】
ステップＳ１２３において、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在しないと判定された場合、ステップＳ１２８に進み、トレイラ処理部３１１は、CPCS-PDU１７３のトレイラ１７４のCRC１８４をチェックする。ステップＳ１２９において、トレイラ処理部３１１は、ステップＳ１２８のCRC１８４のチェックにおいて、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ１３０に進み、エラー通知部３１２は、MPEGトランスポートストリームパケット１７１の再送を要求し、手続きは、ステップＳ１３１に進む。
【０１４８】
ステップＳ１２９において、エラーが発生していないと判定された場合、ステップＳ１３０はスキップされて、手続きは、ステップＳ１３１に進み、トレイラ処理部３１１は、CPCS-PDU１７３のトレイラ１７４のCRC１８４以外の、CPCS-UU１８１、CPI１８２、またはペイロード長１８３を基に、トレイラ処理を実行する。
【０１４９】
ステップＳ１３２において、トレイラ処理部３１１は、CPI１８２、またはペイロード長１８３の値の妥当性をチェックし、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ１３３に進み、エラー通知部３１２は、上位レイヤーへの通知などのエラー処理を実行して、処理は終了する。
【０１５０】
ステップＳ１３２において、エラーが発生していないと判定された場合、処理は終了する。
【０１５１】
以上のように、受信装置１０３は、CPCSペイロードとして、PCRが存在するMPEGトランスポートストリームパケット１７１が含まれるCPCS-PDU１７３のトレイラに、同期情報を利用して、PCRの書き換えをすることができる。
【０１５２】
次に、図１７のステップＳ１２４に対応する、受信装置１０３に入力されたPCRパケットのPCR値を書き換える場合のPCR書換部３０８の処理手順を、図１８のフローチャートを参照して説明する。PCRパケット検出部３０５がPCRパケット１１を検出して、PCRパケット検出信号PDをセレクタ３０７に供給すると、セレクタ３０７は、トレイラ抽出部３０６から供給された同期残差情報２０１および同期情報間隔２０２をPCR書換部３０８に出力するので、ステップＳ１４１において、PCR書換部３０８は、PCRパケット検出信号PDにより特定されるPCRパケット１１のPCR値Ｅ１１を読み取り、そのときカウンタ３０３から供給されたカウント値Ｎｒ１１を保持する。
【０１５３】
次に、ステップＳ１４２において、PCR書換部３０８は、ステップＳ１４１で得たPCR値Ｅ１１およびカウント値Ｎｒ１１を、式（７）に代入し、オフセット値Ｏｒを算出する。
【０１５４】
オフセット値Ｏｒ＝PCR値Ｅ１１−カウント値Ｎｒ１１・・（７）
ステップＳ１４３において、PCR書換部３０８は、ステップＳ１４１で読み取ったPCR値Ｅ１１と、ステップＳ１４２で算出したオフセット値Ｏｒをメモリ３０９に記憶させる。次に、ステップＳ１４４において、PCR書換部３０８は、セレクタ３０７から供給された同期残差情報２０１である残差Ｒｅ、および同期情報間隔２０２である距離Ｌｅを読み取り、メモリ３０９に記憶させる。
【０１５５】
ステップＳ１４５において、PCR書換部３０８は、次のPCRパケット（この場合、第２番目のPCRパケット１２）が入力されるまで待機し、PCRパケット検出部３０５により、PCRパケット１２が検出され、PCRパケット検出信号PDが入力されると、ステップＳ１４６に進む。ステップＳ１４６において、PCR書換部３０８は、ステップＳ１４５で入力されたPCRパケット検出信号PDにより特定されるPCRパケット１２からPCR値Ｅ１２を読み取り、そのときカウンタ３０３から入力されたカウント値Ｎｒ１２を保持する。
【０１５６】
次に、ステップＳ１４７において、PCR書換部３０８は、PCRパケット１２のPCR値Ｅ１２に代えて書き込むべきPCR値Ｃを算出する。ここでのPCR値Ｃの算出方法を、図１９を参照して説明する。
【０１５７】
この例の場合、ステップＳ１４１において取得されたPCRパケット１１のPCR値Ｅ１１およびカウント値Ｎｒ１１、ステップＳ１４２で算出されたオフセット値Ｏｒ、並びにステップＳ１４６で取得されたPCRパケット１２のPCR値Ｅ１２およびカウント値Ｎｒ１２は、図１９（Ａ），（Ｂ）に示すような位置関係にあるものとする。
【０１５８】
そこで、PCR書換部３０８は、はじめに、式（８）に従って、カウント値Ｎｒ１１（ステップＳ１４１で取得された）に、オフセット値Ｏｒを加算し、基準値Ｂｒ１１（図１９（Ｃ））を算出する。
【０１５９】
基準値Ｂｒ１１＝カウント値Ｎｒ１１＋オフセット値Ｏｒ・・・（８）
なお、この例の場合、基準値Ｂｒ１１は、PCR値Ｅ１１と同値となるが、先行するPCR値Ｅに基づいて、オフセット値Ｏｒを算出し、その後に入力されるPCRパケットが入力されたときのカウント値Ｎｒに、それを加算し、基準値Ｂｒを算出するようにすることもできる。
【０１６０】
PCR書換部３０８は、式（９）に従って、カウント値Ｎｒ１２（ステップＳ１４６で取得された）に、オフセット値Ｏｒを加算し、基準値Ｂｒ１２（図１９（Ｃ））を算出し、さらに、式（１０）従って、基準値Ｂｒ１２と基準値Ｂｒ１１との距離Ｌｒ（図１９（Ｃ））を算出する。
【０１６１】
基準値Ｂｒ１２＝カウント値Ｎｒ１２＋オフセット値Ｏｒ・・・（９）
距離Ｌｒ＝基準値Ｂｒ１２−基準値Ｂｒ１１・・・（１０）
次に、PCR書換部３０８は、ステップＳ１４４で読み取ったセレクタ３０７から供給された同期情報の距離Ｌｅおよび残差Ｒｅ、並びに先に算出した距離Ｌｒを、式（１１）に代入し、残差Ｒｒを算出し、さらに、式（１２）に従って、基準値Ｂｒ１２に残差Ｒｒを加算し、PCR値Ｃを算出する。
【０１６２】
残差Ｒｒ＝残差Ｒｅ×（距離Ｌｒ／距離Ｌｅ）・・・（１１）
PCR値Ｃ＝基準値Ｂｒ１１＋距離Ｌｒ＋残差Ｒｒ・・・（１２）
基準値Ｂｒ１２は、受信装置１０３に入力されるATMセル１７６に発生している遅延が一定であると仮定した場合の、PCRパケット１２のPCR値Ｅ１２の推測値である。残差Ｒｒは、距離Ｌｒ分だけ離れたときの、推測値（基準値Ｂｒ１２）と実際のPCR値（PCR値Ｅ１２）との差を、距離Ｌｅと残差Ｒｅとの比例関係から算出した推測値である。つまり、基準値Ｂｒ１２と距離Ｌｒに残差Ｒｒが加算されたPCR値Ｃは、真のPCR（PCR値Ｅ１２）と推測される。なお、ここで算出された距離Ｌｒおよび残差Ｒｒは、メモリ３０９に記憶される。
【０１６３】
このようにして、ステップＳ１４７において、PCR値Ｃを算出すると、PCR書換部３０８は、ステップＳ１４８に進み、PCRパケット１２のPCR値Ｅ１２に代えて、算出したPCR値Ｃをバッファ３１０に供給し、バッファ３１０は、所定のMPEGトランスポートストリームパケット１７１にPCR値Ｃを書き込み、そのMPEGトランスポートストリームパケット１７１を図示せぬデコーダに出力する。これにより、デコーダにおいて、送信装置１０１のシステムクロックと同期したクロックが再生され、データが適切にデコードされる。
【０１６４】
次に、ステップＳ１４９において、PCR書換部３０８は、式（１３）に従って、ステップＳ１４２で算出したオフセット値Ｏｒに残差Ｒｒを加算し、新しいオフセット値Ｏｒを算出し、ステップＳ１５０において、基準値Ｂｒ１２とともにメモリ３０９に記憶させる。
【０１６５】
新しいオフセット値Ｏｒ＝オフセット値Ｏｒ＋残差Ｒｒ・・・（１３）
ステップＳ１５１においてPCR書換部３０８は、PCRパケット１２の同期情報（距離Ｌｅおよび残差Ｒｅ）を読み取り、メモリ３０９に記憶させる。その後、ステップＳ１４５に戻り、次のPCRパケットに対し、ステップＳ１４５乃至ステップＳ１５１における処理を実行する。
【０１６６】
以上の処理においてメモリ３０９に記憶された各種データは、プログラム毎に記憶されるようになされている。
【０１６７】
以上のようにして、送信装置１０１において作成された同期情報（距離Ｌｅおよび残差Ｒｅ）が受信装置１０３に送信され、受信装置１０３において、その同期情報に基づいて、MPEGトランスポートストリームパケット１７１のPCRが書き換えられるようにしたので、そのPCRを入手するデコーダは、エンコード時のクロックに同期したシステムクロックを生成し、データを適切に再生する。
【０１６８】
また、送信装置１０１において、オフセット値Ｏｅ、距離Ｌｅ、および残差Ｒｅがメモリ１２１に、また受信装置１０３において、オフセット値Ｏｒ、距離Ｌｒ、および残差Ｒｒがメモリ３０９に、それぞれプログラム毎に記憶されるようになされているので、複数のプログラムに対しPCR書き換え処理を実行することができる。
【０１６９】
図２０は、伝送レートを変化させる場合の、送信装置１０１の他の構成例を説明する図である。TSパケット同期部１１１乃至PCRパケット検出部１１４、並びにセレクタ１１７およびMPEG／ATM変換部１１８は、図４の場合と同一であるので、その説明は適宜省略する。
【０１７０】
伝送レート計算処理部３３１には、PCRパケット検出部１１４からCPCSペイロードが、そしてカウンタ１２０からカウント値が、それぞれ入力される他、PCRパケット検出部１１４から、PCRパケット検出信号PDが入力される。伝送レート計算処理部３３１は、入力されたPCRパケット検出信号PDにより特定されるCPCSペイロードの到達間隔時間、およびPCRパケット検出信号PDにより特定されるCPCSペイロードの到達間隔時間の間に到達したCPCSペイロードの数を基に、伝送レート（例えば、CPCSペイロードの到着間隔時間で表す）を算出し、伝送レート情報付加部３３２に出力する。
【０１７１】
伝送レート計算処理部３３１は、同期情報を算出するに当たり、PCRパケット検出信号PDにより特定されるCPCSペイロードの到達時刻、または到達したCPCSペイロードの数のカウント値などのデータをメモリ３３３に記憶させる。メモリ３３３は、そのデータをプログラム毎に記憶する。
【０１７２】
なお、伝送レート計算処理部３３１は、自分自身に入力されたCPCSペイロードには、何ら処理を施さず伝送レート情報付加部３３２にそのまま出力する。
【０１７３】
伝送レート情報付加部３３２は、伝送レート計算処理部３３１から供給された同期情報を基に、AAL5のCSで規定されるCPCSトレイラに代わり、伝送レートを含んだトレイラをCPCSペイロードに付加して、CPCS-PDU１７３をセレクタ１１７に出力する。
【０１７４】
図２１は、伝送レート情報付加部３３２がCPCSペイロードに付加するトレイラ３４１を説明する図である。トレイラ３４１の１バイトのCPCS-UU１８１、１バイトのCPI１８２、および２バイトのペイロード長１８３は、トレイラ１７４の場合ど同様なので、その説明は省略する。トレイラ３４１は、CRC１８４に代えて、４バイトのパケット到達間隔３５１を含む。
【０１７５】
セレクタ１１７は、PCRパケット検出部１１４から入力されたPCRパケット検出信号PDを基に、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１がPCRパケットでないとき、CPCSトレイラ付加部１１３から供給されたCPCS-PDU１７３をMPEG／ATM変換部１１８に出力し、CPCSペイロードに含まれるMPEGトランスポートストリームパケットがPCRパケットであるとき、伝送レート情報付加部３３２から供給されたCPCS-PDU１７３（パケット到達間隔３５１が付加されている）をMPEG／ATM変換部１１８に出力する。
【０１７６】
MPEG／ATM変換部１１８は、CPCS-PDU１７３をATMセル１７６に変換してネットワーク１０２へ送信する。MPEG／ATM変換部１１８はまた、ネットワーク１０２から順次送信されてくるATMセルを受信し、受信したATMセルに基づいてネットワーク１０２に同期した８ＫＨzのクロックを生成し、PLL回路１１９に出力する。
【０１７７】
図２０の送信装置１０１の送信の処理は、図１０のフローチャートを参照して説明した処理と、ステップＳ１４の同期情報およびデータの送信の処理を除き、同様であるので、その説明は省略する。図２０の送信装置１０１の送信の処理においては、ステップＳ１４の同期情報およびデータの送信の処理に代えて、伝送レートおよびデータの送信の処理が実行される（勿論、シグナリング処理において、送信装置１０１は、伝送レートおよびデータを送信する旨の情報を送信する）。
【０１７８】
図２２のフローチャートを参照して、図２０の送信装置１０１の伝送レートおよびデータの送信の処理を説明する。ステップＳ２０１乃至ステップＳ２０３のそれぞれの処理は、図１１のステップＳ３１乃至ステップＳ３３のそれぞれの処理と同様の処理なので、その説明は省略する。
【０１７９】
ステップＳ２０３において、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在すると判定された場合、ステップＳ２０４に進み、伝送レート計算処理部３３１は、カウンタ１２０から入力される現在の時刻、メモリ３３３に記憶されているPCRパケット検出信号PDにより特定される前回のCPCSペイロードの到達時刻、およびメモリ３３３に記憶されている到達したCPCSペイロードの数のカウント値を基に、PCRパケット検出信号PDにより特定されるCPCSペイロードの到達間隔時間を到達したCPCSペイロードの数で除して、CPCS-PDU１７３の間隔を示すパケット到達間隔３５１を生成する。伝送レート計算処理部３３１は、メモリ３３３に今回のPCRパケット検出信号PDにより特定されるCPCSペイロードの到達時刻（その時、カウンタ１２０から入力されたカウント値）を記憶させる。
【０１８０】
ステップＳ２０５において、伝送レート情報付加部３３２は、伝送レート計算処理部３３１が生成したパケット到達間隔３５１をCRC１８４に代えてトレイラ３５１に格納して、CPCS-PDU１７３を生成し、ステップＳ２６に進む。
【０１８１】
ステップＳ２０３において、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在しないと判定された場合、ステップＳ２０７に進み、CPCSトレイラ付加部１１３は、CPCSペイロード生成部１１２から供給されたCPCSペイロードに、AAL5のCSで規定されるトレイラ１７４を付加し、CPCS-PDU１７３を生成し、ステップＳ２０６に進む。
【０１８２】
ステップＳ２０６の処理は、図１１のステップＳ３５の処理と同様なので、その説明は省略する。
【０１８３】
以上のように、送信装置１０１は、CPCSペイロードとして、PCRが存在するMPEGトランスポートストリームパケット１７１が含まれるCPCS-PDU１７３のトレイラ３４１に、パケット到達間隔３５１を格納して、送信することができる。
【０１８４】
図２３は、伝送レートを変化させる場合の、受信装置１０３の他の構成例を説明する図である。ATMインターフェース３０１、CPCS-PDU抽出部３０４乃至セレクタ３０７、およびバッファ３１０乃至エラー通知部３１２は、図１５の場合と同様であるので、その説明は適宜省略する。
【０１８５】
伝送レート抽出部３７１は、セレクタ３０７から供給されたトレイラ３４１から、パケット到達間隔３５１を抽出し、パケット到達間隔３５１をバッファ３１０に供給する。バッファ３１０は、伝送レート抽出部３７１から供給されたパケット到達間隔３５１を基に、伝送レートに応じたバッファ制御の為のパラメータを設定し、MPEGトランスポートストリームパケット１７１を図示せぬデコーダに出力する。
【０１８６】
図２３の受信装置１０３の受信の処理は、図１６のフローチャートを参照して説明した処理と、ステップＳ１０４の同期情報およびデータの受信の処理を除き、同様であるであるので、その説明は省略する。図２３の受信装置１０３の受信の処理においては、ステップＳ１０４の同期情報およびデータの受信の処理に代えて、伝送レートおよびデータの受信の処理が実行される（勿論、シグナリング処理において、受信装置１０３は、伝送レートおよびデータを送信する旨の情報を受信する）。
【０１８７】
図２４のフローチャートを参照して、図２３の受信装置１０３の伝送レートおよびデータの受信の処理を説明する。ステップＳ２２１乃至ステップＳ２２３のそれぞれの処理は、図１７のステップＳ１２１乃至ステップＳ１２３のそれぞれの処理と同様の処理なので、その説明は省略する。
【０１８８】
ステップＳ２２４において、伝送レート抽出部３７１は、セレクタ３０７から供給されたトレイラ３４１から、パケット到達間隔３５１を抽出し、パケット到達間隔３５１をバッファ３１０に供給する。
【０１８９】
ステップＳ２２５において、バッファ３１０は、伝送レート抽出部３７１から供給されたパケット到達間隔３５１を基に、伝送レートに応じたバッファ制御の為のパラメータを設定する。
【０１９０】
ステップＳ２２６において、トレイラ処理部３１１は、トレイラ１７４並びにトレイラ１９１に含まれるCPCS-UU１８１、CPI１８２、およびペイロード長１８３を基に、通常のトレイラ処理を実行する。ステップＳ２２７において、トレイラ処理部３１１は、CPI１８２、またはペイロード長１８３の値の妥当性をチェックし、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ２２８に進み、エラー通知部３１２は、上位レイヤーへの通知などのエラー処理を実行して、処理は終了する。
【０１９１】
ステップＳ２２７において、エラーが発生していないと判定された場合、処理は終了する。
【０１９２】
ステップＳ２２３において、CPCSペイロードに含まれるMPEGトランスポートストリームパケット１７１にPCRが存在しないと判定された場合、ステップＳ２２９に進み、トレイラ処理部３１１は、CPCS-PDU１７３のトレイラ１７４のCRC１８４をチェックする。ステップＳ２３０において、トレイラ処理部３１１は、ステップＳ２２９のCRC１８４のチェックにおいて、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ２３１に進み、エラー通知部３１２は、MPEGトランスポートストリームパケット１７１の再送を要求し、手続きは、ステップＳ２３２に進む。
【０１９３】
ステップＳ２３０において、エラーが発生していないと判定された場合、ステップＳ２３１はスキップされて、手続きは、ステップＳ２３２に進み、トレイラ処理部３１１は、CPCS-PDU１７３のトレイラ１７４のCRC１８４以外の、CPCS-UU１８１、CPI１８２、またはペイロード長１８３を基に、トレイラ処理を実行する。
【０１９４】
ステップＳ２３３において、トレイラ処理部３１１は、CPI１８２、またはペイロード長１８３の値の妥当性をチェックし、エラーが発生したか否かを判定し、エラーが発生したと判定された場合、ステップＳ２３４に進み、エラー通知部３１２は、上位レイヤーへの通知などのエラー処理を実行して、処理は終了する。
【０１９５】
ステップＳ２３３において、エラーが発生していないと判定された場合、処理は終了する。
【０１９６】
以上のように、受信装置１０３は、CPCSペイロードとして、PCRが存在するMPEGトランスポートストリームパケット１７１が含まれるCPCS-PDU１７３のトレイラに、同期情報を利用して、PCRの書き換えをすることができる。
【０１９７】
このように、図２３に示す構成の受信装置１０３は、PCRが存在するMPEGトランスポートストリームパケット１７１が含まれるCPCS-PDU１７３のトレイラ３４１から、パケット到達間隔３５１を抽出して、伝送レートに応じたバッファ制御の為のパラメータを設定することができる。
【０１９８】
以上のように、送信装置１０１は、４バイトの同期情報または伝送レートを、CPCS-PDU１７３のトレイラに格納し、送信することができる。受信装置１０３は、４バイトの同期情報または伝送レートがトレイラに格納されたCPCS-PDU１７３受信することができる。
【０１９９】
なお、送信装置１０１は、CPCS-PDU１７３のトレイラに、４バイトのCRC１８４に代えて、４バイトの同期情報または４バイトの伝送レートの情報を格納して送信するとして説明したが、送信装置１０１は、１バイトのCPCS-UU１８１、１バイトのCPI１８２、および２バイトのペイロード長１８３に代えて、４バイトの同時情報を格納し、４バイトのCRC１８４に代えて、４バイトの伝送レートの情報を格納して、送信するようにしてもよい。
【０２００】
CPCS-UU１８１は、透過的に転送されるCPCSユーザ間の情報であり、また、ATMフォーラムにおけるAMS VOD Specification 1.1におけるデフォルトに基づけば、常に、２つのMPEGトランスポートストリームパケット１７１がCPCS-PDUに格納されるので、ペイロード長１８３は、常に同一の値が設定されるからである（CPCS-UU１８１がパディングされるときは、利用できない）。更に、CPI１８２は、CPCS-PDU１７３のトレイラ１７４を６４ビットにアライメントするとき以外、利用が規定されていない。従って、、送信装置１０１は、CPCS-UU１８１、CPI１８２、およびペイロード長１８３に代えて、同時情報または伝送レートを格納して伝送することができる。
【０２０１】
上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行する送信装置１０１または受信装置１０３について説明する。一連の処理をソフトウェアにより実行する送信装置１０１または受信装置１０３は、コンピュータで構成することができる。
【０２０２】
図２５の送信装置５０１は、例えば、パーソナルコンピュータで構成される。ＣＰＵ（Central Processing Unit）５１１には、バス５１５を介して入出力インターフェース５１６が接続されており、ＣＰＵ５１１は、入出力インターフェース５１６を介して、ユーザから、キーボード、マウスなどよりなる入力部５１８から指令が入力されると、記録媒体、すなわち、例えば、ＲＯＭ（Read Only Memory）５１２、ハードディスク５１４、若しくはドライブ５２０に装着される磁気ディスク５３１、光ディスク５３２、光磁気ディスク５３３などの記録媒体に、または衛星若しくはネットワークなどから転送され、通信部５１９を介して受信されてハードディスクに、格納されているプログラムをＲＡＭ（Random Access Memory）５１３にロードして実行する。さらに、ＣＰＵ５１１は、その処理結果を、例えば、入出力インターフェース５１６を介して、ＬＣＤ（Liquid Crystal Display）などよりなる表示部５１７に必要に応じて出力する。
【０２０３】
以下に、ハードディスク５１４に格納されているプログラムをＲＡＭ５１３にロードすることで実行されるＣＰＵ５１１の送信の処理を、図１０のフローチャートを参照して説明する。ステップＳ１１において、ＣＰＵ５１１は、制御プレーンで規定される手続きに基づき、通信部５１９を介して、受信装置１０３とエンド・ツー・エンドでシグナリング処理を実行し、仮想チャネル識別子の対応関係の決定などに加えて、AAL5のトレイラに同期情報を格納して送信するか否かを、受信装置１０３に送信する。
【０２０４】
ステップＳ１２において、ＣＰＵ５１１は、これから送信するデータの種類により、同期情報モードにするか否かを判定し、同期情報モードにすると判定された場合、ステップＳ１３に進み、同期情報モードに設定する。
【０２０５】
ステップＳ１４において、ＣＰＵ５１１は、通信部５１９を介して、同期情報およびデータを送信する。
【０２０６】
ステップＳ１５において、ＣＰＵ５１１は、まだ送信していないデータがあるか否かにより、データの送信を終了するか否かを判定し、データの送信を終了しないと判定された場合、ステップＳ１４に戻り、同期情報およびデータを送信する処理を繰り返す。
【０２０７】
ステップＳ１５において、データの送信を終了したと判定された場合、ステップＳ１６に進み、ＣＰＵ５１１は、動作モードを、デフォルトの設定である、通常モードに設定し、処理は終了する。
【０２０８】
ステップＳ１２において、同期情報モードにしないと判定された場合、ステップＳ１７に進み、ＣＰＵ５１１は、動作モードを通常モードに設定する。
【０２０９】
ステップＳ１８において、送信装置１０１は、図７に示すCPCS-PDU１７３のみを利用する通常のモードで、データを送信し、処理は終了する。
【０２１０】
以上のように、図２５の送信装置５０１は、送信の処理を実行する。
【０２１１】
また、受信装置１０３は、図２５の送信装置５０１と同様に、例えば、パーソナルコンピュータで構成することができる。パーソナルコンピュータで構成される受信装置１０３は、図２５の送信装置５０１と同様に所定プログラムに基づいて、受信の処理を実行する。
【０２１２】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものとする。
【０２１３】
【発明の効果】
請求項１に記載の通信装置、および請求項３に記載の通信方法によれば、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換され、第２のフォーマットのデータが受信装置に送信されるようにしたので、１バイトを越える制御のための情報を送信することができるようになる。
【０２１４】
請求項４に記載の記録媒体によれば、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換されるようにしたので、１バイトを越える制御のための情報を送信することができるようになる。
【０２１５】
請求項５に記載の通信装置、および請求項８に記載の通信方法によれば、ネットワークからヘッダまたはトレイラを含む第１のフォーマットのデータが受信され、第１のフォーマットのデータが第２のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報が検出され、同期情報に基づいて、変換が制御されるようにしたので、１バイトを越える制御のための情報を受信することができるようになる。
【０２１６】
請求項９に記載の記録媒体によれば、第１のフォーマットのデータが第２のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている、第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報が検出され、同期情報に基づいて、変換が制御されるようにしたので、１バイトを越える制御のための情報を受信することができるようになる。
【０２１７】
請求項１０に記載の通信システムによれば、所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータが、ヘッダまたはトレイラを含み、ヘッダまたはトレイラに、時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換され、第２のフォーマットのデータが受信装置に送信され、ネットワークからヘッダまたはトレイラを含む第２のフォーマットのデータが受信され、第２のフォーマットのデータが第１のフォーマットのデータに変換され、ヘッダまたはトレイラに含まれている同期情報が検出され、同期情報に基づいて、第２の変換手段の動作が制御されるようにしたので、１バイトを越える制御のための情報を送信または受信することができるようになる。
【図面の簡単な説明】
【図１】 MPEGトランスポートストリームにおける同期の概念を説明する図である。
【図２】 MPEG−2で構成されたデータを伝送するシステムの構成を示す図である。
【図３】本発明に係るデータ伝送システムの一実施の形態の構成を示す図である。
【図４】送信装置１０１の構成例を示す図である。
【図５】 MPEGトランスポートストリームパケットのALL5へのマッピングを説明する図である。
【図６】 MPEGトランスポートストリームパケット１７１を説明する図である。
【図７】 CPCS-PDU１７３のトレイラ１７４を説明する図である。
【図８】同期情報付加部１１６がCPCSペイロードに付加するトレイラ１９１を説明する図である。
【図９】位相比較器１５０の構成を説明する図である。
【図１０】送信装置１０１の送信の処理を説明するフローチャートである。
【図１１】同期情報およびデータの送信の処理を説明するフローチャートである。
【図１２】送信装置１０１のトランスポートストリームのフレーム同期確立の処理を説明するフローチャートである。
【図１３】送信装置１０１の同期情報の書き込みの処理を説明するフローチャートである。
【図１４】距離Ｌｅおよび残差Ｒｅの算出方法を説明する図である。
【図１５】受信装置１０３の構成例を示す図である。
【図１６】受信装置１０３の受信の処理を説明するフローチャートである。
【図１７】受信装置１０３の同期情報およびデータの受信の処理を説明するフローチャートである。
【図１８】受信装置１０３のPCR値を書き換える処理を説明するフローチャートである。
【図１９】 PCR値Ｃの算出方法を説明する図である。
【図２０】送信装置１０１の他の構成例を示す図である。
【図２１】伝送レート情報付加部３３２がCPCSペイロードに付加するトレイラ３４１を説明する図である。
【図２２】図２０の送信装置１０１の伝送レートおよびデータの送信の処理を説明するフローチャートである。
【図２３】伝送レートを変化させる場合の、受信装置１０３の他の構成例を示す図である。
【図２４】図２３の受信装置１０３の伝送レートおよびデータの受信の処理を説明するフローチャートである。
【図２５】送信装置５０１の構成を示す図である。
【符号の説明】
１０１ 送信装置， １０２ ネットワーク， １０３ 受信装置， １１１ＴＳパケット同期部， １１２ CPCSペイロード生成部， １１３ CPCSトレイラ付加部， １１４ PCRパケット検出部， １１５ 同期情報処理部， １１６ 同期情報付加部， １１７ セレクタ， １１８ MPEG/ATM変換部， １１９ ＰＬＬ回路， １２０ カウンタ， １２１ メモリ， １７４ トレイラ， １９１ トレイラ， ２０１ 同期残差情報， ２０２ 同期情報間隔，３０１ ATMインターフェース， ３０２ ＰＬＬ回路， ３０３ カウンタ， ３０４ CPCS-PDU抽出部， ３０５ PCRパケット検出部， ３０６ トレイラ抽出部， ３０７ セレクタ， ３０８ PCR書換部， ３０９ メモリ，３１０ バッファ， ３３１ 伝送レート計算処理部， ３３２ 伝送レート情報付加部， ３３３ メモリ， ３４１ トレイラ， ３５１ パケット到着間隔， ３７１ 伝送レート抽出部， ５１１ ＣＰＵ， ５１２ ＲＯＭ， ５１３ ＲＡＭ， ５１４ ハードディスク， ５１９ 通信部， ５２０ ドライブ， ５３１ 磁気ディスク， ５３２ 光ディスク， ５３３ 光磁気ディスク
Claims (10)
- ネットワークを介して受信装置にデータを送信する通信装置において、
所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、前記ヘッダまたは前記トレイラに、前記時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する変換手段と、
前記第２のフォーマットのデータを前記受信装置に送信する送信手段と
を含むことを特徴とする通信装置。 - 前記送信手段は、前記第２のフォーマットのデータを複数のパケットに分割して送信する
ことを特徴とする請求項１に記載の通信装置。 - ネットワークを介して受信装置にデータを送信する通信装置の通信方法において、
所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、前記ヘッダまたは前記トレイラに、前記時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する変換ステップと、
前記第２のフォーマットのデータを前記受信装置に送信する送信ステップと
を含むことを特徴とする通信方法。 - ネットワークを介して受信装置にデータを送信する通信処理用のプログラムであって、
所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、前記ヘッダまたは前記トレイラに、前記時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する変換ステップ
を含むことを特徴とする処理をコンピュータに実行させるプログラムが記録されている記録媒体。 - ネットワークを介して送信装置から送信されたデータを受信する通信装置において、
前記ネットワークからヘッダまたはトレイラを含む第１のフォーマットのデータを受信する受信手段と、
前記第１のフォーマットのデータを第２のフォーマットのデータに変換する変換手段と、
前記ヘッダまたは前記トレイラに含まれている、前記第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報を検出する検出手段と、
前記同期情報に基づいて、前記変換手段の動作を制御する制御手段と
を含むことを特徴とする通信装置。 - 前記受信手段は、複数のパケットに分割されている前記第１のフォーマットのデータを受信する
ことを特徴とする請求項５に記載の通信装置。 - 前記第１のフォーマットのデータは、所定のタイミング毎に時間情報を含む時系列データであり、
前記制御手段は、前記同期情報に基づいて、前記変換手段の動作を制御し、
前記変換手段は、前記第１のフォーマットの前記時間情報を変換する
ことを特徴とする請求項５に記載の通信装置。 - ネットワークを介して送信装置から送信されたデータを受信する通信装置の通信方法において、
前記ネットワークからヘッダまたはトレイラを含む第１のフォーマットのデータを受信する受信ステップと、
前記第１のフォーマットのデータを第２のフォーマットのデータに変換する変換ステップと、
前記ヘッダまたは前記トレイラに含まれている、前記第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報を検出する検出ステップと、
前記同期情報に基づいて、前記変換ステップの処理を制御する制御ステップと
を含むことを特徴とする通信方法。 - ネットワークを介して送信装置から送信されたデータを受信する通信処理用のプログラムであって、
第１のフォーマットのデータを第２のフォーマットのデータに変換する変換ステップと、
前記ヘッダまたは前記トレイラに含まれている、前記第１のフォーマットのデータの到達間隔と同期残差とを示す同期情報を検出する検出ステップと、
前記同期情報に基づいて、前記変換ステップの処理を制御する制御ステップと
を含むことを特徴とする処理をコンピュータに実行させるプログラムが記録されている記録媒体。 - ネットワークを介してデータを送信する送信装置と、前記送信装置が送信したデータを受信する受信装置から成る通信システムにおいて、
前記送信装置は、
所定のタイミング毎に時間情報を含む時系列データである第１のフォーマットのデータを、ヘッダまたはトレイラを含み、前記ヘッダまたは前記トレイラに、前記時間情報に基づいて生成した同期情報であって、データの到達間隔と同期残差とを示す同期情報が挿入されて成る第２のフォーマットのデータに変換する第１の変換手段と、
前記第２のフォーマットのデータを前記受信装置に送信する送信手段と
を含み、
前記受信装置は、
前記ネットワークから前記ヘッダまたは前記トレイラを含む第２のフォーマットのデータを受信する受信手段と、
前記第２のフォーマットのデータを第１のフォーマットのデータに変換する第２の変換手段と、
前記ヘッダまたは前記トレイラに含まれている前記同期情報を検出する検出手段と、
前記同期情報に基づいて、前記第２の変換手段の動作を制御する制御手段と
を含むことを特徴とする通信システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22072899A JP4193297B2 (ja) | 1999-08-04 | 1999-08-04 | 通信装置および方法、通信システム、並びに記録媒体 |
| US09/630,012 US6744782B1 (en) | 1999-08-04 | 2000-07-31 | Communications device, method thereof, communications system and recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22072899A JP4193297B2 (ja) | 1999-08-04 | 1999-08-04 | 通信装置および方法、通信システム、並びに記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001045092A JP2001045092A (ja) | 2001-02-16 |
| JP4193297B2 true JP4193297B2 (ja) | 2008-12-10 |
Family
ID=16755602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22072899A Expired - Lifetime JP4193297B2 (ja) | 1999-08-04 | 1999-08-04 | 通信装置および方法、通信システム、並びに記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6744782B1 (ja) |
| JP (1) | JP4193297B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| JP2002203057A (ja) * | 2000-11-01 | 2002-07-19 | Cec:Kk | 付加価値データ倉庫システム |
| US7778281B2 (en) | 2001-04-27 | 2010-08-17 | Panasonic Corporation | Wireless communication apparatus |
| EP1393575A1 (en) * | 2001-05-14 | 2004-03-03 | Koninklijke Philips Electronics N.V. | Mpeg data packet transmission through an atm network with jitter free decoding |
| JP3736396B2 (ja) * | 2001-07-25 | 2006-01-18 | 日本電信電話株式会社 | ストリーム送信装置および受信装置 |
| US7295555B2 (en) | 2002-03-08 | 2007-11-13 | Broadcom Corporation | System and method for identifying upper layer protocol message boundaries |
| US7194008B2 (en) * | 2002-03-15 | 2007-03-20 | Broadcom Corporation | Method and apparatus for parsing data streams |
| AU2003281136A1 (en) * | 2002-07-16 | 2004-02-02 | Matsushita Electric Industrial Co., Ltd. | Content receiving apparatus and content transmitting apparatus |
| JP4561822B2 (ja) * | 2002-07-16 | 2010-10-13 | パナソニック株式会社 | コンテンツ受信機 |
| US7934021B2 (en) | 2002-08-29 | 2011-04-26 | Broadcom Corporation | System and method for network interfacing |
| US7130368B1 (en) * | 2002-09-19 | 2006-10-31 | Nortel Network Limited | Clock recovery using a direct smoothing process |
| US8145793B1 (en) * | 2003-11-04 | 2012-03-27 | At&T Intellectual Property Ii, L.P. | System and method for distributed content transformation |
| US8090857B2 (en) * | 2003-11-24 | 2012-01-03 | Qualcomm Atheros, Inc. | Medium access control layer that encapsulates data from a plurality of received data units into a plurality of independently transmittable blocks |
| FR2872666A1 (fr) * | 2004-07-01 | 2006-01-06 | Nextream France Sa | Dispositif et procede de multiplexage associe a un dispositif de codage |
| US7710965B2 (en) * | 2004-11-23 | 2010-05-04 | Broadlogic Network Technologies Inc. | Method and system for multi-program clock recovery and timestamp correction |
| US20060209890A1 (en) * | 2005-03-15 | 2006-09-21 | Radiospire Networks, Inc. | System, method and apparatus for placing training information within a digital media frame for wireless transmission |
| US20060209892A1 (en) * | 2005-03-15 | 2006-09-21 | Radiospire Networks, Inc. | System, method and apparatus for wirelessly providing a display data channel between a generalized content source and a generalized content sink |
| US20060209884A1 (en) * | 2005-03-15 | 2006-09-21 | Macmullan Samuel J | System, method and apparatus for automatic detection and automatic connection between a generalized content source and a generalized content sink |
| US20060212911A1 (en) * | 2005-03-15 | 2006-09-21 | Radiospire Networks, Inc. | System, method and apparatus for wireless delivery of analog media from a media source to a media sink |
| US7499462B2 (en) * | 2005-03-15 | 2009-03-03 | Radiospire Networks, Inc. | System, method and apparatus for wireless delivery of content from a generalized content source to a generalized content sink |
| US20060251126A1 (en) * | 2005-05-04 | 2006-11-09 | Teng-Yi Jen | Method and device for synchronizing clock at transport stream receiving end |
| JP4092705B2 (ja) * | 2005-09-02 | 2008-05-28 | 日本電信電話株式会社 | ストリーム送信装置および受信装置、ならびに送受信方法 |
| CN101351780B (zh) * | 2005-12-28 | 2012-04-11 | 松下电器产业株式会社 | 发送装置及接收装置 |
| US9544638B2 (en) * | 2006-04-17 | 2017-01-10 | Broadcom Corporation | Method for reconstructing system time clock (STC) without carrying PCR |
| US7885189B2 (en) * | 2006-09-20 | 2011-02-08 | Rgb Networks, Inc. | Methods and apparatus for rate estimation and predictive rate control |
| US7778283B2 (en) * | 2007-06-04 | 2010-08-17 | Agilent Technologies, Inc. | Timing bridge device |
| US7953122B2 (en) * | 2008-07-25 | 2011-05-31 | International Business Machines Corporation | Transport bitstream synchronization |
| US8325764B2 (en) * | 2009-02-24 | 2012-12-04 | Verivue, Inc. | Canonical scheduling for heterogeneous content delivery |
| US20100333149A1 (en) * | 2009-06-24 | 2010-12-30 | Rgb Networks, Inc. | Delivery of pre-statistically multiplexed streams in a vod system |
| KR102391799B1 (ko) * | 2017-10-19 | 2022-04-29 | 삼성전자주식회사 | 유니캐스트 기반 멀티미디어 서비스 방법 및 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079738A (ja) * | 1996-09-03 | 1998-03-24 | Fujitsu Ltd | データ転送レート制御方法及びこれを用いたデータ転送レート制御装置 |
| US6243395B1 (en) * | 1996-11-06 | 2001-06-05 | Sony Corporation | Method and apparatus for transferring ATM cells via 1394-serial data bus |
| JP3024599B2 (ja) * | 1997-07-22 | 2000-03-21 | 日本電気株式会社 | Ａａｌ５ジッタ低減方法及び装置 |
| JPH1188364A (ja) * | 1997-09-16 | 1999-03-30 | Matsushita Electric Ind Co Ltd | 通信装置 |
| US6377588B1 (en) * | 1997-11-25 | 2002-04-23 | Nec Corporation | Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder |
| US6493832B1 (en) * | 1999-03-17 | 2002-12-10 | Sony Corporation | Communication apparatus which handles a time stamp |
-
1999
- 1999-08-04 JP JP22072899A patent/JP4193297B2/ja not_active Expired - Lifetime
-
2000
- 2000-07-31 US US09/630,012 patent/US6744782B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6744782B1 (en) | 2004-06-01 |
| JP2001045092A (ja) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4193297B2 (ja) | 通信装置および方法、通信システム、並びに記録媒体 | |
| US6493832B1 (en) | Communication apparatus which handles a time stamp | |
| US7372858B2 (en) | Data transmission device and data transmission method | |
| US7778372B2 (en) | Data delivery system and method, and receiver and transmitter | |
| JP3053717B2 (ja) | 受信機においてタイミングを回復する装置 | |
| US6754280B2 (en) | Method for dealing with missing or untimely synchronization signals in digital communications systems | |
| US5896388A (en) | Method and apparatus using GPS to reshape isochronous data at the receiving ends of an ATM network | |
| US6377588B1 (en) | Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder | |
| WO2000064092A1 (fr) | Dispositif de communication, procede de communication, et support d'enregistrement | |
| JP3045715B2 (ja) | 伝送システム、送信装置、記録再生装置、および記録装置 | |
| US5832256A (en) | System clock recovery apparatus for MPEG decoding system | |
| JP4081936B2 (ja) | 通信装置、通信方法、および記録媒体 | |
| US20030002540A1 (en) | MPEG data packet transmission through an ATM network with jitter free decoding | |
| JP3906712B2 (ja) | データストリーム処理装置 | |
| EP0768009B1 (en) | Transport processor interface for a digital television system | |
| US7447231B2 (en) | DS3 to ASI converter with reduced memory | |
| JP4192766B2 (ja) | 受信装置および方法、記録媒体、並びにプログラム | |
| US20090007201A1 (en) | Jitter Introduction In A Data Transmission System | |
| JP3857533B2 (ja) | 信号受信装置及び信号受信方法 | |
| JP3419607B2 (ja) | クロック再生装置 | |
| JP5082715B2 (ja) | 受信装置、受信方法およびコンピュータプログラム | |
| JP4224749B2 (ja) | 通信装置、通信方法、および記録媒体 | |
| JP3018335B2 (ja) | ＭＰＥＧ ｏｖｅｒ ＡＴＭのプログラムクロックレファレンスジッタ低減方法及び低減装置並びにＭＰＥＧ復号化装置 | |
| JP4158075B2 (ja) | 通信装置、通信方法、および記録媒体 | |
| KR0181084B1 (ko) | 엠펙 시스템의 디티에스 부호화장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |