JPH0766814A - Ａｔｍクロック再生装置 - Google Patents
Ａｔｍクロック再生装置Info
- Publication number
- JPH0766814A JPH0766814A JP23084793A JP23084793A JPH0766814A JP H0766814 A JPH0766814 A JP H0766814A JP 23084793 A JP23084793 A JP 23084793A JP 23084793 A JP23084793 A JP 23084793A JP H0766814 A JPH0766814 A JP H0766814A
- Authority
- JP
- Japan
- Prior art keywords
- difference
- rts
- time interval
- time
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】広帯域ＩＳＤＮ網において、網と独立なクロッ
クを持つ映像信号を伝送する場合に用いる。受信側でタ
イムスタンプの差を整数化するときに切捨てられた余剰
が積算されてジッタが発生する。そのジッタを抑圧した
クロックを再生する。 【構成】ＲＴＳ生成器５で連続した２つの信号ＲＴＳ1
（ｎ）、ＲＴＳ1 （ｎ−１）を生成し、第１の差検出器
７、第１の復元器８で時間間隔Ｔ1 を複製する。受信し
たＲＴＳ2 （ｋ）、ＲＴＳ2 （ｋ＋１）から、第２の差
検出器２、第２の復元器３で時間間隔Ｔ2 を復元する。
比較器９でＴ1 とＴ2 とを位相比較し、ろ波器１０、電
圧制御発振器４で構成されるフィードバックループと
し、Ｔ1 とＴ2 の時間差を一定となるように制御する。
クを持つ映像信号を伝送する場合に用いる。受信側でタ
イムスタンプの差を整数化するときに切捨てられた余剰
が積算されてジッタが発生する。そのジッタを抑圧した
クロックを再生する。 【構成】ＲＴＳ生成器５で連続した２つの信号ＲＴＳ1
（ｎ）、ＲＴＳ1 （ｎ−１）を生成し、第１の差検出器
７、第１の復元器８で時間間隔Ｔ1 を複製する。受信し
たＲＴＳ2 （ｋ）、ＲＴＳ2 （ｋ＋１）から、第２の差
検出器２、第２の復元器３で時間間隔Ｔ2 を復元する。
比較器９でＴ1 とＴ2 とを位相比較し、ろ波器１０、電
圧制御発振器４で構成されるフィードバックループと
し、Ｔ1 とＴ2 の時間差を一定となるように制御する。
Description
【０００１】
【産業上の利用分野】本発明は、広帯域ＩＳＤＮ網にお
いて、網と独立なクロックを持つ映像信号を伝送する場
合、受信側においてそのクロックを再生するクロック再
生装置に関する。
いて、網と独立なクロックを持つ映像信号を伝送する場
合、受信側においてそのクロックを再生するクロック再
生装置に関する。
【０００２】
【従来の技術】映像、データ、音声等の信号を高速でか
つ能率よく伝送する通信システムとして広帯域ＩＳＤＮ
（Ｂ−ＩＳＤＮ）が研究されている。このＢ−ＩＳＤＮ
の構築技術としてＡＴＭ（Asynchronous Transfer Mod
e：非同期転送モード）技術があり、情報をセルに分割
して伝送する。また、映像情報は、網とは独立の発振器
を用い、カメラやＶＴＲ等の映像情報源を網とは異なる
周波数で運用され、伝送のために網とは独立のクロック
によってデジタル化されている。そのため、デジタル映
像信号のように網とは独立なクロックを有する信号をＡ
ＴＭにより伝送する為には、映像信号以外にクロック信
号も伝達する必要がある。この映像等のＣＢＲ（Consta
nt Bit Rate ）信号とそのクロック周波数を伝達する手
段として、ＳＲＴＳ（Synchronous Residual Time Stam
p ）方式が知られている（「ＡＴＭ網におけるＳＲＴＳ
を用いたクロック周波数伝達法」信学技報ＣＳ９２−１
０６）。
つ能率よく伝送する通信システムとして広帯域ＩＳＤＮ
（Ｂ−ＩＳＤＮ）が研究されている。このＢ−ＩＳＤＮ
の構築技術としてＡＴＭ（Asynchronous Transfer Mod
e：非同期転送モード）技術があり、情報をセルに分割
して伝送する。また、映像情報は、網とは独立の発振器
を用い、カメラやＶＴＲ等の映像情報源を網とは異なる
周波数で運用され、伝送のために網とは独立のクロック
によってデジタル化されている。そのため、デジタル映
像信号のように網とは独立なクロックを有する信号をＡ
ＴＭにより伝送する為には、映像信号以外にクロック信
号も伝達する必要がある。この映像等のＣＢＲ（Consta
nt Bit Rate ）信号とそのクロック周波数を伝達する手
段として、ＳＲＴＳ（Synchronous Residual Time Stam
p ）方式が知られている（「ＡＴＭ網におけるＳＲＴＳ
を用いたクロック周波数伝達法」信学技報ＣＳ９２−１
０６）。
【０００３】〔ＳＲＴＳ方式の説明〕これは、一定数の
セルを組み立てる毎に、その時刻を網のクロック周波数
を基準として計測しタイムスタンプＴＳを作成する。Ｃ
ＬＡ（Cell Assembly ）はＴＳ（Time Stamp）の連続し
た２つの差を整数化し２P 桁以上をマスクした数である
ＭをＲＴＳ（Residual Time Stamp ）として送出する。
ＣＬＤ（Cell Disassembly）では連続した２つのＲＴＳ
の差と、予想される上位桁の増分とからＭを生成する。
Ｍと網基準周波数Ｆｎｘに同期した時計を用いて時間間
隔Ｔを再現する。周期Ｔの信号をＮ逓倍してＦｓを得
る。その原理を図７に示す。
セルを組み立てる毎に、その時刻を網のクロック周波数
を基準として計測しタイムスタンプＴＳを作成する。Ｃ
ＬＡ（Cell Assembly ）はＴＳ（Time Stamp）の連続し
た２つの差を整数化し２P 桁以上をマスクした数である
ＭをＲＴＳ（Residual Time Stamp ）として送出する。
ＣＬＤ（Cell Disassembly）では連続した２つのＲＴＳ
の差と、予想される上位桁の増分とからＭを生成する。
Ｍと網基準周波数Ｆｎｘに同期した時計を用いて時間間
隔Ｔを再現する。周期Ｔの信号をＮ逓倍してＦｓを得
る。その原理を図７に示す。
【０００４】
【発明が解決しようとする課題】しかし、ＳＲＴＳ方式
では、タイムスタンプＴＳの差を整数化するときに切捨
てられた余剰が積算されて、ジッタが発生する（図５
（ａ））。このジッタを低減するためには、ＰＬＯ（Ph
ase Locked Oscillator ）のループゲインを下げ、網基
準周波数Ｆｎｘを上げればよい。しかし、ＣＣＩＴＴの
勧告等で実現が困難な場合がある。本発明はこのような
事情に鑑みてなされたものであり、受信側でＲＴＳを改
めて生成し、受信したＲＴＳと位相比較することによ
り、ジッタを抑圧するＡＴＭクロック再生装置を提供す
ることを課題とする。
では、タイムスタンプＴＳの差を整数化するときに切捨
てられた余剰が積算されて、ジッタが発生する（図５
（ａ））。このジッタを低減するためには、ＰＬＯ（Ph
ase Locked Oscillator ）のループゲインを下げ、網基
準周波数Ｆｎｘを上げればよい。しかし、ＣＣＩＴＴの
勧告等で実現が困難な場合がある。本発明はこのような
事情に鑑みてなされたものであり、受信側でＲＴＳを改
めて生成し、受信したＲＴＳと位相比較することによ
り、ジッタを抑圧するＡＴＭクロック再生装置を提供す
ることを課題とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明のＡＴＭクロック再生装置においては、受信側
で連続した２つの信号ＲＴＳ1 （ｎ）、ＲＴＳ1 （ｎ−
１）を生成し、時間間隔Ｔ1 を複製する。受信したＲＴ
Ｓ2 （ｋ）、ＲＴＳ2 （ｋ＋１）から、時間間隔Ｔ2 を
復元する。時間間隔Ｔ1 と時間間隔Ｔ2 とを位相比較
し、フィードバックループにより一定となるように制御
する。具体的には、以下からの構成とした。
に本発明のＡＴＭクロック再生装置においては、受信側
で連続した２つの信号ＲＴＳ1 （ｎ）、ＲＴＳ1 （ｎ−
１）を生成し、時間間隔Ｔ1 を複製する。受信したＲＴ
Ｓ2 （ｋ）、ＲＴＳ2 （ｋ＋１）から、時間間隔Ｔ2 を
復元する。時間間隔Ｔ1 と時間間隔Ｔ2 とを位相比較
し、フィードバックループにより一定となるように制御
する。具体的には、以下からの構成とした。
【０００６】ＣＢＲ信号のクロックとなる周波数Ｆｓ
1 を発生する電圧制御発振器と、周波数Ｆｓ1 とＡＴ
Ｍ網の基準周波数Ｆｎｘとから連続した２つのＲＴＳ1
を生成するＲＴＳ生成器と、その連続したＲＴＳ1 の
差Ｍ1 を求める第１の差検出器と、受信した連続した
ＲＴＳ2 の差Ｍ2 を求める第２の差検出器と、Ｍ1 を
入力し時間間隔Ｔ1 を生成する第１の復元器と、Ｍ2
を入力し時間間隔Ｔ2 を生成する第２の復元器と、Ｔ
1 とＴ2 を比較しその時間差τを抽出する比較器と、
時間差τの直流分を抽出し電圧制御発振器に出力するろ
波器。
1 を発生する電圧制御発振器と、周波数Ｆｓ1 とＡＴ
Ｍ網の基準周波数Ｆｎｘとから連続した２つのＲＴＳ1
を生成するＲＴＳ生成器と、その連続したＲＴＳ1 の
差Ｍ1 を求める第１の差検出器と、受信した連続した
ＲＴＳ2 の差Ｍ2 を求める第２の差検出器と、Ｍ1 を
入力し時間間隔Ｔ1 を生成する第１の復元器と、Ｍ2
を入力し時間間隔Ｔ2 を生成する第２の復元器と、Ｔ
1 とＴ2 を比較しその時間差τを抽出する比較器と、
時間差τの直流分を抽出し電圧制御発振器に出力するろ
波器。
【０００７】
【作用】このように構成されたＡＴＭクロック再生装置
によれば、時間間隔Ｔ1 と時間間隔Ｔ2 との時間差τが
一定値になるように制御ができ、受信したＭ2 、および
改めて生成したＭ1 に含まれるジッタを互いに相殺する
効果が得られる。
によれば、時間間隔Ｔ1 と時間間隔Ｔ2 との時間差τが
一定値になるように制御ができ、受信したＭ2 、および
改めて生成したＭ1 に含まれるジッタを互いに相殺する
効果が得られる。
【０００８】
【０００９】（構成）図１のブロック図にしたがって構
成を説明する。第２の加算器１で、ＡＴＭ受信装置（図
示せず）から抽出された連続する残留時間情報の（ｋ＋
１）番目のＲＴＳ2 （ｋ＋１）に上位桁を加える。その
信号とｋ番目のＲＴＳ2 （ｋ）を第２の差検出器２に入
力し、両者の差Ｍ2 を生成する。第２の復元器３は、こ
のＭ2 とネットワーク分周クロック（網基準周波数）Ｆ
ｎｘから時間間隔Ｔ2 を再現する。この動作を電圧制御
発信器（以下、単に「ＶＣＯ」という。）４の出力Ｆｓ
1を元にして送信側を擬似する。ＦｎｘとＦｓ1 からＲ
ＴＳ生成回路５において残留時間情報ＲＴＳ1 （ｎ）、
とＲＴＳ1 （ｎ−１）を生成する。第１の加算器６は、
上記と同様に連続するｎ番目のＲＴＳ1 （ｎ）に上位桁
を加える。これと（ｎ−１）番目のＲＴＳ1 （ｎ−１）
を第１の差検出器７に加え両者の差Ｍ1 を生成する。第
１の復元器８は、このＭ1 とＦｎｘから時間間隔Ｔ1 を
再現する。記号1 は送信側を擬似してＰＬＬ（Phase Lo
cked Loop ）において生成される波形を意味している。
成を説明する。第２の加算器１で、ＡＴＭ受信装置（図
示せず）から抽出された連続する残留時間情報の（ｋ＋
１）番目のＲＴＳ2 （ｋ＋１）に上位桁を加える。その
信号とｋ番目のＲＴＳ2 （ｋ）を第２の差検出器２に入
力し、両者の差Ｍ2 を生成する。第２の復元器３は、こ
のＭ2 とネットワーク分周クロック（網基準周波数）Ｆ
ｎｘから時間間隔Ｔ2 を再現する。この動作を電圧制御
発信器（以下、単に「ＶＣＯ」という。）４の出力Ｆｓ
1を元にして送信側を擬似する。ＦｎｘとＦｓ1 からＲ
ＴＳ生成回路５において残留時間情報ＲＴＳ1 （ｎ）、
とＲＴＳ1 （ｎ−１）を生成する。第１の加算器６は、
上記と同様に連続するｎ番目のＲＴＳ1 （ｎ）に上位桁
を加える。これと（ｎ−１）番目のＲＴＳ1 （ｎ−１）
を第１の差検出器７に加え両者の差Ｍ1 を生成する。第
１の復元器８は、このＭ1 とＦｎｘから時間間隔Ｔ1 を
再現する。記号1 は送信側を擬似してＰＬＬ（Phase Lo
cked Loop ）において生成される波形を意味している。
【００１０】時間間隔Ｔ1 およびＴ2 は比較器９におい
て時間差τを検出する。従来方式においては比較器に加
えられる波形（ここではＴ2 ）のもつ周波数スペクトラ
ムの低周波成分がそのままＶＣＯ４に入力され、これが
ジッタを生じる原因となっていた。本発明では、比較器
９に加えられる信号波形（Ｔ1 ）を、ＶＣＯ４の出力を
利用して再生する。そして、これとＴ2 の位相比較を行
わせることにより、時間差τが入力波形スペクトラムに
拘らずに一定となることを利用したものである。そして
このτを入力波形、特にそのパルス間隔とは独立に抽出
することができるのでジッタのないＶＣＯ４の出力を得
ることができる。従来方式では、τは比較器入力のパル
ス間隔の変化の影響を免れることは不可能であった。
て時間差τを検出する。従来方式においては比較器に加
えられる波形（ここではＴ2 ）のもつ周波数スペクトラ
ムの低周波成分がそのままＶＣＯ４に入力され、これが
ジッタを生じる原因となっていた。本発明では、比較器
９に加えられる信号波形（Ｔ1 ）を、ＶＣＯ４の出力を
利用して再生する。そして、これとＴ2 の位相比較を行
わせることにより、時間差τが入力波形スペクトラムに
拘らずに一定となることを利用したものである。そして
このτを入力波形、特にそのパルス間隔とは独立に抽出
することができるのでジッタのないＶＣＯ４の出力を得
ることができる。従来方式では、τは比較器入力のパル
ス間隔の変化の影響を免れることは不可能であった。
【００１１】本発明において、時間差τを純粋に取り出
す、即ちＶＣＯ４の入力として時間差τに比例した成分
のみを取り出す必要がある。そのためには、図２のよう
に比較器９の出力を、いったん積分・保持器１０ａで積
分・保持した後に低域ろ波器１０ｂに通す。これによ
り、ほぼ完全に所期の目的を達成することができる。積
分・保持は広義には低域ろ波器１０ｂの働きに含まれる
ので、低域ろ波器１０ｂの低域遮断周波数を低く設定す
ることが考えられる。しかし、実用上はこの方法で十分
な場合もあり得るが、原理的には比較器９の入力波形の
影響を受けるので、積分・保持のようにジッタを零にす
ることは不可能である。
す、即ちＶＣＯ４の入力として時間差τに比例した成分
のみを取り出す必要がある。そのためには、図２のよう
に比較器９の出力を、いったん積分・保持器１０ａで積
分・保持した後に低域ろ波器１０ｂに通す。これによ
り、ほぼ完全に所期の目的を達成することができる。積
分・保持は広義には低域ろ波器１０ｂの働きに含まれる
ので、低域ろ波器１０ｂの低域遮断周波数を低く設定す
ることが考えられる。しかし、実用上はこの方法で十分
な場合もあり得るが、原理的には比較器９の入力波形の
影響を受けるので、積分・保持のようにジッタを零にす
ることは不可能である。
【００１２】（動作説明）図３に比較器９の入力波形例
に対応する比較出力、および積分・保持波形の一例を示
す。（ａ）は入力１、（ｂ）は入力２、（ｃ）は比較器
９の出力（実線）および積分・保持器１０ａの出力（破
線）を示す。積分・保持波高値はパルス幅τに比例し、
パルス間隔の如何に依らないことが理解される。その結
果、比較器９−低域ろ波器１０系の入力（τ）と出力
（ＶＣＯ４の入力）の関係は、図４の如く比例関係を保
つことができる。
に対応する比較出力、および積分・保持波形の一例を示
す。（ａ）は入力１、（ｂ）は入力２、（ｃ）は比較器
９の出力（実線）および積分・保持器１０ａの出力（破
線）を示す。積分・保持波高値はパルス幅τに比例し、
パルス間隔の如何に依らないことが理解される。その結
果、比較器９−低域ろ波器１０系の入力（τ）と出力
（ＶＣＯ４の入力）の関係は、図４の如く比例関係を保
つことができる。
【００１３】〔他の実施例〕第１の実施例においては、
図１のように比較器９の入力はＭ1 またはＭ2 毎にＴ1
またはＴ2 を生成しているが、Ｍの適当な間隔毎にＴを
生成しても基本的動作は全く同一である。例えば、図５
（ｂ）のように、位相誤差が増加から減少に転じた直後
にパルスを生成するＰＧＤ（Phase Gap Detector）回路
を構成し、その出力により位相比較を行う構成でも上記
と同様の効果が得られる。また、上記においては、アナ
ログ系の構成を説明したが、比較器−ＶＣＯ系をデジタ
ル系で構成しても可能であることはいうまでもない。ま
た、時間間隔Ｔ1、時間間隔Ｔ2 の他に、それらの整数
倍の復元波形Ｐ1 、Ｐ2 を比較してもよい。
図１のように比較器９の入力はＭ1 またはＭ2 毎にＴ1
またはＴ2 を生成しているが、Ｍの適当な間隔毎にＴを
生成しても基本的動作は全く同一である。例えば、図５
（ｂ）のように、位相誤差が増加から減少に転じた直後
にパルスを生成するＰＧＤ（Phase Gap Detector）回路
を構成し、その出力により位相比較を行う構成でも上記
と同様の効果が得られる。また、上記においては、アナ
ログ系の構成を説明したが、比較器−ＶＣＯ系をデジタ
ル系で構成しても可能であることはいうまでもない。ま
た、時間間隔Ｔ1、時間間隔Ｔ2 の他に、それらの整数
倍の復元波形Ｐ1 、Ｐ2 を比較してもよい。
【００１４】〔応用例〕図６に本発明のＡＴＭクロック
再生装置を用いた端末受信部のブロック図を示す。図６
において、破線内が本発明に用いたＰＬＬである。入力
セルは、セル分解回路１１の内部バッファメモリに蓄積
され、本発明のＰＬＬにより再生された周波数Ｆｓ1 を
もつクロックによりメモリ内のＣＢＲ情報のみが読み出
されてＣＢＲ信号として出力される。分周器１３は、Ａ
ＴＭ網の周波数Ｆｎを分周してＡＴＭ網の基準周波数Ｆ
ｎｘを出力する。カウンタ１４はＦｎｘを所定数計数
し、その情報をＲＴＳ抽出回路１２、Ｍ2 ／Ｔ2 生成器
（図１の１、２、３）に出力する。ＲＴＳ抽出回路１２
は、セル内のＲＴＳ情報を抽出し、Ｍ2 ／Ｔ2 生成器で
Ｍ2 ／Ｔ2 が生成される。Ｔ2 情報はＰＬＬへ入力され
る。
再生装置を用いた端末受信部のブロック図を示す。図６
において、破線内が本発明に用いたＰＬＬである。入力
セルは、セル分解回路１１の内部バッファメモリに蓄積
され、本発明のＰＬＬにより再生された周波数Ｆｓ1 を
もつクロックによりメモリ内のＣＢＲ情報のみが読み出
されてＣＢＲ信号として出力される。分周器１３は、Ａ
ＴＭ網の周波数Ｆｎを分周してＡＴＭ網の基準周波数Ｆ
ｎｘを出力する。カウンタ１４はＦｎｘを所定数計数
し、その情報をＲＴＳ抽出回路１２、Ｍ2 ／Ｔ2 生成器
（図１の１、２、３）に出力する。ＲＴＳ抽出回路１２
は、セル内のＲＴＳ情報を抽出し、Ｍ2 ／Ｔ2 生成器で
Ｍ2 ／Ｔ2 が生成される。Ｔ2 情報はＰＬＬへ入力され
る。
【００１５】ＰＬＬ内部においてはＶＣＯ４の出力Ｆｓ
1 およびネットワーククロックＦｎｘからＲＴＳを再生
し、最終的にはＴ1 情報を生成して位相比較の一方の入
力となり、Ｔ1 とＴ2 間の一定の時間差τのみを検出
し、積分・保持し、低域ろ波してＶＣＯ４の入力とする
ことができる。この発明により、実施例に述べた如くジ
ッタのないＶＣＯ出力Ｆｓ1 を得ることができるのでＦ
ｓ1 を用いてセル分解により読み出されたＣＢＲ信号の
出力にもジッタは原理的には存在しない。
1 およびネットワーククロックＦｎｘからＲＴＳを再生
し、最終的にはＴ1 情報を生成して位相比較の一方の入
力となり、Ｔ1 とＴ2 間の一定の時間差τのみを検出
し、積分・保持し、低域ろ波してＶＣＯ４の入力とする
ことができる。この発明により、実施例に述べた如くジ
ッタのないＶＣＯ出力Ｆｓ1 を得ることができるのでＦ
ｓ1 を用いてセル分解により読み出されたＣＢＲ信号の
出力にもジッタは原理的には存在しない。
【００１６】
【発明の効果】以上説明したように本発明のＡＴＭクロ
ック再生装置によれば、受信側で連続した２つの信号Ｒ
ＴＳ1 （ｎ）、ＲＴＳ1 （ｎ−１）を生成し、時間間隔
Ｔ1 を複製する。受信したＲＴＳ2 （ｎ）、ＲＴＳ
2 （ｎ＋１）から、時間間隔Ｔ2 を復元する。時間間隔
Ｔ1 と時間間隔Ｔ2 とを位相比較し、一定となるように
制御する構成とした。そのため、位相差が積算されて生
じる高次ジッタを抑圧することができる。
ック再生装置によれば、受信側で連続した２つの信号Ｒ
ＴＳ1 （ｎ）、ＲＴＳ1 （ｎ−１）を生成し、時間間隔
Ｔ1 を複製する。受信したＲＴＳ2 （ｎ）、ＲＴＳ
2 （ｎ＋１）から、時間間隔Ｔ2 を復元する。時間間隔
Ｔ1 と時間間隔Ｔ2 とを位相比較し、一定となるように
制御する構成とした。そのため、位相差が積算されて生
じる高次ジッタを抑圧することができる。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明における比較器−ろ波器系の一実施例を
示すブロック図である。
示すブロック図である。
【図３】本発明における積分・保持器の動作を示すタイ
ムチャートである。
ムチャートである。
【図４】本発明における比較器−ろ波器系の入出力特性
である。
である。
【図５】（ａ）は高次ジッタの一例を示した波形図、
（ｂ）は他の実施例における位相比較を行うタイミング
を示した図である。
（ｂ）は他の実施例における位相比較を行うタイミング
を示した図である。
【図６】本発明を応用した端末受信部のブロック図であ
る。
る。
【図７】ＳＲＴＳ方式を示した原理図である。
２…第２の差検出器、３…第２の復元器、４…電圧制御
発振器、５…ＲＴＳ生成器、７…第１の差検出器、８…
第１の復元器、９…比較器、１０…ろ波器。
発振器、５…ＲＴＳ生成器、７…第１の差検出器、８…
第１の復元器、９…比較器、１０…ろ波器。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 3/00 11/04 ３０４ Ｋ 9076−5Ｋ
Claims (1)
- 【請求項１】周波数Ｆｓ1 を発生する電圧制御発振器
（４）と、該周波数Ｆｓ1 と網基準周波数Ｆｎｘとから
連続した２つのＲＴＳ1 を生成するＲＴＳ生成器（５）
と、該連続したＲＴＳ1 の差Ｍ1 を求める第１の差検出
器（７）と、受信した連続したＲＴＳ2 の差Ｍ2 を求め
る第２の差検出器（２）と、前記差Ｍ1を入力し時間間
隔Ｔ1 を生成する第１の復元器（８）と、前記差Ｍ2 を
入力し時間間隔Ｔ2 を生成する第２の復元器（３）と、
前記時間間隔Ｔ1 と時間間隔Ｔ2を比較しその時間差τ
を抽出する比較器（９）と、該時間差τの直流分を抽出
し前記電圧制御発振器に出力するろ波器（１０）とから
成り、前記時間差τが一定値になるように制御するＡＴ
Ｍクロック再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23084793A JPH0766814A (ja) | 1993-08-24 | 1993-08-24 | Ａｔｍクロック再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23084793A JPH0766814A (ja) | 1993-08-24 | 1993-08-24 | Ａｔｍクロック再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766814A true JPH0766814A (ja) | 1995-03-10 |
Family
ID=16914226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23084793A Pending JPH0766814A (ja) | 1993-08-24 | 1993-08-24 | Ａｔｍクロック再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766814A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09247157A (ja) * | 1996-03-06 | 1997-09-19 | Hitachi Ltd | Ｓｒｔｓクロック再生制御回路 |
| WO1998004063A2 (en) * | 1996-07-19 | 1998-01-29 | Telefonaktiebolaget Lm Ericsson (Publ) | A method and an apparatus for recovery of the clock of a constant bit-rate service |
| US5864248A (en) * | 1995-11-20 | 1999-01-26 | Nec Corporation | Phase-locked loop circuit for reproducing clock signals synchronized with transmitter in receiver |
| US5905411A (en) * | 1996-09-17 | 1999-05-18 | Nec Corporation | Numerically controlled oscillator circuit |
| WO2000064092A1 (fr) * | 1999-04-16 | 2000-10-26 | Sony Corporation | Dispositif de communication, procede de communication, et support d'enregistrement |
| JP2001285268A (ja) * | 2000-03-29 | 2001-10-12 | Fujitsu Ltd | Ｓｒｔｓ法を用いたクロック発生装置 |
| US6339597B1 (en) | 1997-07-22 | 2002-01-15 | Nec Corporation | AAL5 jitter reduction method and apparatus |
| US6377588B1 (en) | 1997-11-25 | 2002-04-23 | Nec Corporation | Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder |
| KR100419414B1 (ko) * | 1996-02-16 | 2004-07-01 | 부라더 고교 가부시키가이샤 | 테이프카세트 |
| USRE38619E1 (en) | 1995-10-16 | 2004-10-12 | General Instrument Corporation | Method and apparatus for supporting TDMA operating over hybrid fiber coaxial (HFC) or other channels |
| GB2425234A (en) * | 2005-04-15 | 2006-10-18 | Zarlink Semiconductor Inc | Clock synchronisation system exploiting the granularity of a packet network time grid |
| WO2010047154A1 (ja) | 2008-10-22 | 2010-04-29 | ブラザー工業株式会社 | テープカセット |
| WO2010047153A1 (ja) | 2008-10-22 | 2010-04-29 | ブラザー工業株式会社 | テープ印刷装置 |
-
1993
- 1993-08-24 JP JP23084793A patent/JPH0766814A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE38619E1 (en) | 1995-10-16 | 2004-10-12 | General Instrument Corporation | Method and apparatus for supporting TDMA operating over hybrid fiber coaxial (HFC) or other channels |
| US5864248A (en) * | 1995-11-20 | 1999-01-26 | Nec Corporation | Phase-locked loop circuit for reproducing clock signals synchronized with transmitter in receiver |
| KR100419414B1 (ko) * | 1996-02-16 | 2004-07-01 | 부라더 고교 가부시키가이샤 | 테이프카세트 |
| JPH09247157A (ja) * | 1996-03-06 | 1997-09-19 | Hitachi Ltd | Ｓｒｔｓクロック再生制御回路 |
| WO1998004063A2 (en) * | 1996-07-19 | 1998-01-29 | Telefonaktiebolaget Lm Ericsson (Publ) | A method and an apparatus for recovery of the clock of a constant bit-rate service |
| WO1998004063A3 (en) * | 1996-07-19 | 1998-03-12 | Ericsson Telefon Ab L M | A method and an apparatus for recovery of the clock of a constant bit-rate service |
| US5905411A (en) * | 1996-09-17 | 1999-05-18 | Nec Corporation | Numerically controlled oscillator circuit |
| US6339597B1 (en) | 1997-07-22 | 2002-01-15 | Nec Corporation | AAL5 jitter reduction method and apparatus |
| US6377588B1 (en) | 1997-11-25 | 2002-04-23 | Nec Corporation | Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder |
| US6347119B2 (en) | 1999-04-16 | 2002-02-12 | Sony Corporation | Communication apparatus, communication method and storage medium |
| WO2000064092A1 (fr) * | 1999-04-16 | 2000-10-26 | Sony Corporation | Dispositif de communication, procede de communication, et support d'enregistrement |
| JP2001285268A (ja) * | 2000-03-29 | 2001-10-12 | Fujitsu Ltd | Ｓｒｔｓ法を用いたクロック発生装置 |
| GB2425234A (en) * | 2005-04-15 | 2006-10-18 | Zarlink Semiconductor Inc | Clock synchronisation system exploiting the granularity of a packet network time grid |
| GB2425234B (en) * | 2005-04-15 | 2010-04-14 | Zarlink Semiconductor Inc | Method of recovering timing over a granular packet network |
| US7738501B2 (en) | 2005-04-15 | 2010-06-15 | Zarlink Semiconductor, Inc. | Method of recovering timing over a granular packet network |
| WO2010047154A1 (ja) | 2008-10-22 | 2010-04-29 | ブラザー工業株式会社 | テープカセット |
| WO2010047153A1 (ja) | 2008-10-22 | 2010-04-29 | ブラザー工業株式会社 | テープ印刷装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781599A (en) | Packet receiving device | |
| US5563891A (en) | Waiting time jitter reduction by synchronizer stuffing threshold modulation | |
| US5608731A (en) | Closed loop clock recovery for synchronous residual time stamp | |
| US5457717A (en) | Apparatus and method for eliminating mapping jitter | |
| US5263057A (en) | Method of reducing waiting time jitter | |
| JPH0766814A (ja) | Ａｔｍクロック再生装置 | |
| JPH07503818A (ja) | 同期解除装置及び同期解除装置のポインタジッタを抑制する方法 | |
| US5276688A (en) | Circuit arrangement for bit rate adjustment | |
| US4731646A (en) | Moving-image coder with self-identification of the stuffing characters | |
| US5539785A (en) | Jitter/wander reduction circuit for pulse-stuffed, synchronized digital communications | |
| JP3398593B2 (ja) | ペイロード相対位置変更要求装置及びそれを含む伝送装置 | |
| JPH04207883A (ja) | クロック同期方式 | |
| JP3024599B2 (ja) | Ａａｌ５ジッタ低減方法及び装置 | |
| JP4303888B2 (ja) | 記録媒体のトラックへの情報信号の記録及び記録されている情報信号の再生 | |
| JPH0225576B2 (ja) | ||
| EP0492549B1 (en) | Method for the reduction of phase noise introduced by the SDH network (synchronous digital hierarchy network) by pointer justification and integrated circuits for the implementation of the method | |
| JP2697371B2 (ja) | スタッフ多重通信受信回路 | |
| JP2959225B2 (ja) | ディジタルデータ送信装置及びそれを用いた送受信システム | |
| US5774509A (en) | Method for the reduction of phase noise introduced by the SDH network (Synchronous Digital Hierarchy Network) by pointer justification and integrated circuits for the implementation of the method | |
| JPH0575563A (ja) | デスタツフ回路 | |
| JPH04362827A (ja) | パケット通信方式 | |
| Lau | Synchronous Frequency Encoding Technique For B-LSDN Circuit Emulation | |
| JP3031779B2 (ja) | 並列スタッフ同期方式 | |
| JPH03244237A (ja) | 非同期データ伝送システム | |
| JPS59835Y2 (ja) | ディジタル通信系の通信方式の変換装置 |