JPH11136633A - クロック生成装置 - Google Patents
クロック生成装置Info
- Publication number
- JPH11136633A JPH11136633A JP9312591A JP31259197A JPH11136633A JP H11136633 A JPH11136633 A JP H11136633A JP 9312591 A JP9312591 A JP 9312591A JP 31259197 A JP31259197 A JP 31259197A JP H11136633 A JPH11136633 A JP H11136633A
- Authority
- JP
- Japan
- Prior art keywords
- reference information
- signal
- clock
- pcr
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 ＰＣＲ信号のような入力信号に含まれるレフ
ァレンス情報に位相ロックした状態から、レファレンス
情報を使用しない状態に切り換えたときまたはその逆に
切り換えたときに、出力する基準クロックが不連続とな
らないようにしたクロック生成装置を提供する。 【解決手段】 基準クロック生成のためのレファレンス
情報としてのＰＣＲ信号が入力されているときは、ＰＣ
Ｒ検出器１０２でＰＣＲ信号が抽出され、ＰＣＲ信号
と、電圧制御発振器（ＶＣＯ）１０５の出力信号との比
較結果に応じた制御電圧がＶＣＯ１０５に供給される。
レファレンス情報を使用しないときは、スイッチ１１０
がＡ側に切り換えられ、ＶＣＯ１０５は、水晶発振器１
１１の出力信号に位相ロックするように制御される。
ァレンス情報に位相ロックした状態から、レファレンス
情報を使用しない状態に切り換えたときまたはその逆に
切り換えたときに、出力する基準クロックが不連続とな
らないようにしたクロック生成装置を提供する。 【解決手段】 基準クロック生成のためのレファレンス
情報としてのＰＣＲ信号が入力されているときは、ＰＣ
Ｒ検出器１０２でＰＣＲ信号が抽出され、ＰＣＲ信号
と、電圧制御発振器（ＶＣＯ）１０５の出力信号との比
較結果に応じた制御電圧がＶＣＯ１０５に供給される。
レファレンス情報を使用しないときは、スイッチ１１０
がＡ側に切り換えられ、ＶＣＯ１０５は、水晶発振器１
１１の出力信号に位相ロックするように制御される。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル放送で
使用されているＭＰＥＧ２トランスポートパケット等の
ビットストリームに含まれるレファレンス情報の応じて
基準クロックを生成するクロック生成装置に関する。
使用されているＭＰＥＧ２トランスポートパケット等の
ビットストリームに含まれるレファレンス情報の応じて
基準クロックを生成するクロック生成装置に関する。
【０００２】
【従来の技術】ディジタル放送においては、多数の番組
に関する映像、音声などの各種信号をビットストリーム
として多重して伝送する。これを受信するためには、受
信側で基準クロックとしてのシステムクロックを生成す
る必要がある。そこで、システムクロックを生成するた
めのレファレンス情報をビットストリーム内に適当な間
隔で挿入し、受信側でこれを検出して、受信側発振器を
検出したレファレンス情報と位相ロックさせる位相ロッ
クループ回路（ＰＬＬ回路）を用いてシステムクロック
を得ることが従来より行われている。
に関する映像、音声などの各種信号をビットストリーム
として多重して伝送する。これを受信するためには、受
信側で基準クロックとしてのシステムクロックを生成す
る必要がある。そこで、システムクロックを生成するた
めのレファレンス情報をビットストリーム内に適当な間
隔で挿入し、受信側でこれを検出して、受信側発振器を
検出したレファレンス情報と位相ロックさせる位相ロッ
クループ回路（ＰＬＬ回路）を用いてシステムクロック
を得ることが従来より行われている。
【０００３】ビットストリームとしてMPEG2トランスポ
ートストリームを用いる場合には、以下に述べる様なレ
ファレンス情報であるプログラムクロックレファレンス
レファレンス（PCR：Program Clock Reference、以下
「ＰＣＲ」という）信号が伝送され、これを基準に受信
側で27MHzのシステムクロックが生成される。図２は、M
PEG2のトランスポートストリームの構造を示す図であ
り、188バイトのトランスポートパケットのうち、先頭
の４バイト（32ビット）はヘッダである。ヘッダ内のア
ダプテーションフィールド制御フィールドＦ７により、
アダプテーションフィールドＦ９の有無が示される。ア
ダプテーションフィールドＦ９が無いことが示される
と、ヘッダの後には直ちにペイロードＦ１０が続く。こ
のペイロードＦ１０にビデオやオーディオ等のデータが
挿入されて送られる。アダプテーションフィールドＦ９
の存在が示されると、ヘッダの後にはアダプテーション
フィールドＦ９が続き、残りの部分がペイロードＦ１０
となる。アダプテーションフィールドＦ９の後に続くペ
イロードＦ１０にはビデオ等のデータを入れても良い
が、他と違う長さのペイロードにデータを入れるのが処
理を複雑にすることを避けたい場合には、このペイロー
ドには「スタッフィングデータ」（場所を詰めるために
入れるデータで、内容的には意味のないデータ）を挿入
すればよい。
ートストリームを用いる場合には、以下に述べる様なレ
ファレンス情報であるプログラムクロックレファレンス
レファレンス（PCR：Program Clock Reference、以下
「ＰＣＲ」という）信号が伝送され、これを基準に受信
側で27MHzのシステムクロックが生成される。図２は、M
PEG2のトランスポートストリームの構造を示す図であ
り、188バイトのトランスポートパケットのうち、先頭
の４バイト（32ビット）はヘッダである。ヘッダ内のア
ダプテーションフィールド制御フィールドＦ７により、
アダプテーションフィールドＦ９の有無が示される。ア
ダプテーションフィールドＦ９が無いことが示される
と、ヘッダの後には直ちにペイロードＦ１０が続く。こ
のペイロードＦ１０にビデオやオーディオ等のデータが
挿入されて送られる。アダプテーションフィールドＦ９
の存在が示されると、ヘッダの後にはアダプテーション
フィールドＦ９が続き、残りの部分がペイロードＦ１０
となる。アダプテーションフィールドＦ９の後に続くペ
イロードＦ１０にはビデオ等のデータを入れても良い
が、他と違う長さのペイロードにデータを入れるのが処
理を複雑にすることを避けたい場合には、このペイロー
ドには「スタッフィングデータ」（場所を詰めるために
入れるデータで、内容的には意味のないデータ）を挿入
すればよい。
【０００４】アダプテーションフィールドＦ９の構造は
同図（ｃ）、（ｄ）に示すようになっており、この中で
ＰＣＲ信号を含むフィールドＦ１１が定義されている。
ＰＣＲ信号は、実データが42ビットのデータで、これを
含んだトランスポートパケットが各番組毎に0.1秒以下
の周期で伝送される。ＰＣＲ信号の中での所定位置（例
えば最終バイトの先頭）が時刻の標準化位置と規定さ
れ、受信機側ではこの位置の到着時点でＰＣＲ信号の示
す値に従ってクロックを修正することが求められる。
同図（ｃ）、（ｄ）に示すようになっており、この中で
ＰＣＲ信号を含むフィールドＦ１１が定義されている。
ＰＣＲ信号は、実データが42ビットのデータで、これを
含んだトランスポートパケットが各番組毎に0.1秒以下
の周期で伝送される。ＰＣＲ信号の中での所定位置（例
えば最終バイトの先頭）が時刻の標準化位置と規定さ
れ、受信機側ではこの位置の到着時点でＰＣＲ信号の示
す値に従ってクロックを修正することが求められる。
【０００５】以下、図３を用いてＭＰＥＧ２トランスポ
ートストリームのディジタル放送を受信する受信機にお
けるシステムクロック生成ＰＬＬ回路の構成を述べる。
まず、受信したディジタル信号から、ＰＣＲ検出器１０
２により当該番組のパケットからＰＣＲ信号を抽出す
る。ＰＣＲ検出器１０２により検出されたＰＣＲ信号の
時刻標準化位置においてＰＣＲ検出器１０２内で発生さ
れるラッチパルスにより、電圧制御発振器（以下「ＶＣ
Ｏ」という）１０５の出力をカウントするカウンタ１０
６のカウント値をラッチする。ＰＣＲ信号のデータはＰ
ＣＲ検出器１０２により解読され、比較回路１０３の一
方の入力に供給される。比較回路１０３の他方の入力に
はカウンタ１０６のラッチされた出力が供給され、両者
が比較される。比較結果は、例えばＰＷＭ信号（パルス
幅変調信号）に変換され、ローパスフィルタ１０４によ
り平滑化されてＶＣＯ１０５に供給される。ディジタル
放送受信時は、スイッチ１０８の可動接片はＢ側に切り
換えれられ、ＶＣＯ１０５の出力は、システムクロック
として出力端子１０７を介して、例えばＭＰＥＧ２トラ
ンスポートストリームの記録再生装置に供給される。
ートストリームのディジタル放送を受信する受信機にお
けるシステムクロック生成ＰＬＬ回路の構成を述べる。
まず、受信したディジタル信号から、ＰＣＲ検出器１０
２により当該番組のパケットからＰＣＲ信号を抽出す
る。ＰＣＲ検出器１０２により検出されたＰＣＲ信号の
時刻標準化位置においてＰＣＲ検出器１０２内で発生さ
れるラッチパルスにより、電圧制御発振器（以下「ＶＣ
Ｏ」という）１０５の出力をカウントするカウンタ１０
６のカウント値をラッチする。ＰＣＲ信号のデータはＰ
ＣＲ検出器１０２により解読され、比較回路１０３の一
方の入力に供給される。比較回路１０３の他方の入力に
はカウンタ１０６のラッチされた出力が供給され、両者
が比較される。比較結果は、例えばＰＷＭ信号（パルス
幅変調信号）に変換され、ローパスフィルタ１０４によ
り平滑化されてＶＣＯ１０５に供給される。ディジタル
放送受信時は、スイッチ１０８の可動接片はＢ側に切り
換えれられ、ＶＣＯ１０５の出力は、システムクロック
として出力端子１０７を介して、例えばＭＰＥＧ２トラ
ンスポートストリームの記録再生装置に供給される。
【０００６】またディジタル放送の非受信時、例えばデ
ィジタル放送受信機一体型記録再生装置による記録媒体
の再生時には、スイッチ１０８の可動接片はＡ側に切り
換えられ、２７ＭＨｚで発振する水晶発振器１０９の出
力がシステムクロックとして出力される。
ィジタル放送受信機一体型記録再生装置による記録媒体
の再生時には、スイッチ１０８の可動接片はＡ側に切り
換えられ、２７ＭＨｚで発振する水晶発振器１０９の出
力がシステムクロックとして出力される。
【０００７】
【発明が解決しようとする課題】ディジタル放送受信機
一体型記録再生装置において、ディジタル放送の受信か
ら記録再生部による記録媒体の再生に切り換えるとき、
従来例の様に直接システムクロックを切り換えると、信
号処理ＬＳＩの入力クロックなどに不連続が生じ、ＬＳ
Ｉをリセットしなければならないため、例えば再生信号
の出力開始が遅れるといった問題点があった。
一体型記録再生装置において、ディジタル放送の受信か
ら記録再生部による記録媒体の再生に切り換えるとき、
従来例の様に直接システムクロックを切り換えると、信
号処理ＬＳＩの入力クロックなどに不連続が生じ、ＬＳ
Ｉをリセットしなければならないため、例えば再生信号
の出力開始が遅れるといった問題点があった。
【０００８】本発明は、この点に着目してなされたもの
であり、ＰＣＲ信号のような入力信号に含まれるレファ
レンス情報に位相ロックした状態から、レファレンス情
報を使用しない状態に切り換えたときまたはその逆に切
り換えたときに、出力する基準クロックが不連続となら
ないようにしたクロック生成装置を提供することを目的
とする。
であり、ＰＣＲ信号のような入力信号に含まれるレファ
レンス情報に位相ロックした状態から、レファレンス情
報を使用しない状態に切り換えたときまたはその逆に切
り換えたときに、出力する基準クロックが不連続となら
ないようにしたクロック生成装置を提供することを目的
とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
本発明は、入力ディジタル信号に含まれるレファレンス
情報を抽出するレファレンス情報抽出手段と、該抽出し
たレファレンス情報に応じて制御信号を生成する制御信
号生成手段と、前記制御信号に応じて発振周波数が制御
される発振手段とを備え、前記レファレンス情報を使用
するときは、前記レファレンス情報に位相ロックした基
準クロックを出力するように前記発振手段を制御するク
ロック生成装置において、前記レファレンス情報に対応
する内部レファレンス情報を生成する内部レファレンス
情報生成手段を備え、前記レファレンス情報を使用しな
いときは、前記基準クロックが前記内部レファレンス情
報に位相ロックするように前記発振手段を制御すること
を特徴とする。
本発明は、入力ディジタル信号に含まれるレファレンス
情報を抽出するレファレンス情報抽出手段と、該抽出し
たレファレンス情報に応じて制御信号を生成する制御信
号生成手段と、前記制御信号に応じて発振周波数が制御
される発振手段とを備え、前記レファレンス情報を使用
するときは、前記レファレンス情報に位相ロックした基
準クロックを出力するように前記発振手段を制御するク
ロック生成装置において、前記レファレンス情報に対応
する内部レファレンス情報を生成する内部レファレンス
情報生成手段を備え、前記レファレンス情報を使用しな
いときは、前記基準クロックが前記内部レファレンス情
報に位相ロックするように前記発振手段を制御すること
を特徴とする。
【００１０】
【発明の実施の形態】以下本発明の実施の形態を図面を
参照して説明する。図１は、本発明の一実施形態にかか
るクロック生成装置の構成を示すブロック図である。同
図において、図３と同様の部分については同一の番号で
付して示している。
参照して説明する。図１は、本発明の一実施形態にかか
るクロック生成装置の構成を示すブロック図である。同
図において、図３と同様の部分については同一の番号で
付して示している。
【００１１】図１の装置は、受信したディジタル信号中
の当該番組のパケットからＰＣＲ信号を抽出するＰＣＲ
検出器１０２と、ＶＣＯ１０５と、ＶＣＯ１０５の出力
をカウントし、ＰＣＲ検出器１０２により検出されたＰ
ＣＲ信号の時刻標準化位置においてＰＣＲ検出器１０２
内で発生されるラッチパルスにより、カウント値がラッ
チされるカウンタ１０６と、ＰＣＲ検出器１０２により
解読されたＰＣＲ信号のデータと、カウンタ１０６のラ
ッチ出力とを比較し、その比較結果を例えばＰＷＭ信号
（パルス幅変調信号）に変換して出力する比較回路１０
３と、スイッチ１１０と、スイッチ１１０の出力信号を
平滑化するローパスフィルタ１０４と、内部レファレン
ス信号としての周波数２７ＭＨｚの基準信号を発生する
水晶発振器１１１と、位相比較器１１２とを備えてい
る。すなわち、図１の装置は、図３の従来の装置のスイ
ッチ１０５及び水晶発振器１０９が削除され、スイッチ
１１０、水晶発振器１１１及び位相比較器１１２が追加
された構成を有する。そして、ＶＣＯ１０５の出力は、
カウンタ１０６の他に、位相比較器１１２の一方の比較
入力にも入力されている。位相比較器１１２の他方の比
較入力は、水晶発振器１１１に接続されている。
の当該番組のパケットからＰＣＲ信号を抽出するＰＣＲ
検出器１０２と、ＶＣＯ１０５と、ＶＣＯ１０５の出力
をカウントし、ＰＣＲ検出器１０２により検出されたＰ
ＣＲ信号の時刻標準化位置においてＰＣＲ検出器１０２
内で発生されるラッチパルスにより、カウント値がラッ
チされるカウンタ１０６と、ＰＣＲ検出器１０２により
解読されたＰＣＲ信号のデータと、カウンタ１０６のラ
ッチ出力とを比較し、その比較結果を例えばＰＷＭ信号
（パルス幅変調信号）に変換して出力する比較回路１０
３と、スイッチ１１０と、スイッチ１１０の出力信号を
平滑化するローパスフィルタ１０４と、内部レファレン
ス信号としての周波数２７ＭＨｚの基準信号を発生する
水晶発振器１１１と、位相比較器１１２とを備えてい
る。すなわち、図１の装置は、図３の従来の装置のスイ
ッチ１０５及び水晶発振器１０９が削除され、スイッチ
１１０、水晶発振器１１１及び位相比較器１１２が追加
された構成を有する。そして、ＶＣＯ１０５の出力は、
カウンタ１０６の他に、位相比較器１１２の一方の比較
入力にも入力されている。位相比較器１１２の他方の比
較入力は、水晶発振器１１１に接続されている。
【００１２】この装置は、ディジタル放送受信時におい
ては、入力端子１０１からＰＣＲ信号を含むディジタル
信号が入力され、スイッチ１１０の可動接片がＢ側に保
持されて、図３に示す従来の装置と同様に動作する。
ては、入力端子１０１からＰＣＲ信号を含むディジタル
信号が入力され、スイッチ１１０の可動接片がＢ側に保
持されて、図３に示す従来の装置と同様に動作する。
【００１３】一方例えば、図１の装置がディジタル放送
受信機一体型記録再生装置に組み込まれた場合におい
て、当該記録再生装置の再生時には、スイッチ１１０の
可動接片はＡ側に切り換えられる。したがって、記録再
生装置の再生時などにおいては、ＶＣＯ１０５、位相比
較器１１２及びローパスフィルタ１０４によるループで
ＰＬＬ回路が構成され、そのリファレンス信号として
は、水晶発振器１１１の出力が用いられる。この様にす
ることにより、システムクロックとしては同じＶＣＯ１
０５の出力が用いられるため、ディジタル放送受信から
再生への切り換えなどのモード切替時においてもシステ
ムクロックの不連続が生じることがなく、信号処理用Ｌ
ＳＩ等のリセット動作を不要とすることができる。
受信機一体型記録再生装置に組み込まれた場合におい
て、当該記録再生装置の再生時には、スイッチ１１０の
可動接片はＡ側に切り換えられる。したがって、記録再
生装置の再生時などにおいては、ＶＣＯ１０５、位相比
較器１１２及びローパスフィルタ１０４によるループで
ＰＬＬ回路が構成され、そのリファレンス信号として
は、水晶発振器１１１の出力が用いられる。この様にす
ることにより、システムクロックとしては同じＶＣＯ１
０５の出力が用いられるため、ディジタル放送受信から
再生への切り換えなどのモード切替時においてもシステ
ムクロックの不連続が生じることがなく、信号処理用Ｌ
ＳＩ等のリセット動作を不要とすることができる。
【００１４】また、スイッチ１１０の切り換え時にその
出力で切り換えノイズが発生する可能性があるが、本実
施形態ではスイッチ１１０をローパスフィルタ１０４の
前段に配置したので、上記の切り換えノイズはローパス
フィルタ１０４で平滑化され、ＶＣＯ１０５の出力が切
り換えノイズにより大きく揺すられることはなく、シス
テムクロックとして連続したものを生成することができ
る。
出力で切り換えノイズが発生する可能性があるが、本実
施形態ではスイッチ１１０をローパスフィルタ１０４の
前段に配置したので、上記の切り換えノイズはローパス
フィルタ１０４で平滑化され、ＶＣＯ１０５の出力が切
り換えノイズにより大きく揺すられることはなく、シス
テムクロックとして連続したものを生成することができ
る。
【００１５】なお、図１の水晶発振器１１１は、図３の
水晶発振器１０９と同一のものであってもよい。
水晶発振器１０９と同一のものであってもよい。
【００１６】
【発明の効果】以上詳述したように本発明によれば、入
力ディジタル信号に含まれるレファレンス情報に対応す
る内部レファレンス情報が生成され、レファレンス情報
を使用するときは、前記レファレンス情報に位相ロック
した基準クロックを出力するように発振手段が制御され
る一方、前記レファレンス情報を使用しないときは、前
記基準クロックが前記内部レファレンス情報に位相ロッ
クするように発振手段が制御されるので、入力信号に含
まれるレファレンス情報に位相ロックした状態から、レ
ファレンス情報を使用しない状態に切り換えたとき、ま
たはその逆に切り換えたときに、出力する基準クロック
の連続性を保持することができる。その結果、基準クロ
ックを使用するＬＳＩなどをリセットする必要がなく、
例えば入力ディジタル信号を記録再生する記録再生装置
の再生動作の立ち上りの性能を向上させることができ
る。
力ディジタル信号に含まれるレファレンス情報に対応す
る内部レファレンス情報が生成され、レファレンス情報
を使用するときは、前記レファレンス情報に位相ロック
した基準クロックを出力するように発振手段が制御され
る一方、前記レファレンス情報を使用しないときは、前
記基準クロックが前記内部レファレンス情報に位相ロッ
クするように発振手段が制御されるので、入力信号に含
まれるレファレンス情報に位相ロックした状態から、レ
ファレンス情報を使用しない状態に切り換えたとき、ま
たはその逆に切り換えたときに、出力する基準クロック
の連続性を保持することができる。その結果、基準クロ
ックを使用するＬＳＩなどをリセットする必要がなく、
例えば入力ディジタル信号を記録再生する記録再生装置
の再生動作の立ち上りの性能を向上させることができ
る。
【図１】本発明の一実施形態にかかるクロック生成装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】ＭＰＥＧ２トランスポートストリームの構成を
説明するための図である。
説明するための図である。
【図３】従来のクロック生成装置の構成を示す図であ
る。
る。
１０２ ＰＣＲ検出器（レファレンス情報抽出手段） １０３ 比較器（制御信号生成手段） １０４ ローパスフィルタ（制御信号生成手段） １０５ 電圧制御発振器（発振手段） １０６ カウンタ（制御信号生成手段） １１１ 水晶発振器（内部レファレンス情報生成手段） １１２ 位相比較器
Claims (1)
- 【請求項１】 入力ディジタル信号に含まれるレファレ
ンス情報を抽出するレファレンス情報抽出手段と、該抽
出したレファレンス情報に応じて制御信号を生成する制
御信号生成手段と、前記制御信号に応じて発振周波数が
制御される発振手段とを備え、前記レファレンス情報を
使用するときは、前記レファレンス情報に位相ロックし
た基準クロックを出力するように前記発振手段を制御す
るクロック生成装置において、 前記レファレンス情報に対応する内部レファレンス情報
を生成する内部レファレンス情報生成手段を備え、 前記レファレンス情報を使用しないときは、前記基準ク
ロックが前記内部レファレンス情報に位相ロックするよ
うに前記発振手段を制御することを特徴とするクロック
生成装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09312591A JP3092702B2 (ja) | 1997-10-29 | 1997-10-29 | クロック生成装置 |
| US09/177,633 US6345079B1 (en) | 1997-10-29 | 1998-10-23 | Clock signal generation apparatus |
| CN200410055890.2A CN1282356C (zh) | 1997-10-29 | 1998-10-27 | 时钟生成装置 |
| CNB981235425A CN1169293C (zh) | 1997-10-29 | 1998-10-27 | 时钟生成装置 |
| EP98120402A EP0914010A3 (en) | 1997-10-29 | 1998-10-28 | Clock signal generation apparatus |
| US10/025,583 US6643347B2 (en) | 1997-10-29 | 2001-12-26 | Clock signal generation apparatus |
| US10/059,172 US20020080900A1 (en) | 1997-10-29 | 2002-01-31 | Clock signal generation apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09312591A JP3092702B2 (ja) | 1997-10-29 | 1997-10-29 | クロック生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11136633A true JPH11136633A (ja) | 1999-05-21 |
| JP3092702B2 JP3092702B2 (ja) | 2000-09-25 |
Family
ID=18031051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09312591A Expired - Lifetime JP3092702B2 (ja) | 1997-10-29 | 1997-10-29 | クロック生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092702B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1176744A2 (de) * | 2000-07-28 | 2002-01-30 | Alcatel | Taktversorgungseinheit |
| JP2008153908A (ja) * | 2006-12-18 | 2008-07-03 | Hitachi Ltd | 記録装置、記録方法、再生装置及び再生方法 |
| JP2009219159A (ja) * | 2001-03-16 | 2009-09-24 | Silicon Image Inc | クロック信号とデータ信号の組み合わせ方法 |
| JP2015002358A (ja) * | 2013-06-13 | 2015-01-05 | 日本電気株式会社 | クロック信号生成システム及び方法 |
-
1997
- 1997-10-29 JP JP09312591A patent/JP3092702B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1176744A2 (de) * | 2000-07-28 | 2002-01-30 | Alcatel | Taktversorgungseinheit |
| EP1176744A3 (de) * | 2000-07-28 | 2004-12-22 | Alcatel | Taktversorgungseinheit |
| JP2009219159A (ja) * | 2001-03-16 | 2009-09-24 | Silicon Image Inc | クロック信号とデータ信号の組み合わせ方法 |
| JP2008153908A (ja) * | 2006-12-18 | 2008-07-03 | Hitachi Ltd | 記録装置、記録方法、再生装置及び再生方法 |
| JP2015002358A (ja) * | 2013-06-13 | 2015-01-05 | 日本電気株式会社 | クロック信号生成システム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3092702B2 (ja) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1169293C (zh) | 时钟生成装置 | |
| US6574225B2 (en) | Clock recovery in a packet-based data network | |
| US6970526B2 (en) | Controlling the system time clock of an MPEG decoder | |
| KR0172904B1 (ko) | 에이치디티브이의 범용클럭발생장치 | |
| JP3346445B2 (ja) | 識別・タイミング抽出回路 | |
| JPH10334615A (ja) | 基準クロック再生装置および記録装置 | |
| JP3092702B2 (ja) | クロック生成装置 | |
| JP3024599B2 (ja) | Ａａｌ５ジッタ低減方法及び装置 | |
| JP3894965B2 (ja) | 位相ロックループ用の位相検出器 | |
| JPS6348471B2 (ja) | ||
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| JP3092701B2 (ja) | クロック生成装置 | |
| KR960016381B1 (ko) | 자동주파수 제어회로 | |
| EP1533936A1 (en) | Digital signal transmitting system and method, transmitting apparatus and method, and receiving apparatus and method | |
| US6557109B1 (en) | Synchronizing device and method that adjusts readout speed according to remaining quantity of data in memory while operating decoder on fixed frequency system clock | |
| JP3314700B2 (ja) | Ｍｐｅｇデータ転送制御回路 | |
| JP3767966B2 (ja) | データ伝送装置 | |
| JP2003198874A (ja) | システムクロック生成回路 | |
| JPS6072416A (ja) | 標本化クロツク再生方式 | |
| JP4288804B2 (ja) | データ復号装置及びデータ復号方法 | |
| JPH11191759A (ja) | 標本化クロック再生回路 | |
| KR100234243B1 (ko) | 위상 동기 루프회로 | |
| JP3117804B2 (ja) | 水平同期再生装置 | |
| JP2005072820A (ja) | レートクロック再生装置 | |
| JP2870222B2 (ja) | サブキャリア再生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000629 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |