KR100562061B1 - 박막구조체 및 그 제조방법 - Google Patents

박막구조체 및 그 제조방법 Download PDF

Info

Publication number
KR100562061B1
KR100562061B1 KR1020037004373A KR20037004373A KR100562061B1 KR 100562061 B1 KR100562061 B1 KR 100562061B1 KR 1020037004373 A KR1020037004373 A KR 1020037004373A KR 20037004373 A KR20037004373 A KR 20037004373A KR 100562061 B1 KR100562061 B1 KR 100562061B1
Authority
KR
South Korea
Prior art keywords
substrate
oxide film
film
thin film
silicon
Prior art date
Application number
KR1020037004373A
Other languages
English (en)
Other versions
KR20030043972A (ko
Inventor
오쿠무라미카
호리카와마키오
이시바시키요시
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030043972A publication Critical patent/KR20030043972A/ko
Application granted granted Critical
Publication of KR100562061B1 publication Critical patent/KR100562061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00365—Creating layers of material on a substrate having low tensile stress between layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0307—Anchors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B81C2201/0178—Oxidation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Pressure Sensors (AREA)
  • Formation Of Insulating Films (AREA)
  • Micromachines (AREA)

Abstract

본 발명은, 박막구조체 및 그 제조방법에 관한 것으로, 열수축시에 기판의 산화막과 그 산화막 상에 형성되는 다른 막과의 사이에 생기는 응력차를 감소할 수 있음과 동시에, 후막의 산화막을 형성할 때의 막형성에 요하는 시간을 단축할 수 있는 기판 및 그 제조방법 및 박막구조체를 제공하는 것을 목적으로 한다. 그리고, 상기목적을 달성하기 위해, 이 기판(1)이, 실리콘에 의해 형성된 기판본체(31)와, 그 위에 형성된 베이스용의 산화막(33)을 구비하고 있다. 산화막(33)은, 기판본체(31)중의 실리콘이 열산화된 형성된 열 SiO2막으로 이루어지는 제1산화막(61)과, 그 위에 적층되어 형성된 고온산화막으로 이루어지는 제2산화막(63)을 구비하고 있다.
반도체, 기판, 박막구조체, 열산화, 산화막, 가속도센서, 응력차

Description

박막구조체 및 그 제조방법 { THIN FILM STRUCTURE AND METHOD FOR PRODUCING THE SAME }
본 발명은, 박막구조체 및 그 제조방법에 관한 것으로, 특히 가속도센서에 사용되는 박막구조체 및 그 제조방법에 관한 것이다.
본 발명은, 실리콘을 주성분으로 하여 형성된 기판본체와, 그 기판본체 상에 형성된 베이스용의 산화막을 구비하는 기판에 적용된다. 이 종류의 기판에서는, 산화막과 그 산화막 상에 형성되는 다른 막과의 열수축 특성의 차이에 의해, 예를 들면 어닐링처리 후에, 산화막과 다른 막과의 사이에 응력차가 발생하여, 그 응력차에 의해 산화막, 또는 다른 막, 또는 산화막 및 다른 막의 양쪽에 크랙이 발생하는 경우가 있다.
이것에 관하여 종래의 기판에서는, 베이스용의 산화막이 기판본체중의 실리콘이 열산화되어 형성되는 열 SiO2막에 의해 형성된다. 그리고, 이러한 종래의 기판에서는, 열수축시에 산 SiO2막과 그 위에 형성되는 다른 막과의 사이에 생기는 응력차가 커지기 쉽다는 문제가 있다. 또한, 베이스용의 산화막의 막두께를 두껍게 하려고 한 경우, 막두께 증대에 따른 열산화의 효율저하에 의해, 산화막의 형성에 장시간을 요한다는 문제도 있다.
[발명의 개시]
본 발명은, 상기한 바와 같은 문제점을 해결하여, 열수축시에 기판의 산화막과 그 산화막 상에 형성되는 다른 막과의 사이에 생기는 응력차를 감소할 수 있음 과 동시에, 후막의 산화막을 형성할 때의 막형성에 요하는 시간을 단축할 수 있는 기판 및 그 제조방법 및 박막구조체를 제공하는 것을 목적으로 한다.
본 발명에 관한 기판의 제1 국면에서는, 실리콘을 주성분으로 하여 형성된 기판본체(31)와, 상기 기판본체 상에, 상기 기판본체에 포함되는 상기 실리콘이 열산화되는 것에 의해 형성된 제1산화막(48)과, 상기 제1산화막 상에, TEOS산화막을 적층하여 형성된 제2산화막(49)을 구비하고 있다.
본 발명에 관한 기판의 제2 국면에서는, 실리콘을 주성분으로 하여 형성된 기판본체(31)와, 상기 기판본체 상에, 상기 기판본체에 포함되는 상기 실리콘이 열산화되는 것에 의해 형성된 제1산화막(61)과, 상기 제1산화막 상에, 고온산화막을 적층하여 형성된 제2산화막(63)을 구비하고 있다.
본 발명에 관한 박막구조체의 제1 국면에서는, 제1 국면 또는 제2 국면에 기재의 기판을 사용한 박막구조체에 있어서, 상기 기판과, 상기 기판 상에 형성된 희생막(51) 상에 형성되고, 상기 희생막의 제거에 의해 상기 기판과 소정간격을 두고 배치된 박막체(21, 23, 25)를 구비하고 있다.
본 발명에 관한 박막구조체의 제2 국면에서는, 상기 기판은, 가속도센서에 구비되는 센서기판(1)을 구성하고, 상기 박막체는, 상기 가속도센서에 구비되는 가속도의 검출을 행하는 기능을 갖는 센서부(3)의 적어도 일부를 구성하고 있다.
본 발명에 관한 기판의 제조방법의 제1 국면에서는, 실리콘을 주성분으로 하여 형성된 기판본체(31) 상에, 상기 기판본체에서 상기 실리콘을 열산화시킴으로써 제1산화막(48)을 형성하는 공정과, 상기 제1산화막 상에, TEOS산화막을 적층하여 제2산화막(49)을 형성하는 공정을 구비하고 있다.
본 발명에 관한 기판의 제조방법의 제2 국면에서는, 실리콘을 주성분으로 하여 형성된 기판본체(31) 상에, 상기 기판본체에서 상기 실리콘을 열산화시킴으로써 제1산화막(61)을 형성하는 공정과, 상기 제1산화막 상에, 고온산화막을 적층하여 제2산화막(63)을 형성하는 공정을 구비하고 있다.
이들 국면에 의하면, 열수축시에 있어서, 제1 및 제2 양쪽 산화막이 서로 마주보며 미치는 응력이 서로 반대방향이 되어, 양자의 응력이 서로 감쇄되므로, 제1 및 제2산화막과 그것들의 산화막 상에 형성되는 다른 막과의 사이에 생기는 응력차를 감소할 수 있고, 그 결과, 크랙의 발생을 방지할 수 있다.
또한, 기판본체중의 실리콘을 열산화시켜 제1산화막을 형성하고, 그 위에 TEOS산화막 또는 고온산화막을 적층하여 제2산화막을 형성하기 위해, 후막의 베이스용의 산화막을 형성하는 경우에 있어서, 제1산화막에만 그 베이스용의 산화막을 형성하는 구성에 비해, 막형성에 요하는 시간을 단축할 수 있다.
더욱이, 제2산화막을 고온산화막에 의해 형성한 경우에는, 제2산화막을 TEOS산화막에 의해 형성하는 경우에 비해, 보다 절연성이 높은 베이스용의 산화막을 형성할 수 있다.
본 발명의 목적, 특징, 국면 및 이점은, 이하의 상세한 설명과 첨부도면에 따라, 보다 명백하게 된다.
도 1은, 본 발명의 실시예 1에 관한 기판이 사용되는 반도체 가속도센서의 주요부의 구성을 나타내는 평면도이다.
도 2는, 도 1의 A-A 단면을 나타내는 단면도이다.
도 3 내지 도 5는, 도 2에 나타내는 구조의 제조공정을 나타내는 단면도이다.
도 6은, 본 발명의 실시예 2에 관한 기판이 도 1의 반도체 가속도센서에 사용된 경우에서의 도 1의 A-A 단면도이다.
1. 실시예 1
도 1 및 도 2에 나타낸 바와 같이, 본 발명의 실시예 1에 관한 기판이 사용되는 반도체 가속도센서는, 센서기판인 기판(1)과, 그 기판(1) 상에 형성되고, 가속도를 검출하는 기능을 갖는 센서부(3)를 구비하고 있다.
센서부(3)는, 도 1에 나타낸 바와 같이, 가동전극으로서 기능하는 질량체(21)와, 복수의 고정전극(23)과, 복수의 빔(25)을 구비하고 있다. 질량체(21), 고정전극(23) 및 빔(25)은, 본 발명의 박막체에 해당하고 있고, 도전재료, 예를 들면 폴리실리콘에 불순물, 예를 들면 인이 도프되어 이루어지는 도프 폴리실리콘에 의해 형성되어 있다.
질량체(21)는, 기판(1)과 소정간격을 두고 배치되고, 검출해야 할 가속도의 방향 B에 대하여 수직인 방향 C에 따라 연장되는 복수의 가동전극부(21a)를 가지고 있다. 빔(25)은, 질량체(21)와 일체로 형성되며, 기판(1) 상에서 질량체(21)는 북원력을 갖고 방향 B로 이동가능하게 현가되는 기능을 갖는다. 각 빔(25)은, 기판(1) 상에서 돌출하는 지지부(25a)와, 그 지지부(25a)와의 결합부(25b)와, 그 결합부(25b)와 질량체(21)의 방향 B에 관한 끝 에지와의 사이에 설치되는 스프링부(25c)를 구비하고 있다. 이 스프링부(25c)가 탄성적으로 휘어져 변형함으로써, 결합부(25b)와 질량체(21)와의 사이의 방향 B에 따른 거리를 확대, 축소시킨다.
각 고정전극(23)은, 방향 B로 서로 소정간격을 두고, 방향 C에 따라 설치되어 있다. 또한, 고정전극(23)은, 기판(1)으로부터 소정간격을 두고 배치되는 부유부인 고정전극부(23a)와, 그 고정전극부(23a)를 지지하는 지지부(23b)를 구비하고 있다.
이러한 각 고정전극(23)의 고정전극부(23a)와 질량체(21)의 가동전극부(21a)와는, 방향 B에 관해서 간격을 두고 교대로 배치되어, 콘덴서를 구성하고 있다. 그 리고, 가동전극부(21a)의 이동에 의해 생기는 그 콘덴서의 용량변화에 따라 가속도가 검출된다.
기판(1)은, 도 1 및 도 2에 나타낸 바와 같이, 실리콘에 의해 형성된 기판본체(31)와, 기판본체(31) 상에 형성된 제1 절연막인 베이스용의 산화막(33)과, 산화막(33) 상에 선택적으로 형성된 복수의 배선(41, 43, 45)과, 배선(41, 43, 45)의 표면 및 실리콘 산화막의 표면을 선택적으로 덮는 제2 절연막인 질화막(47)을 구비하고 있다.
산화막(33)은, 기판본체(31) 상에 형성된 열 SiO2막으로 이루어지는 제1산화막(8)과, 제1산화막(48) 상에 형성된 TEOS(tetraethylorthosilicate) 산화막으로 이루어지는 제2산화막(49)을 구비하고 있다.
여기서, 이와 같이 열 SiO2막과 TEOS산화막을 적층하여 산화막(33)을 형성함으로써 산화막(33)을 열 SIO2막만으로 형성하는 경우에 비교하여, 열수축시에, 산화막(33)과, 그 위에 형성되는 질화막(47) 또는 질화막(47) 상에 형성되는 후술하는 희생막(51)과의 사이에 생기는 응력차를 감소할 수 있다. 이것은, 열수축시에 열 SiO2막과 TEOS산화막이 서로 마주보며 미치게 하는 응력이 서로 반대방향이 되어, 양자의 응력이 감쇄하기 때문이다.
또한, 열 SiO2막은, 기판본체(31)중의 실리콘과, 그 외부에서 공급되는 산소가 반응하여 형성되므로, 막두께가 얇은 경우에는 고속으로 형성할 수 있는 반면, 막두께의 증대에 따라, 반응효율의 저하가 생겨, 단위시간당 형성할 수 있는 막두께가 작아진다는 특성이 있다. 또한, 열 SiO2막은, TEOS산화막보다도 높은 절연성을 가지고 있다.
산화막(33)의 막두께는 두껍고, 예를 들면 20000∼25000Å로 설정된다. 양쪽 산화막(48, 49)의 막두께비는, 임의로 설정가능하다. 응력차 감소 및 막형성 효율의 향상을 중시한 경우에는, 예를 들면 제1산화막(48)의 막두께는 10000Å로 설정되고, 제2산화막(49)의 막두께는 10000∼15000Å로 설정된다. 또한, 산화막(33)의 절연성의 향상을 중시한 경우에는, 예를 들면 제1산화막(48)의 막두께는 17000Å로 설정되고, 제2산화막(49)의 막두께는 8000Å로 설정된다.
배선 41은, 기판(1) 상의 질량체(21)와 대향하는 대향영역에서 기판(1) 상에 노출된 상태로 배치되는 노출부(41a)와, 지지부(25a)의 아래쪽에 배치되어 지지부(25a)와 전기적으로 접속되는 콘택부(41b)를 구비하고 있다. 배선 43, 45는, 고정전극(23)으로부터의 신호를 추출하기 위한 것으로, 그 콘택부 43a, 45a를 통해 각 고정전극(23)에 접속된다. 이러한 배선(41, 43, 45)은, 산화막(33)의 제2산화막(49)의 표면에 형성된 홈(33a) 내에 매립되어 있다.
이것에 대응하여, 질화막(47)에는, 윈도우부(47a) 및 홀부(47b, 47c)가 설치된다. 윈도우부(47a)를 통해 배선 41의 노출부(41a)가 기판(1) 상에 노출됨과 동시에, 콘택부(41b)가 지지부(25a)와 전기적으로 접속된다. 홀부(47b, 47c)를 통해, 배선 43, 45의 콘택부(43a, 45a)가 고정전극(23)과 전기적으로 접속된다.
이러한 반도체 가속도센서의 구성에 대응하여, 본 실시예에서는, 이하와 같은 제조방법에 의해 반도체 가속도센서가 제조된다.
우선, 도 3에 나타낸 바와 같이, 기판본체(31) 상에, 기판본체(31)중의 실리콘을 열산화시킴으로써 열 SiO2막으로 이루어지는 제1산화막(48)이 형성된다. 계속해서, 제1산화막(48) 상에, TEOS산화막이 적층되어 제2산화막(49)이 형성된다. 이 TEOS산화막은, TEOS 가스를 사용한 CVD에 의해 형성된다.
계속해서, 제2산화막(49)의 표면에 홈(33a)이 형성되고, 그 홈(33a) 내에 배선(41, 43, 45)이 형성된다. 계속해서, 그 배선(41, 43, 45)의 표면 상 및 노출되어 있는 제2산화막(49)의 표면 상에 질화막(47)이 형성되며, 그 질화막(47)이 부분적으로 제거되어, 질화막(47)에 윈도우부(47a) 및 홀부(47b, 47c)가 형성된다. 그 결과, 위치 A-A에서는 도 4에 나타내는 구조를 얻을 수 있다.
계속해서, 이와 같이 형성된 기판(1) 상에, 도 5에 나타낸 바와 같이 예를 들면 실리콘 산화막에 의해 희생막(51)이 형성된다. 계속해서, 지지부(25a, 23b)를 형성해야 할 희생막(51)의 부분이 선택적으로 제거되어 앵커홀부(51a)가 형성되고, 잔류되어 있는 희생막(51) 상 및 앵커홀부(51a)를 통해 노출된 기판(1) 상에, 도전재료, 예를 들면 도프실리콘에 의해 박막층(53)이 형성된다.
계속해서, 박막층(53)이 선택적으로 제거되어 패터닝되고, 그 박막층(53)의 잔류되어 있는 부분에 의해 질량체(21), 빔(25) 및 고정전극(23)이 형성된다. 이때, 그 잔류되어 있는 부분에서 앵커홀부(51a) 내에 끼워 넣어져 있는 부분이 지지부(25a, 23b)가 되고, 희생막(51) 상에 위치하고 있는 부분이 질량체(21), 스프링부(25c), 결합부(25b) 및 고정전극부(23a)가 된다. 계속해서, 희생막(51)이 에칭처리에 의해 제거되어, 도 1 및 도 2에 나타내는 구조를 얻을 수 있다.
이상과 같이, 본 실시예에 의하면, 열수축시에 있어서, 제1 및 제2 양쪽 산화막(48, 49)이 서로 마주보며 미치게 하는 응력이 서로 반대방향이 되어, 양자의 응력이 감쇄하기 때문에, 베이스용의 산화막(33)과, 그 위에 형성되는 질화막(47) 또는 그 질화막(47) 상에 형성되는 희생막(51)과의 사이에 생기는 응력차를 감소할 수 있고, 그 결과, 크랙의 발생을 방지할 수 있다.
또한, 기판본체(31)중의 실리콘을 열산화시켜 제1산화막(48)을 형성하고, 그 위에 TEOS산화막을 적층하여 제2산화막(49)을 형성하므로, 후막인 산화막(33)의 형성공정에서, 제1산화막(48)에만 산화막(33)을 형성하는 구성에 비해, 막형성에 요하는 시간을 단축할 수 있다.
2. 실시예 2
본 실시예에 관한 기판(1)이 전술의 실시예 1에 관한 기판(1)과 실질적으로 다른 점은, 산화막(33)의 구성 및 제조법이 다른 점뿐이다. 이 때문에, 본 실시예에 관한 기판(1)과 실시예 1에 관한 기판(1)과의 서로 대응하는 부분에는, 동일한 참조부호를 붙여, 그 부분의 설명은 생략한다.
본 실시예에 관한 기판(1)에서는, 도 6에 나타낸 바와 같이, 산화막(33)이, 기판본체(31) 상에 형성된 열 SiO2막으로 이루어지는 제1산화막(61)과, 그 제1산화막
막(61) 상에 적층되어 형성된 고온산화막으로 이루어지는 제2산화막(63)을 구비하고 있다. 제1산화막(61)의 제조법은, 전술한 제1산화막(48)과 동일하다. 제2산화막(63)은, 예를 들면, 감압, 850℃를 기초로, 실란계 가스를 사용한 CVD에 의해 고온산화막을 적층하여 형성된다.
본 실시예에서도, 산화막(33)의 막두께는 두껍고, 예를 들면 25000Å로 설정된다. 양쪽 산화막(61, 63)의 막두께비는, 임의로 설정가능하다. 예를 들면, 제1산화막(61)의 막두께와 제2산화막(63)의 막두께와의 비가, 7대 3으로 설정된다.
또한, 양쪽 산화막(61, 63)을 형성하는 열 SiO2막과 고온산화막과는, 열수축시에 서로 역방향의 응력을 서로 마주보며 미치게 하여, 서로의 응력을 마주보며 감쇄하는 관계에 있다.
이것에 의해, 본 실시예에서도, 전술한 실시예 1과 거의 동일하게, 응력차 감소 및 산화막(33)의 막형성공정의 공정기간 단축을 도모할 수 있다.
또한, 제2산화막(63)이 TEOS산화막보다도 절연성에 뛰어난 고온산화막에 의해 형성되어 있으므로, 보다 절연성이 높은 산화막(33)을 형성할 수 있다.
본 발명은 상세히 설명되었지만, 상기한 설명은, 모든 국면에 있어서, 예시로서, 본 발명이 그것에 한정되는 것이 아니다. 예시되어 있지 않은 무수한 변형예가, 본 발명의 범위에서 벗어나지 않게 상정되어 얻는 것으로 이해된다.

Claims (6)

  1. 기판과 상기 기판상에 형성된 희생막 상에 형성되어, 상기 희생막의 제거에 의해 상기 기판과 소정간격을 두고 배치된 박막체를 구비하고,
    상기 기판은 실리콘을 주성분으로 하여 형성된 기판본체와, 상기 기판본체상에 상기 기판본체에 포함된 상기 실리콘이 열산화됨으로써 형성된 제1산화막과, 상기 제1산화막 상에 TEOS산화막을 퇴적하여 형성한 제2산화막을 구비하여,
    상기 기판은 가속도센서에 구비된 센서기판을 구성하고,
    상기 박막체는 상기 가속도센서에 구비된 가속도의 검출을 행하는 기능을 가진 센서부의 적어도 일부를 구성하여, 상기 센서부에 구비된 상기 박막체에 의해 구성된 가동전극은 상기 기판과 평행한 방향으로 이동하는 것을 특징으로 하는 박막구조체.
  2. 기판과, 상기 기판상에 형성된 희생막 상에 형성되고 상기 희생막의 제거에 의해 상기 기판과 소정간격을 두고 배치된 박막체를 구비하고,
    상기 기판은 실리콘을 주성분으로 하여 형성된 기판본체와,
    상기 기판본체 상에 상기 기판본체에 포함된 상기 실리콘이 열산화됨으로써 형성된 제1산화막과,
    상기 제1산화막 상에 고온산화막을 퇴적하여 형성한 제2산화막을 구비하는 것을 특징으로 하는 박막구조체.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 기판은 가속도센서에 구비된 센서기판을 구성하고,
    상기 박막체는 상기 가속도센서에 구비된 가속도의 검출을 행하는 기능을 가지는 센서부의 적어도 일부를 구성하는 것을 특징으로 하는 박막구조체.
  5. 기판과 상기 기판상에 형성되어, 상기 기판과 소정간격을 두고 배치된 박막체를 구비하고,
    상기 기판은 실리콘을 주성분으로 하여 형성된 기판본체와, 상기 기판본체상에 형성된 제1산화막과, 상기 제1산화막 상에 형성된 제2산화막을 구비하여,
    상기 기판은 가속도센서에 구비된 센서기판을 구성하고,
    상기 박막체는 상기 가속도 센서에 구비된 가속도의 검출을 행하는 기능을 가지는 센서부의 적어도 일부를 구성하여, 상기 센서부에 구비된 상기 박막체에 의해 구성되는 가동전극은 상기 기판과 평행한 방향으로 이동하도록 되어 있는 박막구조체의 제조방법에 있어서,
    상기 기판본체 상에 상기 기판본체중의 상기 실리콘을 열산화시킴으로써 상기 제1산화막을 형성하는 공정과,
    상기 제1산화막 상에 TEOS산화막을 퇴적하여 상기 제2산화막을 형성하는 공정과,
    상기 기판상에 희생막을 형성하는 공정과,
    상기 희생막상에, 상기 박막체를 형성하기 위한 박막층을 형성하는 공정과,
    상기 박막층을 선택적으로 제거하는 공정과,
    상기 희생막을 제거하는 공정을 구비하는 것을 특징으로 하는 박막구조체의 제조방법.
  6. 기판과 상기 기판상에 형성된 상기 기판과 소정간격을 두고 배치된 박막체를 구비하고,
    상기 기판은 실리콘을 주성분으로 하여 형성된 기판본체와, 상기 기판본체상에 형성된 제1산화막과, 상기 제1산화막 상에 형성된 제2산화막을 구비한 박막구조체의 제조방법에 있어서,
    상기 기판본체 상에 상기 기판본체 중의 상기 실리콘을 열산화시킴으로써 상기 제1산화막을 형성하는 공정과,
    상기 제1산화막 상에 고온산화막을 퇴적하여 상기 제2산화막을 형성하는 공정과,
    상기 기판 상에 희생막을 형성하는 공정과,
    상기 희생막 상에 상기 박막체를 형성하기 위한 박막층을 형성하는 공정과,
    상기 박막층을 선택적으로 제거하는 공정과,
    상기 희생막을 제거하는 공정을 구비하는 것을 특징으로 하는 박막구조체의 제조방법.
KR1020037004373A 2001-07-26 2001-07-26 박막구조체 및 그 제조방법 KR100562061B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/006470 WO2003012853A1 (en) 2001-07-26 2001-07-26 Substrate and method for producing the same, and thin film structure

Publications (2)

Publication Number Publication Date
KR20030043972A KR20030043972A (ko) 2003-06-02
KR100562061B1 true KR100562061B1 (ko) 2006-03-17

Family

ID=11737590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004373A KR100562061B1 (ko) 2001-07-26 2001-07-26 박막구조체 및 그 제조방법

Country Status (7)

Country Link
US (1) US6900071B2 (ko)
JP (1) JPWO2003012853A1 (ko)
KR (1) KR100562061B1 (ko)
CN (1) CN1244141C (ko)
DE (1) DE10196676B4 (ko)
TW (1) TW517266B (ko)
WO (1) WO2003012853A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001254B1 (ko) 2009-05-04 2010-12-17 연세대학교 산학협력단 희생 산화막을 이용한 비정질 실리콘 박막의 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030059159A (ko) * 2001-07-30 2003-07-07 미쓰비시덴키 가부시키가이샤 전극구조, 박막 구조체의 제조방법
US7071017B2 (en) * 2003-08-01 2006-07-04 Yamaha Corporation Micro structure with interlock configuration
JPWO2006025210A1 (ja) * 2004-08-31 2008-05-08 松下電器産業株式会社 マイクロマシンデバイス
KR101011210B1 (ko) * 2008-11-25 2011-01-26 한국타이어 주식회사 그린타이어 성형기의 가변형 롤오버캔
JP5790920B2 (ja) 2011-04-20 2015-10-07 セイコーエプソン株式会社 機能素子、センサー素子、電子機器、および機能素子の製造方法
US9131265B2 (en) * 2011-05-19 2015-09-08 Maxlinear, Inc. Method and system for providing satellite television service to a premises
JP5999302B2 (ja) * 2012-02-09 2016-09-28 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器
CN104250726B (zh) * 2013-06-26 2017-05-24 中芯国际集成电路制造(上海)有限公司 石英管的防护方法
CN107077803A (zh) * 2014-12-26 2017-08-18 松下知识产权经营株式会社 显示装置以及支架
JP6070787B2 (ja) * 2015-08-05 2017-02-01 セイコーエプソン株式会社 機能素子、センサー素子および電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559449A (en) 1978-07-05 1980-01-23 Nec Corp Producing method of semiconductor device
US4584205A (en) * 1984-07-02 1986-04-22 Signetics Corporation Method for growing an oxide layer on a silicon surface
JPH01173635A (ja) 1987-12-28 1989-07-10 Nissan Motor Co Ltd 半導体装置の製造方法
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP3396790B2 (ja) * 1994-08-02 2003-04-14 富士通株式会社 半導体装置及びその製造方法
JPH0936387A (ja) * 1995-07-18 1997-02-07 Denso Corp 半導体力学量センサの製造方法
DE19536228B4 (de) * 1995-09-28 2005-06-30 Infineon Technologies Ag Mikroelektronischer, integrierter Sensor und Verfahren zur Herstellung des Sensors
JP3977888B2 (ja) 1997-01-30 2007-09-19 芝浦メカトロニクス株式会社 スピン処理装置
CN2338750Y (zh) 1998-07-14 1999-09-15 中国科学院上海冶金研究所 栅结构电容式微型加速度传感器
JP2001036078A (ja) * 1999-07-22 2001-02-09 Seiko Epson Corp Ｍｏｓ型トランジスタ及びその製造方法
DE19949605A1 (de) * 1999-10-15 2001-04-19 Bosch Gmbh Robert Beschleunigungssensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001254B1 (ko) 2009-05-04 2010-12-17 연세대학교 산학협력단 희생 산화막을 이용한 비정질 실리콘 박막의 제조 방법

Also Published As

Publication number Publication date
DE10196676B4 (de) 2009-11-26
US6900071B2 (en) 2005-05-31
CN1466773A (zh) 2004-01-07
JPWO2003012853A1 (ja) 2004-11-25
KR20030043972A (ko) 2003-06-02
US20040021186A1 (en) 2004-02-05
DE10196676T5 (de) 2004-04-22
WO2003012853A1 (en) 2003-02-13
TW517266B (en) 2003-01-11
CN1244141C (zh) 2006-03-01

Similar Documents

Publication Publication Date Title
KR100562061B1 (ko) 박막구조체 및 그 제조방법
KR100849570B1 (ko) 박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력센서 및 가속도 센서
US20180024159A1 (en) Semiconductor device and method for manufacturing same
US7018550B2 (en) Method for fabricating an isolated microelectromechanical system (MEMS) device using an internal void
JP4540983B2 (ja) 電極構造、薄膜構造体の製造方法
KR100555616B1 (ko) 박막구조체 및 그 제조방법과, 가속도 센서 및 그 제조방법
KR100491855B1 (ko) 박막 구조체의 제조방법
US6867061B2 (en) Method for producing surface micromechanical structures, and sensor
KR100511019B1 (ko) 박막구조체의 제조방법
KR20010012439A (ko) 마이크로미케니컬 부품과 이 부품의 제조방법
JP4089124B2 (ja) 半導体エッチングモニタおよびそれを用いた半導体力学量センサの製造方法
JP4174853B2 (ja) 半導体力学量センサの製造方法及び半導体圧力センサの製造方法
US5824565A (en) Method of fabricating a sensor
JP6209041B2 (ja) Ｍｅｍｓ素子およびその製造方法
JP4830418B2 (ja) 半導体装置
JP3016177B2 (ja) 半導体センサにおける波状支持部材の製造方法
KR100375970B1 (ko) 가속도센서의제조방법
KR100397710B1 (ko) 반도체 센서의 제조방법
KR100701151B1 (ko) 미세기전집적시스템용 부양 구조물 제조 방법
CN114388429A (zh) 半导体器件及其制作方法以及图像传感器
KR100302197B1 (ko) 반도체장치 및 그 제조방법
JPH0766430A (ja) 半導体基板の配線構造およびその製造方法
JP2003075466A (ja) 半導体加速度センサ
JP2011137683A (ja) 加速度センサの製造方法、１軸加速度センサ
KR980006107A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 15