JP5790920B2 - 機能素子、センサー素子、電子機器、および機能素子の製造方法 - Google Patents

Description

本発明は、機能素子、センサー素子、電子機器、および機能素子の製造方法に関するものである。

機能素子としては、固定配置された固定素子部となる固定電極と、固定電極に対して間隔を隔てて対向するとともに変位可能に設けられた可動素子部となる可動電極とを有し、固定電極と可動電極との間の静電容量に基づいて、加速度、角速度等の物理量を検出する物理量センサー素子が知られている（特許文献１、特許文献２参照）。特許文献１、特許文献２の物理量センサー素子は、差動方式で容量検出できるように各々の櫛歯電極部が絶縁材料を充填した溝により電気的に絶縁されつつ機械的には繋がっている構造を有している。

例えば、特許文献１に記載の物理量センサー素子は、単層の半導体基板、またはＳＯＩ基板を用い、固定電極及び可動電極が、それぞれ櫛歯状をなすように並ぶ複数の電極指を有し、互いにかみ合うように配置されている。

また、特許文献１に記載の物理量センサー素子では、可動電極の隣り合う２つの電極指間に、固定電極の２つの電極指が臨むように設けられているとともに、当該固定電極の２つの電極指が互いに電気的に絶縁されている。これにより、固定電極の当該２つの電極指の一方の電極指の他方の電極指とそれに対向する可動電極の電極指との間の静電容量とを別々に測定し、それらの測定結果に基づいて（いわゆる差動検出方式を用いて）、物理量を検出することができる。

さらに特許文献１、特許文献２においては、単層の半導体基板をドライエッチング等で可動構造体の下に空洞を加工することで物理量センサー素子を形成している。このような手法を用いると単層基板だけで絶縁分離構造を含むセンサー構造が形成でき、製造工程の煩雑化を回避することができる。

特許第４２３８４３７号公報 特表２００２−５１０１３９号公報

しかしながら、特許文献１、特許文献２においては、単層の半導体基板において絶縁分離した可動構造体をドライエッチング等で空洞を形成して浮かせる構成となるため、可動構造の厚みや形状に制約があり、高感度化や耐衝撃性の点で問題があった。

特に、特許文献１に記載の物理量センサー素子では、固定電極及び可動電極の各々が導通しないように電極指を個別に絶縁分離する必要があり、製造効率が低下するという問題がある。さらにＳＯＩ基板は一般的に高価であり、製品コストが大きくなる問題があった。
そこで、本発明は、上記問題点に着目し、製造効率の低下を抑制した機能素子、センサー素子、電子機器、および機能素子の製造方法を提供することを目的とする。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態、または適用例として実現することが可能である。
第１の形態に係る機能素子は、主面を有する基板と、前記主面に配置された溝部と、前記溝部を跨いで配置された固定素子部と、を有し、前記溝部の内部には、前記固定素子部に平面視で重複する位置に前記基板を用いて形成された凸部が設けられ、前記凸部は接合面を有し、前記接合面は、前記主面と同一平面にあり、該接合面側に配線が配置され、前記配線を介して前記基板と前記固定素子部とが接続されていることを特徴とする。
第２の形態に係る機能素子は、第１の形態に係る機能素子において、前記基板と前記固定素子部との間には、前記凸部の接合面以外の少なくとも一部に絶縁膜が設けられたことを特徴とする。
第３の形態に係る機能素子は、第１の形態または第２の形態に係る機能素子において、前記固定素子部は、固定電極部を含み、前記基板上には、可動部が配置され、前記可動部は、前記固定電極部に対向する位置に可動電極部を設けたことを特徴とする。
第４の形態に係る機能素子は、第１の形態乃至第３の形態のいずれか１の形態に係る機能素子において、前記基板は絶縁材料で構成され、前記固定素子部は半導体で構成されたことを特徴とする。
本形態に係るセンサー素子は、第１の形態乃至第４の形態のいずれか１の形態に係る機能素子を備えたことを特徴とする。
本形態に係る電子機器は、第１の形態乃至第４の形態のいずれか１の形態に係る機能素子を備えたことを特徴とする。
第１の形態に係る機能素子の製造方法は、基板の主面に溝部と、前記溝部の内部の少なくとも一部に凸部と、を形成する工程と、前記溝部の内部、及び前記凸部の接合面に配線を形成する工程と、前記接合面に前記配線を介して固定素子部を接合する工程と、を含み、前記配線を形成する工程後において、前記凸部の前記接合面上に形成された前記配線の表面は、前記基板の前記主面よりも突出していることを特徴とする。
第２の形態に係る機能素子の製造方法は、第１の形態に係る機能素子の製造方法において、前記配線を形成する工程後において、前記凸部の前記接合面に形成された前記配線上にバッファ膜を形成する工程を含むことを特徴とする。
第３の形態に係る機能素子の製造方法は、第１の形態または第２の形態に係る機能素子の製造方法において、前記配線を形成する工程後において、前記基板の前記主面上に絶縁膜を形成し、少なくとも前記凸部の前記接合面の部分の前記絶縁膜を除去する絶縁膜形成工程を含み、前記絶縁膜形成工程後において、前記凸部の前記接合面に形成された前記配線の表面は、前記基板の前記主面に形成された前記絶縁膜の表面よりも突出していることを特徴とする。
第４の形態に係る機能素子の製造方法は、第１の形態乃至第３の形態のいずれか１の形態に係る機能素子の製造方法において、前記基板はアルカリ金属イオンを含む材料で構成され、前記固定素子部は半導体材料で構成され、前記固定素子部を接合する工程は、前記基板と前記固定素子部とを陽極接合により接合することを特徴とする。
［適用例１］主面を有する基板と、前記主面上に配置された溝部と、前記基板上の前記溝部を跨いで配置された固定素子部と、を有し、前記溝部の内部には、前記固定素子部に平面視で重複する位置に前記基板および前記固定素子部の少なくとも一方を用いて形成された凸部が設けられ、前記凸部は接合面を有し、該接合面側に配線が配置され、前記配線を介して前記基板と前記固定素子部とが接続されたことを特徴とする機能素子。

上記構成により、配線を溝部内に配置するので、基板上に配置する他の構成要素との短絡を回避することができる。また溝部に凸部を形成し、溝部に配置された配線を凸部の接合面に配置した状態で、基板上に配置された固定素子部と接続させることにより、配線の固定素子部に接続する部分の厚みを厚くすることなく配線と固定素子部とを接続することができる。これにより、配線の厚み方向の平坦性を維持した状態で固定素子部とを接着させることができるため、配線と固定素子部との電気的接続の信頼性を高めた機能素子となる。

［適用例２］前記凸部は、前記基板を用いて形成され、前記凸部の前記接合面は、前記基板の前記主面と同一平面にあることを特徴とする適用例１に記載の機能素子。
上記構成により、凸部の強度は基板の強度で確保できるので、配線と固定素子部との電気的接続の信頼性を高めることができる。

［適用例３］前記基板と前記固定素子部との間には、前記凸部の接合面以外の少なくとも一部に絶縁膜が設けられたことを特徴とする適用例１または２に記載の機能素子。

上記構成により、配線と基板上の他の構成要素との絶縁性が確保することができる。この場合、固定素子部と前記絶縁膜とを接続することになるが、固定素子部と基板上の他の構成要素との絶縁性も確保することができる。

［適用例４］前記固定素子部は、固定電極部を含み、前記基板上には、可動部が配置され、前記可動部は、前記固定電極部に対向する位置に可動電極部を設けたことを特徴とする適用例１乃至３のいずれか１例に記載の機能素子。

上記構成により、可動部は加速度等を受けることにより固定電極との相対位置が変化するが、この相対位置の変化により可動部に設けた可動電極部と固定電極部との間の静電容量が変化する。したがって、静電容量の変化をモニターすることにより、機能素子に印加された加速度等の物理量を検出するセンサーを実現することができる。

［適用例５］前記基板は絶縁材料で構成され、前記固定素子部は半導体で構成されたことを特徴とする適用例１乃至４のいずれか１例に記載の機能素子。
上記構成により、基板と固定素子部とを容易に絶縁分離することができる。

［適用例６］適用例１乃至５のいずれか１例に記載の機能素子を備えたことを特徴とするセンサー素子。
上記構成により、基板と固定素子部との接続の信頼性を高めるとともに、固定素子部と基板上の他の構成要素との絶縁の信頼性を高めたセンサー素子となる。

［適用例７］適用例１乃至５のいずれか１例に記載の機能素子を備えたことを特徴とする電子機器。
上記構成により、基板と固定素子部との接続の信頼性を高めるとともに、固定素子部と基板上の他の構成要素との絶縁の信頼性を高めた電子機器となる。

［適用例８］基板の主面上に溝部と、前記溝部の内部の少なくとも一部に凸部と、形成する工程と、前記溝部の内部、及び前記凸部の接合面に配線を形成する工程と、前記接合面の上方に前記配線を介して固定素子部を接合する工程と、を含み、前記配線を形成する工程後において、前記凸部の前記接合面上に形成された前記配線の表面は、前記基板の前記主面よりも突出していることを特徴とする機能素子の製造方法。

上記方法により、基板と固定素子部との接続の信頼性を高めるとともに、固定素子部と基板上の他の構成要素との絶縁の信頼性を高めることができる。また、配線を形成する工程後において、凸部の接合面上に形成された配線の表面は、基板の主面よりも突出しているので、基板上に固定素子部を接合したときに凸部と固定素子部とを強固に接合することができる。

［適用例９］前記配線を形成する工程後において、前記凸部の前記接合面に形成された前記配線上にバッファ膜を形成する工程を含むことを特徴とする適用例８に記載の機能素子の製造方法。

上記方法により、配線と固定素子部との間にバッファ膜を入れることで、凸部の接合面上に形成された配線の表面を基板の主面よりも突出させることができる、また突出量をバッファ膜で調整することができ、凸部と固定素子部とをより強固に接合することができる。

［適用例１０］前記配線を形成する工程後において、前記基板の前記主面上に絶縁膜を形成し、少なくとも前記凸部の前記接合面の部分の前記絶縁膜を除去する絶縁膜形成工程を含み、前記絶縁膜形成工程後において、前記凸部の前記接合面に形成された前記配線の表面は、前記基板の前記主面に形成された前記絶縁膜の表面よりも突出していることを特徴とする適用例８または９に記載の機能素子の製造方法。

上記方法により、配線と基板上の他の構成要素との絶縁性を確保することができる。この場合、固定素子部と前記絶縁膜とを接続することになるが、固定素子部と基板上の他の構成要素との絶縁性も確保することができる。また、前記絶縁膜を形成する工程後において、前記凸部の前記接合面の前記接合面に形成された前記配線の表面は、前記基板の前記主面に形成された前記絶縁膜の表面よりも突出しているので、基板上に固定素子部を接合したときに凸部と固定素子部とを強固に接合することができる。

［適用例１１］前記基板はアルカリ金属イオンを含む材料で構成され、前記固定素子部は半導体材料で構成され、前記固定素子部を接合する工程は、前記基板と前記固定素子部とを陽極接合により接合することを特徴とする適用例８乃至１０のいずれか１例に記載の機能素子の製造方法。

上記方法により、基板と固定素子部とを強固に接合することができる。また、基板をアルカリ金属イオンを含む絶縁性のガラス基板とすれば、基板と固定素子部とを容易に絶縁分離することができる。

本実施形態に係る機能素子の平面図である。 本実施形態に係る機能素子の斜視図である。 図１に示される第１の固定電極指、第２の固定電極指等を含む領域の拡大図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＡ−Ａ線断面図、図３（ｃ）は図３（ａ）のＢ−Ｂ線断面図である。 図１に示される固定部等を含む領域の拡大図であり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＣ−Ｃ線断面図である。 溝部に配置された配線及び凸部の詳細図である。 本実施形態の機能素子の製造工程を示す図であり、図６（ａ）は溝部及び凸部を形成する工程、図６（ｂ）は基板に配線材料を積層する工程、図６（ｃ）はエッチングにより配線を形成する工程である。 本実施形態の機能素子の製造工程を示す図であり、図７（ａ）は基板に接点層材料を積層する工程、図７（ｂ）はエッチングにより接点層を形成する工程、図７（ｃ）は基板に絶縁膜を積層する工程である。 本実施形態の機能素子の製造工程を示す図であり、図８（ａ）はエッチングにより接点層及び配線を露出させる工程、図８（ｂ）は基板と半導体基板とを接合する工程、図８（ｃ）は半導体基板を薄膜化する工程である。 本実施形態の機能素子の製造工程を示す図であり、半導体基板の薄膜化後エッチング前の平面図である。 本実施形態の機能素子の変形例である。

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。

図１に、本実施形態に係る機能素子の平面図を示し、図２に本実施形態に係る機能素子の斜視図を示す。本実施形態の機能素子１０は、基板１２上に半導体基板６６（図５、図９参照）を積層し、この積層された半導体基板６６から、可動部６８と、固定素子部（第１の固定電極指７８、第２の固定電極指８０）と、をエッチングにより型抜きしたのち、リッド６４で封止した構成を有している。

基板１２は、半導体基板６６と接合する主面１６を有し、主面１６は、主面１６の平面視で半導体基板６６の外周となる領域であってリッド６４が接合される枠型の外周部１８と、後述する端子電極を備える端子部２０とを有する。また基板１２の主面１６の平面視で半導体基板６６の内側となる位置には、凹部２２が配置されている。凹部２２は、後述の可動部６８と基板１２との干渉を回避するためのものである。よって凹部２２は主面１６内であって可動部６８と対向する位置に形成される。なお、後述のように、基板１２の主面１６には絶縁層６２（図５等参照）が形成され、絶縁層６２の表面が半導体基板６６と接合する接合面１４となる。

また凹部２２の外周に沿って第１の溝部２４が配置され、第１の溝部２４の外周に沿って離間した位置には第２の溝部２６が配置されている。また第１の溝部２４及び第２の溝部２６とは離間した位置には第３の溝部２８が配置されている。第１の溝部２４、第２の溝部２６、第３の溝部２８は、それぞれ主面１６の外周部１８の内側となる領域から端子部２０に亘って配置される。図１において、第１の溝部２４、第２の溝部２６は図１においては全体としてＵ字型に配置されているが、各溝は互いに離間した形状であれば他の形状であってもよい。

基板１２の構成材料としては、具体的には、高抵抗なシリコン材料、ガラス材料を用いるのが好ましく、特に、半導体基板６６がシリコン材料を主材料として構成されている場合、アルカリ金属イオン（可動イオン）を含むガラス材料（例えば、パイレックス（登録商標）のような硼珪酸ガラス）を用いるのが好ましい。これにより、半導体基板６６がシリコンを主原料として構成されている場合、基板１２と半導体基板６６とを陽極接合することができる。また、基板１２をアルカリ金属イオンを含む絶縁性のガラス基板とすれば、基板１２と半導体基板６６とを容易に絶縁分離することができる。なお、基板１２は、必ずしも絶縁性を有さなくても良く、例えば低抵抗シリコン材からなる導電性基板であっても良い。その場合は、基板１２と半導体基板６６との間に絶縁膜を挟んで双方を絶縁分離する。さらに、第１の溝２４、第２の溝２６、第３の溝２８の壁面にも絶縁膜を形成した上で、第１の配線３０、第２の配線３６、第３の配線４２を配置し、各配線間の短絡を防止する。

また、基板１２の構成材料は、半導体基板６６の構成材料との熱膨張係数差ができるだけ小さいのが好ましく、具体的には、基板１２の構成材料と半導体基板６６の構成材料との熱膨張係数差が３ｐｐｍ／℃以下であることが好ましい。これにより、基板１２と半導体基板６６との間の残留応力を低減することができる。

また、第１の溝部２４の底面には第１の溝部２４に沿って第１の配線３０が配置され、第２の溝部２６の底面には第２の溝部２６に沿って第２の配線３６が配置され、第３の溝部２８の底面には第３の溝部２８に沿って第３の配線４２が配置されている。

第１の配線３０は、後述の第１の固定電極指７８と電気的に接続する配線である。第２の配線３６は、後述の第２の固定電極指８０と電気的に接続する配線である。第３の配線４２は、後述の固定部７６と電気的に接続する配線である。

なお、第１の配線３０、第２の配線３６、第３の配線４２の端部（端子部２０に配置される端部）は、それぞれ第１の端子電極３４、第２の端子電極４０、第３の端子電極４６となる。

第１の配線３０、第２の配線３６、第３の配線４２の構成材料としては、それぞれ導電性を有するものであれば、特に限定されず、各種電極材料を用いることができるが、例えば、ＩＴＯ（Ｉｎｄｉｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、Ｉｎ_３Ｏ_３、ＳｎＯ_２、Ｓｂ含有ＳｎＯ_２、Ａｌ含有ＺｎＯ等の酸化物（透明電極材料）、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ａｌまたはこれらを含む合金等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。

中でも、前述の各配線の構成材料としては、透明電極材料（特にＩＴＯ）を用いることが好適である。各配線がそれぞれ透明導電材料で構成されていると、基板１２が透明であった場合、半導体基板６６から型抜きされる固定素子部を構成する固定電極部（第１の固定電極指７８、第２の固定電極指８０）の面上に存在する異物等を基板１２の固定電極指とは反対の面から容易に視認することができ、機能素子１０の検査を容易に行うことができる。

可動部６８は、半導体基板６６からエッチングにより型抜されて形成されたものであり、アーム７０、可動電極指７２、可撓部７４、固定部７６により構成されている。このうち、アーム７０、可動電極指７２、可撓部７４は、基板１２の凹部２２に対向する位置、すなわちＺ軸方向から見て凹部２２に囲まれる位置に配置される。図１に示すように、アーム７０は、Ｘ軸方向に長手方向を有するものであり、その長手方向の両端に可撓部７４が配置されている。可動電極指７２は、アーム７０の長手方向（Ｘ軸方向）の側面において、アーム７０の長手方向に一定の間隔でアーム７０の長手方向に垂直な方向（Ｙ軸方向）に延出するように櫛歯状に複数配置されたものである。可撓部７４はＸ軸方向からの力を受けてＸ軸方向に撓み変形するものである。固定部７６は、可撓部７４の端部に接続されるとともに基板１２に接合するものである。また固定部６８の一方は、基板１２上の第３の溝部２８を跨ぐ位置に配置されている。

第１の固定電極指７８は、基板１２上の第１の溝部２４及び第２の溝部２６を跨ぐ位置に配置される。また第１の固定電極指７８は、Ｚ軸方向から見て凹部２２と一部が重なるように配置される。また第２の固定電極指８０は、第１の固定電極指８０と平行に配置され、基板１２上の第１の溝部２４及び第２の溝部２６を跨ぐ位置に配置される。そして、第２の固定電極指８０は、第１の固定電極指７８と同様に、Ｚ軸方向から見て凹部２２と一部が重なるように配置される。そして第１の固定電極指７８、第２の固定電極指８０は、櫛歯状に配置された可動電極指７２の間に挟まれる位置ごとに配置される。

図３に、図１に示される第１の固定電極指、第２の固定電極指等を含む領域の拡大図を示し、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＡ−Ａ線断面図、図３（ｃ）は図３（ａ）のＢ−Ｂ線断面図を示す。また、図４に、図１に示される固定部等を含む領域の拡大図を示し、図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＣ−Ｃ線断面図を示す。

図３に示すように、第１の溝部２４の第１の固定電極指７８に対向する位置（第１の固定電極指７８に平面視で重複する位置）には凸部５４が形成されている。そして第１の配線３０は、第１の溝部２４の内部から凸部５４の上面（接合面）５４ａ上にかけて配置される。よって凸部５４の上面５４ａの部分は第１の固定電極指７８と接続する接続部３２となる。この接続部３２と第１の固定電極指７８とが接続することにより、第１の端子電極３４は、第１の配線３０（接続部３２）を介して第１の固定電極指７８と電気的に接続する。また第１の配線３０の厚み寸法は、第１の溝部２４の深さ寸法より小さいため、第１の配線３０が、主面１６から露出することはなく、第２の固定電極指８０と接続することはない。

図３に示すように、第２の溝部２６の第２の固定電極指８０に対向する位置（第２の固定電極指８０に平面視で重複する位置）には凸部５６が形成されている。そして第２の配線３６は、第２の溝部２６の内部から凸部５６の上面（接合面）５６ａにかけて配置される。よって凸部５６の上面５６ａの部分は第２の固定電極指８０と接続する接続部３８となる。この接続部３８と第２の固定電極指８０とが接続することにより、第２の端子電極４０は、第２の配線３６（接続部３８）を介して第２の固定電極指８０と電気的に接続する。また第２の配線３６の厚み寸法は、第２の溝部２６の深さ寸法より小さいため、第２の配線３６が、主面１６から露出することはなく、第１の固定電極指７８と接続することはない。

図４に示すように、第３の溝部２８の固定部７６に対向する位置（固定部７６に平面視で重複する位置）には凸部５８が形成されている。そして第３の配線４２は、第３の溝部２８の内部から凸部５８の上面（接合面）５８ａにかけて配置される。よって凸部５８の上面５８ａの部分は固定部７６と接続する接続部４４となる。この接続部４４と固定部７６とが接続することにより、第３の端子電極４６は、第３の配線４２（接続部４４）、固定部７６、可撓部７４、アーム７０を介して可動電極指７２と電気的に接続する。

よって、上記構成において、第１の固定電極指７８と、第１の固定電極指７８に−Ｘ軸方向から対向する可動電極指７２と、の間で第１のコンデンサーを形成し、第２の固定電極指８０と、第２の固定電極指８０に＋Ｘ軸方向から対向する可動電極指７２との間で第２のコンデンサーを形成する。この状態で機能素子１０が、例えば−Ｘ軸方向に加速度を受けると、アーム７０及び可動電極指７２は慣性の力を受けて機能素子１０を基準として＋Ｘ軸方向に相対変位する。このとき第１の固定電極指７８と、第１の固定電極指７８に−Ｘ軸方向から対向する可動電極指７２との間隔は狭くなるので第１のコンデンサーの静電容量は増加する。また第２の固定電極指８０と、第２の固定電極指８０に＋Ｘ軸方向から対向する可動電極指７２との間隔は広くなるので第２のコンデンサーの静電容量は減少する。一方、アーム７０及び可動電極指７２が機能素子１０を基準として−Ｘ軸方向に変位すると、第１のコンデンサーの静電容量は減少し、第２のコンデンサーの静電容量は増加する。

したがって、第１の端子電極３４と第３の端子電極４６との間で検出される第１のコンデンサーの静電容量の変化と、第２の端子電極４０と第３の端子電極４６との間で検出される第２のコンデンサーの静電容量の変化と、の差分をモニターすることにより機能素子１０に印加される加速度等の物理量の大きさとその向きを検知することができる。そして本実施形態のように２つのコンデンサーの静電容量の変化の差分をモニターするので、高い感度で加速度等の物理量を検知するセンサー素子として用いることができる。

なお、図３、図４に示すように、基板１２上には絶縁層６２が積層されている。この絶縁層６２は、第１の配線３０が第１の固定電極指７８と接続する位置（接続部３２、図３（ｂ）参照）、第２の配線３６が第２の固定電極指８０と接続する位置（接続部３８、図３（ｃ）参照）、第３の配線４２が固定部７６と接続する位置（接続部４４、図４（ｂ）参照）において取り払われ、それらの部分において各配線を露出させている。また絶縁層６２は、各端子電極上では取り払われ、各端子電極は露出している。よって絶縁膜６２は、基板１２の主面１６のうち、凸部５４、５６、５８の接合面（上面５４ａ、５６ａ、５８ａ）、および各端子電極以外の領域に配置されることになる。

図５に、溝部に配置された配線及び凸部の詳細図を示す。図５の左図は、第１の溝部２４、第２の溝部２６、第３の溝部２８の内部に、それぞれ凸部５４、５６、５８を形成した箇所の断面図を示し、右図は第１の溝２４、第２の溝２６、第３の溝２８の内部にそれぞれ凸部５４、５６、５８を形成していない箇所の断面図を示している。第１の溝部２４、第２の溝部２６、第３の溝部２８は、図５の右図に示すような形状となっており、半導体基板６６（第１の固定電極指７８、第２の固定電極指８０、固定部７６）がこれらを跨ぐように基板１２上に配置されている。第１の配線３０、第２の配線３６、第３の配線４２は、図５の右図に示すように、第１の溝部２４、第２の溝部２６、第３の溝部２８に配置されている。なお各配線の幅は、各溝部の底面の幅よりも狭く設計され、かつ各配線の幅方向の中央を通過するように配置されている。

一方、図５の左図に示すように、第１の溝部２４の第１の固定電極指７８に対向する位置、第２の溝部２６の第２の固定電極指８０に対向する位置、第３の溝部２８の固定部７６に対向する位置には凸部５４、５６、５８が形成されている。よって、第１の配線３０、第２の配線３６、第３の配線４２は、図５の左図に示すように、それぞれ凸部５４、５６、５８の端面８２（接合面）及び側面８４を覆うように配置される。また、凸部５４、５６、５８の端面８２（上面５４ａ、５６ａ、５８ａ）は、基板１２の主面１６と同一平面を形成する。したがって、各配線の凸部５４、５６、５８の端面８２に配置される部分が上述の接続部３２、３８、４４となる。さらに接続部３２、３８、４４上には接点層６０が配置されている。接点層６０は、半導体基板６６がシリコンで形成されている場合は、シリコンと共晶を形成する材料で形成することが好適であり、Ａｕ等が好適であり、またＡｌ等も好適である。この接点層６０を設けることにより、半導体基板６６（第１の固定電極指７８、第２の固定電極指８０、固定部７６）と各配線との間の接触抵抗を低減することができる。また上述のように、各配線と半導体基板６６との間にバッファ膜として接点層６０を入れることで、凸部５４、５６、５８の接合面上に形成された各配線の表面を基板１２の主面１６よりも突出させることができる、また突出量を接点層６０で調整することができ、凸部と半導体基板６６とをより強固に接合することができる。

また上述のように、基板１２には、接続部３２、３８、４４および各端子電極が形成された部分を除いて絶縁層６２が配置されている。本実施形態においては、この絶縁層６２の表面が半導体基板６６と接合する接合面１４を形成する。そしてこの絶縁層６２の厚みは、接続部３２、３８、４４と接点層６０とを足し合わせた厚みと同程度もしくは、それよりもやや薄い厚みとなるように形成される。ここで絶縁層６２をＳｉＯ_２で形成することにより、半導体基板６６と基板１２とを絶縁層６２を介して陽極接合することができる。

基板１２上の溝に配置された各配線と基板１２上に配置された半導体基板６６（固定電極指等）と電気的に接続する場合は、各配線の半導体基板６６に対向する位置にＡｕ等のバンプを配置して、バンプを押しつぶしつつ、半導体基板６６を基板１２に接合する方法も考えられる。しかしこのような方法を用いた場合、各配線、バンプにより形成され溝中の配線から半導体基板に至る電気的接続を行なう部材（配線＋バンプ）の厚みが増すことになるため、厚み方向の剛性が低下し、各配線と半導体基板６６との電気的接続の信頼性が低下する。しかし、本実施形態のように、各配線が凸部５４、５６、５８の端面８２（上面５４ａ、５６ａ、５８ａ）及び側面８４に配置する構成を適用し、各配線の一部を形成し凸部５４、５６、５８の端面８２に形成された接続部３２、３８、４４を半導体基板６６に接続する構成とする。これにより、各配線の厚みを厚くすることなく各配線と半導体基板６６（第１の固定電極指７８、第２の固定電極指８０、固定部７６）との電気的接続が行なえるため、半導体基板６６と電気的に接続する部材（配線）の厚み方向の剛性を確保することができる。さらに各配線を薄く形成できるので、各配線（接続部３２、３８、４４）の凸部５４、５６、５８の端面８２上での平坦性を維持することができる。これにより各配線と半導体基板６６との電気的接続の信頼性を高めることができる。

また、本実施形態では、凸部５４、５６、５８の端面８２を、基板１２の主面１６と同一平面を形成するように配置している。これにより、後述のように、凸部５４、５６、５８の形成を各溝部の形成と同時に行うことができるので、製造工程を簡略化することができる。さらに、凸部５４、５６、５８の強度は、基板１２の強度で確保できるので、各配線と半導体基板６６との電気的接続の信頼性を高めることができる。

図６に、本実施形態の機能素子の製造工程を示し、図６（ａ）は溝部及び凸部を形成する工程、図６（ｂ）は基板に配線材料を積層する程、図６（ｃ）はエッチングにより配線を形成する工程を示す。また図７に、本実施形態の機能素子の製造工程を示し、図７（ａ）は基板に接点層材料を積層する工程、図７（ｂ）はエッチングにより接点層を形成する工程、図７（ｃ）は基板に絶縁膜を積層する工程を示す。さらに図８に、本実施形態の機能素子の製造工程を示し、図８（ａ）はエッチングにより接点層及び配線を露出させる工程、図８（ｂ）は基板と半導体基板とを接合する工程、図８（ｃ）は半導体基板を薄膜化する工程を示す。そして、図９に、本実施形態の機能素子の製造工程を示す図であり、半導体基板の薄膜化後エッチング前の平面図を示す。

本実施形態の機能素子１０の製造工程について図６乃至図９を用いて説明する。なお、図６乃至図８の左図は各溝部の内部に凸部を形成した箇所の断面図を示し、右図は各溝部の内部に凸部を形成していない箇所の断面図を示す。先ず図６（ａ）に示すように、基板１２の主面１６において、ウェットエッチングまたはドライエッチング等のエッチング処理により、第１の溝部２４、第２の溝部２６、第３の溝部２８を形成する。また各溝部を形成する前に基板１２の主面１６に凹部２２（図６〜図８にて不図示）を形成する。このとき、第１の溝部２４の第１の固定電極指７８に対向する位置、第２の溝部２６の第２の固定電極指８０に対向する位置、第３の溝部２８の固定部７６に対向する位置では凸部５４、５６、５８の外形を残す形でエッチングを行なう。これにより、端面８２及び側面８４を有する凸部５４、５６、５８が形成されるが、端面８２は主面１６と同一平面となる。

そして、図６（ｂ）に示すように、スパッタ等により配線材料（例えばＩＴＯ）を基板１２上に堆積させ、図６（ｃ）に示すように、第１の配線３０、第２の配線３６、第３の配線４２となる部分を残して配線材料のエッチングを行なう。これにより各配線が形成されるとともに、凸部５４には接続部３２が、凸部５６には接続部３８が、凸部５８には接続部４４が形成される。

次に、図７（ａ）に示すように、スパッタ等によりバッファ層としての接点層の材料（例えばＡｕ）を基板１２上に堆積させ、図７（ｂ）に示すように、接点層６０を形成する位置を残して接点層材料のエッチングを行なう。これにより接続部３２、３８、４４上に接点層６０が形成される。このとき、接点層６０の上面が基板１２の主面１６に対し突出している。そして図７（ｃ）に示すように、低温ＣＶＤやスパッタ等により絶縁層６２（例えばＳｉＯ_２）を基板１２上に堆積させる。このとき、絶縁層６２の厚みが各配線（接続部３２、３８、４４）と接点層６０とを足し合わせた厚みと同程度か、それよりもやや薄くなる程度に堆積させる。そして、図８（ａ）に示すように、絶縁層６２の接点層６０（及びその周囲の配線）を覆う部分のエッチングを行い、接点層６０（接続部３２、３８、４４）を露出させる。この状態で、接点層６０の半導体基板６６との接続面８６は、基板１２上に配置された絶縁層６２の半導体基板６６との接合面１４と同一平面を形成するか、絶縁層６２の接合面１４よりやや半導体基板６６側に位置するように出っ張る形となる。そして、後述の出っ張る形の方が半導体基板６６との導電接合をより強固にできる。

そして、図８（ｂ）に示すように半導体基板６６を基板１２上に載置し、陽極接合法により基板１２と半導体基板６６とを接合する。上述のように接点層６０（接続部３２、３８、４４）が絶縁層６２より半導体基板６６側に出っ張っている場合は、接点層６０（接続部３２、３８、４４）が半導体基板６６に圧接され、接続部３２、３８、４４と半導体基板６６とが接点層６０を介して電気的に接続する。次に、図８（ｃ）に示すように、必要に応じて半導体基板６６を研磨等により薄膜化する。このような工程を経ることにより、図９に示すように、基板１２上に、固定電極指や可動部６８が型抜きされる前の半導体基板６６が接合した状態となる。

最後に、第１の固定電極指７８、第２の固定電極指８０、可動部６８（アーム７０、可動電極部７２、可撓部７４、固定部７６）の外形に倣ったエッチングを半導体基板６６に行ない、リッド６４を外周部１８に接続して固定電極指や可動部６８を封止することにより、本実施形態の機能素子１０が形成される。なお、本実施形態では、基板１２の主面１６に絶縁層６２を形成し、その絶縁層６２の表面を半導体基板６６と接合する接合面１４としているが、絶縁層６２を形成しなくても本実施形態の機能素子１０を実現することができる。このとき、基板１４の主面１６が接合面１４となる。そして基板１２を絶縁層６２と同一材料（ＳｉＯ_２）で形成した場合、基板１２と半導体基板６６とを陽極接合により接合することができる。

図１０に本実施形態の機能素子の変形例を示す。変形例に示す機能素子９０は、上述の機能素子１０と類似するが、半導体基板６６と各配線とを電気的に接続させるための凸部５４、５６、５８は設けず、半導体基板６６側に凸部９２を設けた点で相違する。よって、凸部９２は、半導体基板６６において、第１の固定電極指７８となる部分であって第１の配線３０に対向する位置、第２の固定電極指８０となる部分であって第２の配線３６に対向する位置、固定部７６となる部分であって第３の配線４２に対向する位置、にそれぞれ形成される。この凸部９２はドライエッチングやウェットエッチング等により形成することができる。

一方、基板１２上に配置された絶縁層６２の凸部９２に対向する部分をエッチングすることにより第１の配線３０、第２の配線３６、第３の配線４２が露出され、各配線の露出した部分には接点層６０が形成されている。変形例における機能素子９０において、基板１２上の第１の溝部２４、第２の溝部２６、第３の溝部２８、第１の配線３０、第２の配線３６、第３の配線４２、絶縁層６２、接点層６０等の製造工程は上述同様であるので、説明を省略する。

いずれの実施形態に係る機能素子１０、９０においても、機能素子１０、９０を駆動する集積回路（ＩＣ）等に接続して物理量センサーを構築することが可能である。例えばＩＣを角速度検出回路や加速検出回路、圧力検出回路として形成することにより、ジャイロセンサー、加速度センサー、圧力センサーとして構成することができる。またいずれの実施形態に係る機能素子１０、９０を、デジタルカメラ、パーソナルコンピュータ、携帯電話機、医療機器、各種測定機器等に搭載した電子機器を構築することができる。

１０………機能素子、１２………基板、１４………接合面、１６………主面、１８………外周部、２０………端子部、２２………凹部、２４………第１の溝部、２６………第２の溝部、２８………第３の溝部、３０………第１の配線、３２………接続部、３４………第１の端子電極、３６………第２の配線、３８………接続部、４０………第２の端子電極、４２………第３の配線、４４………接続部、４６………第３の端子電極、５４………凸部、５６………凸部、５８………凸部、６０………接点層、６２………絶縁層、６４………リッド、６６………半導体基板、６８………可動部、７０………アーム、７２………可動電極指、７４………可撓部、７６………固定部、７８………第１の固定電極指、８０………第２の固定電極指、８２………端面、８４………側面、８６………接続面、９０………機能素子、９２………凸部。

Claims (10)

1. 主面を有する基板と、
   前記主面に配置された溝部と、
   前記溝部を跨いで配置された固定素子部と、を有し、
   前記溝部の内部には、前記固定素子部に平面視で重複する位置に前記基板を用いて形成された凸部が設けられ、
   前記凸部は接合面を有し、
   前記接合面は、前記主面と同一平面にあり、
   該接合面側に配線が配置され、前記配線を介して前記基板と前記固定素子部とが接続されていることを特徴とする機能素子。
2. 前記基板と前記固定素子部との間には、前記凸部の接合面以外の少なくとも一部に絶縁膜が設けられたことを特徴とする請求項１に記載の機能素子。
3. 前記固定素子部は、固定電極部を含み、
   前記基板上には、可動部が配置され、
   前記可動部は、前記固定電極部に対向する位置に可動電極部を設けたことを特徴とする請求項１または２に記載の機能素子。
4. 前記基板は絶縁材料で構成され、
   前記固定素子部は半導体で構成されたことを特徴とする請求項１乃至３のいずれか１項に記載の機能素子。
5. 請求項１乃至４のいずれか１項に記載の機能素子を備えたことを特徴とするセンサー素子。
6. 請求項１乃至４のいずれか１項に記載の機能素子を備えたことを特徴とする電子機器。
7. 基板の主面に溝部と、前記溝部の内部の少なくとも一部に凸部と、を形成する工程と、
   前記溝部の内部、及び前記凸部の接合面に配線を形成する工程と、
   前記接合面に前記配線を介して固定素子部を接合する工程と、を含み、
   前記配線を形成する工程後において、前記凸部の前記接合面上に形成された前記配線の表面は、前記基板の前記主面よりも突出していることを特徴とする機能素子の製造方法。
8. 前記配線を形成する工程後において、前記凸部の前記接合面に形成された前記配線上にバッファ膜を形成する工程を含むことを特徴とする請求項７に記載の機能素子の製造方法。
9. 前記配線を形成する工程後において、
   前記基板の前記主面上に絶縁膜を形成し、少なくとも前記凸部の前記接合面の部分の前記絶縁膜を除去する絶縁膜形成工程を含み、
   前記絶縁膜形成工程後において、前記凸部の前記接合面に形成された前記配線の表面は、前記基板の前記主面に形成された前記絶縁膜の表面よりも突出していることを特徴とする請求項７または８に記載の機能素子の製造方法。
10. 前記基板はアルカリ金属イオンを含む材料で構成され、
    前記固定素子部は半導体材料で構成され、
    前記固定素子部を接合する工程は、前記基板と前記固定素子部とを陽極接合により接合することを特徴とする請求項７乃至９のいずれか１項に記載の機能素子の製造方法。

Images