JP6209041B2 - Mems素子およびその製造方法 - Google Patents

Mems素子およびその製造方法 Download PDF

Info

Publication number
JP6209041B2
JP6209041B2 JP2013204632A JP2013204632A JP6209041B2 JP 6209041 B2 JP6209041 B2 JP 6209041B2 JP 2013204632 A JP2013204632 A JP 2013204632A JP 2013204632 A JP2013204632 A JP 2013204632A JP 6209041 B2 JP6209041 B2 JP 6209041B2
Authority
JP
Japan
Prior art keywords
insulating film
film
fixed electrode
movable electrode
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013204632A
Other languages
English (en)
Other versions
JP2015066649A (ja
Inventor
孝英 臼井
孝英 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2013204632A priority Critical patent/JP6209041B2/ja
Publication of JP2015066649A publication Critical patent/JP2015066649A/ja
Application granted granted Critical
Publication of JP6209041B2 publication Critical patent/JP6209041B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、MEMS素子に関し、特にマイクロフォン、各種センサ、スイッチ等として用いられる容量型のMEMS素子に関する。
従来、半導体プロセスを用いたMEMS(Micro Electro Mechanical Systems)素子では、半導体基板上に固定電極、犠牲層(絶縁膜)および可動電極を形成した後、犠牲層の一部を除去することで、スペーサーを介して固定された固定電極と可動電極との間にエアーギャップ(中空)構造が形成されている。
例えば、容量型のMEMS素子であるコンデンサマイクロフォンでは、音圧を通過させる複数の貫通孔を備えた固定電極と、音圧を受けて振動する可動電極(ダイヤフラム膜)とを対向して配置し、音圧を受けて振動する可動電極の変位を電極間の容量変化として検出する構成となっている。
このような構造のMEMS素子は、一般的に次のように形成される。まず。表面の結晶方位が(100)面のシリコン基板11を用意し、表面および裏面に厚さ0.5μmの熱酸化膜12を形成する。さらに表面側の熱酸化膜12上にCVD(Chemical Vaper Deposition)法により厚さ0.5μmのポリシリコン膜を形成し、通常のフォトリソグラフ法によりパターニングを行い、可動電極となるダイアフラム膜13を形成する(図3a)。
その後、表面全面に、厚さ2μmのUSG(Undoped Silicate Glass)膜14を積層する。このUSG膜は、犠牲層を構成する膜となる。さらにUSG膜14上に、固定電極となる厚さ1.0μmのポリシリコン膜15を形成した後、表面全面に厚さ0.2μmのシリコン窒化膜16を堆積形成する(図3b)。
次に、先に形成したUSG膜14を後工程で除去するため、シリコン窒化膜16およびポリシリコン膜15の一部をエッチング除去して複数の貫通孔17を形成し、USG膜14の表面の一部を露出させる(図3c)。
可動電極となるダイアフラム膜13、固定電極となるポリシリコン膜15のそれぞれに接触する配線部18を形成する(図3d)。その後、シリコン基板11の裏面側の熱酸化膜12の一部をエッチング除去し、シリコン基板11を露出させる。そして熱酸化膜12をエッチングマスクとして使用して、シリコン基板11をエッチングし、図3(e)に示すようにバックチャンバー19を形成する。
その後、可動電極と固定電電極の間を中空構造とするため、USG膜14を貫通孔17からエッチングする。ここで使用するエッチング液は、配線部18を構成する配線材料とのエッチング選択比が高く、等方性エッチングを行うことができるフッ酸系の混酸水溶液を用いる。具体的にはフッ酸、フッ化アンモニウム、酢酸の混合液を用いる。
その結果、図3(f)に示すように、可動電極となるダイアフラム膜13と固定電極となるポリシリコン膜15の間に、エアーギャップ21が形成され、USG膜14の一部がスペーサー20として残ることになる。このように形成されたスペーサー20の端部は、断面が傾斜した構造となる。なお、異方性のドライエッチング法によりUSG膜14をエッチングする場合には、スペーサー20として残るUSG膜14の端部は、断面が垂直な構造となる。スペーサー20をウエットエッチング法により形成する例は、例えば特許文献1に記載されている。
特開2012−40619号公報
従来提案されているMEMS素子では、固定電極を構成するポリシリコン膜15あるいは可動電極を構成するダイアフラム膜13に圧力が加わると、図4に示すように、スペーサー20のそれぞれの接触部に応力集中部22が発生し、この部分で、可動電極を構成するポリシリコン膜15あるいは可動電極を構成するダイアフラム膜13に破壊が生じやすくなってしまうという問題点があった。この応力集中は、スペーサー20の断面形状が図4に示すように傾斜する場合であっても、ほぼ垂直な場合であっても同様に発生する。
さらにこのような応力集中が発生すると、固定電極を構成するポリシリコン膜15や可動電極を構成するダイアフラム膜13との接触部の応力を緩和しようとして、ポリシリコン膜15やダイアフラム膜13が変形、変位し、MEMS素子の感度が低下したり、変動したりするという問題も発生してしまう。
本発明は、上記問題点を解消し、MEMS素子の破壊を防止するとともに、感度の低下や変動を抑制することができるMEMS素子およびその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、バックチャンバーを備えた基板と、該基板上に、スペーサーを挟んで固定電極と可動電極とを配置することでエアーギャップが形成されたMEMS素子において、前記可動電極に接触する前記スペーサーの端部は、前記バックチャンバーの開口上にあり、前記スペーサーを構成する絶縁膜は、少なくとも3層以上の多層膜によって構成されており、前記多層膜を構成する絶縁膜であって前記固定電極に接触する第1の絶縁膜は、該第1の絶縁膜に接触する前記多層膜を構成する絶縁膜より前記固定電極の中心方向に突出し、前記第1の絶縁膜に接触する前記絶縁膜は前記固定電極の中心方向と反対方向に後退した積層構造となっており、前記多層膜を構成する絶縁膜であって前記可動電極に接触する第2の絶縁膜は、該第2の絶縁膜に接触する前記多層膜を構成する絶縁膜より前記可動電極の中心方向に突出し、前記第2の絶縁膜に接触する絶縁膜は前記可動電極の中心方向と反対方向に後退した積層構造となっていることを特徴とする。
本願請求項2に係る発明は、請求項1記載のMEMS素子において、前記第1の絶縁膜に接触する絶縁膜と前記第2の絶縁膜に接触する絶縁膜との間に、前記多層膜を構成する第3の絶縁膜を備え、該第3の絶縁膜は、該第3の絶縁膜に前記固定電極側あるいは前記可動電極側で接触する前記多層膜を構成する絶縁膜より前記固定電極あるいは前記可動電極の中心方向に突出し、前記第3の絶縁膜に前記固定電極側あるいは前記可動電極側で接触する絶縁膜が前記固定電極あるいは前記可動電極の中心方向と反対方向に後退した積層構造となっていることを特徴とする。
本願請求項3に係る発明は、基板上に、スペーサーを構成する多層膜を挟んで固定電極と可動電極を形成し、前記スペーサーの一部をエッチング除去することによりエアーギャップを形成するMEMS素子の製造方法において、前記基板上に、可動電極あるいは固定電極を構成する膜となる第1の膜を形成する工程と、前記第1の膜上に、前記スペーサーを構成する少なくとも3層構造からなら絶縁膜を、エアーギャップ形成時のエッチングレートが、前記固定電極あるいは前記可動電極に接触する絶縁膜のエッチングレートが該絶縁膜に接触する絶縁膜のエッチングレートより遅くなる膜となるように積層形成する工程と、前記多層膜上に、固定電極あるいは可動電極を構成する膜となる第2の膜を形成する工程と、前記固定電極を構成する前記第1の膜あるいは前記第2の膜に貫通孔を形成する工程と、前記基板の一部を除去し、バックチャンバーを形成する工程と、前記貫通孔から前記絶縁膜の一部を前記エッチングレートとなるエッチングを行い除去し、前記多層膜を構成する絶縁膜であって前記固定電極に接触する第1の絶縁膜は、該第1の絶縁膜に接触する前記多層膜を構成する絶縁膜より前記固定電極の中心方向に突出し、前記第1の絶縁膜に接触する前記絶縁膜は前記固定電極の中心方向と反対方向に後退した積層構造となり、前記多層膜を構成する絶縁膜であって前記可動電極に接触する第2の絶縁膜は、該第2の絶縁膜に接触する前記多層膜を構成する絶縁膜より前記可動電極の中心方向かつ前記バックチャンバーの開口上に突出し、前記第2の絶縁膜に接触する絶縁膜は前記可動電極の中心方向と反対方向に後退した積層構造となっているスペーサーを形成し、前記固定電極と前記可動電極との間にエアーギャップを形成する工程と、を含むことを特徴とする。

本願請求項4に係る発明は、請求項3記載のMEMS素子の製造方法において、前記第1の膜上に、前記絶縁膜を積層形成する工程は、前記第1の絶縁膜に接触する絶縁膜と前記第2の絶縁膜に接触する絶縁膜との間に、第3の絶縁膜を含む絶縁膜を、少なくとも前記第3の絶縁膜のエアーギャップ形成時のエッチングレートが、該第3の絶縁膜に接触する絶縁膜のエッチングレートより遅くなる膜となるように積層形成する工程と、前記貫通孔から前記絶縁膜の一部を前記エッチングレートとなるエッチングを行い除去し、前記第3の絶縁膜は、前記第3の絶縁膜に前記固定電極側あるいは前記可動電極側で接触する前記多層膜を構成する絶縁膜より前記固定電極あるいは前記可動電極の中心方向に突出し、前記第3の絶縁膜に前記固定電極側あるいは前記可動電極側で接触する絶縁膜が前記固定電極あるいは前記可動電極の中心方向と反対方向に後退した積層構造となっているスペーサーを形成し、前記固定電極と前記可動電極との間にエアーギャップを形成する工程と、を含むことを特徴とする。
本発明のMEMS素子は、固定電極や可動電極に圧力が加わった場合に発生する応力集中が、固定電極や可動電極とスペーサーとの接続点のみに集中するのではなく、スペーサーの内部構造に分散させる構造となっているため、固定電極や可動電極が破壊に至るのを防止ことができる。また、特に固定電極や可動電極との接触部に過度の応力集中することがないので、固定電極や可動電極が変形、変位することもなく、感度の低下や変動を抑制することができるという利点がある。
また本発明のMEMS素子の製造方法は、通常の半導体装置の製造工程で、一般的に用いられている工程のみで構成されているため、非常に安定的に、また安価にMEMS素子を形成することができるという利点がある。
本発明のMEMS素子の製造工程の説明図である。 本発明のMEMS素子の説明図である。 従来のMEMS素子の製造工程の説明図である。 従来のMEMS素子の応力集中を説明する図である。
本発明に係るMEMS素子は、スペーサーを構成する絶縁膜を多層膜とし、固定電極あるいは可動電極と接触して配置されている絶縁膜と、この絶縁膜に接触して配置されている絶縁膜が、所定の構造となる構成としている。即ち、固定電極あるいは可動電極と接触して配置されている絶縁膜に比べて、この絶縁膜に接触して配置されている絶縁膜は、エアーギャップの中心方向(固定電極の中心方向あるいは可動電極の中心方向)と反対側に後退するように構成している。
このように構成すると、例えば、絶縁膜が3層構造の場合には、スペーサーの端部の断面形状が「くの字」形状となり、5層以上の多層構造の場合には、「くの字」形状のほかジグザグ形状となり、固定電極あるいは可動電極と絶縁膜端部の接触部に発生していた応力集中が、固定電極あるいは可動電極から離れた位置にある絶縁膜と絶縁膜の間にも分散するようになる。その結果、固定電極や可動電極の破損、あるいは固定電極や可動電極が変形、変位することがなくなり、MEMS素子の感度の低下や変動を防止することが可能となる。以下、本発明のMEMS素子の製造方法に従い、本発明の実施例について説明する。
本発明の第1の実施例について説明する。従来例同様、表面の結晶方位が(100)面のシリコン基板11上に、厚さ0.5μm程度の熱酸化膜12を形成し、熱酸化膜12上に、CVD(Chemical Vapor Deposition)法により厚さ0.5μmの導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、可動電極となるダイアフラム膜13を形成する(図1a)。
次に本発明では、ダイアフラム膜3上に形成する絶縁膜を少なくとも3層以上の多層構造とする。本実施例では、4層構造とする場合について説明する。まず、ダイアフラム膜13上に、厚さ0.8μm程度の第1のUSG膜14aを、常圧CVD法により基板温度400℃で積層形成する。その後、緻密化のため、不活性ガス(例えば窒素ガス)雰囲気で、800℃、30分間の加熱処理を行う。引き続き、第1のUSG膜14a上に、厚さ0.8μm程度の第2のUSG膜14bを、第1のUSG膜14aと同一条件で積層形成する。その後、緻密化のため、不活性ガス雰囲気で、800℃、30分間の加熱処理を行う。そしてさらに引き続き、第2のUSG膜14b上に、厚さ0.8μm程度の第3のUSG膜14cを、第1のUSG膜14a、第2のUSG膜14bと同一条件で積層形成する。その後、緻密化のため、不活性ガス雰囲気で、900℃、30分間の加熱処理を行う。次に、第3のUSG膜14c上に、厚さ0.2μm程度の第4のUSG膜14dを、減圧CVD法により基板温度700℃〜800℃で積層形成する。この第4のUSG膜14dは、緻密化のための加熱処理は行わない(図1b)。
このように形成した第1〜第3のUSG膜14a、14b、14cは、下層の膜、即ち可動電極となるダイアフラム膜13側に形成された膜ほど、緻密化の加熱処理時間が長くなり、下層の膜ほどエッチングレートが遅くなるように構成されている。また、第3のUSG膜14cと第4のUSG膜14dとを比較すると、製法を変更することで、上層の膜、即ち固定電極側に形成される第4のUSG膜14dが、その下層の第3のUSG膜14cよりエッチングレートが遅くなるように構成されている。これら第1乃至第4のUSG膜は、犠牲層に相当する。
その後、第4のUSG膜14d上に、固定電極となる厚さ0.1μmのポリシリコン膜15を形成し、全面に厚さ0.2μmのシリコン窒化膜16を積層形成する(図1b)。
次に、先に形成した犠牲層を後工程で除去するため、複数の貫通孔17を形成し、第4のUSG膜14dの表面の一部を露出させる。また、固定電極あるいは可動電極にそれぞれ接触する配線膜の形成予定領域のシリコン窒化膜16の一部もエッチング除去する(図1c)。この貫通孔17は、例えばMEMSマイクロフォンとして使用した場合、音を可動電極となるダイアフラム膜13に伝えるための音孔の機能を果たすことになり、所望の特性となるように、径の大きさ、数、配置を設定する必要がある。
次に、ダイアフラム膜13の一部を露出させ、露出したダイアフラム膜13に接続する配線膜18および固定電極となるポリシリコン膜15に接触する配線膜18を、それぞれ形成する(図1d)。この配線膜18は、アルミニウム等の導体膜から構成されている。
その後、シリコン基板11の裏面側から熱酸化膜12が露出するまでシリコン基板11を除去し、バックチャンバー19を形成する(図1e)。
その後、可動電極と固定電極の間を中空構造とするため、犠牲層をエッチング除去する。このエッチング工程は、配線部18を構成する配線材料とのエッチング選択性が高く、等方性エッチングが可能なエッチング方法とするのが好ましい。一例として、フッ酸、フッ化アンモニウムと酢酸の混合液を用いる。
本発明では、先に説明したように、犠牲層を構成するUSG膜は、緻密化のための加熱処理時間を変え、また製造方法を変えて形成している。その結果、上記エッチング液に対するエッチングレートが、犠牲層を構成するUSG膜それぞれで異なり、図1(f)に示すように断面形状が、「くの字」形状のエアーギャップ21を形成することができる。
このような構造のエアギャップ21は、固定電極を構成するポリシリコン膜15あるいは可動電極を構成するダイアフラム膜13に圧力が加わると、スペーサー20を構成する第1〜第4のUSG膜14a〜14dのそれぞれの接触部に応力集中部が発生する。その結果、従来構造では、可動電極を構成するポリシリコン膜15あるいは可動電極を構成するダイアフラム膜13のみに加わっていた応力が分散し、固定電極や可動電極の破壊を防止することができることになる。
以上、本発明の実施例について説明したが、犠牲層を構成するUSG膜は4層構造に限定されるものではなく、少なくとも3層構造とすればよい。例えば、図2(a)には、3層構造の例を示す。図2(a)では、前述の実施例で説明したUSG膜14cの形成工程を省略した例を示している。また、エアーギャップを形成した際の断面形状も、「くの字」形状の他、種々変更可能であり、例えば図2(b)に示すように、犠牲層の中間層に、エッチングレートの遅い膜(USG膜14e)を挿入することで、ジグザグにすることも可能である。USG膜14eの形成方法は、例えば減圧CVD法とすることができる。
本発明ではいずれも、少なくとも固定電極あるいは可動電極に接触する絶縁膜が、この絶縁膜に接触する絶縁膜より、エアーギャップの中心方向に突出した構造とし、固定電極あるいは可動電極からこれらに接触する絶縁膜に伝わる応力を、さらにこれらの絶縁膜に接触する別の絶縁膜の後退部分に分散させることができる構造で有ればよい。また、エッチング方法は、ウエットエッチングの他、ドライエッチングとすることも可能である。エッチングに対するエッチングレートを変更させる方法は、加熱条件の変更の他、例えば同じ減圧CVD法であっても、形成条件を変更することで調整可能である。
11:シリコン基板、12:熱酸化膜、13:ダイアフラム膜、14、14a、14b、14c、14d、14e:USG膜、15:ポリシリコン膜、16:シリコン窒化膜、17:貫通孔、18:配線部、19:バックチャンバー、20:スペーサー、21:エアーギャップ、22:応力集中部

Claims (4)

  1. バックチャンバーを備えた基板と、該基板上に、スペーサーを挟んで固定電極と可動電極とを配置することでエアーギャップが形成されたMEMS素子において、
    前記可動電極に接触する前記スペーサーの端部は、前記バックチャンバーの開口上にあり、
    前記スペーサーを構成する絶縁膜は、少なくとも3層以上の多層膜によって構成されており、前記多層膜を構成する絶縁膜であって前記固定電極に接触する第1の絶縁膜は、該第1の絶縁膜に接触する前記多層膜を構成する絶縁膜より前記固定電極の中心方向に突出し、前記第1の絶縁膜に接触する前記絶縁膜は前記固定電極の中心方向と反対方向に後退した積層構造となっており、前記多層膜を構成する絶縁膜であって前記可動電極に接触する第2の絶縁膜は、該第2の絶縁膜に接触する前記多層膜を構成する絶縁膜より前記可動電極の中心方向に突出し、前記第2の絶縁膜に接触する絶縁膜は前記可動電極の中心方向と反対方向に後退した積層構造となっていることを特徴とするMEMS素子。
  2. 請求項1記載のMEMS素子において、前記第1の絶縁膜に接触する絶縁膜と前記第2の絶縁膜に接触する絶縁膜との間に、前記多層膜を構成する第3の絶縁膜を備え、
    該第3の絶縁膜は、該第3の絶縁膜に前記固定電極側あるいは前記可動電極側で接触する前記多層膜を構成する絶縁膜より前記固定電極あるいは前記可動電極の中心方向に突出し、前記第3の絶縁膜に前記固定電極側あるいは前記可動電極側で接触する絶縁膜が前記固定電極あるいは前記可動電極の中心方向と反対方向に後退した積層構造となっていることを特徴とするMEMS素子。
  3. 基板上に、スペーサーを構成する多層膜を挟んで固定電極と可動電極を形成し、前記スペーサーの一部をエッチング除去することによりエアーギャップを形成するMEMS素子の製造方法において、
    前記基板上に、可動電極あるいは固定電極を構成する膜となる第1の膜を形成する工程と、
    前記第1の膜上に、前記スペーサーを構成する少なくとも3層構造からなら絶縁膜を、エアーギャップ形成時のエッチングレートが、前記固定電極あるいは前記可動電極に接触する絶縁膜のエッチングレートが該絶縁膜に接触する絶縁膜のエッチングレートより遅くなる膜となるように積層形成する工程と、
    前記多層膜上に、固定電極あるいは可動電極を構成する膜となる第2の膜を形成する工程と、
    前記固定電極を構成する前記第1の膜あるいは前記第2の膜に貫通孔を形成する工程と、
    前記基板の一部を除去し、バックチャンバーを形成する工程と、
    前記貫通孔から前記絶縁膜の一部を前記エッチングレートとなるエッチングを行い除去し、前記多層膜を構成する絶縁膜であって前記固定電極に接触する第1の絶縁膜は、該第1の絶縁膜に接触する前記多層膜を構成する絶縁膜より前記固定電極の中心方向に突出し、前記第1の絶縁膜に接触する前記絶縁膜は前記固定電極の中心方向と反対方向に後退した積層構造となり、前記多層膜を構成する絶縁膜であって前記可動電極に接触する第2の絶縁膜は、該第2の絶縁膜に接触する前記多層膜を構成する絶縁膜より前記可動電極の中心方向かつ前記バックチャンバーの開口上に突出し、前記第2の絶縁膜に接触する絶縁膜は前記可動電極の中心方向と反対方向に後退した積層構造となっているスペーサーを形成し、前記固定電極と前記可動電極との間にエアーギャップを形成する工程と、を含むことを特徴とするMEMS素子の製造方法。
  4. 請求項3記載のMEMS素子の製造方法において、
    前記第1の膜上に、前記絶縁膜を積層形成する工程は、前記第1の絶縁膜に接触する絶縁膜と前記第2の絶縁膜に接触する絶縁膜との間に、第3の絶縁膜を含む絶縁膜を、少なくとも前記第3の絶縁膜のエアーギャップ形成時のエッチングレートが、該第3の絶縁膜に接触する絶縁膜のエッチングレートより遅くなる膜となるように積層形成する工程と、
    前記貫通孔から前記絶縁膜の一部を前記エッチングレートとなるエッチングを行い除去し、前記第3の絶縁膜は、前記第3の絶縁膜に前記固定電極側あるいは前記可動電極側で接触する前記多層膜を構成する絶縁膜より前記固定電極あるいは前記可動電極の中心方向に突出し、前記第3の絶縁膜に前記固定電極側あるいは前記可動電極側で接触する絶縁膜が前記固定電極あるいは前記可動電極の中心方向と反対方向に後退した積層構造となっているスペーサーを形成し、前記固定電極と前記可動電極との間にエアーギャップを形成する工程と、を含むことを特徴とするMEMS素子の製造方法。
JP2013204632A 2013-09-30 2013-09-30 Mems素子およびその製造方法 Active JP6209041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013204632A JP6209041B2 (ja) 2013-09-30 2013-09-30 Mems素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013204632A JP6209041B2 (ja) 2013-09-30 2013-09-30 Mems素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015066649A JP2015066649A (ja) 2015-04-13
JP6209041B2 true JP6209041B2 (ja) 2017-10-04

Family

ID=52833934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013204632A Active JP6209041B2 (ja) 2013-09-30 2013-09-30 Mems素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP6209041B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111644362A (zh) * 2020-06-12 2020-09-11 西安交通大学 一种内嵌拱形薄膜驱动的pmut单元及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135488A (ja) * 1996-10-29 1998-05-22 Murata Mfg Co Ltd 半導体加工部品の製造方法
JP2004356708A (ja) * 2003-05-27 2004-12-16 Hosiden Corp 音響検出機構及びその製造方法
JP2007243757A (ja) * 2006-03-10 2007-09-20 Yamaha Corp コンデンサマイクロホン
JP2011044890A (ja) * 2009-08-20 2011-03-03 Panasonic Corp 電気機械変換器、マイクロフォンおよび電気機械変換器の製造方法
JP2012040619A (ja) * 2010-08-13 2012-03-01 New Japan Radio Co Ltd 容量型memsセンサおよびその製造方法
US8461655B2 (en) * 2011-03-31 2013-06-11 Infineon Technologies Ag Micromechanical sound transducer having a membrane support with tapered surface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111644362A (zh) * 2020-06-12 2020-09-11 西安交通大学 一种内嵌拱形薄膜驱动的pmut单元及其制备方法

Also Published As

Publication number Publication date
JP2015066649A (ja) 2015-04-13

Similar Documents

Publication Publication Date Title
WO2015019589A1 (ja) 力学量センサ
JP5129456B2 (ja) 梁部を備えた構造体の製造方法およびmemsデバイス
JP6151541B2 (ja) Mems素子およびその製造方法
JP6405276B2 (ja) Mems素子およびその製造方法
JP6356512B2 (ja) Mems素子
JP6209041B2 (ja) Mems素子およびその製造方法
JP6345926B2 (ja) Mems素子およびその製造方法
JP4501715B2 (ja) Mems素子およびmems素子の製造方法
JPWO2003012853A1 (ja) 基板およびその製造方法、並びに薄膜構造体
JP2009270961A (ja) Memsセンサおよびその製造方法
JP2012040619A (ja) 容量型memsセンサおよびその製造方法
JP2017121028A (ja) Mems素子
JP6645652B2 (ja) Mems素子の製造方法
JP2021097302A (ja) Mems素子
JP2015188946A (ja) Mems素子
JP6659027B2 (ja) Mems素子およびその製造方法
JP6863545B2 (ja) Mems素子およびその製造方法
CN111170268A (zh) Mems器件及其制造方法
JP6214219B2 (ja) Mems素子
EP3228583B1 (en) Method for manufacturing mems double-layer suspension microstructure, and mems infrared detector
JP2016007681A (ja) Mems素子およびその製造方法
JP6582274B2 (ja) Mems素子
JP7040722B2 (ja) Mems素子
JP6679044B2 (ja) Mems素子
JP2015188947A (ja) Mems素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170908

R150 Certificate of patent or registration of utility model

Ref document number: 6209041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250