KR101001254B1 - 희생 산화막을 이용한 비정질 실리콘 박막의 제조 방법 - Google Patents
희생 산화막을 이용한 비정질 실리콘 박막의 제조 방법 Download PDFInfo
- Publication number
- KR101001254B1 KR101001254B1 KR1020090039032A KR20090039032A KR101001254B1 KR 101001254 B1 KR101001254 B1 KR 101001254B1 KR 1020090039032 A KR1020090039032 A KR 1020090039032A KR 20090039032 A KR20090039032 A KR 20090039032A KR 101001254 B1 KR101001254 B1 KR 101001254B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- thin film
- silicon thin
- substrate
- sacrificial oxide
- Prior art date
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 89
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 91
- 239000010408 film Substances 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 239000007788 liquid Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- -1 polydimethylsiloxane Polymers 0.000 claims description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229920002521 macromolecule Polymers 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02469—Group 12/16 materials
- H01L21/02472—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Weting (AREA)
Abstract
본 발명의 일 측면에 따른 비정질 실리콘 박막의 제조 방법은 기판 상에 희생 산화막을 형성하는 단계; 상기 희생 산화막 상에 비정질 실리콘 박막을 증착하는 단계; 및 상기 비정질 실리콘 박막에 에칭액 또는 에칭액의 증기를 가하여, 상기 비정질 실리콘 박막을 남겨 놓은 상태에서 상기 희생 산화막을 제거하는 단계를 포함한다.
비정질 실리콘, 플렉시블 기판
Description
본 발명은 비정질 실리콘 박막의 제조 방법에 관한 것으로서, 보다 상세하게는 기판 상의 희생층 위에 비정질 실리콘 박막을 증착한 후 에칭액을 이용하여 희생층만을 제거함으로써 다른 기판으로 용이하게 옮길 수 있는 비정질 실리콘 박막을 제조하는 방법에 관한 것이다.
고성능의 전자 소자 제작을 위한 다양한 기술과 재료들의 연구, 개발과 더불어 최근에는 휘어짐이 가능한 유연성 있는 소자에 대한 연구도 활발히 진행되고 잇다. 그 대표적인 예에 해당하는 유기물을 이용한 소자는 제작 온도가 낮아 플라스틱 기판 등 다양한 기판위에서 제작할 수 있는 장점이 있으나, 아직까지 재료에 대한 이해와 연구가 부족해 실제 기술 상용화에는 많은 연구와 노력이 필요하다. 이러한 연구와 더불어, 이미 그 성능과 이론이 정립된 실리콘을 이용하여 휘어지는 소자를 제작하려는 노력도 활발히 진행중이다.
실리콘 박막은 증착시 공정온도가 1400℃ 정도로 매우 높아 열에 내성이 약한 플라스틱과 같은 휘어지는 기판에 직접적으로 적용하기가 불가능하다. 이러한 문제를 해결하기 위한 방법으로는 실리콘 박막을 기존의 높은 공정온도 하에서 증착한 후, 박막 소자만을 분리시켜 휘어지는 기판(플렉시블 기판) 위에 붙이는 기법이 있다. 고온 증착공정을 수행하기 어려운 기판에 옮겨 사용할 수 있는 비정질 실리콘 박막을 얻기 위한 기존의 공정으로는, 벌크 웨이퍼 위에 비정질 실리콘 박막을 증착한 후, 웨이퍼 뒷면을 반응성 이온 에칭(RIE; Reactive Ion Etching) 등을 이용해서 에칭하여 비정질 실리콘 박막을 얻는 방법이 있다. 그러나, 이러한 방법은 박막에 손상을 입힐 수 있으며, 포토리소그래피(photolithography), 에칭 등 복잡한 과정을 필요로 한다.
본 발명의 일 과제는 복잡한 과정 없이 간단한 에칭 과정을 통하여 비정질 실리콘 박막의 손상이 없는, 타 기판에 자유롭게 옮길 수 있는 비정질 실리콘 박막을 제조하기 위한 방법을 제공하는 것이다.
본 발명의 일 측면에 따른 비정질 실리콘 박막의 제조 방법은 기판 상에 희생 산화막을 형성하는 단계; 상기 희생 산화막 상에 비정질 실리콘 박막을 증착하는 단계; 및 상기 비정질 실리콘 박막에 에칭액 또는 에칭액의 증기를 가하여, 상기 비정질 실리콘 박막을 남겨 놓은 상태에서 상기 희생 산화막을 제거하는 단계를 포함한다.
상기 희생 산화막을 제거하는 단계는, 상기 비정질 실리콘 박막에 에칭액 또는 에칭액의 증기를 가하여, 상기 에칭액 또는 증기의 에칭제 성분이 상기 비정질 실리콘 박막을 통과하는 단계; 상기 비정질 실리콘 박막을 남겨놓은 상태에서, 상기 비정질 실리콘 박막을 통과한 에칭제 성분에 의해 상기 희생 산화막을 제거하는 단계를 포함한다. 상기 에칭제 성분은 HF를 포함할 수 있다.
본 발명의 실시형태에 따르면, 상기 희생 산화막을 제거하는 단계 후에, 상 기 비정질 실리콘 박막을 다른 기판 상으로 옮기는 단계를 더 포함할 수 있다. 상기 다른 기판은 플렉시블(flexible) 기판일 수 있다. 상기 비정질 실리콘 박막을 다른 기판 상으로 옮기는 단계는, PDMS(PolyDiMethylSiloxane)을 이용하여 다른 기판 상으로 붙이는 단계를 포함할 수 있다.
본 발명의 실시형태에 따르면, 상기 희생 산화막은 실리콘 산화막일 수 있다. 상기 실리콘 산화막은 건식 산화, 습식 산화 또는 PECVD를 이용하여 상기 기판 상에 형성될 수 있다.
본 발명의 실시형태에 따르면, 상기 에칭액은 HF 또는 BOE 용액을 포함할 수 있다. 상기 비정질 실리콘 박막에 에칭액 또는 에칭액의 증기를 가하는 단계는, 상기 비정질 실리콘 박막을 에칭액에 넣는 단계를 포함할 수 있다. 다른 대안으로서, 상기 비정질 실리콘 박막에 에칭액 또는 에칭액의 증기를 가하는 단계는, 밀폐된 공간에 상기 비정질 실리콘 박막을 에칭액과 함께 배치하여 상기 밀폐된 공간에 있는 에칭액으로부터 나온 증기가 상기 비정질 실리콘 박막에 가해지는 단계를 포함할 수 있다.
본 발명의 실시형태에 따르면, 상기 비정질 실리콘 박막을 증착하는 단계는, 상기 희생 산화막 상에 PECVD를 이용하여 비정질 실리콘 박막을 형성하는 단계를 포함할 수 있다.
본 발명에 따르면, 포토리소그래피나 기판 후면의 에칭 과정 없이도, 다른 기판에 자유롭게 이동가능한 비정질 실리콘 박막을 얻을 수 있다. 또한, 비정질 실리콘 박막의 손상 없이, 휘어질 수 있는 플라스틱 기판 등 다른 기판에 옮길 수 있는 대면적의 비정질 실리콘 박막을 쉽게 얻을 수 있다. 본 발명에 따른 비정질 실리콘 박막의 제조 방법을 사용함으로써, MOS 트랜지스터, 박막 트랜지스터(TFT), 다이오드 등과 같은 다양한 비정질 박막 소자등을 플렉시블 기판상에 제조할 수 있으며 태양전지 제조에도 응용할 수 있다. 본 발명에 따른 비정질 실리콘 박막의 제조 방법은 유기발광소자(OLED) 또는 액정 소자(LCD) 등과 같은 디스플레이 소자의 제조에 적용될 수 있고, 바이오 센서, 매크로 분자의 분리, 단백질 채널의 제조 등과 같은 비정질 박막을 필요로 하는 소자 제조에도 적용가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 발명의 일 실시형태에서, 희생층으로 사용되는 실리콘 산화막이 벌크 실리콘 웨이퍼(실리콘 기판) 상에 형성된다. 비정질 실리콘 박막은 실리콘 산화막 위에 증착된다. 그 후 HF 또는 BOE 습식 에칭 또는 HF 또는 BOE 용액의 증기를 통하여 실리콘 산화막을 제거하면 벌크 실리콘 웨이퍼 위에 얹힌 비정질 실리콘 박막을 얻어낼 수 있다. 이 비정질 실리콘 박막은 에칭액 또는 그 증기에 손상을 받지 않으며, 벌크 실리콘 웨이퍼와 서로 물리적 또는 화학적으로 결합되어 있는 것이 아니기 때문에, 전사 프린팅(trasfer printing) 등에 의해 플렉시블 기판 등 다른 기판으로 쉽게 옮겨질 수 있다.
도 1 내지 6은 본 발명의 실시형태에 따른 '다른 기판으로 자유롭게 이동가능한' 비정질 실리콘 박막을 제조하는 공정을 설명하기 위한 단면도들이다.
먼저, 도 1을 참조하면, 벌크 실리콘 웨이퍼 등의 기판(101)을 마련한다. 그리고 나서, 도 2에 도시된 바와 같이, 기판(101) 상에 희생층으로 사용될 산화막(희생 산화막)(103)을 형성한다. 예들 들어, 희생 산화막(103)으로서 실리콘 산화막(SiO2)을 형성할 수 있다. 실리콘 산화막으로 된 희생 산화막(103)은 PECVD를 이용한 실리콘 산화막 증착, 건식 산화(dry oxidation) 또는 습식 산화(wet oxidation) 등을 이용하여 형성될 수 있다.
다음으로, 도 3을 참조하면, 희생 산화막(103) 상에 비정질 실리콘 박막(105)을 증착한다. 비정질 실리콘 산화막(105)은 예를 들어, PECVD를 이용하여 증착될 수 있다. 이로써 기판(101) 상에 희생 산화막(103)과 비정질 실리콘 박막(105)이 순차 적층되어 이루어진 적층체(110)를 얻는다.
그 후, 상술한 적층체(110)에서 비정질 실리콘 박막(105)을 남겨둔채 희생 산화막(103)만을 제거하기 위해, HF 에칭 용액 또는 그 증기를 이용한다. 단결정 혹은 다결정 실리콘과 달리, 비정질 실리콘은 느슨한 결정구조로 인해 HF 분자(예컨대, HF 용액 또는 BOE 용액 내의 에칭제 성분인 HF 분자)가 비정질 실리콘 박막을 통과할 수 있다. 따라서, 비정질 실리콘 박막에 HF 또는 BOE 용액, 혹은 HF나 BOE 용액의 증기를 가하면, 그 용액 또는 증기의 에칭제 성분인 HF는 비정질 실리콘 박막(105)을 통과하고, 그 박막(105) 아래에 있는 희생 산화막(103)인 실리콘 산화막을 에칭 또는 제거할 수 있다. 이로써 벌크 웨이퍼와 분리 가능한 대면적의 비정질 실리콘 박막을 얻는 것이 가능해진다.
HF 용액 또는 BOE 용액은 비정질 실리콘에 대비하여 실리콘 산화물에 높은 식각비를 나타내기 때문에, 상술한 바와 같이 HF 또는 BOE 용액이나 그 증기가 비정질 실리콘 박막(105)에 가해지더라도 비정질 실리콘 박막에 대한 손상은 거의 무시할만하고 희생 산화막(103)만을 제거할 수 있게 된다.
도 3에 도시된 적층체(110)에서 희생 산화막(103)만을 제거하기 위해 HF나 BOE 용액을 직접 사용하거나 그 증기를 사용할 수 있다.
비정질 실리콘 박막(105)의 실질적 손상 없는 희생 산화막(103)의 제거를 위해, 도 4에 도시된 바와 같이, 식각조(51)에 담겨진 에칭용 HF 또는 BOE 에칭액 (52)내에 적층체(110)를 넣거나 담글 수 있다(dipping). HF 또는BOE 용액 내에 담겨져 있는 상태에서, HF 또는 BOE 용액 성분 내의 에칭제 성분(HF 분자)은 비정질 실리콘 박막(105)을 투과하여 희생 산화막(103)을 에칭, 제거하게 된다.
다른 실시예로서, 도 5에 도시된 바와 같이, 비정질 실리콘 박막(105)이 형성된 적층체(110)를 HF 또는 BOE 용액(62)과 함께 밀폐된 공간(70) 내에 두면, 용기(61) 내의 HF 또는 BOE 용액(62)에서 나온 증기의 에칭제 성분(HF 분자)이 비정질 실리콘 박막(105)을 통과하여 그 아래 있는 희생 산화막(103)을 제거할 수 있다.
도 4 또는 5의 공정을 통해 희생 산화막(103)만을 제거함으로써, 도 6에 도시된 바와 같이 벌크 실리콘 웨이퍼 등의 기판(101) 상에 단순히 얹힌 비정질 실리콘 박막(105)을 얻게 된다. 이 비정질 실리콘 박막(105)은 기판(101)과는 실질적으로 물리적, 화학적인 결합 없이 단순하게 기판(101) 위에 얹힌 상태로 존재하기 때문에, 다른 기판으로 쉽게 옮길 수 있다.
도 7은 기판(101)으로부터 다른 기판(130) 상으로 옮겨진 비정질 실리콘 박막(105)을 나타낸다. 일 실시예로서, '기판(101) 상에 단순히 얹혀서 다른 기판에 자유롭게 이동가능한 상태로 있는' 비정질 실리콘 박막(105)(도 6 참조)을 PDMS(PolyDiMethylSiloxane)을 이용하여 기판(101)으로부터 쉽게 적출한 후, 이를 다른 기판(130) 상으로 붙일 수 있다. 비정질 실리콘 박막(105)은 예를 들어 PET 기판과 같은 플렉시블 기판 상으로 쉽게 옮겨 붙여질 수 있다. 원하는 다른 기판(특히, 예를 들어, 플렉시블 기판) 상으로 옮겨진 비정질 실리콘 박막은 MOS 트랜지스터, TFT, 다이오드, 유기발광 소자, 액정 소자, 태양전지, 바이오 센서, 매크로 분자의 분리, 단백질 채널 제조 등에 유용하게 이용될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
도 1 내지 7은 본 발명의 실시형태에 따른 비정질 실리콘 박막의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
101: 기판 103: 희생 산화막
105: 비정질 실리콘 박막 130: 다른 기판
51: 식각조 52, 62: 에칭 용액
61: 용기 70: 밀폐 공간
Claims (11)
- 기판 상에 희생 산화막을 형성하는 단계;상기 희생 산화막 상에 비정질 실리콘 박막을 증착하는 단계; 및상기 비정질 실리콘 박막에 에칭액 또는 에칭액의 증기를 가하여, 상기 비정질 실리콘 박막을 남겨놓은 상태에서 상기 희생 산화막을 제거하는 단계를 포함하는 비정질 실리콘 박막의 제조 방법.
- 제1항에 있어서,상기 희생 산화막을 제거하는 단계는,상기 비정질 실리콘 박막에 에칭액 또는 에칭액의 증기를 가하여, 상기 에칭액 또는 증기의 에칭제 성분이 상기 비정질 실리콘 박막을 통과하는 단계; 및상기 비정질 실리콘 박막을 남겨 놓은 상태에서, 상기 비정질 실리콘 박막을 통과한 에칭제 성분에 의해 상기 희생 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 제조 방법.
- 제1항에 있어서,상기 희생 산화막을 제거하는 단계 후에, 상기 비정질 실리콘 박막을 다른 기판 상으로 옮기는 단계를 더 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 제조 방법.
- 제3항에 있어서,상기 다른 기판은 플렉시블 기판인 것을 특징으로 하는 비정질 실리콘 박막의 제조 방법.
- 제3항에 있어서,상기 비정질 실리콘 박막을 다른 기판 상으로 옮기는 단계는, PDMS(PolyDiMethylSiloxane)를 이용하여 상기 비정질 실리콘 박막을 다른 기판 상으로 붙이는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 제조 방법.
- 제1항에 있어서,상기 희생 산화막은 실리콘 산화막인 것을 특징으로 하는 비정질 실리콘 박막의 제조 방법.
- 제6항에 있어서,상기 실리콘 산화막은 건식 산화, 습식 산화 또는 PECVD를 이용하여 상기 기판 상에 형성되는 것을 특징으로 하는 비정질 실리콘 박막의 제조 방법.
- 제6항에 있어서,상기 에칭액은 HF 또는 BOE 용액을 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 제조 방법.
- 제1항에 있어서,상기 비정질 실리콘 박막에 에칭액 또는 에칭액의 증기를 가하는 단계는, 상기 비정질 실리콘 박막을 에칭액에 넣는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 제조 방법.
- 제1항에 있어서,상기 비정질 실리콘 박막에 에칭액 또는 에칭액의 증기를 가하는 단계는, 밀폐된 공간에 상기 비정질 실리콘 박막을 에칭액과 함께 배치하여 상기 밀폐된 공간 에 있는 에칭액으로부터 나온 증기가 상기 비정질 실리콘 박막에 가해지는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 제조 방법.
- 제1항에 있어서,상기 비정질 실리콘 박막을 증착하는 단계는, 상기 희생 산화막 상에 PECVD를 이용하여 비정질 실리콘 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090039032A KR101001254B1 (ko) | 2009-05-04 | 2009-05-04 | 희생 산화막을 이용한 비정질 실리콘 박막의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090039032A KR101001254B1 (ko) | 2009-05-04 | 2009-05-04 | 희생 산화막을 이용한 비정질 실리콘 박막의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100120037A KR20100120037A (ko) | 2010-11-12 |
| KR101001254B1 true KR101001254B1 (ko) | 2010-12-17 |
Family
ID=43405812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090039032A KR101001254B1 (ko) | 2009-05-04 | 2009-05-04 | 희생 산화막을 이용한 비정질 실리콘 박막의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101001254B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101328006B1 (ko) * | 2013-06-21 | 2013-11-13 | 한국과학기술원 | 유연성 질화갈륨 발광다이오드 소자 제조방법 및 이에 따라 제조된 유연성 질화갈륨 발광다이오드 소자 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562061B1 (ko) | 2001-07-26 | 2006-03-17 | 미쓰비시덴키 가부시키가이샤 | 박막구조체 및 그 제조방법 |
| KR100799144B1 (ko) | 2004-01-15 | 2008-01-29 | 스구루 노다 | 단결정 박막의 제조 방법 및 그 단결정 박막 디바이스 |
-
2009
- 2009-05-04 KR KR1020090039032A patent/KR101001254B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562061B1 (ko) | 2001-07-26 | 2006-03-17 | 미쓰비시덴키 가부시키가이샤 | 박막구조체 및 그 제조방법 |
| KR100799144B1 (ko) | 2004-01-15 | 2008-01-29 | 스구루 노다 | 단결정 박막의 제조 방법 및 그 단결정 박막 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100120037A (ko) | 2010-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fan et al. | Transfer assembly for two-dimensional van der Waals heterostructures | |
| KR100380512B1 (ko) | 막구조를기체로부터박리하는공정을갖는반도체소자형성법 | |
| US9666674B2 (en) | Formation of large scale single crystalline graphene | |
| JP5524817B2 (ja) | 薄いｓｏｉデバイスの製造 | |
| JP2006049911A (ja) | 単層および多層の単結晶シリコンおよびシリコンデバイスをプラスチック上に犠牲ガラスを用いて製造する方法 | |
| CN103258960B (zh) | 一种有机薄膜晶体管的制备方法 | |
| CN104556005B (zh) | 一种转移石墨烯薄膜的方法 | |
| US20100151627A1 (en) | Fabrication method of thin film device | |
| WO2010080358A3 (en) | Edge film removal process for thin film solar cell applications | |
| JP5140635B2 (ja) | 薄膜素子の製造方法 | |
| KR20110064149A (ko) | 반도체 소자의 제조방법 | |
| CN103972388A (zh) | 制备尺寸可控的高取向有机小分子半导体单晶图案的方法 | |
| US10985320B2 (en) | Organic transistor and manufacturing method thereof, array substrate, display device | |
| JP2006216891A (ja) | 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体 | |
| KR20170013557A (ko) | 그래핀 전사기판 제조방법 | |
| KR101001254B1 (ko) | 희생 산화막을 이용한 비정질 실리콘 박막의 제조 방법 | |
| CN104217930A (zh) | 一种石墨烯图案的形成方法 | |
| CN105304499A (zh) | 一种制备柔性碳纳米管场效应晶体管的方法 | |
| US9396935B1 (en) | Method of fabricating ultra-thin inorganic semiconductor film and method of fabricating three-dimensional semiconductor device using the same | |
| RU2015101761A (ru) | Способ производства микроносителей | |
| US8685836B2 (en) | Method for forming a silicon layer on any substrate using light irradiation | |
| KR100997992B1 (ko) | 박막소자의 제조방법 | |
| KR20100120038A (ko) | 국부적 비정질화를 이용한 단결정 실리콘 박막의 제조 방법 | |
| KR101043097B1 (ko) | 광조사를 이용한 단결정 실리콘 박막의 제조 방법 | |
| Michaud et al. | Transfer of an ultrathin single-crystal silicon film from a silicon-on-insulator to a polymer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151201 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |