KR100799144B1 - 단결정 박막의 제조 방법 및 그 단결정 박막 디바이스 - Google Patents

단결정 박막의 제조 방법 및 그 단결정 박막 디바이스 Download PDF

Info

Publication number
KR100799144B1
KR100799144B1 KR1020067014228A KR20067014228A KR100799144B1 KR 100799144 B1 KR100799144 B1 KR 100799144B1 KR 1020067014228 A KR1020067014228 A KR 1020067014228A KR 20067014228 A KR20067014228 A KR 20067014228A KR 100799144 B1 KR100799144 B1 KR 100799144B1
Authority
KR
South Korea
Prior art keywords
single crystal
thin film
crystal silicon
sacrificial layer
substrate
Prior art date
Application number
KR1020067014228A
Other languages
English (en)
Other versions
KR20070030740A (ko
Inventor
스구루 노다
Original Assignee
스구루 노다
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스구루 노다 filed Critical 스구루 노다
Priority to KR1020067014228A priority Critical patent/KR100799144B1/ko
Publication of KR20070030740A publication Critical patent/KR20070030740A/ko
Application granted granted Critical
Publication of KR100799144B1 publication Critical patent/KR100799144B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

단결정 실리콘막의 리프트 오프가 양호하고, 또한 고순도의 단결정 실리콘막을 얻을 수 있는 단결정 박막의 제조 방법과 그것을 사용하여 얻어지는 디바이스를 제공한다. 단결정 실리콘 기판 (주형 Si 기판, 201) 을 준비하고, 이 단결정 실리콘 기판 (201) 상에 에피택셜 희생층 (202) 을 형성한다. 이어서, 이 희생층 (202) 상에 단결정 실리콘막 (203) 을 RVD 법에 의해 급속히 에피택셜 성장시키고, 이어서, 상기 희생층 (202) 을 에칭하여, 태양 전지 발전층 단결정 실리콘 박막 (204) 을 얻는다.
단결정 실리콘 기판, 희생층, 태양 전지, 에피택셜 리프트 오프법

Description

단결정 박막의 제조 방법 및 그 단결정 박막 디바이스{PROCESS FOR PRODUCING MONOCRYSTAL THIN FILM AND MONOCRYSTAL THIN FILM DEVICE}
기술분야
본 발명은, 단결정 박막의 제조 방법 및 그 단결정 박막 디바이스에 관련된 것으로서, 특히, 고순도의 태양 전지용 단결정 실리콘 박막의 제조 방법 및 그 단결정 실리콘 박막 태양 전지에 관한 것이다.
배경기술
종래의 단결정 실리콘 박막의 제조 방법에 대해 설명한다.
(a) 산소 이온 주입법
단결정 실리콘 기판에 산소 이온을 주입한 후, 열처리를 실시함으로써, 단결정 실리콘/이산화 실리콘/단결정 실리콘 기판의 구조를 제작한다.
그러나, 단결정 실리콘 기판으로의 산소 이온 주입에 있어서, 상부 단결정 실리콘에 결함이 많이 발생되거나, 이온 주입 비용이 높다는 문제가 있다 (하기 특허 문헌 1 참조).
(b) 수소 이온 주입법
단결정 실리콘 기판에 수소 이온 (H+ 및 H-) 을 주입하고, 지지 기판에 부착한 후, 열처리를 실시하고, 수소 이온이 주입된 층을 파괴하여, 벗겨냄으로써, 서 브 ㎛ 오더의 단결정 실리콘 박막을 지지 기판 상에 형성할 수 있다.
그러나, 수소의 주입 깊이가 서브 ㎛ 오더에 그치기 때문에, 예를 들어, 태양 전지의 용도로는 1000℃ 이상의 고온에서 화학 증착법 또는 물리 증착법에 의해 단결정 실리콘 박막을 10㎛ 전후로 후막화하는 것이 필요해지지만, 내열성·열팽창력의 요건을 만족시키는 저렴한 기판을 얻는 것이 곤란하다. 또한, 수소 이온 주입층을 기판으로부터 박리하기 전에 후막화하는 방법에 대해서는, 후막화 조건 하에서 수소 이온 주입층이 파손되기 때문에 불가능하다 (하기 특허 문헌 2 참조).
(c) 포러스 실리콘법
단결정 실리콘 기판 표면을 양극 산화하면, 세공 (細孔) 을 고밀도로 형성할 수 있다. 이 세공 표면에 산화 처리를 실시하여, 플루오르산에 의해 외표면에 가까운 부분만 산화층을 제거한 후, 수소 분위기 하에서 어닐 (anneal) 하면, 최표면이 단결정의 연속막으로 되돌아가고, 그 아래에 공극을 다수 갖는 구조가 생긴다. 이것을 지지 기판에 부착한 후, 공극을 포함한 층을 액상법에 의해 화학적으로 용해하거나, 워터 제트 등에 의해 기계적으로 파괴함으로써, 단결정 실리콘 박막을 분리할 수 있다 (하기 특허 문헌 3 참조).
그러나, 상부 실리콘막 두께는 표면 장력의 기여하는 1㎛ 전후밖에 되지 않고, 태양 전지에 응용하기 위해서는, CDV 법에 의한 후막화가 필수적이다. 또한, 기계적 파괴에 의한 박리시, 단결정 실리콘 기판도 파손되어, 반복 이용이 제한된다는 문제도 있다. 또한, 프로세스면에서도 다수의 단계가 필요하여, 복잡하다.
(d) 용융 재결정화법·용융 결정화법
실리콘 기판 상에, 이산화 실리콘막, 다결정 내지 비결정 실리콘 박막, 이산화 실리콘으로 이루어지는 보호막의 순서로 적층시켜, 램프 가열 등에 의한 선 형상의 용융대의 스캔을 행함으로써, 면내 방향으로 결정 입경이 발달한 다결정 실리콘 박막을 제작할 수 있다. 그 후, 보호막을 약액에 의해 제거하고, CVD 법에 의해 다결정 실리콘 박막을 후막화한 후, 이산화 실리콘막을 플루오르산에 의해 에칭함으로써, 다결정 실리콘 박막을 분리할 수 있다 (하기 특허문헌 4 를 참조).
그러나, 얻어지는 것은 어디까지나 다결정 실리콘 박막이기 때문에, 발전 효율이 떨어지는 데다가, 용융대의 스캐닝시, 실리콘 기판까지 열화되어 버린다는 문제가 있고, 또한, 프로세스면에서도 다수의 단계로 이루어져 복잡하다.
(e) 원소 조성이 상이한 희생층을 사용한 에피택셜 리프트 오프 (ELO; Epitaxial Lift-Off) 법
에피택셜 리프트 오프 (ELO) 법이란, 단결정 기판을 주형에 사용하고, 그 위에 희생층을 에피택셜 성장시키고, 또한 그 위에 목적으로 하는 막을 에피택셜 성장시키코, 희생층을 제거함으로써 목적으로 하는 재료의 단결정 박막을 얻는 방법인 것이다.
그런데, 단결정 실리콘 박막은, 태양 전지로서 사용하는 경우에는 발전 효율이나 안전성·안정성 등에서 우수하지만, 그 비용이 비싼 것이 문제되고 있다. 태양 전지에 사용되는 초고순도 실리콘으로서는, 반도체 산업에서 만들어진 것의 규격외품을 저렴하게 구입하고 있으나, 그래도 실리콘 기판이 비용의 대부분을 차 지하고, 또한 반도체 산업에서의 실리콘의 잉여도 없어지고 있는 것이 현재 상태이다. 따라서 단결정 실리콘을, 기판을 박막으로 치환할 수 있으면, 비용과 원료량의 문제를 해결할 수 있다.
그래서, 본원 발명자는, 단결정 실리콘 박막을 ELO 법으로 제조하는 방법을 제안하였다 (하기 특허 문헌 5 참조). 여기에서는, 희생층으로서, 금속 실리사이드나 도프 실리콘층이라는 「원소 조성이 상이한 재료」를 사용함으로써, 실리콘으로도 ELO 법의 적용이 가능해지는 것을 제안하였다.
구체적으로는, 단결정 실리콘 기판 상에, 순실리콘과는 조성이 상이한 층, 구체적으로는 금속 실리사이드나 고농도 도프 실리콘을 희생층 (중간층) 으로서 에피택셜 성장시키고, 또한 그 위에 실리콘을 에피택셜 성장시킴으로써 단결정 실리콘 박막을 형성하여, 희생층을 화학적으로 에칭·제거함으로써, 단결정 실리콘 기판과 단결정 실리콘 박막을 분리하고, 단결정 실리콘 기판을 반복 재이용하면서, 단결정 실리콘 박막을 제조하는 방법을 제안하였다.
그러나, 상기한 바와 같은 희생층을 사용하는 방법에도 문제가 있었다. 즉, 금속 실리사이드 등의 재료를 사용하면, 단결정 실리콘 박막에 불순물이 혼입되기 때문에, 태양 전지의 발전 효율에 문제가 발생한다. 한편, 도프 실리콘층을 사용하면, 단결정 실리콘 박막을 에피택셜 성장시키는 프로세스에 있어서, 도펀트가, 단결정 실리콘 박막 및 기판 방향으로 확산되어버려, 고농도의 도프층을 유지할 수 없게 된다는 문제가 있었다.
특허문헌 1 : 일본 공개특허공보 2000-077352호
특허문헌 2 : 일본 공개특허공보 평11-040785호
특허문헌 3 : 일본 공개특허공보 평05-275663호
특허문헌 4 : 일본 공개특허공보 평07-226528호
특허문헌 5 : WO0240751호
발명의 개시
상기한 (e) 원소 조성이 상이한 희생층을 사용한 ELO 법에 대해 더욱 상세하게 설명함과 함께, 그 문제점에 대해 설명한다.
도 1 은 이러한 원소 조성이 상이한 희생층을 사용한 ELO 법에 의한 단결정 실리콘막의 제조 공정 단면도 (그 1) 이다.
(1) 우선, 도 1(a) 에 나타나는 바와 같이, 단결정 실리콘 기판 (1) 을 준비한다.
(2) 다음으로, 도 1(b) 에 나타나는 바와 같이, 단결정 실리콘 기판 (1) 의 표면에, 중간층 (희생층) 으로서 금속 실리사이드 (MSix : 여기에서 M 은 금속) 막 (2) 을 에피택셜 성장시킨다.
(3) 다음으로, 도 1(c) 에 나타나는 바와 같이, 희생층 (2) 의 표면에 단결정 실리콘막 (3) 을 에피택셜 성장시킨다.
(4) 다음으로, 도 1(d) 에 나타나는 바와 같이, 금속 실리사이드막 (2) 을 에칭에 의해 제거하고, 단결정 실리콘막 (3) 을 분리한다.
도 2 는 이러한 원소 조성이 상이한 희생층을 사용한 ELO 법에 의한 단결정 실리콘막의 제조 공정 단면도 (그 2) 이다.
(1) 우선, 도 2(a) 에 나타나는 바와 같이, 단결정 실리콘 기판 (11) 을 준비한다.
(2) 다음으로, 도 2(b) 에 나타나는 바와 같이, 단결정 실리콘 기판 (1) 의 표면에, 중간층 (희생층) 으로서 고농도 도프 실리콘막 (12) 을 에피택셜 성장시키거나, 또는 단결정 실리콘 기판 (11) 표면에 도핑을 실시함으로써 중간층 (희생층) 을 형성한다.
(3) 이어서, 도 2(c) 에 나타나는 바와 같이, 고농도 도프 실리콘막 (12) 의 표면에 단결정 실리콘막 (13) 을 에피택셜 성장시킨다.
(4) 이어서, 도 2(d) 에 나타나는 바와 같이, 고농도 도프 실리콘막 (12) 을 에칭에 의해 제거하고, 단결정 실리콘막 (13) 을 분리한다.
그러나, 상기한 단결정 실리콘막의 제조 방법에 의하면, 이하와 같은 문제점이 있었다.
(A) 상기한 도 1 에 의한 단결정 실리콘막의 제조 방법에 의하면,
희생층에 금속 실리사이드 (CoSi2, NiSi2, CrSi2) 막 (2) 을 사용하는 경우에는, 에칭제는 HF 수용액으로 하고, 이 금속 실리사이드막 (2) 의 선택 에칭은 용이하지만, 단결정 실리콘막 (3) 으로 금속 원자가 혼입되기 때문에, 고순도의 단결정 실리콘막을 제조할 수 없었다.
특히, 단결정 실리콘 박막을 태양 전지의 발전층으로서 이용하는 경우, 금속원소의 혼입이 0.1ppm 이하라는 극미량이어도, 태양 전지의 발전 효율은 현저하게 저하되어 버리게 된다.
삭제
(B) 상기한 도 2 에 의한 단결정 실리콘막의 제조 방법에 의하면,
B, P,···(p, n 모두 가능하고, <10-2Ωcm) 를 도펀트로 한 고농도 도프 실리콘막 (12) 을 희생층으로 한 경우, 에칭제는, HF/HNO3/CH3COOH 로 하고, 도펀트의 단결정 실리콘막 (13) 으로의 혼입 문제는 적지만, 단결정 실리콘막 (13) 을 에피택셜 성장시킬 때에, 확산에 의해 도펀트의 분포가 크게 넓어지기 때문에, 단결정 실리콘막 (13) 의 리프트 오프가 불완전하다는 문제가 있었다.
구체적으로는, 희생층 (고농도 도프 실리콘막 (12)) 상에 단결정 실리콘 박막 (13) 을 에피택셜 성장시킬 때에, 어느 정도의 시간이 필요해지지만, 그 한창에 희생층 (12) 중의 도펀트가 확산하고, 층상 구조를 유지할 수 없게 된다는 문제가 발생한다 (도 4 참조).
도 4 는 종래의 문제점인 고농도 도프 실리콘 희생층/단결정 실리콘 기판 구조상으로의 단결정 실리콘 박막의 에피택셜 성장시에 있어서의, 도펀트의 확산의 설명을 위한 모식도이고, 도 4(a) 는 목적으로 하는 막구조와 도펀트 농도 분포의 이상도, 도 4(b) 는 실제의 막구조와 도펀트 농도 분포이고, 에피택셜 성장시에 도펀트의 확산이 일어나, 3 층 구조를 유지할 수 없게 되는 모양을 나타내는 도면이다.
그래서, 본 발명은, 상기 문제점을 제거하여, 단결정 실리콘막의 리프트 오프가 양호하고, 또는 고순도의 태양 전지용 단결정 실리콘막을 얻을 수 있는 단결정 박막의 제조 방법 및 그 단결정 박막 디바이스를 제공하는 것을 목적으로 한다.
〔1〕단결정 박막의 제조 방법에 있어서, (a) 단결정 기판을 준비하고, (b) 이 단결정 기판 상에 동일한 물질이고 결정 결함을 갖는 희생층을 에피택셜 성장시키고, (c) 이 희생층 상에 동일한 물질이고 상기 희생층보다 결정 결함이 적은 단결정 박막을 에피택셜 성장시키고, (d) 상기 희생층을 에칭하여, 결정 결함이 적은 단결정 박막을 제조하는 것을 특징으로 한다.
〔2〕상기〔1〕에 기재된 단결정 박막의 제조 방법에 있어서, 상기 (b) 공정에 이어서 상기 희생층 표면의 결정 결함을 소실시키는 것을 특징으로 한다.
〔3〕상기〔1〕또는〔2〕에 기재된 단결정 박막의 제조 방법에 있어서, 상기 단결정 기판이 단결정 실리콘 기판, 상기 희생층이 실리콘 희생층, 상기 단결정 박막이 단결정 실리콘 박막인 것을 특징으로 한다.
〔4〕상기〔1〕또는〔2〕에 기재된 단결정 박막의 제조 방법에 있어서, 상기 단결정 기판이 단결정 GaAs 기판인 것을 특징으로 한다.
〔5〕상기〔1〕또는〔2〕에 기재된 단결정 박막의 제조 방법에 있어서, 상기 단결정 기판이 단결정 Mg0 기판인 것을 특징으로 한다.
〔6〕상기〔1〕에 기재된 단결정 박막의 제조 방법에 있어서, 상기 (b) 공정을, 400 ∼ 1200℃에서 물리 증착법 또는 화학 증착법에 의해 행함으로써, 결정 결함을 갖는 실리콘 희생층을 에피택셜 성장시키는 것을 특징으로 한다.
〔7〕상기〔3〕또는〔6〕에 기재된 단결정 박막의 제조 방법에 있어서, 상기 결정 결함이 쌍정 (twin), 빈 구멍, 격자간 원자, 에지 전위 (edge displacement), 나선 (screw) 전위인 것을 특징으로 한다.
〔8〕상기〔3〕,〔6〕또는〔7〕에 기재된 단결정 박막의 제조 방법에 있어서, 상기 결정 결함의 수 밀도 (數 密度) 가, 상기 단결정 실리콘 기판과 상기 실리콘 희생층의 계면에서, 1/㎛2 ∼ 1/㎚2 인 것을 특징으로 한다.
〔9〕상기〔3〕또는〔6〕 ∼ 〔8〕중 어느 한 항에 있어서, 상기 단결정 실리콘 기판과 상기 실리콘 희생층의 계면에서, 1/㎛2 ∼ 1/㎚2 의 수 밀도로 쌍정이 존재하는 것을 특징으로 한다.
〔10〕상기〔3〕또는〔6〕 ∼ 〔9〕중 어느 한 항에 기재된 단결정 박막의 제조 방법에 있어서, 상기 (b) 공정에 이어서, 환원성 분위기 하, 온도 1000 ∼ 1400℃ 에서 열 어닐을 행함으로써, 상기 실리콘 희생층 표면의 결정 결함을 소실시키는 것을 특징으로 한다.
〔11〕상기〔10〕에 기재된 단결정 박막의 제조 방법에 있어서, 상기 어닐 처리 후에, 상기 실리콘 희생층 표면에서의 쌍정의 수 밀도가, 상기 실리콘 희생층과 상기 단결정 실리콘 기판의 계면에서의 쌍정의 수 밀도의 100 분의 1 이하인 것 을 특징으로 한다.
〔12〕상기〔3〕또는〔6〕 ∼ 〔11〕중 어느 한 항에 기재된 단결정 박막의 제조 방법에 있어서, 상기 (c) 공정을, 기판 온도 1000 ∼ 1400℃ 에서 물리 증착법 또는 화학 증착법에 의해 행함으로써, 결정 결함이 적은 단결정 실리콘 박막을 에피택셜 성장시키는 것을 특징으로 한다.
〔13〕상기〔3〕또는〔6〕 ∼ 〔12〕중 어느 한 항에 기재된 단결정 박막의 제조 방법에 있어서, 상기 (c) 공정에 이어서 상기 단결정 실리콘 박막을 지지 기재에 유지시킨 후, 상기 실리콘 희생층을 에칭하고, 단결정 실리콘 박막을 제조하는 것을 특징으로 한다.
〔14〕상기〔3〕또는〔6〕 ∼ 〔13〕중 어느 한 항에 기재된 단결정 박막의 제조 방법에 있어서, 상기 단결정 실리콘 기판에 간격을 두고 구멍을 형성하는 것을 특징으로 한다.
〔15〕상기〔3〕또는〔6〕 ∼ 〔14〕중 어느 한 항에 기재된 단결정 박막의 제조 방법에 있어서, 상기 실리콘 희생층의 두께를 100nm 이하로 함으로써, 상기 단결정 실리콘 박막의 하면 (下面) 의 요철을 100nm 이하로 억제하는 것을 특징으로 한다.
〔16〕상기〔3〕또는〔6〕 ∼ 〔14〕중 어느 한 항에 기재된 단결정 박막의 제조 방법에 있어서, 상기 실리콘 희생층의 두께를 100nm 이상으로 함으로써, 상기 단결정 실리콘 박막의 하면에 100nm 이상의 텍스쳐 구조를 도입하는 것을 특징으로 한다.
〔17〕상기〔3〕또는〔6〕 ∼ 〔16〕중 어느 한 항에 기재된 단결정 박막의 제조 방법에 있어서, 상기 단결정 실리콘 기판의 표면에 요철을 형성하는 것을 특징으로 하는 단결정 박막의 제조 방법.
〔18〕상기〔3〕또는〔6〕 ∼ 〔17〕중 어느 한 항에 기재된 단결정 박막의 제조 방법에 있어서, 상기 실리콘 희생층의 에칭을 플루오르산과 산화제의 혼합 용액으로 행하는 것을 특징으로 한다.
〔19〕단결정 박막 디바이스로서, 상기〔1〕내지〔5〕중 어느 한 항에 기재된 단결정 박막의 제조 방법에 의해 얻어지는 단결정 박막 디바이스.
〔20〕단결정 박막 디바이스로서, 상기〔3〕또는〔6〕 ∼ 〔18〕중 어느 한 항에 기재된 단결정 실리콘 박막의 제조 방법에 의해 얻어지는 단결정 박막 디바이스.
〔21〕상기〔20〕에 기재된 단결정 박막 디바이스에 있어서, 상기 단결정 실리콘 박막이 태양 전지용 발전층인 것을 특징으로 한다.
〔22〕상기〔20〕에 기재된 단결정 박막 디바이스에 있어서, 상기 단결정 실리콘 박막이 SOI 용 단결정 실리콘 박막인 것을 특징으로 한다.
〔23〕태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, (a) 단결정 실리콘 기판을 준비하고, (b) 이 기판 상에 에피택셜 희생층을 형성하고, (c) 이 희생층 상에 단결정 실리콘 박막을 급속하게 에피택셜 성장시키고, (d) 상기 희생층을 에칭하여, 태양 전지 발전층 단결정 실리콘 박막을 제조하는 것을 특징으로 한다.
〔24〕상기〔23〕에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 단결정 실리콘 박막을, 온도 T(℃) 에 있어서 막 성장 속도 (GR (㎛/min)) 가 GR>2×1012exp〔-325(kJ/mol)/8.31(J/mol·K)/(T+273)(K)〕를 만족하는 속도로 에피택셜 성장시킴으로써, 상기 희생층의 구조 변화를 방지하는 것을 특징으로 한다.
〔25〕상기〔23〕또는〔24〕에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 단결정 실리콘 박막이 급속한 에피택셜 성장을, 물리 증착법에 의해 행하는 것을 특징으로 한다.
〔26〕상기〔23〕,〔24〕또는〔25〕에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 희생층이 결정 결함을 갖는 결정 실리콘인 것을 특징으로 한다.
〔27〕상기〔26〕에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 결정 결함이 쌍정, 빈 구멍, 격자간 원자, 에지 전위, 나선 전위인 것을 특징으로 한다.
〔28〕상기〔26〕또는〔27〕에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 결정 결함의 수 밀도가, 상기 단결정 실리콘 기판과 상기 실리콘 희생층의 계면에 있어서, 1/㎛2 ∼ 1/nm2 인 것을 특징으로 한다.
〔29〕상기〔25〕내지〔28〕중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 (b) 공정에 이어서 상기 희생층 표면의 결 정 결함을 소실시키는 것을 특징으로 한다.
〔30〕상기〔23〕,〔24〕또는〔25〕에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 결정 희생층이 고농도 도핑된 단결정 실리콘인 것을 특징으로 한다.
〔31〕상기〔30〕에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 고농도로 도핑된 단결정 실리콘 중의 도펀트가, Ⅲ 족 내지 Ⅴ 족 원소인 것을 특징으로 한다.
〔32〕상기〔30〕또는〔31〕에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 고농도로 도핑된 단결정 실리콘 중의 도펀트 농도가, 1018 원자/cm3 이상인 것을 특징으로 한다.
〔33〕상기〔30〕,〔31〕,〔32〕중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 단결정 실리콘 기판 표면에 도펀트원을 공급함으로써, 고농도로 도핑된 단결정 실리콘 희생층을 형성하는 것을 특징으로 한다.
〔34〕상기〔30〕,〔31〕,〔32〕중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 단결정 실리콘 기판 상에 실리콘원과 도펀트원을 동시에 공급함으로써, 고농도로 도핑된 단결정 실리콘 희생층을 형성하는 것을 특징으로 한다.
〔35〕상기〔30〕,〔31〕,〔32〕중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 실리콘원과 도펀트원의 비율을 시간에 대해 제 어하여 단결정 실리콘 기판 상에 공급함으로써, 급속히 에피택셜 성장하는 실리콘막 중에 도펀트 농도가 높은 층과 낮은 층을 형성하고, 전자를 희생층으로 하고 후자를 태양 전지 발전층 단결정 실리콘 박막으로 하는 것을 특징으로 한다.
〔36〕상기〔23〕,〔24〕또는〔25〕에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 결정 희생층이 실리콘을 함유하는 화합물 결정인 것을 특징으로 한다.
〔37〕상기〔36〕에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 실리콘을 함유하는 화합물 결정이 CoSi2, NiSi2, CrSi2 등의 금속 실리사이드인 것을 특징으로 한다.
〔38〕상기〔23〕,〔24〕또는〔25〕에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 결정 희생층이 실리콘을 함유하지 않은 결정인 것을 특징으로 한다.
〔39〕상기〔23〕 ∼ 〔38〕중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 희생층을 플루오르산을 함유하는 수용액에 의해 에칭함으로써, 태양 전지 발전층 단결정 실리콘 박막을 제조하는 것을 특징으로 한다.
〔40〕상기〔23〕 ∼ 〔39〕중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 (c) 공정에 이어서 상기 단결정 실리콘 박막을 지지 기재에 유지시킨 후, 상기 실리콘 희생층을 에칭하고, 태양 전지 발전층 단결정 실리콘 박막을 제조하는 것을 특징으로 한다.
〔41〕상기〔23〕내지〔40〕중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 단결정 실리콘 기판에 간격을 두고 구멍을 형성하는 것을 특징으로 한다.
〔42〕상기〔23〕내지〔41〕중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 단결정 실리콘 기판의 표면에 요철을 형성하는 것을 특징으로 한다.
〔43〕단결정 실리콘 박막 태양 전지로서, 상기〔23〕내지〔42〕중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 의해 얻어지는 단결정 실리콘 박막 태양 전지.
도면의 간단한 설명
도 1 은, 종래의 원소 조성이 상이한 희생층을 사용한 ELO 법에 의한 단결정 실리콘막의 제조 공정 단면도 (그 1) 이다.
도 2 는, 종래의 원소 조성이 상이한 희생층을 사용한 ELO 법에 의한 단결정 실리콘막의 제조 공정 단면도 (그 2) 이다.
삭제
도 4 는, 종래의 문제점인 고농도 도프 실리콘 희생층/단결정 실리콘 기판 구조 상으로의 단결정 실리콘 박막의 에피택셜 성장시에 있어서의, 도펀트의 확산의 설명을 위한 모식도이다.
도 5 는, 본 발명의 실시예를 나타내는 단결정 박막의 제조 공정 단면도 (그 1) 이다.
도 6 은, 본 발명의 실시예를 나타내는 단결정 박막의 제조 공정 단면도 (그 2) 이다.
도 7 은, 본 발명의 실시예를 나타내는 단결정 박막의 제조 공정 단면도 (그 3) 이다.
도 8 은, 본 발명의 실시예를 나타내는 단결정 박막의 제조 공정 단면도 (그 4) 이다.
도 9 는, 본 발명의 실시예를 나타내는 단결정 박막의 제조 공정 단면도 (그 5) 이다.
도 10 은, 본 발명의 실시예 1 을 나타내는 공정 단면도이다.
도 11 은, 본 발명의 실시예 1 을 나타내는 희생막을 도중까지 에칭한 샘플의 단면의, 전자 현미경 사진이다.
도 12 는, 본 발명의 실시예 2 를 나타내는 공정 단면도이다.
도 13 는, 본 발명의 실시예 3 을 나타내는 단결정 박막의 제조 공정 단면도이다.
도 14 는, 본 발명의 실시예 3 을 나타내는 빈 구멍 기판의 평면의 광학 현미경 사진이다.
도 15 는, 본 발명의 실시예 4 를 나타내는 단결정 박막의 제조 공정 단면도이다.
도 16 은, 본 발명의 실시예 4 를 나타내는 피라미드 형상의 텍스쳐를 도입한 기판의 단면의, 전자 현미경 사진이다.
도 17 은, 본 발명에 관련된 온도와 막 성장 속도의 관계를 나타내는 도면이다.
도 18 은, 본 발명에 관련된 실리콘 박막의 (220) 면내 X선 회절의 φ 스캔 측정 결과〔면내 X 선 회절 (XRD) 패턴〕를 나타내는 도면이다.
도 19 는, 본 발명에 관련된 선택 에칭한 단결정 실리콘 박막/고농도 P 도프 실리콘 희생층/단결정 실리콘 기판의 주사형 전자 현미경에 의한 단면 사진이다.
도 20 은, 본 발명의 실시예를 나타내는 태양 전지용 단결정 실리콘 박막의 제조 공정 단면 모식도이다.
도 21 은, 본 발명의 실시예를 나타내는 고스루풋 증착 (도프층 형성) 장치의 모식도이다.
도 22 는, 본 발명의 실시예를 나타내는 고스루풋 증착 장치의 플로우를 따라 형성되는 태양 전지 발전층의 제조 단면도이다.
도 23 은, 본 발명의 실시예를 나타내는 고스루풋 증착 (결함층 형성) 장치의 모식도이다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시형태에 대해 상세하게 설명한다.
(1) 도 5 는 본 발명의 실시예를 나타내는 단결정 박막의 제조 공정 단면도 (그 1) 이다.
우선, 도 5(a) 에 나타내는 바와 같이 단결정 기판 (21) 을 준비한다. 다음으로, 도 5(b) 에 나타내는 바와 같이, 이 단결정 기판 (21) 과 동일한 물질이고 결정 결함을 갖는 단결정 희생층 (22) 을 에피택셜 성장시켜 형성한다. 다음으로, 도 5(c) 에 나타내는 바와 같이, 이 단결정 희생층 (22) 상에 동일한 물질이고 결정 결함이 적은 고순도의 단결정 박막 (23) 을 에피택셜 성장시켜 형성한다. 그리고, 도 5(d) 에 나타내는 바와 같이, 상기 단결정 희생층 (22) 을 에칭 (용해) 하여, 결정 결함이 적은 고순도의 단결정 박막 (23) 을 얻는다.
또한, 도 5(d) 에 있어서 남겨진 단결정 기판 (21) 은 재이용할 수 있다.
(2) 도 6 은 본 발명의 실시예를 나타내는 단결정 박막의 제조 공정 단면도 (그 2) 이다.
우선, 도 6(a) 에 나타내는 바와 같이 단결정 기판 (31) 을 준비한다. 다음으로, 도 6(b) 에 나타내는 바와 같이, 이 단결정 기판 (31) 과 동일한 물질이고 결정 결함을 갖는 단결정 희생층 (32) 을 에피택셜 성장시켜 형성한다. 다음으로, 도 6(c) 에 나타내는 바와 같이, 이 단결정 희생층 (32) 의 표면 (33) 의 결정 결함을 소실시킨다. 다음으로, 도 6(d) 에 나타내는 바와 같이, 결정 결함을 소실시킨 단결정 희생층 (32) 의 표면 (33) 상에 동일한 물질이고 결정 결함이 적은 고순도의 단결정 박막 (34) 을 에피택셜 성장시켜 형성한다. 다음으로, 도 6(e) 에 나타내는 바와 같이, 상기 단결정 희생층 (32) 을 에칭 (용해) 하여, 결정 결함이 적은 고순도의 단결정 박막 (34) 을 얻는다.
여기에서도, 도 6(e) 에 있어서 남겨진 단결정 기판 (31) 은 재이용할 수 있 다.
(3) 도 7 은 본 발명의 실시예를 나타내는 단결정 박막의 제조 공정 단면도 (그 3) 이다.
우선, 도 7(a) 에 나타내는 바와 같이 단결정 기판 (41) 을 준비한다. 다음으로, 도 7(b) 에 나타내는 바와 같이, 이 단결정 기판 (41) 과 동일한 물질이고 결정 결함을 갖는 단결정 희생층 (42) 을 에피택셜 성장시켜 형성한다. 다음으로, 도 7(c) 에 나타내는 바와 같이, 이 단결정 희생층 (42) 상에 동일한 물질이고 결정 결함이 적은 고순도의 단결정 박막 (43) 을 에피택셜 성장시켜 형성한다. 다음으로, 도 7(d) 에 나타내는 바와 같이, 결정 결함이 적은 고순도의 단결정 박막 (43) 을 지지 기재 (44) 에서 유지한다. 그리고, 도 7(e) 에 나타내는 바와 같이, 상기 단결정 희생층 (42) 을 에칭 (용해) 하여, 지지 기재 (44) 에서 지지된 결정 결함이 적은 고순도의 단결정 박막 (43) 을 얻는다.
여기에서도, 도 7(e) 에 있어서 남겨진 단결정 기판 (41) 은 재이용할 수 있다.
(4) 도 8 은 본 발명의 실시예를 나타내는 단결정 박막의 제조 공정 단면도 (그 4) 이다.
우선, 도 8(a) 에 나타내는 바와 같이 단결정 기판 (51) 을 준비한다. 다음으로, 도 8(b) 에 나타내는 바와 같이, 이 단결정 기판 (51) 과 동일한 물질이고 결정 결함을 갖는 단결정 희생층 (52) 을 에피택셜 성장시켜 형성한다. 다음으로, 도 8(c) 에 나타내는 바와 같이, 이 단결정 희생층 (52) 의 표면 (53) 의 결정 결함을 소실시킨다. 다음으로, 도 8(d) 에 나타내는 바와 같이, 결정 결함을 소실시킨 단결정 희생층 (52) 의 표면 (53) 상에 동일한 물질이고 결정 결함이 적은 고순도의 단결정 박막 (54) 을 에피택셜 성장시켜 형성한다. 다음으로, 도 8(e) 에 나타내는 바와 같이, 결정 결함이 적은 고순도의 단결정 박막 (54) 을 지지 기재 (55) 에서 유지한다. 이어서, 도 8(f) 에 나타내는 바와 같이, 상기 단결정 희생층 (52) 을 에칭 (용해) 하여, 지지 기재 (55) 에 의해 지지된 결정 결함이 적은 고순도의 단결정 박막 (54) 을 얻는다.
여기에서도, 도 8(f) 에 있어서 남겨진 단결정 기판 (51) 은 재이용할 수 있다.
(5) 상기 (1) ∼ (4) 기재 중 어느 하나에 기재된 단결정 박막의 제조 방법에 있어서, 상기 단결정 기판이 단결정 실리콘 기판, 상기 희생층이 실리콘 희생층, 상기 단결정 박막이 단결정 실리콘 박막이다.
(6) 상기 (1) ∼ (4) 중 어느 하나에 기재된 단결정 박막의 제조 방법에 있어서, 상기 단결정 기판이 단결정 GaAs 기판이다.
(7) 상기 (1) ∼ (4) 중 어느 하나에 기재된 단결정 박막의 제조 방법에 있어서, 상기 단결정 기판이 Mg0 기판이다.
(8) 상기 (1) ∼ (4) 중 어느 하나에 기재된 단결정 박막의 제조 방법에 있어서, 상기 (b) 공정을, 400 ∼ 1200℃ 에서 물리 증착법 또는 화학 증착법에 의해 행함으로써, 결정 결함을 갖는 실리콘 희생층을 에피택셜 성장시키는 것을 특징으로 한다.
(9) 상기 (1) ∼ (4) 중 어느 하나에 기재된 단결정 박막의 제조 방법에 있어서, 상기 결정 결함이 쌍정, 빈 구멍, 격자간 원자, 에지 전위, 나선 전위이다.
(10) 상기 (9) 에 기재된 단결정 박막의 제조 방법에 있어서, 상기 결정 결함의 수 밀도가, 상기 단결정 실리콘 기판과 상기 실리콘 희생층의 계면에서, 1/㎛2 ∼ 1/nm2이다.
(11) 도 9 는 본 발명의 실시예를 나타내는 단결정 박막의 제조 공정 단면도 (그 5) 이다. 여기에서는, 단결정 박막으로서, 단결정 실리콘 박막을 얻도록 하고 있다.
우선, 도 9(a) 에 나타내는 바와 같이, 단결정 실리콘 기판 (61) 을 준비한다. 다음으로, 도 9(b) 에 나타내는 바와 같이, 잔류 가스압이 비교적 높고, 또한 비교적 저온 하의 제 1 막 성장 조건에서, 실리콘을 에피택셜 성장시켜 쌍정이 들어간 단결정 실리콘 희생막 (62) 을 성장시킨다. 다음으로, 도 9(c) 에 나타내는 바와 같이, 환원성 분위기 하에서의 어닐에 의해, 상기 단결정 실리콘 희생막 (62) 의 표면 (63) 의 쌍정을 소실시킨다. 다음으로, 도 9(d) 에 나타내는 바와 같이, 상기 제 1 막 성장 조건보다도 잔류 가스압이 낮고, 또한 고온 하의 제 2 막 성장 조건에서, 결함이 적은 단결정 실리콘 박막 (64) 을 에피택셜 성장시킨다. 그리고, 도 9(e) 에 나타내는 바와 같이, 상기 단결정 희생층 (62) 을 에칭 (용해) 하여, 결정 결함이 적은 고순도의 단결정 실리콘 박막 (64) 을 얻는다.
또한, 단결정 실리콘 박막 (64) 을 에피택셜 성장시킨 후에, 이 상부 단결정 실리콘막 (64) 을 지지 기재 (도시 없음) 에서 지지하여, 상기 단결정 희생층 (62) 을 에칭 (용해) 하고, 지지 기재에 지지된 결정 결함이 적은 고순도의 단결정 실리콘막 (64) 을 제조하도록 해도 된다.
여기서도, 도 9(e) 에 있어서 남겨진 단결정 기판 (61) 은 재이용할 수 있다.
(12) 상기 (2) 또는 (4) 에 기재된 단결정 박막의 제조 방법에 있어서, 상기 (b) 공정에 이어서, 환원성 분위기하, 온도 1000 ∼ 1400℃ 에서 열 어닐을 행함으로써, 상기 실리콘 희생층 표면의 결정 결함을 소실시킨다.
(13) 상기 (12) 에 기재된 단결정 박막의 제조 방법에 있어서, 상기 어닐 처리 후에, 상기 실리콘 희생층 표면에 있어서의 쌍정의 수 밀도가, 상기 실리콘 희생층과 상기 단결정 실리콘 기판의 계면에 있어서의 쌍정의 수 밀도의 100 분의 1 이하이다.
(14) 상기 (3) 에 기재된 단결정 박막의 제조 방법에 있어서, 상기 (c) 공정을, 기판 온도 1000 ∼ 1400℃ 에서 물리 증착법 또는 화학 증착법에 의해 행함으로써, 결정 결함이 적은 단결정 실리콘 박막을 에피택셜 성장시킨다.
(15) 상기 (3) 에 기재된 단결정 박막의 제조 방법에 있어서, 상기 (c) 공정에 이어서 상기 단결정 실리콘 박막을 지지 기재에 유지시킨 후, 상기 실리콘 희생층을 에칭하고, 단결정 실리콘 박막을 제조한다.
(16) 상기 (3) 에 기재된 단결정 박막의 제조 방법에 있어서, 상기 단결정 실리콘 기판에 간격을 두고 구멍을 형성하여, 실리콘 희생층의 에칭을 용이하게 실시한다.
(17) 상기 (3) 에 기재된 단결정 박막의 제조 방법에 있어서, 상기 실리콘 희생층의 두께를 100㎚ 이하로 함으로써, 상기 단결정 실리콘 박막의 하면의 요철을 100㎚ 이하로 억제한다.
(18) 상기 (3) 에 기재된 단결정 박막의 제조 방법에 있어서, 상기 실리콘 희생층의 두께를 100㎚ 이상으로 함으로써, 상기 단결정 실리콘 박막의 하면에 100㎚ 이상의 텍스쳐 구조를 도입한다.
(19) 상기 (1) ∼ (4) 중 어느 하나에 기재된 단결정 박막의 제조 방법에 있어서, 상기 단결정 기판의 표면에 요철을 형성한다. 그것에 의하여, 특히, 태양 전지용 발전층으로서 사용하는 경우에는, 발전 효율의 향상을 도모한다.
(20) 상기 (1), (2), (3) 또는 (4) 에 기재된 단결정 박막의 제조 방법에 있어서, 상기 실리콘 희생층의 에칭 (용해) 을 플루오르산과 산화제의 혼합 용액에서 행한다.
(21) 상기 (1) ∼ (20) 에 기재된 어느 한 항에 기재된 단결정 박막의 제조 방법에 의하여, 단결정 박막 디바이스를 얻는다.
(22) 상기 (21) 에 기재된 단결정 박막 디바이스에 있어서, 상기 단결정 박막이 태양 전지용 발전층이다.
(23) 상기 (21) 에 기재된 단결정 박막 디바이스에 있어서, 상기 단결정 박막이 SOI 용 단결정 박막이다.
(24) 상기 (23) 에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 단결정 실리콘 박막을, 온도 T(℃) 에 있어서 막 성장 속도 (GR (㎛/min)) 가 GR>2×1012exp〔-325(kJ/㏖)/8.31(J/㏖ㆍK)/(T+273)(K)〕를 만족하는 속도로 에피택셜 성장시킴으로써, 상기 희생층의 구조 변화를 막는다.
(25) 상기 (23) 또는 (24) 에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 단결정 실리콘 박막이 급속한 에피택셜 성장을 물리 증착법에 의해 행한다.
(26) 상기 (23), (24) 또는 (25) 에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 희생층이 결정 결함을 갖는 결정 실리콘이다.
(27) 상기 (26) 에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 결정 결함이 쌍정, 빈 구멍, 격자간 원자, 에지 전위, 나선 전위이다.
(28) 상기 (26) 또는 (27) 에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 결정 결함의 수 밀도가, 상기 단결정 실리콘 기판과 상기 실리콘 희생층의 계면에 있어서, 1/㎛2 ∼ 1/㎚2 이다.
(29) 상기 (25) 내지 (28) 중 어느 한 항에 있어서, 상기 (b) 공정에 이어서 상기 희생층 표면의 결정 결함을 소실시킨다.
(30) 상기 (23), (24) 또는 (25) 에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 결정 희생층이 고농도 도핑된 단결정 실리콘이다.
(31) 상기 (30) 에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 고농도로 도핑된 단결정 실리콘 중의 도펀트가, Ⅲ 족 내지 Ⅴ 족 원소이다.
(32) 상기 (30) 또는 (31) 에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 고농도로 도핑된 단결정 실리콘 중의 도펀트 농도가, 1018 원자/㎤ 이상이다.
(33) 상기 (30), (31), (32) 중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 단결정 실리콘 기판 표면에 도펀트원을 공급함으로써, 고농도로 도핑된 단결정 실리콘 희생층을 형성한다.
(34) 상기 (30), (31), (32) 중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 단결정 실리콘 기판 상에 실리콘원과 도펀트원을 동시에 공급함으로써, 고농도로 도핑된 단결정 실리콘 희생층을 형성한다.
(35) 상기 (30), (31), (32) 중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 실리콘원과 도펀트원의 비율을 시간에 대하여 제어하여 단결정 실리콘 기판 상에 공급함으로써, 급속하게 에피택셜 성장하는 실리콘막 중에 도펀트 농도가 높은 층과 낮은 층을 형성하고, 전자를 희생층으로 하고 후자를 태양 전지 발전층 단결정 실리콘 박막으로 한다.
(36) 상기 (23), (24) 또는 (25) 에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 결정 희생층이 실리콘을 함유하는 화합물 결정이다.
(37) 상기 (36) 에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 실리콘을 함유하는 화합물 결정이 CoSi2, NiSi2, CrSi2 등의 금속 실리사이드이다.
(38) 상기 (23), (24) 또는 (25) 에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 결정 희생층이 실리콘을 함유하지 않는 결정이다.
(39) 상기 (23) ∼ (38) 중 어느 한 항에 있어서, 희생층을 플루오르산을 함유하는 수용액에 의해 에칭함으로써, 태양 전지 발전층 단결정 실리콘 박막을 제조한다.
(40) 상기 (23) ∼ (39) 중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 (c) 공정에 이어서 상기 단결정 실리콘 박막을 지지 기재에 유지시킨 후, 상기 실리콘 희생층을 에칭하고, 태양 전지 발전층 단결정 실리콘 박막을 제조한다.
(41) 상기 (23) 내지 (40) 중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 단결정 실리콘 기판에 간격을 두고 구멍을 형성한다.
(42) 상기 (23) 내지 (41) 중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 있어서, 상기 단결정 실리콘 기판의 표면에 요철을 형성한다.
(43) 단결정 실리콘 박막 태양 전지로서, 상기 (23) 내지 (42) 중 어느 한 항에 기재된 태양 전지용 단결정 실리콘 박막의 제조 방법에 의하여 얻어진다.
이하, 구체적 실시예에 관해서 설명한다.
실시예 1
도 10 은, 본 발명의 실시예 1 을 나타내는 공정 단면도이다.
(1) 우선, 도 10(a) 에 나타내는 바와 같이, 단결정 실리콘 기판 (예를 들어, 500㎛) (71) 을 준비한다.
이 단결정 실리콘 기판 (71) 은 후술하는 단결정 실리콘 희생막을 에피택셜 성장시키기 위해서 평탄한 상면을 갖고 있다.
(2) 다음으로, 도 10(b) 에 나타내는 바와 같이, 그 단결정 실리콘 기판 (71) 상에 기판 가열 스퍼터법에 의해, 결정 결함을 갖는 실리콘의 에피택셜 성장을 미량의 산소, 수증기가 존재하는 조건하에서 행한다. 요컨대, 결정 결함을 갖는 단결정 실리콘 희생막 (예를 들어, 0.1 - 1㎛) (72) 을 형성한다. 이 단결정 실리콘 희생막 (72) 은 후술하지만, 에칭에 의해 용이하고 적확 (的確) 하게 제거 가능하다.
(3) 이어서, 도 10(c) 에 나타내는 바와 같이, 그 단결정 실리콘 희생막 (72) 상에 CVD 법에 의해 결함이 적은 단결정 실리콘의 에피택셜 성장을 행한다. 요컨대, 결함이 적은 고순도의 단결정 실리콘 박막 (예를 들어, 10㎛) (73) 을 형성한다. 이것에 의해, 중간에 결정 결함을 갖는 단결정 실리콘 희생막 (72) 을 포함하는, 동일 재료에 의한 3 층 구조를 형성할 수 있다.
에피택셜 성장으로서는, 여러 가지를 사용할 수 있지만, 예를 들어, 기상 성 장이면, 실란계 가스나 클로로실란계 가스를 사용한 CVD 법이나, 실리콘을 사용한 증착법에 따를 수 있다.
(4) 다음으로, 도 10(d) 에 나타내는 바와 같이, HF/HNO3/CH3COOH 혼합 용액, 또는 HF/KMnO4/CH3COOH 혼합 용액에 의한 단결정 실리콘 희생막 (72) 을 선택 에칭하고, 결함이 적은 고순도의 단결정 실리콘 박막 (73) 을 분리한다.
도 11 은, 단결정 실리콘 기판 (71) 상에 기판 가열 스퍼터법으로 600℃ 에서 0.5㎛ 의 결정 결함을 갖는 실리콘 희생막 (72) 을 에피택셜 성장시키고, 그 위에 1200℃ 에서 트리클로로실란/수소 혼합 가스를 원료에, 화학 증착법으로 20㎛ 의 결정 결함이 적은 단결정 실리콘 박막 (73) 을 형성하고, HF/HNO3/CH3COOH 혼합 용액에서 희생막 (72) 을 도중까지 에칭한 샘플의 단면의, 전자 현미경 사진이다. 희생막 (72) 이 선택적으로 에칭되는 모습이 나타나 있다.
실시예 2
도 12 는, 본 발명의 실시예 2 를 나타내는 공정 단면도이다.
(1) 우선, 도 12(a) 에 나타내는 바와 같이, 단결정 실리콘 기판 (예를 들어, 500㎛) (81) 을 준비한다.
이 단결정 실리콘 기판 (81) 은 후술하는 단결정 실리콘 희생막을 에피택셜 성장시키기 위해서 평탄한 상면을 갖고 있다.
(2) 다음으로, 도 12(b) 에 나타내는 바와 같이, 그 단결정 실리콘 기판 (81) 상에 기판 가열 스퍼터법에 의해, 결함을 갖는 실리콘의 에피택셜 성장을 미 량의 산소, 수증기가 존재하는 조건하에서 행한다. 요컨대, 단결정 실리콘 희생막 (예를 들어, 0.1 - 1㎛) (82) 을 형성한다. 이 단결정 실리콘 희생막 (82) 은 후술하지만, 에칭에 의해 용이하고 적확하게 제거 가능하다.
(3) 이어서, 도 12(c) 에 나타내는 바와 같이, 그 단결정 실리콘 희생막 (82) 상에 CVD 법에 의해 결함이 적은 단결정 실리콘의 에피택셜 성장을 행한다. 요컨대, 결함이 적은 고순도의 단결정 실리콘 박막 (예를 들어, 10㎛) (83) 을 형성한다. 이것에 의해, 중간에 결정 결함을 갖는 단결정 실리콘 희생막 (82) 을 포함하는, 동일 재료에 의한 3 층 구조를 형성할 수 있다.
여기서, 에피택셜 성장으로서는, 여러 가지의 것을 사용할 수 있지만, 예를 들어, 기상 성장이면, 실란계 가스나 클로로실란계 가스를 사용한 CVD 법이나, 실리콘을 사용한 증착법에 따를 수 있다.
(4) 다음으로, 도 12(d) 에 나타내는 바와 같이, 단결정 실리콘 박막 (83) 상에 지지 기재 (84) 를 유지한다. 이 지지 기재 (84) 로서는 강화 유리 등을 사용한다.
(5) 다음으로, 도 12(e) 에 나타내는 바와 같이, HF/HNO3/CH3COOH 혼합 용액, 또는 HF/KMnO4/CH3COOH 혼합 용액에 의한 단결정 실리콘 희생막 (82) 을 선택 에칭하고, 지지 기재 (84) 에 지지된 결함이 적은 고순도의 단결정 실리콘 박막 (83) 을 분리한다.
실시예 3
도 13 은, 본 발명의 실시예 3 을 나타내는 단결정 박막의 제조 공정 단면도이다.
이 실시예에서는, 단결정 실리콘 기판 (91) 에 간격을 두고 구멍 (91A) 을 형성하도록 한 점을 제외하면, 그 밖의 점은 상기 실시예 1, 2 과 동일하다. 즉,
(1) 우선, 도 13(a) 에 나타내는 바와 같이, 간격을 두고 구멍 (91A) 이 형성된 단결정 실리콘 기판 (91) 을 준비한다.
여기서, 포토리소그래피와 선택 에칭에 의해, 100㎛ 의 구멍 (91A) 을 1㎜ 간격으로 형성한, 단결정 실리콘 기판 (91) 의 평면의 광학 현미경 사진을 도 14 에 나타낸다.
(2) 다음으로, 도 13(b) 에 나타내는 바와 같이, 그 단결정 실리콘 기판 (91) 상에 기판 가열 스퍼터법에 의한, 결함을 갖는 실리콘의 에피택셜 성장을 미량의 산소, 수증기가 존재하는 조건하에서 행한다. 요컨대, 단결정 실리콘 희생막 (92) 을 형성한다.
(3) 이어서, 도 13(c) 에 나타내는 바와 같이, 그 단결정 실리콘 희생막 (92) 상에 CVD 법에 의해 결함이 적은 단결정 실리콘의 에피택셜 성장을 행한다. 요컨대, 결함이 적은 단결정 실리콘 박막 (93) 을 형성한다.
여기서, 에피택셜 성장으로서는, 여러 가지의 것을 사용할 수 있지만, 예를 들어, 기상 성장이면, 실란계 가스나 클로로실란계 가스를 사용한 CVD 법이나, 실리콘을 사용한 증착법에 따를 수 있다.
(4) 다음으로, 도 13(d) 에 나타내는 바와 같이, 단결정 실리콘 박막 (93) 상에 지지 기재 (94) 를 유지한다. 이 지지 기재 (94) 로서는 강화 유리 등을 사용한다.
(5) 다음으로, 도 13(e) 에 나타내는 바와 같이, HF/HNO3/CH3COOH 혼합 용액, 또는 HF/KMnO4/CH3COOH 혼합 용액에 의한 단결정 실리콘 희생막 (92) 의 선택 에칭을 행한다. 그 때, 에칭은 단결정 실리콘 기판 (91) 에 간격을 두고 형성된 구멍 (91A) 에 의하여 침입하기 쉬워지기 때문에, 결함이 적은 단결정 실리콘 박막 (93) 의 분리를 원활하게 행할 수 있다. 요컨대, 단결정 실리콘 희생막 (92) 의 제거를 신속하고 또한 적확하게 사용할 수 있다.
여기서는, 실시예 2 의 제조 방법에 구멍을 형성하는 본 실시예를 적용한 예를 도시하였지만, 실시예 1 에도 동일하게 적용할 수 있다.
또한, 상기 실리콘 희생층 (92) 의 두께를 100㎚ 이하로 함으로써, 상기 단결정 실리콘 박막 (93) 의 하면의 요철을 100㎚ 이하로 억제하도록 한다.
또는, 상기 실리콘 희생층 (92) 의 두께를 100㎚ 이상으로 함으로써, 상기 단결정 실리콘 박막 (93) 의 하면에 100㎚ 이상의 텍스쳐 구조를 도입하도록 해도 된다. 특히, 단결정 실리콘 박막을 태양 전지용 발전층으로서 사용하는 경우에는, 태양광을 효율적으로 단결정 박막에 받아들일 수 있어, 발전 효율의 향상을 도모할 수 있다.
실시예 4
도 15 는 본 발명의 실시예 4 를 나타내는 단결정 박막의 제조 공정 단면도, 도 16 은 이 실시예를 도시하는 피라미드 형상의 텍스쳐를 도입한 기판의 단면의 전자 현미경 사진이다.
이 실시예에서는, 단결정 실리콘 기판 (101) 의 표면에 요철 (101A) 을 형성하도록 한 점을 제외하면, 그 밖의 점은 상기 실시예 1, 2 와 동일하다. 즉,
(1) 우선, 도 15(a) 에 나타내는 바와 같이, 표면에 요철 (101A) 이 형성된 단결정 실리콘 기판 (101) 을 준비한다.
여기서, 알칼리 수용액에서의 실리콘의 용해는, ｛111｝면이 가장 느리다. 이 특징을 이용하여, Si (100) 웨이퍼 상에, ｛111｝면으로 덮인 피라미드 형상의 텍스쳐를 도입한 기판 (101) 의 단면의, 전자 현미경 사진을 도 16 에 나타낸다.
(2) 다음으로, 도 15(b) 에 나타내는 바와 같이, 그 단결정 실리콘 기판 (101) 상에 기판 가열 스퍼터법에 의해, 결함을 갖는 실리콘의 에피택셜 성장을 미량의 산소, 수증기가 존재하는 조건하에서 행한다. 요컨대, 표면에 요철 (102A) 이 형성된 단결정 실리콘 희생막 (102) 을 형성한다.
(3) 다음으로, 도 15(c) 에 나타내는 바와 같이, 그 단결정 실리콘 희생막 (102) 상에 CVD 법에 의해 결함이 적은 단결정 실리콘의 에피택셜 성장을 행한다. 요컨대, 표면에 요철 (103B) 이, 이면에 요철 (103A) 이 형성된 결함이 적은 단결정 실리콘 박막 (103) 을 형성한다.
(4) 이어서, 도 15(d) 에 나타내는 바와 같이, 단결정 실리콘 박막 (103) 상에 지지 기재 (104) 를 유지한다.
(5) 다음으로, 도 15(e) 에 나타내는 바와 같이, HF/HNO3/CH3COOH 혼합 용액, 또는 HF/KMnO4/CH3COOH 혼합 용액에 의한 단결정 실리콘 희생막 (102) 을 선택 에칭하고, 지지 기재 (104) 에 지지되어, 표면에 요철 (103A) 이, 이면에 요철 (103B) 이 형성된 결함이 적은 단결정 실리콘 박막 (103) 의 분리한다.
여기서는, 실시예 2 의 제조 방법에 요철을 형성하는 본 실시예를 적용하였지만, 실시예 1 에도 동일하게 적용할 수 있다.
다음으로, 상기 서술한 단결정 박막의 제조 방법을 사용하여, 태양 전지용 발전층을 형성하는 발명에 관해서 설명한다.
단결정 실리콘 기판 상에 실리콘을 에피택셜 성장시키는 방법으로서, 물리 증착 (PVD; Physical Vapor Deposition) 법이 있다. 일반적으로는, 실험실에서 이상적 환경 (초고진공 등) 하, 저온에서 천천히 실리콘을 성장시키는 방법으로서 사용되고 있다. 한편, 생산 프로세스에서는, 화학 기상 성장 (CVD; Chemical Vapor Deposition) 법이, 고온에서 고속으로 반도체층을 퇴적시키는 방법으로서 사용된다.
CVD 법에 의해 단결정 실리콘 박막을 에피택셜 성장시키면, 예를 들어, 클로로실란을 원료로 한 경우에는, 막 성장 속도는 도 17 에 나타내는 바와 같이, SiCl2 나 HCl 등의 화학 종의 탈리 (脫離) 가 율속 (律速) 이 되고, 1200℃ 부근에서는 1 - 10㎛/min 의 성장 속도가 한계가 된다. 고온으로 함으로써 속도를 올릴 수 있지만, 그러나 원료 공급 율속이 되기 쉬워, 수 ㎛/min 이 실용상의 상한이 된다. 후술하는, 희생층 열화를 막는 막 성장 속도 (GR) 의 하한과 거의 동일한 정도의 속도가 되어 버려, CVD 법으로는 희생층의 열화 억제가 곤란한 것을 알 수 있다. 또한, 상기 본원 발명자의 제안에 의한 도프 실리콘층을 사용한 ELO 법에 있어서, 도프 실리콘 희생층 상에 단결정 실리콘 박막을 CVD 법에 의해 성장시키면, 상기 성장 속도에서는 10㎛ 의 단결정 실리콘 박막을 형성하는데 1 - 10 분이 걸리고, 그 시간 내에 도펀트가 단결정 실리콘 박막 중에 확산되어 버리기 때문에, 희생층을 유지할 수 없다는 문제가 있었다.
한편, PVD 법에서는 실리콘만이 흡착되기 때문에, 화학 종의 탈리가 없다. 그 때문에, 탈리 율속의 상한을 초과하여, 막 성장 속도를 임의로 증대시킬 수 있다. 단, 막 성장 속도를 지나치게 올리면, 저온에서는 실리콘이 에피택셜 성장하지 않고, 다결정 또는 비정질이 되어 버린다. 그러나, 예를 들어 실리콘의 융점 1410℃ 에서의 융액 성장에서는, 10㎜/s, 즉, 600,000㎛/min 의 속도로 에피택셜 성장하는 것이 알려져 있다. 그래서, 온도를 융점 가까이까지 올리면, 급속 증착 (RVD; Rapid Vapor Deposition) 법으로도 에피택셜 성장할 수 있다.
RVD 법의 특징에 관해서, 이하, B 나 P 를 사용한 고농도 도프 희생층에 관해서 구체적으로 설명한다. 목적으로 하는 단결정 실리콘 박막의 두께가 10㎛ 이기 때문에, 희생층의 두께로서는 1/10 이하, 즉 1㎛ 이하가 바람직하다. 도펀트 (B, P) 가 1㎛ 확산되면, 희생층의 구조가 열화되어 버리지만, 그 시정수는, 확산 계수를 D 로 하면, (1㎛)2/D 로 표시된다. 이 시간 내에, 상부 단결정 실리콘 박막이 10㎛ 이상 성장할 필요가 있기 때문에, 막 성장 속도 (GR) 는, GR>10D/1㎛ 가 필요해진다. 공지된 확산 계수 (D) 와 온도 (T) 의 관계를 사용함으로써, GR>2×1012exp(-325[kJ/㏖]/8.31[J/㏖ㆍK]/(T+273)[K]) 의 관계식이 얻어진다. 도 17 은, 이렇게 하여 얻어진 온도와 막 성장 속도의 관계를 나타내는 도이다. 도 17 의 출처는 "P.A. Coon, M.L. Wise, S.M. George, J. Cryst. Growth 130, 162 (1993)" 이다.
실제로, 기판 온도 800℃, 실리콘 융액 온도 1800℃ 에서 PVD 를 행한 바, 10㎛/min 에서 단결정 실리콘 박막의 에피택셜 성장에 성공하였다. 도 17 로부터도 분명한 바와 같이, 목표의 막 성장 속도보다 20000 배나 빠르게 성장할 수 있고, 희생층의 구조 열화의 억제가 용이해진다.
도 18 은, 얻어진 실리콘 박막의 (220) 면내 X 선 회절의 Φ 스캔 측정 결과 〔면내 X 선 회절 (XRD) 패턴〕 를 나타내는 도면이다. 이 도면에 나타내는 바와 같이, (220) 면의 4 회 대칭의 피크가 나타나고, 기판과 동일하게 (100) 방위의 단결정 실리콘 박막이 에피택셜 성장한 것이 나타났다.
또한, 실제로, 고농도 P 도프 실리콘을 희생층으로 한 3 층 구조의 선택 에칭을 행한 바, 도 19 에 단면의 전자 현미경 사진을 나타내는 바와 같이, 선택 에칭은 양호하였다.
구체적으로는, 단결정 실리콘 기판 상에, 고농도 P 도프 실리콘 희생층을 확산법에 의해 형성하고, 그 위에 RVD 법에 의해 4㎛ 의 단결정 실리콘 박막을 형성하고, 플루오르산ㆍ질산ㆍ아세트산 혼합 용액에서 1 분간 에칭하였다. 도 19 에 그 선택 에칭한 단결정 실리콘 박막/고농도 P 도프 실리콘 희생층/단결정 실리콘 기판의 주사형 전자 현미경에 의한 단면 사진을 나타낸다. 이 도에 나타내는 바와 같이, 희생층만이 선택적으로 에칭되었다. 이와 같이, RVD 법을 사용함으로써, 희생층의 구조를 열화시키지 않고 단결정 실리콘 박막을 형성할 수 있고, 희생층의 선택 에칭에 의한 단결정 실리콘 박막과 단결정 실리콘 기판의 분리가 용이해진다.
그래서, 이러한 급속 증착법을 상기 ELO 법과 조합함으로써, 단결정 실리콘막의 리프트 오프가 양호하고, 또한 고순도의 태양 전지 발전층 단결정 실리콘막을 얻을 수 있는 태양 전지용 단결정 실리콘 박막 및 그것을 사용하여 얻어지는 단결정 실리콘 박막 태양 전지를 얻도록 하였다.
즉, ELO 법에서의 도프 실리콘 희생층의 도펀트의 확산을 억제하여, 단결정 실리콘막의 리프트 오프를 양호하게 행할 수 있다.
또한, 결정 결함 희생층으로부터의 결함 소실을 억제하기 위해서도, 급속 증착법이 유효하기 때문에, 급속 증착법을 사용함으로써 결정 결함 희생층의 결함 소실을 억제하여, 단결정 실리콘막의 리프트 오프를 양호하게 행할 수 있다.
또한, 이와 같이 구성함으로써, 특히, 결함이 적은 단결정 실리콘 박막을 태양 전지용 발전층으로서 사용하는 경우에는 발전 효율의 향상을 도모할 수 있다.
상기 방법에 의해, 결함이 적은 단결정 실리콘 박막 또는 지지 기재에 지지된 결함이 적은 단결정 실리콘 박막을 얻을 수 있고, 이들은 단결정 박막 디바이스로서 사용할 수 있다. 예를 들어, 태양 전지용 발전층이나 SOI (Silicon On Insulator) 반도체 장치로서 사용할 수 있다.
마지막으로, 넓은 시점에서는, 실리콘의 공급면에서도 장점이 크다. 고순도 실리콘원으로부터 단결정 실리콘 박막을 성장시킬 때, CVD 법에 의해서는, 먼저, 실리콘과 염화 수소를 반응시키고, 클로로실란을 형성할 필요가 있다. 그러나, 염소는 장치를 부식시키고, 그것에 의하여 클로로실란의 순도를 저하시킨다는 단점이 있고, 정제 과정이 프로세스의 대부분을 차지하여 버린다. 원래, 클로로실란화는, 저순도의 금속급 실리콘을 기화ㆍ정제하기 위한 수단이고, 고순도 실리콘을 클로로실란화하는 장점은 적다. 한편, 고순도 실리콘을 가열 용융하고, PVD 법을 사용하는 경우에는, 장치 부식이나 불순물 혼입의 문제가 없고, 프로세스면에서도 매우 간단해진다. 또한, 고속 막 성장에 의한 프로세스 시간의 단축은 큰 이점이 된다.
이하, 본 발명의 태양 전지용 단결정 실리콘 박막의 제조에 관한 실시예에 관해서 설명한다.
도 20 은, 본 발명의 실시예를 나타내는 태양 전지용 단결정 실리콘 박막의 제조 공정 단면 모식도이다.
우선, 도 20(a) 에 나타내는 바와 같이, 단결정 실리콘 기판 (주형 Si 기판) (201) 을 준비하여, 도 20(b) 에 나타내는 바와 같이, 이 단결정 실리콘 기판 (201) 상에 에피택셜한 희생층 (202) 을 형성한다. 이어서, 도 20(c) 에 나타내는 바와 같이, 이 희생층 (202) 상에 단결정 실리콘 박막 (203) 을 RVD 법에 의해 급속하게 에피택셜 성장시키고, 다음으로, 도 20(d) 에 나타내는 바와 같이, 희 생층 (202) 을 에칭하여, 태양 전지 발전층 단결정 실리콘 박막 (204) 을 얻는다.
그 경우, 태양 전지 발전층 단결정 실리콘 박막 (204) 을, 온도 T(℃) 에 있어서 막 성장 속도 (GR (㎛/min)) 가 GR>2×1012exp〔-325(kJ/㏖)/8.31(J/㏖ㆍK)/(T+273)(K)〕 를 만족하는 속도로 에피택셜 성장시킴으로써, 희생층 (202) 의 구조 변화를 막도록 한다.
또한, 그 경우의 태양 전지 발전층 단결정 실리콘 박막 (204) 이 급속한 에피택셜 성장을, PVD 법에 의해 행한다.
상기한 바와 같이, PVD 법에서는 실리콘만이 흡착되기 때문에, 화학 종의 탈리가 없다. 그 때문에, 탈리 율속의 상한을 초과하여, 막 성장 속도를 임의로 증대시킬 수 있다. 이 때, 기판 온도를 충분히 높이면, RVD 법으로 에피택셜 성장할 수 있다.
그래서, 상기 도 20(b) 의 희생층 (202) 의 형성 후에, RVD 법으로 실리콘을 퇴적하면, 희생층 (202) 의 표면에 단결정 실리콘 박막 (203) 을 급속하게 에피택셜 성장시킬 수 있다.
나아가, 상기 희생층은 결정 결함을 갖는 결정 실리콘을 사용할 수 있다.
그 경우, 결정 결함이, 쌍정, 빈 구멍, 격자간 원자, 에지 전위, 나선 전위인 것을 사용할 수 있다.
또한, 그 결정 결함의 수 밀도는, 상기 단결정 실리콘 기판과 상기 실리콘 희생층의 계면에서, 1/㎛2 ∼ 1/㎚2 로 할 수 있다.
나아가, 희생층의 형성 후에, 희생층 표면의 결정 결함을 소실시킬 수 있다. 즉, ELO 법에 있어서, 희생층으로서 원소 조성이 동일한 재료로, 결정 결함을 갖는 단결정층을 사용한다. 예를 들어, 단결정 실리콘 박막의 제조에 있어서는, 단결정 실리콘 기판 상에, 미량의 산소ㆍ수증기가 존재하는 조건하에서 실리콘을 성장시키면, 실리콘층은 전체로서는 에피택셜하게 성장하면서도, 쌍정을 비롯한 결정 결함을 포함하게 된다. 그 후, 환원성 분위기 (수소 분위기) 에서 열 어닐 처리를 행하면, 실리콘의 표면 확산에 의해, 최표면의 결함이 소실한다. 게다가, 급속한 에피택셜 성장을 PVD 법에 의해 실시하면, 결정 결함이 없는 청정한 조건하에서 실리콘을 급속 성장시킬 수 있다. 결정 결함을 포함하는 희생층은, 플루오르산과 산화제의 혼합 용액에서 선택 에칭할 수 있기 때문에, 리프트 오프가 양호하고, 또한 고순도의 태양 전지 발전층 단결정 실리콘 박막을 얻을 수 있다.
또한, 상기 결정 희생층으로서는 고농도 도핑된 단결정 실리콘을 사용할 수 있다.
그 경우, 상기 고농도로 도핑된 단결정 실리콘 중의 도펀트로서는, Ⅲ 족 내지 Ⅴ 족 원소를 사용할 수 있다.
또한, 상기 고농도로 도핑된 단결정 실리콘 중의 도펀트 농도로서는, 1018 원자/㎤ 이상으로 할 수 있다.
나아가, 단결정 실리콘 기판 표면에 도펀트원을 공급함으로써, 고농도로 도핑된 단결정 실리콘 희생층을 형성할 수 있다.
또한, 단결정 실리콘 기판 상에 실리콘원과 도펀트원을 동시에 공급함으로써, 고농도로 도핑된 단결정 실리콘 희생층을 형성하도록 해도 된다.
나아가, 실리콘원과 도펀트원의 비율을 시간에 대하여 제어하여 단결정 실리콘 기판 상에 공급함으로써, 급속하게 에피택셜 성장하는 실리콘막 중에 도펀트 농도가 높은 층과 낮은 층을 형성하고, 전자를 희생층으로 하고 후자를 태양 전지 발전층 단결정 실리콘 박막으로 할 수 있다.
또한, 결정 희생층으로서는, 실리콘을 함유하는 화합물 결정을 사용할 수 있다. 그 경우, 상기 실리콘을 함유하는 화합물 결정으로서는 CoSi2, NiSi2, CrSi2 등의 금속 실리사이드로 할 수 있다.
또한, 결정 희생층으로서는, 실리콘을 함유하지 않는 결정을 사용할 수 있다.
또한, 희생층을 플루오르산을 함유하는 수용액에서 에칭함으로써, 태양 전지 발전층 단결정 실리콘 박막을 제조할 수 있다.
나아가, 태양 전지 발전층 단결정 실리콘 박막을 형성한 후에, 그 태양 전지 발전층 단결정 실리콘 박막을 지지 기재에 유지시킨 후, 상기 실리콘 희생층을 에칭하여, 태양 전지 발전층 단결정 실리콘 박막을 제조할 수 있다.
또한, 태양 전지 발전층 단결정 실리콘 박막의 제조 방법에 있어서, 상기 단결정 실리콘 기판에 간격을 두고 구멍을 형성할 수 있다.
나아가, 태양 전지 발전층 단결정 실리콘 박막의 제조 방법에 있어서, 상기 단결정 실리콘 기판의 표면에 요철을 형성할 수 있다.
본 발명의 태양 전지용 단결정 실리콘 박막의 제조 방법에서는, RVD 법에 의해 단결정 실리콘 박막의 에피택셜 성장 속도를 높임으로써 생산성이 오르는 것뿐만 아니라, 기판 전체가 고온에 노출되는 시간이 짧아지기 때문에 희생층의 구조 변화가 억제되고, 희생층 선택 에칭에 의한 단결정 실리콘 박막과 단결정 실리콘 기판과의 분리가 양호해지고, 결과적으로 고순도로 결함이 없는 단결정 실리콘 박막을 얻을 수 있어, 매우 유망한 프로세스가 된다. 또한, 단결정 실리콘에 한정되지 않고, 다른 물질, 예를 들어, Ge, GaAs, GaN, GeN 등, 임의의 재료의 단결정 박막의 제조에도 적용 가능하다.
특히, 표면에 요철을 형성한 단결정 실리콘 박막을 사용하는 경우에는, 태양 전지용 발전층으로서 사용하면, 태양광을 효율적으로 단결정 박막에 받아들일 수 있고, 그 발전 효율을 높일 수 있다.
도 21 은 본 발명의 실시예를 도시하는 고스루풋 증착 (도프층 형성) 장치의 모식도, 도 22 는 그 고스루풋 증착 장치의 플로우를 따라 형성되는 태양 전지발전층의 제조 단면도이다.
이 도 21 에 있어서, A 는 고스루풋 증착 장치 (반응로), B 는 서셉터 (그래파이드 등), C 는 실리콘 기판, D 는 도가니 (석영 등), E 는 실리콘 용액, F 는 가열 장치 (통전 가열 장치, 유도 가열 장치, 전자빔 가열 장치 등) 이다. 이 고스루풋 증착 장치는 서셉터 (B) 를 사용한 컨베이어 방식에 의해, 고농도 도프층과 태양 전지의 발전층 (p/n 부착 포함) 이 연속적으로 일관되게 막 성장될 수 있 도록 구성되어 있다. 또한, 제조 장치로서는, H2 캐리어를 흘려, 차동 배기에 의한 불순물 역확산 방지를 행함과 함께, 예열을 행할 수 있다.
태양 전지의 발전층의 제조 공정은, 우선, 도 22(a) 에 나타내는 바와 같이, 단결정 실리콘 기판 (301) 의 표면에 단결정 실리콘 p++ 층 (302) 을 성장시키고, 다음으로, 도 22(b) ∼ 22(c) 에 나타내는 바와 같이, 단결정 실리콘 p 층 (303) 을, PVD 법에 의해 급속 에피택셜 성장시킨다. 이것들 단결정 실리콘 p 층 (303) 및 p++ 층 (302) 은, Si 에 B 또는 B2H6 을 부가한 기상 성장법에 의해 형성한다. 다음으로, 도 22(d) 에 나타내는 바와 같이, 단결정 실리콘 p 층 (303) 의 표면에 n+ 층 (304) 를 성장시킨다. 이 n+ 층 (304) 는 인 시츄 (in situ) 도핑 (동일 반응 화로 내에서 동시에 피도핑막에 원하는 불순물을 도핑한다), 즉 Si 에 P 또는 PH3 을 부가한 기상 성장법에 의해 형성된다.
이렇게 하여, 고처리량 증착 장치에 의해 연속적으로 일관되게 막 성장이 실시된 n+ 층 (304)/p 층 (303)/pH++ 층 (302)/Si 기판 (301) 의 적층 기판을, 그 장치로부터 꺼내어, 도 22(e) 에 나타내는 바와 같이, p++ 층 (고농도 도프층) (302) 을 플루오르산을 함유하는 수용액에 의해 에칭함으로써, 태양 전지 발전층 단결정 실리콘 박막 (305) 을 제조할 수 있다.
도 23 은 본 발명의 실시예를 나타내는 고스루풋 증착 (결함층 형성) 장치의 모식도이다.
이 도 23 에 있어서도, 도 21 과 동일하게 흑연 서셉터 (B) 를 사용한 컨베이어 방식에 의해, 결함층의 형성, 표층 결함의 소실, 발전층 (p/n 부착 포함) 의 연속적으로 일관되게 막 성장될 수 있도록 구성되어 있다. 또한, 제조 장치로서는, H2 캐리어를 흘려, 차동 배기에 의한 불순물 역확산 방지를 행함과 함께, 예열을 행할 수 있다.
태양 전지 발전층의 제조 공정은, 우선, 처리 블록 I 에서, 결함 에피택시를 800 ∼ 1200℃ 의 분위기에서 행하고, 이어서, 처리 블록 Ⅱ 에서, 어닐링을 1000 ∼ 1400℃ 의 분위기에서 행하고, 이어서, 처리 블록 Ⅲ 에서, PVD 법에 의한 급속 에피택셜 성장을 행하고, 태양 전지 발전층의 고품질의 에피택셜 성장을 행한다.
이렇게 하여, 고스루풋 증착 장치에 의한 연속적으로 일관되게 막 성장된 결함층 및 태양 전지 발전층을, 그 장치로부터 꺼내어, 결함층을 플루오르산을 함유하는 수용액에 의해 에칭함으로써, 태양 전지 발전층 단결정 실리콘 박막을 제조할 수 있다.
특히, PVD 법에 의해, 10㎛ 의 태양 전지 발전층을 1 ∼ 10 분에서 형성하도록 한다. 이를 위해, 고온에서 증착하도록 한다.
한편, CVD 법에 의해서는, 실리콘와 함께 실리콘 이외의 원소도 성장 표면에 흡착되기 때문에, 그들 원소의 탈리 속도가, 막 성장 속도의 상한이 될 수 있다. 예를 들어, 클로로실란을 사용하는 전형적인 CVD 법에 의해서는, 염소나 수소의 탈 리가 율속이 되어, 성장 속도의 상한을 정한다. 다시 말해서, 단결정 실리콘 박막의 에피택셜 성장에 필요한 시간에 상한이 발생하고, 그 시간 내에 희생층의 구조 변화나, 희생층에서 단결정 실리콘 박막이나 기판에 대한 원소의 확산이 일어나는 것이, 상기에서 설명한 문제의 원인이다.
이러한 상황 하에서, 본 발명에서는, 상기한 바와 같이, PVD 법에 의해 막 성장 속도를 높이는 것을 발명하였다. 즉, 성장 표면에 실리콘만을 공급하면, 염소나 수소라는 다른 원소의 탈리가 불필요해져, 탈리 율속이라는 상한이 막 성장 속도에 대하여 없어진다. PVD 법에 의한 막 성장 속도의 상한은, 공급된 실리콘이 단결정 실리콘 기판 또는 막 표면과 에피택셜한 배치로 이동하기까지의 시간에 의해 결정된다. 실제로 기판 온도 800℃ 에서 PVD 법에 의해 실리콘을 단결정 실리콘기판 표면에 공급한 바, 막 성장 속도 10㎛/min 에서의 에피택셜 성장을 확인하였다. 동일한 막 성장 속도를 얻기 위해서는 CVD 법에 의해서는 1200℃ 정도 필요하기 때문에, 400℃ 의 기판 온도가 저하될 수 있는 것을 현시점에서 알 수 있다. 400℃ 의 온도 저하에 의해, 확산 속도는 1/20000 까지 저하할 수 있다.
이상, 본 발명에 의해, 희생층의 열화 없이 단결정 실리콘 박막/희생층/단결정 실리콘 기판의 3 층 구조의 제작이 가능해지고, 나아가서는 단결정 실리콘 박막의 제조도 가능해졌다.
또, 본 발명은 상기 실시예에 한정되는 것이 아니라, 본 발명의 취지에 근거하여 각종 변형이 가능하고, 이들을 본 발명의 범위로부터 배제하는 것은 아니다.
본 발명에 의하면, 단결정 실리콘막의 리프트 오프가 양호하고, 또한 결정 결함이 적은 고순도의 태양 전지용 단결정 실리콘막을 얻을 수 있다.
따라서, 태양 전지의 대폭적인 저비용화를 도모할 수 있다.
구체적으로는, 가정용 태양광 발전 시스템 전체의 2/3 의 비용을 차지하는 벌크 결정 실리콘형 모듈 중, 또한 그 비용의 4 할을 차지하는 결정 실리콘 기판 제작에 있어서, 고순도 실리콘의 사용량을 1/10 ∼ 1/100 으로 대폭 삭감할 수 있다.
또한, 현재 현재화 (顯在化) 하고 있는 고순도 실리콘 부족의 문제도 해결한다. 또한, 계통 전원 비용에 알맞는 가격까지 저비용화할 수 있으면, 정책적 지원 없이 태양 전지 보급이 가능해지고, 태양 전지 시장이 대폭 확대된다고 기대된다.
산업상 이용 가능성
본 발명은, 태양 전지의 발전층, 반도체 디바이스로서의 실리콘·화합물 반도체의 단결정 박막의 제조, SOI 기판의 제조 등에 적합하다.

Claims (43)

  1. (a) 단결정 기판을 준비하고,
    (b) 그 단결정 기판 상에 그 단결정 기판과 동일한 물질이고 결정 결함을 갖는 희생층을 에피택셜 성장시키고,
    (c) 그 희생층 상에 그 희생층과 동일한 물질이고 상기 희생층보다 결정 결함이 적은 단결정 박막을 에피택셜 성장시키고,
    (d) 상기 희생층을 에칭하여, 결정 결함이 적은 단결정 박막을 제조하는 것을 특징으로 하는 단결정 박막의 제조 방법.
  2. 제 1 항에 있어서,
    상기 (b) 공정에 이어서 상기 희생층 표면의 결정 결함을 소실시키는 것을 특징으로 하는 단결정 박막의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 단결정 기판은 단결정 실리콘 기판, 상기 희생층은 실리콘 희생층, 상기 단결정 박막은 단결정 실리콘 박막인 것을 특징으로 하는 단결정 박막의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 단결정 기판은 단결정 GaAs 기판인 것을 특징으로 하는 단결정 박막의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 단결정 기판은 단결정 Mg0 기판인 것을 특징으로 하는 단결정 박막의 제조 방법.
  6. 제 1 항에 있어서,
    상기 (b) 공정을, 400 ∼ 1200℃ 에서 물리 증착법 또는 화학 증착법에 의해 행함으로써, 결정 결함을 갖는 실리콘 희생층을 에피택셜 성장시키는 것을 특징으로 하는 단결정 박막의 제조 방법.
  7. 제 3 항에 있어서,
    상기 결정 결함은 쌍정, 빈 구멍, 격자간 원자, 에지 전위 (edge displacement), 또는 나선 전위 중 하나 이상을 포함하는 것을 특징으로 하는 단결정 박막의 제조 방법.
  8. 제 3 항에 있어서,
    상기 결정 결함의 수 밀도 (數 密度) 는, 상기 단결정 실리콘 기판과 상기 실리콘 희생층의 계면에서, 1/㎛2 ∼ 1/㎚2 인 것을 특징으로 하는 단결정 박막의 제조 방법.
  9. 제 3 항에 있어서,
    상기 단결정 실리콘 기판과 상기 실리콘 희생층의 계면에서, 1/㎛2 ∼ 1/㎚2 의 수 밀도로 쌍정이 존재하는 것을 특징으로 하는 단결정 박막의 제조 방법.
  10. 제 3 항에 있어서,
    상기 (b) 공정에 이어서, 환원성 분위기 하, 온도 1000 ∼ 1400℃ 에서 열 어닐을 행함으로써, 상기 실리콘 희생층 표면의 결정 결함을 소실시키는 것을 특징으로 하는 단결정 박막의 제조 방법.
  11. 제 10 항에 있어서,
    상기 어닐 처리 후에, 상기 실리콘 희생층 표면에서의 쌍정의 수 밀도는, 상기 실리콘 희생층과 상기 단결정 실리콘 기판의 계면에서의 쌍정의 수 밀도의 100 분의 1 이하인 것을 특징으로 하는 단결정 박막의 제조 방법.
  12. 제 3 항에 있어서,
    상기 (c) 공정을, 기판 온도 1000 ∼ 1400℃ 에서 물리 증착법 또는 화학 증착법에 의해 행함으로써, 결정 결함이 적은 단결정 실리콘 박막을 에피택셜 성장시키는 것을 특징으로 하는 단결정 박막의 제조 방법.
  13. 제 3 항에 있어서,
    상기 (c) 공정에 이어서 상기 단결정 실리콘 박막을 지지 기재에 유지시킨 후, 상기 실리콘 희생층을 에칭하고, 단결정 실리콘 박막을 제조하는 것을 특징으로 하는 단결정 박막의 제조 방법.
  14. 제 3 항에 있어서,
    상기 단결정 실리콘 기판은 간격을 두고 구멍이 형성된 기판인 것을 특징으로 하는 단결정 박막의 제조 방법.
  15. 제 3 항에 있어서,
    상기 실리콘 희생층의 두께를 100nm 이하로 함으로써, 상기 단결정 실리콘 박막의 하면 (下面) 의 요철을 100nm 이하로 억제하는 것을 특징으로 하는 단결정 박막의 제조 방법.
  16. 제 3 항에 있어서,
    상기 실리콘 희생층의 두께를 100nm 이상으로 함으로써, 상기 단결정 실리콘 박막의 하면에 100nm 이상의 텍스쳐 구조를 도입하는 것을 특징으로 하는 단결정 박막의 제조 방법.
  17. 제 3 항에 있어서,
    상기 단결정 실리콘 기판의 표면에 요철을 형성하는 것을 특징으로 하는 단결정 박막의 제조 방법.
  18. 제 3 항에 있어서,
    상기 실리콘 희생층의 에칭을 플루오르산과 산화제의 혼합 용액으로 행하는 것을 특징으로 하는 단결정 박막의 제조 방법.
  19. 제 1 항 또는 제 2 항에 기재된 단결정 박막의 제조 방법에 의해 얻어지는 단결정 박막 디바이스.
  20. 제 3 항에 기재된 단결정 실리콘 박막의 제조 방법에 의해 얻어지는 단결정 실리콘 박막 디바이스.
  21. 제 20 항에 기재된 단결정 실리콘 박막 디바이스에서, 상기 단결정 실리콘 박막은 태양 전지용 발전층이고, 상기 단결정 실리콘 박막 디바이스는 단결정 실리콘 박막 태양 전지인 것을 특징으로 하는 단결정 실리콘 박막 디바이스.
  22. 삭제
  23. (a) 단결정 실리콘 기판을 준비하고,
    (b) 그 기판 상에 에피택셜 희생층을 형성하고,
    (c) 그 희생층 상에 단결정 실리콘 박막을 온도 T(℃) 에 있어서 막 성장 속도 (GR (㎛/min)) 가 GR>2×1012exp〔-325(kJ/mol)/8.31(J/mol·K)/(T+273)(K)〕를 만족하는 속도로 에피택셜 성장시키고,
    (d) 상기 희생층을 에칭하여, 태양 전지 발전층 단결정 실리콘 박막을 제조하는 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  24. 삭제
  25. 제 23 항에 있어서,
    상기 단결정 실리콘 박막의 에피택셜 성장을, 물리 증착법에 의해 행하는 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  26. 제 23 항 또는 제 25 항에 있어서,
    상기 희생층은 결정 결함을 갖는 결정 실리콘인 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  27. 제 26 항에 있어서,
    상기 결정 결함은 쌍정, 빈 구멍, 격자간 원자, 에지 전위, 또는 나선 전위 중 하나 이상을 포함하는 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  28. 제 26 항에 있어서,
    상기 결정 결함의 수 밀도는, 상기 단결정 실리콘 기판과 상기 실리콘 희생층의 계면에서, 1/㎛2 ∼ 1/nm2 인 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  29. 제 26 항에 있어서,
    상기 (b) 공정에 이어서 상기 희생층 표면의 결정 결함을 소실시키는 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  30. 제 23 항 또는 제 25 항에 있어서,
    상기 희생층은 고농도 도핑된 단결정 실리콘인 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  31. 제 30 항에 있어서,
    상기 고농도로 도핑된 단결정 실리콘 중의 도펀트는, Ⅲ 족 내지 Ⅴ 족 원소인 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  32. 제 30 항에 있어서,
    상기 고농도로 도핑된 단결정 실리콘 중의 도펀트 농도는, 1O18 원자/cm3 이상인 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  33. 제 30 항에 있어서,
    단결정 실리콘 기판 표면에 도펀트원을 공급함으로써, 고농도로 도핑된 단결정 실리콘 희생층을 형성하는 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  34. 제 30 항에 있어서,
    단결정 실리콘 기판 상에 실리콘원과 도펀트원을 동시에 공급함으로써, 고농도로 도핑된 단결정 실리콘 희생층을 형성하는 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  35. 제 30 항에 있어서,
    실리콘원과 도펀트원의 비율을 시간에 대해 제어하여 단결정 실리콘 기판 상에 공급함으로써, 급속하게 에피택셜 성장하는 실리콘막 중에 도펀트 농도가 높은 층과 낮은 층을 형성하고, 전자를 희생층으로 하고 후자를 태양 전지 발전층 단결정 실리콘 박막으로 하는 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  36. 제 23 항 또는 제 25 항에 있어서,
    상기 희생층은 실리콘을 함유하는 화합물 결정인 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  37. 제 36 항에 있어서,
    상기 실리콘을 함유하는 화합물 결정은 CoSi2, NiSi2, 또는 CrSi2 인 금속 실리사이드인 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  38. 제 23 항 또는 제 25 항에 있어서,
    상기 희생층은 실리콘을 함유하지 않는 결정인 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  39. 제 23 항 또는 제 25 항에 있어서,
    희생층을 플루오르산을 함유하는 수용액에 의해 에칭함으로써, 태양 전지 발전층 단결정 실리콘 박막을 제조하는 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  40. 제 23 항 또는 제 25 항에 있어서,
    상기 (c) 공정에 이어서 상기 태양 전지 발전층 단결정 실리콘 박막을 지지 기재에 유지한 후, 상기 실리콘 희생층을 에칭하고, 태양 전지 발전층 단결정 실리콘 박막을 제조하는 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  41. 제 23 항 또는 제 25 항에 있어서,
    상기 단결정 실리콘 기판에 간격을 두고 구멍을 형성하는 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  42. 제 23 항 또는 제 25 항에 있어서,
    상기 단결정 실리콘 기판의 표면에 요철을 형성하는 것을 특징으로 하는 태양 전지용 단결정 실리콘 박막의 제조 방법.
  43. 삭제
KR1020067014228A 2004-01-15 2004-12-22 단결정 박막의 제조 방법 및 그 단결정 박막 디바이스 KR100799144B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067014228A KR100799144B1 (ko) 2004-01-15 2004-12-22 단결정 박막의 제조 방법 및 그 단결정 박막 디바이스

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00007754 2004-01-15
KR1020067014228A KR100799144B1 (ko) 2004-01-15 2004-12-22 단결정 박막의 제조 방법 및 그 단결정 박막 디바이스

Publications (2)

Publication Number Publication Date
KR20070030740A KR20070030740A (ko) 2007-03-16
KR100799144B1 true KR100799144B1 (ko) 2008-01-29

Family

ID=41339066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067014228A KR100799144B1 (ko) 2004-01-15 2004-12-22 단결정 박막의 제조 방법 및 그 단결정 박막 디바이스

Country Status (1)

Country Link
KR (1) KR100799144B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001254B1 (ko) 2009-05-04 2010-12-17 연세대학교 산학협력단 희생 산화막을 이용한 비정질 실리콘 박막의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002040751A1 (fr) 2000-11-20 2002-05-23 Hiroshi Komiyama Procede de fabrication d'un film, film obtenu et structure laminee

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002040751A1 (fr) 2000-11-20 2002-05-23 Hiroshi Komiyama Procede de fabrication d'un film, film obtenu et structure laminee

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001254B1 (ko) 2009-05-04 2010-12-17 연세대학교 산학협력단 희생 산화막을 이용한 비정질 실리콘 박막의 제조 방법

Also Published As

Publication number Publication date
KR20070030740A (ko) 2007-03-16

Similar Documents

Publication Publication Date Title
JP5330349B2 (ja) 単結晶薄膜の製造方法
KR100345624B1 (ko) 반도체 부재의 제조 방법 및 태양 전지의 제조 방법
US5254481A (en) Polycrystalline solar cell manufacturing method
US20060194417A1 (en) Polycrystalline sillicon substrate
JPH0714764A (ja) 薄膜多結晶シリコン及びその製造方法
JP2012186229A (ja) 単結晶シリコン薄膜の製造方法、単結晶シリコン薄膜デバイスの製造方法及び太陽電池デバイスの製造方法並びに単結晶シリコン薄膜及びそれを用いた単結晶シリコン薄膜デバイス及び太陽電池デバイス
EP0241204B1 (en) Method for forming crystalline deposited film
KR100799144B1 (ko) 단결정 박막의 제조 방법 및 그 단결정 박막 디바이스
EP1485956B1 (en) Process of producing multicrystalline silicon substrate and solar cell
JPH10190029A (ja) 半導体基材及び太陽電池の製造方法及びその製造装置
JP3657036B2 (ja) 炭化ケイ素薄膜および炭化ケイ素薄膜積層基板の製造方法
JP2756320B2 (ja) 結晶の形成方法
US20100314804A1 (en) Method for the production of semiconductor ribbons from a gaseous feedstock
JP3922674B2 (ja) シリコンウエハの製造方法
JP4614616B2 (ja) ＺｎＴｅ単結晶及びその製造方法
JPH10214790A (ja) シリコン系半導体薄膜の製造方法
JP2730970B2 (ja) 半導体膜形成方法
JPH09110591A (ja) 板状シリコン結晶の製造方法及び太陽電池
JP2000277403A (ja) 半導体基体の作製方法
JP2000026199A (ja) 炭化珪素単結晶の製造方法および炭化珪素単結晶
JPS58185495A (ja) 単結晶シリコン引上げ用窒化珪素製治具
JPH07187891A (ja) 結晶シリコン薄膜及びその製造方法
JPS62299013A (ja) シリコンエピタキシヤル層の気相成長方法
JPS62216218A (ja) 半導体装置の製造方法
JPH09315891A (ja) 板状シリコン結晶の製造方法及びこの方法で製造された板状シリコン結晶を用いて作製される太陽電池

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111124

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee