KR100530557B1 - 전원 장치 및 그것을 포함한 표시 장치 - Google Patents

Abstract

본 발명에 따른 전원 회로는, 입력된 전압으로부터 목표 전압값이 설정된 중간 전압을 발생하는 저항 분압 회로와, 중간 전압의 전압값이 목표 전압값을 상회하면 외부로부터 전류를 인입하는 N형 트랜지스터, 및, 중간 전압의 전압값이 상기 목표 전압값을 하회하면 외부로 전류를 출력하는 P형 트랜지스터를 구비함과 함께, 중간 전압의 전압값의 목표 전압값에 대한 변동 허용폭이 N형 트랜지스터 및 P형 트랜지스터 각각의 동작 개시 전압값의 차로서 설정되어 있는 전압 폴로워 구성의 차동 증폭 회로와, P형 트랜지스터 혹은 N형 트랜지스터를 동작시켜, 중간 전압의 전압값을 목표 전압값에 근사시켜 정상화(定常化)하는 저항을 포함하고 있다. 이에 의해, 저소비 전력이며, 안정된 출력 전압으로 구동용 전원을 공급할 수 있을 뿐만 아니라, 출력 전압의 전압 변동에 대해서는 급속한 회복이 가능해진다.

Description

전원 장치 및 그것을 포함한 표시 장치{POWER SUPPLY AND DISPLAY APPARATUS INCLUDING THEREOF}

본 발명은, 예를 들면 액정 표시 장치 등의 표시 장치에 탑재되며, 표시 화소를 구동하는 구동용 전원을 공급하는 전원 장치, 및 이 전원 장치를 탑재한 표시 장치에 관한 것이다.

표시 장치의 하나인 액정 표시 장치를, 본 발명의 설명도인 도 4를 참조하면서 설명하면, 이하와 같다.

액정 패널(1)의 세그먼트 전극측에, 세그먼트 전극 X1∼Xm을 구동하는 세그먼트 드라이버(3)가 배치되는 한편, 공통 전극측에, 공통 전극 Y1∼Yn을 구동하는 공통 드라이버(2)가 배치되어 있다. 또한, 이 세그먼트 드라이버(3)에, 전원 회로 (전원 장치)(5)로부터 구동용 전원 V0, V2, V3, V5가 공급되고, 공통 드라이버(2)에, 전원 회로(5)로부터 구동용 전원 V0, V1, V4, V5가 공급되도록 되어 있다.

종래, 구동용 전원 V0∼V5를 공급하는 상기 전원 회로(5)로서, 각종 회로 구성이 제안되어 있다. 또한, 전원 회로(5)에서, 세그먼트 드라이버(3)에 공급하는 전압의 발생 회로도, 공통 드라이버(2)에 공급하는 전압의 발생 회로도 기본적으로는 동일한 구성이다. 그렇기 때문에, 여기서는 설명을 간단하게 하기 위해, 세그먼트 드라이버(3)에 공급하는 전압의 발생 회로를 예로 들어 설명한다.

예를 들면, 도 7에 도시하는 전원 회로(35)는, 저항 분압하여 구동용 전원 V0, V2, V3, V5를 출력하는 것이다. 이 전원 회로(35)는, 3개의 블리더 저항 R101, Rl02, R103에 의해 전원(VEE)-접지(GND) 사이를 분압하여 2개의 중간 전압을 형성하고, 이것을 구동용 전원 V2, V3으로서 출력한다.

또한, 도 8에 도시하는 전원 회로(36)는, 출력단을 저임피던스화하기 위해, 도 7의 전원 회로(35)에서 저항 분압에 의해 구동용 전원 V2, V3을 얻는 라인에, 연산 증폭기 OP1, OP2를 접속한 것이다. 이 전원 회로(36)에 따르면, 연산 증폭기 OP1, OP2에 의해 임피던스 변환을 행함으로써, 분압하여 생성된 구동용 전원 V2, V3의 전압을 안정화할 수 있다.

여기서, 상기 전원 회로(35) 및 상기 전원 회로(36)에서는, 용량 부하인 액정 패널(1)의 화소의 충방전을 행해도, 전압 변동을 적게 하고, 구동용 전원 V0, V2, V3, V5의 전압 안정화를 도모하기 위해, 블리더 저항 R101∼R103의 저항값을 작게 하는 것이 바람직하다. 그러나, 블리더 저항 R101∼R103의 저항값을 작게 하면, 전원 회로(35, 36)에서의 소비 전력이 증대된다.

또한, 상기 전원 회로(36)에서는, 연산 증폭기 OP1, OP2로 액정 표시용으로 충분한 급전력을 확보하고자 한 경우, 연산 증폭기 회로 내의 정전류를 어느 정도 크게 해야만 하고, 이것이 저소비 전력화에 큰 방해가 된다. 즉, 정전류원으로서, 주로 연산 증폭기 OP1, OP2의 입력단에 있는 차동쌍부와 출력단의 2종류가 있는데, 특히 출력단에 부하 회로로서 구비되어 있는 정전류원은 정전류값을 크게 하지 않으면 전압 변동을 따르는 동작이 없어진다.

따라서, 이러한 문제점을 해소하기 위한 것으로, 일본국 공개 특허 공보 「특개소55-146487호 공보(공개일 1980년 11월 14일)」에는, 상기 전원 회로(35)를 기본 구성으로 채용하면서, 저소비 전력화를 도모하여 블리더 저항의 저항값을 높게 해도, 구동용 전원 V0, V2, V3, V5의 전압 안정화를 도모할 수 있는 전원 회로가 개시되어 있다.

도 9에 도시한 바와 같이, 상기 공보에 기재된 전원 회로(37)는, 고전위측을 접지 전위로 하고 있다. 그 때문에, 여기서는 구동용 전원 V0, -V2, -V3, -V5를 얻는 것이다. 상기 전원 회로(37)는, 고저항값의 블리더 저항(이하, 간단하게 저항으로 함) R101∼R108에 의해, 구동용 전원 -V2, -V3으로서 출력하는 출력 전압을 얻음과 함께, 구동용 전원 -V2, -V3의 전압의 허용값을 초과하는 변동을 검출하여, MOS 트랜지스터 MQ11∼MQ14에 의해, 이 변동을 억제하도록 되어 있다. 또한, 도 9에서, DN은 전원 노드, SN은 접지 노드이다.

상기 전원 회로(37)에서, 직렬 저항 R101∼R103은, 전원 E의 전압 -V5를 3등분하여, 구동용 전원 -V2, -V3이 되는 중간 전압을 형성하는 저항 분압 회로이다. 그리고, 저항 분압하여 얻어지는 중간 전압인 분압 전압 -V2, -V3을 중심으로 하여, 각각의 전압 변동의 허용폭 ΔV를 설정하는 기준 전압 -VH2, -VL2, -VH3, -VL3을, 직렬 저항 R104∼R108에 의한 분압 회로에서 형성한다.

또한, 상기 기준 전압 -VH2는 반전(-) 입력 단자에 인가되고, 분압 전압 -V2는 비반전(+) 입력 단자에 인가되는 전압 비교 회로(이하, 비교기) CMP1과, 이 출력에 의해 제어되는, 분압 출력점과 전원 E의 전압 -V5 사이에 접속된 nMOS 트랜지스터 MQ12를 설치하여, 분압 전압 -V2의 출력 전압에서의 상기 기준 전압 -VH2를 정방향(접지 전위측)으로 초과하는 변동에 대하여, nMOS 트랜지스터 MQ12를 온 상태로 하여, 허용폭 ΔV를 정방향으로 초과하는 출력 변동을 억제한다.

한편, 상기 기준 전압 -VL2는 반전(-) 입력 단자에 인가되고, 분압 전압 -V2는 비반전(+) 입력 단자에 인가되는 비교기 CMP2와, 이 출력에 의해 제어되는, 분압 출력점과 접지 전위 V0 사이에 접속된 pMOS 트랜지스터 MQ11을 설치하여, 상기 분압 전압 -V2의 출력 전압에서의 상기 기준 전압 -VL2를 부방향(전압 -V5측)으로 초과하는 변동에 대하여, pMOS 트랜지스터 MQ11을 온 상태로 하여, 허용폭 ΔV를 부방향으로 초과하는 출력 변동을 억제한다.

마찬가지의 구성에 의해, 출력 전압 -V3의 변동에 대해서도, 허용값 ΔV를 초과하는 변동을 방지한다. 즉, 상기 기준 전압 -VH3는 반전(-) 입력 단자에 인가되고, 분압 전압 -V3는 비반전(+) 입력 단자에 인가되는 비교기 CMP3과, 이 출력에 의해 제어되는, 분압 출력점과 전원 E의 전압 -V5 사이에 접속된 nMOS 트랜지스터 MQ14를 설치하여, 상기 분압 전압 -V3의 출력 전압에서의 상기 기준 전압 -VH3을 정방향(접지 전위측)으로 초과하는 변동에 대하여, nMOS 트랜지스터 MQ14를 온 상태로 하여, 허용폭 ΔV를 정방향으로 초과하는 출력 변동을 억제한다.

한편, 상기 기준 전압 -VL3는 반전(-) 입력 단자에 인가되고, 분압 전압 -V3는 비반전(+) 입력 단자에 인가되는 비교기 CMP4와, 이 출력에 의해 제어되는, 분압 출력점과 접지 전위 V0 사이에 접속된 pMOS 트랜지스터 MQ13을 설치하여, 상기 분압 전압 -V3의 출력 전압에서의 상기 기준 전압 -VL3을 부방향(전압 -V5측)으로 초과하는 변동에 대하여, pMOS 트랜지스터 MQ13을 온 상태로 하여, 허용폭 ΔV를 부방향으로 초과하는 출력 변동을 억제한다.

이에 의해, 구동용 전원 -V2, -V3이 되는 분압 전압 -V2, -V3의 출력 전압의 전압 변동이, 저항 R105, R107에 의한 전압 강하에 의해 결정되는 전압 변동의 허용폭 ΔV 내로 억제된다.

이 전원 회로(37)는, 저항 R101∼R103 및 R104∼R108의 저항값을 높게 하여 소비 전력을 억제할 수 있을 뿐만 아니라, 출력단에, 허용폭 ΔV를 초과한 전압 변동이 발생한 경우에만 작동하는, 전류 구동 능력이 큰, 즉 많은 전류를 흘릴 수 있는 MOS 트랜지스터 MQ11∼MQ14를 구비함으로써, 비교기 CMP1∼CMP4의 출력단의 구동 능력이 크지 않아도 된다. 따라서, 비교기 CMP1∼CMP4 내에 설치되어 있는 정전류원으로 흘리는 전류값을 작게 설정할 수 있기 때문에, 이 전원 회로(37)의 소비 전류도 매우 작게 할 수 있다.

또한, MOS 트랜지스터 MQ11∼MQ14가 각각 허용폭 ΔV에 의해 오프셋 전압을 갖고, 동시에 ON으로 되는 경우가 없기 때문에, 관통 전류(쌍을 이루는 전원 라인끼리가 단락됨으로써 흐르는 전류)가 발생할 우려도 없다.

그 결과, 상기 전원 회로(37)에 따르면, 저소비 전력이며, 또한, 그 출력 전압도 안정된 표시 장치의 전원 회로를 얻을 수 있다.

일반적으로, 대형의 액정 패널에서는, 화소가 갖는 부하 용량 및 전극선이 갖는 기생 용량이 커져, 이들에 대한 충방전을 급속하게 행하기 위해, 전원 회로에는 구동 능력이 큰 것이 요구된다. 또한, 고품질의 화질을 얻기 위해, 전원 회로에는, 구동용 전원의 전압 변동이 적고, 또한, 변동에 대하여 급속하게 응답하는 것이 요구된다. 아울러, 전원 회로에는 저소비 전력일 것도 요구된다.

그런데, 상기 전원 회로(37)(도 9)에서는, 구동용 전원 -V2, -V3의 전압이 될 분압 전압 -V2, -V3이 허용폭 ΔV 내로 수렴되도록 하기까지의 보정은, 구동 능력이 큰 MOS 트랜지스터 MQ11∼MQ14에 의해 급속하게 행할 수 있다. 그러나, 상기 분압 전압 -V2, -V3이 허용폭 ΔV 내로 들어간 후, 다시 목표 전압값에 수렴되도록 하는 것은 저항 R101∼R103이다. 이 때, 목표 전압값은 이들 직렬로 접속되어 있는 각 저항들 사이에서 출력되는 전압값이다. 따라서, 전원 회로(37)의 회로 구성에서는, 저항 R101∼R103의 저항값이 높으면, 목표 전압값에 수렴하는데 시간이 걸린다.

따라서, 상기 전원 회로(37)에서는, 더욱 더 저소비 전력화하기 위해, 2개의 저항 분압 회로를 형성하는 저항 R101∼R103 및 저항 R104∼R108을 고저항으로 한 경우, 분압 전압 -V2, -V3의 출력 전압의 전압값이 목표값으로 안정되기(허용폭 ΔV 내의 목표값에 수렴되기)까지 시간이 걸린다고 하는 문제가 있다. 그렇기 때문에, 전원 회로(37)에서는, 금후, 한층 더한 액정 표시 화면의 대형화나 고품질화에는 표시 품질의 저하가 발생하여, 대응할 수 없게 된다.

또한, 상기 전원 회로(37)의 구성에서는, 저항 분압 회로로서, 저항 R101∼R103과 저항 R104∼R108의 2계통을 구비하고 있기 때문에, 1계통의 저항 분압 회로밖에 구비하지 않은 구성에 비하면, 필연적으로 소비 전력이 높아진다.

또한, 상기 전원 회로(37)에서는, 전압 -V2와 -V3 간의 분압비를 출력단의 저항 R101∼R103에 의해 결정하고 있기 때문에, 저항 R101∼R103의 저항값의 변경은, 분압비를 유지한 상태에서 행하는 것이 필요하다. 그 때문에, 내부 레지스터를 이용한 프로그래머블한 저항값 변경을 행하는 경우, 회로 규모가 커진다고 하는 문제도 있다.

본 발명은, 상기한 문제점을 해결하기 위해 이루어진 것으로, 그 목적은, 금후, 한층 더한 표시 화면의 대형화나 고품질화에도, 표시 품질을 저하시키지 않고 대응할 수 있는, 저소비 전력이면서, 변동을 적게 하여 안정된 출력 전압으로 구동용 전원을 공급할 수 있을 뿐만 아니라, 출력 전압의 변동에서는 급속하게 정상(定常) 상태 값으로 회복 가능하며, 또한, 내부 레지스터를 이용한 프로그래머블한 저항값 변경에 회로 규모를 크게 하지 않고 대응할 수 있는 전원 장치 및 그것을 구비한 표시 장치를 제공하는 것에 있다.

상기한 과제를 해결하기 위해, 본 발명의 전원 장치는, 입력된 전압으로부터 목표 전압값이 설정된 중간 전압을 발생하는 저항 분압 회로와, 상기 중간 전압의 전압값이 상기 목표 전압값을 상회하면 외부로부터 전류를 인입하는 N형 트랜지스터와, 상기 중간 전압의 전압값이 상기 목표 전압값을 하회하면 외부로 전류를 출력하는 P형 트랜지스터를 포함함과 함께, 상기 중간 전압의 전압값의 상기 목표 전압값에 대한 변동 허용폭이 상기 N형 트랜지스터 및 상기 P형 트랜지스터 각각의 동작 개시 전압값의 차로서 설정되어 있는 전압 폴로워 회로와, 상기 P형 트랜지스터 혹은 상기 N형 트랜지스터를 동작시켜, 상기 중간 전압의 전압값을 상기 목표 전압값에 근사시켜 정상화하는 저항을 포함하고 있다.

상기한 구성에 의해, 중간 전압의 전압값이 크게 변동하여, 목표 전압값의 전압값을 초과하게 되면, 전압 폴로워 회로의 P형 트랜지스터 혹은 N형 트랜지스터 중 어느 하나, 즉 중간 전압의 전압값을 목표 전압값으로 회복시키는 방향의 것이 동작하여, 일탈한 중간 전압의 전압값을 급속하게 목표 전압값으로 회복시킨다. 여기서, 상기 전압 폴로워 회로에서는, N형 트랜지스터 및 P형 트랜지스터 각각의 동작 개시 전압값의 차로서, 중간 전압의 전압값의 목표 전압값에 대한 변동 허용폭이 설정되어 있다.

따라서, 중간 전압의 전압값은, 변동 허용폭의 범위 내에서, 목표 전압값을 크게 일탈하지 않으면서 시간이 흐름에 따라 목표 전압값으로 변경된다. 즉, 중간 전압의 전압값이, 예를 들면, 목표 전압값과 목표 전압값으로부터 변동 허용폭만큼 상방 혹은 하방의 전압값(상한값 혹은 하한값) 사이에 수렴되도록 제어된다. 단, 여기까지의 구성에서는, 중간 전압의 전압값은, 변동 허용폭의 범위 내의 일정 값으로는 수렴되기 어려워, 쉽게 변동하게 된다. 한편, 이에 대한 이유 등은 이하에서 구체적으로 설명한다.

따라서, 상기 전원 장치에서는, 중간 전압의 전압값의 이러한 변동을 없애기 위해, 저항이 설치되어 있다. 저항은, P형 트랜지스터 혹은 N형 트랜지스터를 동작시켜, 전류를 공급하거나 혹은 인입함으로써, 출력단으로부터 출력되는 중간 전압의 전압값을 목표 전압값 혹은 그 근방 값에 근사시켜 정상화한다. 이에 의해, 중간 전압의 전압값은, 목표 전압값을 포함하는 변동 허용폭의 범위 내에서 변동없이, 목표 전압값 혹은 그 근방의 값에 강제적으로 근사되고, 정상화되어 안정화된다.

이와 같이, 상기 전원 장치에 따르면, 중간 전압의 전압값은, 변동 허용폭의 범위를 초과하는 변동에 대해서는, P형 트랜지스터 혹은 N형 트랜지스터 중 어느 하나의 동작에 의해, 급속하게 변동 허용폭의 범위 내로 회복된다. 또한, 중간 전압의 전압값은, 변동 허용폭의 범위 내의 변동에 대해서는, P형 트랜지스터 및 N형 트랜지스터의 동작 제어에 의해, 목표 전압값 혹은 그 근방의 값으로 강제적으로 근사되어 정상화된다. 그렇기 때문에, 상기 중간 전압의 전압값은, 변동 허용폭의 범위 내에서 변동없이, 목표 전압값 혹은 그 근방의 값으로 안정된다.

이에 의해, 저소비 전력이면서, 변동을 적게 하여 안정된 출력 전압으로 구동용 전원을 공급할 수 있을 뿐만 아니라, 출력 전압의 변동에서는 급속하게 정상 상태 값으로 회복할 수 있다. 그렇기 때문에, 금후, 한층 더한 액정 표시 화면의 대형화나 고품질화에도, 표시 품질을 저하시키지 않고 대응할 수 있다.

또한, 상기한 구성에서는, 출력단의 블리더 저항을 설치하지 않고, 출력 전압의 전압 변동을 억제하여 안정화할 수 있기 때문에, 한층 더한 저소비 전력화가 가능하다. 또한, 분압비를 출력단의 블리더 저항에 의해 결정하는 구성이 아니기 때문에, 내부 레지스터를 이용한 프로그래머블한 저항값 변경을 행해도, 회로 규모가 커지지 않는다.

또한, 상기한 과제를 해결하기 위해, 본 발명의 표시 장치는, 표시 패널과, 이 표시 패널을 구동하는 구동 장치와, 이 구동 장치에 표시 패널을 구동하기 위한 구동용 전원을 공급하는 전원 장치를 구비한 표시 장치에서, 상기 전원 장치로서, 상기한 본 발명의 전원 장치를 구비하고 있는 구성이다.

상기한 바와 같이, 본 발명의 전원 장치는, 저소비 전력이면서, 변동을 적게 하여 안정된 출력 전압으로 구동용 전원을 공급할 수 있을 뿐만 아니라, 출력 전압의 변동에서는 급속하게 정상 상태 값으로 회복 가능하고, 또한, 회로 규모를 크게 하지 않고 내부 레지스터를 이용한 프로그래머블한 저항값 변경에 대응할 수 있는 것이다.

따라서, 상기한 구성에 의해, 상기 전원 장치를 구비함으로써, 대형 표시 화면, 높은 표시 품질, 또한, 저소비 전력의 표시 장치를 실현할 수 있다.

본 발명의 또 다른 목적, 특징 및 우수한 점은, 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명으로부터 명백해질 것이다.

<실시예>

본 발명의 일 실시 형태에 대하여 도 1 내지 도 6에 기초하여 설명하면, 이하와 같다.

우선, 도 4를 이용하여, 본 실시 형태에 따른 전원 회로(전원 장치)(5)가 탑재된 액정 표시 장치(표시 장치)의 일반적인 구성에 대하여 설명한다. 또한, 액정 표시 장치에서 이용되는 액정 구동 방식의 대표적인 것으로서는, TFT를 이용한 구동 방식이나, STN 액정을 이용한 매트릭스 구동 방식 등이 있지만, 여기서는, 매트릭스 구동 방식의 사례를 예로 들어 설명한다.

도 4에 도시한 바와 같이, 상기 액정 표시 장치는, 주로, 액정 패널(표시 패널)(1), 공통측 구동 회로(이하, 공통 드라이버)(구동 장치)(2), 세그먼트측 구동 회로(이하, 세그먼트 드라이버)(구동 장치)(3), 컨트롤러(4), 전원 회로(전원 장치)(5)를 구비하여 구성되어 있다.

상기 액정 패널(1)은, 액정층을 협지하여 대향 배치된 한쌍의 유리 기판을 갖고 있다. 그리고, 한쪽 유리 기판에는, 액정층측에 세그먼트 전극 X1∼Xm이 형성되어 있다. 또한, 다른쪽 유리 기판에는, 액정층측에 공통 전극 Y1∼Yn이 상기 세그먼트 전극 X1∼Xm과 직교하는 형태로 형성되어 있다.

상기 세그먼트 드라이버(3)는, 액정 패널(1)의 세그먼트 전극 X1∼Xm을 구동하는 것으로, 세그먼트 전극측에 설치되어 있다. 또한, 상기 공통 드라이버(2)는, 액정 패널(1)의 공통 전극 Y1∼Yn을 구동하는 것으로, 공통 전극측에 설치되어 있다.

상기 전원 회로(5)는, 액정 패널(1)의 각 전극으로의 인가 전압을 발생시키는 것으로, 구동용 전원 V0∼V5를 갖고 있다. 이 구동용 전원 V0∼V5 중의 구동용 전원 V0, V2, V3, V5는, 세그먼트 드라이버(3)를 통해 제어되어 액정 패널(1)의 세그먼트 전극 X1∼Xm에 인가된다. 한편, 구동용 전원 V0, V1, V4, V5는, 공통 드라이버(2)를 통해 제어되어 액정 패널(1)의 공통 전극 Y1∼Yn에 인가된다. 그리고, 세그먼트 전극 X1∼Xm 및 공통 전극 Y1∼Yn에 상기 전압이 인가됨으로써, 액정 패널(1)은 펄스 폭 변조 방식에 의한 계조 표시를 행한다.

또한, 상기 컨트롤러(4)는, 이들 세그먼트 드라이버(3), 공통 드라이버(2) 및 전원 회로(5)를 제어한다. 구체적으로는, 컨트롤러(4)는, 외부로부터 디지털 표시 데이터나, 수직 동기 신호, 수평 동기 신호 등의 표시에 필요한 제어 신호(6)를 수신하여, 타이밍을 조정한 후, 세그먼트 드라이버(3)에는 디지털 표시 데이터, 전송 클럭, 데이터 래치 신호, 수평 동기 신호, 교류화 신호 등을 제어 신호(7)로서 출력하고, 한편, 공통 드라이버(2)에는 수평 동기 신호, 수직 동기 신호, 교류화 신호 등을 제어 신호(8)로서 출력한다. 또한, 컨트롤러(4)는, 전원 회로(5)에 대해서도, 사용하지 않을 때에는 전원을 컷트하여 저소비 전력화를 도모하기 위한 컷트 신호 등의 제어 신호(9)를 출력한다.

여기서, 도 5는, 상기 액정 표시 장치에서의 공통 드라이버(2) 및 세그먼트 드라이버(3)의 출력 파형과, 액정 패널(1)의 화소에 인가되는 전압 파형 등을 나타내는 타이밍차트이다.

펄스 폭 변조 방식에 의한 계조 표시에서는, 1수평 동기 기간(수평 동기 신호와 수평 동기 신호 사이의 기간) Hi 내에 m개의 디지털 표시 데이터가 세그먼트 드라이버(3) 내로 전송되어, 수평 동기 신호에 의해 래치되고, 다음의 수평 동기 기간 Hi+1 동안, 표시 데이터는 고정되어 출력된다. 그리고, 그 다음의 수평 동기 기간 Hi+2에서는 새로운 표시 데이터로 변환되어 래치된다. 래치된 표시 데이터는, 세그먼트 드라이버(3) 내의 계조 디코더(도시 생략)에 입력되고, 표시 데이터에 대응한 계조 표시 펄스 폭이 선택되어, 각 출력 단자로부터 액정 패널(1)의 세그먼트 전극 X1∼Xm의 각각에 출력된다. 이와 같이, 펄스 폭 변조 방식에 의한 계조 표시에서는, 수평 동기 기간 Hi∼Hn에, 순차적으로 표시 데이터에 대응한 계조 표시 펄스를 출력하여 화면의 1프레임이 구성된다.

그리고, 액정 패널(1)의 임의의 화소 (Xj, Yi)에는, 이하와 같은 구동 전압이 인가된다.

세그먼트 드라이버(3)로부터는, 화소 Xj에 대응하는 세그먼트 드라이버(3) 내의 계조 디코더에서, 디지털 표시 데이터에 대응한 폭의 계조 표시 펄스가, 복수의 계조 표시 펄스(예를 들면, 16계조의 경우, T0∼T15) 중에서 선택되어, 출력된다(계조 디코더 출력 j). 그리고, 선택된 계조 표시 펄스의 펄스 폭에 상당하여 구동용 전원 V0의 전압값(혹은, 교류화 신호에 의해 반전된 다른 프레임에서는, 구동용 전원 V5의 전압)이, 한편, 선택된 계조 표시 펄스의 펄스 폭 이외에서는, 구동용 전원 V2의 전압(혹은, 교류화 신호에 의해 반전된 다른 프레임에서는, 구동용 전원 V3의 전압)이, 세그먼트 드라이버(3)의 단자로부터 액정 패널(1)의 전극 Xj에 출력된다.

한편, 공통 드라이버(2)로부터는, 공통 전극 Yi에, 주사 시에는 구동용 전원 V5의 전압(혹은, 교류화 신호에 의해 반전된 다른 프레임에서는, 구동용 전원 V0의 전압)이 출력되고, 또한, 비주사 시에는 구동용 전원 V1의 전압(혹은, 교류화 신호에 의해 반전된 다른 프레임에서는, 구동용 전원 V4의 전압)이 출력된다.

이와 같이, 액정 패널(1)의 화소(Xj, Yi)에 상기 인가 전압이 가산된 형태로 인가됨으로써, 화소에서의 실효 전압이 변화되어, 계조 표시 펄스 폭에 대응한 계조 표시가 이루어진다.

다음으로, 도 1부터 도 3을 참조하면서, 상기 전원 회로(5)에 대하여 설명한다. 또한, 전원 회로(5)는, 상술한 바와 같이, 세그먼트 드라이버(3) 및 공통 드라이버(2)에 각각 전압을 공급하는 것이다. 단, 세그먼트 드라이버(3)에 공급하는 전압의 발생 회로도, 공통 드라이버(2)에 공급하는 전압의 발생 회로도 기본적으로는 동일한 구성이다. 따라서, 설명을 간단하게 하기 위해, 이하에서는, 세그먼트 드라이버(3)에 공급하는 전압의 발생 회로를 예로 들어 설명한다.

도 1은 상기 전원 회로(5)의 일례를 도시하는 회로도이다. 또한, 종래 기술에서는 전원 회로를 부전압의 회로 구성으로 설명하였지만, 여기서는, 정전압의 회로 구성으로 설명한다.

도 1에 도시한 바와 같이, 전원 회로(5)는, 중간 전압 V2', V3'을 설정하기 위한 저항 분압 회로를 이루는 블리더 저항 R4, R6, R8과, 이들 중간 전압 V2', V3'을 출력할 때, 각각의 출력을 저임피던스 변환하기 위한 전압 폴로워 구성의 차동 증폭 회로(연산 증폭기) AMP1·AMP2를 구비하여 구성되어 있다.

또한, 전원 회로(5)는, 출력 단자 T2, T3, T5와 접지 전위 사이에 평활 컨덴서 C2, C3, C5가 각각 배치되어 있다. 여기서, 전원 회로(5)는, 전원 회로(37)(도 9)와 같이, 출력 전압을 목표 전압값에 수렴되도록 하기 위한 저항 R101∼R103이 설치되어 있지 않다. 그 때문에, 전원 회로(5)에서는, 출력 전압의 전압값이 허용폭 ΔV 내로 들어간 후, 차동 증폭 회로 AMP1, AMP2만이 작동하게 되면, 출력 전압은 ΔV 내에서 변동될 뿐이고, 구동용 전원 V2, V3으로서의 목표 전압값에는 수렴되지 않는다. 따라서, 전원 회로(5)에서는, 출력 전압을 수렴되도록 하기 위해, 출력 단자 T2, T3, T5에 평활 컨덴서 C2, C3, C5를 각각 설치하고 있다. 또한, 출력 단자 T0은 여기서는 접지 전위로 되어 있기 때문에, 평활 컨덴서를 설치하지 않는다.

또한, 전원 회로(5)는, 액정 패널(1)에 인가되는 구동 전압 V2, V3이 되는 출력 전압 V2', V3'을 출력하는 출력 단자 T2와 출력 단자 T3 사이에, 저항(전압 정상화 수단) Ra가 삽입되어 있다. 또한, 저항 Ra의 저항값에 대해서는 후술한다.

또한, 전원 회로(5)에서는, 상기 차동 증폭 회로 AMP1, AMP2가, 정상 상태(입력 전압=출력 전압)에서는, 내부의 출력단을 흐르는 정전류가 미소해지도록 설정되어 있어, 저소비 전력화가 도모되고 있다. 또한, 차동 증폭 회로 AMP1, AMP2는, 과도 상태(입력 전압≠출력 전압)에서는, 입력 전압을 급속하게 따라가서 정상 상태로 변경되고, 또한, 대전류를 흘릴 수 있는 구조로 되어 있다.

계속해서, 도 2 및 도 3을 이용하여, 차동 증폭기 AMP1, AMP2의 회로 구성의 일례를 설명한다.

상기 차동 증폭 회로 AMP1, AMP2는 각각, 제1 차동단과, 제2 차동단을 갖고, 출력단이, 상기 제1 차동단의 전류 변화에 따라 전류를 외부로 출력하는 제1 출력단과, 상기 제2 차동단의 전류 변화에 따라 외부로부터 전류를 인입하는 제2 출력단과, 부하 회로로서의 제3 출력단을 갖고, 상기 제1 차동단과 상기 제2 차동단의 정상(正相) 입력 단자(+)로부터 입력 전압값을 입력하고, 상기 출력단의 전압값을 상기 제1 차동단과 상기 제2 차동단의 역상(逆相) 입력 단자(-)로 귀환시키는 차동 증폭 회로로 구성되어 있으며, 상기 제1 차동단과 상기 제2 차동단은 서로 다른 오프셋 전압을 갖고 있어, 출력단에서의 전류 방출측과 인입측의 전환 시에 있어서의 관통 전류를 방지하고 있는 것이다.

구체적으로는, 도 2에 도시한 바와 같이, 상기 차동 증폭기(전압 폴로워 회로) AMP1, AMP2는 전압 폴로워 구성의 차동 증폭 회로이다. 즉, 차동 증폭기 AMP1, AMP2는 2개의 차동단(101, 102)을 갖고, 각 차동단의 입력부는 N형 트랜지스터로 구성되어 있다.

제1 차동단(제1 차동단, 방출측 차동단)(101)은, 소스가 접지 전압 GND에 연결되고, 게이트가 바이어스 발생 회로(도시 생략)로부터 출력되는 정전압원 VBN에 연결되는 N형 트랜지스터(205)와, N형 트랜지스터(205)의 드레인과 각각 소스가 연결되는 N형 트랜지스터(203, 204)에 의해 입력부로서의 차동 입력 회로를 구성하고 있다. 또한, 각각의 드레인을 상기 N형 트랜지스터(203, 204)의 드레인에 접속하고, 각각의 게이트를 서로 접속하며, 소스를 전원(Vdd)에 접속한 P형 트랜지스터(201, 202)에 의해 전류 미러 회로를 구성하고 있다.

차동 입력 회로의 N형 트랜지스터(203)의 게이트는 입력 a이고, N형 트랜지스터(204)의 게이트는 입력 b이다. 또한, 전류 미러 회로의 게이트는 N형 트랜지스터(203)의 드레인에 접속되고, N형 트랜지스터(203)의 게이트는 입력 a를 수신한다.

또한, 제2 차동단(제2 차동단, 인입측 차동단)(102)은, 소스가 GND에 연결되고, 게이트가 바이어스 발생 회로(도시 생략)로부터 출력되는 정전압원 VBN에 연결되는 N형 트랜지스터(210)와, N형 트랜지스터(210)의 드레인과 각각 소스가 연결되는 N형 트랜지스터(208, 209)에 의해 입력부로서의 차동 입력 회로를 구성하고 있다. 또한, 각각의 드레인을 상기 N형 트랜지스터(208, 209)의 드레인에 접속하고, 각각의 게이트를 서로 접속하며, 소스를 전원(Vdd)에 접속한 P형 트랜지스터(206, 207)에 의해 전류 미러 회로를 구성하고 있다.

차동 입력 회로의 N형 트랜지스터(208)의 게이트는 입력 a이고, N형 트랜지스터(209)의 게이트는 입력 b이다. 또한, 전류 미러 회로의 게이트는 N형 트랜지스터(209)의 드레인에 접속되며, N형 트랜지스터(209)의 게이트는 입력 b를 수신한다.

그리고, 제1 차동단(101)의 입력 b가 게이트에 입력되는 N형 트랜지스터(204)의 드레인과, P형 트랜지스터(202)의 드레인과, P형 트랜지스터(전류 방출 수단)(211)의 게이트가 서로 연결되어 있다. 또한, P형 트랜지스터(211)의 소스는 전원(Vdd)에 연결되고, 드레인은 출력에 연결되어 있다.

제2 차동단(102)의 입력 a가 게이트에 입력되는 N형 트랜지스터(208)의 드레인과, P형 트랜지스터(206)의 드레인과, P형 트랜지스터(212)의 게이트가 서로 연결되어 있다. 또한, P형 트랜지스터(212)의 소스는 전원(Vdd)에 연결되고, 드레인은 N형 트랜지스터(213)의 게이트 및 드레인과 N형 트랜지스터(전류 인입 수단)(214)의 게이트에 연결되어 있다. N형 트랜지스터(213, 214)의 소스는 GND에 연결되고, N형 트랜지스터(214)의 드레인은 출력에 연결되어 있다.

또한, 출력에는, 상술한 정전압원 VBN이 게이트에 연결됨과 함께 소스가 GND가 되는, N형 트랜지스터(정전류 공급 수단)(215)의 드레인이 연결되어 있다.

또한, 입력 a가 역상 입력 단자이고, 입력 b가 정상 입력 단자로 된다.

도 3은 도 2의 차동 증폭 회로의 출력을 입력 a로 귀환시키고, 입력 b를 입력으로 하여, 전압 폴로워 회로를 구성한 회로도이다.

여기서, 상기 전압 폴로워 회로에서는, 입력 전압과 출력 전압이 동일한 상태(정상 상태)에서의 관통 전류, 즉 P형 트랜지스터(211)와 N형 트랜지스터(214)를 통해 흐르는 전원과 GND 사이의 전류를 방지하기 위해, 제2 차동단(102)에 오프셋을 갖게 한다. 예를 들면, P형 트랜지스터(206)의 채널 폭을 좁게 하거나 채널 길이를 길게 하고, N형 트랜지스터(209)의 채널 폭을 넓게 하거나 채널 길이를 짧게 한다.

이에 의해, P형 트랜지스터(206)의 임계값 전압은 다른 P형 트랜지스터에 비해 크게 설정되고, 한편, N형 트랜지스터(209)의 임계값 전압은 다른 N형 트랜지스터에 비해 작게 설정되게 된다.

이 때의 상기 전압 폴로워 회로의 동작에 대하여 이하에 설명한다.

제1 차동단(101)에서, 정전압원 VBN이 게이트에 입력되는 N형 트랜지스터(205)에 흐르는 정전류를 I1로 하고, P형 트랜지스터(201) 및 N형 트랜지스터(203)에 흐르는 전류를 Ib로 하며, P형 트랜지스터(202) 및 N형 트랜지스터(204)에 흐르는 전류를 Ia로 한다.

또한, 제2 차동단(102)에서, 정전압원 VBN이 게이트에 입력되는 N형 트랜지스터(210)에 흐르는 정전류를 I2로 하고, P형 트랜지스터(206) 및 N형 트랜지스터(208)에 흐르는 전류를 Id로 하며, P형 트랜지스터(207) 및 N형 트랜지스터(209)에 흐르는 전류를 Ic로 한다.

·입력 전압>출력 전압의 경우

제1 차동단(101)은, Ia>Ib로 되어, 포인트 A의 전위는 내려가고, P형 트랜지스터(211)가 온 상태로 되는 방향으로 된다. 이렇게 하여, P형 트랜지스터(211)에 흐르는 전류가 많아져, 출력의 전위는 올라간다. 그 결과, 시간이 흐름에 따라 입력 전압=출력 전압의 상태로 변경된다.

한편, 제2 차동단(102)은, Ic>Id로 되어, 포인트 B의 전위는 올라가고, P형 트랜지스터(212)가 오프 상태로 되는 방향으로 되어, 포인트 C의 전위는 내려간다. 그 때문에, N형 트랜지스터(214)는 오프 상태로 되는 방향으로 향하여, 출력 전위에 영향을 주지 않는다. 따라서, 상기 P형 트랜지스터(211)로부터의 전압이 그 상태 그대로 출력된다.

또한, 정전류원으로서의 N형 트랜지스터(215)를 통한 전류도 존재하지만, 값이 작다.

·입력 전압<출력 전압의 경우

제1 차동단(101)은, Ia<Ib로 되어, 포인트 A의 전위는 올라가고, P형 트랜지스터(211)가 오프 상태로 되는 방향으로 되어, 출력 전위에 영향을 주지 않게 된다.

한편, 제2 차동단(102)은, Ic<Id로 되어, 포인트 B의 전위는 내려가고, P형 트랜지스터(212)가 온 상태로 되는 방향으로 되어, 포인트 C의 전위는 올라간다. 그 때문에, N형 트랜지스터(214)에 흐르는 전류가 많아져, 출력은 GND로 인입되기 때문에, 출력 전위는 내려간다. 그 결과, 시간이 흐름에 따라 입력 전압=출력 전압의 상태로 변경된다.

·입력 전압=출력 전압의 경우

제1 차동단(101)은 Ia=Ib로 되기 때문에, 정상 상태로 된다.

한편, 제2 차동단(102)은, 상술한 바와 같이, 다른 P형 트랜지스터, N형 트랜지스터에 대하여, P형 트랜지스터(206)의 임계값 전압이 커지도록, N형 트랜지스터(209)의 임계값 전압이 작아지도록 설정하고 있기 때문에, 입력 전압=출력 전압일 때에도, Ic>Id와 같이 오프셋 전압을 가진 상태로 되어 있다. 그 때문에, 포인트 B의 전위는 높은 상태로 되어 있기 때문에, P형 트랜지스터(212)는 오프 방향으로 향하고 있다. 따라서, 상술한 바와 같이, N형 트랜지스터(214)도 오프 방향으로 향한 상태 그대로이다.

따라서, 출력 전압은, P형 트랜지스터(211)와, 정전류원으로서 기능하고 있는 N형 트랜지스터(215)를 통해 흐르는 정전류에 의해 결정된다. 따라서, P형 트랜지스터(211)와 N형 트랜지스터(214)를 통한 관통 전류를 방지할 수 있다.

이와 같이, 상기 전압 폴로워 회로에서는, 출력 전압을 높이기 위해서는, P형 트랜지스터(211)를 통한 전원 전압 Vdd로부터의 전류 공급을 행하고, 한편, 출력 전압을 내리기 위해서는, N형 트랜지스터(214)를 통한 접지 전압 GND로의 전류 인입을 행하고 있다.

따라서, 이미 상술한 바와 같이, P형 트랜지스터(211) 및 N형 트랜지스터(214)의 구동 능력을 높여 둠으로써, 전압 변동을 따르는(추수) 능력을 높이는 데에 지장이 없게 된다. 또한 그 결과, 도시하지 않았지만, 출력에 큰 부하가 접속되어 있어도 양호하게 구동할 수 있게 된다.

또한, 입력 전압=출력 전압일 때에는, P형 트랜지스터(211)로부터 흐르는 전류는, N형 트랜지스터(215)에 의해, 소정의 정전류밖에 흐르지 않도록 되어 있다. 즉, 정상 상태(입력 전압=출력 전압)에서는, 흐르는 전류는 정전류원으로서 기능하는 N형 트랜지스터(215)에 의해 규정된다. 그리고, 이 N형 트랜지스터(215)의 구동 능력은, 상술한 전압 변동을 따르는 움직임과는 전혀 무관계하다. 그에 의해, 정전압원 VBN의 전압값을 내려, 전류값을 작게 해도, 양호하게 전압 변동을 따르는 동작을 행할 수 있게 된다.

따라서, 항상 흐르고 있는 정전류값을 작게 할 수 있기 때문에, 본 전압 폴로워 회로와 같이, 2개의 차동단 사이에 오프셋 전압을 갖게 함으로써, 전압 폴로워 회로의 저소비 전력화와 고속으로 전압 변동을 따르는 특성(추수성)을 양립시킬 수 있다.

또한, 일반적으로, 차동단의 입력부의 트랜지스터 제조 시의 변동으로 트랜지스터 특성에 변동이 발생하기 때문에, 하나의 차동단의 정상 및 역상에서도 오프셋 전압(여기서는, 「차동단 내 오프셋 전압」으로 칭함)이 존재한다. 그러나, 본원에서의 「오프셋 전압」이란, 2개의 차동단 사이에 오프셋 전압(차동단 사이 오프셋 전압)을 갖게 한다는 것을 의미하고 있다.

또한, 본 실시 형태에서는, 전류의 방출측(전류 방출부측)에서, Ia=Ib로 되는 것은 입력 전압=출력 전압일 때이지만, 전류를 인입하는 측(전류 인입부측)에서는, 그보다도 출력 전압이 상기 오프셋 전압분만큼 커졌을 때에 비로소 Ic=Id로 된다. 그 결과, 출력 전압의 증가에 대하여, 전류 방출부(P형 트랜지스터(211))가 충분한 오프 상태로 되고 나서, 상기 오프셋 전압이 생성된 후, 전류 인입부(N형 트랜지스터(214))가 충분한 온 상태로 된다. 이에 의해, 상기 전원 회로(5)에서는, 전류 방출부와 전류 인입부가 모두 충분히 온 상태로 되는 출력 전압 범위가 존재하지 않도록 하고 있다.

상술한 설명에서는, 상기 차동 증폭 회로(도 2)는, P형 트랜지스터(206)를 다른 차동부를 구성하는 트랜지스터와 비교하여, 채널 폭을 짧게 하거나, 혹은 채널 길이를 길게 하여, 임계값 전압을 크게 하고, 한편, N형 트랜지스터(209)를 다른 차동부를 구성하는 트랜지스터와 비교하여, 채널 폭을 넓게 하거나, 혹은 채널 길이를 짧게 하여, 임계값 전압을 작게 함으로써, 오프셋 전압을 갖도록 하고 있다. 이에 의해, 상기 차동 증폭 회로는, 출력 전압에 대하여, 출력단의 전류 방출부(P형 트랜지스터(211))가 충분히 오프 상태로 되고 나서, 상기 오프셋 전압이 생성된 후, 전류 인입부(N형 트랜지스터(214))가 충분히 온 상태로 되도록 설정된다.

그리고, 이 차동 증폭 회로를 차동 증폭 회로 AMP1(도 1)로서 사용한다. 이에 의해, 차동 증폭 회로 AMP1은, 중간 전압 V3에 대하여 오프셋 전압만큼 가산된 전압(도 6의 -VL3에 상당)이 상한 허용값으로 되어 동작한다.

한편, 반대로 P형 트랜지스터(206)를 다른 차동부를 구성하는 트랜지스터와 비교하여, 채널 폭을 넓게 하거나, 혹은 채널 길이를 짧게 하여, 임계값 전압을 작게 하고, 한편, N형 트랜지스터(209)를 다른 차동부를 구성하는 트랜지스터와 비교하여, 채널 폭을 좁게 하거나, 혹은 채널 길이를 길게 하여, 임계값 전압을 크게 함으로써, 상기한 오프셋 전압과는 반대의 오프셋 전압을 갖도록 할 수도 있다. 이러한 차동 증폭 회로에서는, 출력 전압에 대하여, 출력단의 전류 인입부(N형 트랜지스터(214))가 충분히 오프 상태로 되고 나서, 상기 오프셋 전압이 생성된 후, 전류 방출부(P형 트랜지스터(211))가 충분히 온 상태로 된다.

그리고, 이 차동 증폭 회로를 차동 증폭 회로 AMP2(도 1)로서 사용한다. 이에 의해, 차동 증폭 회로 AMP2는, 중간 전압 V2에 대하여 오프셋 전압만큼 감산된 전압(도 6의 -VH2에 상당)이 하한 허용값으로 되어 동작한다.

이상과 같은 구성을 갖는 전원 회로(5)(도 1)에서는, 출력 단자 T2의 전압이 액정 패널(1)(도 4)의 화소를 구동할 때, 화소 및 전극의 용량을 충방전하기 위해, 본래의 전압값으로부터, 예를 들면, 접지 전위측으로 전압값이 변동하여 하한값을 하회하면, 차동 증폭 회로 AMP2의 pMOS 트랜지스터(211)가 온 상태로 된다. pMOS 트랜지스터(211)가 온 상태로 되면, 구동 능력이 있는 pMOS 트랜지스터(211)를 통해 전원 E(Vdd)로부터 전류가 공급됨으로써, 출력 단자 T2의 전위는 급속하게 본래의 전압값으로 회복된다.

반대로, 출력 단자 T2의 전압이, 노드2에 설정되어 있는 중간 전압 V2의 전압값을 초과하면, 차동 증폭 회로 AMP2에 의해 nMOS 트랜지스터(214)가 온 상태로 된다. nMOS 트랜지스터(214)가 온 상태로 되면, 구동 능력이 있는 nMOS 트랜지스터(214)를 통해 전류가 인입됨으로써, 출력 단자 T2의 전위는 급속하게 본래의 전압값으로 회복된다.

또한, 출력 단자 T3에서의 차동 증폭 회로 AMP1의 동작도 동일하다. 즉, 출력 단자 T3의 전압이 본래의 전압값으로부터, 예를 들면, 접지 전위측으로 변동하여, 노드3에 설정되어 있는 중간 전압 V3의 전압값을 하회하면, 차동 증폭 회로 AMP1에 의해 pMOS 트랜지스터(211)가 온 상태로 된다. pMOS 트랜지스터(211)가 온 상태로 되면, 구동 능력이 있는 pMOS 트랜지스터(211)를 통해 전원 E(Vdd)로부터 전류가 공급됨으로써, 출력 단자 T3의 전위는 급속하게 본래의 전압값으로 회복된다.

반대로, 출력 단자 T3의 전압이, 상한의 전압값을 초과하면, 차동 증폭 회로 AMP1의 nMOS 트랜지스터(214)가 온 상태로 된다. nMOS 트랜지스터(214)가 온 상태로 되면, 구동 능력이 있는 nMOS 트랜지스터(214)를 통해 전류가 인입됨으로써, 출력 단자 T3의 전위는 급속하게 본래의 전압값으로 회복된다.

여기서, 저항 Ra가 출력 단자 T2, T3 사이에 삽입되어 있지 않은 경우, 출력 단자 T2의 전압값과 출력 단자 T3의 전압값은, 각각 전압 변동의 허용폭 ΔV 내에서 안정되지 않게 된다. 이에 대하여, 전원 회로(5)에서는, 저항 Ra가 출력 단자 T2, T3 사이에 삽입되어 있기 때문에, 출력 단자 T3으로부터 저항 Ra를 통해 출력 단자 T2로 전류가 흐른다. 그 결과, 출력 단자 T2의 전압은 상승하여, 출력 단자 T3의 전압값측으로 변동하는 한편, 출력 단자 T3의 전압은 하강하여, 출력 단자 T2의 전압값측으로 변동한다.

따라서, 전원 회로(5)(도 1)의 회로 구성에서, 상기 저항 Ra의 값을 작게 해 가면, 출력 단자 T2에서는 출력 전압 V2'의 전압값이 상승한다. 그리고, 출력 전압 V2'의 전압값이 노드2에 설정되어 있는 중간 전압 V2의 전압값을 초과하면, nMOS 트랜지스터(214)가 온 상태로 되어, 출력 전압 V2'의 전압값을 노드2의 전압값 V2로 회복시키게 된다. 한편, 출력 단자 T3에서는, 상기 저항 Ra의 값을 작게 해 가면, 출력 전압 V3'이 하강한다. 그리고, 출력 전압 V3'의 전압값이 노드3에 설정되어 있는 중간 전압 V3의 전압값을 하회하면, pMOS 트랜지스터(211)가 온 상태로 되어, 출력 전압 V3'의 전압값을 노드3의 전압값 V3으로 회복시키게 된다.

따라서, 차동 증폭 회로 AMP1, AMP2의 nMOS 트랜지스터(214) 및 pMOS 트랜지스터(211)가 온 상태로 되거나, 혹은 온 상태로 되기 직전의 상태로 되도록, 상기 저항 Ra의 값을 설정함으로써, 이하의 것이 가능해진다. 즉, 출력 전압 V2'가 노드2에 설정되어 있는 중간 전압 V2의 전압값(혹은 거의 그 전압값)을, 출력 전압 V3'이 노드3에 설정되어 있는 중간 전압 V3의 전압값(혹은 거의 그 전압값)을, 변동시키지 않고 일정한 전압값으로 출력할 수 있다(혹은 아주 미소한 변동으로 출력할 수 있다).

이에 의해, 노드2, 노드3 및 출력 단자 T2, T3에 잡음이 실려도, 상술한 바와 같은 허용폭 ΔV 내에서 변동없이, 일정(혹은 거의 일정)한 전압값을 출력할 수 있다.

또한 마찬가지의 동작에 의해, 출력 전압 V2'가 하강한 경우에, 전압 변동의 하한인 전압값을 하회하면, 차동 증폭 회로 AMP2의 pMOS 트랜지스터(211)가 온 상태로 된다. 한편, 출력 전압 V3'이 상승한 경우에, 전압 변동의 상한 전압값을 상회하면, 차동 증폭 회로 AMP1의 nMOS 트랜지스터(214)가 온 상태로 된다.

그리고, 액정 패널(1)의 화소 및 전극 용량의 충방전을 고려하면, 상기 전원 회로(5)의 구성의 유의성이 보다 명백해진다.

즉, 도 5에 도시한 바와 같이, 액정 패널(1)의 전극으로의 인가 전압은, (V5-V2) 레벨, (V0-V3) 레벨과 같이 전압차가 큰 부분에서, 액정 패널(1)의 화소 및 전극의 용량의 충방전이 행해지면, 구동용 전원 V2가 되는 출력 전압 V2'는 V5의 영향으로 전압값은 끌어 올리는 방향으로 되고, 한편, 구동용 전원 V3이 되는 출력 전압 V3'은 V0의 영향에 의해 전압값은 끌어 내리는 방향으로 된다.

이러한 충방전에 의한 인가 전압의 변동 경향을 고려하여, 상기 전원 회로(5)에서는, 중간 전압 V2, V3의 전압값을 구동용 전원 V2, V3의 목표 전압값(인가 전압값)으로 설정하고 있다.

이에 의해, 출력 전압 V2', V3'의 전압값이, 상술한 충방전에 의해 변동(변동되기 쉬운 측)되어도, 즉시 대응하여 차동 증폭 회로 AMP1, AMP2 내의 구동 능력이 있는 MOS 트랜지스터(214, 211)가 온 상태로 됨으로써, 급속하게 또한 단시간에 소정 전압을 회복할 수 있다. 또한, 다른 한쪽의 중간 전압값(변동되기 어려운 측)으로 허용폭 ΔV를 설정함으로써, 출력 전압의 전압값의 변동을 적절하게 설정하게 된다.

따라서, 상기 전원 회로(5)의 구성을 채용하여, 액정 패널(1)에 인가하는 구동용 전원 V0, V2, V3, V5가 소정 값으로 되도록 저항 R4∼R8의 저항비를 설정하고, 또한, 차동 증폭 회로 AMP1, AMP2의 nMOS 트랜지스터(214) 및 pMOS 트랜지스터(211)가 온 상태로 되거나, 혹은 온 상태로 되기 직전의 상태로 되도록 저항 Ra의 저항값을 설정함으로써, 저소비 전력형이며 전압값 변동이 없고, 또한 전압값 변동에 대해서는 급속하게 회복하는 전원 회로를 제공할 수 있다.

또한, 전원 회로(5)를 V1 및 V4의 전원 회로에 적용하는 것은 용이하다.

또한, 저항 Ra는, 상기 설명과 같이 저항값이 고정된 저항이어도 되고, 레이저 트리밍 등으로 저항값을 조정해도 된다. 또한, 저항 Ra는 복수의 저항으로 구성되고, 전환 수단에 의해 외부로부터의 제어 신호에 기초하여 적절한 저항값을 선택하는 가변 저항이어도 된다.

또한, 차동 증폭 회로 AMP1, AMP2의 입력단의 차동부의 오프셋을 변화시키는 방법으로서는, P형 트랜지스터(206), N형 트랜지스터(209)의 트랜지스터 형상을 변화시키는 것을 예로 들어 설명하였지만, 다른 트랜지스터의 형상을 변화시킴으로써 실현해도 된다. 또한 트랜지스터 형상에서의 대응이 아니라, 트랜지스터의 채널부의 불순물 농도를 변화시키거나, 게이트 막 두께를 변화시켜 임계값 전압을 변경해도 된다. 단, 트랜지스터의 형상을 변화시키는 쪽이, 제조 조건을 일정하게 할 수 있어, 제조하기 쉽다.

이상과 같이, 상기 전원 회로(5)는, 전압 폴로워 구성의 차동 증폭 회로 AMP1, AMP2의 출력단을 구성하는 전류 방출부(P형 트랜지스터(211))와 전류 인입부(N형 트랜지스터(214))가 동시에 온 상태로 되지 않기 때문에, 관통 전류의 발생을 방지할 수 있다. 따라서, 저소비 전력화를 도모할 수 있기 때문에, 휴대 기기에 사용되는 액정 표시 장치의 전원 회로로서 최적이다.

또한, 상기 전원 회로(5)는, 정상 상태에서는 소비 전력이 적고, 과도 상태로부터 정상 상태로의 천이는 재빠르게 수행될 뿐만 아니라, 대전류를 흘릴 수 있는 구조이다. 따라서, 고품질의 화상 표시를 실현할 수 있다.

또한, 차동 증폭 회로 AMP1, AMP2의 오프셋 전압은, 상기한 전류 방출부와 전류 인입부가 동시에 온 상태로 되지 않는 범위에서 설정하면 된다. 따라서, 변동 허용폭 ΔV를 매우 좁게 할 수 있다. 따라서, 변동 허용폭 ΔV 내에서의 전압값 변동을 좁게 설정할 수 있기 때문에, 출력 단자에 배치하는 평활 컨덴서의 용량을 작게 할 수 있어, 전원 회로의 소형화가 가능해진다.

따라서, 전원 회로(5)는, 부하가 용량성이며, 급속한 충방전을 행할 필요가 있는 한편, 저소비 전력화도 더불어 요구되는 장치의 전원 회로에 유효하며, 특히 휴대용 표시 장치에 채용하면, 그 효과는 절대적이다.

마지막으로, 도 6을 이용하여, 상기 전원 회로(5)의 전제가 되는 전원 회로(5')에 대하여 설명한다. 이 전원 회로(5')는, 종래 기술에 따른 전원 회로(37)(도 9)가 갖는 문제점을 해결하는 것으로서, 본원 발명자가 제안한 것이다.

도 6에 도시한 바와 같이, 전원 회로(5')는, 상기 전원 회로(37)에 설치되어 있던 저항 R101∼R103 및 저항 R104∼R108의 2계통의 저항 분압 회로 중, 출력단의 저항 R101∼R103의 계통을 없앤 것이다.

이에 의해, 저항 R101∼R103을 흐르는 소비 전류만큼, 한층 더 저소비 전력화가 가능하다. 또한, 출력 전압의 분압비를 출력단의 저항 R101∼R103으로 결정하는 구성이 아니기 때문에, 내부 레지스터를 이용한 프로그래머블한 저항값 변경을 행해도, 회로 규모가 커지게 되는 경우는 없다.

그런데, 이 전원 회로(5')의 경우, 출력 전압을 목표 전압값에 수렴되도록 하기 위한 저항 R101∼R103을 제거하였기 때문에, 출력 전압의 전압값이 허용폭 ΔV 내에 들어간 후, 비교기 CMP1∼CMP4만이 작동하게 되면, 출력 전압의 전압값은 ΔV 내에서 변동한다. 따라서, 출력 전압의 전압값은, 이 상태에서는 구동용 전원 -V2, -V3으로서의 목표 전압값에는 수렴되지 않는다. 따라서, 상기 전원 회로(5')에서는, 평활 컨덴서 C1, C2, C3, C5를 설치함으로써 목표 전압값에 수렴되도록 하고 있다.

또한, 전원 회로(5')의 경우, 허용폭 ΔV를 초과하는 전압 변동을 보정하는 동작은, 전원 회로(37)와 동일하다. 그러나, 전원 회로(5')에서는, 출력단에서 출력 전압의 전압값을 결정하였던 블리더 저항 R101∼R103이 없기 때문에, 구동용 전원 -V2, -V3이 되는 출력 전압의 전압값이 허용폭 ΔV 내에서 안정되지 않아, 허용폭 ΔV 내에서의 전압 변동을 피할 수 없다라는 문제가 있다.

즉, 구동용 전원 -V2가 되는 출력 전압은, 기준 전압 -VH2와 기준 전압 -VL2 사이의 중간값(비교기 CMP1과 비교기 CMP2의 특성이 동일하면, -VL2+(ΔV/2))에서는 안정되지 않고, 노드1이나 노드2, 혹은 출력 전압에 잡음이 실린 경우, 이것에 비교기 CMP1, CMP2가 응답하기 때문에, 기준 전압 -VH2의 전압값이나 기준 전압 -VL2의 전압값이 불안정하게 변동되게 된다. 그 때문에, 구동용 전원 -V2가 되는 출력 전압은, 일정 전압값이 아니라, -V2±(ΔV/2)로 변동되는 전압값을 취하게 된다.

또한, 저항 R105, R107을 작게 함으로써, 허용폭 ΔV를 작게 억제할 수 있기 때문에, -V2±(ΔV/2)로 변동되어도, 어느 정도의 변동 전압을 허용할 수 있는 액정 패널에서는 사용 가능하다. 그러나, 상술한 바와 같이, 고품질의 화질을 얻기 위해, 전원 회로에는, 구동 전압의 변동이 적은 것도 요구되기 때문에, 금후, 한층 더한 액정 표시 화면의 고품질화에는 대응할 수 없다.

또한, 출력 전압의 변동의 원인이 되는 비교기 CMP1, CMP2의 입력단에 잡음이 실린 경우에도 이러한 잡음에 영향을 받지 않도록 하기 위해서는, 허용폭 ΔV를 크게 취해야만 한다. 그러나, 허용폭 ΔV를 크게 취하면, 비교기 CMP1, CMP2만이 작동하여, 출력 전압의 전압값이 허용폭 ΔV 내에서 계속해서 변동된다. 그 때문에, 너무 허용폭 ΔV를 크게 하면, 평활 컨덴서 C2, C3에서 변동을 흡수할 수 없게 되어, 향후의 한층 더한 액정 표시 화면의 대형화나 고품질화에도 대응할 수 없다

또한, 여기서는, 구동용 전원 -V2가 되는 출력 전압에 대하여 설명하였지만, 동일한 구성을 취하는 구동용 전원 -V3의 출력 전압에서도 마찬가지의 것이 발생한다.

이상과 같이, 전원 회로(5')에서는, 출력단의 블리더 저항 R101∼R103이 없기 때문에, 구동용 전원 -V2, -V3이 되는 출력 전압의 전압값이 허용폭 ΔV 내에서 안정되지 않아, 허용폭 ΔV 내에서의 전압 변동을 피할 수 없다.

본 실시 형태에 따른 전원 회로(5)는, 이 전원 회로(5')를 전제로 하고, 이것에 있어서, 출력 전압의 허용폭 ΔV 내에서의 변동을 대폭 저감시켜, 구동용 전원의 전압을 안정적으로 공급하는 것이다. 또한, 본원 출원인은 상기한 과제를 해결하는 방법을, 일본국 특허 출원 「특원2001-110600호 공보(출원일 2001년 4월 9일) 『전원 장치 및 그것을 구비한 표시 장치』」에서도 제안하고 있다.

이상과 같이, 본 발명의 전원 장치는, 입력된 전압으로부터 목표 전압값이 설정된 중간 전압을 발생하는 저항 분압 회로와, 상기 중간 전압의 전압값이 상기 목표 전압값을 상회하면 외부로부터 전류를 인입하는 전류 인입 수단과 상기 중간 전압의 전압값이 상기 목표 전압값을 하회하면 외부로 전류를 출력하는 전류 방출 수단을 구비함과 함께, 상기 중간 전압의 전압값의 상기 목표 전압값에 대한 변동 허용폭이 상기 전류 인입 수단 및 상기 전류 방출 수단 각각의 동작 개시 전압값의 차로서 설정되어 있는 전압 폴로워 회로와, 상기 전류 방출 수단 혹은 상기 전류 인입 수단을 동작시켜, 상기 중간 전압의 전압값을 상기 목표 전압값에 근사시켜 정상화하는 전압 정상화 수단을 포함하고 있는 구성이다.

또한, 본 발명의 전원 장치는, 상기 전압 폴로워 회로가, 제1 차동단과, 상기 변동 허용폭을 규정하는 오프셋 전압을 상기 제1 차동단에 대하여 갖는 제2 차동단과, 상기 제1 차동단 및 상기 제2 차동단 중 한쪽을 방출측 차동단으로 하여, 그 출력 전류 변화에 따라 전류를 외부로 출력하는 상기 전류 방출 수단과, 상기 제1 차동단 및 상기 제2 차동단 중 다른쪽을 인입측 차동단으로 하여, 그 출력 전류 변화에 따라 전류를 외부로부터 인입하는 상기 전류 인입 수단과, 정전류원으로서의 정전류 공급 수단과, 상기 제1 차동단의 정상 입력 단자와 상기 제2 차동단의 정상 입력 단자의 양방이 접속되어, 입력 전압이 입력되는 입력 단자와, 상기한 전류 방출 수단, 전류 인입 수단 및 정전류 공급 수단이 접속됨과 함께, 그로부터 출력되는 출력 전압을 상기 제1 차동단의 역상 입력 단자와 상기 제2 차동단의 역상 입력 단자로 귀환시키는 출력 단자를 포함하는 구성이다.

상기한 구성에 의해, 또한, 상기 전압 폴로워 회로는, 출력 전압이 입력 전압보다 작고, 출력 전압을 높일 필요가 있는 경우에는, 방출측 차동단 및 전류 방출 수단에 의해, 전류를 외부로 출력하는 방향으로 동작한다. 반대로, 출력 전압이 입력 전압보다 크고, 출력 전압을 내릴 필요가 있는 경우에는, 인입측 차동단 및 전류 인입 수단에 의해, 전류를 외부로부터 인입하는 방향으로 동작한다.

따라서, 상기 전압 폴로워 회로는, 출력 전압이 입력 전압보다 작은 경우 및 큰 경우 중 어느 경우에서도, 출력 단자에 정전류원으로부터 흐르는 정전류를 크게 하지 않아도, 입력 전압과 출력 전압이 동등한 정상 상태로 신속하게 천이시킬 수 있다.

따라서, 소비 전류를 증가시키지 않고, 출력 전압이 입력 전압을 신속하게 따르도록 할 수 있다.

게다가, 상기 전압 폴로워 회로는, 제2 차동단이 제1 차동단에 대하여 오프셋 전압을 갖고 있기 때문에, 정상 상태로 천이한 후에도, 정전류 공급 수단에서 회로를 관통하는 관통 전류가 발생하지 않는다.

즉, 출력 전압의 증가에 대하여, 전류 방출 수단이 충분한 오프 상태로 되고나서, 오프셋 전압이 생성된 후, 전류 인입 수단이 충분한 온 상태로 된다. 이에 의해, 전류 방출 수단과 전류 인입 수단의 양방이 충분히 온 상태로 되는 출력 전압 범위가 존재하지 않도록 하고 있다. 또한, 여기서, 충분히 온 상태로 된다라는 것은, 그것에 의해 어느 정도 관통 전류를 방지하고자 하는지에 의해 결정하면 되고, 관통 전류를 완전히 방지하고자 하는 경우에는, 한쪽이 완전히 오프 상태로 되고 나서 다른쪽이 온 상태의 방향으로 향하기 시작하도록, 오프셋 전압을 설정하면 된다.

또한, 본 발명의 전원 장치는, 상기 전압 폴로워 회로가, 상기 제1 차동단과 상기 제2 차동단에서, 회로 구성이 동일하고, 이들을 구성하는 트랜지스터 중 적어도 하나가, 트랜지스터의 채널 길이 또는 채널 폭 중 적어도 하나가 다른 구성으로 되어 있다.

상기한 구성에 의해, 또한, 상기 제1 차동단과 상기 제2 차동단을 구성하는 트랜지스터 중 적어도 하나가, 채널 길이 또는 채널 폭 중 적어도 하나가 다르게 되어 있다.

따라서, 보다 간소한 구성으로, 상기 제1 차동단과 상기 제2 차동단 사이에 오프셋 전압을 갖게 할 수 있다. 따라서, 보다 간소한 구성으로, 정전류 공급 수단에서 회로를 관통하는 관통 전류의 발생을 방지할 수 있다.

또한, 본 발명의 전원 장치는, 상기 전압 폴로워 회로가, 정상 상태에서는, 상기 정전류 공급 수단을 부하로 하여, 상기 전류 방출 수단 또는 상기 전류 인입 수단 중 어느 한쪽만이 동작하는 구성으로 되어 있다.

상기한 구성에 의해, 또한, 입력 전압과 출력 전압이 동등한 정상 상태에서는, 상기 정전류 공급 수단을 부하로 하여, 상기 전류 방출 수단 또는 상기 전류 인입 수단 중 어느 한쪽만이 동작하게 된다.

따라서, 정상 상태에서의 전류의 흐름을 간소화할 수 있다. 따라서, 회로의 구성이나 설계를 보다 간소화할 수 있다.

또한, 본 발명의 전원 장치는, 상기 전압 정상화 수단이, 상기 전압 폴로워 회로의 출력을 다른 전위의 출력에 저항을 통해 접속하여 이루어지는 구성으로 되어 있다.

상기한 구성에 의해, 또한, 상기한 작용을 이루는 전압 정상화 수단을 용이하게 실현할 수 있다.

또한, 본 발명의 전원 장치는, 상기 저항 분압 회로는 적어도 2개의 중간 전압을 발생하며, 상기 전압 정상화 수단이 2개의 상기 중간 전압이 각각 입력된 2개의 상기 전압 폴로워 회로의 출력을 상호 저항을 통해 접속하여 이루어지는 구성으로 되어 있다.

상기한 구성에 의해, 또한, 출력 전압끼리를 저항을 통해 접속함으로써, 출력 전압의 전압값을 서로 안정화할 수 있다. 이 구성에 따르면, 다른 전위를 설치할 필요가 없고, 또한, 상한값이나 하한값을 부여하는 기준 전압을 출력하기 위해, 저항 분압 회로에 저항을 부가할 필요도 없다. 즉, 상기한 작용을 행하는 전압 정상화 수단을 용이하게 실현할 수 있다.

또한, 본 발명의 전원 장치는, 상기 전압 정상화 수단이, 외부로부터의 제어 신호에 의해 저항값을 변경할 수 있는 구성이다.

상기한 구성에 의해, 또한, 상기 전압 정상화 수단인 저항의 저항값을 변경함으로써, 출력 전압의 전압값의 근사폭을 변화시킬 수 있다. 즉, 저항값을 작게 하면, 목표 전압값으로의 근사폭이 작아지도록 설정되어, 출력 전압의 전압값의 변동이 작아짐과 함께, 응답이 빨라진다. 반대로, 저항값을 크게 하면, 목표 전압값으로의 근사폭이 커지도록 설정되어, 출력 전압의 전압값의 변동이 커짐과 함께, 응답이 느려진다.

여기서, 전류 방출 수단 및 전류 인입 수단을 동작시켜, 출력 전압의 전압값을 목표 전압값 혹은 그 근방 값에까지 근사시켜 정상화하고자 한 경우, 상기 저항값을 전류 방출 수단 및 전류 인입 수단이 온 상태로 되거나, 혹은 온 상태로 되기 직전의 상태로 되도록 설정하는 것이 바람직하다.

그리고, 상기 전원 장치에 접속되는 표시 패널의 특성이나 사용 상황을 고려하여, 전원 장치의 제조 후에 전압 정상화 수단을 구성하는 저항의 저항값이 결정되도록 할 수 있다. 이에 의해, 표시 패널의 응답 특성의 좋고 나쁨이나, 혹은 고품질 표시가 필요한 경우, 혹은, 대화면에서 표시 얼룩을 식별하기 쉬운 경우 등의 상황에 따라, 소비 전류를 고려하여 출력 전압의 전압값의 근사 폭을 설정할 수 있어, 전원 장치로서의 범용성이 향상된다.

이러한 상기 전원 장치는, 표시 패널의 구동용 전원을 공급하는 전원 회로에 특히 적합하다. 그리고, 상기 전원 장치가 탑재되는 표시 장치로서는, 액정 패널을 구비한 액정 표시 장치, 일렉트로 루미네센스(ELP)를 구비한 EL 표시 장치, 플라즈마 디스플레이 패널(PDP)을 구비한 플라즈마 디스플레이 장치, 액정 패널과 플라즈마 디스플레이 패널을 합체시킨 플라즈마 어드레스 액정 패널(PALC)을 구비한 표시 장치 등이 있다. 또한, 특히, 상기 전원 장치는 저소비 전력이기 때문에, 휴대 단말기에 구비되는 휴대용 표시 장치에 적합하다.

또한, 상기 전압 폴로워 회로는, 상기 제1 차동단과 상기 제2 차동단에서, 회로 구성이 동일하고, 이들을 구성하는 트랜지스터 중 적어도 하나가 트랜지스터의 채널부의 불순물 농도가 다른 구성이어도 된다.

또한, 상기 전압 폴로워 회로는, 상기 제1 차동단과 상기 제2 차동단에서, 회로 구성이 동일하고, 이들을 구성하는 트랜지스터 중 적어도 하나가 트랜지스터의 게이트 막 두께가 다른 구성이어도 된다.

본 발명의 상세한 설명의 구체적인 실시 태양 또는 실시예는, 어디까지나 본 발명의 기술 내용을 명백하게 하기 위한 것으로, 층과 같은 구체예에만 한정하여 협의로 해석되어서는 안되며, 본 발명의 사상과 다음에 기재하는 특허청구범위 내에서, 다양하게 변경하여 실시할 수 있다.

본 발명의 전원 장치에 따르면, 저소비 전력이면서, 변동을 적게 하여 안정된 출력 전압으로 구동용 전원을 공급할 수 있을 뿐만 아니라, 출력 전압의 변동에서는 급속하게 정상 상태 값으로 회복 가능하고, 또한, 내부 레지스터를 이용한 프로그래머블한 저항값 변경에 회로 규모를 크게 하지 않고 대응할 수 있다.

도 1은 본 발명의 일 실시 형태에 따른 전원 회로의 구성을 도시하는 회로도.

도 2는 도 1에 도시한 전원 회로에 포함되는 전압 폴로워 회로의 구성예를 도시하는 회로도.

도 3은 전압 폴로워 회로의 구성예를 도시하는 회로도.

도 4는 도 1에 도시한 전원 회로가 탑재된 액정 표시 장치의 구성을 개략적으로 도시하는 블록도.

도 5는 도 4에 도시한 액정 표시 장치의 공통 드라이버 및 세그먼트 드라이버의 출력 파형 및 액정 패널의 화소에 인가되는 전압 파형 등을 도시하는 타이밍차트.

도 6은 본 발명의 전제가 되는 전원 회로의 구성을 도시하는 회로도.

도 7은 종래의 전원 회로의 구성을 도시하는 회로도.

도 8은 종래의 전원 회로의 구성을 도시하는 회로도.

도 9는 종래의 전원 회로의 구성을 도시하는 회로도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 액정 패널

2 : 공통 드라이버

3 : 세그먼트 드라이버

5 : 전원 회로

10 : 표시 장치

101 : 제1 차동단

102 : 제2 차동단

AMP1, AMP2 : 차동 증폭 회로

Claims (28)

1. 입력된 전압으로부터 목표 전압값이 설정된 중간 전압을 발생하는 저항 분압 회로와,

   상기 중간 전압의 전압값이 상기 목표 전압값을 상회하면 외부로부터 전류를 인입하는 전류 인입 수단, 및 상기 중간 전압의 전압값이 상기 목표 전압값을 하회하면 외부로 전류를 출력하는 전류 방출 수단을 구비함과 함께,

   상기 전류 인입 수단의 동작 개시 전압값과 상기 전류 방출 수단의 동작 개시 전압값의 사이에 오프셋 전압이 설정되고, 상기 오프셋 전압에 따라 상기 중간 전압의 전압값이 상기 목표 전압값에 대하여 변동 허용폭을 갖도록 하는 전압 폴로워 회로와,

   상기 전류 방출 수단 혹은 상기 전류 인입 수단을 동작시켜, 상기 중간 전압의 전압값을 상기 목표 전압값에 근사시켜 정상화(定常化)하는 전압 정상화 수단

   을 포함하고,

   상기 전압 폴로워 회로는

   제1 차동단과,

   상기 변동 허용폭을 규정하는 오프셋 전압을 상기 제1 차동단에 대하여 갖는 제2 차동단과,

   상기 제1 차동단 및 상기 제2 차동단 중 한쪽의 출력 전류 변화에 대응하여 전류를 외부로 출력하는 상기 전류 방출 수단과,

   상기 제1 차동단 및 상기 제2 차동단 중 다른쪽의 출력 전류 변화에 대응하여 전류를 외부로부터 인입하는 상기 전류 인입 수단과,

   정전류원으로서의 정전류 공급 수단과,

   상기 제1 차동단의 정상(正相) 입력 단자와 상기 제2 차동단의 정상 입력 단자의 양방이 접속되어, 입력 전압이 입력되는 입력 단자와,

   상기 전류 방출 수단, 상기 전류 인입 수단 및 상기 정전류 공급 수단이 접속됨과 함께, 그로부터 출력되는 출력 전압을 상기 제1 차동단의 역상(逆相) 입력 단자와 상기 제2 차동단의 역상 입력 단자로 귀환시키는 출력 단자

   를 포함하는 전원 장치.
2. 삭제
3. 제1항에 있어서,

   상기 전압 폴로워 회로는, 상기 제1 차동단과 상기 제2 차동단에서 회로 구성이 동일하고, 상기 제1 차동단 및 상기 제2 차동단은 각각 복수의 트랜지스터를 포함하며, 상기 제1 차동단 및 상기 제2 차동단에 포함된 트랜지스터 중 적어도 하나는 나머지 트랜지스터에 비하여 채널 길이 또는 채널 폭 중 적어도 하나가 다른 전원 장치.
4. 삭제
5. 제1항에 있어서,

   상기 전압 폴로워 회로는, 상기 제1 차동단과 상기 제2 차동단에서 회로 구성이 동일하고, 상기 제1 차동단 및 상기 제2 차동단은 각각 복수의 트랜지스터를 포함하며, 상기 제1 차동단 및 상기 제2 차동단에 포함된 트랜지스터 중 적어도 하나는 나머지 트랜지스터에 비하여 채널부의 불순물 농도가 다른 전원 장치.
6. 삭제
7. 제1항에 있어서,

   상기 전압 폴로워 회로는, 상기 제1 차동단과 상기 제2 차동단에서 회로 구성이 동일하고, 상기 제1 차동단 및 상기 제2 차동단은 각각 복수의 트랜지스터를 포함하며, 상기 제1 차동단 및 상기 제2 차동단에 포함된 트랜지스터 중 적어도 하나는 나머지 트랜지스터에 비하여 게이트 막 두께가 다른 전원 장치.
8. 삭제
9. 제1항에 있어서,

   상기 전압 폴로워 회로는, 정상 상태에서는, 상기 정전류 공급 수단을 부하로 하여, 상기 전류 방출 수단 또는 상기 전류 인입 수단 중 어느 한쪽만이 동작하는 전원 장치.
10. 삭제
11. 제3항에 있어서,

    상기 전압 폴로워 회로는, 정상 상태에서는, 상기 정전류 공급 수단을 부하로 하여, 상기 전류 방출 수단 또는 상기 전류 인입 수단 중 어느 한쪽만이 동작하는 전원 장치.
12. 삭제
13. 제1항에 있어서,

    상기 전압 정상화 수단은, 상기 전압 폴로워 회로의 출력을, 상기 전압 폴로워 회로의 출력의 전위와는 상이한 전위의 출력에 저항을 통해 접속하여 이루어지는 전원 장치.
14. 삭제
15. 제3항에 있어서,

    상기 전압 정상화 수단은, 상기 전압 폴로워 회로의 출력을, 상기 전압 폴로워 회로의 출력의 전위와는 상이한 전위의 출력에 저항을 통해 접속하여 이루어지는 전원 장치.
16. 삭제
17. 제1항에 있어서,

    상기 저항 분압 회로는 적어도 2개의 중간 전압을 발생하며,

    상기 전압 정상화 수단은, 2개의 상기 중간 전압이 각각 입력된 2개의 상기 전압 폴로워 회로의 출력을 서로 저항을 통해 접속하여 이루어지는 전원 장치.
18. 삭제
19. 제3항에 있어서,

    상기 저항 분압 회로는 적어도 2개의 중간 전압을 발생하며,

    상기 전압 정상화 수단은, 2개의 상기 중간 전압이 각각 입력된 2개의 상기 전압 폴로워 회로의 출력을 서로 저항을 통해 접속하여 이루어지는 전원 장치.
20. 삭제
21. 제13항에 있어서,

    상기 전압 정상화 수단은 외부로부터의 제어 신호에 의해 저항값이 변경 가능한 전원 장치.
22. 삭제
23. 제17항에 있어서,

    상기 전압 정상화 수단은 외부로부터의 제어 신호에 의해 저항값이 변경 가능한 전원 장치.
24. 삭제
25. 표시 패널과, 상기 표시 패널을 구동하는 구동 장치와, 상기 구동 장치에 표시 패널을 구동하기 위한 구동용 전원을 공급하는 전원 장치를 구비한 표시 장치에 있어서,

    상기 전원 장치는,

    입력된 전압으로부터 목표 전압값이 설정된 중간 전압을 발생하는 저항 분압 회로와,

    상기 중간 전압의 전압값이 상기 목표 전압값을 상회하면 외부로부터 전류를 인입하는 전류 인입 수단, 및 상기 중간 전압의 전압값이 상기 목표 전압값을 하회하면 외부로 전류를 출력하는 전류 방출 수단을 구비함과 함께,

    상기 전류 인입 수단의 동작 개시 전압값과 상기 전류 방출 수단의 동작 개시 전압값의 사이에 오프셋 전압이 설정되고, 상기 오프셋 전압에 따라 상기 중간 전압의 전압값이 상기 목표 전압값에 대하여 변동 허용폭을 갖도록 하는 전압 폴로워 회로와,

    상기 전류 방출 수단 혹은 상기 전류 인입 수단을 동작시켜, 상기 중간 전압의 전압값을 상기 목표 전압값에 근사시켜 정상화하는 전압 정상화 수단

    을 포함하고,

    상기 전압 폴로워 회로는

    제1 차동단과,

    상기 변동 허용폭을 규정하는 오프셋 전압을 상기 제1 차동단에 대하여 갖는 제2 차동단과,

    상기 제1 차동단 및 상기 제2 차동단 중 한쪽의 출력 전류 변화에 대응하여 전류를 외부로 출력하는 상기 전류 방출 수단과,

    상기 제1 차동단 및 상기 제2 차동단 중 다른쪽의 출력 전류 변화에 대응하여 전류를 외부로부터 인입하는 상기 전류 인입 수단과,

    정전류원으로서의 정전류 공급 수단과,

    상기 제1 차동단의 정상 입력 단자와 상기 제2 차동단의 정상 입력 단자의 양방이 접속되어, 입력 전압이 입력되는 입력 단자와,

    상기 전류 방출 수단, 상기 전류 인입 수단 및 상기 정전류 공급 수단이 접속됨과 함께, 거기로부터 출력되는 출력 전압을 상기 제1 차동단의 역상 입력 단자와 상기 제2 차동단의 역상 입력 단자로 귀환시키는 출력 단자

    를 포함하는 표시 장치.
26. 삭제
27. 제25항에 있어서,

    상기 전압 폴로워 회로는, 상기 제1 차동단과 상기 제2 차동단에서, 회로 구성이 동일하고, 이들을 구성하는 트랜지스터 중 적어도 하나가 트랜지스터의 채널 길이 또는 채널 폭 중 적어도 하나가 다른 표시 장치.
28. 삭제