TW581945B - Power supply and display apparatus including thereof - Google Patents

Description

°^45 ⑴ 、貫施方式及目式簡單說明） $、發明說明 (發明說明應敘明··發明所屬之技術領域、先前技術、内容 發明的技術領域 本發明係關於例如搭載於液晶顯示裝置等顯示裝置，以 供應驅動顯示像素之驅動用電源之電源裝置、及搭載兮#

>S 源裝置之顯示裝置。 發明背景 茲一面參照本發明之說明圖之圖4，一面說明顯示裝置 之一之液晶顯示裝置如下。 在液晶面板1之段電極側—配設驅動段電極χι〜Xm之# 驅動器3，另一方面，在共用電極側配設驅動共用電極γ ^

Yn之共用驅動器2。又，驅動用電源v〇、V2、V3、 由電源電路（電源裝置）5供應至此段驅動器3,驅動用電源 V0、V1、V4、V5由電源電路5供應至共用驅動器2。

以往，作為供應驅動用電源v 〇〜V 5之上述電源電路5 ，已有人提出各種電路構造。又，在電源電路5中，供應 至段驅動器3之電壓之產生電路與供應至共用驅動器2之 電壓《產生電路，其構成基本上相同。故為簡化說明起身 ’以供應至段驅動器3之電壓之產生電路為例加以說明。 例如圖7所7^之電源電路3 5係施行電阻分壓而輸出期 動用電源VO、V2、VI、 V3 V5足電源電路。此電源電路35浪 利用3個分壓器電阻R1Q】 ^ 1 AU1 R102、R103 ,將電源 VEE-接 λ! G N D間分壓而形成9伽φ网+ 成2個中間电壓，以此作為驅動用電源v 、V 3加以輸出。 又’圖8所示之電源電路 3 6係為使輸出段低阻抗化，在 581945 (2) I發明説朗缉賓 圖7所示之電源電路35中，將運算放大器0P1、0P2連接於 利用電阻分壓而獲得驅動用電源V2、V3之線上所構成。 依據此電源電路36，可利用運算放大器〇P1、0P2施行阻 抗變換，而使分壓所產生之驅動用電源V2、V3之電壓得i 以穩定化。 在此，在上述電源電路35及上述電源電路36中，為了在 施行電容負載之液晶面板1之像素之充放電時，也能減少 電壓變動，謀求驅動用電源VO、V2、V3、V5之電壓穩定 化，最好縮小分壓器電阻R101〜R103之電阻值。但分壓器 電阻R101〜R103縮小時，電源電路35、36之耗電力卻會增 大。 又，在上述電源電路36中，欲利用運算放大器OP1、OP2 確保液晶顯示用之充分之饋電力時，必須將運算放大器電 路内之定電流增大至某種程度，但此作法卻會對低耗電力 化造成大的妨礙。也就是說，作為定電流源，主要有位於 運算放大器ΟΡ1、ΟΡ2之輸入段之差動段部與輸出段2種， 尤其設於輸出段作為負載電路之定電流源如果不增大定 電流值，就不能追隨電壓變動。 因此，為消除此種缺點，日本國公開特許公報「特開昭 55-146487號公報（公開日1980年1 1月14日）」曾揭示過下列 電源電路：即，一面採用上述電源電路35作為基本構成， 一面謀求低耗電力化，即使提高分壓器電阻之電阻值，也 可謀求驅動用電源VO、V2、V3、V5之電壓穩定化之電源 電路。 (3) 爹明說明磧頁 如圖9所示，上述公報所載之電源電路3 7係使高電位側 處於接地電位。因此，在此可獲得驅動用電源VO、-V2、 -V3、-V5。上述電源電路37係利用高電阻值之分壓器電 阻（以下僅稱電阻）R101〜R108，獲得可輸出作為驅動用電 源-V2、-V3之輸出電壓，同時檢出超過驅動用電源-V2、 -V3之電壓之容許值之變動，利用MOS電晶體MQ11〜MQ14 ，抑制其變動。又，在圖9中，DN為電源節點，SN為接地 節點。 在上述電源電路37中，串聯電阻R101〜R103係將電源E 之電壓-V5三等分而形成構成驅動用電源-V2、-V3之中間 電壓的電阻分壓電路。而，利用串聯電阻R104〜R108構成 之分壓電路，形成以電阻分壓所得之中間電壓-V 2、- V 3 為中心設定各電壓變動之容許幅度Δν之基準電壓- VH2、 -VL2、-VH3、-VL3。 另外，設置將上述基準電壓-VH2施加至反轉輸入端子， 並將分壓電壓-V2施加至非反轉輸入端子之電壓比較電 路（以下稱比較器）CMP1、及被此輸出所控制而連接於分 壓輸出點與電源Ε之電壓-V5之間之nMOS電晶體MQ12，對 分壓電壓-V2之輸出電壓之上述基準電壓-VH2超出於正方 向（接地電位側）之變動，使nMOS電晶體MQ12導通，以抑 制容許幅度Δν超出於正方向之輸出變動。 另一方面，設置將上述基準電壓-VL2施加至反轉輸入 端子，並將分壓電壓-V2施加至非反轉輸入端子之比較器 CMP2、及被此輸出所控制而連接於分壓輸出點與接地電 581945 (4) I脊贺或明囔頁: 位VO之間之pMOS電晶體MQ11，對上述分壓電壓-V2之輸 出電壓之上述基準電壓-VL2超出於負方向（電壓-V5側） 之變動，使pMOS電晶體MQ11導通，以抑制容許幅度Δν超 出於負方向之輸出變動。 也可利用同樣之構成，對輸出電壓-V3之變動，防止超 出容許幅度Δν之變動。即，設置將上述基準電壓-VH3施 加至反轉輸入端子，並將分壓電壓-V3施加至非反轉輸入 端子之比較器CMP3、及被此輸出所控制而連接於分壓輸 出點與電源Ε之電壓-V5之間之nMOS電晶體MQ14，對上述 分壓電壓-V3之輸出電壓之上述基準電壓-VH3超出於正方 向（接地電位側）之變動，使nMOS電晶體MQ14導通，以抑 制容許幅度Δν超出於正方向之輸出變動。 另一方面，設置將上述基準電壓-VL3施加至反轉輸入端 子，並將分壓電壓-V3施加至非反轉輸入端子之比較器 CMP4、及被此輸出所控制而連接於分壓輸出點與接地電 位V0之間之pMOS電晶體MQ13，對上述分壓電壓-V3之輸 出電壓之上述基準電壓-VL3超出於負方向（電壓-V5側） 之變動，使pMOS電晶體MQ13導通，以抑制容許幅度Δν超 出於負方向之輸出變動。 藉此，可將構成驅動用電源-V2、-V3之分壓電壓-V2、 -V3之輸出電壓之電壓變動抑制在由電阻R105、R107之電 壓下降所決定之電壓變動之容許幅度Δν内。 此電源電路37也可藉提高電阻R101〜R103及R104〜R108 之電阻值，以抑制耗電，同時利用在輸出段設置僅在超出

581945 容許幅庋Δν之電壓變動μ時起作用之f流驅動能力較 大（即可通較多電流）之M0S電晶體卿卜mqm，而不 必增大比較器CMP卜CMP4之輸出段之驅動能力。目此，、 可：：置在比較器CMP卜CMP4中之定電流源流通之電心 值-又疋於較小I值，故也可將此電源電路W之耗電流抑制 在極小值。 又’ M〇S電晶體MQ11〜MQ14分別因容許幅度Δν而具有 補償電塾，不會同時導通，故不必擔心產生貫通電流（因 成對之電源線彼此短路而流通之電流）。 其結果，依據上述電源電路37，可獲得低耗電，且輸出 笔壓也穩定之顯示裝置之電源電路。 一般，在大型液晶面板中，像素具有之負載電容及電極 線具有之寄生電容會變大，為了陡崎地對此等充放電，要 t電1電路具備較大之驅動能力，且^ 了獲得高品質之畫 質對％源電路要求驅動用電源之電壓變動小及對變動之 陡峭響應性’同時，也對電源電路要求具有低耗電性。 而，在上述電源電路37 (圖9)中，將構成驅動用電源-V2 電壓之分壓電壓-V2、^3控制在容許幅度Δν内之 …、隹可利用驅動能力較大之MOS電晶體MQ11〜MQ14 〜速進仃’但分壓電壓-V2、·ν3進入容許幅度内以後 、進步收斂於目標電壓值的是電阻R101〜R103。又 由等率聯連接 < 各電阻間所輸出之電壓值為目標值。 、 在电源$路37之電路構成中，電阻R101〜R103之電 壓值太高日f，欲收斂於目標電壓值需要時間。 -11- (6) 因此，在上述電源電路3 ’游形成2個電阻分厭 ’為進一步增進低耗電力化 々受電路、 〜Rl08形成高電阻時，合 < 電阻R101〜R103及電阻R104 間才能使分壓電壓_V2、曰產生—個問題，就是需要相當時· 於容許幅度Δν内之目2 -V3之電壓值穩定於目標值（收斂V 後，欲進—步邁向液晶^值）°因此，在電源電路37中，今 發生顯示品質降低而〜二思面之大型化及兩品質化，會 又，在上述電源電路不二應付其需要之問題。 ，具有電阻R101〜Rl〇3及=構成中，因作為電阻分壓電路 只具有—個系統相比，及電-阻Rl04〜R108二個系統，故與 另休 ^ 其耗電力必蚨較A。 另外，在上述電源電路37由 U⑼ 電阻R101〜R103加以決A中，因分壓比係利用輸出段之 變更，有必要在保接、定，故電阻R101〜R103之電阻值之 文你休待分饜 利用内部暫存器夕 〈狀毖下進行，因此，在施行 模増大之問題。可程式化之電阻值變更時，也有電路规 本發明係為解決Λ/月概述 下列電源裝置及具備；、題而汉计者，其目的在於提供 步邁向液晶顯示畫面=置之顯示裝置：即今後，在進- 降低顯不品質之情泥下 匕《際1可在不' 減少變動而以穩定之·…〃需要’且雖耗電力低，卻可 出電壓之變動中，可：：電壓供應驅動用電源，同時在輸· 用内部暫存器之可裎·地恢復正常狀態值’且在施行利 規模，即可應付自如二〈私阻值欠更時’不必增大電路 -12- 581945 ⑺ 為解決上述之問題，本發明之電源裝置係包含電阻分壓 電路，其係由輸入之電壓產生設定目標電壓值之中間電壓 者；電壓輸出器電路，其係包含在上述中間電壓之電壓值' 高於上述目標電壓值時，由外部引入電流之N型電晶體、4 及在上述中間電壓之電壓值低於上述目標電壓值時，向外 部輸出電流之P型電晶體，同時將上述中間電壓之電壓值 對上述目標電壓值之變動容許幅度設定作為上述N型電 晶體及上述P型電晶體之各動作開始電壓值之差者；及電 阻，其係使上述P型電晶體或上述N型電晶體施行動作， 使上述中間電壓之電壓值接近上述目標電壓值而趨向正 常者。 利用上述之構成，在中間電壓之電壓值發生大變動而超 過目標電壓值時，電壓輸出器電路之P型電晶體或N型電 晶體中之一個，即位於使中間電壓之電壓值回到目標電壓 值之方向之電晶體會起作用，而使脫離之中間電壓之電壓 值陡峭地回到目標電壓值。在此，在上述電壓輸出器電路 中，係將中間電壓之電壓值對目標電壓值之變動容許幅度 設定作為N型電晶體及P型電晶體之各動作開始電壓值之 差。 因此，中間電壓之電壓值可在變動容許幅度之範圍内變 動而不致於大幅脫離目標電壓值。即，中間電壓之電壓值 例如被控制於收斂於目標電壓值與由目標電壓值向上方 或下方加上變動容許幅度之電壓值（上限值或下限值）之 間。但，依據到此為止所述之構成，中間電壓之電壓值難 ⑻ 發:明說碉續1 以收叙於變動容許幅度之範 立理由筌、内<一定值，且容易變動。 其理由寺 < 細郎，將在後述發 說明。 < 只施形態之項中，再予 因此，在上述電源裝置中， 此種變動，設置有電阻1阻：除中間電壓之電塵值之， 體施行㈣，利用供應電流或引？晶體或N型電晶 之中間電壓之電壓值接近目\;^電流，使由輸出段輸出 正常。因此，可強制地使中間：值或其附近值而趨向 值或其附近值而趨向正常及二…值接近目標電壓 電壓值之變動容_ ^y、疋，而不致於在包含目標 又助合疔巾田度<範圍内變動。 如此，依據上述電源裝置 。 圍之變動，中間電壓之電壓值可：用過變動容許幅度之範 晶體之-個電晶體之動作，陡二？p型電晶體或N型電 圍内。曰斟认你知A 肖地回到變動容許幅度之範 圍内。且對於變動容許幅 泰改枯U丨m 範園内之變動’中間電壓之 電壓值可利用p型雷品触 ,,, ^ N型電晶體之動作控制，強制 地使中間電壓之電壓值 ,T ^ m f 目禚电壓值或其附近值而趨 向正常。因此，上述中間 、 許幅度之範圍内發生變 勒谷 動而穩疋於目標電壓值或其附近 值。 因此，雖耗電力低，物w 4 1 -P 了減少變動而以穩定之輸出電壓 供應驅動用電源，同時， ’在輸出电壓之變動中，可陡峭地恢 復正常狀態值。因此，人 、 7後，在進一步邁向液晶顯示畫面 《大化及㈣質化之際，亦可在不降低顯示品質之情況 下應付其需要，而不必增大電路規模。 -14- 581945 ⑼ 發晚說明 又，在上述之構成中，不必設置輸出段之分壓器電阻， 即可穩定地抑制輸出電壓之電壓變動，故可進一步達成低 耗電力化，且因非採用以輸出段之分壓器電阻決定分壓比 之構成，故即使在施行利用内部暫存器之可程式化之電阻， 值變更時，也不必增大電路規模。 又，為解決上述之問題，本發明之顯示裝置係在包含顯 示面板、驅動該顯示面板之驅動裝置、與將驅動顯示面板 用之驅動用電源供應至該驅動裝置之電源裝置之顯示裝 置中，採用使用上述本發明之電源裝置作為上述電源裝置 之構成。 如上所述，本發明之電源裝置雖耗電力低，卻可減少變 動而以穩定之輸出電壓供應驅動用電源，同時在輸出電壓 之變動中，可陡峭地恢復正常狀態值，且在施行利用内部 暫存器之可程式化之電阻值變更時，不必增大電路規模， 即可應付自如。 因此，依據上述之構成，利用設置上述電源裝置，可在 大顯示畫面實現高顯示品質，且低耗電力之顯示裝置。 本發明之其他目的、特徵及優點可由以下之記載充分加 以瞭解，且本發明之利益可由參照附圖之下列說明獲得更 明確之瞭解。 圖式之簡單說明 圖1係表示本發明之一實施形態之電源電路之構成之電 路圖。 圖2係表示包含於圖1所示之電源電路之電壓輸出器電 -15- 581945 (ίο) 路之構成例之電路圖。 圖3係表示電壓輸出器電路之構成例之電路圖。 圖4係表示搭載圖1所示之電源電路之液晶顯示裝置之 構成之概略的區塊圖。 圖5係表示圖4所示之液晶顯示裝置之共用驅動器及段 驅動器之輸出波形、及施加至液晶面板之像素之電壓波形 等之時間圖。 圖6係表示構成本發明之前提之電源電路之構成之電路 圖。 圖7係表不以往之電源電路之構成之電路圖。 圖8係表示以往之電源電路之構成之電路圖。 圖9係表示以往之電源電路之構成之電路圖。 發明之實施形態 茲依據圖1至圖6，說明本發明之一實施形態如下。 首先，用圖4說明有關搭載本實施形態之電源電路（電源 裝置）5之液晶顯示裝置（顯示裝置）之一般的構成。又，在 液晶顯示裝置中所使用之液晶驅動方式中，具有代表性者 ，有使用TFT (薄膜電晶體）之驅動方式及使用STN (超扭 轉向列）之矩陣驅動方式等，但在此，舉矩陣驅動方式之 事例加以說明。 如圖4所示，上述液晶顯示裝置主要係由液晶面板（顯示 面板）1、共用側驅動電路（以下稱共用驅動器）（驅動裝置） 2、段側驅動電路（以下稱段驅動器）（驅動裝置）3、控制器 4、電源電路（電源裝置）5所構成。 -16- 581945

〇i) 上述液晶面板1具有挾持液晶層而相對向配置士 、 〜對破 璃基板。而，在一方之玻璃基板，於液晶層側形成 入1〜Xm。又，在他方之玻璃基板，於液晶層側 丹上逑~ 段電極xi〜Xm成直交之形態形成共用電極Y1〜。 % 上述段驅動器3用於驅動液晶面板1之段電極χ 1〜， 係設於段電極側。又，上述共用驅動器2用於驅動液晶面 板1之共用電極γ丨〜Υη，係設於共用電極側。 I包源電路5用於產生對液晶面板1之各電極之施加 弘壓係具有驅動用電源V 0〜V 5。在此驅動用電源ν 0〜 V5中，驅動用電源v〇、V2、V3、V5係藉由段驅動器3被 &制而把加至液晶面板1之段電極X 1〜Xm。另一方面，驅 動用％源V〇、V1、V4、¥5藉由共用驅動器2被控制而施 加至履印面板1之共用電極Y 1〜Yn。而液晶面板1係利用 將上述電壓施加至段電極XI〜Xm及共用電極Υ1〜Υη之 、弋犯仃脈衝寬碉制方式之灰度等級顯示。 _卜上述控制器4係用於控制此等段驅動器3、共用驅 動益2、及雷、& Λ、电路5。具體而言，控制器4係由外部接收 數位顯示資料、 . · 垂直同步訊號、水平同步訊號等顯示所 耑之控制訊號6，都敕 凋正時間之後，以數位顯示資料、轉送 時鐘脈衝、資料雜—、 · '予訊號、水平同步訊號、交流化訊號等 作為控制訊號7， . 將其輸出至段驅動器3,另一方面，以水 干冋步訊號、垂亩 、 〇 , ^ ^ ^ 同步訊號、交流化訊號等作為控制訊號 8將其輸出至业邮# ^ ^ t ^ " 。動器2。又，控制器4也對電源電路5 輸出在不使用時切動兩 動％源 < 切斷訊號等之控制訊號9，藉 •17- (12) (12)581945 奋碉巍萌續頁 以謀求低耗電力化。 在此，圖5係表示上述液晶顯示裝置之共用驅動器2及段 驅動器3之輸出波形、及施加至液晶面板ι之像素之電錢 形等之時間圖。 施行脈衝寬調制方式之灰度等級顯示時，在！水平同步 期間（水平同步訊號與水平同步訊號之間之期間）出内，爪 個數位顯示資料在段驅動器3内被料，並被水平同步訊 唬鎖存’在其次之水平同步期間Hi+1之間，顯示資料被 固定後輸ώ %，在更其次之水平同步期間& + 2％ < 新㈣示資料後被鎖存。被鎖存之顯示資料被輸人於段驅 動器3内之灰度等級解石 又f、及醉碼森（未予圖不），對應於顯示資料

之灰度等級顯示脈衝實祐；g避：W： I iA 狐饵見筱選擇，並由各輸出段被輸出至液 晶面板1之段電極X 1〜X m。4 u 如、卜, m如此，在她行脈衝寬調制方式 之灰度寺級顯7F時，在水斗* PI ofc- #η ΕΤΗ TT * 杜水十问步期間Hl〜Ηη，可依次輸 出對應於顯示資料之灰度等級顯示脈衝而構成畫面之"貞 影像。 而後’以下之驅動電壓被施加至液晶面板i之某一像素 (Xj ， Yi) 。 h 利用對應於像素Xj之段驅動器3内之灰度等級解碼器， 從多數灰度等級顯示脈衝（例如在16灰度等級之情形，為 TO〜Ti 5)中選擇對應於數位顯示資料之寬度之灰度等級 顯示脈衝，由段驅動器3加以輸出（灰度等級解碼器l出D 。而在相當於被選擇之灰度等級顯示脈衝之脈衝寬部分' 將驅動用電源V0之電壓值（或在經交流化訊號反轉之另 •18- 581945 (13) 杳相說明脅頁 一幀中，為驅動用電源V5之電壓值）由段驅動器3之端子 輸出至液晶面板1之電極Xj;另一方面，在被選擇之灰度 等級顯示脈衝之脈衝見以外部分，將驅動用電源V2之電· 廢（或在經交流化訊號反轉之另一幀中，為驅動用電源· V3之電壓值）由段驅動器3之端子輸出至液晶面板1之像 素Xj。 另一方面，#描時，將驅動用電源V5之電壓（或在經交 流化訊號反轉之另一幀中，為驅動用電源V0之電壓）由共 用驅動器2輸出至共用電極Yi;又，在非掃描時，將驅動用 電源V 1之電壓（或在經交流化訊號反轉之另一幀中，為驅 動用電源V4之電壓）由共用羅動器2輸出至共用電極Yi。 如此，利用累加之形態將上述施加電壓施加至液晶面板 1之像素（Xj，Yi )時，在像素之實效電壓會改變，藉以 施行對應於灰度等級顯示脈衝寬之灰度等級顯示。 其次，一面參照圖1至圖3 ’ 一面說明上述電源電路5。 又，電源電路5如則所示，係用於分別將電壓供應至段驅 動器3及共用膝動器2°但’供應於段驅動器3之電壓之產丨 生電路、與供應於共用驅動器2之電壓之產生電路基本上 屬於相同之構成。因此’為簡化說明起見，以下，以供應 蝓 於段驅動器3之私壓之產生電路為例加以說明。 圖1係表系上述電源電路5之一例之電路圖。又，在以往 之技術中，係以負電壓之電路構成說明電源電路，但在此 ，則以正電磨之電路構成加以說明。 如圖1所系’私源電路5係由構成中間電壓V 2，、V 3，設定 -19- 581945 (14) 杳妨巍明續頁: 用之電阻分壓電路之分壓器電阻r4、r6、R8、及在輸出 此等中間電壓V2,、V3,之際，將各輸出變換成低阻抗用之 電壓輸出器構造之差動放大電路（運算放大器）AMP1、Λ ΑΜΡ2所構成。 * 又’電源電路5在輸出端子Τ2、Τ3、丁5與接地電位之間 分別配設平滑電容器C2、C3、C5。在此，電源電路5並未 如電源電路3 7 (圖9) 一般，設置使輸出電壓收斂於目標電 壓值用之電阻R101〜R103。因此，在電源電路5中，輸出 電壓 < 電壓值進入容許幅度Δν内後，僅利用差動放大電 路ΑΜΡ1、ΑΜΡ2之作用時，輸出電壓僅能在内變動，並 不收斂於作為驅動用電源V2、V3之目標電壓值^因此， 在電源電路5中，為使輸出電壓收斂，在輸出端子丁2、丁3 、Τ5分別配設平滑電容器、C3、C5。又，輸出端子TO 在此因成為接地電位，故未配設平滑電容器。 又’電源電路5在輸出構成施加至液晶面板1之驅動電壓 V2、V3〈輸出電壓v2，、V3,之輸出端子T2與輸出端子T3 之間插〃又电阻（電壓正常手段）Ra。又，有關電阻Ra之電 阻值’容後再述。 又’在電源電路5中，係採用下列構造方式：在上述差— 動放大电路AMP1、AMp2正常狀態（輸入電壓=輸出電壓）時 ’將流通於内部之輸出段之定電流設定於微小值，藉以謀 求低耗电力化。又’在差動放大電路AmP1、amP2過渡狀 怨（輸入電壓篆輸出電壓）時，可迅速地追隨輸入電壓而 向正常狀態轉移，且可使大電流流通。 •20· (15) 發明說明續頁 接著’用圖2及圖3說明差動放大器AMP 1、AMP2之電路 構成之一例。 上述差動放大電路AMP1、AMP2分別由下列差動放大電- 所構成··具有第一差動段與第二差動段，輸出段具有依· 擔 ϊ- 々々 上述第一差動段之電流變化，將電流輸出至外部之第一 輪出段、依據上述第二差動段之電流變化，由外部引入電 /K第二輸出段、及作為負載電路之第三輸出段，由上述 第輸出段與上述第二輸出段之正相輸入端子（+ )輸入輸 入電壓值’並將上述輸出段之_電壓值反饋至上述第一輸出 铁與上述第二輸出段之反相輸入端子（·），上述第一差動 丰又與上述第二差動段具有不同之補償電壓，以防止在輸出 段之電流放出側與引入側之切換時之貫通電流。 具體而言，如圖2所示，上述差動放大器（電壓輸出器電 路）AMP1、AMP2係電壓輸出器構造之差動放大電路。即， 是動放大器AMP1、AMP2具有2個差動段1〇1、1〇2 ,各差動 段之輸入部由N型電晶體所構成。 吊—差動段（第一之差動段、放出側差動段）1〇1係利用 源極連接於接地電壓GND，閘極連接於由偏壓產生電路（未 予圖示）輸出之定電壓源VBN& N型電晶體2〇5、及源極分 別連接於N型電晶體205之汲極之]^型電晶體2〇3與2〇4構 成作為輸入部之差動輸入電路。又，利用各汲極連接於上、 述N型電晶體203與204之汲極，將各閘極互相連接，將源 極連接於電源（Vdd)之P型電晶體2〇丨與2〇2構成電流反射 叙電路。 (16) (16)581945 犛明說明續頁^ +差動輸入電路電晶體2〇3之閉極構成輸入a，n型 私日日204<閘極構成輸入b。又，電流反射鏡電路之閘極 系連接於以輸入a為閘極輸入之Ν型電晶體之汲極。 又第一差動段（第二之差動段、引入側差動段）i 〇2係 利用源極連接於GND，閘極連接於由偏壓產生電路（未予 圖示）輸出之定電壓源VBNi 電晶體2丨〇、及源極分別 連接於N型電晶體210之汲極電晶體2〇8與2〇9構成 作為輸入部之差動輸入電路，又，利用各汲極連接於上述 N型電晶體208與209之汲極，.將各閘極互相連接，將源極 連接於電源（Vdd)之P型電晶體206與2〇7構成電流反射鏡 電路。 差動輸入電路之N型電晶體2〇8之閘極構成輸入a，N型 電晶體209之閘極構成輸入b。又，電流反射鏡電路之閘極 係連接於以輸入b為閘極輸入之電晶體2〇9之汲極。 而，第一差動段1〇1之輸入b輸入於閘極之電晶體 204之汲極、P型電晶體2〇2之汲極、？型電晶體（電流放出^ 手段）21i之閘極係互相連接。又，？型電晶體2丨丨之源極連 接於電源（V d d)，汲極連接於輸出。 第二差動段102之輸入a輸入於閘極之1^型電晶體2〇8之 汲極、P型電晶體206之汲極、p型電晶體212之問1係互· 相連接。又，P型電晶體2 12之源極連接於電源（vdd)，汲、 極連接於N型電晶體2 13之閘極及汲極、及電晶體（電 流引入手段）2 1 4之閘極。N型電晶體2丨3、2丨4之源極連接 於GND，N型電晶體214之汲極連接於輸出。 -22- (17) 卜’㈣連接㈣前述定電壓源丽連接於開極而源 極成為刪之㈣電晶體（定電流供應手段）215之沒極。 又’輸入a為反相輸入端子’輸^為正相輸入端子。 圖3係將圖2之差動放大雪故士认 初裒大私路又輸出反饋至輸入a，並以 輸入b為輸入而構成電壓輸出器電路之電路圖。 在此’在上述電壓輸出器電路中，為防止在輸人電壓虚 輸出電壓相平衡之狀態(正常狀態)之貫通電流，即為防止 通過p型電晶體211與龍電晶體214流通之電源肖gnd之 門〈私机使第一差動段i 02具有補償作用。例如，縮小 p型電晶體2〇6之通道寬或延長通道長，並擴大N型電晶體 209之通道寬或縮短通道長。 因此，可將P型電晶體206之臨限值電壓設定成比其他p 型電晶體為大，另-方面’將_電晶體209之臨限值電 壓設定成比其他N型電晶體為小。 以下說明此時之上述電壓輸出器電路之動作。 在第一差動段ιοί中，假設流至定電壓源VBN輸入於閘 極之N型電晶體205之定電流為n，流過p型電晶體2〇丨及n 型電晶體203 <電流為lb，流至p型電晶體2〇2及N型電晶 體204之電流為ia。 又在第一差動段1 0 2中，假設流至定電壓源v B N輸入 於問極之N型电晶體2 1 0之定電流為〗2，流過p型電晶體 206及N型電晶體208之電流為Id，流至p型電晶體2〇7及^^ 型電晶體209之電流為Ic。 • 輸入電壓>輸出電壓之情形 -23- 581945 (18) 聲碑巍明續頁 第一差動段101係呈現Ia>Ib，點A之電位下降，p型電晶 體2 1 1處於導通之方向。故流過P型電晶體2 1 1之電流變多 ，輸出之電位上升’其結果’轉移成為輸入電壓=輸出電 壓之狀態。 另一方面，第二差動段102係呈現ic>id，點b之電位上 升，P型電晶體212朝向斷電之方向，點c之電位會下降， 故N型電晶體214朝向斷電之方向，對輸出之電位不會造 成影響，因此，可直接輸出來自上述P型電晶體211之電壓。 又，雖然也存在著流過作為定電流源之N型電晶體2 1 5 之電流，但其值較小。 • 輸入電壓<輸出電壓之情形 第一差動段1 0 1係呈現I a < I b，點A之電位上升，p型電晶 體211朝向斷電之方向，對輸出之電位不會造成影響。 另一方面’弟一差動段102係王現ic<id，點B之電位下 降，P型電晶體212處於導通之方向，點c之電位上升。故 流至N型電晶體214之電流變多，輸出被引入至gND ,輸 出之電位下降，其結果，轉移成為輸入電壓=輸出電壓之 狀態。 • 輸入電壓=輸出電壓之情形 第一差動段101係呈現Ia = Ib，故處於正常狀態。 另一方面，第二差動段102如上所述，由於與其他之p 型電晶體與N型電晶體相比，P型電晶體206之臨限值電壓 設定於較大之值，N型電晶體209之臨限值電壓設定於較 小之值，故即使輸入電壓=輸出電壓時，也處於如Ic>Id -24· 581945 (19) 發明說明續頁 般具有補償電壓之狀態，故點B之電位處於較高之狀態而 使P型電晶體212朝向斷電之方向。因此，如上所述，n型 電晶體2 1 4 —直保持朝向斷電之方向之狀態。 ▲ 因此，輸出電壓可由經由P型電晶體211、與具有作為定， 電流源之作用之N型電晶體2 1 5流通之定電流加以決定。 故可防止藉由P型電晶體2 1 1與N型電晶體2 1 4流通之貫通 電流。 如此，在上述電壓輸出器電路中，欲提高輸出之電流， 可利用藉由P型電晶體211供應來自電源電壓Vdd之電流 之方式達成，另一方面，欲降低輸出之電流，可利用藉由 N型電晶體214將電流引入接地電壓GND之方式達成。 因此，如前所述，利用事先提高p型電晶體2丨丨及N型電 晶體214驅動能力，提高對電壓變動之追蹤（追隨）能力， /肖除障礙’其結果’即使有大的負載連接於輸出端（未予 圖示），也可良好地加以驅動。 又’在輸入電壓=輸出電壓之時，可利用N型電晶體215 ’使由P型電晶體2 1 1流出之電流只能流出特定之電流。即 ’在正常狀態（輸入電壓=輸出電壓）中，流出之電流被具 有作為定電流源之作用之N型電晶體2丨5所規制。而，此n 型電晶體215之驅動能力與上述對電壓變動之追蹤完全無 關。因此’即使降低定電壓源VBN之電壓值，縮小電流值 ’也可良好地施行追縱動作。 故由於可縮小經常流通之定電流值，如本電壓輸出器電 路所不’使2個差動段間具有補償電壓時，即可同時兼顧 -25· (20) 發明說明讀瓦 電壓輸出 又，一g 異，電晶 反相，也 壓」）。但 間存在著 又，在 ’呈現la: 入電流之 當於上述 輸出電壓 斷電後， 側（N型電 源電路5 1 成充分導 在前述 成其他差 寬或延長 其他差動 或縮短通 電壓。因 之電流放 於上述補 才變成充 器電路之低耗電力化及高速追蹤（追隨）性。 唆’由於差動段之輸入部之電晶體之製造時之差 體之特性會產生差異，故在1個差動段之正相與 存在著補償電壓（在此，稱為「差動段内補償電 本案中所謂「補償電壓」，係意味著2個差動段 補償電壓（差動段内補償電壓）。 本實施形態中，在電流之放出側（電流放出部側） =Ib之情形係在輸入電壓=輸出電壓之時，但在引 側（電流引入部側），在輸出電壓比輸入電壓大相 補償電壓部分時，才變成Ic = Id。其結果，對於 之增加，電流放出部側（P型電晶體2 1 1)變成充分 相隔相當於上述補償電壓部分之後，電流引入部 晶體2 1 4)才變成充分導通狀態❶因此，在上述電 尹，不致於有電流放出部與電流引入部雙方均變 通之輸出電壓範圍存在。 之說明中，上述差動放大電路（圖2)係利用與構 動部之電晶體相比，縮小P型電晶體2 〇 6之通道 通道長，以增大臨限值電壓，另一方面，與構成 部之電晶體相比，擴大N型電晶體2 〇 9之通道寬 道長，以縮小臨限值電壓之方式來使其具有補償 此，上述差動放大電路在對輸出電壓，使輸出段 出部（P裂電晶體2 1 1)變成充分斷電後，相隔相當 償電壓部分之後，電流引入部（N型電晶體2 14) 分導通狀態。 -26- 581945 發明說明頁 大電路AMP1 (圖 電壓V 3累加補償 到上限容許值時 1) ’因此 而，將此差動放大電路使用作為差動效大 U ’因此，差動放大電路AMP1在對中間電 電壓部分後之電壓（相當於圖6之-VL3)達到 ’施行其動作。

擴大臨限值電壓之方式來使其具有補償 •缩短通道長’以 電壓。在此種差動 放大電路中，在對輸出電壓，使輸出段之電流引入部（N 型電晶體214)充分斷電後，相隔相當於上述補償電壓部分 之後，電流放出部（P型電晶體211)才變成充分導通狀態。 而，將此差動放大電路使用作為差動放大電路AMp2 (圖 1)，因此，差動放大電路AMP2在對中間電壓¥2減掉補償 電壓部分後之電壓（相當於圖6之-VH2)達到下限容許值時 ’施行其動作。 在具有以上之構成之電源電路5 (圖1)中，在輸出端子 T2之電恩驅動液晶面板1 (圖4)之像素之際，為了將像素 及電極之電容充放電，例如在接地電位側，電壓值發生變 動而由本來之電壓值變成低於下限值時，差動放大電路 AMP2之pMOS電晶體211會導通。當pMOS電晶體2 1 1導通時 ，可藉由有驅動能力之pMOS電晶體211由電源e (Vdd)供應 電流，使輸出端子T2之電位陡峭地恢復至本來之電壓值。 反之’在輸出端子T2之電壓超過設定於節點2之中間電 -27· 581945 (22) 發;明頁 壓V2之電壓值時，利用差動放大電路AMP2，使nMOS電晶 體2 1 4導通。當nMOS電晶體214導通時，可藉由有驅動能 力之nMOS電晶體214引入電流，使輸出端子T2之電位陡峭 地恢復至本來之電壓值。 又，在輸出端子T3之差動放大電路AMP1之動作亦同。 也就是說，輸出端子T3之電壓例如在接地電位側發生變 動，由本來之電壓值變成低於設定於節點3之中間電壓V3 之電壓值時，利用差動放大電路AMP1，使pMOS電晶體211 導通。當pMOS電晶體211導通時，可藉由有驅動能力之 pMOS電晶體211由電源E (Vdd)供應電流，使輸出端子T3之 電位陡峭地恢復至本來之電壓值。 反之，在輸出端子T3之電壓超過上述電壓值時，差動 放大電路AMP1之nMOS電晶體2 14會導通。當nMOS電晶體 214導通時，可藉由有驅動能力之nMOS電晶體2 1 4引入電 流，使輸出端子T3之電位陡峭地恢復至本來之電壓值。 在此，電阻Ra未插設於輸出端子T2、T3之間之情形時 ，輸出端子T2之電壓值與輸出端子T3之電壓值分別不能 在電壓變動之容許幅度Δν中保持穩定。對於此點，由於 在電源電路5中，電阻Ra有插設於輸出端子Τ2、Τ3之間， 電流可藉由電阻Ra，從輸出端子T3流至輸出端子T2。其 結果，輸出端子T2之電壓會上升，並向輸出端子T3之電 壓值側變動，另一方面，輸出端子T3之電壓會下降，並 向輸出端子T 2之電壓值側變動。 因此，在電源電路5 (圖1)之電路構成中，縮小上述電阻 -28- (23) (23)581945 發明放明緣頁:

Ra之值時’在輸出端子丁2，輸出電壓v2，之電壓值會上升 而輸出電壓V2'之電壓值超過設定於節點2之中間電壓 V2《電壓值時，nM〇s電晶體214導通，使輸出電壓v2，之-黾壓值有〖灰復至節點2之電壓值v 2之傾向。另一方面，在· 輸出端子T3，縮小上述電阻Ra之值時，輸出電壓V3，之電 壓值會下降。而輸出電壓V 3，之電壓值低於設定於節點3 之中間電壓V3之電壓值時，pM〇s電晶體2丨丨導通，使輸出 €壓V 3之電壓值有恢復至節點3之電壓值v 3之傾向。 因此，利用設定上述電阻Ra之值，使差動放大電路ΑΜρι 、AMP2之nMOS電晶體2 14及pMOS電晶體2 1 1成為導通，或 導通糾之狀態時’以下之事便有可能實現：即，在輸出電 壓V2,偏離設定於節點2之中間電壓V2<電壓值（或大致為 泫電壓值）時，可供變動地以一定之電壓值加以輸出（或以 微小之變動加以輸出）；在輸出電壓V3，偏離設定於節點3 之中間電壓V3之電壓值（或大致為該電壓值）時，可無變動 地以一定之電壓值加以輸出（或以微小之變動加以輸出）。 因此’即使有雜音混入節點2、節點3、及輸出端子T2 、T3，也不致於在前述之容許幅度内變動，而能以一 定（或大致一定）之電壓值加以輸出。 又，利用同樣之動作，輸出電壓V2,下降時，當低於電 壓變動之下限之私壓值時’差動放大電路ΑΜΡ2之pMOS電 晶體211會導通。另一方面，輸出電壓V3,上升時，當超過 電壓變動之上P艮之電壓值時，差動放大電路AMP 1之nMOS 電晶體2 1 4會導通。 -29· (24) (24) 發明說明續頁 ，慮到液晶面板1之像素及電極之電容之充放電時 更可瞭解上述電源電路5之構成之有意義性。 二：如圖5所示’施加至液晶面板1之電極之施加電壓如- —2)仏準、（V〇-V3)位準所示’在電壓差較大之部分，. =晶面板丨之像素及電極之電容之充放電時，構成驅 用笔源V 2之輸出電壓v 2丨典$丨丨ν ς +少乡如 言、、 ％ ^V2爻到V5《影響，電壓值會朝提 方向又動，另一方面，構成驅動用電源V3之輸出電 壓V3文到V〇之影響，電壓值會朝降低之方向變動。 考慮此種充放電所引起之施加電壓之變動傾向之後，在 以％源4路5中’將中間電壓乂2、¥3之電壓值設定於驅 動用電源V2、V3之目標電壓值（施加電壓值卜 因此，即使輸出電壓V2,、V3,之電壓值因前述之充放電 而麦動（向容易變動側），也可即時加以因應，使差動放 大％路AMP卜AMP2内之有驅動能力之m〇S電晶體214、211 導通’陡崎且短時間地恢復至特定之電壓。又，可利用另 一方之中間電壓值（難以變動側）設定容許幅度△▽，將 輸出電壓之電壓值之變動適切地加以設定。 因此’採用上述電源電路5，設定電阻R4〜R 8之電阻比 ’使施加至液晶面板1之驅動用電源V〇、V2、V3、V5達_ 到特定值，且設定電阻Ra之電阻值，使差動放大電路AMP 1 、AMP2之nMOS電晶體2 14及pMOS電晶體2 1 1成為導通，或 導通前之狀態時，即可提供低耗電型之無電壓值變動，且 對電壓值變動，可陡峭地恢復之電源電路。 又，可將電源電路5容易地適用於VI及V4之電源電路。 -30- 581945 (25) 發明說明績頁 另外，電阻Ra如上所述，既可為電壓值固定之電阻， 也可利用雷射調整等方式調整其電壓值。再者，電阻Ra 也可使用由多數電阻加以構成，而利用切換手段，依據來 自外部之控制訊號選擇適切之電阻值之可變電阻。 又，作為改變差動放大電路AMP 1、AMP2之輸入段之差 動部之補償電壓之方法，雖係以改變P型電晶體206、N型 電晶體2 0 9之電晶體形狀之例加以說明，但也可利用改變 其他電晶體形狀之方式加以實現。另外，也可不採用改變 電晶體形狀加以對應之方式，·而採用改變電晶體之通道部 之雜質濃度，或閘膜厚度而變更臨限值電壓之方式。但改 變電晶體形狀之方式較能使製造條件保持一定，且較容易 製造。 如以上所述’上述電源電路5由於構成電壓輸出！§·構造 之差動放大電路AMP1、AMP2之輸出段之電流放出部（P型 電晶體211)與電流引入部（N型電晶體214)不會同時導通 ，故可防止貫通電流之產生。因此，可謀求低耗電力化， 最適合使用作為使用於可攜式機器之液晶顯示裝置之電 源電路。 又，上述電源電路5採用在正常狀態下，耗電量相當少 ，可迅速追隨由過渡狀態向正常狀態之轉移，且通以大電 流之構造，故可實現高品質之像素顯示。 又，差動放大電路AMP 1、AMP2之補償電壓只要利用不 使上述電流放出部與上述電流引入部同時導通之範圍加 以設定即可，故可極力縮小變動容許幅度ΔΥ。由於可將 581945 (26) 變動容許幅度AV内之電壓值變動設定於狹小之值，故可 縮小配置於輸出端子之平滑電容器之電容，增進電源電路 之小型化。 因此，電源電路5可有效應用於負載屬電容性，有必要 施行急速充放電，且同時要求低耗電力化之裝置之電源電 路，尤其應用於可攜式用顯示裝置時，更具有絕大之效果。 最後，利用圖6說明構成上述電源電路5之前提之電源電 路5’。此電源電路5,係本案發明人所提出，用於解決以往 技術之電源電路37 (圖9)所具·有之問題者。 如圖6所示’電源電路5，係在設於上述電源電路3 7之電 阻R101〜R103及電阻Rl〇4〜R1〇8之二系統之電阻分壓電路 中，除去輸出段之電阻R1〇1〜 R1〇3之系統。 因此’可進一步降低耗電量相當於流過電阻R101〜R103 之電流量。另外’因非採用以輸出段之電阻R1〇1〜R1〇3決 疋分壓：比之構成’即使在施行利用内部暫存器之可程式化 之電阻值變更時，也不會增大電路規模。 然而’在此電源電路5，之情形，由於除去使輸出電壓收 斂於目標電壓值之用之電阻旧…〜尺⑺^故在輸出電壓之 電壓值進入容許幅度Λν内以後，僅利用比較器CMP1〜 CMP4之作用時’輸出電壓之電壓值會在内變動，因此 ’輸出电壓之電壓值在此情況下，不會收教於作為驅動用 電源-V2、-V3之目標電壓值。故在上述電源電路5，中，利 用設置平滑電容器Cl、C2、C3、C5，使其收斂於目標電 壓值。 (27) (27)581945 發明說明續頁 又，在電源電路5，之情形，瑞工1 ^ "補正超過容許幅度Λν之泰 壓變動之動作與電源電路37相同。 ^ U 但在電源電路5，中，因 已無在輸出段中’決定輸出電壓之電壓值之分壓器電阻 謂卜請3，故有構成驅動用電源^、_v3之輸出電恩之 電壓值無法在容許幅度AV内保枯指— 鬥侏持穩疋，而不能避免在容 許幅度Δν内發生電壓變動之問題。 即，構成驅動用電源_V2之輸出電壓無法穩定於基準電 壓猶基準電壓-VL2間之中間值（比較器cmp(與比較 器CMP2特性相同時，為_VL2 .+ (AV/2)) ’節點^節點2或 輸出電壓混人雜音時，比較器CMpi、比較器讀2會對此 產生反應，使基準電壓_VH2之電壓值或基準電壓_vl2之電 壓值不穩定地上下變動，故構成驅動用電源_V2之輸出^ 壓非為一定電壓值，而必須取以_VL2 ± (△ v/2)變動之電 壓值。 又，利用縮小電阻R105、R107，可將容許幅度Δν抑制在 較小I值’故即使以-V2 土（Δν/2)變動，也可使用於容許 某種私度之變動電壓之液晶面板。但，如前所述，為了獲 得南品負之畫質，電源電路也要求具備驅動電壓變動少之 特性’故播法應付今後進一步之液晶顯示畫面之高品質化 之需求。 · 又’為了強化對造成輸出電壓變動原因之雜音混入比較· 咨CMP1、比較器CMP2之輸入段之承受性，必須將容許幅 度設定在較大之值。但，將容許幅度AV設定在較大之 值時’僅利用比較器C Μ Ρ 1、C Μ Ρ 2之作用時，輸出電壓之 -33- 581945 (28) 發明說域續頁 包壓值會在Δν内持續變動，因此，將容許幅度Δν設定在 太大之值時’平滑電容器C2、C3便無法吸收變動，故仍 Α與法應付今後進一步之液晶顯示畫面之大型化及高品. 質化之需求。 又’在此，雖係就構成驅動用電源-V2之輸出電壓之情 乂說明’但在採取同樣構成之驅動用電源-V 3之輸出 兒壓之情形，也會引起同樣之現象。 如以上所述，在電源電路5,中，因已無在輸出段之分壓 时包阻R101〜Rl〇3，故有構成·驅動用電源-V2、-V3之輸出 私壓之電壓值無法在容許幅度Δν内保持穩定，而不能避 免在容許幅度内發生電壓變動之問題。 本實施形態之電源電路5係以此電源電路5，為前提，可 在其中大幅降低在容許幅度AV内之變動，並穩定地供應 驅動用電源。又，本案申請人也在曰本國特許出願（發明 專利申請）「特願2001-110600號公報（申請曰2001年4月9曰） 『電源装置及具備該裝置之顯示裝置』」中提出解決上述 乂上所述’本發明之電源裝置係構成包含電阻分壓電 如” 係由輸入之電壓產生設定目標電壓值之中間電壓者 絡’和 - 電麼輸出器電路’其係包含在上述中間電壓之電壓值高 .上述目摞電壓值時，由外部引入電流之電流引入手段、^ 於 卜述中間電壓之電壓值低於上述目標電壓值時，向外 及在义 .、、、、 中電流之電流放出手段，同時將上述中間電壓之電壓 部輸災 述目標電壓值之變動容許幅度設定作為上述電流 值對 -34· (29) (29)581945 奁明被明續頁 引入手#又及上述電泥放出手段之各動作開始電整值之差 者；及電壓正常手段，其係使上述電流放出手段或上述電 流引入手段施行動作，使上述中間電壓之電壓值接近上述 目標電壓值而趨向正常者。 另外，本發明之電源裝置之上述電壓輸出器電路係構成 c;第一差動&，第二差動段，其係對上述第一差動段具 有規定上述變動容許幅度之補償電壓者；上述電流放出手 段，其係以上述第一差動段及上述第二差動段中之一方為 放出側差動a，依據其輸出電流變化，將電流輸出至外部 者；上述電流引入手段，其係以上述第一差動段及上述第 二差動段中之他方為引人侧差動段，依據其輸出電流變化 私由外邵引入電流者；作為定電流源之定電流供應手段； ”端子，其係連接上述第一差動段之正相輸入端子與上 差Γ段…目輸入端子雙方而將輸入電壓輸入者 Μ出祛子’其係連接上述之電流放出手段 =定電流供應手段，同時將由該處輸出之輸出二 貝至上迷第一差動段之反相輸入端子 動段之反相輸入端子者。 、上述弟一差 於:=之有構:要上提以輸出器電路更在輸“^ W放…， <，在輸出電壓大於幹 α 仃動作，反 ;輸入电壓，有必要降低輸出#厭祛 ::引入側差動段及電“入手段，向由外部;:二， 万向施行動作。 ]5丨入私/瓦之 -35- 581945 (3〇) 發碉說明續頁 闵此’上述電麼輸出备電路在輸出電壓小於輸入電壓之 /分大於輸入電壓之情形之任何一種情形，即使不增大 情形及 ， 定電流源流至輸出端子之定電流’亦可迅速轉移至輸入 ::與輸出電壓相等之丨常狀態。 私因此，玎迅速地使輸出電壓追隨輸入電壓變化而不會增 加消耗之電流。 口口 加之，上述電壓輸出器電路之第二差動段對上述第一差 動段具有補償電壓，在轉移至正常狀態後，在定電流供應 手段也不會產生貫通電路之貫通電流。 即，對於輸出電壓之增加，電流放出部手段變成充分斷 電狀態後，相隔相當於上述補償電壓部分之後，電流引入 手段才變成充分導通狀態。因此，不致於有電流故出手段 與電流引入手段雙方均變成充分導通之輸出電壓範圍存 在。又，在此，所謂充分導通，只要依據希望藉此防止貫 通電流到何種程度加以決定即可，希望完全防止貫通電流 時’只要以一方完全斷電後，才使他方開始朝向通電方向 之方式設定即可。 另外，本發明之電源裝置之上述電壓輸出器電路係在上 述第一差動段與上述第二差動段採相同之電路構成，且構 成此等差動段之電晶體中至少一個電晶體採用通道長或 通道寬之至少一方有差異之構成。 另外，依據上述之構成，構成上述第一差動段與上述第 二差動段之電晶體中至少一個電晶體之通遒長或通道寬 之至少一方有差異。 -36- 581945 (31) I發明說f續頁： 因此，可利用更簡素之構成，使上述第一差動段與上述 第二差動段之間具有補償電壓，因此，可利用更簡素之構 成，防止在定電流供應手段產生貫通電路之貫通電流。 另外，本發明之電源裝置之上述電壓輸出器電路係採用 在正常狀態下，以上述定電流供應手段為負載，而僅使上 述電流放出手段或上述電流引入手段之任何一方施行動 作之構成。 利用上述構成^更在輸入電签與輸出電壓相等之正常狀 態下，以上述定電流供應手段為負載，而僅使上述電流放 出手段或上述電流引入手段之任何一方施行動作。 因此，可簡化正常狀態下之電流之流通，故可更簡化電 路之構成及設計。 另外，本發明之電源裝置之上述電壓正常手段係採用將 上述電壓輸出器電路之輸出藉由電阻連接至另一電位之 輸出所構成之構成。 利用上述構成，可更容易地實現發揮上述作用之電壓正 常手段。 另外，本發明之電源裝置之上記電阻分壓電路係至少可 產生2個中間電壓，上述電壓正常手段係採用將分別輸入2 個上述中間電壓之2個上述電壓輸出器電路之輸出，藉由 電阻互相連接所構成之構成。 利用上述構成，更可藉由電阻將輸出電壓彼此連接，使 輸出電壓之電壓值互相保持穩定。利用此構成，不必設其 他電位，且為了輸出提供上限值與下限值之基準電壓，也 -37- (32) (32)581945 發靖說明續頁 不必在私阻分壓電路附加電阻。即，可容易地實現發揮上 述作用之電壓正常手段。 另外本發明之％源裝置之上述電壓疋常手段係採用可· 利用來自外部之控制訊號變更電阻值之構成。 · 利用上述構成，更可利用變更上述電壓正常手段之電阻 足私阻值，改變輸出電壓之電壓值之接近幅度，即，設定 成在縮小私壓值時，可使接近目標電壓值之接近幅度變小 ，而使輸出電壓之電壓值之變動變小，同時，使反應變快 。反又’設定成在增大電壓值時，可使接近目標電壓值之 接近巾田度麦大’而使輸出電壓之電壓值之變動變大，同時 ’使反應變慢。 在此，欲使電流放出手段及電流引入手段起作用，使輸 出電壓之電壓值接近於目標電壓值或其附近值而保持穩 定時，最好將上述電阻值設定為使電流放出手段及電流引 入手段導通或導通前之狀態。 而，可考慮連接於上述電源裝置之顯示面板之特性及使 用狀況，在電源裝置製造後，決定構成電壓正常手段之電 阻之電阻值。因此，可依照顯示面板之響應特性之好壞， 或需要高品質顯示時，或大畫面而顯示不均容易被識別時 等之狀況之需要，可兼顧消耗之電流而設定輸出電壓之電 壓值之接近幅度’提局作為電源裝置之通用性。 此種上述電源裝置特別適合於供應顯示面板之驅動用 電源之電源電路。而，作為搭載上述電源裝置之顯示裝置 ，有具有液晶面板之液晶顯示裝置、具有電致發光板（ELP) -38- 581945 (33) 奁曰月致明磧貢 之EL顯示裝置、具有電漿顯示板（PDP)之PD顯示裝置、及 具有將液晶面板與電漿顯示板合成一體之電漿修飾型液 晶面板（PALC)之顯示裝置等。又，由於上述電源裝置具有' 低耗電性，故特別適合於設在可攜式終端機之可攜式用顯* 示裝置。 又，上述電壓輸出器電路也可在上述第一差動段與上述 第二差動段採相同之電路構成，且構成此等差動段之電晶 體中至少一個電晶體採用通道部之雜質濃度有差異之構 成。 另外，上述電壓輸出器電路也可在上述第一差動段與上 述第二差動段採相同之電路構成，且構成此等差動段之電 晶體中至少一個電晶體採用閘膜厚有差異之構成。 在發明說明之項中所列舉之具體的實施形態或實施例 ，畢竟僅係用於闡述本發明之技術内容，本發明不應僅被 限定於該等具體例而作狹義之解釋，在本發明之精神與以 下之申請專利範圍之項中所記載之範圍内，當然可作種種 變更而加以實施。 元件符號之說明 1 液晶面板（顯示面板） 、 2 共用驅動器（驅動裝置） 3 段驅動器（驅動裝置） 5 電源電路（電源裝置） 1 0顯不裝置 101 第一差動段（第一之差動段、放出側差動段） -39- 581945 (34) 發明說明續頁 102 第二差動段（第二之差動段、引入側差動段） 201、202 P型電晶體 203、204、205 N型電晶體 206、207 P型電晶體 208、209、210 N型電晶體 211 P型電晶體（電流放出手段） 212 P型電晶體

213 N型電晶體 214 N型電晶體（電流引入手·段） 215 N型電晶體（定電流供應手段） AMP1、AMP2 差動放大電路（電壓輸出器電路） R4、R6、R8 電阻（電阻分壓電路）

Ra 電阻（電壓正常手段） V 0〜V 5驅動用電源 a 反相輸入端子 b 正相輸入端子

-40-

Claims (1)

1. 581945 拾、申請專利範圍 1. 一種電源裝置，其係包含 電阻分壓電路，其係由輸入之電壓產生設定目標電壓 值之中間電壓者； ~ 電壓輸出器電路，其係包含在上述中間電壓之電壓值 高於上述目標電壓值時，由外部引入電流之電流引入手 段、及在上述中間電壓之電壓值低於上述目標電壓值時 ，向外部輸出電流之電流放出手段，同時將上述中間電鲁 壓之電壓值對上述目標電壓值之變動容許幅度設定作 為上述電流引入手段及上述電流放出手段之各動作開 始電壓值之差者；及 電壓正常手段，其係使上述電流放出手段或上述電流 引入手段施行動作，而使上述中間電壓之電壓值接近上 述目標電壓值而趨向正常者。 2. 如申請專利範圍第1項之電源裝置，其中上述電壓輸出 器電路包含 φ 第一差動段； 第二差動段，其係對上述第一差動段具有規定上述變 動容許幅度之補償電壓者； u 上述電流放出手段，其係以上述第一差動段及上述第. 二差動段中之一方為放出側差動段，依據其輸出電流變 化，將電流輸出至外部者； 上述電流引入手段，其係以上述第一差動段及上述第 二差動段中之他方為引入側差動段，依據其輸出電流變 -41 - 581945 申誇專利範f樣頁 化，由外部引入電流者； 作為定電流源之定電流供應手段； A 輸入端子，其係連接上述第一差動段之正相輸入端子 與上述第二差動段之正相輸入端子雙方而將輸入電壓· 輸入者；及 輸出端子，其係連接上述之電流放出手段、電流引入 手段、及定電流供應手段，同時將由該處輸出之輸出電 壓反饋至上述第一差動段之反相輸入端子與上述第二 φ 差動段之反相輸入端子者。 3 .如申請專利範圍第1或2項之電源裝置，其中上述電壓輸 出器電路係在上述第一差動段與上述第二差動段採相 同之電路構成，且構成此等差動段之電晶體中至少一個 電晶體之通道長或通道寬之至少一方有差異者。 4.如申請專利範圍第1或2項之電源裝置，其中上述電壓輸 出器電路係在上述第一差動段與上述第二差動段採相 同之電路構成，且構成此等差動段之電晶體中至少一個 φ 電晶體之通道部之雜質濃度有差異者。 5 .如申請專利範圍第1或2項之電源裝置，其中上述電壓輸 出器電路係在上述第一差動段與上述第二差動段採相· 同之電路構成，且構成此等差動段之電晶體中至少一個^ 電晶體之閘膜厚有差異者。 6.如申請專利範圍第1或2項之電源裝置，其中上述電壓輸 出器電路係採用在正常狀態下，以上述定電流供應手段 為負載，而僅使上述電流放出手段或上述電流引入手段 -42- 581945 申請專科範圍續頁 .· > .V;.二一 … 中任何一方施行動作者。 7.如申請專利範圍第3項之電源裝置，其中上述電壓輸出 器電路係採用在正常狀態下，以上述定電流供應手段為 負載，而僅使上述電流放出手段或上述電流引入手段中 任何一方施行動作者。 8 .如申請專利範圍第1或2項之電源裝置，其中上述電壓正 常手段係將上述電壓輸出器電路之輸出藉由電阻連接 至另一電位之輸出所構成者。 9. 如申請專利範圍第3項之電源裝置，其中上述電壓正常 手段係將上述電壓輸出器電路之輸出藉由電阻連接至 另一電位之輸出所構成者。 10. 如申請專利範圍第6項之電源裝置，其中上述電壓正常 手段係將上述電壓輸出器電路之輸出藉由電阻連接至 另一電位之輸出所構成者。 11. 如申請專利範圍第1或2項之電源裝置，其中上述電阻分 壓電路係至少產生2個中間電壓， 上述電壓正常手段係採用將分別輸入2個上述中間電 壓之2個上述電壓輸出器電路之輸出，藉由電阻互相連 接所構成者。 12. 如申請專利範圍第3項之電源裝置，其中上述電阻分壓 電路係至少產生2個中間電壓， 上述電壓正常手段係採用將分別輸入2個上述中間電 壓之2個上述電壓輸出器電路之輸出，藉由電阻互相連 接所構成者。 -43- 581945 申請專利範圍續頁 13. 如申請專利範圍第6項之電源裝置，其中上述電阻分壓 電路係至少產生2個中間電壓， 上述電壓正常手段係採用將分別輸入2個上述中間電 壓之2個上述電壓輸出器電路之輸出，藉由電阻互相連” 接所構成者。 14. 如申請專利範圍第8項之電源裝置，其中上述電壓正常 手段係可利用來自外部之控制訊號變更電阻值者。 15. 如申請專利範圍第9項之電源裝置，其中上述電壓正常 手段係可利用來自外部之控制訊號變更電阻值者。 16. 如申請專利範圍第10項之電源裝置，其中上述電壓正常 手段係可利用來自外部之控制訊號變更電阻值者。 17. 如申請專利範圍第1 1項之電源裝置，其中上述電壓正常 手段係可利用來自外部之控制訊號變更電阻值者。 18. 如申請專利範圍第1 2項之電源裝置，其中上述電壓正常 手段係可利用來自外部之控制訊號變更電阻值者。 19. 如申請專利範圍第1 3項之電源裝置，其中上述電壓正常 手段係可利用來自外部之控制訊號變更電阻值者。 20. —種顯示裝置，其係包含顯示面板；驅動裝置，其係驅 動該顯示面板者；與電源裝置，其係將驅動顯示面板用、 之驅動用電源供應至該驅動裝置者；其特徵在於 包含如申請專利範圍第1或2項之電源裝置作為上述 電源裝置者。 21. —種顯示裝置，其係包含顯示面板；驅動裝置，其係驅 動該顯示面板者；與電源裝置，其係將驅動顯示面板用 -44- 581945 申請專利範圍讀頁 之驅動用電源供應至該驅動裝置者；其特徵在於 包含如申請專利範圍第3項之電源裝置作為上述電源 裝置者。

   -45-