JP3795209B2 - 液晶表示装置及びこれに用いられる基準電位発生回路 - Google Patents
液晶表示装置及びこれに用いられる基準電位発生回路 Download PDFInfo
- Publication number
- JP3795209B2 JP3795209B2 JP34722297A JP34722297A JP3795209B2 JP 3795209 B2 JP3795209 B2 JP 3795209B2 JP 34722297 A JP34722297 A JP 34722297A JP 34722297 A JP34722297 A JP 34722297A JP 3795209 B2 JP3795209 B2 JP 3795209B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- reference potential
- potential
- conductor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置及びこれに用いられる基準電位発生回路並びに液晶表示装置駆動方法に関する。
【０００２】
【従来の技術】
図８は、従来の液晶表示装置の概略構成を示す。
【０００３】
ＬＣＤパネル２には、液晶画素２ａがマトリックス状に配列されている。ＬＣＤパネル２は、ＴＦＴ基板と対向基板とで液晶層を挟持しており、ＴＦＴ基板にはデータライン、走査ライン、ＴＦＴ及びマトリックス状に配列された表示電極が形成され、対向基板には対向電極が形成されている。液晶画素２ａは、個々の表示電極に対応して形成されている。
【０００４】
液晶画素２ａの対向電極には、コモン電位発生回路３からコモン電位ＶＣが印加され、液晶画素２ａの表示電極はＴＦＴ（薄膜トランジスタ）２ｂを通ってデータラインＤＬｊに接続されている。ＴＦＴ２ｂのゲートは、走査ラインＳＬｉに接続されている。走査ラインＳＬｉに走査ドライバ４から例えば、高レベル２０Ｖ、低レベル−５Ｖの走査パスルが印加される。このパルスによりＴＦＴ２ｂがオンになって、データドライバ５からの信号電位が、データラインＤＬｊ及びＴＦＴ２ｂを通り液晶画素２ａに印加される。この信号電位は、基準電位発生回路６からデータドライバ５に供給される基準電位Ｖ０〜Ｖ９又はこれをさらに分圧したものの１つであり、表示データＤＡＴに応じて定められる。走査ドライバ４及びデータドライバ５は、制御回路７からの制御信号により制御され、この制御信号は、水平同期信号＊ＨＳ及び垂直同期信号＊ＶＳに基づいて生成される。
【０００５】
走査パルスが低レベルに遷移してＴＦＴ２ｂがオフになる際に、ＴＦＴ２ｂのゲート・ソース間及びソース・ドレイン間の寄生容量により、液晶画素２ａの表示電極電位がΔＶgsd低下する。
【０００６】
Ｖ０〜Ｖ９の１つが表示データＤＡＴに応じてデータラインＤＬｊに印加されると想定する。Ｖ０〜Ｖ９が例えば図１０に示す基準電位セットＶ＿ＳＥＴ１（Ｖ１０〜Ｖ１９）の場合、ΔＶgsdにより、液晶画素２ａの表示電極電位は基準電位セットＶ＿ＳＥＴ２（Ｖ２０〜Ｖ２９）のようになる。液晶は交流駆動され、例えばフレーム毎に印加電圧の極性がコモン電位に対して反転する。表示データが同一の場合、例えば電圧（Ｖ２１−ＶＣ）と−（ＶＣ−Ｖ２８）とがフレーム毎に交互に、液晶画素２ａに印加される。（Ｖ２１−ＶＣ）＜（ＶＣ−Ｖ２８）であるので、画像がちらつく。さらに、液晶画素２ａの蓄積電荷の時間平均が０にならず、液晶画素２ａに電荷が溜まって画像が焼けつく。
【０００７】
そこで、ΔＶgsdを見込んで、基準電位セットＶ＿ＳＥＴ３（Ｖ３０〜Ｖ３９）のようにＶ０〜Ｖ９の電位を上げておき、ΔＶgsdにより基準電位セットＶ＿ＳＥＴ１（Ｖ１０〜Ｖ１９）になるように構成すれば、上記問題が解決される。
【０００８】
すなわち、基準電位対中心電位（Ｖ０＋Ｖ９）／２、（Ｖ１＋Ｖ８）／２、（Ｖ２＋Ｖ７）／２、（Ｖ３＋Ｖ６）／２及び（Ｖ４＋Ｖ５）／２をＶＣ＋ΔＶgsdにすればよい。Ｖｕ＝Ｖ０，Ｖ１，Ｖ２、Ｖ３又はＶ４のときそれぞれＶｄ＝Ｖ９，Ｖ８，Ｖ７，Ｖ６又はＶ５とすると、ΔＶgsdはΔＶ−μ（Ｖｕ−Ｖｄ）／２と表され、ここにΔＶ及びμは液晶画素２ａの容量及びＴＦＴ２ｂの寄生容量等により定まる正の定数である。
【０００９】
したがって、
（Ｖｕ＋Ｖｄ）／２＝ＶＣ＋ΔＶ−μ（Ｖｕ−Ｖｄ）／２ ・・・（１）
が成立するように基準電位発生回路を構成すればよい。
【００１０】
図９は、このような従来の基準電位発生回路の構成を示す。
【００１１】
図９中、Ｒ１１〜Ｒ２１及びＲ２５〜Ｒ２７は分圧用固定抵抗であり、Ｒ２８及びＲ２９はΔＶgsd補正用抵抗であり、１１、１２、２１、２２、３１〜３３及び４６〜４８は増幅率１の電圧バッファ用電圧フォロア回路である。
【００１２】
Ｖ０とＶ９とは外側基準電位発生回路１０Ａにより定められ、Ｖ４及びＶ５とは主に内側基準電位発生回路２０Ａで定められ、Ｖ０とＶ４との間の電圧が分圧回路３０で分圧されてＶ１〜Ｖ３が取り出され、Ｖ５とＶ６との間の電圧が分圧回路４０で分圧されてＶ６〜Ｖ８が取り出される。抵抗Ｒ１１とＲ２１の抵抗値は互いに等しく、抵抗Ｒ２６とＲ２７の抵抗値は互いに等しく、抵抗Ｒ１２〜Ｒ１５の抵抗値はそれぞれ抵抗Ｒ２０〜Ｒ１７の抵抗値に等しい。
【００１３】
抵抗Ｒ２８及びＲ２９が接続さていない場合には、Ｖ０〜Ｖ９は図１０の基準電位セットＶ＿ＳＥＴ１のように、コモン電位ＶＣを中心としてその上下の分圧が対称になる。適当な抵抗値のＶgs補正用の抵抗Ｒ２８又はこれと抵抗Ｒ２９とを図９のように接続することにより、式（１）を満たすようにすることができる。
【００１４】
他方、ＬＣＤパネル２は、これを見る人の視角により液晶透過率が変わるので、抵抗Ｒ２５を可変抵抗にして基準電位を調整可能にする必要がある。また、γ補正をするために、抵抗Ｒ２５を可変抵抗にする必要がある。
【００１５】
【発明が解決しようとする課題】
しかし、図９の構成の場合、上式（１）は抵抗Ｒ２５のある抵抗値に対して成立するが、この抵抗値を変えると式（１）が満たされなくなり、上述のちらつきや焼き付けの問題が生ずる。
【００１６】
本発明の目的は、このような問題点に鑑み、複数の基準電位を一括調整しても液晶画素対向電極のコモン電位からの基準電位対中心電位のずれが補正される基準電位発生回路及びこれを用いた液晶表示装置並びに液晶表示装置駆動方法を提供することにある。
【００１７】
【課題を解決するための手段及びその作用効果】
請求項１の基準電位生成回路では、
第１〜第４基準電位を出力する第１〜４導体と、
外側基準電位生成回路と、
内側基準電位生成回路と、
該外側基準電位生成回路及び該内側基準電位生成回路の少なくとも一方に設けられ、外側基準電位及び／又は内側基準電位を可変にする電位可変回路と、
電位の変化に応じて中心電位からのずれを補正する補正回路とを有する。
【００１８】
この基準電位生成回路によれば、複数の基準電位を一括調整しても液晶画素対向電極のコモン電位からの基準電位対中心電位のずれが補正され、画像のちらつきや焼け焼き付けが防止されて、液晶表示装置の表示品質が向上するという効果を奏する。
【００１９】
請求項２の基準電位生成回路では、請求項１において、
上記第１〜第４基準電位は該第１基準電位から該第４基準電位へと電位が低く又は高くなり、
上記外側基準電位生成回路は該第１基準電位及び該第４基準電位を生成し、
上記内側基準電位生成回路は該第２基準電位及び該第３基準電位を生成し、
該外側基準電位生成回路は、
第１抵抗の第１端と第２端との間に第２抵抗が並列接続され、該第１抵抗に調整用可変抵抗を含んでいる組合わせ抵抗と、
該第１端と第１電源電位の導体との間に接続された第３抵抗と、
該第２端と第２電源電位の導体との間に接続された第４抵抗と、
該第２抵抗のタップと上記第１導体との間に接続された第１電圧バッファ回路と、
該第４抵抗のタップと上記第４導体との間に接続された第２電圧バッファ回路とを有する。
【００２０】
この基準電位生成回路によれば、上式（１）の関係を満たすようにすることができ、これにより、可変抵抗により複数の基準電位を一括調整しても、液晶画素対向電極のコモン電位からの基準電位対中心電位のずれが補正され、画像のちらつきや焼け焼き付けが防止されて、液晶表示装置の表示品質が向上するという効果を奏する。 請求項３の基準電位生成回路では、請求項２において、
上記第１基準電位から上記第４基準電位へと電位が低くなっており、
上記内側基準電位生成回路は、上記第１電源電位の導体と上記第２電源電位の導体との間に、該第１電源電位側から順に直列接続された第５〜第７抵抗を有し、該第５抵抗の抵抗値の方が該第７抵抗の抵抗値よりも小さく、該第５抵抗と該第６抵抗との間のノードから該第２基準電位が取り出され、該第６抵抗と該第７抵抗との間のノードから該第３基準電位が取り出され、
さらに、上記第１導体と上記第２導体との間に接続された第１分圧抵抗と、
上記第３導体と上記第４導体との間に接続され、その抵抗値が該第１分圧抵抗の抵抗値に略等しい第２分圧抵抗とを有する。
【００２１】
この基準電位生成回路によれば、上式（１）中のΔＶに対応して、該第５抵抗（Ｒ２６）の抵抗値の方が該第７抵抗（Ｒ２７）の抵抗値よりも小さくしているので、後述の補正用抵抗を付加しなくても、第２基準電位（Ｖ４）と第３基準電位（Ｖ５）の中心電位が上昇して、式（１）の関係を満たすようにすることができるという効果を奏する。
【００２２】
請求項４の基準電位生成回路では、請求項２において、
上記内側基準電位生成回路は、上記第１電源電位と上記第２電源電位との間に、該第１電源電位側から順に直列接続された第５〜第７抵抗を有し、該第５抵抗と該第６抵抗との間のノードから上記第２基準電位が取り出され、該第６抵抗と該第７抵抗との間のノードから上記第３基準電位が取り出され、
さらに、上記第１導体と上記第２導体との間に接続された第１分圧抵抗と、
上記第３導体と上記第４導体との間に接続され、その抵抗値が該第１分圧抵抗の抵抗値に略等しい第２分圧抵抗と、
該第１分圧抵抗に並列接続された第１補正用抵抗とを有する。
【００２３】
この基準電位生成回路によれば、第１補正用抵抗（Ｒ２８）により、第５抵抗の抵抗値の方が該第７抵抗の抵抗値よりも小さいという上記条件が不要になる。
【００２４】
請求項５の基準電位生成回路では、請求項４において、上記第２分圧抵抗に並列接続された第２補正用抵抗を有する。
【００２５】
この基準電位生成回路によれば、第２補正用抵抗（Ｒ２９）により設計パラメータが増えて設計の自由度が増す。
【００２６】
請求項６の基準電位生成回路では、請求項４又は５において、
上記第５抵抗と上記第６抵抗との間のノードと、上記第１分圧抵抗との間に接続された第３電圧バッファ回路と、
該第６抵抗と上記第７抵抗との間のノードと、上記第２分圧抵抗との間に接続された第４電圧バッファ回路とを有する。
【００２７】
この基準電位生成回路によれば、可変抵抗（ＲＶ）の抵抗値調整によらず、第２基準電位（Ｖ４）と第３基準電位（Ｖ５）とをより一定にすることができるという効果を奏する。
【００２８】
請求項７の基準電位生成回路では、請求項１において、
上記第１〜第４基準電位は該第１基準電位から該第４基準電位へと電位が低く又は高くなり、
上記外側基準電位生成回路は該第１基準電位及び該第４基準電位を生成し、
上記内側基準電位生成回路は該第２基準電位及び該第３基準電位を生成し、
該内側基準電位生成回路は、
第１抵抗の第１端と第２端との間に第２抵抗が並列接続され、該第１抵抗に調整用可変抵抗を含んでいる組合わせ抵抗と、
該第１端と第１電源電位との間に接続された第３抵抗と、
該第２端と第２電源電位との間に接続された第４抵抗と、
該第３抵抗のタップと上記第２導体との間に接続された第１電圧バッファ回路と、
該第２抵抗のタップと上記第３導体との間に接続された第２電圧バッファ回路とを有する。
【００２９】
この基準電位生成回路によれば、請求項２の場合と同様に、上式（１）の関係を満たすようにすることができ、これにより、可変抵抗により複数の基準電位を一括調整しても、液晶画素対向電極のコモン電位からの基準電位対中心電位のずれが補正され、画像のちらつきや焼け焼き付けが防止されて、液晶表示装置の表示品質が向上するという効果を奏する。
【００３０】
請求項８の基準電位生成回路では、請求項７において、
上記外側基準電位生成回路は、上記第１電源電位と上記第２電源電位との間に、該第１電源電位側から順に直列接続された第５〜第７抵抗を有し、該第５抵抗と該第６抵抗との間のノードから上記第１基準電位が取り出され、該第６抵抗と該第７抵抗との間のノードから上記第４基準電位が取り出され、
さらに、上記第１導体と上記第２導体との間に接続された第１分圧抵抗と、
上記第３導体と上記第４導体との間に接続され、その抵抗値が該第１分圧抵抗の抵抗値に略等しい第２分圧抵抗とを有する。
【００３１】
この基準電位生成回路によれば、第１補正用抵抗（Ｒ２８）により、第５抵抗の抵抗値の方が該第７抵抗の抵抗値よりも小さいという上記条件が不要になるという効果を奏する。
【００３２】
請求項９の基準電位生成回路では、請求項８において、上記第１分圧抵抗に並列接続された第１補正用抵抗を有する。
【００３３】
この基準電位生成回路によれば、第２補正用抵抗（Ｒ２９）により設計パラメータが増えて設計の自由度が増すという効果を奏する。
【００３４】
請求項１０の基準電位生成回路では、請求項９において、上記第２分圧抵抗に並列接続された第２補正用抵抗を有する。
【００３５】
この基準電位生成回路によれば、可変抵抗（ＲＶ）の抵抗値調整によらず、第２基準電位（Ｖ４）と第３基準電位（Ｖ５）とをより一定にすることができるという効果を奏する。
【００３６】
請求項１１の基準電位生成回路では、請求項９又は１０において、
上記第５抵抗と上記第６抵抗との間のノードと、上記第１導体との間に接続された第３電圧バッファ回路と、
該第６抵抗と上記第７抵抗との間のノードと、上記第４導体との間に接続された第４電圧バッファ回路とを有する。
【００３７】
請求項１２の液晶表示装置では、
データ電極及び走査電極を備えた液晶表示パネルと、
上記第１〜４基準電位を出力する請求項１乃至１１のいずれか１つに記載の液晶表示装置用基準電位発生回路と、
表示データに応じて該第１基準電位と該第２基準電位との間の電圧又は該第３基準電位と該第４基準電位との間の電圧を分圧した電圧を該液晶表示パネルの該データ電極に印加するデータドライバと、
該走査電極に走査パルスを順次サイクリックに供給する走査ドライバとを有する。
【００３８】
請求項１３の液晶表示装置駆動方法では、
一対の外側基準電位及び該一対の外側基準電位の内側の一対の内側基準電位を生成し、
該外側基準電位及び／又は該内側基準電位の変化に応じて、該一対の外側基準電位の中心電位又は／及び該一対の内側基準電位の中心電位の所定値からのずれを補正する。
【００３９】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
【００４０】
［第１実施形態］
図１は、本発明の第１実施形態の基準電位発生回路を示しており、これは例えば上述の図８の液晶表示装置に用いられる。
【００４１】
図１中、Ｒ１１〜Ｒ２１及びＲ２３〜Ｒ２７は分圧用固定抵抗であり、ＲＶはＶgs補正用抵抗であり、１１、１２、２１、２２、３１〜３３及び４６〜４８は増幅率１の電圧バッファ用電圧フォロア回路である。
【００４２】
外側基準電位発生回路１０は、最大電圧（Ｖ０−Ｖ９）の基準電位Ｖ０及びＶ９を生成するためのものであり、電源電位ＶＤＤとグランド電位ＧＮＤとの間に分圧用の抵抗Ｒ１１、組み合わせ抵抗、抵抗Ｒ２５及びＲ２１が直列接続されている。この組み合わせ抵抗は、抵抗Ｒ２３とＲ２４とを直列接続したものに可変抵抗ＲＶが並列接続されている。可変抵抗ＲＶは、上式（１）を満たすようにＶ０〜Ｖ９を一括して調整するためのものである。抵抗Ｒ２３とＲ２４との間のノード電位は、電圧フォロア回路１１を介し配線Ｌ１にＶ０として取り出される。抵抗Ｒ２５と抵抗Ｒ２１との間のノード電位は、電圧フォロア回路１２を介し配線Ｌ４にＶ９として取り出される。
【００４３】
内側基準電位発生回路２０は、可変抵抗ＲＶの調整によらず、一定の基準電位Ｖ４とＶ５とを生成するためのものであり、ＶＤＤとＧＮＤとの間に分圧用の抵抗Ｒ２６、Ｒ１６及びＲ２７が直列接続されている。抵抗Ｒ２６とＲ１６との間のノード電位は、電圧フォロア回路２１を介し配線Ｌ２にＶ４として取り出される。抵抗Ｒ１６とＲ２７との間のノード電位は、電圧フォロア回路２２を介し配線Ｌ３にＶ５として取り出される。
【００４４】
分圧回路３０は、Ｖ０とＶ４との間の電圧を分圧して基準電位Ｖ１、Ｖ２及びＶ３を生成するためのものであり、配線Ｌ１とＬ２Ａとの間に抵抗Ｒ１２〜Ｒ１５が直列接続されている。抵抗Ｒ１２とＲ１３との間、抵抗Ｒ１３とＲ１４との間及び抵抗Ｒ１４とＲ１５との間のノード電位はそれぞれ、電圧フォロア回路３１、３２及び３３を介しＶ１、Ｖ２及びＶ３として取り出される。
【００４５】
同様に分圧回路４０は、基準電位Ｖ５とＶ９との間の電圧を分圧して基準電位Ｖ６、Ｖ７及びＶ８を生成するためのものであり、配線Ｌ３ＡとＬ４との間に抵抗Ｒ１７〜Ｒ２０が直列接続されている。抵抗Ｒ１７とＲ１８との間、抵抗Ｒ１８とＲ１９との間及び抵抗Ｒ１９と抵抗Ｒ２０との間のノード電位はそれぞれ、電圧フォロア回路４６、４７及び４８を介しＶ６、Ｖ７及びＶ８として取り出される。
【００４６】
上記構成の基準電位発生回路において、可変抵抗ＲＶの抵抗値を増加させると、組み合わせ抵抗の抵抗値が増加してＲ２１に流れる電流が減少し、これによりＶ９が低下する。ＲＶの抵抗値を増加させると、ＲＶに流れる電流に対するＲ２３に流れる電流の比が大きくなるが、抵抗比Ｒ２３／Ｒ２４を小さくすることにより、ＲＶの変化に対するＲ２３の電圧変化を小さくしている。これにより、ＲＶの抵抗値を増加させると、Ｒ１１に流れる電流が減少して、Ｖ０が上昇する。Ｖ０の上昇量ΔＶ０はＶ９の低下量ΔＶ９よりも小さい。これにより、上式（１）中のμが正の値になる。
【００４７】
また、式（１）中のΔＶに対応して、Ｒ２６の抵抗値をＲ２７のそれよりも小さくし、これによりＶ４とＶ５の中心電位（Ｖ４＋Ｖ５）／２を上げている。
【００４８】
これらのことから、式（１）の関係を満たすようにすることができる。したがって、可変抵抗ＲＶにより複数の基準電位を一括調整しても、液晶画素対向電極のコモン電位ＣＶからの基準電位対中心電位のずれが補正され、上述の画像のちらつきや焼け焼き付けが防止され、液晶表示装置の表示品質が向上する。
【００４９】
Ｖ０〜Ｖ９の計算式は、以下の通りである。
【００５０】
Ｖ０及びＶ９は、
Ｖ０＝（Ｒ２４Ａ＋Ｒ２５＋Ｒ２１）＊ＶＤＤ／Ｒｌｌ＿Ｒ２１ （２）
Ｖ９＝ Ｒ２１＊ＶＤＤ／Ｒ１１＿Ｒ２１ （３）
であり、ここに、＊は乗算記号、
Ｒ１２＿Ｒ１５＝Ｒ１２＋Ｒ１３＋Ｒ１４＋Ｒ１５
Ｒ１７＿Ｒ２０＝Ｒ１７＋Ｒｌ８＋Ｒ１９＋Ｒ２０
ＲＶＡ＝ＲＶ＊（Ｒ２３＋Ｒ２４）／（ＲＶ＋Ｒ２３＋Ｒ２４）
Ｒ２４Ａ＝ＲＶＡ＊Ｒ２４／（Ｒ２３＋Ｒ２４）
Ｒｌｌ＿Ｒ２１＝Ｒｌｌ＋ＲＶＡ＋Ｒ２５＋Ｒ２１
である。
【００５１】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６＊Ｌ１ （４）
Ｖ５＝Ｒ２７＊Ｌ１ （５）
であり、ここに、
Ｌ１＝ＶＤＤ／（Ｒ２６＋Ｒ１６＋Ｒ２７）
である。
【００５２】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８は、
Ｖ１＝（（Ｒ１３＋Ｒ１４＋Ｒ１５）＊Ｖ０＋Ｒ１２＊Ｖ４）／Ｒ１２＿Ｒ１５
（６）
Ｖ２＝（（Ｒ１４＋Ｒ１５）＊Ｖ０＋（Ｒ１２＋Ｒ１３）＊Ｖ４）／Ｒ１２＿Ｒ１５
（７）
Ｖ３＝（Ｒ１５＊Ｖ０＋（Ｒ１２＋Ｒ１３＋Ｒ１４）＊Ｖ４）／Ｒ１２＿Ｒ１５
（８）
Ｖ６＝（（Ｒ１８＋Ｒ１９＋Ｒ２０）＊Ｖ５＋Ｒ１７＊Ｖ９）／Ｒ１７＿Ｒ２０
（９）
Ｖ７＝（（Ｒ１９＋Ｒ２０）＊Ｖ５＋（Ｒ１７＋Ｒ１８）＊Ｖ９）／Ｒ１７＿Ｒ２０
（１０）
Ｖ８＝（Ｒ２０＊Ｖ５＋（Ｒ１７＋Ｒ１８＋Ｒ１９）＊Ｖ９）／Ｒ１７＿Ｒ２０
（１１）
である。
【００５３】
次の表１に示すような抵抗値を用い、上記計算式に基づいて可変抵抗ＲＶを０〜１００ｋΩの範囲で変化させたところ、次の表２に示す計算結果が得られた。
【００５４】
【表１】
【００５５】
【表２】
【００５６】
図２は、この表をグラフで表したものであり、縦軸は基準電位対中心電位（Ｖｕ＋Ｖｄ）／２、横軸は基準電位対の中心電位に対する振幅（Ｖｕ−Ｖｄ）／２である。ここに、Ｖｕ＝Ｖ０，Ｖ１，Ｖ２又はＶ４のときそれぞれＶｄ＝Ｖ９，Ｖ８，Ｖ７，Ｖ６又はＶ５である。
【００５７】
この結果は、次のことを意味している。
【００５８】
（１）可変抵抗ＲＶを０〜１００ｋΩの範囲で変化させたときに最大電圧（Ｖ０−Ｖ９）は９．２Ｖ〜１１．２の範囲で変化する。
【００５９】
（２）最大電圧（Ｖ０−Ｖ９）が変化しても、（Ｖｕ−Ｖｄ）／２と（Ｖｕ＋Ｖｄ）／２の関係は同一直線で表され、上式（１）の関係を満たすようにすることができ、したがって、上記効果が得られる。この効果のため、本実施形態は、製品化が予定されている。
【００６０】
［第２実施形態］
図３は、本発明の第２実施形態の基準電位発生回路を示す。
【００６１】
この回路では、内側基準電位発生回路２０Ａにおいて、配線Ｌ１とＬ２Ａとの間に抵抗Ｒ２８が接続され、配線Ｌ３ＡとＬ４との間に抵抗Ｒ２９が接続されている。Ｒ２８により、Ｒ１２〜Ｒ１５に流れる電流がＲ２８を接続しない場合よりも減少してＶ１〜Ｖ４が持ち上げられ、中心電位（Ｖｕ＋Ｖｄ）／２も持ち上げられるので、上記第１実施形態での条件Ｒ２６＜Ｒ２７は不要となる。この持ち上げにより、Ｒ２９は必須ではないが、Ｒ２９の付加により、ＲＶの特定の抵抗値における調整パラメータが増える。この持ち上げを行うため、Ｒ２８＜Ｒ２９である。
【００６２】
この場合のＶ０〜Ｖ９は、以下の計算式で表される。
【００６３】
Ｖ０及びＶ９はそれぞれ、上式（２）及び（３）で表される。
【００６４】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６＊Ｌ１ （１４）
Ｖ５＝Ｒ２７＊Ｌ３ （１５）
であり、ここに、
Ｌｌ＝（ＶＤＤ−Ｖ０＋Ｒ２８＊Ｌ２）／（Ｒ２６＋Ｒ２８）
Ｌ２＝Ｌ２Ｃ／Ｌ２Ｐ
Ｌ２Ｃ＝ＶＤＤ−Ｒ２６／（Ｒ２６＋Ｒ２８）＊（ＶＤＤ−Ｖ０）−Ｒ２７／（Ｒ２７＋Ｒ２９）＊Ｖ０
Ｌ２Ｐ＝Ｒ２６＊Ｒ２８／（Ｒ２６＋Ｒ２８）＋Ｒ１６＋Ｒ２７＊Ｒ２９／（Ｒ２７＋Ｒ２９）
Ｌ３＝（Ｖ９＋Ｒ２９＊Ｌ２）／（Ｒ２７＋Ｒ２９）
である。
【００６５】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８はそれぞれ、上式（６）〜（１１）で表される。
【００６６】
この第２実施形態においても、上記第１実施形態と同様な効果が得られる。
【００６７】
［第３実施形態］
図４は、本発明の第３実施形態の基準電位発生回路を示す。
【００６８】
図１では、抵抗Ｒ１５及びＲ１７の一端がそれぞれ電圧フォロア回路２１及び２２の出力端に接続されているのに対し、図４では、Ｒ１５及びＲ１７の一端がそれぞれ電圧フォロア回路２１及び２２の入力端に接続されている。他の点は図１と同一であり、Ｒ２６＜Ｒ２７となっている。
【００６９】
この場合のＶ０〜Ｖ９は、以下の計算式で表される。
【００７０】
Ｖ０及びＶ９はそれぞれ、上式（２）及び（３）で表される。
【００７１】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６＊Ｌ１ （２４）
Ｖ５＝Ｒ２７＊Ｌ３ （２５）
であり、ここに、
Ｌｌ＝（ＶＤＤ−Ｖ０＋Ｒ１２＿Ｒ１５＊Ｌ２）／（Ｒ２６＋Ｒ１２＿Ｒ１５）
Ｌ２＝Ｌ２Ｃ／Ｌ２Ｐ
Ｌ２Ｃ＝ＶＤＤ−Ｒ２６／（Ｒ２６＋Ｒ１２＿Ｒ１５）＊（ＶＤＤ−Ｖ０）−Ｒ２７／（Ｒ２７＋Ｒ１７＿Ｒ２０）＊Ｖ０
Ｌ２Ｐ＝Ｒ２６＊Ｒ１２＿Ｒ１５／（Ｒ２６＋Ｒ１２＿Ｒ１５）＋Ｒ１６＋Ｒ２７＊Ｒ１７＿Ｒ２０／（Ｒ２７＋Ｒ１７＿Ｒ２０）
Ｌ３＝（Ｖ９＋Ｒ１７＿Ｒ２０＊Ｌ２）／（Ｒ２７＋Ｒ１７＿Ｒ２０）
である。
【００７２】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８はそれぞれ、上式（６）〜（１１）で表される。
【００７３】
この第３実施形態においても、上記第１実施形態と同様な効果が得られる。
【００７４】
［第４実施形態］
図５は、本発明の第４実施形態の基準電位発生回路を示す。
【００７５】
この回路では、内側基準電位発生回路２０Ａにおいて、配線Ｌ１とＬ２Ａとの間に抵抗Ｒ２８が接続され、配線Ｌ３ＡとＬ４との間に抵抗Ｒ２９が接続されている。Ｒ２８により、Ｒ２６＝Ｒ２７としても、Ｒ２８を用いない場合にＲ２６＜Ｒ２７とするのと同様になって、Ｖ４が持ち上げられる。
【００７６】
この場合のＶ０〜Ｖ９は、以下の計算式で表される。
【００７７】
Ｖ０及びＶ９はそれぞれ、上式（２）及び（３）で表される。
【００７８】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６＊Ｌ１ （２４）
Ｖ５＝Ｒ２７＊Ｌ３ （２５）
であり、ここに、
Ｌｌ＝（ＶＤＤ−Ｖ０＋Ｒ２８Ａ＊Ｌ２）／（Ｒ２６＋Ｒ２８Ａ）
Ｒ２８Ａ＝Ｒ２８＊Ｒ１２＿Ｒ１５／（Ｒ２８＋Ｒ１２＿Ｒ１５）
Ｌ３＝（Ｖ９＋Ｒ２９Ａ＊Ｌ２）／（Ｒ２７＋Ｒ２９Ａ）
Ｒ２９Ａ＝Ｒ２９＊Ｒ１７＿Ｒ２０／（Ｒ２９＋Ｒ１７＿Ｒ２０）
Ｌ２＝Ｌ２Ｃ／Ｌ２Ｐ
Ｌ２Ｃ＝ＶＤＤ−Ｒ２６／（Ｒ２６＋Ｒ２８Ａ）＊（ＶＤＤ−Ｖ０）−Ｒ２７／（Ｒ２７＋Ｒ２９Ａ）＊Ｖ０
Ｌ２Ｐ＝Ｒ２６＊Ｒ２８Ａ／（Ｒ２６＋Ｒ２８Ａ）＋Ｒ１６＋Ｒ２７＊Ｒ２９Ａ／（Ｒ２７＋Ｒ２９Ａ）
である。
【００７９】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８はそれぞれ、上式（６）〜（１１）で表される。
【００８０】
この第４実施形態においても、上記第１実施形態と同様な効果が得られる。
【００８１】
［第５実施形態］
図６は、本発明の第５実施形態の基準電位発生回路を示す。
【００８２】
液晶印加電圧に対する光透過率の関係は、液晶の種類によって逆になる。逆の場合には、可変抵抗ＲＶの調整によらずＶ０及びＶ９を一定にし、かつ、可変抵抗ＲＶの調整に応じてＶ４及びＶ５を変化させる必要がある。図６の回路はこれを実現するためのものである。
【００８３】
外側基準電位発生回路１０Ａは、図９のそれと同一であり、一定のＶ０及びＶ９を生成する。
【００８４】
内側基準電位発生回路２０Ｂは、図１のＲ１６の替わりに、Ｒ１６と上述の組み合わせ抵抗との直列接続を用い、この組み合わせ抵抗の抵抗Ｒ２３とＲ２４との間のノード電位を、電圧フォロア回路２２を介し配線Ｌ３にＶ５として取り出している。
【００８５】
他の構成は、上記第１実施形態と同一である。
【００８６】
可変抵抗ＲＶの抵抗値を増加させると、組み合わせ抵抗の抵抗値が増加してＲ２６に流れる電流が減少し、これによりＶ４が上昇する。可変抵抗ＲＶの抵抗値を増加させると、可変抵抗ＲＶに流れる電流に対するＲ２４に流れる電流の比が大きくなるが、抵抗比Ｒ２４／Ｒ２３を小さくすることにより、可変抵抗ＲＶの変化に対するＲ２３の電圧変化を小さくしている。これにより、可変抵抗ＲＶの抵抗値を増加させると、Ｖ５が低下する。Ｖ５の低下量ΔＶ５はＶ４の上昇量ΔＶ４よりも小さい。これにより、上式（１）中のμが正の値になる。
【００８７】
また、式（１）中のΔＶに対応して、Ｒ２６の抵抗値をＲ２７のそれとＲ２４の等価抵抗Ｒ２４Ａとの和よりも小さくして、Ｖ４とＶ５の中心電位（Ｖ４＋Ｖ５）／２を上げている。
【００８８】
これらのことから、式（１）の関係を満たすようにすることができる。したがって、可変抵抗ＲＶを調整してもコモン電位ＶＣに対する中心電位のずれ補正が適正に行われ、上述の画像のちらつきや焼け焼き付けが防止され、液晶表示装置の表示品質が向上する。
【００８９】
Ｖ０〜Ｖ９の計算式は、以下の通りである。
【００９０】
Ｖ０及びＶ９は、
Ｖ０＝（Ｒ２５＋Ｒ２１）＊ＶＤＤ／Ｒｌｌ＿Ｒ２１ （３２）
Ｖ９＝Ｒ２１＊ＶＤＤ／Ｒｌｌ＿Ｒ２１ （３３）
であり、ここに、
Ｒｌｌ＿Ｒ２１＝Ｒｌｌ＋Ｒ２５＋Ｒ２１
である。
【００９１】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６＊Ｌ１ （３４）
Ｖ５＝（Ｒ２７＋Ｒ２４Ａ）＊Ｌ１ （３５）
であり、ここに、
Ｌ１＝ＶＤＤ／（Ｒ２６＋Ｒ１６＋ＲＶＡ＋Ｒ２７）
である。
【００９２】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８はそれぞれ、上式（６）〜（１１）で表される。
【００９３】
［第６実施形態］
図７は、本発明の第６実施形態の基準電位発生回路を示す
この回路では、内側基準電位発生回路２０Ｃにおいて、配線Ｌ１とＬ２Ａとの間に抵抗Ｒ２８が接続され、配線Ｌ３ＡとＬ４との間に抵抗Ｒ２９が接続されている。この場合のＶ０〜Ｖ９は、以下の計算式で表される。
【００９４】
Ｖ０及びＶ９はそれぞれ、上式（３２）及び（３３）で表される。
【００９５】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６Ａ＊Ｌ１ （４４）
Ｖ５＝（Ｒ２７＋Ｒ２４Ａ）＊Ｌ３ （４５）
であり、ここに、
Ｌｌ＝（ＶＤＤ−Ｖ０＋Ｒ２８＊Ｌ２）／（Ｒ２６＋Ｒ２８）
Ｌ２＝Ｌ２Ｃ／Ｌ２Ｐ
Ｌ２Ｃ＝ＶＤＤ−Ｒ２６／（Ｒ２６＋Ｒ２８）＊（ＶＤＤ−Ｖ０）−（Ｒ２７＋Ｒ２４Ａ）／（Ｒ２７＋Ｒ２４Ａ＋Ｒ２９）＊Ｖ０
Ｌ２Ｐ＝Ｒ２６＊Ｒ２８／（Ｒ２６＋Ｒ２８）＋Ｒ１６＋ＲＶＡ＋Ｒ２７＊Ｒ２９／（Ｒ２７＋Ｒ２４Ａ＋Ｒ２９）
Ｌ３＝（Ｖ９＋Ｒ２９＊Ｌ２）／（Ｒ２７＋Ｒ２４Ａ＋Ｒ２９）
である。
【００９６】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８はそれぞれ、上式（６）〜（１１）で表される。
【００９７】
この第６実施形態においても、上記第５実施形態と同様な効果が得られる。
【００９８】
なお、本発明には外にも種々の変形例が含まれる。
【００９９】
例えば、図３、５及び７において、Ｒ２９は省略してもよい。また、出荷段階での調整のために、Ｒ２３又はＲ２４を半固定抵抗で構成してもよい。上述の組み合わせ抵抗においては、Ｒ２３とＲ２４とが直列接続されたものに並列接続された抵抗に、可変抵抗が含まれてその抵抗値が可変であればよい。
【０１００】
電圧バッファ回路としては、電圧フォロア回路の替わりに、これより簡単な構成のソースフォロア回路であってもよい。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の基準電位発生回路を示す図である。
【図２】 最大電圧（Ｖ０−Ｖ９）を変化させたときの基準電位対の振幅に対する中心電位を示す図である。
【図３】 本発明の第２実施形態の基準電位発生回路を示す図である。
【図４】 本発明の第３実施形態の基準電位発生回路を示す図である。
【図５】 本発明の第４実施形態の基準電位発生回路を示す図である。
【図６】 本発明の第５実施形態の基準電位発生回路を示す図である。
【図７】 本発明の第６実施形態の基準電位発生回路を示す図である。
【図８】 従来の液晶表示装置の概略構成を示す図である。
【図９】 従来の基準電位発生回路を示す図である。
【図１０】 従来技術の問題点説明図である。
【符号の説明】
１０、１０Ａ 外側基準電位発生回路
１１、１２、２１、２２、３１〜３３、４６〜４８ 電圧フォロア回路
２０、２０Ａ〜２０Ｃ 内側基準電位発生回路
３０、４０ 分圧回路
Ｒ１１〜Ｒ１９、Ｒ２０〜Ｒ２９ 抵抗
ＲＶ 可変抵抗
Ｖ０〜Ｖ９ 基準電位
【発明の属する技術分野】
本発明は、液晶表示装置及びこれに用いられる基準電位発生回路並びに液晶表示装置駆動方法に関する。
【０００２】
【従来の技術】
図８は、従来の液晶表示装置の概略構成を示す。
【０００３】
ＬＣＤパネル２には、液晶画素２ａがマトリックス状に配列されている。ＬＣＤパネル２は、ＴＦＴ基板と対向基板とで液晶層を挟持しており、ＴＦＴ基板にはデータライン、走査ライン、ＴＦＴ及びマトリックス状に配列された表示電極が形成され、対向基板には対向電極が形成されている。液晶画素２ａは、個々の表示電極に対応して形成されている。
【０００４】
液晶画素２ａの対向電極には、コモン電位発生回路３からコモン電位ＶＣが印加され、液晶画素２ａの表示電極はＴＦＴ（薄膜トランジスタ）２ｂを通ってデータラインＤＬｊに接続されている。ＴＦＴ２ｂのゲートは、走査ラインＳＬｉに接続されている。走査ラインＳＬｉに走査ドライバ４から例えば、高レベル２０Ｖ、低レベル−５Ｖの走査パスルが印加される。このパルスによりＴＦＴ２ｂがオンになって、データドライバ５からの信号電位が、データラインＤＬｊ及びＴＦＴ２ｂを通り液晶画素２ａに印加される。この信号電位は、基準電位発生回路６からデータドライバ５に供給される基準電位Ｖ０〜Ｖ９又はこれをさらに分圧したものの１つであり、表示データＤＡＴに応じて定められる。走査ドライバ４及びデータドライバ５は、制御回路７からの制御信号により制御され、この制御信号は、水平同期信号＊ＨＳ及び垂直同期信号＊ＶＳに基づいて生成される。
【０００５】
走査パルスが低レベルに遷移してＴＦＴ２ｂがオフになる際に、ＴＦＴ２ｂのゲート・ソース間及びソース・ドレイン間の寄生容量により、液晶画素２ａの表示電極電位がΔＶgsd低下する。
【０００６】
Ｖ０〜Ｖ９の１つが表示データＤＡＴに応じてデータラインＤＬｊに印加されると想定する。Ｖ０〜Ｖ９が例えば図１０に示す基準電位セットＶ＿ＳＥＴ１（Ｖ１０〜Ｖ１９）の場合、ΔＶgsdにより、液晶画素２ａの表示電極電位は基準電位セットＶ＿ＳＥＴ２（Ｖ２０〜Ｖ２９）のようになる。液晶は交流駆動され、例えばフレーム毎に印加電圧の極性がコモン電位に対して反転する。表示データが同一の場合、例えば電圧（Ｖ２１−ＶＣ）と−（ＶＣ−Ｖ２８）とがフレーム毎に交互に、液晶画素２ａに印加される。（Ｖ２１−ＶＣ）＜（ＶＣ−Ｖ２８）であるので、画像がちらつく。さらに、液晶画素２ａの蓄積電荷の時間平均が０にならず、液晶画素２ａに電荷が溜まって画像が焼けつく。
【０００７】
そこで、ΔＶgsdを見込んで、基準電位セットＶ＿ＳＥＴ３（Ｖ３０〜Ｖ３９）のようにＶ０〜Ｖ９の電位を上げておき、ΔＶgsdにより基準電位セットＶ＿ＳＥＴ１（Ｖ１０〜Ｖ１９）になるように構成すれば、上記問題が解決される。
【０００８】
すなわち、基準電位対中心電位（Ｖ０＋Ｖ９）／２、（Ｖ１＋Ｖ８）／２、（Ｖ２＋Ｖ７）／２、（Ｖ３＋Ｖ６）／２及び（Ｖ４＋Ｖ５）／２をＶＣ＋ΔＶgsdにすればよい。Ｖｕ＝Ｖ０，Ｖ１，Ｖ２、Ｖ３又はＶ４のときそれぞれＶｄ＝Ｖ９，Ｖ８，Ｖ７，Ｖ６又はＶ５とすると、ΔＶgsdはΔＶ−μ（Ｖｕ−Ｖｄ）／２と表され、ここにΔＶ及びμは液晶画素２ａの容量及びＴＦＴ２ｂの寄生容量等により定まる正の定数である。
【０００９】
したがって、
（Ｖｕ＋Ｖｄ）／２＝ＶＣ＋ΔＶ−μ（Ｖｕ−Ｖｄ）／２ ・・・（１）
が成立するように基準電位発生回路を構成すればよい。
【００１０】
図９は、このような従来の基準電位発生回路の構成を示す。
【００１１】
図９中、Ｒ１１〜Ｒ２１及びＲ２５〜Ｒ２７は分圧用固定抵抗であり、Ｒ２８及びＲ２９はΔＶgsd補正用抵抗であり、１１、１２、２１、２２、３１〜３３及び４６〜４８は増幅率１の電圧バッファ用電圧フォロア回路である。
【００１２】
Ｖ０とＶ９とは外側基準電位発生回路１０Ａにより定められ、Ｖ４及びＶ５とは主に内側基準電位発生回路２０Ａで定められ、Ｖ０とＶ４との間の電圧が分圧回路３０で分圧されてＶ１〜Ｖ３が取り出され、Ｖ５とＶ６との間の電圧が分圧回路４０で分圧されてＶ６〜Ｖ８が取り出される。抵抗Ｒ１１とＲ２１の抵抗値は互いに等しく、抵抗Ｒ２６とＲ２７の抵抗値は互いに等しく、抵抗Ｒ１２〜Ｒ１５の抵抗値はそれぞれ抵抗Ｒ２０〜Ｒ１７の抵抗値に等しい。
【００１３】
抵抗Ｒ２８及びＲ２９が接続さていない場合には、Ｖ０〜Ｖ９は図１０の基準電位セットＶ＿ＳＥＴ１のように、コモン電位ＶＣを中心としてその上下の分圧が対称になる。適当な抵抗値のＶgs補正用の抵抗Ｒ２８又はこれと抵抗Ｒ２９とを図９のように接続することにより、式（１）を満たすようにすることができる。
【００１４】
他方、ＬＣＤパネル２は、これを見る人の視角により液晶透過率が変わるので、抵抗Ｒ２５を可変抵抗にして基準電位を調整可能にする必要がある。また、γ補正をするために、抵抗Ｒ２５を可変抵抗にする必要がある。
【００１５】
【発明が解決しようとする課題】
しかし、図９の構成の場合、上式（１）は抵抗Ｒ２５のある抵抗値に対して成立するが、この抵抗値を変えると式（１）が満たされなくなり、上述のちらつきや焼き付けの問題が生ずる。
【００１６】
本発明の目的は、このような問題点に鑑み、複数の基準電位を一括調整しても液晶画素対向電極のコモン電位からの基準電位対中心電位のずれが補正される基準電位発生回路及びこれを用いた液晶表示装置並びに液晶表示装置駆動方法を提供することにある。
【００１７】
【課題を解決するための手段及びその作用効果】
請求項１の基準電位生成回路では、
第１〜第４基準電位を出力する第１〜４導体と、
外側基準電位生成回路と、
内側基準電位生成回路と、
該外側基準電位生成回路及び該内側基準電位生成回路の少なくとも一方に設けられ、外側基準電位及び／又は内側基準電位を可変にする電位可変回路と、
電位の変化に応じて中心電位からのずれを補正する補正回路とを有する。
【００１８】
この基準電位生成回路によれば、複数の基準電位を一括調整しても液晶画素対向電極のコモン電位からの基準電位対中心電位のずれが補正され、画像のちらつきや焼け焼き付けが防止されて、液晶表示装置の表示品質が向上するという効果を奏する。
【００１９】
請求項２の基準電位生成回路では、請求項１において、
上記第１〜第４基準電位は該第１基準電位から該第４基準電位へと電位が低く又は高くなり、
上記外側基準電位生成回路は該第１基準電位及び該第４基準電位を生成し、
上記内側基準電位生成回路は該第２基準電位及び該第３基準電位を生成し、
該外側基準電位生成回路は、
第１抵抗の第１端と第２端との間に第２抵抗が並列接続され、該第１抵抗に調整用可変抵抗を含んでいる組合わせ抵抗と、
該第１端と第１電源電位の導体との間に接続された第３抵抗と、
該第２端と第２電源電位の導体との間に接続された第４抵抗と、
該第２抵抗のタップと上記第１導体との間に接続された第１電圧バッファ回路と、
該第４抵抗のタップと上記第４導体との間に接続された第２電圧バッファ回路とを有する。
【００２０】
この基準電位生成回路によれば、上式（１）の関係を満たすようにすることができ、これにより、可変抵抗により複数の基準電位を一括調整しても、液晶画素対向電極のコモン電位からの基準電位対中心電位のずれが補正され、画像のちらつきや焼け焼き付けが防止されて、液晶表示装置の表示品質が向上するという効果を奏する。 請求項３の基準電位生成回路では、請求項２において、
上記第１基準電位から上記第４基準電位へと電位が低くなっており、
上記内側基準電位生成回路は、上記第１電源電位の導体と上記第２電源電位の導体との間に、該第１電源電位側から順に直列接続された第５〜第７抵抗を有し、該第５抵抗の抵抗値の方が該第７抵抗の抵抗値よりも小さく、該第５抵抗と該第６抵抗との間のノードから該第２基準電位が取り出され、該第６抵抗と該第７抵抗との間のノードから該第３基準電位が取り出され、
さらに、上記第１導体と上記第２導体との間に接続された第１分圧抵抗と、
上記第３導体と上記第４導体との間に接続され、その抵抗値が該第１分圧抵抗の抵抗値に略等しい第２分圧抵抗とを有する。
【００２１】
この基準電位生成回路によれば、上式（１）中のΔＶに対応して、該第５抵抗（Ｒ２６）の抵抗値の方が該第７抵抗（Ｒ２７）の抵抗値よりも小さくしているので、後述の補正用抵抗を付加しなくても、第２基準電位（Ｖ４）と第３基準電位（Ｖ５）の中心電位が上昇して、式（１）の関係を満たすようにすることができるという効果を奏する。
【００２２】
請求項４の基準電位生成回路では、請求項２において、
上記内側基準電位生成回路は、上記第１電源電位と上記第２電源電位との間に、該第１電源電位側から順に直列接続された第５〜第７抵抗を有し、該第５抵抗と該第６抵抗との間のノードから上記第２基準電位が取り出され、該第６抵抗と該第７抵抗との間のノードから上記第３基準電位が取り出され、
さらに、上記第１導体と上記第２導体との間に接続された第１分圧抵抗と、
上記第３導体と上記第４導体との間に接続され、その抵抗値が該第１分圧抵抗の抵抗値に略等しい第２分圧抵抗と、
該第１分圧抵抗に並列接続された第１補正用抵抗とを有する。
【００２３】
この基準電位生成回路によれば、第１補正用抵抗（Ｒ２８）により、第５抵抗の抵抗値の方が該第７抵抗の抵抗値よりも小さいという上記条件が不要になる。
【００２４】
請求項５の基準電位生成回路では、請求項４において、上記第２分圧抵抗に並列接続された第２補正用抵抗を有する。
【００２５】
この基準電位生成回路によれば、第２補正用抵抗（Ｒ２９）により設計パラメータが増えて設計の自由度が増す。
【００２６】
請求項６の基準電位生成回路では、請求項４又は５において、
上記第５抵抗と上記第６抵抗との間のノードと、上記第１分圧抵抗との間に接続された第３電圧バッファ回路と、
該第６抵抗と上記第７抵抗との間のノードと、上記第２分圧抵抗との間に接続された第４電圧バッファ回路とを有する。
【００２７】
この基準電位生成回路によれば、可変抵抗（ＲＶ）の抵抗値調整によらず、第２基準電位（Ｖ４）と第３基準電位（Ｖ５）とをより一定にすることができるという効果を奏する。
【００２８】
請求項７の基準電位生成回路では、請求項１において、
上記第１〜第４基準電位は該第１基準電位から該第４基準電位へと電位が低く又は高くなり、
上記外側基準電位生成回路は該第１基準電位及び該第４基準電位を生成し、
上記内側基準電位生成回路は該第２基準電位及び該第３基準電位を生成し、
該内側基準電位生成回路は、
第１抵抗の第１端と第２端との間に第２抵抗が並列接続され、該第１抵抗に調整用可変抵抗を含んでいる組合わせ抵抗と、
該第１端と第１電源電位との間に接続された第３抵抗と、
該第２端と第２電源電位との間に接続された第４抵抗と、
該第３抵抗のタップと上記第２導体との間に接続された第１電圧バッファ回路と、
該第２抵抗のタップと上記第３導体との間に接続された第２電圧バッファ回路とを有する。
【００２９】
この基準電位生成回路によれば、請求項２の場合と同様に、上式（１）の関係を満たすようにすることができ、これにより、可変抵抗により複数の基準電位を一括調整しても、液晶画素対向電極のコモン電位からの基準電位対中心電位のずれが補正され、画像のちらつきや焼け焼き付けが防止されて、液晶表示装置の表示品質が向上するという効果を奏する。
【００３０】
請求項８の基準電位生成回路では、請求項７において、
上記外側基準電位生成回路は、上記第１電源電位と上記第２電源電位との間に、該第１電源電位側から順に直列接続された第５〜第７抵抗を有し、該第５抵抗と該第６抵抗との間のノードから上記第１基準電位が取り出され、該第６抵抗と該第７抵抗との間のノードから上記第４基準電位が取り出され、
さらに、上記第１導体と上記第２導体との間に接続された第１分圧抵抗と、
上記第３導体と上記第４導体との間に接続され、その抵抗値が該第１分圧抵抗の抵抗値に略等しい第２分圧抵抗とを有する。
【００３１】
この基準電位生成回路によれば、第１補正用抵抗（Ｒ２８）により、第５抵抗の抵抗値の方が該第７抵抗の抵抗値よりも小さいという上記条件が不要になるという効果を奏する。
【００３２】
請求項９の基準電位生成回路では、請求項８において、上記第１分圧抵抗に並列接続された第１補正用抵抗を有する。
【００３３】
この基準電位生成回路によれば、第２補正用抵抗（Ｒ２９）により設計パラメータが増えて設計の自由度が増すという効果を奏する。
【００３４】
請求項１０の基準電位生成回路では、請求項９において、上記第２分圧抵抗に並列接続された第２補正用抵抗を有する。
【００３５】
この基準電位生成回路によれば、可変抵抗（ＲＶ）の抵抗値調整によらず、第２基準電位（Ｖ４）と第３基準電位（Ｖ５）とをより一定にすることができるという効果を奏する。
【００３６】
請求項１１の基準電位生成回路では、請求項９又は１０において、
上記第５抵抗と上記第６抵抗との間のノードと、上記第１導体との間に接続された第３電圧バッファ回路と、
該第６抵抗と上記第７抵抗との間のノードと、上記第４導体との間に接続された第４電圧バッファ回路とを有する。
【００３７】
請求項１２の液晶表示装置では、
データ電極及び走査電極を備えた液晶表示パネルと、
上記第１〜４基準電位を出力する請求項１乃至１１のいずれか１つに記載の液晶表示装置用基準電位発生回路と、
表示データに応じて該第１基準電位と該第２基準電位との間の電圧又は該第３基準電位と該第４基準電位との間の電圧を分圧した電圧を該液晶表示パネルの該データ電極に印加するデータドライバと、
該走査電極に走査パルスを順次サイクリックに供給する走査ドライバとを有する。
【００３８】
請求項１３の液晶表示装置駆動方法では、
一対の外側基準電位及び該一対の外側基準電位の内側の一対の内側基準電位を生成し、
該外側基準電位及び／又は該内側基準電位の変化に応じて、該一対の外側基準電位の中心電位又は／及び該一対の内側基準電位の中心電位の所定値からのずれを補正する。
【００３９】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
【００４０】
［第１実施形態］
図１は、本発明の第１実施形態の基準電位発生回路を示しており、これは例えば上述の図８の液晶表示装置に用いられる。
【００４１】
図１中、Ｒ１１〜Ｒ２１及びＲ２３〜Ｒ２７は分圧用固定抵抗であり、ＲＶはＶgs補正用抵抗であり、１１、１２、２１、２２、３１〜３３及び４６〜４８は増幅率１の電圧バッファ用電圧フォロア回路である。
【００４２】
外側基準電位発生回路１０は、最大電圧（Ｖ０−Ｖ９）の基準電位Ｖ０及びＶ９を生成するためのものであり、電源電位ＶＤＤとグランド電位ＧＮＤとの間に分圧用の抵抗Ｒ１１、組み合わせ抵抗、抵抗Ｒ２５及びＲ２１が直列接続されている。この組み合わせ抵抗は、抵抗Ｒ２３とＲ２４とを直列接続したものに可変抵抗ＲＶが並列接続されている。可変抵抗ＲＶは、上式（１）を満たすようにＶ０〜Ｖ９を一括して調整するためのものである。抵抗Ｒ２３とＲ２４との間のノード電位は、電圧フォロア回路１１を介し配線Ｌ１にＶ０として取り出される。抵抗Ｒ２５と抵抗Ｒ２１との間のノード電位は、電圧フォロア回路１２を介し配線Ｌ４にＶ９として取り出される。
【００４３】
内側基準電位発生回路２０は、可変抵抗ＲＶの調整によらず、一定の基準電位Ｖ４とＶ５とを生成するためのものであり、ＶＤＤとＧＮＤとの間に分圧用の抵抗Ｒ２６、Ｒ１６及びＲ２７が直列接続されている。抵抗Ｒ２６とＲ１６との間のノード電位は、電圧フォロア回路２１を介し配線Ｌ２にＶ４として取り出される。抵抗Ｒ１６とＲ２７との間のノード電位は、電圧フォロア回路２２を介し配線Ｌ３にＶ５として取り出される。
【００４４】
分圧回路３０は、Ｖ０とＶ４との間の電圧を分圧して基準電位Ｖ１、Ｖ２及びＶ３を生成するためのものであり、配線Ｌ１とＬ２Ａとの間に抵抗Ｒ１２〜Ｒ１５が直列接続されている。抵抗Ｒ１２とＲ１３との間、抵抗Ｒ１３とＲ１４との間及び抵抗Ｒ１４とＲ１５との間のノード電位はそれぞれ、電圧フォロア回路３１、３２及び３３を介しＶ１、Ｖ２及びＶ３として取り出される。
【００４５】
同様に分圧回路４０は、基準電位Ｖ５とＶ９との間の電圧を分圧して基準電位Ｖ６、Ｖ７及びＶ８を生成するためのものであり、配線Ｌ３ＡとＬ４との間に抵抗Ｒ１７〜Ｒ２０が直列接続されている。抵抗Ｒ１７とＲ１８との間、抵抗Ｒ１８とＲ１９との間及び抵抗Ｒ１９と抵抗Ｒ２０との間のノード電位はそれぞれ、電圧フォロア回路４６、４７及び４８を介しＶ６、Ｖ７及びＶ８として取り出される。
【００４６】
上記構成の基準電位発生回路において、可変抵抗ＲＶの抵抗値を増加させると、組み合わせ抵抗の抵抗値が増加してＲ２１に流れる電流が減少し、これによりＶ９が低下する。ＲＶの抵抗値を増加させると、ＲＶに流れる電流に対するＲ２３に流れる電流の比が大きくなるが、抵抗比Ｒ２３／Ｒ２４を小さくすることにより、ＲＶの変化に対するＲ２３の電圧変化を小さくしている。これにより、ＲＶの抵抗値を増加させると、Ｒ１１に流れる電流が減少して、Ｖ０が上昇する。Ｖ０の上昇量ΔＶ０はＶ９の低下量ΔＶ９よりも小さい。これにより、上式（１）中のμが正の値になる。
【００４７】
また、式（１）中のΔＶに対応して、Ｒ２６の抵抗値をＲ２７のそれよりも小さくし、これによりＶ４とＶ５の中心電位（Ｖ４＋Ｖ５）／２を上げている。
【００４８】
これらのことから、式（１）の関係を満たすようにすることができる。したがって、可変抵抗ＲＶにより複数の基準電位を一括調整しても、液晶画素対向電極のコモン電位ＣＶからの基準電位対中心電位のずれが補正され、上述の画像のちらつきや焼け焼き付けが防止され、液晶表示装置の表示品質が向上する。
【００４９】
Ｖ０〜Ｖ９の計算式は、以下の通りである。
【００５０】
Ｖ０及びＶ９は、
Ｖ０＝（Ｒ２４Ａ＋Ｒ２５＋Ｒ２１）＊ＶＤＤ／Ｒｌｌ＿Ｒ２１ （２）
Ｖ９＝ Ｒ２１＊ＶＤＤ／Ｒ１１＿Ｒ２１ （３）
であり、ここに、＊は乗算記号、
Ｒ１２＿Ｒ１５＝Ｒ１２＋Ｒ１３＋Ｒ１４＋Ｒ１５
Ｒ１７＿Ｒ２０＝Ｒ１７＋Ｒｌ８＋Ｒ１９＋Ｒ２０
ＲＶＡ＝ＲＶ＊（Ｒ２３＋Ｒ２４）／（ＲＶ＋Ｒ２３＋Ｒ２４）
Ｒ２４Ａ＝ＲＶＡ＊Ｒ２４／（Ｒ２３＋Ｒ２４）
Ｒｌｌ＿Ｒ２１＝Ｒｌｌ＋ＲＶＡ＋Ｒ２５＋Ｒ２１
である。
【００５１】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６＊Ｌ１ （４）
Ｖ５＝Ｒ２７＊Ｌ１ （５）
であり、ここに、
Ｌ１＝ＶＤＤ／（Ｒ２６＋Ｒ１６＋Ｒ２７）
である。
【００５２】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８は、
Ｖ１＝（（Ｒ１３＋Ｒ１４＋Ｒ１５）＊Ｖ０＋Ｒ１２＊Ｖ４）／Ｒ１２＿Ｒ１５
（６）
Ｖ２＝（（Ｒ１４＋Ｒ１５）＊Ｖ０＋（Ｒ１２＋Ｒ１３）＊Ｖ４）／Ｒ１２＿Ｒ１５
（７）
Ｖ３＝（Ｒ１５＊Ｖ０＋（Ｒ１２＋Ｒ１３＋Ｒ１４）＊Ｖ４）／Ｒ１２＿Ｒ１５
（８）
Ｖ６＝（（Ｒ１８＋Ｒ１９＋Ｒ２０）＊Ｖ５＋Ｒ１７＊Ｖ９）／Ｒ１７＿Ｒ２０
（９）
Ｖ７＝（（Ｒ１９＋Ｒ２０）＊Ｖ５＋（Ｒ１７＋Ｒ１８）＊Ｖ９）／Ｒ１７＿Ｒ２０
（１０）
Ｖ８＝（Ｒ２０＊Ｖ５＋（Ｒ１７＋Ｒ１８＋Ｒ１９）＊Ｖ９）／Ｒ１７＿Ｒ２０
（１１）
である。
【００５３】
次の表１に示すような抵抗値を用い、上記計算式に基づいて可変抵抗ＲＶを０〜１００ｋΩの範囲で変化させたところ、次の表２に示す計算結果が得られた。
【００５４】
【表１】
【表２】
図２は、この表をグラフで表したものであり、縦軸は基準電位対中心電位（Ｖｕ＋Ｖｄ）／２、横軸は基準電位対の中心電位に対する振幅（Ｖｕ−Ｖｄ）／２である。ここに、Ｖｕ＝Ｖ０，Ｖ１，Ｖ２又はＶ４のときそれぞれＶｄ＝Ｖ９，Ｖ８，Ｖ７，Ｖ６又はＶ５である。
【００５７】
この結果は、次のことを意味している。
【００５８】
（１）可変抵抗ＲＶを０〜１００ｋΩの範囲で変化させたときに最大電圧（Ｖ０−Ｖ９）は９．２Ｖ〜１１．２の範囲で変化する。
【００５９】
（２）最大電圧（Ｖ０−Ｖ９）が変化しても、（Ｖｕ−Ｖｄ）／２と（Ｖｕ＋Ｖｄ）／２の関係は同一直線で表され、上式（１）の関係を満たすようにすることができ、したがって、上記効果が得られる。この効果のため、本実施形態は、製品化が予定されている。
【００６０】
［第２実施形態］
図３は、本発明の第２実施形態の基準電位発生回路を示す。
【００６１】
この回路では、内側基準電位発生回路２０Ａにおいて、配線Ｌ１とＬ２Ａとの間に抵抗Ｒ２８が接続され、配線Ｌ３ＡとＬ４との間に抵抗Ｒ２９が接続されている。Ｒ２８により、Ｒ１２〜Ｒ１５に流れる電流がＲ２８を接続しない場合よりも減少してＶ１〜Ｖ４が持ち上げられ、中心電位（Ｖｕ＋Ｖｄ）／２も持ち上げられるので、上記第１実施形態での条件Ｒ２６＜Ｒ２７は不要となる。この持ち上げにより、Ｒ２９は必須ではないが、Ｒ２９の付加により、ＲＶの特定の抵抗値における調整パラメータが増える。この持ち上げを行うため、Ｒ２８＜Ｒ２９である。
【００６２】
この場合のＶ０〜Ｖ９は、以下の計算式で表される。
【００６３】
Ｖ０及びＶ９はそれぞれ、上式（２）及び（３）で表される。
【００６４】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６＊Ｌ１ （１４）
Ｖ５＝Ｒ２７＊Ｌ３ （１５）
であり、ここに、
Ｌｌ＝（ＶＤＤ−Ｖ０＋Ｒ２８＊Ｌ２）／（Ｒ２６＋Ｒ２８）
Ｌ２＝Ｌ２Ｃ／Ｌ２Ｐ
Ｌ２Ｃ＝ＶＤＤ−Ｒ２６／（Ｒ２６＋Ｒ２８）＊（ＶＤＤ−Ｖ０）−Ｒ２７／（Ｒ２７＋Ｒ２９）＊Ｖ０
Ｌ２Ｐ＝Ｒ２６＊Ｒ２８／（Ｒ２６＋Ｒ２８）＋Ｒ１６＋Ｒ２７＊Ｒ２９／（Ｒ２７＋Ｒ２９）
Ｌ３＝（Ｖ９＋Ｒ２９＊Ｌ２）／（Ｒ２７＋Ｒ２９）
である。
【００６５】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８はそれぞれ、上式（６）〜（１１）で表される。
【００６６】
この第２実施形態においても、上記第１実施形態と同様な効果が得られる。
【００６７】
［第３実施形態］
図４は、本発明の第３実施形態の基準電位発生回路を示す。
【００６８】
図１では、抵抗Ｒ１５及びＲ１７の一端がそれぞれ電圧フォロア回路２１及び２２の出力端に接続されているのに対し、図４では、Ｒ１５及びＲ１７の一端がそれぞれ電圧フォロア回路２１及び２２の入力端に接続されている。他の点は図１と同一であり、Ｒ２６＜Ｒ２７となっている。
【００６９】
この場合のＶ０〜Ｖ９は、以下の計算式で表される。
【００７０】
Ｖ０及びＶ９はそれぞれ、上式（２）及び（３）で表される。
【００７１】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６＊Ｌ１ （２４）
Ｖ５＝Ｒ２７＊Ｌ３ （２５）
であり、ここに、
Ｌｌ＝（ＶＤＤ−Ｖ０＋Ｒ１２＿Ｒ１５＊Ｌ２）／（Ｒ２６＋Ｒ１２＿Ｒ１５）
Ｌ２＝Ｌ２Ｃ／Ｌ２Ｐ
Ｌ２Ｃ＝ＶＤＤ−Ｒ２６／（Ｒ２６＋Ｒ１２＿Ｒ１５）＊（ＶＤＤ−Ｖ０）−Ｒ２７／（Ｒ２７＋Ｒ１７＿Ｒ２０）＊Ｖ０
Ｌ２Ｐ＝Ｒ２６＊Ｒ１２＿Ｒ１５／（Ｒ２６＋Ｒ１２＿Ｒ１５）＋Ｒ１６＋Ｒ２７＊Ｒ１７＿Ｒ２０／（Ｒ２７＋Ｒ１７＿Ｒ２０）
Ｌ３＝（Ｖ９＋Ｒ１７＿Ｒ２０＊Ｌ２）／（Ｒ２７＋Ｒ１７＿Ｒ２０）
である。
【００７２】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８はそれぞれ、上式（６）〜（１１）で表される。
【００７３】
この第３実施形態においても、上記第１実施形態と同様な効果が得られる。
【００７４】
［第４実施形態］
図５は、本発明の第４実施形態の基準電位発生回路を示す。
【００７５】
この回路では、内側基準電位発生回路２０Ａにおいて、配線Ｌ１とＬ２Ａとの間に抵抗Ｒ２８が接続され、配線Ｌ３ＡとＬ４との間に抵抗Ｒ２９が接続されている。Ｒ２８により、Ｒ２６＝Ｒ２７としても、Ｒ２８を用いない場合にＲ２６＜Ｒ２７とするのと同様になって、Ｖ４が持ち上げられる。
【００７６】
この場合のＶ０〜Ｖ９は、以下の計算式で表される。
【００７７】
Ｖ０及びＶ９はそれぞれ、上式（２）及び（３）で表される。
【００７８】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６＊Ｌ１ （２４）
Ｖ５＝Ｒ２７＊Ｌ３ （２５）
であり、ここに、
Ｌｌ＝（ＶＤＤ−Ｖ０＋Ｒ２８Ａ＊Ｌ２）／（Ｒ２６＋Ｒ２８Ａ）
Ｒ２８Ａ＝Ｒ２８＊Ｒ１２＿Ｒ１５／（Ｒ２８＋Ｒ１２＿Ｒ１５）
Ｌ３＝（Ｖ９＋Ｒ２９Ａ＊Ｌ２）／（Ｒ２７＋Ｒ２９Ａ）
Ｒ２９Ａ＝Ｒ２９＊Ｒ１７＿Ｒ２０／（Ｒ２９＋Ｒ１７＿Ｒ２０）
Ｌ２＝Ｌ２Ｃ／Ｌ２Ｐ
Ｌ２Ｃ＝ＶＤＤ−Ｒ２６／（Ｒ２６＋Ｒ２８Ａ）＊（ＶＤＤ−Ｖ０）−Ｒ２７／（Ｒ２７＋Ｒ２９Ａ）＊Ｖ０
Ｌ２Ｐ＝Ｒ２６＊Ｒ２８Ａ／（Ｒ２６＋Ｒ２８Ａ）＋Ｒ１６＋Ｒ２７＊Ｒ２９Ａ／（Ｒ２７＋Ｒ２９Ａ）
である。
【００７９】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８はそれぞれ、上式（６）〜（１１）で表される。
【００８０】
この第４実施形態においても、上記第１実施形態と同様な効果が得られる。
【００８１】
［第５実施形態］
図６は、本発明の第５実施形態の基準電位発生回路を示す。
【００８２】
液晶印加電圧に対する光透過率の関係は、液晶の種類によって逆になる。逆の場合には、可変抵抗ＲＶの調整によらずＶ０及びＶ９を一定にし、かつ、可変抵抗ＲＶの調整に応じてＶ４及びＶ５を変化させる必要がある。図６の回路はこれを実現するためのものである。
【００８３】
外側基準電位発生回路１０Ａは、図９のそれと同一であり、一定のＶ０及びＶ９を生成する。
【００８４】
内側基準電位発生回路２０Ｂは、図１のＲ１６の替わりに、Ｒ１６と上述の組み合わせ抵抗との直列接続を用い、この組み合わせ抵抗の抵抗Ｒ２３とＲ２４との間のノード電位を、電圧フォロア回路２２を介し配線Ｌ３にＶ５として取り出している。
【００８５】
他の構成は、上記第１実施形態と同一である。
【００８６】
可変抵抗ＲＶの抵抗値を増加させると、組み合わせ抵抗の抵抗値が増加してＲ２６に流れる電流が減少し、これによりＶ４が上昇する。可変抵抗ＲＶの抵抗値を増加させると、可変抵抗ＲＶに流れる電流に対するＲ２４に流れる電流の比が大きくなるが、抵抗比Ｒ２４／Ｒ２３を小さくすることにより、可変抵抗ＲＶの変化に対するＲ２３の電圧変化を小さくしている。これにより、可変抵抗ＲＶの抵抗値を増加させると、Ｖ５が低下する。Ｖ５の低下量ΔＶ５はＶ４の上昇量ΔＶ４よりも小さい。これにより、上式（１）中のμが正の値になる。
【００８７】
また、式（１）中のΔＶに対応して、Ｒ２６の抵抗値をＲ２７のそれとＲ２４の等価抵抗Ｒ２４Ａとの和よりも小さくして、Ｖ４とＶ５の中心電位（Ｖ４＋Ｖ５）／２を上げている。
【００８８】
これらのことから、式（１）の関係を満たすようにすることができる。したがって、可変抵抗ＲＶを調整してもコモン電位ＶＣに対する中心電位のずれ補正が適正に行われ、上述の画像のちらつきや焼け焼き付けが防止され、液晶表示装置の表示品質が向上する。
【００８９】
Ｖ０〜Ｖ９の計算式は、以下の通りである。
【００９０】
Ｖ０及びＶ９は、
Ｖ０＝（Ｒ２５＋Ｒ２１）＊ＶＤＤ／Ｒｌｌ＿Ｒ２１ （３２）
Ｖ９＝Ｒ２１＊ＶＤＤ／Ｒｌｌ＿Ｒ２１ （３３）
であり、ここに、
Ｒｌｌ＿Ｒ２１＝Ｒｌｌ＋Ｒ２５＋Ｒ２１
である。
【００９１】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６＊Ｌ１ （３４）
Ｖ５＝（Ｒ２７＋Ｒ２４Ａ）＊Ｌ１ （３５）
であり、ここに、
Ｌ１＝ＶＤＤ／（Ｒ２６＋Ｒ１６＋ＲＶＡ＋Ｒ２７）
である。
【００９２】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８はそれぞれ、上式（６）〜（１１）で表される。
【００９３】
［第６実施形態］
図７は、本発明の第６実施形態の基準電位発生回路を示す
この回路では、内側基準電位発生回路２０Ｃにおいて、配線Ｌ１とＬ２Ａとの間に抵抗Ｒ２８が接続され、配線Ｌ３ＡとＬ４との間に抵抗Ｒ２９が接続されている。この場合のＶ０〜Ｖ９は、以下の計算式で表される。
【００９４】
Ｖ０及びＶ９はそれぞれ、上式（３２）及び（３３）で表される。
【００９５】
Ｖ４及びＶ５は、
Ｖ４＝ＶＤＤ−Ｒ２６Ａ＊Ｌ１ （４４）
Ｖ５＝（Ｒ２７＋Ｒ２４Ａ）＊Ｌ３ （４５）
であり、ここに、
Ｌｌ＝（ＶＤＤ−Ｖ０＋Ｒ２８＊Ｌ２）／（Ｒ２６＋Ｒ２８）
Ｌ２＝Ｌ２Ｃ／Ｌ２Ｐ
Ｌ２Ｃ＝ＶＤＤ−Ｒ２６／（Ｒ２６＋Ｒ２８）＊（ＶＤＤ−Ｖ０）−（Ｒ２７＋Ｒ２４Ａ）／（Ｒ２７＋Ｒ２４Ａ＋Ｒ２９）＊Ｖ０
Ｌ２Ｐ＝Ｒ２６＊Ｒ２８／（Ｒ２６＋Ｒ２８）＋Ｒ１６＋ＲＶＡ＋Ｒ２７＊Ｒ２９／（Ｒ２７＋Ｒ２４Ａ＋Ｒ２９）
Ｌ３＝（Ｖ９＋Ｒ２９＊Ｌ２）／（Ｒ２７＋Ｒ２４Ａ＋Ｒ２９）
である。
【００９６】
Ｖ１〜Ｖ３及びＶ６〜Ｖ８はそれぞれ、上式（６）〜（１１）で表される。
【００９７】
この第６実施形態においても、上記第５実施形態と同様な効果が得られる。
【００９８】
なお、本発明には外にも種々の変形例が含まれる。
【００９９】
例えば、図３、５及び７において、Ｒ２９は省略してもよい。また、出荷段階での調整のために、Ｒ２３又はＲ２４を半固定抵抗で構成してもよい。上述の組み合わせ抵抗においては、Ｒ２３とＲ２４とが直列接続されたものに並列接続された抵抗に、可変抵抗が含まれてその抵抗値が可変であればよい。
【０１００】
電圧バッファ回路としては、電圧フォロア回路の替わりに、これより簡単な構成のソースフォロア回路であってもよい。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の基準電位発生回路を示す図である。
【図２】 最大電圧（Ｖ０−Ｖ９）を変化させたときの基準電位対の振幅に対する中心電位を示す図である。
【図３】 本発明の第２実施形態の基準電位発生回路を示す図である。
【図４】 本発明の第３実施形態の基準電位発生回路を示す図である。
【図５】 本発明の第４実施形態の基準電位発生回路を示す図である。
【図６】 本発明の第５実施形態の基準電位発生回路を示す図である。
【図７】 本発明の第６実施形態の基準電位発生回路を示す図である。
【図８】 従来の液晶表示装置の概略構成を示す図である。
【図９】 従来の基準電位発生回路を示す図である。
【図１０】 従来技術の問題点説明図である。
【符号の説明】
１０、１０Ａ 外側基準電位発生回路
１１、１２、２１、２２、３１〜３３、４６〜４８ 電圧フォロア回路
２０、２０Ａ〜２０Ｃ 内側基準電位発生回路
３０、４０ 分圧回路
Ｒ１１〜Ｒ１９、Ｒ２０〜Ｒ２９ 抵抗
ＲＶ 可変抵抗
Ｖ０〜Ｖ９ 基準電位
Claims (11)
- ＴＦＴ液晶表示装置に用いられる基準電位発生回路であって、
第１〜第４基準電位を出力する第１〜４導体と、
上記第１基準電位及び上記第４基準電位を生成する外側基準電位生成回路と、
上記第２基準電位及び上記第３基準電位を生成する内側基準電位生成回路と、
該外側基準電位生成回路に設けられ、外側基準電位を可変にする電位可変回路と、
上記電位可変回路による外側基準電位の変化に応じて第１電位と第４電位との中心電位からのずれを補正する補正回路と、
を有し、
上記第１〜第４基準電位は該第１基準電位から該第４基準電位へと電位が低く又は高くなり、
該外側基準電位生成回路は、
第１抵抗の第１端と第２端との間に第２抵抗が並列接続され、該第１抵抗に調整用可変抵抗を含んでいる組合わせ抵抗と、
該第１端と第１電源電位の導体との間に接続された第３抵抗と、
該第２端と第２電源電位の導体との間に接続された第４抵抗と、
該第２抵抗のタップと上記第１導体との間に接続された第１電圧バッファ回路と、
該第４抵抗のタップと上記第４導体との間に接続された第２電圧バッファ回路と、
を有することを特徴とする液晶表示装置用基準電位発生回路。 - 上記第１基準電位から上記第４基準電位へと電位が低くなっており、
上記内側基準電位生成回路は、上記第１電源電位の導体と上記第２電源電位の導体との間に、該第１電源電位側から順に直列接続された第５〜第７抵抗を有し、該第５抵抗の抵抗値の方が該第７抵抗の抵抗値よりも小さく、該第５抵抗と該第６抵抗との間のノードから該第２基準電位が取り出され、該第６抵抗と該第７抵抗との間のノードから該第３基準電位が取り出され、
さらに、上記第１導体と上記第２導体との間に接続された第１分圧抵抗と、
上記第３導体と上記第４導体との間に接続され、その抵抗値が該第１分圧抵抗の抵抗値に略等しい第２分圧抵抗と、
を有することを特徴とする請求項１記載の基準電位発生回路。 - 上記内側基準電位生成回路は、上記第１電源電位と上記第２電源電位との間に、該第１電源電位側から順に直列接続された第５〜第７抵抗を有し、該第５抵抗と該第６抵抗との間のノードから上記第２基準電位が取り出され、該第６抵抗と該第７抵抗との間のノードから上記第３基準電位が取り出され、
さらに、上記第１導体と上記第２導体との間に接続された第１分圧抵抗と、
上記第３導体と上記第４導体との間に接続され、その抵抗値が該第１分圧抵抗の抵抗値に略等しい第２分圧抵抗と、
該第１分圧抵抗に並列接続された第１補正用抵抗と、
を有することを特徴とする請求項１記載の基準電位発生回路。 - 上記第２分圧抵抗に並列接続された第２補正用抵抗を有することを特徴とする請求項３記載の基準電位発生回路。
- 上記第５抵抗と上記第６抵抗との間のノードと、上記第１分圧抵抗との間に接続された第３電圧バッファ回路と、
該第６抵抗と上記第７抵抗との間のノードと、上記第２分圧抵抗との間に接続された第４電圧バッファ回路と、
を有することを特徴とする請求項３又は４記載の基準電位発生回路。 - ＴＦＴ液晶表示装置に用いられる基準電位発生回路であって、
第１〜第４基準電位を出力する第１〜４導体と、
上記第１基準電位及び上記第４基準電位を生成する外側基準電位生成回路と、
上記第２基準電位及び上記第３基準電位を生成する内側基準電位生成回路と、
該内側基準電位生成回路に設けられ、内側基準電位を可変にする電位可変回路と、
上記電位可変回路による内側基準電位の変化に応じて第２電位と第３電位との中心電位からのずれを補正する補正回路と、
を有し、
上記第１〜第４基準電位は該第１基準電位から該第４基準電位へと電位が低く又は高くなり、
該内側基準電位生成回路は、
第１抵抗の第１端と第２端との間に第２抵抗が並列接続され、該第１抵抗に調整用可変抵抗を含んでいる組合わせ抵抗と、
該第１端と第１電源電位との間に接続された第３抵抗と、
該第２端と第２電源電位との間に接続された第４抵抗と、
該第３抵抗のタップと上記第２導体との間に接続された第１電圧バッファ回路と、
該第２抵抗のタップと上記第３導体との間に接続された第２電圧バッファ回路と、
を有することを特徴とする基準電位発生回路。 - 上記外側基準電位生成回路は、上記第１電源電位と上記第２電源電位との間に、該第１電源電位側から順に直列接続された第５〜第７抵抗を有し、該第５抵抗と該第６抵抗との間のノードから上記第１基準電位が取り出され、該第６抵抗と該第７抵抗との間のノードから上記第４基準電位が取り出され、
さらに、上記第１導体と上記第２導体との間に接続された第１分圧抵抗と、
上記第３導体と上記第４導体との間に接続され、その抵抗値が該第１分圧抵抗の抵抗値に略等しい第２分圧抵抗と、
を有することを特徴とする請求項６記載の基準電位発生回路。 - 上記第１分圧抵抗に並列接続された第１補正用抵抗を有することを特徴とする請求項７記載の基準電位発生回路。
- 上記第２分圧抵抗に並列接続された第２補正用抵抗を有することを特徴とする請求項８記載の基準電位発生回路。
- 上記第５抵抗と上記第６抵抗との間のノードと、上記第１導体との間に接続された第３電圧バッファ回路と、
該第６抵抗と上記第７抵抗との間のノードと、上記第４導体との間に接続された第４電圧バッファ回路と、
を有することを特徴とする請求項８又は９記載の基準電位発生回路。 - データ電極及び走査電極を備えた液晶表示パネルと、
上記第１〜４基準電位を出力する請求項１乃至１０のいずれか１つに記載の液晶表示装置用基準電位発生回路と、
表示データに応じて該第１基準電位と該第２基準電位との間の電圧又は該第３基準電位と該第４基準電位との間の電圧を分圧した電圧を該液晶表示パネルの該データ電極に印加するデータドライバと、
該走査電極に走査パルスを順次サイクリックに供給する走査ドライバと、
を有することを特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34722297A JP3795209B2 (ja) | 1997-12-01 | 1997-12-01 | 液晶表示装置及びこれに用いられる基準電位発生回路 |
| US09/175,075 US6304255B1 (en) | 1997-12-01 | 1998-10-19 | Reference potential generating circuit for liquid crystal display apparatus |
| TW087117513A TW507186B (en) | 1997-12-01 | 1998-10-22 | Reference potential generating circuit for liquid crystal display apparatus |
| KR1019980048115A KR100327803B1 (ko) | 1997-12-01 | 1998-11-11 | 액정표시장치와이액정표시장치에사용되는기준전위발생회로및액정표시장치의구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34722297A JP3795209B2 (ja) | 1997-12-01 | 1997-12-01 | 液晶表示装置及びこれに用いられる基準電位発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11167095A JPH11167095A (ja) | 1999-06-22 |
| JP3795209B2 true JP3795209B2 (ja) | 2006-07-12 |
Family
ID=18388758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34722297A Expired - Fee Related JP3795209B2 (ja) | 1997-12-01 | 1997-12-01 | 液晶表示装置及びこれに用いられる基準電位発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6304255B1 (ja) |
| JP (1) | JP3795209B2 (ja) |
| KR (1) | KR100327803B1 (ja) |
| TW (1) | TW507186B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106023913A (zh) * | 2015-03-31 | 2016-10-12 | 拉碧斯半导体株式会社 | 半导体装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW468175B (en) * | 1999-06-22 | 2001-12-11 | Matsushita Electric Ind Co Ltd | Liquid crystal driver and optical head for tilt correction |
| KR100731024B1 (ko) * | 2000-07-04 | 2007-06-22 | 엘지.필립스 엘시디 주식회사 | 프로그램어블 기준전압 발생장치 |
| JP2002258812A (ja) * | 2001-03-05 | 2002-09-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置及び画像表示応用機器 |
| US6680755B2 (en) * | 2001-04-05 | 2004-01-20 | Industrial Technology Research Institute | Adjustable biased gamma-correction circuit with central-symmetry voltage |
| KR100796792B1 (ko) * | 2001-06-02 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치 및 이의 구동 방법 |
| JP2002366112A (ja) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | 液晶駆動装置及び液晶表示装置 |
| JP3813477B2 (ja) * | 2001-09-12 | 2006-08-23 | シャープ株式会社 | 電源装置およびそれを備えた表示装置 |
| JP3661651B2 (ja) * | 2002-02-08 | 2005-06-15 | セイコーエプソン株式会社 | 基準電圧発生回路、表示駆動回路及び表示装置 |
| KR100853209B1 (ko) * | 2002-03-28 | 2008-08-20 | 삼성전자주식회사 | 액정 표시 장치 및 그의 구동 장치 |
| JP2005010276A (ja) * | 2003-06-17 | 2005-01-13 | Seiko Epson Corp | ガンマ補正回路、液晶駆動回路、表示装置、電源回路 |
| US7330066B2 (en) * | 2005-05-25 | 2008-02-12 | Himax Technologies Limited | Reference voltage generation circuit that generates gamma voltages for liquid crystal displays |
| JP5137321B2 (ja) * | 2006-04-20 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | 表示装置、ｌｃｄドライバ及び駆動方法 |
| JP2008134496A (ja) * | 2006-11-29 | 2008-06-12 | Nec Electronics Corp | 階調電位発生回路、表示装置のデータドライバ、及びその表示装置 |
| JP2023117609A (ja) * | 2022-02-14 | 2023-08-24 | ラピステクノロジー株式会社 | ラダー抵抗回路、表示ドライバ及び表示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583528A (en) * | 1990-07-13 | 1996-12-10 | Citizen Watch Co., Ltd. | Electrooptical display device |
| US5610627A (en) * | 1990-08-10 | 1997-03-11 | Sharp Kabushiki Kaisha | Clocking method and apparatus for display device with calculation operation |
| JP2912480B2 (ja) | 1991-08-22 | 1999-06-28 | シャープ株式会社 | 表示装置の駆動回路 |
| JPH0689073A (ja) | 1992-09-08 | 1994-03-29 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
| JP3324819B2 (ja) * | 1993-03-03 | 2002-09-17 | 三菱電機株式会社 | 半導体集積回路装置 |
| GB2285164B (en) * | 1993-12-22 | 1997-12-10 | Seiko Epson Corp | Liquid-crystal display system and power supply method |
| JPH0821984A (ja) | 1994-07-08 | 1996-01-23 | Hitachi Ltd | Ｔｆｔ液晶表示ディスプレイ |
| JP3380068B2 (ja) | 1994-11-01 | 2003-02-24 | 松下電器産業株式会社 | 液晶画像表示装置 |
-
1997
- 1997-12-01 JP JP34722297A patent/JP3795209B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-19 US US09/175,075 patent/US6304255B1/en not_active Expired - Lifetime
- 1998-10-22 TW TW087117513A patent/TW507186B/zh not_active IP Right Cessation
- 1998-11-11 KR KR1019980048115A patent/KR100327803B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106023913A (zh) * | 2015-03-31 | 2016-10-12 | 拉碧斯半导体株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100327803B1 (ko) | 2002-04-17 |
| JPH11167095A (ja) | 1999-06-22 |
| KR19990062559A (ko) | 1999-07-26 |
| TW507186B (en) | 2002-10-21 |
| US6304255B1 (en) | 2001-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3795209B2 (ja) | 液晶表示装置及びこれに用いられる基準電位発生回路 | |
| JP4278510B2 (ja) | 液晶表示装置及び駆動方法 | |
| US8094108B2 (en) | Liquid crystal display device and liquid crystal display driving circuit | |
| KR960009443B1 (ko) | 표시장치용 구동회로 | |
| JP4170666B2 (ja) | 液晶表示装置及びその駆動方法 | |
| KR101253243B1 (ko) | 액정표시장치 및 그 구동방법 | |
| EP1298637A2 (en) | Liquid crystal display having gray voltages with varying magnitudes and driving method thereof | |
| JP2005010276A (ja) | ガンマ補正回路、液晶駆動回路、表示装置、電源回路 | |
| US20100045708A1 (en) | Liquid crystal display apparatus, liquid crystal display apparatus driving circuit, liquid crystal display apparatus source driver, and liquid crystal display apparatus controller | |
| US20030201959A1 (en) | Display driving device and display using the same | |
| US7667679B2 (en) | Liquid crystal display, method for determining gray level in dynamic capacitance compensation on LCD, and method for correcting gamma of LCD | |
| US20030132906A1 (en) | Gray scale display reference voltage generating circuit and liquid crystal display device using the same | |
| US5724057A (en) | Method and apparatus for driving a liquid crystal display | |
| KR100895305B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US8698787B2 (en) | Method for generating a gamma voltage, driving circuit therefor, and display device | |
| KR101310738B1 (ko) | 액정 표시 장치 및 이의 구동 방법 | |
| JP4373914B2 (ja) | 液晶表示装置の駆動装置 | |
| US6798146B2 (en) | Display apparatus and method of driving the same | |
| US20080266281A1 (en) | Gamma voltage output circuit and liquid crystal display device having same | |
| KR101446999B1 (ko) | 구동회로 및 이를 포함하는 액정표시장치 | |
| KR100672654B1 (ko) | 액정표시장치의 감마 전압 발생 장치 | |
| JP2953589B2 (ja) | 液晶の多階調表示における視角補正方式とそれを用いた多階調液晶表示装置 | |
| KR101127850B1 (ko) | 액정표시장치의 구동회로 | |
| KR101182546B1 (ko) | 감마기준전압 가변회로와 이를 이용한 액정표시장치 | |
| KR101057786B1 (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040216 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |