CN106023913A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106023913A
CN106023913A CN201610196133.XA CN201610196133A CN106023913A CN 106023913 A CN106023913 A CN 106023913A CN 201610196133 A CN201610196133 A CN 201610196133A CN 106023913 A CN106023913 A CN 106023913A
Authority
CN
China
Prior art keywords
voltage
semiconductor device
circuit
supply voltage
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610196133.XA
Other languages
English (en)
Other versions
CN106023913B (zh
Inventor
田中耕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN106023913A publication Critical patent/CN106023913A/zh
Application granted granted Critical
Publication of CN106023913B publication Critical patent/CN106023913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/56—Power conversion systems, e.g. maximum power point trackers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)

Abstract

本发明涉及半导体装置。提供能够在不使装置整体的工作停止的情况下抑制贯通电流在变换部中流动的半导体装置。在具备：生成基准电压的基准电压生成电路（22）、对由基准电压生成电路（22）生成的基准电压Vref进行升压来生成偏置电压的升压电路（24）、以及将根据电源电压VDD生成且用于控制液晶显示装置（32）的驱动的显示信号的电位变换为由升压电路（24）生成的偏置电压的电位的电平移位器（28）的半导体装置（10A）中，在电源电压VDD的电压值或从生成电源电压VDD的太阳能电池（20）流出的电源电流的电流值为不足预先确定的阈值的情况下，使基准电压生成电路（22）和升压电路（24）的至少一个的工作停止。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，在对液晶显示装置的驱动进行控制的驱动电路中，通常使用升压电路和电平移位器（变换部）（例如，参照专利文献1。）。此外，在进行将基准电压升压为3倍以上的电压的升压工作的升压电路中，作为开关元件而通常使用高耐压晶体管，以使升压工作用的开关元件不会坏。
此外，在升压电路中使用高耐压晶体管的情况下，高耐压晶体管的导通电阻的电阻值比较大，漏极电流的电流值比较小，因此，升压电路的升压效率降低，液晶显示装置的显示品质降低。因此，为了使液晶显示装置的显示品质良好（提高升压效率），进行以下对策：使高耐压晶体管的尺寸变大，使高耐压晶体管的导通电阻的电阻值变小，使漏极电流的电流值变大。
现有技术文献
专利文献
专利文献1：日本特开平11-014961号公报。
发明要解决的课题
可是，进行了上述对策的升压电路即使在以比较低的电压进行升压工作的情况下也保持比较高的升压效率（例如，80%左右）。因此，在电平移位器中，在将根据电源电压生成的比该电源电压低的电位的电压的显示信号变换为由升压电路升压而生成的偏置电压时，存在贯通电流流动的情况。该贯通电流是在电源电压的电压值为不足规定值的情况下由于上述显示信号的电压值与偏置电压的电压值的差变大而产生的。
此外，贯通电流在电平移位器中流动，由此，在液晶显示装置中发生闪烁或装置整体的功耗增加。
在专利文献1所记载的技术中，在取出电池而通过电容器的静电电容向电平移位器供给的电源电压为不足电平移位器的最低工作电压的情况下，抑制起因于贯通电流在电平移位器中流动的液晶显示装置的闪烁。但是，在专利文献1所记载的技术中，通过使液晶用驱动电压和基准电压（GND）短路来使蓄积在电容器中的电荷放电，从而抑制上述闪烁，因此，存在装置整体的工作停止这样的问题点。
发明内容
本发明是为了解决上述问题点而完成的，其目的在于提供一种能够在不使装置整体的工作停止的情况下抑制贯通电流在变换部中流动的半导体装置。
用于解决课题的方案
为了达成上述目的，第一发明的半导体装置具备：生成部，生成基准电压；升压部，对由所述生成部生成的基准电压进行升压来生成偏置电压；变换部，将根据电源电压生成且用于对显示装置的驱动进行控制的显示信号的电位变换为由所述升压部生成的偏置电压的电位；以及控制部，在所述电源电压的电压值或从生成所述电源电压的电源流出的电源电流的电流值为不足预先确定的阈值的情况下，进行使所述生成部和所述升压部的至少一个的工作停止的控制。
为了达成上述目的，第二发明的半导体装置具备：生成部，生成基准电压；升压部，基于时钟信号对由所述生成部生成的基准电压进行升压来生成偏置电压；变换部，将根据电源电压生成且用于对显示装置的驱动进行控制的显示信号的电位变换为由所述升压部生成的偏置电压的电位；以及切换部，被输入所述时钟信号，并且，根据所述电源电压的电压值或从生成所述电源电压的电源流出的电源电流的电流值是否为预先确定的阈值以上来对向所述升压部的所述时钟信号的输出和输出停止进行切换。
发明效果
根据本发明，得到能够在不使装置整体的工作停止的情况下抑制贯通电流在变换部中流动这样的效果。
附图说明
图1是示出第一实施方式的半导体装置的结构的一个例子的框图。
图2是示出第一实施方式的驱动控制处理的流程的一个例子的流程图。
图3是示出第一实施方式的变形例的半导体装置的结构的一个例子的框图。
图4是示出第一实施方式的变形例的电压检测电路的结构的一个例子的电路图。
图5是示出第一实施方式的变形例的半导体装置的工作的一个例子的时间图。
图6是示出第一实施方式的变形例的半导体装置的结构的一个例子的框图。
图7是示出第一实施方式的变形例的半导体装置的结构的一个例子的框图。
图8是示出第一实施方式的变形例的半导体装置的结构的一个例子的框图。
图9是示出第一实施方式的变形例的半导体装置的结构的一个例子的框图。
图10是示出第二实施方式的半导体装置的结构的一个例子的框图。
图11是示出第二实施方式的半导体装置的工作的一个例子的时间图。
图12是示出第三实施方式的半导体装置的结构的一个例子的框图。
图13是示出第三实施方式的电压检测电路的结构的一个例子的电路图。
图14是示出第三实施方式的半导体装置的工作的一个例子的时间图。
图15是示出第四实施方式的半导体装置的结构的一个例子的框图。
图16是示出第四实施方式的电压检测电路的结构的一个例子的电路图（一部分框图）。
具体实施方式
以下，参照附图，详细地说明用于实施本发明的方式例。
[第一实施方式]
首先，参照图1来说明本实施方式的半导体装置10A的结构。
如图1所示，本实施方式的半导体装置10A具备：连接太阳能电池20的输出端的基准电压生成电路22、升压电路24、逻辑电路26、电平移位器（level shifter）28、驱动器电路30、电压检测电路34、以及其他的电路36。
本实施方式的太阳能电池20为将太阳光等的光能变换为功率的电池，将与光能对应的电源电压VDD向各结构部位供给。
本实施方式的基准电压生成电路22根据电源电压VDD生成基准电压Vref并向升压电路24输出。本实施方式的升压电路24基于升压时钟信号将从基准电压生成电路22输入的基准电压Vref升压为N倍（在本实施方式中，为3倍。）来生成偏置电压，并向电平移位器28输出。再有，本实施方式的升压电路24采用包含电荷泵（charge pump）电路的升压电路，但是，并不限定于此。例如，升压电路24也可以采用包含电感器（inductor）的升压电路等包含电荷泵电路以外的升压电路。
本实施方式的逻辑电路26根据电源电压VDD生成用于控制液晶显示装置32的驱动的显示信号即为比电源电压VDD低的电位的电压VDDL的显示信号并向电平移位器28输出。本实施方式的电平移位器28将从逻辑电路26输入的显示信号的电位变换为从升压电路24输入的偏置电压的电位，将变换后的显示信号（以下，称为“变换后信号”。）向驱动器电路30输出。
本实施方式的驱动器电路30基于从电平移位器28输入的变换后信号将对液晶显示装置32的显示（点亮）和非显示（熄灭）进行控制的信号向液晶显示装置32输出。关于本实施方式的液晶显示装置32，作为一个例子，具备多个所谓7段类型（segment type）的LED（Light Emitting Diode，发光二极管），根据向段端子（segment terminal）和共用端子（common terminal）的输入信号，切换各LED的各段的显示和非显示。再有，在图1中，为了避免错综复杂而省略了图示，但是，在本实施方式中，作为一个例子，电平移位器28根据段端子和共用端子的数量而设定多个。此外，在本实施方式中，作为一个例子，驱动器电路30相对于多个（在本实施方式中，为2个）电平移位器28各一个地设置。
本实施方式的电压检测电路34对从太阳能电池20供给的电源电压VDD的电压值进行检测，并向后述的CPU（Central Processing Unit，中央处理单元）40输出。本实施方式的其他的电路36具备以上说明了的结构部位以外的半导体装置10A的工作所需要的电路。关于本实施方式的其他的电路36，作为一个例子，具备：对半导体装置10A的整体的工作进行管理的CPU40、预先存储有各种程序或各种参数等的ROM（Read Only Memory，只读存储器）42、以及闪速存储器等非易失性的存储器44。
本实施方式的CPU40取得由电压检测电路34检测的电源电压VDD的电压值，根据所取得的电压值将对基准电压生成电路22的工作进行控制的控制信号向基准电压生成电路22输出。具体地，CPU40在电源电压VDD的电压值不足预先确定的阈值V1的情况下，将使基准电压生成电路22的工作停止的停止信号向基准电压生成电路22输出。此外，CPU40在电源电压VDD的电压值为阈值V1以上的情况下将使基准电压生成电路22的工作开始的驱动信号向基准电压生成电路22输出。再有，作为上述阈值V1，例如，只要应用通过使用了半导体装置10A的实机器（real machine）的实验或基于半导体装置10A的设计规格的计算机模拟等而预先得到为贯通电流在电平移位器28中开始流动的电源电压VDD的电压值的下限值的值、或针对该下限值参照了规定的富余（margin）值的值等即可。
另一方面，关于本实施方式的基准电压生成电路22，在从CPU40输入驱动信号的期间，工作状态变为驱动状态，进行通常的工作，此外，关于基准电压生成电路22，在从CPU40输入停止信号的期间，工作状态变为停止状态。
接着，参照图2来对本实施方式的半导体装置10A的作用进行说明。再有，图2是示出在开始向半导体装置10A的电源端子的驱动用的功率的供给时由CPU40执行的驱动控制处理程序的处理的流程的流程图。此外，本驱动控制处理程序被预先安装在ROM42中。
在图2的步骤100中，CPU40取得由电压检测电路34检测的电源电压VDD的电压值。在下一个步骤102中，CPU40判定通过上述步骤100的处理取得的电源电压VDD的电压值是否为不足阈值V1。CPU40在该判定为否定判定的情况下转移到步骤106的处理，另一方面，在该判定为肯定判定的情况下转移到步骤104的处理。
在步骤104中，CPU40将上述停止信号向基准电压生成电路22输出。基准电压生成电路22在被输入上述停止信号的期间停止工作。此外，当基准电压生成电路22的工作停止时，也不进行由升压电路24进行的升压工作，不向电平移位器28输入偏置电压。因此，也不进行由电平移位器28进行的变换工作的结果是，能够抑制贯通电流在电平移位器28中流动。
在步骤106中，CPU40将上述驱动信号向基准电压生成电路22输出。关于基准电压生成电路22，在被输入上述驱动信号的期间，工作状态变为驱动状态。此外，当基准电压生成电路22的工作开始而变为驱动状态时，进行由升压电路24进行的升压，向电平移位器28输入偏置电压，开始半导体装置10A的通常的工作。
在步骤108中，CPU40判定预先确定的结束定时是否到来，在该判定为否定判定的情况下，返回到上述步骤100的处理，另一方面，在该判定为肯定判定的情况下，结束本驱动控制处理程序。再有，在本实施方式中，作为上述结束定时，应用了停止向半导体装置10A的电源端子的驱动用的功率的供给的定时来作为一个例子。
再有，在本实施方式中，通过CPU40将上述驱动信号和停止信号直接输出到基准电压生成电路22中，但是，并不限定于此。例如，假设半导体装置10A构成为：将与上述驱动信号和停止信号对应的信息被写入到寄存器或存储器44的规定的区域等中的情况作为触发器（trigger），基准电压生成电路22的工作状态切换为驱动状态和停止状态的任一个。在该情况下，例如，代替上述步骤104的处理，CPU40进行将与上述停止信号对应的信息存储到存储器44的上述规定的区域中的处理。此外，例如，也可以采用以下的方式：代替上述步骤106的处理，CPU40进行将与上述驱动信号对应的信息存储到存储器44的上述规定的区域中的处理。
像这样，在本实施方式中，对通过执行程序来利用计算机且通过软件结构来实现上述驱动控制处理的情况进行了说明，但是，并不限定于此。例如，也可以采用通过硬件结构或硬件结构与软件结构的组合来实现上述驱动控制处理的方式。在以下，对通过硬件结构来实现上述驱动控制处理的变形例进行说明。
参照图3来说明本变形例的半导体装置10B的结构。再有，对图3中的具有与图1相同的功能的结构部位标注与图1相同的附图标记，并省略其说明。
如图3所示，本变形例的半导体装置10B具备基准电压生成电路22A来代替上述第一实施方式的基准电压生成电路22。此外，本变形例的半导体装置10B具备电压检测电路34A来代替上述第一实施方式的电压检测电路34。
本变形例的电压检测电路34A对从太阳能电池20供给的电源电压VDD的电压值进行检测，在所检测的电压值为阈值V1以上的情况下，将高（High）电平的信号向基准电压生成电路22A输出。此外，本变形例的电压检测电路34A在上述所检测的电压值为不足阈值V1的情况下将低（Low）电平的信号向基准电压生成电路22A输出。
关于本变形例的基准电压生成电路22A，在从电压检测电路34A输入高电平的信号的期间，工作状态变为驱动状态，进行通常的工作。另一方面，关于基准电压生成电路22A，在从电压检测电路34A输入低电平的信号的期间，工作状态变为停止状态。
接着，参照图4来对本变形例的电压检测电路34A的结构进行说明。再有，在以下，为了便于说明，将N沟道型MOS场效应晶体管称为NMOS晶体管。此外，在以下，为了便于说明，将P沟道型MOS场效应晶体管称为PMOS晶体管。
如图4所示，本变形例的电压检测电路34A具备：电阻元件R1、NMOS晶体管N1、N2、PMOS晶体管P1、P2、以及反相器I1。PMOS晶体管P1、P2的源极分别连接于供给电源电压VDD的电源线。PMOS晶体管P1的漏极连接于NMOS晶体管N1的漏极，PMOS晶体管P2的漏极连接于NMOS晶体管N2的漏极。PMOS晶体管P1的栅极连接于PMOS晶体管P1的漏极和PMOS晶体管P2的栅极。
对NMOS晶体管N1的栅极输入来自NMOS晶体管N1的电流源的栅极偏置信号。NMOS晶体管N2的栅极经由电阻元件R1连接于供给电源电压VDD的电源线。NMOS晶体管N1、N2的源极分别被接地。PMOS晶体管P2的漏极与NMOS晶体管N2的漏极的连接点ref连接于反相器I1的输入端子。来自反相器I1的输出信号OUT作为来自电压检测电路34A的输出信号向基准电压生成电路22A输入。
在此，对本变形例的电压检测电路34A的工作进行说明。当对NMOS晶体管N1的栅极输入上述栅极偏置信号时，偏置电流i在NMOS晶体管N1中流动。然后，与偏置电流i对应的电流ni流向连接点ref。因此，输入到反相器I1中的连接点ref的电位基于电流ni的值来确定。再有，电流ni根据PMOS晶体管P1与PMOS晶体管P2的面积比而为偏置电流i的n倍的电流。
关于本实施方式的NMOS晶体管N2，确定栅极阈值电压，以使在电源电压VDD的电压值为阈值V1以上的情况下为导通状态而在该电压值为不足阈值V1的情况下为截止状态。因此，在电源电压VDD的电压值为不足阈值V1的情况下，NMOS晶体管N2为截止状态，连接点ref的电位接近电源电压VDD的电位，来自反相器I1的输出信号OUT为低电平的信号。另一方面，在电源电压VDD的电压值为阈值V1以上的情况下，NMOS晶体管N2为导通状态，连接点ref的电位接近接地电位，来自反相器I1的输出信号OUT为高电平的信号。
接着，参照图5来对本变形例的半导体装置10B的工作进行说明。从图5的最上排起第一排示出了利用电压检测电路34A的电源电压VDD的检测值，图5的第二排示出了来自电压检测电路34A的输出信号。此外，图5的第三排示意性地示出了基准电压生成电路22A的工作状态。此外，图5的第一排的虚线示出了阈值V1。再有，在此，为了避免错综复杂，将电源电压VDD的电压值为阈值V1以上且半导体装置10B的各结构部位进行通常的工作而入射到太阳能电池20中的光能开始降低而电源电压VDD开始降低的时间点作为起点（图5的左端）进行说明。
如图5所示，伴随着上述光能的降低，电源电压VDD的电压值也降低，电源电压VDD的检测值在定时t0为不足阈值V1。因此，在定时t0，来自电压检测电路34A的输出信号从高电平切换为低电平。伴随着该输出信号的切换，基准电压生成电路22A的工作状态从驱动状态切换为停止状态。
接着，在定时t1，上述光能开始增加，伴随着光能的增加，电源电压VDD的电压值也增加，电源电压VDD的检测值在定时t2为阈值V1以上。因此，在定时t2，来自电压检测电路34A的输出信号从低电平切换为高电平。伴随着该输出信号的切换，基准电压生成电路22A的工作状态从停止状态切换为驱动状态。
如以上说明了的那样，在本实施方式中，在电源电压VDD的电压值为不足阈值V1的情况下，仅停止基准电压生成电路22、22A的工作。由此，能够在不使装置整体的工作停止的情况下抑制贯通电流在电平移位器28中流动。
特别地，开始向半导体装置10A、10B的电源端子的驱动用的功率的供给，在装置整体的启动时，能够抑制贯通电流在电平移位器28中流动，其结果是，能够抑制起因于贯通电流的启动时的功耗的增加。由此，能够缩短半导体装置10A、10B的启动时间。
再有，在本实施方式和变形例中，作为电源电压VDD的电压值为不足阈值V1的情况下的停止对象，应用了基准电压生成电路22、22A，但是，并不限定于此。例如，作为上述停止对象，也可以采用应用升压电路24的方式，也可以采用应用基准电压生成电路22、22A和升压电路24双方的方式。
具体地，在作为上述停止对象而应用升压电路24的情况下，如图6所示那样，从CPU40向升压电路24输出与本实施方式同样的停止信号和驱动信号。在该情况下，关于升压电路24，与本实施方式的基准电压生成电路22同样地，根据所输入的信号，工作状态切换为停止状态和驱动状态的任一个。此外，在作为上述停止对象而应用基准电压生成电路22和升压电路24双方的情况下，如图7所示那样，从CPU40向基准电压生成电路22和升压电路24双方输出与本实施方式同样的停止信号和驱动信号。在该情况下，关于基准电压生成电路22和升压电路24，与本实施方式的基准电压生成电路22同样地，根据所输入的信号，工作状态切换为停止状态和驱动状态的任一个。
此外，在上述变形例中作为上述停止对象而应用升压电路24的情况下，如图8所示那样，从电压检测电路34A向升压电路24输出与上述变形例同样的低电平的信号和高电平的信号。在该情况下，关于升压电路24，与上述变形例的基准电压生成电路22A同样地，根据所输入的信号，工作状态切换为停止状态和驱动状态的任一个。此外，在上述变形例中作为上述停止对象而应用基准电压生成电路22A和升压电路24双方的情况下，如图9所示那样，从电压检测电路34A向基准电压生成电路22A和升压电路24双方输出与上述变形例同样的低电平的信号和高电平的信号。在该情况下，关于基准电压生成电路22A和升压电路24，与上述变形例的基准电压生成电路22A同样地，根据所输入的信号，工作状态切换为停止状态和驱动状态的任一个。
[第二实施方式]
首先，参照图10来对本实施方式的半导体装置10C的结构进行说明。再有，对图10中的具有与图3相同的功能的结构部位标注与图3相同的附图标记，并省略其说明。
本实施方式的半导体装置10C还具备逻辑电路50。上述升压时钟信号和来自电压检测电路34A的输出信号分别被输入到逻辑电路50中。
本实施方式的逻辑电路50在从电压检测电路34A输入高电平的信号的情况下将升压时钟信号直接输出到升压电路24中。另一方面，逻辑电路50在从电压检测电路34A输入低电平的信号的情况下停止升压时钟信号的输出。再有，作为逻辑电路50的一个例子，可举出与（AND）电路。
接着，参照图11来对本实施方式的半导体装置10C的工作进行说明。从图11的最上排起第一排与上述第一实施方式的变形例（参照图5。）同样地示出了利用电压检测电路34A的电源电压VDD的检测值。定时t0~t2也分别与上述第一实施方式的变形例同样。图11的第二排示出了升压时钟信号，图11的第三排示出了来自电压检测电路34A的输出信号，图11的第四排示出了来自逻辑电路50的输出信号。
如图11所示，在定时t0，来自电压检测电路34A的输出信号从高电平切换为低电平。伴随着该输出信号的切换，逻辑电路50停止升压时钟信号的输出。此外，当逻辑电路50停止升压时钟信号的输出时，也不进行由升压电路24进行的升压工作，不向电平移位器28输入偏置电压。因此，也不进行由电平移位器28进行的变换工作的结果是，能够抑制贯通电流在电平移位器28中流动。
在定时t2，来自电压检测电路34A的输出信号从低电平切换为高电平。伴随着该输出信号的切换，逻辑电路50开始升压时钟信号的输出。此外，当逻辑电路50开始升压时钟信号的输出时，也进行由升压电路24进行的升压工作，向电平移位器28输入偏置电压，开始半导体装置10C的通常的工作。
如以上说明了的那样，在本实施方式中，也能够起到与上述第一实施方式同样的效果。此外，在本实施方式中，根据电源电压VDD的电压值是否为阈值V1以上，切换来自逻辑电路50的升压时钟信号的输出和输出停止。因此，与如上述第一实施方式那样使用停止信号的情况相比较，能够更快地停止由升压电路24进行的升压工作，其结果是，能够更快地抑制贯通电流在电平移位器28中流动。此外，与如上述第一实施方式那样使用驱动信号的情况相比较，能够更快地开始由升压电路24进行的升压工作，其结果是，能够更快地开始装置整体的工作。
[第三实施方式]
首先，参照图12来对本实施方式的半导体装置10D的结果进行说明。再有，对图12中的具有与图10相同的功能的结构部位标注与图10相同的附图标记，并省略其说明。
如图12所示，本实施方式的半导体装置10D具备电压检测电路34B来代替上述第二实施方式的电压检测电路34A。本实施方式的电压检测电路34B具有滞后（hysteresis）特性的方面与电压检测电路34A不同。
接着，参照图13来说明本实施方式的电压检测电路34B的结构。再有，对图13中的具有与图4相同的功能的结构部位标注与图4相同的附图标记，并省略其说明。
如图13所示，本实施方式的电压检测电路34B还具备PMOS晶体管P3、P4。PMOS晶体管P3的源极连接于供给电源电压VDD的电源线。PMOS晶体管P3的栅极连接于反相器I1的输出端子。PMOS晶体管P3的漏极连接于PMOS晶体管P4的源极。PMOS晶体管P4的栅极连接于PMOS晶体管P1的漏极。PMOS晶体管P4的漏极连接于连接点ref。
在此，对本实施方式的电压检测电路34B的工作进行说明。本实施方式的PMOS晶体管P3在来自反相器I1的输出信号OUT为低电平的信号的情况下为导通状态，在来自反相器I1的输出信号OUT为高电平的信号的情况下为截止状态。例如，在电源电压VDD的电压值为阈值V1以上的情况下，输出信号OUT为高电平的信号，PMOS晶体管P3为截止状态。因此，该情况下的电压检测电路34B的工作为与上述第一实施方式的变形例和第二实施方式的电压检测电路34A的工作相同的工作。
另一方面，在电源电压VDD的电压值为不足阈值V1的情况下，输出信号OUT为低电平的信号，PMOS晶体管P3为导通状态。与此伴随地，从来自PMOS晶体管P2的电流路径和来自PMOS晶体管P3、P4的电流路径这2个电流路径向连接点ref供给电源电压VDD。因此，在该情况下，电源电压VDD的电压值上升而变为阈值V1以上，NMOS晶体管N2为导通状态的情况下的连接点ref的电位的降低速度比上述电压检测电路34A慢。
即，在该情况下，来自反相器I1的输出信号OUT从低电平的信号切换为高电平的信号的定时比上述电压检测电路34A晚。因此，本实施方式的电压检测电路34B在电源电压VDD的电压值处于阈值V1的附近的情况下，不切换输出信号的电平。
接着，参照图14来对本实施方式的半导体装置10D的工作进行说明。再有，在此，仅对与上述第二实施方式的半导体装置10C的工作不同的部分进行说明。从图14的最上排起第一排示出了利用电压检测电路34B的电源电压VDD的检测值，图14的第二排示出了来自电压检测电路34B的输出信号。此外，图14的点划线示出了滞后幅度。
如图14的矩形的由虚线包围的部分所示那样，在利用电压检测电路34B的电源电压VDD的检测值中，存在包含由噪声等影响造成的错误感测或抖振（chattering）的影响的情况。本实施方式的电压检测电路34B具有滞后特性，因此，即使在电源电压VDD的检测值由于上述错误感测或抖振的影响而在滞后幅度内超过或低于阈值V1的情况下，也不切换电压检测电路34B的输出信号的电平。因此，在本实施方式中，能够起到与上述第一实施方式和第二实施方式同样的效果，并且，能够抑制由上述错误感测或抖振造成的影响。
[第四实施方式]
首先，参照图15来对本实施方式的半导体装置10E的结构进行说明。再有，对图15中的具有与图12相同的功能的结构部位标注与图12相同的附图标记，并省略其说明。
如图15所示，本实施方式的半导体装置10E具备电压检测电路34C来代替上述第三实施方式的电压检测电路34B。此外，本实施方式的半导体装置10E还具备微调电路52。本实施方式的微调电路52对成为切换电压检测电路34C的输出信号的电平的基准的上述阈值V1进行微调（微调整）来进行变更。
接着，参照图16来对本实施方式的电压检测电路34C和微调电路52的结构进行说明。再有，对图16中的具有与图13相同的功能的结构部位标注与图13相同的附图标记，并省略其说明。
如图16所示，本实施方式的电压检测电路34C还具备PMOS晶体管P5A~P5C、以及P6A~P6C。再有，在以下，在不需要区别PMOS晶体管P5A~P5C的情况下，省略附图标记末尾的字母（alphabet）。此外，在以下，在不需要区别PMOS晶体管P6A~P6C的情况下，省略附图标记末尾的字母。
如图16所示，各PMOS晶体管P5、P6为同样的结构，在电压检测电路34C中并联地设置有3组PMOS晶体管P5和PMOS晶体管P6。此外，本实施方式的微调电路52具备与PMOS晶体管P5和PMOS晶体管P6的组合的数量相同数量（在本实施方式中，为3个）的熔断器（fuse）56A~56C、反相器I2~I4、以及1个解码器58。
PMOS晶体管P5的源极连接于供给电源电压VDD的电源线。PMOS晶体管P5的漏极连接于PMOS晶体管P6的源极。PMOS晶体管P6的栅极连接于PMOS晶体管P1的漏极。PMOS晶体管P6的漏极连接于连接点ref。
PMOS晶体管P5A~P5C与反相器I2~I4一对一地对应，PMOS晶体管P5A~P5C的每一个的栅极连接于所对应的反相器I2~I4的输出端子。
熔断器56A~56C与PMOS晶体管P5A~P5C一对一地对应设置。解码器58对熔断器56A~56C是否被熔断进行检测。然后，解码器58将所检测的熔断器56A~56C的状态解码为对所对应的PMOS晶体管P5A~P5C的导通截止的状态进行控制的信号。进而，解码器58将所解码的信号经由所对应的反相器I2~I4向所对应的PMOS晶体管P5A~P5C的栅极输出。
因此，本实施方式的电压检测电路34C通过切换PMOS晶体管P5A~P5C的导通截止的状态，从而细致地变更成为来自反相器I1的输出信号OUT的电平的切换的基准的阈值V1。再有，PMOS晶体管P5和PMOS晶体管P6的组合的数量并不限定于3组，当然也可以根据期望的阈值V1的变更幅度而采用3组以外。
接着，对由微调电路52进行的微调进行说明。在半导体装置10E中，由于各结构部位的制造工序中的偏差等，存在贯通电流在电平移位器28中开始流动的电源电压VDD的电压值的下限值（与阈值V1对应的值）不同的情况。因此，在本实施方式中，在半导体装置10E的制造后的测试工序中进行由微调电路52进行的微调。
进行半导体装置10E的测试的检查员对制造后的半导体装置10E施加电压，测定贯通电流在电平移位器中开始流动的电压值的下限值。此外，检查员决定PMOS晶体管P5A~P5C的导通截止的状态，以使阈值V1为与所测定的电压值的下限值一致的值或最接近的值。然后，检查员对所对应的熔断器56A~56C进行熔断，以使PMOS晶体管P5A~P5C的导通截止的状态变为所决定的状态。
再有，本实施方式的半导体装置10E的工作与上述第三实施方式的半导体装置10D的工作同样，因此，省略在此的说明。
如以上说明了的那样，在本实施方式中，也能够起到与上述第一实施方式~第三实施方式同样的效果。进而，在本实施方式中，考虑半导体装置10E的制造工序中的偏差来变更阈值V1，因此，能够高精度地抑制贯通电流在电平移位器28中流动。
再有，在本实施方式中，根据熔断器56A~56C的状态来决定PMOS晶体管P5A~P5C的导通截止的状态，但是，并不限定于此。例如，也可以采用以下方式：将示出PMOS晶体管P5A~P5C的导通截止的状态的信息存储到存储器44中，PMOS晶体管P5A~P5C读出在存储器44中存储的信息，由此，决定PMOS晶体管P5A~P5C的导通截止的状态。再有，作为存储器44的一个例子，可举出闪速存储器。
此外，在本实施方式中，在上述第三实施方式的半导体装置10D设置有微调电路52，在电压检测电路34B设置有PMOS晶体管P5、P6，但是，并不限定于此。例如，也可以采用以下的方式：在上述第一实施方式的变形例和第二实施方式的半导体装置10B、10C设置微调电路52，在电压检测电路34A设置PMOS晶体管P5、P6。
以上，说明了各实施方式，但是，本发明的技术的范围并不限定于上述各实施方式所记载的范围。能够在不偏离发明的主旨的范围内对上述各实施方式施加多种多样的变更或改良，施加该变更或改良后的方式也被包含在本发明的技术的范围中。
此外，上述各实施方式并不限定权利要求书（权利要求）所涉及的发明，此外，在各实施方式之中说明了的特征的组合的全部不一定是发明的解决方案所必须的。在前述的各实施方式中包含各种各样的阶段的发明，利用所公开的多个结构要件的组合来提取各种各样的发明。即使从各实施方式所示的全部结构要件删除若干个结构要件，只要得到效果，该删除了若干个结构要件的结构也能够被提取为发明。
例如，在上述各实施方式中，对在电压检测电路34A~34C中使用了反相器I1的情况进行了说明，但是，本发明并不限定于此。例如，也可以采用在电压检测电路34A~34C中使用比较器的方式。在该情况下，例示出向比较器的非反相输入端子输入电源电压VDD而向反相输入端子输入阈值V1的电压的方式。此外，只要是能够根据电源电压VDD的电压值为不足阈值V1的情况和为阈值V1以上的情况输出不同的信号的结构，则电压检测电路34A~34C的结构并不被特别限定。
此外，在上述各实施方式中，说明了根据电源电压VDD的电压值是否为不足阈值V1来对是否使基准电压生成电路22、22A的工作或升压时钟信号的输出停止进行切换的情况，但是，本发明并不限定于此。例如，也可以采用以下的方式：根据从生成电源电压VDD的太阳能电池20流出的电源电流的电流值是否为不足预先确定的阈值V2来对是否使基准电压生成电路22、22A的工作或升压时钟信号的输出停止进行切换。作为该情况下的阈值V2，与阈值V1同样地，例如，只要应用通过使用了半导体装置10A~10E的实机器的实验或基于半导体装置10A~10E的设计规格的计算机模拟等而预先得到为贯通电流在电平移位器28中开始流动的电源电流的电流值的下限值的值、或针对该下限值参照了规定的富余值的值等即可。
此外，在上述各实施方式中，对通过电压检测电路34、34A~34C检测电源电压VDD的电压值的情况进行了说明，但是，本发明并不限定于此。例如，也可以采用通过电压检测电路34、34A~34C对向电平移位器28输入的显示信号的电压VDDL的电压值进行检测的方式。
此外，在上述各实施方式中，对作为电源而应用了太阳能电池的情况进行了说明，但是，本发明并不限定于此。当然作为电源也可以应用太阳能电池以外的电源。
此外，在上述第一实施方式中，对驱动控制处理程序被预先安装在ROM42中的情况进行了说明，但是，本发明并不限定于此。例如，也可以采用驱动控制处理程序被储存在CD-ROM（Compact Disk Read Only Memory，光盘只读存储器）等存储介质中来提供的方式或者经由网络来提供的方式。
此外，在上述各实施方式中说明了的半导体装置和各电路的结构（参照图1、图3、图4、图6~图10、图12、图13、图15、图16。）为一个例子，当然也可以在不偏离本发明的主旨的范围内删除不要的部分或追加新的部分。
此外，在上述第一实施方式中说明了的驱动控制处理的流程（参照图2。）也为一个例子，当然也可以在不偏离本发明的主旨的范围内删除不要的步骤或追加新的步骤或调换处理顺序。
附图标记的说明
10A、10B、10C、10D、10E 半导体装置
20 太阳能电池（电源）
22、22A 基准电压生成电路（生成部）
24 升压电路（升压部）
28 电平移位器（变换部）
34、34A、34B、34C 电压检测电路
40 CPU（控制部）
50 逻辑电路（切换部）
52 微调电路（变更部）。

Claims (9)

1.一种半导体装置，其中，具备：
生成部，生成基准电压；
升压部，对由所述生成部生成的基准电压进行升压来生成偏置电压；
变换部，将根据电源电压生成且用于对显示装置的驱动进行控制的显示信号的电位变换为由所述升压部生成的偏置电压的电位；以及
控制部，在所述电源电压的电压值或从生成所述电源电压的电源流出的电源电流的电流值为不足预先确定的阈值的情况下，进行使所述生成部和所述升压部的至少一个的工作停止的控制。
2.根据权利要求1所述的半导体装置，其中，
所述控制部进而在所述电压值或所述电流值为所述阈值以上的情况下进行使通过所述控制部进行了停止的控制的所述生成部和所述升压部的至少一个的工作再次开始的控制。
3.根据权利要求1或权利要求2所述的半导体装置，其中，
所述控制部针对成为所述控制的对象的工作而具有滞后特性。
4.一种半导体装置，其中，具备：
生成部，生成基准电压；
升压部，基于时钟信号对由所述生成部生成的基准电压进行升压来生成偏置电压；
变换部，将根据电源电压生成且用于对显示装置的驱动进行控制的显示信号的电位变换为由所述升压部生成的偏置电压的电位；以及
切换部，被输入所述时钟信号，并且，根据所述电源电压的电压值或从生成所述电源电压的电源流出的电源电流的电流值是否为预先确定的阈值以上来对向所述升压部的所述时钟信号的输出和输出停止进行切换。
5.根据权利要求4所述的半导体装置，其中，
所述切换部针对所述切换的工作而具有滞后特性。
6.根据权利要求1至权利要求5的任一项所述的半导体装置，其中，
所述电源为太阳能电池。
7.根据权利要求1至权利要求6的任一项所述的半导体装置，其中，
所述升压部包含电荷泵电路。
8.根据权利要求1至权利要求7的任一项所述的半导体装置，其中，
所述生成部根据所述电源电压生成所述基准电压。
9.根据权利要求1至权利要求8的任一项所述的半导体装置，其中，
还具备变更部，所述变更部对所述阈值进行变更。
CN201610196133.XA 2015-03-31 2016-03-31 半导体装置 Active CN106023913B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015071345A JP2016192665A (ja) 2015-03-31 2015-03-31 半導体装置
JP2015-071345 2015-03-31

Publications (2)

Publication Number Publication Date
CN106023913A true CN106023913A (zh) 2016-10-12
CN106023913B CN106023913B (zh) 2020-09-29

Family

ID=57016467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610196133.XA Active CN106023913B (zh) 2015-03-31 2016-03-31 半导体装置

Country Status (3)

Country Link
US (1) US10061338B2 (zh)
JP (1) JP2016192665A (zh)
CN (1) CN106023913B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731190A (zh) * 2017-11-14 2018-02-23 深圳市华星光电半导体显示技术有限公司 液晶显示装置的驱动系统及驱动方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915052B (zh) * 2016-05-26 2018-01-09 深圳市华星光电技术有限公司 直流电压转换电路及液晶显示装置
CN109036322B (zh) * 2018-09-26 2023-11-03 北京集创北方科技股份有限公司 输入缓冲器、控制方法、驱动装置以及显示装置
JP7145745B2 (ja) * 2018-12-18 2022-10-03 ローム株式会社 スイッチ装置
CN109410883A (zh) * 2018-12-27 2019-03-01 惠科股份有限公司 一种显示面板的升压电路、升压控制方法和显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020033721A1 (en) * 2000-08-01 2002-03-21 Sony Corporation Delay circuit, voltage-controlled delay circuit, voltage-controlled oscillation circuit, delay adjustment circuit, DLL circuit, and PLL circuit
JP3795209B2 (ja) * 1997-12-01 2006-07-12 シャープ株式会社 液晶表示装置及びこれに用いられる基準電位発生回路
JP2007233202A (ja) * 2006-03-02 2007-09-13 Sharp Corp 液晶表示装置
CN101364768A (zh) * 2007-08-06 2009-02-11 罗姆股份有限公司 电源装置以及备有此电源装置的电子仪器
CN101416230A (zh) * 2006-05-24 2009-04-22 夏普株式会社 显示装置的驱动电路和数据信号线驱动电路以及显示装置
KR100999063B1 (ko) * 2010-08-25 2010-12-07 주식회사 동운아나텍 디스플레이 패널의 구동 장치
CN101908302A (zh) * 2009-06-03 2010-12-08 精工爱普生株式会社 液晶显示装置、控制方法及电子设备
CN102737590A (zh) * 2011-04-06 2012-10-17 青岛海信电器股份有限公司 扫描电极驱动方法、系统及液晶显示器
CN102792358A (zh) * 2010-03-03 2012-11-21 夏普株式会社 显示装置及其驱动方法、以及液晶显示装置
CN103760726A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 液晶显示面板及其像素结构以及驱动方法
CN104050926A (zh) * 2014-07-07 2014-09-17 中南大学 一种oled数据驱动电路、基于该电路的有源tft oled面板及其驱动方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123892A (ja) * 1983-12-09 1985-07-02 日本電気アイシーマイコンシステム株式会社 表示装置
JPS61119190U (zh) * 1985-01-08 1986-07-28
JPH1114961A (ja) * 1997-04-28 1999-01-22 Toshiba Microelectron Corp 液晶駆動用回路
JP2001282164A (ja) * 2000-03-31 2001-10-12 Sanyo Electric Co Ltd 表示装置用駆動装置
US6288979B1 (en) * 2000-04-06 2001-09-11 Moneray International Ltd. Solar-driven eternity clock
TWI377871B (en) * 2003-10-17 2012-11-21 Samsung Display Co Ltd Power supply system and liquid crystal display device having the same
JP4905635B2 (ja) * 2005-09-29 2012-03-28 カシオ計算機株式会社 表示駆動装置
KR101610008B1 (ko) * 2012-12-31 2016-04-07 엘지디스플레이 주식회사 전원 공급 장치 및 이를 포함하는 표시 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795209B2 (ja) * 1997-12-01 2006-07-12 シャープ株式会社 液晶表示装置及びこれに用いられる基準電位発生回路
US20020033721A1 (en) * 2000-08-01 2002-03-21 Sony Corporation Delay circuit, voltage-controlled delay circuit, voltage-controlled oscillation circuit, delay adjustment circuit, DLL circuit, and PLL circuit
JP2007233202A (ja) * 2006-03-02 2007-09-13 Sharp Corp 液晶表示装置
CN101416230A (zh) * 2006-05-24 2009-04-22 夏普株式会社 显示装置的驱动电路和数据信号线驱动电路以及显示装置
CN101364768A (zh) * 2007-08-06 2009-02-11 罗姆股份有限公司 电源装置以及备有此电源装置的电子仪器
CN101908302A (zh) * 2009-06-03 2010-12-08 精工爱普生株式会社 液晶显示装置、控制方法及电子设备
CN102792358A (zh) * 2010-03-03 2012-11-21 夏普株式会社 显示装置及其驱动方法、以及液晶显示装置
KR100999063B1 (ko) * 2010-08-25 2010-12-07 주식회사 동운아나텍 디스플레이 패널의 구동 장치
CN102737590A (zh) * 2011-04-06 2012-10-17 青岛海信电器股份有限公司 扫描电极驱动方法、系统及液晶显示器
CN103760726A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 液晶显示面板及其像素结构以及驱动方法
CN104050926A (zh) * 2014-07-07 2014-09-17 中南大学 一种oled数据驱动电路、基于该电路的有源tft oled面板及其驱动方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731190A (zh) * 2017-11-14 2018-02-23 深圳市华星光电半导体显示技术有限公司 液晶显示装置的驱动系统及驱动方法
CN107731190B (zh) * 2017-11-14 2020-01-31 深圳市华星光电半导体显示技术有限公司 液晶显示装置的驱动系统及驱动方法

Also Published As

Publication number Publication date
CN106023913B (zh) 2020-09-29
US20160291626A1 (en) 2016-10-06
US10061338B2 (en) 2018-08-28
JP2016192665A (ja) 2016-11-10

Similar Documents

Publication Publication Date Title
CN106023913A (zh) 半导体装置
US7965065B2 (en) Trimming circuit
US9639108B2 (en) Power supply circuit
KR101069485B1 (ko) 모터 구동 회로
JP2011139403A (ja) 電力供給制御回路
JP2010004093A (ja) 出力駆動回路
US7382172B2 (en) Level shift circuit and method for the same
US20110316615A1 (en) Integrated circuit
CN115617116B (zh) 电流源电路、系统、芯片及电子设备
JP6926982B2 (ja) 電源制御回路および環境発電装置
JP2016082501A (ja) パワーオンリセット回路
JP5637096B2 (ja) バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路
US7151419B2 (en) Oscillation-stop detection circuit, oscillation-stop detection system, electronic device, and oscillation-stop detection method
JP2022105038A (ja) 給電制御装置、給電制御方法及びコンピュータプログラム
JP2017034970A (ja) 点灯回路およびそれを用いた車両用灯具
CN101046698B (zh) 使用多于两个参考电源电压的参考电源电压电路
CN104953799A (zh) 升压电路、半导体装置、以及升压电路的控制方法
JPH0744246A (ja) 電源接続回路及び電源線用スイッチｉｃ
JP2010124083A (ja) ブートストラップ回路
US9473016B2 (en) Semiconductor device and power source control method
JP2018042378A (ja) 駆動制御装置と駆動制御方法
JP2021521724A (ja) Ｐチャンネルｍｏｓｆｅｔを制御するためのドライバー回路及びそれを含む制御装置
KR100451992B1 (ko) 반도체 메모리 소자의 전압 발생 회로
JP6119413B2 (ja) 半導体回路及び電圧測定システム
US11689195B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant