KR100385028B1 - 액정 구동용 전원 장치 및 이를 사용한 액정 장치 및전자기기 - Google Patents
액정 구동용 전원 장치 및 이를 사용한 액정 장치 및전자기기 Download PDFInfo
- Publication number
- KR100385028B1 KR100385028B1 KR10-2000-7010017A KR20007010017A KR100385028B1 KR 100385028 B1 KR100385028 B1 KR 100385028B1 KR 20007010017 A KR20007010017 A KR 20007010017A KR 100385028 B1 KR100385028 B1 KR 100385028B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- voltages
- liquid crystal
- type
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Abstract
액정 장치를 구동하기 위해서, 제 1, 제 2 기준 전압 사이의 4개의 액정 구동 전압(V1 내지 V4)을 생성하는 본 발명의 액정 구동용 전원 장치는 4 쌍의 제 1 전압(NV1 내지 NV4) 및 제 2 전압(PV1 내지 PV4)을, 전압(V0, V5)간의 전압을 분할하여 생성하는 전압 분할 회로(102)와, 4쌍의 제 1, 제 2 전압에 기초하여 임피던스 변환된 액정 구동 전압(V1 내지 V4)을 생성하는 4개의 임피던스 변환 회로(103, 104)를 갖는다. 각 임피던스 변환 회로는 한 쌍의 제 1, 제 2 전압이 입력되는 전압 플로워형 차동 증폭 회로(120, 110)와, 그의 차동 증폭 회로에 의해 구동되는 출력 회로(130)를 갖는다. 출력 회로 중 N 형 트랜지스터(134) 및 P 형 트랜지스터(132)는 차동 증폭 회로(120, 110)로부터의 제 1, 제 2 출력 전압(VN, VP)에 의해 독립하여 구동된다.
Description
종래의 액정 구동용 전원 장치에 있어서 소비 전류를 저감하는 방법이, 특개평6-324640, 특개평 7-98577, 특개평 9-43568 등에 개시되어 있다. 도 7에 종래의 액정 구동용 전원 장치의 일례를 도시한다.
도 7에 도시한 액정 구동용 전원 장치(701)는 전압 분할 회로(702)와, 2개의 제 1 임피던스 변환 회로(703)와, 2개의 제 2 임피던스 변환 회로(704)를 갖는다.
전압 분할 회로(702)는 저항 소자(706 내지 710)를 포함하며, 전원 전압 VDD와 액정 구동용 기준 전압 VLCD 간의 전압을 분할하여 다치의 전압(V1 내지 V4)을 생성한다.
이 액정 구동용 전원으로부터는 전원 전압 VDD를 전압 V0로 하고, 액정 구동용 기준 전압 VLCD를 전압(V5)으로 하면, 이들을 포함한 전압 V0 내지 V5는 도 13에 도시한 주사 전극(커먼 전극) COM0, COM1, COMX와, 도 14에 도시한 신호 전극(세그먼트 전극) SEG1 내지 SEG4에 공급되는 액정 구동 파형의 각종 전압 레벨을 형성한다.
제 1 임피던스 변환 회로(703)는 도 8에 도시한 바와 같이, 정전류 회로(801), P 형 차동 증폭 회로(802) 및 출력 회로(803)로 구성되는 연산 증폭기를, 전압 폴로어(follower) 접속함으로써 형성된다. 또한, 출력 회로(803)에 있어서의 N형 트랜지스터(805)는 정전류 회로(801)로부터 일정한 바이어스 전압이 주어짐으로써 전류원을 형성하고, P 형 트랜지스터(804)의 부하를 구성하고 있다.
전압(V1, V3)을 생성하는 제 1 임피던스 변환 회로(703)의 특성은 전압 V1 또는 V3이 공급되는 주사 전극(커먼 전극) 또는 신호 전극(세그먼트 전극)에서의 전하의 이동 방향을 고려하여 결정된다. 즉, 도 13 및 도 14에서 부호(1102)로 나타낸 바와 같이, 제 1 임피던스 변환 회로(703)로부터 전극으로 이동시킬 필요가 있는 전하량은 정극성인 쪽이 크다. 이 때문에, 제 1 임피던스 변환 회로(703)에서는 전류를 전극에 유출되는 P 형 트랜지스터(804)를 액티브 소자로 하고 있다.
제 2 임피던스 변환 회로(704)는 도 9에 도시한 바와 같이 정전류 회로(901), N 형 차동 증폭 회로(902) 및 출력 회로(903)를 갖는 연산 증폭기를, 전압 폴로어 접속함으로써 형성된다. 또한, 출력 회로(903)에 있어서의 P 형 트랜지스터(904)는 정전류 회로(901)로부터 일정한 바이어스 전압이 주어짐으로써 전류원을 형성하고, N 형 트랜지스터(905)의 부하를 구성하고 있다.
전압 V2, V4를 생성하는 제 2 임피던스 변환 회로(704)의 특성도 또한, 전압 V2 또는 V4가 공급되는 주사 전극(커먼 전극) 또는 신호 전극(세그먼트 전극)에서의 전하의 이동 방향을 고려하여 결정된다. 즉, 도 13 및 도 14에서 부호(1201)로 나타낸 바와 같이, 제 2 임피던스 변환 회로(704)로부터 전극으로 이동시킬 필요가 있는 전하량은 부극성인 쪽이 크다. 따라서, 제 2 임피던스 변환 회로(704)에서는 전류를 전극으로부터 인입되는 N 형 트랜지스터(905)를 액티브 소자로 하고 있다.
그리고, 상술한 전압 분할 회로(702)의 각 분할 전압 V1 내지 V4 중, 전압 (V1, V3)은 2개의 제 1 임피던스 변환 회로(703)의 +단자에 각각 입력되고, 전압 V2, V4는 2개의 제 2 임피던스 변환 회로(704)의 +단자에 각각 입력된다. 이로써, 각 전압 V1 내지 V4의 임피던스 변환을 행하여, 액정 구동용 전압 V1 내지 V4를 생성하고 있다.
종래의 액정 구동용 전원 장치는 임피던스 변환 회로의 출력 회로에 액티브 로드를 사용하고, 그의 부하가 되는 트랜지스터에 흐르는 전류를 대단히 적게 하도록 하여, 임피던스 변환 회로에 흐르는 소비 전류를 저감하고 있었다.
상술한 임피던스 변환 회로에 있어서, 부하가 되는 트랜지스터에 흐르는 전류를 제한하면서 표시 품질을 일정하게 유지하기 위해서는 상술한 부하 전류를 보충할 필요가 있다. 이 때문에, 도 7에 도시된 바와 같이, 전압 V1 내지 V4의 출력선의 각각과 전압 V0(VDD)의 출력선과의 사이에 컨덴서 소자(705)를 부가할 필요가 있었다. 이들의 컨덴서 소자(705)에 충전된 전하를 방전함으로써, 상술한 부하 전류를 보충할 수 있다.
그러나, 이들의 컨덴서 소자(705)는 용량이 크기 때문에, 액정 구동용 전원장치의 외부에 외부 부착할 수밖에 없었다.
액정 장치를 내장하는 전자기기, 특히 휴대용 전자기기에서는 소형화 및 비용 절감이 강하게 요구되고 있어, 컨덴서 소자 등의 실장 부품을 절감하면서, 표시품질을 유지할 필요가 있었다.
본 발명은 이상의 문제점을 해결하기 위해서 이루어진 것으로, 그 목적으로 하는 점은 저소비 전류화를 꾀할 수 있는 액정 구동용 전원 장치 및 그것을 사용한 액정 장치 및 전자기기를 제공하는 것에 있다.
본 발명의 다른 목적은 표시 품질을 유지하면서, 컨덴서 소자 등의 부품을 줄일 수 있는 액정 구동용 전원 장치 및 그것을 사용한 액정 장치 및 전자기기를 제공하는 것에 있다.
본 발명은 액정 장치를 구동하는 액정 구동용 전원 장치 및 이를 사용한 액정 장치 및 전자기기에 관한 것이다.
도 1은 본 발명의 실시예인 액정 구동용 전원 장치의 회로도.
도 2는 도 1에 도시된 전압 분할 회로에 저항 소자를 사용한 회로도.
도 3은 도 2에 도시된 저항 소자의 일부를 가변 저항 소자로 한 변형예를 도시한 회로도.
도 4는 도 1의 제 1, 제 2 임피던스 변환 회로에 공용되는 회로예의 회로도.
도 5는 도 1의 제 1 임피던스 변환 회로의 다른 예를 도시한 회로도.
도 6은 도 1의 제 2 임피던스 변환 회로의 다른 예를 도시한 회로도.
도 7은 종래의 액정 구동용 전원 장치를 도시한 회로도.
도 8은 도 7에 도시한 종래의 제 1 임피던스 변환 회로의 회로도.
도 9는 도 7에 도시한 종래의 제 2 임피던스 변환 회로의 회로도.
도 10은 도 4의 임피던스 변환 회로의 출력 단자의 출력 파형을 도시한 특성도.
도 11은 도 5의 제 1 임피던스 변환 회로의 출력 단자의 출력 파형을 도시한 특성도.
도 12는 도 6의 제 2 임피던스 변환 회로의 출력 단자의 출력 파형을 도시한 특성도.
도 13은 주사 전극에 공급되는 액정 구동 파형의 파형도.
도 14는 신호 전극에 공급되는 액정 구동 파형의 파형도.
도 15는 도 1에 도시한 제 1, 제 2 임피던스 변환 회로의 기본구성을 도시한 회로도.
도 16은 도 15에 도시된 임피던스 변환 회로의 제 1, 제 2 전압을 공통으로 한 회로예를 도시한 회로도.
도 17은 CMOS 인버터의 특성을 도시한 특성도.
도 18은 본 발명의 실시예에 따른 액정 구동용 전원 장치의 출력 회로에서의 P 형 및 N 형 트랜지스터의 온, 오프 특성의 일례를 도시한 특성도.
도 19는 본 발명의 실시예에 따른 액정 장치의 블록도.
액정 장치를 구동하기 위해서, 제 1, 제 2 기준 전압간의 N 개의 액정 구동 전압을 생성하는 본 발명의 액정 구동용 전원 장치는
각각의 상기 N 개의 액정 구동 전압 이상의 N 개의 제 1 전압과, 각각의 상기 N 개의 액정 구동 전압 이하의 N 쌍의 제 2 전압으로 이루어지는 N대의 제 1, 제 2 전압(단지, 각 쌍에서 제 1 전압≠ 제 2 전압)을, 상기 제 1, 제 2 기준 전압간의 전압을 분할하여 생성하는 전압 분할 회로와,
상기 N 쌍의 제 1, 제 2 전압에 기초하여, 임피던스 변환된 상기 N 개의 액정 구동 전압을 생성하는 N 개의 임피던스 변환 회로를 갖는다.
상기 N 개의 임피던스 변환 회로의 각각은,
상기 N 쌍의 제 1, 제 2 전압 중의 한 쌍의 제 1, 제 2 전압이 입력되는 전압 폴로어형 차동 증폭 회로와,
상기 제 1 기준 전압을 공급하는 제 1 급전선과 상기 제 2 전압을 공급하는 제 2 전선과의 사이에 직렬 접속된 P 형 트랜지스터 및 N 형 트랜지스터를 포함하며, 상기 P 형 트랜지스터와 상기 N 형 트랜지스터 간에 접속된 출력 단자로부터 상기 액정 구동 전압을 출력하는 출력 회로를 갖는다.
그리고, N 형 트랜지스터는 차동 증폭 회로로부터의 제 1 출력 전압에 의해 온, 오프 제어되어, P 형 트랜지스터는 차동 증폭 회로에서의 제 2 출력 전압에 의해 온, 오프 제어된다.
본 발명에 의하면, 각 임피던스 변환 회로에 있어서, 서로 다른 제 1, 제 2 전압이 입력되는 전압 폴로어형 차동 증폭기로부터, 서로 다른 제 1, 제 2 출력 전압이 출력된다. 각 임피던스 변환 회로에 있어서, 제 1, 제 2 출력 전압에 의해, 출력 회로의 N 형, P 형 트랜지스터를 각각 독립하여 온, 오프 제어함으로써, 액정 구동용 전압을 생성할 수 있다.
여기서, 상기 차동 증폭 회로는 상기 출력 단자의 출력 전압이 상기 제 1 전압보다 높을 때에는 상기 N 형 트랜지스터를 온 시키고, 상기 출력 단자의 출력 전압이 상기 제 2 전압보다 낮을 때에는 상기 P 형 트랜지스터를 온 시키고, 상기 출력 단자의 전압이 상기 제 1, 제 2 전압 사이에 있을 때에는 상기 P 형 및 N 형 트랜지스터의 쌍방을 오프 시킬 수 있다. 이렇게 해서, P 형 및 N 형 트랜지스터의 쌍방이 온 하는 것을 방지하고, 그로 인해 P 형 및 N 형 트랜지스터를 통해 흐르는관통 전류를 방지할 수 있어, 저전류화가 달성된다.
상기 출력 회로의 P 형 및 N 형 트랜지스터는 전류 구동 능력을 실질적으로 동일하게 설정할 수 있다. 이로써, 구동 대상인 액정 패널의 전극으로부터 임피던스 변환 회로로 이동하는 전하량의 극성이 정, 부 중 어느 경우에도, 빠르게 액정 구동 전압에 수속시킬 수 있다. 또한, 컨덴서 소자를 접속하지 않더라도, 충분한 부하 전류를 확보할 수 있다. 또한, 이동시킬 필요가 있는 전하량의 극성이 서지 등에 의해 역방향으로 과부하가 걸린 경우, N 형 또는 P 형 트랜지스터에 의해 즉시 시트에 필요한 전하량을 공급함으로써, 대노이즈성이 향상하여 표시 품질 향상을 할 수 있다.
또한, 상기 전압 분할 회로는 각 한 쌍의 제 1, 제 2 전압 사이의 전위차를 가변으로 하는 것이 바람직하다. 차동 증폭기의 특성, 특히 입출력 전압의 오프셋의 격차에 대처할 수 있기 때문이다.
각 한 쌍의 제 1, 제 2 전압간의 전위차는 상기 차동 증폭 회로의 입출력 전압간의 오프셋 전압의 절대치보다 크게 하는 것이 바람직하다. 그렇게 하지 않으면, 제 1, 제 2 전압을 다르게 하더라도, 제 1, 제 2 출력 전압에 전위차가 생기지 않을 염려가 있기 때문이다.
상기 차동 증폭 회로는 상기 제 1 전압이 입력되고, 상기 제 1 출력 전압이 상기 N 형 트랜지스터의 게이트에 인가되는 전압 폴로어형 N 형 차동 증폭 회로와, 상기 제 2 전압이 입력되어, 상기 제 2 출력 전압이 상기 P 형 트랜지스터의 게이트에 인가되는 전압 폴로어형 P 형 차동 증폭 회로를 포함할 수 있다.
이 경우, 상기 한 쌍의 제 1, 제 2 전압간의 전위차는 상기 N 형 차동 증폭 회로의 입출력 전압간의 제 1 오프셋 전압의 절대치와, 상기 P 형 차동 증폭 회로의 입출력 전압간의 제 2 오프셋 전압의 절대치와의 가산치보다 크게 설정하면 된다. 이로써, 제 1, 제 2 출력 전압에 확실하게 전위차를 부가할 수 있다.
상기 N 개의 임피던스 변환 회로 중의 적어도 하나는 상기 출력 단자와 상기 제 2 급전선과의 사이에 상기 N 형 트랜지스터와 병렬로 접속되고, 일정한 바이어스 전압이 게이트에 인가되는 정전류용 N 형 트랜지스터를 또한 가질 수 있다.
이렇게 하면, 구동 대상인 액정 구동 전극으로부터 임피던스 변환 회로로 이동하는 전하량이, 정극성인 경우보다도 부극성의 경우인 쪽이 대일 때에 유리하게 된다. 정전류용 N 형 트랜지스터의 구동에 의해 부 전하를 인입할 수 있기 때문이다.
상기 N 개의 임피던스 변환 회로의 적어도 다른 하나는 상기 제 1 급전선과 상기 출력 단자와의 사이에 상기 P 형 트랜지스터와 병렬로 접속되고, 일정한 바이어스 전압이 게이트에 인가되는 정전류용 P 형 트랜지스터를 또한 가질 수 있다.
이렇게 하면, 구동 대상인 액정 구동 전극으로부터 임피던스 변환 회로로 이동하는 전하량이, 부극성인 경우보다도 정극성의 경우인 쪽이 클 때에 유리하게 된다. 정전류용 P 형 트랜지스터의 구동에 의해 정의 전하를 인입할 수 있기 때문이다.
상기 N 개의 임피던스 변환 회로의 적어도 다른 하나는 상기 각 한 쌍의 제 1, 제 2 전압 중의 상기 제 1 전압이, 상기 N 개의 액정 구동 전압 하나와 실질적으로 동일하게 설정할 수 있다.
이렇게 하면, 임피던스 변환 회로의 출력 단자가, 액정 구동 기간 내에 액정 구동 전압보다 낮은 전압이 가해졌다고 해도, 원래의 액정 구동 전압까지 비교적 빠르게 수속시킬 수 있다.
상기 N 개의 임피던스 변환 회로의 적어도 다른 하나는 상기 각 한 쌍의 제 1, 제 2 전압 중의 상기 제 2 전압이, 상기 N 개의 액정 구동 전압의 다른 하나와 실질적으로 동일하게 할 수 있다.
이렇게 하면, 임피던스 변환 회로의 출력 단자가, 액정 구동 기간 내에 액정 구동 전압보다 높은 전압이 가해졌다고 해도, 원래의 액정 구동 전압까지 비교적 빠르게 수속시킬 수 있다.
본 발명의 다른 형태에 따른 액정 장치는,
상술한 액정 구동용 전원 장치와,
주사 전극 및 신호 전극이 형성된 액정 패널과,
상기 액정 구동용 전원 장치로부터 전원 공급을 받아서 상기 주사 전극을 구동하는 주사 전극 구동 회로와,
상기 액정 구동용 전원 장치로부터 전원 공급을 받아서 상기 신호 전극을 구동하는 신호 전극 구동 회로를 갖는다.
또한, 본 발명의 또 다른 양태에 따른 전자기기는 그의 액정 장치를 갖는 것을 특징으로 한다.
본 발명의 액정 장치, 전자기기에 의하면, 관통 전류를 방지한 저소비 전류화와,
컨덴서 소자 등의 실장 부품을 삭제한 소형화를 꾀할 수 있기 때문에, 특히 액정 장치를 구비한 휴대용 전자기기에 유용하다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
(액정 구동용 전원 장치의 전체 설명)
도 1은 본 실시예에 따른 액정 구동용 전원 장치의 회로도이다. 도 1에 도시한 액정 구동용 전원 장치(101)는 크게 구별하여, 전압 분할 회로(102)와, 2개의 제 1 임피던스 변환 회로(103)와, 2개의 제 2 임피던스 변환 회로(104)를 갖는다.
제 1, 제 2 임피던스 변환 회로(103, 104)의 기본 구성으로서, 도 15에 도시된 바와 같이, P 형 연산 증폭기(110), N 형 연산 증폭기(120) 및 그들에 의해 구동되는 출력 회로(130)를 포함하여 구성된다. 제 1, 제 2 임피던스 변환 회로(103, 104)의 각각은 P 형 및 N 형 연산 증폭기(110, 120)의 마이너스 입력 단자 및 출력 단자 끼리를 전압 폴로어 접속함으로써 구성된다. 또한, P 형 연산 증폭기의 플러스 입력 단자에 전압(+PV)이, N 형 연산 증폭기의 플러스 입력 단자에 전압(+NV)이 각각 독립하여 입력이 주어진다. 출력 회로(130)는 전원 전압 VDD를 공급하는 제 1 전선(105)과, 액정 구동 기준 전압 VLCD를 공급하는 제 2 전선(106)과의 사이에 직렬 접속된 P 형 트랜지스터(132)와 N 형 트랜지스터(134)를 갖는다. P 형 및 N 형 트랜지스터(132, 134) 사이에 출력 단자 OUT가 접속된다. 상기 P 형 트랜지스터(132)의 게이트에는 P 형 차동 증폭 회로(110)의 출력 전압이 인가되고, N 형 트랜지스터(134)의 게이트에는 N 형 차동 증폭 회로(120)의 출력 전압이 인가된다.
전압 분할 회로(102)는 고전압 측에 전원 전압 VDD(전압 V0)가, 저전압 측에 액정 표시 구동용 기준 전압 VLCD(전압(V5))가 공급되고, 이들의 전압 V0 내지 V5 사이의 N=4개의 제 1 전압(+NV1) 내지 (+NV4) 및 N=4개의 제 2 전압(+PV1) 내지 (+PV4)를 분할하여 생성한다. 예를 들면, 제 1 전압(+NV1)과 제 2 전압(+PV1)으로 한 쌍의 제 1, 제 2 전압을 구성하고 있다. 따라서, 전압 분할 회로(102)에서는 N=4 쌍의 제 1, 제 2 전압이 생성된다.
한 쌍의 제 1, 제 2 전압(+NV1), (+PV1)은 전압(V1)을 생성하는 제 1 임피던스 변환 회로(103)의 +N 입력 단자, +P 입력 단자에 각각 공급된다. 다른 한 쌍의 제 1, 제 2 전압(+NV2), (+PV2)는 전압(V2)을 생성하는 제 2 임피던스 변환 회로(104)의 +N 입력 단자, +P 입력 단자에 각각 공급된다. 또 다른 한 쌍의 제 1, 제 2 전압(+NV3), (+PV3)은 전압(V3)을 생성하는 제 1 임피던스 변환 회로(103)의 +N 입력 단자, +P 입력 단자에 각각 공급된다. 또 다른 한 쌍의 제 1, 제 2 전압(+NV4), (+PV4)는 전압(V4)을 생성하는 제 2 임피던스 변환 회로(104)의 +N 입력 단자, +P 입력 단자에 각각 공급된다. 이로써, 전압 분할 회로(102)의 출력 전압이 임피던스 변환되어 전압(V1 내지 V4)이 생성된다.
이 때, 각 전압 VDD, (+NV1) 내지 (+NV4), (+PV1) 내지 (+PV4), VLCD의 전위 관계는 하기의 식(1)으로 나타낸다.
VDD＞(+NV1)＞(+PV1)＞(+NV2)＞(+PV2)＞
(+NV3)＞(+PV3)＞(+NV4)＞(+PV4)＞ VLCD…(1)
여기서, 각 한 쌍의 제 1, 제 2 전압의 전위차에 관해서 고찰한다. 한 쌍의 제 1, 제 2 전압에 전위차를 설정하는 의의는 도 15에 도시한 출력 회로(130) 중의 P 형 및 N 형 트랜지스터(132, 134)가 동시에 온하는 것을 방지하는 것에 있으며, 그것으로 인해 제 1, 제 2 전선(105, 106) 사이를 P 형 및 N 형 트랜지스터(132, 134)를 통해 최대의 관통 전류가 흐르는 것을 방지하여, 저소비 전력화하는 것에 있다.
도 16은 도 15에 도시한 P 형 차동 증폭 회로(110)의 출력과 N 형 차동 증폭 회로(120)의 출력이 동일 전압으로 되는 형태, 즉 도 16에 도시한 임피던스 변환 회로에 입력되는 한 쌍의 제 1, 제 2 전압이 모두 동일한 극한의 상태인 등가 회로이다. 이 경우, P 형 차동 증폭 회로(110)의 출력과 N 형 차동 증폭 회로(120)의 출력이 쇼트되고, 이 쇼트된 동일 전압에 의해 P 형 및 N 형 트랜지스터(132, 134)가 구동된다.
이 때, 도 16 중의 P 형 및 N 형 트랜지스터(132, 134)의 특성은 주지의 CMOS 트랜지스터와 동일하게 되어, 도 17에 도시한 온, 오프 특성을 갖는다. 상기 CMOS 트랜지스터의 특성에서는 P 형 및 N 형 트랜지스터(132, 134)의 게이트에 인가되는 공통 전압이 소정의 범위에 있을 때는 P 형 및 N 형 트랜지스터(132, 134)가 동시에 온하여 최대의 관통 전류가 흐르게 된다. 본 실시예에서는 그와 같은 최대의 관통 전류가 흐르는 것을 방지하는 것이 목적이다.
P 형 및 N 형 트랜지스터(132, 134)가 동시에 온하여 최대의 관통 전류가 흐르는 것을 방지하기 위해서는 이 임피던스 변환 회로에 입력되는 한 쌍의 제 1, 제 2 전압을 다르게 하고, 각각 다른 전압을 P 형 및 N 형 트랜지스터(132, 134)의 게이트에 인가하면 되는 것을 알 수 있다. 이를 위해서는 N 형 및 P 형 차동 증폭 회로(110, 120)의 플러스 입력 단자에 입력되는 한 쌍의 제 1, 제 2 전압에 전위차를 설정하면 되는 것을 알 수 있다. 왜냐하면, P 형 및 N 형 차동 증폭 회로(110, 120)는 전압 플로워형이고, 플러스 입력 전압과 동일의 전압이 그 출력으로서 출력되기 때문이다.
여기서, P 형 및 N 형 차동 증폭 회로(110, 120)는 입력 전압에 대하여 출력 전압이 반드시 일치하지 않는다. 이 입출력 전압의 차는 차동 증폭 회로의 오프셋 전압 VOFFSET라고 칭한다.
도 15에 도시된 바와 같이 임피던스 변환 회로의 경우에 있어서, N 형 차동 증폭 회로(120)의 입출력 전압의 차인 제 1 오프셋 전압의 절대치를 ｜VOFFSETN｜로 하고, P 형 차동 증폭 회로(110)의 입출력 전압의 차인 제 2 오프셋 전압의 절대치를 ｜VOFFSETP｜로 한다. 제 1, 제 2 오프셋 전압은 정, 부 중 어느 하로 되지만, 여기서는 하기와 같이 최악의 사태를 상정하여 오프셋 전압의 절대치를 정의하였다.
여기서, 도 1에서 전압(V1)을 생성하는 제 1 임피던스 변환 회로(103)를 예로 들면, 제 1 전압(NV)이 입력되는 N 형 차동 증폭 회로(120)의 제 1 출력 전압(VN)과, 제 2 전압(PV)이 입력되는 P 형 차동 증폭 회로(110)의 제 2 출력 전압 (VP)과의 전위차(VN-VP)가, 0으로 되는 최악의 경우란 이하의 경우이다. 즉, 전압(NV1)이 입력되는 N 형 차동 증폭 회로(120)의 제 1 출력 전압(VN)= NV1-｜VOFFSETN｜이고 또한, 전압(PV1)이 입력되는 P 형 차동 증폭 회로(110)의 제 2 출력 전압(VP)= PV1+｜VOFFSETP｜의 경우이다.
이 경우, VN-VP=NV1-｜VOFFSETN｜-(PV1+｜VOFFSETP｜)＞ 0이 성립하지 않으면, 상기 제 1 임피던스 변환 회로(103)를 구성하는 도 15의 출력 회로(130)내의 P 형 및 N 형 트랜지스터(132, 134)는 동시에 온할 염려가 있다.
이를 위해서, ｜VOFFSETN｜+｜VOFFSETP｜= VOFFSET로 정의하면, 관통 전류가 흐르지 않는 조건은 하기의 식(2)으로 나타낸다.
VOFFSET＜(+NV1)-(+PV1)·····(2)
이것은 도 1에 도시한 다른 임피던스 변환 회로(103, 104)라도 마찬가지로 성립하고, 하기의 식(3) 내지 식(5)을 만족할 필요가 있다.
VOFFSET＜(+NV2)-(+PV2)·····(3)
VOFFSET＜(+NV3)-(+PV3)·····(4)
VOFFSET＜(+NV4)-(+PV4)·····(5)
식(2) 내지 식(5)으로 나타낸 전위 관계를 만족하는 것으로, 도 15에 도시한 P 형 트랜지스터(132)와 N 형 트랜지스터(134)가 동시에 온하여 최대의 관통 전류가 흐르는 것이 방지되어, 소비 전류를 저감할 수 있다. 즉, 본 실시예의 P 형 및 N 형 트랜지스터(132, 134)의 온, 오프 특성을, 도 18에 도시된 바와 같이 할 수 있다.
또한, VDD, V1, V2, V3, V4, VLCD의 전위 관계는 일반적인 액정 구동 전원과 동일하며, 식(6)으로 나타낸다.
VDD= V0＞ V1＞ V2＞ V3＞ V4＞ V5= VCDL···(6)
(전압 분할 회로에 관해서)
도 2는 도 1에 도시한 전압 분할 회로(102)의 일례이고, 전원 전압 VDD(전압 V0)를 공급하는 제 1 전선(105)과, 액정 구동 기준 전압(전압 V5)을 공급하는 제 2 전선(106)과의 사이에 5개의 제 1 저항 소자(201)와 4개의 제 2 저항 소자(202)가 교대로 직렬 접속하여 구성된다.
4개의 제 2 저항 소자(202)의 저항치 R2, R4, R6, R8은 VDD-VLCD간 전압을 VOP, 저항치 R1 내지 R9의 총합을 Rt로 한 경우, 식(7), 식(8)으로 나타낸다.
R2= R4= R6= R8=Ra··········(7)
Ra= VOFSET/(VOP/Rt)·········(8)
또한, 제 1 저항 소자(201)의 저항치 R1, R3, R5, R7, R9는 전원 전압 VDD, 액정 구동용 기준 전압 VLCD 간의 전압을, 액정 구동 전압의 소망의 바이어스 비에 따라서 분할하여 결정한다. 이하에 액정 구동 전압의 바이어스 비를 1/5 바이어스 , 전압 V1 내지 V4를 전압(+PV1) 내지 (+PV4)를 기준으로 한 경우를 예로 들면, 제 1 저항 소자(201)의 저항치 R1, R3, R5, R7, R9는 식(9), 식(10)으로 나타낸다.
R1= R3= R5= R7= Rt/5-Ra·········(9)
R9=Rt/5·················(10)
도 3은 도 1에 도시한 전압 분할 회로(102)의 다른 예이고, 제 1, 제 2 전선(105, 106) 사이에 5개의 저항 소자(301)와 4개의 가변 저항 소자(302)를 교대로 직렬 접속하여 구성된다.
5개의 저항 소자(301)의 저항치 R1, R3, R5, R7, R9는 상술한 식 (9), 식(10)으로 나타낸 바와 같다. 4개의 가변 저항 소자(302)의 저항치 R2, R4, R6, R8을 가변으로 함으로써, 반도체 집적 회로내의 제조 격차 등에 의한 오프셋 전압 격차를 흡수 가능하게 하고 있다. 조정 후의 각 저항치 R2, R4, R6, R8은 상술한 식(7)을 만족하는 것을 조건으로 한다.
(제 1, 제 2 임피던스 변환 회로의 구성예에 관해서)
도 4는 도 1에 도시한 제 1 임피던스 변환 회로(103) 및 제 2 임피던스 변환 회로(104)에 공용되는 임피던스 회로(400)의 일례를 도시하고 있다.
이 임피던스 변환 회로(400)는 정전류 회로(401), P 형 차동 증폭 회로(402), N 형 차동 증폭 회로(403)및 출력 회로(404)를 갖고 있다. 출력 회로(404)내에는 제 1, 제 2 전선(105, 106) 사이에 직렬 접속된 실질적으로 동일한 전류 구동 능력을 갖는 P 형 트랜지스터(405), N 형 트랜지스터(406)를 갖고, 각 트랜지스터(405, 406) 사이에 출력 단자 OUT가 접속되어 있다.
P 형 차동 증폭 회로(402)와 N 형 차동 증폭 회로(403)의 마이너스 입력 단자는 서로 접속되고, 각 플러스 입력 단자(+N, +P)에는 한 쌍의 제 1, 제 2 전압이 각각 독립하여 인가된다.
출력 회로(404)의 P 형 트랜지스터(405)는 그 게이트에 P 형 차동 증폭 회로(402)의 출력 전압이 인가되고, 그 소스에는 전원 전압 VDD가 공급된다. 출력 회로(404)의 N 형 트랜지스터(406)는 그 게이트에 N 형 차동 증폭 회로(403)의 출력 전압이 인가되고, 그 소스에 액정 구동용 기준 전압 VLCD가 공급된다. P 형 트랜지스터(405)와 N 형 트랜지스터(406)의 드레인 끼리는 접속되고, 거기에 출력 단자 0UT가 접속되어 있다.
이하에, 도 10을 참조하여, 도 4에 도시한 임피던스 변환 회로(400)에서 전압(V1)의 임피던스 변환을 실시하는 경우에 대해서 설명한다.
도 10은 도 4에 도시한 임피던스 변환 회로(400)의 출력 단자 OUT의 출력 파형을 도시하고 있다.
도 10 중의 부호(1001)는 N 형 트랜지스터(406)의 동작 기간, 부호(1002)는 P 형 트랜지스터(405)의 동작 기간, 부호(1003)는 P 형 차동 증폭 회로(402) 및 N 형 차동 증폭 회로(403)의 미동작 기간의 일례를 도시한다.
도 4에 있어서의 출력 회로(404)는 도 1에 도시된 바와 같이 출력 단자 OUT를 전압 폴로어 접속함으로써, N 형 차동 증폭 회로(403)는 그의 +N 단자에 대한 입력 전압(+NV1) 이상의 전압으로 N 형 트랜지스터(406)를 온시키고, P 형 차동 증폭 회로는 +P 단자에 대한 입력 전압(+PV1) 이하의 전압으로 P 형 트랜지스터(405)를 온 시킨다.
이 기본 동작에 의하면, P 형 트랜지스터(405), N 형 트랜지스터(406) 모두 미동작이 되는 기간(오프 기간)(1003)에서는 전압 폴로어 접속에 의해 결정된 전압(+NV1)과 전압(+PV1) 간의 전압(V1)에 출력 단자 OUT로 나타나고, 출력 회로(404)로서는 최대의 관통 전류가 생기지 않는 상태를 유지할 수 있다.
전압 V1의 유지 상태로부터, 출력 단자 OUT의 전압이, 구동되는 액정 패널 측의 전극의 전위 변동에 의해 전압(+NV1) 이상이 되는 경우가 있다(도 10 중의 부호(1001) 참조). 이 경우, 임피던스 변환 회로(400)의 마이너스 입력 단자의 전압도 상승하기 때문에, N 형 차동 증폭 회로(403)의 출력 전압이 상승하고, N 형 트랜지스터(406)가 온한다. 이 결과, 출력 단자 OUT의 전압이 (+NV1) 이하로 내려간다(도 10의 1001의 상태).
그리고, 출력 단자 OUT의 전압이 +N 단자에 대한 입력 전압(+NV1)과 같아지면, N 형 트랜지스터(406)가 오프 함으로써, 전압(NV1, PV1) 사이의 전압(V1)에 수속한다.
이와는 반대로, 출력 단자 OUT의 전압이, 구동되는 액정 패널 측의 전극의 전위 변동에 의해 전압(+PV1) 이하가 되는 경우가 있다(도 10 중의 부호(1002) 참조). 이 경우, 임피던스 변환 회로(400)의 마이너스 입력 단자의 전압도 상승하므로, P 형 차동 증폭 회로(402)의 출력 전압이 내려가고, P 형 트랜지스터(407)가 온한다. 이 결과, 출력 단자 OUT의 전압이 (+PV1) 이상으로 인상된다(도 10의 1002의 상태).
그리고, 출력 단자 OUT의 전압이 +P 단자에 대한 입력 전압(+PV1)과 같아지면, P 형 트랜지스터(407)가 오프함으로써, 전압(NV1, PV1) 사이의 전압(V1)에 수속한다.
또, 상술의 기본 동작은 다른 전압 V2 내지 V4를 생성하는 경우에도 마찬가지이다.
(제 1, 제 2 임피던스 변환 회로의 다른 구성예에 관해서)
도 5는 도 1의 제 1 임피던스 변환 회로(103)의 다른 예를 도시한 회로도이다. 이 제 1 임피던스 변환 회로(103)는 정전류 회로(501), P 형 차동 증폭 회로(502), N 형 차동 증폭 회로(503) 및 출력 회로(504)를 갖고 있는 점에서, 도 4에 도시한 임피던스 변환 회로(400)와 공통한다. 또한, 출력 회로(504)가, P 형 트랜지스터(505) 및 N 형 트랜지스터(506)를 갖는 점에서도, 도 4에 도시한 임피던스 변환 회로(400)와 공통한다. 도 4의 회로와 상위하는 점은 출력 단자 OUT와 제 2 전선(106)과의 사이에 접속된 N 형 트랜지스터(507)를 갖는 점이다. 상기 N 형 트랜지스터(507)의 게이트에는 정전류 회로(501)의 출력 전압이 인가된다. 단지, N 형 트랜지스터(507)는 가능한 한, 정전류량을 작게 한 트랜지스터이다.
도 6은 도 1의 제 2 임피던스 변환 회로(104)의 다른 예를 도시한 회로도이다. 이 제 2 임피던스 변환 회로(104)는 정전류 회로(601), P 형 차동 증폭 회로(602), N 형 차동 증폭 회로(603) 및 출력 회로(604)를 갖고 있는 점에서, 도 4에 도시한 임피던스 변환 회로(400)와 공통한다. 또한, 출력 회로(604)가, P 형 트랜지스터(605) 및 N 형 트랜지스터(606)를 갖는 점에서도, 도 4에 도시한 임피던스 변환 회로(400)와 공통한다. 도 4의 회로와 상위하는 점은 제 1 급전선(105)과 출력 단자 OUT와의 사이에 접속된 P 형 트랜지스터(607)를 갖는 점이다. 상기 P 형 트랜지스터(607)의 게이트에는 정전류 회로(601)의 출력 전압이 인가된다. 단지, P 형 트랜지스터(607)는 가능한 한, 정전류량을 작게 한 트랜지스터이다.
다음에, 도 11, 도 12를 참조하여, 도 5, 도 6에 도시한 회로의 동작에 관해서 설명을 한다.
도 11은 도 5의 임피던스 변환 회로(103)의 출력 단자 OUT의 출력 파형을 도시한 도이다.
부호(1101)는 N 형 트랜지스터(506)의 동작 기간, 부호(1102)는 P 형 트랜지스터(505)의 동작 기간, 부호(1103)는 P 형 및 N 형 트랜지스터(505, 507) 모두 미동작 기간, 부호(1104)는 정전류용 N 형 트랜지스터(507)의 동작 기간(안정기), 부호(1105)는 정전류용 N 형 트랜지스터(507)의 동작 기간(과도기)을 각각 나타낸다.
도 5에 도시한 제 1 임피던스 변환 회로(103)의 기본 동작은 도 4에 도시한 임피던스 변환 회로(400)의 기본 동작과 동일하지만, N 형 트랜지스터(507)가 정전류 회로(501)의 출력에 의해 동작하고 있는 점만이 다르다. 즉, P 형 트랜지스터(505), N 형 트랜지스터(506)가 모두 미동작 기간(오프 기간)(1104)에서는 가능한 한 정전류량을 작게 한 N 형 트랜지스터(507)가 동작하고 있다. 이로 인해, 제 1 임피던스 변환 회로(103)의 출력 단자 OUT의 전압은 입력 전압(+PV1) 또는 입력 전압(+PV3)측으로 시프트한 전압 V1 또는 V3으로 유지된다(도 11의 부호(1104)의 상태).
상기 전압(V1 또는 V3)의 유지 상태에서, 출력 단자 OUT의 전압이, 구동되는 액정 패널측 전극의 전위 변동에 의해 전압(+NV1) 또는 (+NV3)이상으로 되는 경우가 있다(도 11 중의 부호(1101) 및 도 13, 도 14 중의 부호(1101) 참조). 이 경우, 제 1 임피던스 변환 회로(103)의 마이너스 입력 단자의 전압도 상승하기 때문에, N 형 차동 증폭 회로(503)의 출력 전압이 상승하고, N 형 트랜지스터(506)가 온한다. 이 결과, 출력 단자 OUT의 전압이 전압(+NV1) 또는 (+NV3) 이하로 내려간다(도 11의 1101의 상태).
그리고, 출력 단자 OUT의 전압이 입력 전압(+NV1) 또는 (+NV3)과 같아지면, N 형 트랜지스터(506)가 오프하거나, N 형 트랜지스터(507)의 동작에 의해 출력 단자 OUT의 전압은 또한 내려가고, 입력 전압(+PV1) 또는 (+PV3)과 거의 같은 전압에 수속한다(도 11의 1105의 상태).
이와는 반대로, 출력 단자 OUT의 전압이, 구동되는 액정 패널측의 전극의 전위 변동에 의해 전압(+PV1) 또는 (+PV3) 이하가 되는 경우가 있다(도 11 중의 부호(1102) 및 도 13, 도 14 중의 부호(1102) 참조). 이 경우, 제 1 임피던스 변환 회로(103)의 마이너스 입력 단자의 전압도 내려가기 때문에, P 형 차동 증폭 회로(502)의 출력 전압이 내려가고, P 형 트랜지스터(505)가 온한다. 이 결과, 출력 단자 OUT의 전압이 (+PV1) 이상으로 인상된다(도 11의 1102의 상태).
그리고, 출력 단자 OUT의 전압이 +P 단자에의 입력 전압(+PV1) 또는 (+PV3)과 같아지면, P 형 트랜지스터(505)가 오프하고, N 형 트랜지스터(507)의 안정기의 동작에 의해서, 출력 단자 OUT의 전압은 전압(+PV1) 또는 (+PV3)의 전압으로 유지된다.
다음에, 도 6에 도시한 제 2 임피던스 변환 회로(104)를 도 12를 참조하여 설명한다. 도 6에 도시한 제 2 임피던스 변환 회로(104)의 기본 동작은 도 4에 도시한 임피던스 변환 회로(400)의 기본 동작과 동일하지만, P 형 트랜지스터(607)가 정전류 회로(601)의 출력에 의해서 동작하고 있는 점만이 다르다.
전압 V2 또는 V4의 유지 상태(도 12의 참조 부호(1204)의 상태)에서, 출력 단자 OUT의 전압이, 구동되는 액정 패널측 전극의 전위 변동에 의해 전압(+NV2 또는 +NV43) 이상으로 되는 경우가 있다(도 12 중의 부호(1201) 및 도 13, 도 14 중의 부호(1201) 참조). 이 경우, 제 2 임피던스 변환 회로(104)의 마이너스 입력 단자의 전압도 상승하기 때문에, N 형 차동 증폭 회로(603)의 출력 전압이 상승하고, N 형 트랜지스터(606)가 온한다. 이 결과, 출력 단자 OUT의 전압이 전압(+NV2 또는 +NV4)이하로 내려간다(도 12의 1201의 상태).
그리고, 출력 단자 OUT의 전압이 입력 전압(+NV2 또는 +NV4)과 같아지면, N 형 트랜지스터(606)가 오프하고, P 형 트랜지스터(607)의 동작에 의해, 입력 전압(+PV2 또는 +PV4)과 거의 같은 전압에 수속한다.
이와는 반대로, 출력 단자 OUT의 전압이, 구동되는 액정 패널측의 전극의 전위 변동에 의해 전압(+PV2 또는 +PV4) 이하가 되는 경우가 있다(도 12 중의 부호(1202) 및 도 13, 도 14 중의 부호(1202) 참조). 이 경우, 제 2 임피던스 변환 회로(104)의 마이너스 입력 단자의 전압도 내려가기 때문에, P 형 차동 증폭 회로(602)의 출력 전압이 내려가고, P 형 트랜지스터(605)가 온한다. 이 결과, 출력 단자 OUT의 전압이 (+PV2 또는 +PV4) 이상으로 인상된다(도 12의 1202의 상태).
그리고, 출력 단자 OUT의 전압이 +P 단자로의 입력 전압(+PV2 또는 +PV4)과 같아지면, P 형 트랜지스터(605)가 오프하지만, P 형 트랜지스터(607)의 동작에 의해 출력 단자 OUT의 전압은 또한 상승하고, P 형 트랜지스터(607)의 안정기의 동작에 의해, 출력 단자 OUT의 전압은 전압(+NV2 또는 +NV4)의 전압으로 유지된다.
이와 같이, 임피던스 변환 회로로부터 구동 대상인 전극으로 이동시킬 필요가 있는 전하량의 극성에 따라서, 제 1, 제 2 임피던스 변환 회로(103, 104)를 구별하여 사용하고 있다.
(제 1, 제 2 임피던스 변환 회로의 또 다른 구성예에 관해서)
도 4에 도시한 임피던스 변환 회로(400)를, 그의 +N 단자 및 +P 단자에 대한 입력 전압의 설정을 하기와 같이 함으로써, 도 1에 도시한 제 1, 제 2 임피던스 변환 회로(103, 104)에서 구별하여 사용할 수 있다. 또한, 하기의 전압 설정은 도 5, 도 6에 도시한 제 1, 제 2 임피던스 변환 회로(103, 104)에도 동일하게 적용할 수 있다.
액정 구동 전압의 바이어스 비를 1/5 바이어스인 경우를 예로 들면, 본 예의 전압 설정은 아래와 같이 된다.
전압(V1, V3)을 출력하는 도 1 중의 제 1 임피던스 변환 회로(103)는 구동 대상인 전극으로부터 제 1 임피던스 변환 회로(103)로 이동시킬 필요가 있는 전하량은 도 13, 도 14의 부호(1101, 1102)의 비교로부터, 부극성의 전하량인 쪽이, 정극성인 전하량에 비교하여 크다. 왜냐하면, 정의 전하량인 것은 부호(1101)로 나타낸 바와 같이 V0-V1 또는 V2-V3의 전위차 상당분(1 레벨차)인 것에 반해, 부의 전하량의 최대치는 부호(1102)로 나타낸 바와 같이 V5-V1의 전위차 상당분(4 레벨차)이 되기 때문이다. 이 때문에, 하기의 식(11) 내지 식(14)을 만족하도록 전압으로 설정한다.
+PV1= V1···········(ll)
+PV3= V3···········(12)
+NV1-V1＞ VOFFSET······(13)
+NV3-V3＞ VOFFSET······(14)
이렇게 하면, 제 1 임피던스 변환 회로(103)의 출력 단자 OUT의 전압이, 전압(+PV1) 또는 (+PV3) 이하의 전압으로부터 전압 V1 또는 V3에 비교적 빠르게 수속하기 때문에, 그 수속에 이르는 동안까지 제 1 임피던스 변환 회로(103)에서 소비되는 전류를 적게 할 수 있다.
한편, 전압 V2, V4를 출력하는 도 1 중의 제 2 임피던스 변환 회로(104)는 구동 대상인 전극으로부터 상기 제 2 임피던스 변환 회로(104)로 이동시킬 필요가 있는 전하량은 도 13, 도 14의 부호(1201, 1202)의 비교로부터, 정극성의 전하량인 쪽이, 부극성의 전하량에 비교하여 크다. 왜냐하면, 부 전하량의 최대치는 부호(1202)로 나타낸 바와 같이 V5-V2의 전위차 상당분(3 레벨차)인 데 반해, 정의 전하량의 최대치는 부호(1201)로 나타낸 바와 같이 V0-V4의 전위차 상당분(4 레벨차)이 되기 때문이다. 이 때문에, 하기의 식(15) 내지 식(18)을 만족하는 전압으로 설정한다.
+NV2= V2···········(15)
+NV4= V4···········(16)
+PV2-V2＞ VOFFSET······(17)
+PV4-V4＞ VOFFSET······(18)
이렇게 하면, 제 2 임피던스 변환 회로(104)의 출력 단자 OUT의 전압이, 전압(+NV1) 또는 (+NV3) 이상의 전압으로부터 전압 V2 또는 V4에 비교적 빠르게 수속하기 때문에, 그 수속에 이르는 동안까지 제 2 임피던스 변환 회로(104)에서 소비되는 전류를 적게 할 수 있다.
그 때의 저항치에 관해서는 상술한 식(7) 내지 식(8) 및 하기의 식(19)으로 나타낸다.
R1+R2 = R3 = R4+R5+R6 = R7 = R8+R9 = Rt/5 ··(19)
(액정 장치 및 전자기기의 설명)
도 19는 본 발명의 액정 구동용 전원 회로가 사용되는 액정 장치를 도시하고 있다. 이 액정 장치는 예를 들면 도 1에 도시한 구성을 갖는 액정 구동용 전원 회로(1300)와, 주사 전극 및 신호 전극이 형성된 액정 패널(1310)과, 액정 구동용 전원 회로(1300)로부터 전원 공급을 받아서 주사 전극을 구동하는 주사 전극 구동 회로(1320)와, 액정 구동용 전원 회로(1300)로부터 전원 공급을 받아서 신호 전극을각각 구동하는 신호 전극 구동 회로(1330)를 갖는다.
단순 매트릭스형 액정 장치인 경우, 주사 전극은 커먼 전극, 신호 전극은 세그먼트 전극이라고 하지만, 본 발명은 다른 구동 방식 예를 들면 액티브 매트릭스형 액정 장치에도 적용할 수 있음은 말할 필요도 없다.
또한, 이 액정 장치를 구비하여 구성되는 전자기기로서는 상기 액정 장치를 모니터로서 사용하는 각종 전자기기, 또는 액정 장치를 라이트 밸브로서 사용하는 프로젝터 등을 들 수 있다. 특히, 본 발명에서는 소비 전력을 저감할 수 있기 때문에, 휴대전화, 모빌 컴퓨터, 전자수첩, 게임기기, 액정 뷰 파인터 부착 비디오 카메라, 디지털 카메라 등의 휴대용 전자기기에 특히 유용하다.
Claims (13)
- 액정 장치를 구동하기 위해서, 제 1, 제 2 기준 전압간의 N 개의 액정 구동 전압을 생성하는 액정 구동용 전원 장치에 있어서,각각의 상기 N 개의 액정 구동 전압 이상의 N 개의 제 1 전압과, 각각의 상기 N 개의 액정 구동 전압 이하의 N 개의 제 2 전압으로 이루어지는 N 쌍의 제 1, 제 2 전압(단, 각 쌍에서 제 1 전압≠제 2 전압)을, 상기 제 1, 제 2 기준 전압간의 전압을 분할하여 생성하는 전압 분할 회로와,상기 N 쌍의 제 1, 제 2 전압에 기초하여, 임피던스 변환된 상기 N 개의 액정 구동 전압을 생성하는 N 개의 임피던스 변환 회로를 구비하고,상기 N 개의 임피던스 변환 회로의 각각은,상기 N 쌍의 제 1, 제 2 전압 중 한 쌍의 제 1, 제 2 전압이 입력되는 전압 폴로어형 차동 증폭 회로와,상기 제 1 기준 전압을 공급하는 제 1 급전선과 상기 제 2 전압을 공급하는 제 2 급전선과의 사이에 직렬 접속된 P 형 트랜지스터 및 N 형 트랜지스터를 포함하고, 상기 P 형 트랜지스터와 상기 N 형 트랜지스터 사이에 접속된 출력 단자로부터 상기 액정 구동 전압을 출력하는 출력 회로를 구비하고,상기 N 형 트랜지스터는 상기 차동 증폭 회로로부터의 제 1 출력 전압에 의해 온, 오프 제어되고, 상기 P 형 트랜지스터는 상기 차동 증폭 회로로부터의 제 2 출력 전압에 의해 온, 오프 제어되는 것을 특징으로 하는 액정 구동용 전원 장치.
- 제 1 항에 있어서,상기 차동 증폭 회로는, 상기 출력 단자의 출력 전압이 상기 제 1 전압보다 높을 때에는 상기 N 형 트랜지스터를 온 시키고, 상기 출력 단자의 출력 전압이 상기 제 2 전압보다 낮을 때에는 상기 P 형 트랜지스터를 온 시키며, 상기 출력 단자의 전압이 상기 제 1, 제 2 전압 사이에 있을 때에는 상기 P 형 및 N 형 트랜지스터의 쌍방을 오프 시키는 것을 특징으로 하는 액정 구동용 전원 장치.
- 제 1 항에 있어서,상기 P 형 및 N 형 트랜지스터의 전류 구동 능력이 실질적으로 동일한 것을 특징으로 하는 액정 구동용 전원 장치.
- 제 1 항에 있어서,상기 전압 분할 회로는 각 한 쌍의 제 1, 제 2 전압간의 전위차가 가변인 것을 특징으로 하는 액정 구동용 전원 장치.
- 제 1 항에 있어서,각 한 쌍의 제 1, 제 2 전압간의 전위차는 상기 차동 증폭 회로의 입출력 전압간의 오프셋 전압의 절대치보다 큰 것을 특징으로 하는 액정 구동용 전원 장치.
- 제 1 항에 있어서,상기 차동 증폭 회로는,상기 제 1 전압이 입력되고, 상기 제 1 출력 전압이 상기 N 형 트랜지스터의 게이트에 인가되는 전압 폴로어형 N형 차동 증폭 회로와,상기 제 2 전압이 입력되고, 상기 제 2 출력 전압이 상기 P 형 트랜지스터의 게이트에 인가되는 전압 플로워형 P형 차동 증폭 회로를 포함하는 것을 특징으로 하는 액정 구동용 전원 장치.
- 제 6 항에 있어서,상기 한 쌍의 제 1, 제 2 전압간의 전위차는, 상기 N 형 차동 증폭 회로의 입출력 전압간의 제 1 오프셋 전압의 절대치와, 상기 P 형 차동 증폭 회로의 입출력 전압간의 제 2 오프셋 전압의 절대치의 가산치보다 큰 것을 특징으로 하는 액정 구동용 전원 장치.
- 제 6 항에 있어서,상기 N 개의 임피던스 변환 회로 중 적어도 하나는, 상기 출력 단자와 상기 제 2 급전선과의 사이에 상기 N 형 트랜지스터와 병렬로 접속되고, 일정 바이어스 전압이 게이트에 인가되는 정전류용 N 형 트랜지스터를 더 갖는 것을 특징으로 하는 액정 구동용 전원 장치.
- 제 8 항에 있어서,상기 N 개의 임피던스 변환 회로 중 적어도 다른 하나는 상기 제 1 급전선과 상기 출력 단자와의 사이에 상기 P 형 트랜지스터와 병렬로 접속되고, 일정 바이어스 전압이 게이트에 인가되는 정전류용 P 형 트랜지스터를 더 갖는 것을 특징으로 하는 액정 구동용 전원 장치.
- 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,상기 N 개의 임피던스 변환 회로 중 적어도 하나는, 상기 각 한 쌍의 제 1, 제 2 전압 중 상기 제 1 전압이 상기 N 개의 액정 구동 전압의 하나와 실질적으로 동일하게 설정되어 있는 것을 특징으로 하는 액정 구동용 전원 장치.
- 제 10 항에 있어서,상기 N 개의 임피던스 변환 회로 중 적어도 다른 하나는, 상기 각 한 쌍의 제 1, 제 2 전압 중 상기 제 2 전압이 상기 N 개의 액정 구동 전압의 다른 하나와 실질적으로 동일하게 설정되어 있는 것을 특징으로 하는 액정 구동용 전원 장치.
- 제 1 항에 따른 액정 구동용 전원 장치와,주사 전극 및 신호 전극이 형성된 액정 패널과,상기 액정 구동용 전원 장치로부터 전원 공급을 받아 상기 주사 전극을 구동하는 주사 전극 구동 회로와,상기 액정 구동용 전원 장치로부터 전원 공급을 받아 상기 신호 전극을 구동하는 신호 전극 구동 회로를 갖는 것을 특징으로 하는 액정 장치.
- 제 12 항에 따른 액정 장치를 갖는 것을 특징으로 하는 전자기기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP291299 | 1999-01-08 | ||
| JP99-2912 | 1999-01-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010088284A KR20010088284A (ko) | 2001-09-26 |
| KR100385028B1 true KR100385028B1 (ko) | 2003-05-23 |
Family
ID=11542575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-7010017A KR100385028B1 (ko) | 1999-01-08 | 2000-01-07 | 액정 구동용 전원 장치 및 이를 사용한 액정 장치 및전자기기 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6342782B1 (ko) |
| EP (1) | EP1070980B1 (ko) |
| JP (1) | JP3614104B2 (ko) |
| KR (1) | KR100385028B1 (ko) |
| CN (1) | CN1106584C (ko) |
| AT (1) | ATE374384T1 (ko) |
| DE (1) | DE60036516T2 (ko) |
| WO (1) | WO2000041028A1 (ko) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW519610B (en) * | 2001-07-24 | 2003-02-01 | Winbond Electronics Corp | Fast liquid crystal display power-off residual image suppression circuitry and a method thereto |
| DE10162765A1 (de) * | 2001-12-20 | 2003-07-03 | Koninkl Philips Electronics Nv | Anordnung zur Ansteuerung einer Anzeigevorrichtung mit Spannungsvervielfacher |
| DE10162766A1 (de) * | 2001-12-20 | 2003-07-03 | Koninkl Philips Electronics Nv | Schaltungsanordnung zur Spannungsversorgung einer Flüssigkristallanzeigevorrichtung |
| KR100438786B1 (ko) * | 2002-04-23 | 2004-07-05 | 삼성전자주식회사 | 저전력 고효율의 액정표시장치 구동 전압 발생 회로 및 그방법 |
| JP3983124B2 (ja) * | 2002-07-12 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 電源回路 |
| DE10392172B4 (de) * | 2002-10-09 | 2016-10-06 | Mitsubishi Denki K.K. | Konstantstromschaltung, Treiberschaltung und Bildanzeigevorrichtung |
| WO2004047067A1 (ja) * | 2002-11-20 | 2004-06-03 | Mitsubishi Denki Kabushiki Kaisha | 画像表示装置 |
| US7446747B2 (en) * | 2003-09-12 | 2008-11-04 | Intersil Americas Inc. | Multiple channel programmable gamma correction voltage generator |
| JP4651926B2 (ja) * | 2003-10-03 | 2011-03-16 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| CN1294450C (zh) * | 2003-11-03 | 2007-01-10 | 友达光电股份有限公司 | 串接式液晶显示器驱动电路 |
| JP3910579B2 (ja) | 2003-12-08 | 2007-04-25 | ローム株式会社 | 表示装置用駆動装置及びそれを用いた表示装置 |
| JP3846478B2 (ja) * | 2004-01-15 | 2006-11-15 | セイコーエプソン株式会社 | 昇圧回路、電源回路及び液晶駆動装置 |
| JP3841083B2 (ja) * | 2004-01-20 | 2006-11-01 | セイコーエプソン株式会社 | 昇圧回路、電源回路及び液晶駆動装置 |
| CN101191913B (zh) * | 2006-11-17 | 2010-08-25 | 群康科技(深圳)有限公司 | 液晶显示面板 |
| US20080246537A1 (en) * | 2007-04-03 | 2008-10-09 | Broadcom Corporation | Programmable discontinuity resistors for reference ladders |
| KR101482768B1 (ko) * | 2008-07-28 | 2015-01-16 | 삼성디스플레이 주식회사 | 액정 표시 장치의 전원 회로 |
| TWI423729B (zh) * | 2010-08-31 | 2014-01-11 | Au Optronics Corp | 整合放大器的源級驅動器 |
| CN102522071B (zh) * | 2011-12-30 | 2013-11-27 | 北京大学 | Lcd像素选择信号产生电路、lcd控制器及其控制方法 |
| CN109741491B (zh) * | 2018-12-18 | 2021-05-18 | 深圳市铁证科技有限公司 | 一种指静脉人脸锁主控模块 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665190A (en) | 1979-11-01 | 1981-06-02 | Nippon Electric Co | Voltage devider circuit |
| JPS56115176A (en) | 1980-02-15 | 1981-09-10 | Nec Corp | Voltage dividing circuit |
| JPH04113314A (ja) * | 1990-09-03 | 1992-04-14 | Sharp Corp | 液晶表示装置 |
| JPH06214527A (ja) | 1993-01-18 | 1994-08-05 | Sharp Corp | 出力回路 |
| JP3234043B2 (ja) | 1993-05-10 | 2001-12-04 | 株式会社東芝 | 液晶駆動用電源回路 |
| JP3329077B2 (ja) | 1993-07-21 | 2002-09-30 | セイコーエプソン株式会社 | 電源供給装置、液晶表示装置及び電源供給方法 |
| US5627547A (en) * | 1995-04-07 | 1997-05-06 | Delco Electronics Corporation | Mapless GPS navigation system in vehicle entertainment system |
| JP3218168B2 (ja) | 1995-07-31 | 2001-10-15 | シャープ株式会社 | 液晶駆動用電源回路 |
| US5675352A (en) * | 1995-09-07 | 1997-10-07 | Lucent Technologies Inc. | Liquid crystal display driver |
-
2000
- 2000-01-07 DE DE60036516T patent/DE60036516T2/de not_active Expired - Fee Related
- 2000-01-07 WO PCT/JP2000/000038 patent/WO2000041028A1/ja active IP Right Grant
- 2000-01-07 KR KR10-2000-7010017A patent/KR100385028B1/ko not_active IP Right Cessation
- 2000-01-07 CN CN00800019A patent/CN1106584C/zh not_active Expired - Lifetime
- 2000-01-07 AT AT00900140T patent/ATE374384T1/de not_active IP Right Cessation
- 2000-01-07 JP JP2000592691A patent/JP3614104B2/ja not_active Expired - Lifetime
- 2000-01-07 EP EP00900140A patent/EP1070980B1/en not_active Expired - Lifetime
- 2000-01-07 US US09/623,197 patent/US6342782B1/en not_active Expired - Lifetime
-
2001
- 2001-10-17 US US09/977,941 patent/US6476591B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3614104B2 (ja) | 2005-01-26 |
| EP1070980A4 (en) | 2002-03-27 |
| ATE374384T1 (de) | 2007-10-15 |
| KR20010088284A (ko) | 2001-09-26 |
| WO2000041028A1 (fr) | 2000-07-13 |
| US6342782B1 (en) | 2002-01-29 |
| US20020017932A1 (en) | 2002-02-14 |
| DE60036516D1 (de) | 2007-11-08 |
| EP1070980A1 (en) | 2001-01-24 |
| EP1070980B1 (en) | 2007-09-26 |
| DE60036516T2 (de) | 2008-06-26 |
| CN1293764A (zh) | 2001-05-02 |
| US6476591B2 (en) | 2002-11-05 |
| CN1106584C (zh) | 2003-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100385028B1 (ko) | 액정 구동용 전원 장치 및 이를 사용한 액정 장치 및전자기기 | |
| KR100375259B1 (ko) | 출력 회로 | |
| US6392485B1 (en) | High slew rate differential amplifier circuit | |
| CN101174397B (zh) | 数据驱动器及显示装置 | |
| US8274504B2 (en) | Output amplifier circuit and data driver of display device using the same | |
| US9147361B2 (en) | Output circuit, data driver and display device | |
| US8390609B2 (en) | Differential amplifier and drive circuit of display device using the same | |
| KR100354204B1 (ko) | 전압 공급 장치 및 그것을 사용한 반도체 장치, 전기 광학장치 및 전자 기기 | |
| EP2075790A2 (en) | TFT-LCD driver circuit and LCD devices | |
| CN100483937C (zh) | 放大电路及显示装置 | |
| JP2002189454A (ja) | 電源回路、液晶装置及び電子機器 | |
| US7724089B2 (en) | Amplifying circuit | |
| TW581945B (en) | Power supply and display apparatus including thereof | |
| US7271792B2 (en) | Display control circuit | |
| US8222957B2 (en) | Differential amplifier circuit, display panel driver, and display device | |
| CN110010053B (zh) | 栅极电压控制电路、栅极驱动电路、显示装置 | |
| US7116171B2 (en) | Operational amplifier and driver circuit using the same | |
| US6297596B1 (en) | Power supply circuit arranged to generate intermediate voltage and liquid crystal display device including power supply circuit | |
| KR100395831B1 (ko) | 차동 증폭 장치, 반도체 장치, 전원회로 및 이를 이용한전자기기 | |
| JP3440917B2 (ja) | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 | |
| KR20040066546A (ko) | 연산증폭기 | |
| KR20100110608A (ko) | 디스플레이 구동 장치 | |
| US20080111589A1 (en) | System for adjusting driving capability of output stage | |
| JP2004248497A (ja) | 電源回路、液晶装置及び電子機器 | |
| KR101015163B1 (ko) | 공통전압 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140418 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150417 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170421 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |