WO2000041028A1

WO2000041028A1 - Dispositif d'affichage a cristaux liquides, dispositif electronique et alimentation servant a faire fonctionner ledit dispositif d'affichage a cristaux liquides

Info

Publication number: WO2000041028A1
Application number: PCT/JP2000/000038
Authority: WO
Inventors: Hisashi Yamaguchi; Tadashi Yasue
Original assignee: Seiko Epson Corporation
Priority date: 1999-01-08
Filing date: 2000-01-07
Publication date: 2000-07-13
Also published as: CN1106584C; DE60036516T2; DE60036516D1; KR20010088284A; KR100385028B1; US20020017932A1; ATE374384T1; EP1070980A4; JP3614104B2; CN1293764A; EP1070980B1; US6476591B2; US6342782B1; EP1070980A1

Description

明細書液晶駆動用電源装置並びにそれを用いた液晶装置及び電子機器 [技術分野]

本発明は、液晶装置を駆動する液晶駆動用電源装置並びにそれを用いた液晶装置及び電子機器に関する。

[背景技術]

従来の液晶駆動用電源装置において消費電流を低減する方法が、特開平 6— 3 24640、特開平 7— 98577_N 特開平 9一 43568等に開示されている。図 7に従来の液晶駆動用電源装置の一例を示す。

図 7に示す液晶駆動用電源装置 701は、電圧分割回路 702と、 2つの第 1 のィンピーダンス変換回路 703と、 2つの第 2のィンビーダンス変換回路 70 4とを有する。

電圧分割回路 702は、抵抗素子 706〜710を含み、電源電圧 VDDと液晶駆動用基準電圧 V LCD間の電圧を分割して多値の電圧 V 1〜V 4を生成する c この液晶駆動用電源からは、電源電圧 VDDを電圧 V0とし、液晶駆動用基準電圧 VLCDを電圧 V5とすると、これらを含めた電圧 V0〜V5は、図 13に示す走査電極（コモン電極ともいう） COM0, COM 1₅ COMXと、図 14 に示す信号電極（セグメント電極ともいう） S EG 1〜4とに供給される液晶駆動波形の各種電圧レベルを形成する。

第 1のインピーダンス変換回路 703は、図 8に示すように、定電流回路 80 1、 P型差動増幅回路 802及び出力回路 803にて構成される演算増幅器を、ボルテージフォロワ接続することにより形成される。また、出力回路 803における N型トランジスタ 805は、定電流回路 80 1より一定のバイアス電圧が与えちれることにより電流源を形成し、 P型トランジスタ 804の負荷を構成している。電圧 V I， V 3を生成する第 1のインピーダンス変換回路 7 0 3の特性は、電圧 V 1または V 2が供給される走査電極（コモン電極）または信号電極（セグメント電極）での電荷の移動方向を考慮して決定される。すなわち、図 1 3および図 1 4にて符号 1 1 0 2で示すように、第 1のインピーダンス変換回路 7 0 3から電極に移動させる必要がある電荷量は、正極性の方が大である。このため、第 1のインピーダンス変換回路 7 0 3では、電流を電極に流し出す P型トランジス夕 8 0 4をアクティブ素子としている。

第 2のインピーダンス変換回路 7 0 4は、図 9に示すように定電流回路 9 0 1、 N型差動増幅回路 9 0 2および出力回路 9 0 3を有する演算増幅器を、ボルテージフォロワ接続することにより形成される。また、出力回路 9 0 3における P型トランジスタ 9 0 4は、定電流回路 9 0 1より一定のバイアス電圧が与えられることにより電流源を形成し、 N型トランジスタ 9 0 5の負荷を構成している。電圧 V 2 , V 4を生成する第 2のインピーダンス変換回路 7 0 4の特性もまた、電圧 V 2または V 4が供給される走査電極（コモン電極）または信号電極（セグメント電極）での電荷の移動方向を考慮して決定される。すなわち、図 1 3および図 1 4にて符号 1 2 0 1で示すように、第 2のインピーダンス変換回路 7 0 4 から電極に移動させる必要がある電荷量は、負極性の方が大である。このため、第 2のインピーダンス変換回路 7 0 4では、電流を電極より引き込む N型トランジス夕 9 0 5をアクティブ素子としている。

そして、前述した電圧分割回路 7 0 2の各分割電圧 V 1〜V 4のうち、電圧 V 1 , V 3は 2つの第 1のインピーダンス変換回路 7 0 3の +端子にそれそれ入力され、電圧 V 2， V 4は 2つの第 2のインピーダンス変換回路 7 0 4の +端子にそれそれ入力される。これにより、各電圧 V 1〜V 4のインピーダンス変換を行い、液晶駆動用電圧 V 1〜V 4を生成している。

従来の液晶駆動用電源装置は、インピーダンス変換回路の出力回路にァクティブロードを使用し、その負荷となるトランジス夕に流れる電流を極力少なくするようにして、インピーダンス変換回路に流れる消費電流を低減していた。

上述したインピーダンス変換回路において、負荷となるトランジスタに流れる電流を制限しながら表示品質を一定に保っためには、前述した負荷電流を補う必要がある。このため、図 7に示すように、電圧 V 1〜V 4の出力線の各々と電圧 V 0 (VD D ) の出力線との間にコンデンサ素子 7 0 5を付加する必要があった。これらのコンデンサ素子 7 0 5にチャージされた電荷をデイスチャージすることで、前述した負荷電流を補うことができる。

しかし、これらのコンデンサ素子 7 0 5は容量が大きいため、液晶駆動用電源装置の外部に外付けするしかなかった。

液晶装置を内蔵する電子機器特に携帯用電子機器では、小型化並びにコストダゥンが強く要求されており、コンデンサ素子等の実装部品を削減しながら、表示品質を維持する必要があった。

本発明は、以上の問題点を解決するためになされたものであり、その目的とするところは、低消費電流化を図ることができる液晶駆動用電源装置並びにそれを用いた液晶装置及び電子機器を提供することにある。

本発明の他の目的は、表示品質を維持しながら、コンデンサ素子等の部品を省力できる液晶駆動用電源装置並びにそれを用いた液晶装置及び電子機器を提供することにある。

[発明の開示]

液晶装置を駆動するために、第 1，第 2の基準電圧間の N個の液晶駆動電圧を生成する本発明の液晶駆動用電源装置は、

各々の前記 N個の液晶駆動電圧以上の N個の第 1の電圧と、各々の前記 N個の液晶駆動電圧以下の N個の第 2の電圧とからなる N対の第 1 , 第 2の電圧（ただし、各対にて第 1の電圧≠第 2の電圧）を、前記第 1 , 第 2の基準電圧間の電圧を分割して生成する電圧分割回路と、

前記 N対の第 1 , 第 2の電圧に基づいて、インピーダンス変換された前記 N個の液晶駆動電圧を生成する N個のインピーダンス変換回路と、

を有する。

前記 N個のィンビ一ダンス変換回路の各々は、前記 N対の第 1，第 2の電圧の中の一対の第 1，第 2の電圧が入力されるボルテ一ジフォ口ァ型の差動増幅回路と、

前記第 1の基準電圧を供給する第 1の給電線と前記第 2の電圧を供給する第 2 の給電線との間に直列接続された P型トランジスタ及び N型トランジスタとを含み、前記 P型トランジス夕と前記 N型卜ランジス夕の間に接続された出力端子より前記液晶駆動電圧を出力する出力回路と、

を有する。

そして、 N型トランジスタは差動増幅回路からの第 1の出力電圧によりオン、オフ制御され、 P型トランジスタは差動増幅回路からの第 2の出力電圧によりォン、オフ制御される。

本発明によれば、各インピーダンス変換回路において、互いに異なる第 1，第 2の電圧が入力されるボルテージフォロア型の差動増幅器から、互いに異なる第 1，第 2の出力電圧が出力される。各インピーダンス変換回路において、第 1 , 第 2の出力電圧により、出力回路の N型， P型トランジスタをそれそれ独立してオン、オフ制御することで、液晶駆動用電圧を生成することができる。

ここで、前記差動増幅回路は、前記出力端子の出力電圧が前記第 1の電圧より高い時には前記 N型トランジスタをオンさせ、前記出力端子の出力電圧が前記第 2の電圧より低い時には前記 P型トランジスタをオンさせ、前記出力端子の電圧が前記第 1，第 2の電圧間にあるときには前記 P型及び N型トランジスタの双方をオフさせることができる。こうして、 P型及び N型トランジスタの双方がオンすることを防止し、それにより P型及び N型トランジスタを介して流れる貫通電流を防止でき、低電流化が達成される。

この出力回路の P型及び N型トランジスタは、電流駆動能力を実質的に等しく設定できる。これにより、駆動対象である液晶パネルの電極よりインピーダンス変換回路に移動する電荷量の極性が正、負いずれの場合にも、速やかに液晶駆動電圧に収束させることができる。また、コンデンサ素子を接続しなくても、十分な負荷電流を確保できる。さらに、移動させる必要がある電荷量の極性がサージ等により逆方向に過負荷がかかった場合、 N型または P型トランジスタにより即座に必要な電荷量を供給することで、対ノイズ性が向上し表示品質向上ができる。また、前記電圧分割回路は、各一対の第 1 , 第 2の電圧間の電位差を可変とすることが好ましい。差動増幅器の特性、特に入出力電圧のオフセットのばらつきに対処できるからである。

各一対の第 1，第 2の電圧間の電位差は、前記差動増幅回路の入出力電圧間のオフセット電圧の絶対値より大きくすることが好ましい。そうしないと、第 1 , 第 2の電圧を異ならせても、第 1，第 2の出力電圧に電位差が生じない虞があるからである。

前記差動増幅回路は、前記第 1の電圧が入力され、前記第 1の出力電圧が前記 N型トランジスタのゲートに印加されるボルテージフォロア型の N型差動増幅回路と、前記第 2の電圧が入力され、前記第 2の出力電圧が前記 P型トランジスタのゲートに印加されるボルテージフォロア型の P型差動増幅回路と、を含むことができる。

この場合、前記一対の第 1 , 第 2の電圧間の電位差は、前記 N型差動増幅回路の入出力電圧間の第 1のオフセット電圧の絶対値と、前記 P型差動増幅回路の入出力電圧間の第 2のオフセット電圧の絶対値との加算値より大きく設定すると良い。これにより、第 1 , 第 2の出力電圧に確実に電位差を付けることができる。前記 N個のインピーダンス変換回路のうちの少なくとも一つは、前記出力端子と前記第 2の給電線との間に前記 N型トランジスタと並列に接続され、一定のバィァス電圧がゲートに印加される定電流用 N型トランジスタをさらに有することができる。

こうすると、駆動対象である液晶駆動電極からインピーダンス変換回路に移動する電荷量が、正極性の場合よりも負極性の場合の方が大である時に有利となる。定電流用 N型トランジスタの駆動により負の電荷を引き込むことができるからである。

前記 N個のインピーダンス変換回路の少なくとも他の一つは、前記第 1の給電線と前記出力端子との間に前記 P型トランジスタと並列に接続され、一定のバイァス電圧がゲートに印加される定電流用 P型トランジスタをさらに有することができる。

こうすると、駆動対象である液晶駆動電極からインピーダンス変換回路に移動する電荷量が、負極性の場合よりも正極性の場合の方が大である時に有利となる。定電流用 P型トランジスタの駆動により正の電荷を引き込むことができるからである。

前記 N個のインピーダンス変換回路の少なくとも一つは、前記各一対の第 1 , 第 2の電圧のうちの前記第 1の電圧が、前記 N個の液晶駆動電圧一つと実質的に等しく設定することができる。

こうすると、インピーダンス変換回路の出力端子が、液晶駆動期間内に液晶駆動電圧より低い電圧が加わったとしても、本来の液晶駆動電圧まで比較的速く収束させることができる。

前記 N個のインピーダンス変換回路の少なくとも他の一つは、前記各一対の第 1 , 第 2の電圧のうちの前記第 2の電圧が、前記 N個の液晶駆動電圧の他の一つと実質的に等しくすることができる。

こうすると、インピーダンス変換回路の出力端子が、液晶駆動期間内に液晶駆動電圧より高い電圧が加わったとしても、本来の液晶駆動電圧まで比較的速く収束させることができる。

本発明の他の形態に係る液晶装置は、

上述の液晶駆動用電源装置と、

走査電極および信号電極が形成された液晶パネルと、

前記液晶駆動用電源装置から電源供給を受けて前記走査電極を駆動する走査電極駆動回路と、

前記液晶駆動用電源装置から電源供給を受けて前記信号電極を駆動する信号電極駆動回路と、

を有する。

また、本発明のさらに他の態様に係る電子機器は、その液晶装置を有することを特徴とする。

本発明の液晶装置、電子機器によれば、貫通電流を防止した低消費電流化と、コンデンサ素子等の実装部品を削除した小型化が図れるため、特に液晶装置を備えた携帯用電子機器に有用である。

[図面の簡単な説明]

図 1は、本発明の実施の形態である液晶駆動用電源装置の回路図である。図 2は、図 1に示す電圧分割回路に抵抗素子を使用した回路図である。

図 3は、図 2に示す抵抗素子の一部を可変抵抗素子とした変形例を示す回路図である。

図 4は、図 1の第 1 , 第 2のインピーダンス変換回路に共用される回路例の回路図である。

図 5は、図 1の第 1のインピーダンス変換回路の他の例を示す回路図である。図 6は、図 1の第 2のインピーダンス変換回路の他の例を示す回路図である。

図 7は、従来の液晶駆動用電源装置を示す回路図である。

図 8は、図 7に示す従来の第 1のィンピーダンス変換回路の回路図である。図 9は、図 7に示す従来の第 2のインピ一ダンス変換回路の回路図である。図 1 0は、図 4のインピーダンス変換回路の出力端子の出力波形を示す特性図である。

図 1 1は、図 5の第 1のインピーダンス変換回路の出力端子の出力波形を示す特性図である。

図 1 2は、図 6の第 2のインピーダンス変換回路の出力端子の出力波形を示す特性図である。

図 1 3は、走査電極に供給される液晶駆動波形の波形図である。

図 1 4は、信号電極に供給される液晶駆動波形の波形図である。

図 1 5は、図 1に示す第 1，第 2のインピーダンス変換回路の基本構成を示す回路図である。

図 1 6は、図 1 5に示すインピーダンス変換回路の第 1 , 第 2の電圧を共通にした回路例を示す回路図である。図 17は、 CMOSインバ一夕の特性を示す特性図である。

図 18は、本発明の実施の形態に係る液晶駆動用電源装置の出力回路における P型および N型トランジスタのオン、オフ特性の一例を示す特性図である。

図 19は、本発明の実施の形態に係る液晶装置のブロック図である。

[発明を実施するための最良の形態]

以下、本発明の実施の形態を図面を参照して説明する。

(液晶駆動用電源装置の全体説明）

図 1は、本実施の形態に係る液晶駆動用電源装置の回路図である。図 1に示す液晶駆動用電源装置 101は、大別して、電圧分割回路 102と、 2つの第 1のインピーダンス変換回路 103と、 2つの第 2のインピーダンス変換回路 104 とを有する。

第 1、第 2のインピーダンス変換回路 103、 104の基本構成として、図 1 5に示すように、 P型演算増幅器 110、 N型演算増幅器 120及びそれらにより駆動される出力回路 130を含んで構成される。第 1 , 第 2のインピーダンス変換回路 103, 104の各々は、 P型及び N型演算増幅器 110， 120のマィナス入力端子および出力端子同士をボルテージフォロワ接続することにより構成される。また、 P型演算増幅器のプラス入力端子に電圧（ + PV) が、 N型演算増幅器のプラス入力端子に電圧（ + NV) がそれそれ独立して入力を与えられる。出力回路 130は、電源電圧 VDDを供給する第 1の給電線 105と、液晶駆動基準電圧 VLCDを供給する第 2の給電線 106との間に直列接続された P 型トランジスタ 132と N型トランジスタ 134とを有する。 P型および N型トランジス夕 132， 134間に出力端子 OUTが接続される。この P型トランジス夕 132のゲートには P型差動増幅回路 110の出力電圧が印加され、 N型トランジス夕 134のゲートには N型差動増幅回路 120の出力電圧が印加される _c 電圧分割回路 102は、高電圧側に電源電圧 VDD (電圧 V0) が、低電圧側に液晶表示駆動用基準電圧 V LCD (電圧 V5) が供給され、これらの電圧 V0 —V5間の N=4個の第 1の電圧（ + NV1)〜（ + NV4) 及び N=4個の第 2の電圧（ + PV1) 〜（ + PV4) を分割して生成する。例えば、第 1の電圧 ( + NVI) と第 2の電圧（ + PV1) とで一対の第 1，第 2の電圧を構成している。従って、電圧分割回路 102では、 N=4対の第 1, 第 2の電圧が生成される。

一対の第 1，第 2の電圧（ + NV1) ，（ + PV1) は、電圧 VIを生成する第 1のィンピ一ダンス変換回路 103の + N入力端子、 +P入力端子にそれそれ供給される。他の一対の第 1, 第 2の電圧（ + NV2) , ( + PV2) は、電圧 V 2を生成する第 2のインピーダンス変換回路 104の + N入力端子、 +P入力端子にそれそれ供給される。さらに他の一対の第 1，第 2の電圧（ + NV3) , ( + PV3) は、電圧 V 3を生成する第 1のインピーダンス変換回路 103の + N入力端子、 +P入力端子にそれぞれ供給される。さらに他の一対の第 1, 第 2 の電圧（ + NV4) , ( + PV4) は、電圧 V4を生成する第 2のインピーダンス変換回路 104の + N入力端子、 +P入力端子にそれそれ供給される。これにより、電圧分割回路 102の出力電圧がィンピーダンス変換されて電圧 V 1〜V 4が生成される。

この時、各電圧 VDD、（ + NV 1 ) 〜（十 NV4) 、（ + PV1) 〜（十 P V4)、 VL CDの電位関係は、下記の式（1) で示される。

VDD> ( + NV 1 ) > ( + PV1) > ( + NV2) > ( + PV2) > ( + NV 3) > ( + PV3) > ( + NV4) > ( + PV4) >VL CD-- (1) ここで、各一対の第 1, 第 2の電圧の電位差について考察する。一対の第 1, 第 2の電圧に電位差を設ける意義は、図 15に示す出力回路 130中の P型及び N型トランジスタ 132, 134が同時にオンすることを防止することにあり、それにより第 1，第 2の給電線 105, 106間を P型及び N型トランジスタ 1 32, 134を介して最大の貫通電流が流れることを防止して、低消費電力化するしとにめる。

図 16は、図 15に示す P型差動増幅回路 110の出力と N型差動増幅回路 1 20の出力とが同一電圧となる形態、すなわち図 16に示すインピーダンス変換回路に入力される一対の第 1 , 第 2の電圧が共に等しい極限の状態の等価回路である。この場合、 P型差動増幅回路 110の出力と N型差動増幅回路 120の出力とがショートされ、このショートされた同一電圧により P型及び N型トランジス夕 132 , 134が駆動される。

このとき、図 16中の P型及び N型トランジスタ 132， 134の特性は周知の CM OSトランジスタと同じとなり、図 17に示すオン、オフ特性を有する。この CM〇 Sトランジスタの特性では、 P型及び N型トランジスタ 132 , 13 4のゲートに印加される共通電圧が所定の範囲にあるときは、 P型及び N型トランジス夕 132， 134が同時にオンして最大の貫通電流が流れてしまう。本実施の形態では、そのような最大の貫通電流が流れることを防止するのが目的である。

P型および N型トランジスタ 132, 134が同時にオンして最大の貫通電流が流れることを防止するには、このインピーダンス変換回路に入力される一対の第 1, 第 2の電圧を異ならせ、それぞれ異なる電圧を P型および N型トランジス夕 132， 134のゲートに印加すればよいことが分かる。このためには、 N型及び P型差動増幅回路 110, 120のプラス入力端子に入力される一対の第 1，第 2の電圧に電位差を設ければ良いことが分かる。なぜなら、 P型及び N型差動増幅回路 110， 120はそれそれボルテージフォロア型であり、プラス入力電圧と同一の電圧がその出力として取り出されるからである。

ここで、 P型及び N型差動増幅回路 110, 120は、それそれ入力電圧に対して出力電圧が必ずしも一致しない。この入出力電圧の差は、差動増幅回路のォフセット電圧 VOFF SETと称される。

図 15に示すようにインピーダンス変換回路の場合において、 N型差動増幅回路 110の入出力電圧の差である第 1のオフセット電圧の絶対値を I V0FFS ETN Iとし、 P型差動増幅回路 110の入出力電圧の差である第 2のオフセット電圧の絶対値を I VOFFSETP Iとする。第 1, 第 2のオフセヅト電圧は正、負のいずれかとなるが、ここでは下記の通り最悪の事態を想定してオフセット電圧の絶対値を定義した。

ここで、図 1にて電圧 V 1を生成する第 1のインピーダンス変換回路 103を例に挙げれば、第 1の電圧 NVが入力される N型差動増幅回路 120の第 1の出力電圧 VNと、第 2の電圧 PVが入力される P型差動増幅回路 110の第 2の出力電圧 VPとの電位差（VN— VP) が、零となる最悪の場合とは以下の場合である。すなわち、電圧 NV 1が入力される N型差動増幅回路 120の第 1の出力電圧 VN二 NV1— I VOFFSETN |でかつ、電圧 P V 1が入力される P型差動増幅回路 110の第 2の出力電圧 V P = PVl+ | VOFFSETP |の場合である。

この場合、 VN— VP = NV1— I VOFFSETN | - (P V 1 + | VO F F SETP I ) >0が成立しないと、この第 1のインピ一ダンス変換回路 103 を構成する図 15の出力回路 130内の P型および N型トランジスタ 132, 1 34は同時にオンする虞がある。

このためには、 I VOFFSETN I + I VOFF SE TP |二 VOFFSE Tと定義すると、貫通電流が流れない条件は下記の式（2) で示される。

VOFF SET< ( + NV 1 ) ― ( + PV1) (2) このことは、図 1に示す他のインピーダンス変換回路 104 , 104でも同様に成立し、下記の式（3) 、 (4) 、 (5) を満足する必要がある。

V〇FFSET< ( + NV2) ― ( + PV2) (3)

VOFF SET< ( + NV3) 一 ( + PV3) (4)

V〇FFSET< ( + NV4) ― ( + PV4) (5) 式（2) 〜（5) で示す電位関係を満たすことで、図 15に示す P型トランジス夕 132と N型トランジスタ 134とが同時にオンして最大の貫通電流が流れることが防止され、消費電流を低減することができる。すなわち、本実施の形態の P型及び N型トランジスタ 132 , 134のオン、オフ特性を、図 18に示すようにすることができる。

尚、 VDD、 VI、 V2、 V3、 V4、 V L C Dの電位関係は一般的な液晶駆動電源同様であり、式（6) で示される。

VDD=V0>V1>V2>V3>V4>V5=VCDL - · · · (6) (電圧分割回路について）図 2は、図 1に示す電圧分割回路 102の一例であり、電源電圧 VDD (電圧 V0) を供給する第 1の給電線 105と、液晶駆動基準電圧（電圧 V5) を供給する第 2の給電線 106との間に 5つの第 1の抵抗素子 201と 4つの第 2の抵抗素子 202とが交互に直列接続して構成される。

4つの第 2の抵抗素子 202の抵抗値 R 2 , R4, R 6 , R8は、 VDD— V LCD間電圧を VOP、抵抗値 R 1〜R9の総和を Rtとした場合、式（7) 、

(8) に示される。

R 2 = 4 =R 6 =R 8 =R a (7)

Ra^VOFSET/ (VOP/Rt) (8) また、第 1の抵抗素子 20 1の抵抗値 R 1， R 3， R 5 , R 7， R 9は、電源電圧 VDD、液晶駆動用基準電圧 V LCD間の電圧を、液晶駆動電圧の所望のバィァス比に応じて分割して決定する。以下に液晶駆動電圧のバイアス比を 1/5 バイアス、電圧 V 1〜V4を電圧（ + PV 1) 〜（ + PV4) を基準とした場合を例にとると、第 1の抵抗素子 201の抵抗値 R 1， R 3 , R5, R 7 , R9は式（9) 、 ( 10) に示される。

R 1 =R 3 =R 5二 R 7 =R t/5— Ra (9)

R 9 =R t/5 ( 10) 図 3は、図 1に示す電圧分割回路 102の他の例あり、第 1，第 2の給電線 1 05, 106間に 5つの抵抗素子 30 1と 4つの可変抵抗素子 302とを交互に直列接続して構成される。

5つの抵抗素子 301の抵抗値 R 1 , R3， R 5， R 7 , R 9は上述した式

(9) 、（ 10) に示される通りである。 4つの可変抵抗素子 302の抵抗値 R 2， R4, R 6, R8を可変とすることにより、半導体集積回路内の製造ばらつき等によるオフセット電圧ばらつきを吸収可能としている。調整後の各抵抗値 R 2, R4, R 6, R8は、上述した式（7) を満たすことを条件とする。

(第 1 , 第 2のインピーダンス変換回路の構成例について）

図 4は、図 1に示す第 1のィンビーダンス変換回路 103及び第 2のィンピーダンス変換回路 104に共用されるィンピ一ダンス回路 400の一例を示している o

このインピーダンス変換回路 400は、定電流回路 401、 P型差動増幅回路 402、 N型差動増幅回路 403及び出力回路 404を有している。出力回路 4 04内には、第 1 , 第 2の給電線 105, 106間に直列接続された実質的に同一の電流駆動能力を有する P型トランジスタ 405、 N型トランジスタ 406を有し、各トランジスタ 405, 406の間に出力端子 OUTが接続されている。

P型差動増幅回路 402と N型差動増幅回路 403のマイナス入力端子は互いに接続され、各プラス入力端子（ + N， +P) には一対の第 1，第 2の電圧がそれそれ独立して印加される。

出力回路 404の P型トランジスタ 405は、そのゲートに P型差動増幅回路 402の出力電圧が印加され、そのソースには電源電圧 VDDが供給される。出力回路 404の N型トランジスタ 406は、そのゲートに N型差動増幅回路 40 3の出力電圧が印加され、そのソースに液晶駆動用基準電圧 VL CDが供給される。 P型トランジスタ 405と N型トランジスタ 406のドレイン同士は接続され、そこに出力端子 OUTが接続されている。

以下に、図 10を参照して、図 4に示すインピーダンス変換回路 400にて電圧 V 1のインピーダンス変換を実施する場合について説明をする。

図 10は、図 4に示すインピーダンス変換回路 400の出力端子 OUTの出力波形を示している。

図 10中の符号 1001は N型トランジスタ 406の動作期間、符号 1002 は P型トランジスタ 405の動作期間、符号 1003は P型差動増幅回路 402 及び N型差動増幅回路 403の未動作期間の一例を示す。

図 4における出力回路 404は、図 1に図示されるように出力端子 OUTをボルテージフォロワ接続することによって、 N型差動増幅回路 403はその + N端子への入力電圧（ + NV 1) 以上の電圧で N型トランジスタ 406をオンさせ、 P型差動増幅回路は +P端子への入力電圧（ + PV 1) 以下の電圧で P型トランジス夕 405をオンさせる。

この基本動作によると、 P型トランジスタ 405、 N型トランジスタ 406共に未動作となる期間（オフ期間） 1003では、ボルテージフォロワ接続によつて決められた電圧（ + NV1) と電圧（ + PV1) と間の電圧 V 1に出力端子 0 UTに現れ、出力回路 404としては最大の貫通電流が生じない状態を維持することができる。

電圧 VIの維持状態から、出力端子 OUTの電圧が、駆動される液晶パネル側の電極の電位変動により電圧（ + NV1) 以上になる場合がある（図 10中の符号 1001参照）。この場合、インピーダンス変換回路 400のマイナス入力端子の電圧も上がるので、 N型差動増幅回路 403の出力電圧が上がり、 N型トランジス夕 406がオンする。この結果、出力端子 OUTの電圧が（ + NV1) 以下に下げられる（図 10の 1001の状態）。

そして、出力端子 OUTの電圧が + N端子への入力電圧（ + NV1) と等しくなると、 N型トランジスタ 406がオフすることにより、電圧 NV1, PV1間の電圧 V 1に収束する。

これとは逆に、出力端子 OUTの電圧が、駆動される液晶パネル側の電極の電位変動により電圧（ + PV 1) 以下になる場合がある（図 10中の符号 1002 参照）。この場合、インピーダンス変換回路 400のマイナス入力端子の電圧も下がるので、 P型差動増幅回路 402の出力電圧が下がり、 P型トランジスタ 4 07がオンする。この結果、出力端子 OUTの電圧が（ + PV1) 以上に引き上げられる（図 10の 1002の状態）。

そして、出力端子 OUTの電圧が +P端子への入力電圧（ + PV1) と等しくなると、 P型トランジスタ 407がオフすることにより、電圧 NV1, PV1間の電圧 V 1に収束する。

なお、上述の基本動作は他の電圧 V 2〜V 4を生成する場合にも同様である。 (第 1 , 第 2のインピーダンス変換回路の他の構成例について）

図 5は、図 1の第 1のインピーダンス変換回路 103の他の例を示す回路図である。この第 1のインピーダンス変換回路 103は、定電流回路 501、 P型差動増幅回路 502、 N型差動増幅回路 503及び出力回路 504を有している点で、図 4に示すインピーダンス変換回路 400と共通する。また、出力回路 50 4が、 P型トランジスタ 5 0 5及び N型トランジスタ 5 0 6を有する点でも、図 4に示すインピーダンス変換回路 4 0 0と共通する。図 4の回路と相違する点は、出力端子 O U Tと第 2の給電線 1 0 6との間に接続された N型トランジスタ 5 0 7を有する点である。この N型トランジスタ 5 0 7のゲートには定電流回路 5 0 1の出力電圧が印加される。ただし、 N型トランジスタ 5 0 7は可能な限り、定電流量を小さくしたトランジスタである。

図 6は、図 1の第 2のインピーダンス変換回路 1 0 4の他の例を示す回路図である。この第 2のインピーダンス変換回路 1 0 4は、定電流回路 6 0 1、 P型差動増幅回路 6 0 2、 N型差動増幅回路 6 0 3及び出力回路 6 0 4を有している点で、図 4に示すインピーダンス変換回路 4 0 0と共通する。また、出力回路 6 0 4が、 P型トランジスタ 6 0 5及び N型トランジスタ 6 0 6を有する点でも、図 4に示すインピーダンス変換回路 4 0 0と共通する。図 4の回路と相違する点は、第 1の給電線 1 0 5と出力端子 O U Tとの間に接続された P型トランジスタ 6 0 7を有する点である。この P型トランジスタ 6 0 7のゲートには定電流回路 6 0 1の出力電圧が印加される。ただし、 P型トランジスタ 6 0 7は可能な限り、定電流量を小さくしたトランジスタである。

次に、図 1 1、図 1 2を参照して、図 5、図 6に示す回路の動作について説明をする。

図 1 1は、図 5のインピーダンス変換回路 1 0 3の出力端子 O U Tの出力波形を示した図である。

符号 1 1 0 1は N型トランジスタ 5 0 6の動作期間、符号 1 1 0 2は P型トランジス夕 5 0 5の動作期間、符号 1 1 0 3は P型及び N型トランジスタ 5 0 5 , 5 0 7共に未動作期間、符号 1 1 0 4は定電流用 N型トランジスタ 5 0 7の動作期間（安定期）、符号 1 1 0 5は定電流用 N型トランジスタ 5 0 7の動作期間 (過渡期）をそれそれ示す。

図 5に示す第 1のィンビ一ダンス変換回路 1 0 3の基本動作は図 4に示すィンピ一ダンス変換回路 4 0 0の基本動作と同一であるが、 N型トランジスタ 5 0 7 が定電流回路 5 0 1の出力によって動作している点のみが異なる。すなわち、 P 型トランジスタ 505、 N型トランジスタ 506が共に未動作である期間（オフ期間） 1104では、可能な限り定電流量を小さくした N型トランジスタ 507 が動作している。これにより、第 1のインピーダンス変換回路 103の出力端子 OUTの電圧は、入力電圧（ + PV1) または入力電圧（ + PV3)側にシフトした電圧 V 1または V 3に保持される（図 11の符号 1104の状態）。

この電圧 VIまたは V 3の維持状態より、出力端子 OUTの電圧が、駆動される液晶パネル側の電極の電位変動により電圧（ + NV1) または（ + NV3) 以上になる場合がある（図 11中の符号 1101及び図 13, 14中の符号 110 1参照）。この場合、第 1のインピーダンス変換回路 103のマイナス入力端子の電圧も上がるので、 N型差動増幅回路 503の出力電圧が上がり、 N型トランジス夕 506がオンする。この結果、出力端子 OUTの電圧が電圧（ + NV1) または（ + NV3) 以下に下げられる（図 11の 1101の状態）。

そして、出力端子 OUTの電圧が入力電圧（ + NV1) または（ + NV3) と等しくなると、 N型トランジスタ 506がオフするが、 N型トランジスタ 507 の動作によって出力端子 OUTの電圧はさらに下がり、入力電圧（ + PV1) または（ + PV3) とほぼ等しい電圧に収束する（図 11の 1105の状態）。これとは逆に、出力端子 OUTの電圧が、駆動される液晶パネル側の電極の電位変動により電圧（+PV1) または（ + PV3) 以下になる場合がある（図 1 1中の符号 1102及び図 13, 14中の符号 1102参照）。この場合、第 1 のインピーダンス変換回路 103のマイナス入力端子の電圧も下がるので、 P型差動増幅回路 502の出力電圧が下がり、 P型トランジスタ 505がオンする。この結果、出力端子 OUTの電圧が（ + PV1) 以上に引き上げられる（図 11 の 1102の状態）。

そして、出力端子 OUTの電圧が +P端子への入力電圧（ + PV1) または ( + PV3) と等しくなると、 P型トランジスタ 505がオフし、 N型トランジス夕 507の安定期の動作によって、出力端子 OUTの電圧は電圧（ + PV1) または（ + PV3) の電圧に維持される。

次に、図 6に示す第 2のィンピ一ダンス変換回路 104を図 12を参照して説明する。図 6に示す第 2のインピーダンス変換回路 104の基本動作は図 4に示すィンピーダンス変換回路 400の基本動作と同一であるが、 P型トランジスタ 607が定電流回路 601の出力によって動作している点のみが異なる。

電圧 V 2または V 4の維持状態（図 12の参照符号 1204の状態）より、出力端子 OUTの電圧が、駆動される液晶パネル側の電極の電位変動により電圧

( + NV2) または（ + NV43) 以上になる場合がある（図 12中の符号 12 01及び図 13, 14中の符号 1201参照）。この場合、第 2のインピ一ダンス変換回路 104のマイナス入力端子の電圧も上がるので、 N型差動増幅回路 6 03の出力電圧が上がり、 N型トランジスタ 606がオンする。この結果、出力端子 OUTの電圧が電圧（ + NV2) または（ + NV4) 以下に下げられる（図

12の 120 1の状態）。

そして、出力端子 OUTの電圧が入力電圧（ + NV2) または（ + NV4) と等しくなると、 N型トランジスタ 606がオフし、 P型トランジスタ 507の動作によって、入力電圧（ + PV2) または（ + PV4) とほぼ等しい電圧に収束する。

これとは逆に、出力端子 OUTの電圧が、駆動される液晶パネル側の電極の電位変動により電圧（ + PV2) または（ + PV4) 以下になる場合がある（図 1 2中の符号 1202及び図 13, 14中の符号 1202参照）。この場合、第 2 のインピーダンス変換回路 104のマイナス入力端子の電圧も下がるので、 P型差動増幅回路 602の出力電圧が下がり、 P型トランジスタ 605がオンする。この結果、出力端子 OUTの電圧が（ + PV2) または（ + PV4) 以上に引き上げられる（図 12の 1202の状態）。

そして、出力端子 OUTの電圧が +P端子への入力電圧（ + PV2) または ( + PV4) と等しくなると、 P型トランジスタ 605がオフするが、 P型トランジス夕 607の動作によって出力端子 OUTの電圧はさらに上昇し、 P型トランジス夕 607の安定期の動作によって、出力端子 OUTの電圧は電圧（ + NV 2) または（ + NV4) の電圧に維持される。

このように、ィンピーダンス変換回路から駆動対象である電極へと移動させる必要がある電荷量の極性によって、第 1，第 2のインピーダンス変換回路 103， 104を使い分けている。

(第 1 , 第 2のィンピ一ダンス変換回路のさらに他の構成例について）

図 4に示すィンピーダンス変換回路 400を、その + N端子及び +P端子への入力電圧の設定を下記のようにすることで、図 1に示す第 1，第 2のインビーダンス変換回路 103, 104で使い分けるできる。また、下記の電圧設定は、図 5、図 6に示す第 1，第 2のインピーダンス変換回路 103, 104にも同様に適用することができる。

液晶駆動電圧のバイアス比を 1/5バイアスの場合を例にとると、本例の電圧設定は以下のようになる。

電圧 VI， V 3を出力する図 1中の第 1のインピーダンス変換回路 103は、駆動対象である電極からこの第 1のインピーダンス変換回路 103へと移動させる必要がある電荷量は、図 13， 14の符号 1101, 1102の比較から、負極性の電荷量の方が、正極性の電荷量に比べて大きい。なぜなら、正の電荷量のは、符号 1101に示すように V0— VIまたは V 2— V 3の電位差相当分（1 レベル差）であるのに対して、負の電荷量の最大値は符号 1102に示すように V5— VIの電位差相当分（4レベル差）となるからである。このため、下記の式（ 11) 〜（ 14) を満たすように電圧に設定する。

+ PV 1二 V 1 (11)

+ PV3=V3 (12)

+ NV 1 -V 1 >VO F F S E T (13)

+ NV3-V3>VOFF SET (14)

こうすると、第 1のインピーダンス変換回路 103の出力端子 OUTの電圧が、電圧（+PV1) または（ + PV3) 以下の電圧から電圧 VIまたは V 3に比較的速く収束するので、その収束に至るまでの間にて第 1のィンピーダンス変換回路 103にて消費される電流を少なくできる。

一方、電圧 V2， V4を出力する図 1中の第 2のインピーダンス変換回路 10 4は、駆動対象である電極からこの第 2のインピーダンス変換回路 104へと移動させる必要がある電荷量は、図 13 , 14の符号 1201, 1202の比較から、正極性の電荷量の方が、負極性の電荷量に比べて大きい。なぜなら、負の電荷量の最大値は符号 1202に示すように V5—V 2の電位差相当分（3レベル差）のであるのに対して、正の電荷量の最大値は符号 1201に示すように V0 —V 4の電位差相当分（4レベル差）となるからである。このため、下記の式 ( 15) 〜（ 18) を満たすように電圧に設定する。

+ NV2 =V2 (15)

+ NV4二 V4 (16)

+PV2-V2>VOFFSET (17)

+ P V4 -V4 >VOF F SET (18)

こうすると、第 2のィンピ一ダンス変換回路 104の出力端子 OUTの電圧が、電圧（ + NV1) または（ + NV3) 以上の電圧から電圧 V 2または V 4に比較的速やかに収束するので、その収束に至るまでの間にて第 2のィンピ一ダンス変換回路 104にて消費される電流を少なくできる。

その時の抵抗値については、上述した式（7) 〜（8) 及び下記の式（19) に示される。

Rl+R2=R3=R4+R5+R6=R7= 8+R9=Rt/5

• · (19)

(液晶装置及び電子機器の説明）

図 19は、本発明の液晶駆動用電源回路が使用される液晶装置を示している。。この液晶装置は、例えば図 1に示す構成を有する液晶駆動用電源回路 1300と、走査電極および信号電極が形成された液晶パネル 1310と、液晶駆動用電源回路 1300から電源供給を受けて走査電極を駆動する走査電極駆動回路 1320 と、液晶駆動用電源回路 1300から電源供給を受けて信号電極をそれそれ駆動する信号電極駆動回路 1330とを有する。

単純マトリクス型液晶装置の場合、走査電極はコモン電極、信号電極はセグメント電極と称されるが、本発明は他の駆動方式例えばアクティブマトリクス型液晶装置にも適用できることは言うまでもない。また、この液晶装置を有して構成される電子機器としては、この液晶装置をモ二夕一として用いる各種電子機器、あるいは液晶装置をライトバルブとして用いるプロジェクタ一等を挙げることができる。特に、本発明では消費電力を低減できることから、携帯電話、モバイルコンピュー夕、電子手帳、ゲーム機器、液晶ビューフアイダ一付きビデオカメラ、デジタルカメラなどの携帯用電子機器に特に有用である。

Claims

請求の範囲

1 . 液晶装置を駆動するために、第 1 , 第 2の基準電圧間の N個の液晶駆動電圧を生成する液晶駆動用電源装置において、

各々の前記 N個の液晶駆動電圧以上の N個の第 1の電圧と、各々の前記 N個の液晶駆動電圧以下の N個の第 2の電圧とからなる N対の第 1 , 第 2の電圧（ただし、各対にて第 1の電圧≠第 2の電圧）を、前記第 1，第 2の基準電圧間の電圧を分割して生成する電圧分割回路と、

前記 N対の第 1，第 2の電圧に基づいて、インピーダンス変換された前記 N個の液晶駆動電圧を生成する N個のインピーダンス変換回路と、

を有し、

前記 N個のインピーダンス変換回路の各々は、

前記 N対の第 1 , 第 2の電圧の中の一対の第 1 , 第 2の電圧が入力されるボルテージフォロァ型の差動増幅回路と、

前記第 1の基準電圧を供給する第 1の給電線と前記第 2の電圧を供給する第 2 の給電線との間に直列接続された P型トランジスタ及び N型トランジスタを含み、前記 P型トランジス夕と前記 N型トランジス夕の間に接続された出力端子より前記液晶駆動電圧を出力する出力回路と、

を有し、前記 N型トランジスタは前記差動増幅回路からの第 1の出力電圧によりオン、オフ制御され、前記 P型トランジスタは前記差動増幅回路からの第 2の出力電圧によりオン、オフ制御されることを特徴とする液晶駆動用電源装置。

2 . 請求項 1において、

前記差動増幅回路は、前記出力端子の出力電圧が前記第 1の電圧より高い時には前記 N型トランジスタをオンさせ、前記出力端子の出力電圧が前記第 2の電圧より低い時には前記 P型トランジスタをオンさせ、前記出力端子の電圧が前記第 1 , 第 2の電圧間にあるときには前記 P型及び N型トランジスタの双方をオフさせることを特徴とする液晶駆動用電源装置。

3 . 請求項 1または 2において、前記 P型及び N型トランジスタの電流駆動能力が実質的に等しいことを特徴とする液晶駆動用電源装置。

4 . 請求項 1乃至 3のいずれかにおいて、

前記電圧分割回路は、各一対の第 1，第 2の電圧間の電位差が可変であることを特徴とする液晶駆動用電源装置。

5 . 請求項 1乃至 4のいずれかにおいて、

各一対の第 1，第 2の電圧間の電位差は、前記差動増幅回路の入出力電圧間のオフセット電圧の絶対値より大きいことを特徴とする液晶駆動用電源装置。

6 . 請求項 1乃至 4のいずれかにおいて、

前記差動増幅回路は、

前記第 1の電圧が入力され、前記第 1の出力電圧が前記 N型トランジス夕のゲ一卜に印加されるボルテージフォロア型の N型差動増幅回路と、

前記第 2の電圧が入力され、前記第 2の出力電圧が前記 P型トランジスタのゲ —トに印加されるボルテージフォロア型の P型差動増幅回路と、

を含むことを特徴とする液晶駆動用電源装置。

7 . 請求項 6において、

前記一対の第 1 , 第 2の電圧間の電位差は、前記 N型差動増幅回路の入出力電圧間の第 1のオフセット電圧の絶対値と、前記 P型差動増幅回路の入出力電圧間の第 2のオフセット電圧の絶対値との加算値より大きいことを特徴とする液晶駆

8 . 請求項 6または 7において、

前記 N個のィンピーダンス変換回路のうちの少なくとも一つは、前記出力端子と前記第 2の給電線との間に前記 N型トランジスタと並列に接続され、一定のバィァス電圧がゲートに印加される定電流用 N型トランジスタをさらに有することを特徴とする液晶駆動用電源装置。

9 . 請求項 8において、

前記 N個のィンビーダンス変換回路の少なくとも他の一つは、前記第 1の給電線と前記出力端子との間に前記 P型トランジスタと並列に接続され、一定のバイァス電圧がゲートに印加される定電流用 P型トランジスタをさらに有することを特徴とする液晶駆動用電源装置。

1 0 . 請求項 6乃至 9のいずれかにおいて、

前記 N個のインピーダンス変換回路の少なくとも一つは、前記各一対の第 1，第 2の電圧のうちの前記第 1の電圧が、前記 N個の液晶駆動電圧一つと実質的に等しく設定されていることを特徴とする液晶駆動用電源装置。

1 1 . 請求項 1 0において、

前記 N個のインピーダンス変換回路の少なくとも他の一つは、前記各一対の第 1，第 2の電圧のうちの前記第 2の電圧が、前記 N個の液晶駆動電圧の他の一つと実質的に等しく設定されていることを特徴とする液晶駆動用電源装置。

1 2 . 請求項 1乃至 1 1のいずれかに記載の液晶駆動用電源装置と、

走査電極および信号電極が形成された液晶ノネルと、

を有することを特徴とする液晶装置。

1 3 . 請求項 1 2に記載の液晶装置を有することを特徴とする電子機器。