KR100503952B1 - 전자 부품의 제조 방법, 전자 부품 및 탄성표면파 필터 - Google Patents

전자 부품의 제조 방법, 전자 부품 및 탄성표면파 필터 Download PDF

Info

Publication number
KR100503952B1
KR100503952B1 KR10-2003-0022276A KR20030022276A KR100503952B1 KR 100503952 B1 KR100503952 B1 KR 100503952B1 KR 20030022276 A KR20030022276 A KR 20030022276A KR 100503952 B1 KR100503952 B1 KR 100503952B1
Authority
KR
South Korea
Prior art keywords
electrode film
substrate
film
electronic component
electrode
Prior art date
Application number
KR10-2003-0022276A
Other languages
English (en)
Other versions
KR20030081106A (ko
Inventor
다카타에이이치
야마모토야스지
이누이다니겐지
가도타미치오
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20030081106A publication Critical patent/KR20030081106A/ko
Application granted granted Critical
Publication of KR100503952B1 publication Critical patent/KR100503952B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Physical Vapour Deposition (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 특별한 장치를 필요로 하지 않고, 또한 고가의 가스를 필요로 하지 않으며, 비저항이 작고 또한 막경도가 높고 게다가 휨이 적은 α상(相) 텅스텐으로 이루어지는 전극막을 구비한 전자 부품의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 전자 부품의 제조 방법은 기판 위에, α상 텅스텐으로 이루어지는 전극막을 100∼300℃의 기판 온도로 스퍼터링법에 의해 형성하는 전극막 형성 공정과, 상기 전극막을 소망하는 형상으로 가공하는 공정과, 전극막을 열처리하는 공정을 구비한다.

Description

전자 부품의 제조 방법, 전자 부품 및 탄성표면파 필터{Method for manufacturing electronic component, electronic component, and surface acoustic wave filter}
본 발명은 α상(相) 텅스텐으로 이루어지는 전극막을 구비한 전자 부품의 제조 방법, 전자 부품 및 탄성표면파 필터에 관한 것이다.
종래에는 탄성표면파 장치 등의 전자 부품의 전극막에서는, 저저항일 것이 요구된다. 또한, 예를 들면 탄성표면파 장치의 인터디지탈 트랜스듀서 전극이나 반사기 전극에서는, 저저항뿐만 아니라, 높은 막경도가 요구된다. 더우기, 성막시에 있어서 기판의 휨을 발생시키지 않는 저응력의 전극막이 요구되고 있다.
텅스텐막은 비저항이 벌크(bulk)로 5μΩ·㎝정도로 낮고, 막경도가 금속 중에서도 상당히 크다. 따라서, 탄성표면파 장치의 전극막으로서 텅스텐 전극을 사용하면, 삽입손실의 저감을 도모할 수 있다. 그러나, 텅스텐에서는, 성막시의 압력에 의해, 막응력 즉 기판에 가해지는 휨이나 비저항의 변화가 크다고 알려져 있다.
일본국 특허공개 평5-9721호에는, 기판에 바이어스 전압을 인가하여 스퍼터링함으로써 텅스텐막으로 이루어지는 전극막을 형성하는 방법이 개시되어 있다. 여기에서는, 바이어스 전압을 기판에 인가함으로써, 비저항의 상승을 억제하면서, 막응력을 제어할 수 있다고 기술하고 있다. 그리고, 바이어스 전압(V)과, 타겟-기판간 거리(TS), 및 성막 응력(P)를 제어함으로써, 11μΩ·cm 이하의 낮은 비저항 및 1㎬ 이하의 낮은 응력을 갖는 텅스텐막이 형성된다고 기술하고 있다.
다른 한편, 일본국 특허공개 평5-263226호 공보에는, Ar 및 크세논(Xe)의 혼합 가스를 이용한 스퍼터링법에 의해 텅스텐막을 형성하는 방법이 개시되어 있다. 여기에서는, 스퍼터링 가스로서 Xe 가스를 사용한 경우의 텅스텐의 막응력과, Ar 가스을 사용하였을 때의 막응력이 다르다는 것이 이용되고 있다. Xe과 Ar의 혼합비를, 0.1≤Ar/(Ar+Xe)≤0.4의 범위로 함으로써, 저저항 및 저응력의 텅스텐막이 형성된다고 기재되어 있다.
상기 일본국 특허공개 평5-9721호 공보에 기재된 바이어스 스퍼터법에서는, 기판에 바이어스 전압을 인가해야만 하였다. 따라서, 장치가 복잡해지고, 설계의 자유도가 작아진다고 하는 문제가 있었다. 또한, 통상의 스퍼터링 장치를 이용해서 성막을 행할 수가 없었다.
상기 일본국 특허공개 평5-263226호 공보에 기재된 혼합 가스를 사용한 스퍼터링법에서는, 스퍼터링 가스가 고가이고, 성막 비용이 많이 든다.
본 발명의 목적은 상술한 종래 기술의 결점을 해소하고, 복잡하고 고가인 장치를 필요로 하지 않고, 또한 고가의 스퍼터링 가스를 필요로 하지 않으며, 저저항이고 또한 높은 막경도를 가지며, 게다가 막응력이 작은, α상 텅스텐막을 전극막으로서 기판 위에 형성할 수 있는, 전자 부품의 제조 방법, 전자 부품 및 탄성표면파 필터를 제공하는데 있다.
본 발명에 따른 제조 방법의 넓은 국면에 따르면, 기판 위에, α상 텅스텐으로 이루어지는 전극막을 100℃∼300℃의 기판 온도로 스퍼터링법에 의해 형성하는 전극막 형성 공정과, 상기 전극막을 소망하는 형상으로 가공하는 공정과, 상기 전극막을 열처리하는 공정을 구비하는 전자 부품의 제조 방법이 제공된다.
본 발명의 한 특정한 국면에서는, 상기 전극막을 형성하는 공정이, 2×10-4㎩보다도 높은 진공도, 즉 2×10-4㎩보다 낮은 압력하에서 행해지고, 그에 따라서, 한층 더 비저항이 낮은 α상 텅스텐막이 얻어진다.
본 발명의 다른 특정한 국면에서는, 상기 열처리 공정이, 100℃∼400℃의 범위에서 행해지고, 이에 따라서, 한층 더 비저항이 낮고 아울러 막응력이 보다 작고, 기판의 휨을 확실하게 억제할 수 있는 α상 텅스텐막을 형성할 수 있다.
본 발명에 따른 제조 방법의 다른 특정한 국면에서는, 상기 전극막 형성 공정에 있어서, α상 텅스텐으로 이루어지는 전극막의 형성에 앞서, 적어도 1층의 다른 금속 재료로 이루어지는 전극막이 형성되고, 다음으로 α상 텅스텐막으로 이루어지는 전극막이 형성된다. 따라서, 적어도 1층의 다른 금속 재료로 이루어지는 전극막을 구성하는 금속재료로서 기판에 대한 밀착성이 우수한 것을 사용함으로써, 상기 전극막과 α상 텅스텐막으로 이루어지는 전극막의 적층 구조를 갖는 전극막의 기판에 대한 밀착성을 높일 수 있다.
본 발명에 따른 제조 방법의 또 다른 특정한 국면에서는, 상기 전극막 형성 공정에 있어서, α상 텅스텐막으로 이루어지는 전극막이 형성된 후, 적어도 1층의 다른 금속으로 이루어지는 전극막이 α상 텅스텐막 위에 형성된다. 따라서, 상기 적어도 1층의 다른 금속으로 이루어지는 전극막으로서 도전성이 뛰어난 금속 재료로 이루어지는 것 등을 사용함으로써, 상기 전극막과 α상 텅스텐막으로 이루어지는 전극막의 적층 구조를 갖는 전극막의 도전성 등의 특성을 높이거나 할 수 있다.
본 발명에 따른 다른 특정한 국면에서는, 상기 열처리 공정이 상기 전극막을 소망하는 형상으로 가공하는 공정 앞에 행해진다. 따라서, 전극막의 형성에 계속하여 열처리를 동일한 스퍼터링 장치 내에서 용이하게 행할 수 있다.
본 발명에 따른 제조 방법의 또 다른 특정한 국면에서는, 상기 전극막을 열처리하는 공정이, 상기 전극막을 소망하는 형상으로 가공하는 공정 뒤에 행해진다. 따라서, 전극막이 소망하는 형상으로 된 후에 열처리가 행해지므로, 열처리시에 막응력을 경감할 수 있으며, 기판의 휨을 더욱 효과적으로 억제할 수 있다.
본 발명에 따른 제조 방법의 또 다른 특정한 국면에서는, 상기 기판으로서, 압전 기판이 사용되고, 상기 전자 부품으로서 탄성표면파 장치가 제조된다. 따라서, 본 발명에 따른 전자 부품으로서, 비저항이 낮고 또한 막응력이 작은 전극막을 갖는 탄성표면파 장치를 얻을 수 있다.
본 발명에 따른 전자 부품은 기판과, 기판 위에 직접 또는 간접적으로 형성되어 있으며, 비저항이 15μΩ·cm이하이고, 또한 휨이 120㎛이하인 α상 텅스텐막으로 이루어지는 전극막을 구비하는 것을 특징으로 한다.
본 발명에 따른 전자 부품의 한 특정한 국면에서는, 상기 α상 텅스텐막으로 이루어지는 전극막의 상기 기판측 및/또는 기판과는 반대측의 면에 적층형성된 적어도 1층의 α상 텅스텐 이외의 금속 재료로 이루어지는 전극막을 추가로 구비한다. 따라서, α상 텅스텐으로 이루어지는 전극막의 상하에 적층 되는 다른 금속재료로 이루어지는 전극막의 재료를 선정함으로써, 기판에 대한 적층 금속막으로 이루어지는 전극막의 밀착성을 높이거나, 도전성을 높이거나 할 수 있다.
본 발명에 따른 전자 부품의 또 다른 특정한 국면에서는, 상기 기판이 압전 기판이며, 상기 전극막에 의해 형성되는 적어도 1개의 인터디지털 전극을 구비하고, 상기 전자 부품으로서 탄성표면파 장치가 구성되어 있으며, 본 발명에 따라서 비저항이 낮고 또한 막응력이 작고, 기판의 휨이 생기기 어려운, 탄성표면파 장치를 제공할 수 있다.
본 발명의 다른 넓은 국면에 따르면, 압전 기판과, 상기 압전 기판 위에 형성되고 있으며 또한 α상 텅스텐으로 이루어지는 전극막을 구비하는 탄성표면파 필터가 제공된다. 이 α상 텅스텐으로 이루어지는 전극막은 본 발명의 전자 부품의 제조 방법에 따라서 구성된다.
(실시형태)
이하, 도면을 참조하면서 본 발명의 실시형태를 설명하겠다.
본 발명에 따른 전자 부품의 제조 방법에서는, 도 1에 모식적으로 나타낸 바와 같이, 먼저 α상 텅스텐으로 이루어지는 전극막이 기판 위에 직접 또는 간접적으로 형성된다. 이 경우, α상 텅스텐으로 이루어지는 전극막의 형성은 기판 온도를 100∼300℃의 범위로 하여 스퍼터링에 의해 행해진다.
스퍼터링의 장치에 대해서는 특별히 한정되지 않고, 평행 평판형 또는 플래너터리(planetary)형 스퍼터링 장치를 이용할 수 있다.
스퍼터링시에는, 성막 중에 소정의 기판 온도 및 소망하는 도달 진공도가 되도록 하여, α상 텅스텐으로 이루어지는 전극막이 형성된다. 타겟으로서는, 텅스텐 단일체가 사용된다. 또한, 스퍼터링 가스로서는, Ar 가스만을 사용할 수 있다. 다만, 스퍼터링 가스에 대해서는, Ar 가스 이외에 Ne, Kr, N2 가스 등을 사용해도 좋다. 어느 것으로 하더라도, 스퍼터링 가스의 혼합 및 고가의 스퍼터링 가스의 사용을 피할 수 있기 때문에, 저가로 전극막을 형성할 수 있다.
α상 텅스텐으로 이루어지는 전극막의 형성시에는, 기판 온도는 100∼300℃가 된다. 이것은 후술하는 실험예로부터 명확한 바와 같이, 100∼300℃의 범위로 함으로써, 저응력의 α상 텅스텐으로 이루어지는 전극막을 형성할 수 있기 때문이다.
상기 진공도는 바람직하게는 2×10-4㎩보다도 높은 진공도 (2×10-4㎩보다 낮은 압력)가 된다. 도달 진공도가 2×10-4㎩보다도 낮은 경우에는, 충분히 저저항 및 저응력의 α상 텅스텐막으로 이루어지는 전극막을 형성하는 것이 곤란하게 되는 경우가 있다.
또한, 상기 기판으로서는, 특별히 한정되지 않고, α상 텅스텐막으로 이루어지는 전극막이 형성되는 여러가지 전자 부품에 따라서, 적절한 재료로 이루어지는 기판을 사용할 수 있다. 예를 들면, 탄성표면파 장치를 얻는 경우에는, 상기 기판으로서, 수정 등의 압전 단결정 또는 티탄산 지르콘산납계 세라믹스와 같은 압전 세라믹스로 이루어지는 압전 기판이 사용된다. 압전 기판 위에 ZnO 박막 등의 압전 박막을 형성하여 이루어지는 압전 기판을 사용해도 되고, 또는 절연 기판 위에 압전 박막을 형성하여 이루어지는 압전 기판을 사용해도 좋다.
Ar 가스를 스퍼터링 가스로서 사용한 경우, 그 가스 압력의 제어는, 가스 압력 제어 밸브나 가스 유량 제어 장치를 사용하여, 1.0∼2.0㎩의 범위가 되도록 제어하면 된다. 도 13에 나타낸 바와 같이, 상술한 가스 압력 범위이라면, 기판 가열온도 200℃에서 휨량±120㎛ 이내로 억제할 수 있다.
상기와 같이 하여, 스퍼터링시에 있어서의 분위기 및 기판 온도를 제어한 후, 타겟에 DC 전력을 100∼200W 인가함으로써, Ar 이온이 생성되고, 타겟이 스퍼터링되고, 텅스텐 입자가 기판 위에 퇴적되어, α 상 텅스텐막으로 이루어지는 전극막이 형성된다.
한편, 상기 DC 전력의 크기는, 타겟의 칫수에 따라서 적절히 변경하면 된다. 타겟의 칫수가 10.16㎝ 직경 정도의 원판인 경우에는, 상기한 바와 같이 100∼200W정도의 전력을 인가하면 된다.
상기와 같이 하여, 전극막 형성 공정이 행해지는데, 그 후, 전극막의 형상 가공 공정 또는 전극막의 열처리 공정이 행해진다. 전극막의 형상 가공 공정은 전극막의 열처리 공정전 또는 후의 어디에서 행해져도 된다.
전극막 가공 전에 열처리를 행한 경우에는, 기판의 휨이 커지고, 막응력이 커서 박리될 우려가 있다. 이에 비하여, 전극막 가공 후에 열처리를 실시한 경우에는, 전극막이 소망하는 형상으로 된 후이기 때문에, 막 응력을 경감할 수 있고, 기판의 휨을 더욱 효과적으로 억제할 수 있다. 따라서, 바람직하게는, 전극 가공 후에 열처리 공정을 실시하는 것이 바람직하다.
바람직하게는, 스퍼터링 장치내에 있어서, 전극막을 형성한 후, 대기 개방하지 않고, 열처리가 행해진다. 이 열처리는 소정 온도에서 몇시간 유지함으로써 행해질 수 있다. 소정 온도라 함은, 바람직하게는 100∼400℃의 온도이고, 후술하는 실험예로부터 알 수 있는 바와 같이, 이 온도 범위에서 열처리를 행함으로써, 저응력 및 저저항의 α상 텅스텐막으로 이루어지는 전극막이 형성될 수 있다.
한편, 상기 열처리는 스퍼터링 장치로부터 전극막이 형성된 기판을 꺼낸 후, 다수개의 기판을 한번에 열처리할 수 있는 열처리 장치를 사용하여 행해도 좋다. 이 경우의 열처리의 분위기에 대해서는 특별히 한정되지 않고, 진공 또는 불활성 가스로 이루어지는 분위기가 사용된다.
전극막의 형상 가공 공정은 포토리소그래피-에칭 등의 적절한 방법으로 행해질 수 있다. 이 전극막의 형상 가공 공정에 의해, 예를 들면 탄성표면파 장치의 인터디지탈 트랜스듀서용 전극 등의 소망하는 형상의 전극이 형성된다.
한편, 상기 전극막 형성 공정에 있어서는, 기판 위에 α상 텅스텐막으로 이루어지는 전극막만을 형성해도 되고, 또는 α상 텅스텐막으로 이루어지는 전극막의 상측 및/또는 하측에, 다른 금속으로 이루어지는 적어도 1층의 전극막을 형성해도 좋다. 이와 같이, α상 텅스텐막으로 이루어지는 전극막과 다른 금속막으로 이루어지는 전극막을 적층함으로써, 다른 금속막의 도전성이나 기판에 대한 밀착성을 이용하여, 더욱 저저항 및/또는 기판에 대한 밀착력이 뛰어난 전극막을 형성할 수 있다.
다음으로, 구체적인 실험예에 대해서 설명하겠다.
(실험예 1)
도 2에 나타낸 스퍼터링 장치를 이용하고, 수정 기판 위에, 하기의 스퍼터링 조건으로 α상 텅스텐 전극막을 형성했다. 도 2에 있어서, 스퍼터링 장치(1)는 스퍼터실(2)을 갖는다. 스퍼터실(2) 내부는 도시하지 않은 흡인원에 의해 배기되어, 소망하는 도달 진공도가 되도록 구성되어 있다. 스퍼터실(2) 내부에는, 양극(3)과 대향하도록 타겟(4)이 배치되어 있다. 양극(3)의 타겟측의 면에 기판(5)이 적층되어 있다.
한편, 참조번호 6은 셔터를 나타내고, 7은 DC원을 나타낸다. 또한, 스퍼터 가스는 가스 유입구(8)로부터 스퍼터실(2)에 도입되어, 배기구(9)로부터 배출되도록 구성되어 있다.
타겟: 텅스텐 단일체, 지름 10.16㎝
기판 온도: 200℃
스퍼터링 가스: Ar 가스, 1.1㎩
인가 전력: DC 100W
도달 진공도: 6.8×10-5㎩
얻어진 텅스텐으로 이루어지는 전극막의 결정성을 XRD(X선 회절법)에 의해 측정했다. 결과를 도 3에 나타낸다. 또한, 비교를 위하여, 기판을 가열하지 않고, 다른 것은 상기와 동일한 조건으로 텅스텐막을 형성했다. 이 비교예에 있어서의 텅스텐막의 XRD 스펙트럼을 도 4에 나타낸다.
도 4로부터 알 수 있는 바와 같이, 기판을 가열하지 않고 성막했을 때에 얻어진 XRD 스펙트럼에서는, 강도가 큰 피크가 β상 텅스텐(200)이며, 대부분 β상 텅스텐이라는 것을 알 수 있다. 또한, 이 비교를 위하여 성막한 텅스텐막에서는, 비저항은 1570μΩ·㎝으로 매우 높았다. 또한, 얻어진 텅스텐막에 균열이 생기고 있었다.
이에 비하여, 기판 온도를 200℃로 가열함으로써 얻어진 텅스텐막에서는, 도 3으로부터 알 수 있는 바와 같이, 강도가 큰 피크가 α상 텅스텐(110)이며, α상 텅스텐막이 형성되고 있음을 알 수 있다. 또한, 이 α상 텅스텐으로 이루어지는 전극막에서는, 비저항은 14.1μΩ·㎝으로 낮았다. 또한, 얻어진 전극막에 균열은 보이지 않았다.
따라서, 성막시에, 기판 온도를 200℃로 함으로써, 기판을 가열하지 않은 경우에 비하여, 균열을 발생시키지 않고, 저저항의 α상 텅스텐막을 형성할 수 있음을 알 수 있다.
(실험예 2)
다음으로, 상기 실험예 1을 동일한 방법으로, 다만 성막시에 있어서의 기판 온도를 여러가지로 변경하고, 성막후에 스퍼터링 장치(1) 내부에서, 300℃에서 약 3시간 1×10-5㎩의 진공도로 유지함으로써 열처리 공정을 실시했다. 이렇게 하여 얻어진 각 텅스텐막의 XRD 스펙트럼에 있어서의 α상 텅스텐이라는 것을 나타낸 (110) 피크의 강도와, 비저항을 구하였다. 결과를 도 5 및 도 6에 나타낸다. 한편, 도 5에서는, 성막시에 있어서의 Ar 가스의 압력은, 실험예 1과 마찬가지로 1.1㎩로 하고, 도 6에서는, 1.5㎩로 한 결과를 나타낸다.
도 5 및 도 6에 있어서, □가 α상이라는 것을 나타낸 피크 강도이고, ×가 β상을 나타낸 (200) 피크의 강도를 나타내고, ○이 비저항의 결과를 나타낸다.
도 6으로부터 알 수 있는 바와 같이, 성막시에 있어서의 Ar 가스 압력이 1.5㎩인 경우에는, 기판 온도 즉 성막 온도가 23℃(상온)인 경우에는, α상이 주체이 지만, 저항이 높은 β상이 생기고 있기 때문에, 비저항이 24μΩ·㎝으로 높았다. 이에 비하여, 100℃ 이상의 기판 온도로 성막한 경우에는, Ar 가스의 압력이 1.1㎩ 및 1.5㎩ 중의 어느 것이더라도, 안정된 α상 텅스텐막이 형성되고 있음을 알 수 있다. 즉 도 5의 Ar 가스 압력 1.1㎩로 하여 성막 온도를 100℃ 이상으로 함으로써, 비저항이 15μΩ·㎝이하인 매우 낮은 α상 텅스텐막을 형성할 수 있음을 알 수 있다.
또한, 실험예 2의 도 5에 나타낸 결과의 경우, 즉 Ar 가스 압력이 1.1㎩ 및 300℃에서 열처리가 실행되어 형성된 텅스텐막에 있어서의 휨을 측정했다. 이 휨량 및 비저항과 성막 온도간의 관계를 도 7에 나타낸다. 한편, 도 7에 있어서의 비저항이 도 5의 눈금보다도 확대되어 있음을 지적해 둔다.
도 7로부터 알 수 있는 바와 같이, 성막 온도가 높아짐에 따라서, 비저항이 저하하고, 다른 한편, α상 텅스텐막의 휨량은 성막 온도가 높아짐에 따라서 커지는 것을 알 수 있다. 300℃의 성막 온도에서는, 휨량은 124㎛가 되고, 이 휨량을 넘으면, 예를 들면 기판에 대한 전극막의 밀착성이 손상되거나, 소망하는 전기적 특성을 얻을 수 없는 경우가 있다. 따라서, 기판의 휨량의 성막 온도에 따른 상승을 고려하면, 비저항이 낮고 아울러 응력이 낮은 α상 텅스텐막으로 이루어지는 전극막을 형성하기 위해서는, 기판 온도는 300℃이하인 것이 필요하다는 것을 알 수 있다.
즉, 실험예 1 및 2로부터, 기판 온도를 100℃∼300℃의 범위로 함으로써, 저응력으로 휨이 적고, 비저항이 낮은 α상 텅스텐으로 이루어지는 전극막을 형성할 수 있다는 것을 알 수 있다.
(실험예 3)
인가한 DC 전력을 100W, Ar 가스의 압력을 1.1㎩, 성막 온도를 200℃로 하고, 도달 진공도를 여러가지로 다르게 한 것을 제외하고는, 실험예 1과 동일하게 하여 텅스텐막을 성막했다. 이렇게 하여 얻어진 텅스텐막의 비저항을 측정했다. 도달 진공도와 비저항간의 관계를 도 8에 ○으로 플롯(plot)하여 나타낸다.
도 8로부터 알 수 있는 바와 같이, 도달 진공도가 저하하면 비저항이 높아지고, 2.5×10-4㎩이상의 진공도에서는, 비저항이 15μΩ·㎝보다 높아지는 것을 알 수 있다. 따라서, 안정되게 비저항 15μΩ·㎝이하로 하기 위해서는, 도달 진공도를 2.0×10-4㎩보다도 낮게 하면 된다는 것을 알 수 있다. 2.0×10-5㎩까지 진공도를 높이면, 비저항이 11μΩ·㎝으로 낮아져서, 10μΩ·㎝에 가까운 낮은 비저항의 텅스텐막을 얻을 수 있다.
(실험예 4)
실험예 3와 마찬가지로 하여 여러가지 도달 진공도로 스퍼터링에 의해 텅스텐막을 형성한 후, 대기 개방하지 않고 350℃의 온도에서 약 3시간 감압하에서 열처리하였다. 이와 같이 하여 열처리가 실시된 각 텅스텐막에 대하여, 실험예 3과 마찬가지로 비저항을 구하고, 도달 진공도와 비저항간의 관계를 구했다. 결과를 도 8에 ×로 플롯하여 나타낸다.
도 8로부터 알 수 있는 바와 같이, 열처리를 행한 경우에 있어서도, 상기 도달 진공도가 낮아짐에 따라서 비저항이 높아지는 것을 알 수 있다. 또한, 열처리를 실시함으로써, 열처리를 실행하지 않은 실험예 3의 경우와 비교하여, 어느쪽의 도달 진공도에 있어서도 비저항을 낮게 할 수 있다는 것을 알 수 있다.
(실험예 5)
다음으로, 실험예 4와 마찬가지로 하여, 다만 성막 온도를 200℃로 하고, 열처리 온도를 여러가지로 변경하여 텅스텐막을 성막했다. 이와 같이 하여 얻어진 텅스텐막의 열처리 온도와, 휨량 및 비저항간의 관계를 도 9에 나타낸다. 도 9에 있어서, ×가 휨량, ○이 비저항을 나타낸다.
도 9로부터 알 수 있는 바와 같이, 열처리 온도가 높아짐에 따라서, 비저항이 작아지고, 열처리 온도가 400℃인 경우에도, 휨은 100㎛이하로 작다는 것을 알 수 있다. 또한, 열처리 온도가 500℃가 되면, 비저항이 반대로 높아지고, 휨량이 100㎛이상이 되는 것을 알 수 있다.
도 9로부터, 열처리 온도를 200℃∼400℃의 범위로 하면, 응력이 낮고 비저항이 낮은 텅스텐으로 이루어지는 전극막을 형성할 수 있다는 것을 알 수 있다. 바람직하게는, 300℃∼400℃의 범위에서 열처리를 행하면, 휨량을 100㎛로 하고, 또한 비저항을 13μΩ·㎝이하로 매우 작게 할 수 있다는 것을 알 수 있다.
도 9의 결과는 성막 온도가 200℃인 경우인데, 성막 온도가 100℃인 경우에는, 열처리 온도도 성막 온도와 동일한 100℃로 하는 것을 고려하여, 열처리 온도 범위는 100℃∼400℃의 범위로 하면 되고, 그에 따라서 성막 온도가 200℃인 상기 실험예의 경우와 마찬가지로, 충분히 작은 비저항 및 휨량을 실현할 수 있다.
상술한 실험예에서는, 기판 위에 α상 텅스텐으로 이루어지는 전극막이 형성되어 있었지만, 본 발명에 있어서는, α상 텅스텐으로 이루어지는 전극막의 상측 및/또는 하측에 적어도 1층의 다른 금속으로 이루어지는 전극막이 형성되어 있어도 된다. 도 10은 이러한 변형예를 나타낸 부분 노치 단면도이다.
기판(21) 위에, α상 텅스텐으로 이루어지는 전극막(22)을 형성하기 전에, 동일한 스퍼터링 장치내에서, 전극막(23)이 먼저 기판(21) 위에 성막된다. 전극막(23)으로서는, Ti, Al 또는 CrNi 합금 등으로 이루어지는 전극막을 사용할 수 있으며, 그에 따라서 기판(21)에 대한 전극막(23)의 밀착성을 높일 수 있다. 그 후, 상기 실험예와 마찬가지로 하여, 전극막(23) 위에, α상 텅스텐으로 이루어지는 전극막(22)이 형성된다.
다음으로, α상 텅스텐으로 이루어지는 전극막(22) 위에, 전극막(24)이 동일한 스퍼터링 장치내에서 형성된다. 전극막(24)은 Au나 Al 등의 도전성이 뛰어난 재료에 의해 구성될 수 있다.
도 10에 나타낸 변형예에서는, 전극막(22)의 하측에 형성된 전극막(23)이 Al, Ti 또는 CrNi 합금으로 이루어지기 때문에, 적층 구조의 전극막의 기판(21)에 대한 밀착성을 높일 수 있으며, 또한 전극막(24)이 Au나 Al로 이루어지기 때문에, 도전성을 높일 수 있다.
이와 같이, 본 발명에 따른 전자 부품에서는, α상 텅스텐으로 이루어지는 전극막의 상측 및 하측에, α상 텅스텐 이외의 금속으로 이루어지는 전극막을 적층 함으로써, 도전성이나 기판에 대한 밀착성을 높일 수 있다.
한편, 도 10에서는, 전극막(22)의 상측 및 하측에 각각 1층의 전극막(23, 24)이 형성되어 있었지만, 텅스텐 이외의 금속으로 이루어지는 전극막은, 전극막(22)의 상측 및 하측에 있어서, 복수층 형성되어 있어도 된다. 또한, 전극막(22)의 상측 또는 하측의 한쪽에만 다른 금속 재료로 이루어지는 전극막이 형성되어 있어도 된다.
또한, 도 10에 나타낸 변형예에서는, 전극막(23)이 Ti, Al 또는 CrNi 합금에 의해 구성되어 있었지만, 다른 금속을 사용해도 된다. 또한, 전극막(24)에 대해서도, Au 또는 Al뿐만 아니라, Ag 등의 α상 텅스텐보다도 비저항이 작은 다른 금속이나 합금을 사용해도 된다.
α상 텅스텐으로 이루어지는 전극막(22)은 기판에 대한 밀착 강도가 충분히 높지 않다. 따라서, 전극막(22)의 휨량이 커지면, 전극막이 박리될 우려가 있다. 이에 비하여, 본 변형예와 같이, 밀착 강도가 α상 텅스텐에 비하여 양호한 전극막(23)을 사용함으로써, 상기 박리를 확실하게 방지할 수 있다.
도 11은 본 발명의 전자 부품의 제조 방법으로 제조되는 전자 부품의 일례를 나타낸 모식적 평면도이다. 여기에서는, 전자 부품으로서의 탄성표면파 필터(31)가 도시되어 있다. 탄성표면파 필터(31)는 수정 기판으로 이루어지는 압전 기판(32) 위에, IDT 전극(33, 34) 및 반사기 전극(35, 36)을 형성한 구조를 갖는다. 본 발명에 따라서, 압전 기판(32) 위에, 먼저 α상 텅스텐으로 이루어지는 전극막을 스퍼터링에 의해 전체면에 형성한 후, 도시한 IDT 전극(33, 34) 및 반사기 전극(35, 36)을 반응성 이온 에칭 등에 의해 가공함으로써 형성한다. 그 후, 본 발명에 따라서 상기 열처리를 실시함으로써, 도 11에 나타낸 탄성표면파 장치(31)를 얻을 수 있다. 따라서, α상 텅스텐막으로 이루어지는 전극을 본 발명에 따라서, 고가의 스퍼터링 가스를 사용하지 않고, 복잡한 장치를 사용하지 않고 제조할 수 있으며, 게다가 저저항이고 또한 막경도가 큰 전극 구조를 갖는 탄성표면파 장치(31)를 얻을 수 있다.
한편, 상기 압전 기판으로서는, 수정 기판 이외의 압전 기판 재료를 이용할 수 있다. 예를 들면, LiTaO3 기판이나 LiNbO3 기판을 상기 압전 기판으로 사용한 경우에 있어서도, 동일한 특성을 얻을 수 있다.
도 12는 이와 같이 하여 얻어진 탄성표면파 장치의 감쇠량 주파수 특성 및 군 지연 시간 주파수 특성을 나타낸 도면이다.
한편, 본 발명은 탄성표면파 장치에 한하지 않고, α상 텅스텐으로 이루어지는 전극막을 갖는 전자 부품의 제조 방법에 일반적으로 적용할 수 있으며, 본 발명에 있어서의 전자 부품은 탄성표면파 장치에 한정되는 것은 아니다.
본 발명에 따른 전자 부품의 제조 방법에서는, 기판 위에, 100∼300℃ 기판 온도로 스퍼터링법에 의해 α상 텅스텐으로 이루어지는 전극막이 형성되는 전극막 형성 공정과, 전극막을 소망하는 형상으로 가공하는 공정과, 전극막을 열처리하는 공정을 구비하기 때문에, 스퍼터링시에 있어서 복잡한 장치를 필요로 하지 않고, 상기 기판 온도 범위를 제어하는 것만으로, 고가의 가스를 사용하지 않고도, 비저항이 작고 또한 막경도가 큰 α상 텅스텐으로 이루어지는 전극막을 저가로 형성할 수 있다. 따라서, 전자 부품의 가격을 효과적으로 저감할 수 있음과 아울러, 저저항이고 또한 막경도가 높고, 게다가 휨이 적은 α상 텅스텐으로 이루어지는 전극막을 갖는 전자 부품을 제공하는 것이 가능해진다.
본 발명의 전자 부품에서는, 기판 위에 α상 텅스텐막으로 이루어지는 전극막이 직접 또는 간접적으로 형성되어 있으며, 상기 α상 텅스텐막으로 이루어지는 전극막의 비저항이 15μΩ·㎝이하이고, 휨이 120㎛이하이기 때문에, 경도가 높은 α상 텅스텐막을 사용한 전극막으로, 저항이 작고 또한 휨이 작기 때문에, 박리가 생기기 어려운, 전극막을 구비한 전자 부품을 제공할 수 있다.
본 발명에 따른 탄성표면파 필터에서는, 기판 위에 α상 텅스텐으로 이루어지는 전극막이 형성되어 있다. 이 전극막은 본 발명에 따른 제조 방법에 따라서 형성될 수 있다. 따라서, 비저항이 작고 또한 막경도가 큰 α상 텅스텐으로 이루어지는 전극막을 저가로 형성할 수 있기 때문에, 저저항이고 또한 막경도가 높고, 게다가 휨이 적은 α상 텅스텐으로 이루어지는 전극막을 구비한 탄성표면파 필터를 제공할 수 있다.
도 1은 본 발명의 제조 방법을 설명하기 위한 개략 공정도.
도 2는 본 발명에서 사용되는 스퍼터링 장치의 일례를 나타낸 개략 구성도.
도 3은 실험예 1에 있어서 성막된 α상(相) 텅스텐막의 XRD 스펙트럼을 나타낸 도면.
도 4는 실험예 1에 있어서 비교를 위하여 성막된 비교예의 텅스텐막의 XRD 스펙트럼을 나타낸 도면.
도 5는 실험예 2에 있어서, 성막 온도와, XRD 스펙트럼에 있어서의 α상 텅스텐에 의거하는 피크 강도 및 비저항간의 관계를 나타낸 도면.
도 6은 실험예 2에 있어서, 성막 온도와, XRD 스펙트럼에 있어서의 α상 텅스텐에 의거하는 피크 강도 및 비저항간의 관계를 나타낸 도면.
도 7은 실험예 2에 있어서, 성막 온도를 변화시킨 경우의 α상 텅스텐막의 휨량과 비저항의 변화를 나타낸 도면.
도 8은 실험예 3, 4에 있어서 얻어진 텅스텐막의, 성막시에 있어서의 도달 진공도와 비저항간의 관계를 나타낸 도면.
도 9는 실험예 4에 있어서, 열처리 공정의 열처리 온도를 변화시킨 경우의 α상 텅스텐으로 이루어지는 전극막의 휨량 및 비저항의 변화를 나타낸는 도.
도 10은 본 발명의 전자 부품의 변형예를 설명하기 위한 부분 노치 단면도이고, α상 텅스텐으로 이루어지는 전극막의 상하에 다른 금속으로 이루어지는 전극막이 형성되어 있는 구조를 나타낸 도면.
도 11은 본 발명의 전자 부품의 일례로서의 탄성표면파 장치를 나타낸 모식적 평면도.
도 12는 도 11에 나타낸 탄성표면파 장치의 감쇠량 주파수 특성 및 군 지연 시간 특성을 나타낸 도면.
도 13은 기판을 200℃로 가열한 경우와, 가열하지 않은 경우의 Ar 가스 압력과 기판의 휨량간의 관계를 나타낸 도면.
(도면의 주요 부분에 있어서의 부호의 설명)
1: 스퍼터링 장치 2: 스퍼터실
3: 양극 5: 타겟
21: 기판 22: α상 텅스텐으로 이루어지는 전극막
23, 24: 전극막 31: 탄성표면파 장치
32: 압전 기판 33, 34: IDT 전극
35, 36: 반사기 전극

Claims (12)

  1. 기판 위에, α상(相) 텅스텐으로 이루어지는 전극막을 100℃∼300℃의 기판 온도로 스퍼터링법에 의해 형성하는 전극막 형성 공정과,
    상기 전극막을 소망하는 형상으로 가공하는 공정과,
    상기 전극막을 열처리하는 공정을 구비하고,
    상기 전극막을 형성하는 공정이 2×10-4㎩보다도 낮은 압력하에서 행해지는 것을 특징으로 하는 전자 부품의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 열처리 공정이 100℃∼400℃의 범위에서 행해지는 것을 특징으로 하는 전자 부품의 제조 방법.
  4. 제1항에 있어서, 상기 전극막 형성 공정에 있어서, α상 텅스텐으로 이루어지는 전극막의 형성에 앞서, 적어도 1층의 다른 금속 재료로 이루어지는 전극막이 형성되고, 이어서 α상 텅스텐막이 형성되는 것을 특징으로 하는 전자 부품의 제조 방법.
  5. 제1항에 있어서, 상기 전극막 형성 공정에 있어서, α상 텅스텐막으로 이루어지는 전극막이 형성된 후, 적어도 1층의 다른 금속으로 이루어지는 전극막이 α상 텅스텐막 위에 형성되는 것을 특징으로 하는 전자 부품의 제조 방법.
  6. 제1항에 있어서, 상기 열처리 공정이 상기 전극막을 소망하는 형상으로 가공하는 공정 앞에 행해지는 것을 특징으로 하는 전자 부품의 제조 방법.
  7. 제1항에 있어서, 상기 전극막을 열처리하는 공정이, 상기 전극막을 소망하는 형상으로 가공하는 공정 뒤에 행해지는 것을 특징으로 하는 전자 부품의 제조 방법.
  8. 제1항에 있어서, 상기 기판으로서 압전 기판이 사용되고, 상기 전자 부품으로서 탄성표면파 장치가 제조되는 것을 특징으로 하는 전자 부품의 제조 방법.
  9. 기판과,
    기판 위에 직접 또는 간접적으로 형성되어 있고, 비저항이 15μΩ·㎝이하이고, 또한 휨이 120㎛이하인 α상 텅스텐막으로 이루어지는 전극막을 구비하는 것을 특징으로 하는 전자 부품.
  10. 제9항에 있어서, 상기 α상 텅스텐막의 상기 기판측 및/또는 기판과는 반대측의 면에 적층형성된 적어도 1층의 α상 텅스텐 이외의 금속 재료로 이루어지는 전극막을 추가로 구비하는 것을 특징으로 하는 전자 부품.
  11. 제9항에 있어서, 상기 기판이 압전 기판이고, 상기 전극막에 의해 형성되는 적어도 1개의 인터디지털 전극을 구비하고, 상기 전자 부품으로서 탄성표면파 장치가 구성되어 있는 것을 특징으로 하는 전자 부품.
  12. 압전 기판과,
    상기 압전 기판 위에 형성되어 있고, 스퍼터링에 의해 형성되는 α상 텅스텐으로 이루어지는 IDT전극 및 반사기 전극을 포함하는 것을 특징으로 하는 탄성표면파 필터.
KR10-2003-0022276A 2002-04-09 2003-04-09 전자 부품의 제조 방법, 전자 부품 및 탄성표면파 필터 KR100503952B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00106301 2002-04-09
JP2002106301 2002-04-09
JPJP-P-2003-00048147 2003-02-25
JP2003048147A JP4225081B2 (ja) 2002-04-09 2003-02-25 電子部品の製造方法、電子部品及び弾性表面波フィルタ

Publications (2)

Publication Number Publication Date
KR20030081106A KR20030081106A (ko) 2003-10-17
KR100503952B1 true KR100503952B1 (ko) 2005-07-26

Family

ID=28793550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0022276A KR100503952B1 (ko) 2002-04-09 2003-04-09 전자 부품의 제조 방법, 전자 부품 및 탄성표면파 필터

Country Status (4)

Country Link
US (1) US7010837B2 (ko)
JP (1) JP4225081B2 (ko)
KR (1) KR100503952B1 (ko)
CN (1) CN1277352C (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888842B2 (en) * 2004-02-13 2011-02-15 University Of Maine System Board Of Trustees Ultra-thin film electrodes and protective layer for high temperature device applications
US7285894B1 (en) 2004-02-13 2007-10-23 University Of Maine System Board Of Trustees Surface acoustic wave devices for high temperature applications
KR100810629B1 (ko) 2004-12-08 2008-03-06 삼성에스디아이 주식회사 대향 타겟식 스퍼터링 장치를 이용한 유기 발광 소자의제조방법
DE102006003847B4 (de) * 2006-01-26 2011-08-18 Siemens AG, 80333 Verfahren und Vorrichtung zum Herstellen eines polykristallinen Keramikfilms auf einem Substrat
US20100007444A1 (en) * 2006-04-20 2010-01-14 Anis Nurashikin Nordin GHz Surface Acoustic Resonators in RF-CMOS
US8143681B2 (en) * 2006-04-20 2012-03-27 The George Washington University Saw devices, processes for making them, and methods of use
JP5070813B2 (ja) * 2006-11-17 2012-11-14 パナソニック株式会社 電子部品およびその製造方法
US20100061142A1 (en) * 2007-03-22 2010-03-11 Koji Arita Memory element and memory apparatus
JP2008244201A (ja) * 2007-03-28 2008-10-09 Brother Ind Ltd 圧電アクチュエータの製造方法
US8018010B2 (en) * 2007-04-20 2011-09-13 The George Washington University Circular surface acoustic wave (SAW) devices, processes for making them, and methods of use
US20090124513A1 (en) * 2007-04-20 2009-05-14 Patricia Berg Multiplex Biosensor
EP2144309B1 (en) 2007-04-24 2014-06-04 Panasonic Corporation Piezoelectric device and its manufacturing method
JP5233157B2 (ja) * 2007-04-24 2013-07-10 パナソニック株式会社 圧電デバイス
JP5277696B2 (ja) * 2008-04-07 2013-08-28 パナソニック株式会社 圧電デバイスの製造方法
WO2010004675A1 (ja) * 2008-07-11 2010-01-14 パナソニック株式会社 電流抑制素子、記憶素子、及びこれらの製造方法
KR101038210B1 (ko) * 2008-07-15 2011-05-31 주식회사기원전자 발전기능을 구비한 다기능 운동기구
JP5278004B2 (ja) * 2009-01-30 2013-09-04 セイコーエプソン株式会社 弾性表面波素子および圧電デバイス
KR100967915B1 (ko) * 2009-06-24 2010-07-06 (주)에코그린텍 발전형 운동기구의 활용 장치 및 방법
JP2011258811A (ja) * 2010-06-10 2011-12-22 Ulvac Japan Ltd 半導体装置の製造方法
US8960004B2 (en) 2010-09-29 2015-02-24 The George Washington University Synchronous one-pole surface acoustic wave resonator
JP2012114233A (ja) * 2010-11-24 2012-06-14 Ulvac Japan Ltd 半導体装置の製造方法
US9184727B2 (en) * 2012-06-11 2015-11-10 Phonon Corporation SAW device and method for post-seal frequency trimming

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639165A (en) * 1968-06-20 1972-02-01 Gen Electric Resistor thin films formed by low-pressure deposition of molybdenum and tungsten
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4521081A (en) * 1981-03-30 1985-06-04 Ricoh Company, Ltd. Electrochromic display device
DE3515919A1 (de) 1985-05-03 1986-11-06 Fried. Krupp Gmbh, 4300 Essen Verschleissfester beschichteter hartmetallkoerper und verfahren zu seiner herstellung
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US4872905A (en) * 1988-05-11 1989-10-10 The United States Of America As Represented By The United States Department Of Energy Method of producing non-agglomerating submicron size particles
JP2954407B2 (ja) 1990-11-30 1999-09-27 株式会社日立製作所 薄膜形成方法
JPH06101462B2 (ja) * 1991-04-30 1994-12-12 インターナショナル・ビジネス・マシーンズ・コーポレイション 過フッ化炭化水素ポリマ膜を基板に接着する方法および 基板
JPH05263226A (ja) 1992-03-17 1993-10-12 Fujitsu Ltd 薄膜形成方法
JP3405439B2 (ja) * 1996-11-05 2003-05-12 株式会社荏原製作所 固体表面の清浄化方法
US6103609A (en) * 1997-12-11 2000-08-15 Lg Semicon Co., Ltd. Method for fabricating semiconductor device
US6291820B1 (en) * 1999-01-08 2001-09-18 The Regents Of The University Of California Highly charged ion secondary ion mass spectroscopy
JP2000323510A (ja) 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置
JP3376969B2 (ja) 1999-09-02 2003-02-17 株式会社村田製作所 弾性表面波装置及びその製造方法

Also Published As

Publication number Publication date
JP4225081B2 (ja) 2009-02-18
JP2004006673A (ja) 2004-01-08
US20030231082A1 (en) 2003-12-18
US7010837B2 (en) 2006-03-14
CN1450718A (zh) 2003-10-22
CN1277352C (zh) 2006-09-27
KR20030081106A (ko) 2003-10-17

Similar Documents

Publication Publication Date Title
KR100503952B1 (ko) 전자 부품의 제조 방법, 전자 부품 및 탄성표면파 필터
US7862927B2 (en) Thin film battery and manufacturing method
CN110660583B (zh) 薄膜电容器
KR20110120342A (ko) 스퍼터링된 압전 재료
JP3735550B2 (ja) 弾性表面波装置およびその製造方法
JP2004221622A (ja) 圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法
EP1467483B1 (en) Method for manufacturing a surface acoustic wave device
CN112359325A (zh) 蒸镀设备及蒸镀方法
TWI699439B (zh) 壓電薄膜元件
JP4543545B2 (ja) 圧電薄膜共振子の電極構造の形成方法
CN110832654A (zh) 压电薄膜元件
JP2009141230A (ja) 半導体装置の製造方法および半導体装置製造用スパッタ装置
JP4287826B2 (ja) キャパシタ及びその製造方法、それを用いたフィルタ、それに用いる誘電体薄膜
EP1170861B1 (en) Method for manufacturing surface acoustic wave apparatus
JPH05175157A (ja) チタン系化合物の成膜方法
JPS63185052A (ja) タンタル金属薄膜回路
CN114592172A (zh) 声表面波滤波器的叉指电极及其制备方法、以及声表面波滤波器
JPH11233305A (ja) Ｐｔｃサーミスタ薄膜素子
JPH0766070A (ja) 積層セラミックコンデンサの製造方法
CN115276584A (zh) 声表面波器件的叉指电极的制造方法
JPH02194163A (ja) 無機質基板のメタライゼーションの方法
CN116875945A (zh) 一种高品质铌酸锂压电材料及其制备方法、耐高温传感器
JPH07145479A (ja) スパッタリングターゲット
JP2003239067A (ja) Ｄｃスパッタ蒸着用ターゲット
JP2024000433A (ja) 成膜方法及び弾性波デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160708

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170707

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee