JP2012114233A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012114233A JP2012114233A JP2010261818A JP2010261818A JP2012114233A JP 2012114233 A JP2012114233 A JP 2012114233A JP 2010261818 A JP2010261818 A JP 2010261818A JP 2010261818 A JP2010261818 A JP 2010261818A JP 2012114233 A JP2012114233 A JP 2012114233A
- Authority
- JP
- Japan
- Prior art keywords
- film
- target
- forming
- tungsten
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 製造工程の増加を招くことなく、タングステン配線の低抵抗化できる半導体装置の製造方法を提供する。
【解決手段】 本発明は、基板表面に、微細形状を有する絶縁層を形成した後、この微細形状を含む絶縁層表面に、Ta膜またはTaN膜からなる下地層を形成する工程と、下地層の表面に、タングステンから膜なる配線層を形成する工程とを含む。
【選択図】 図1
【解決手段】 本発明は、基板表面に、微細形状を有する絶縁層を形成した後、この微細形状を含む絶縁層表面に、Ta膜またはTaN膜からなる下地層を形成する工程と、下地層の表面に、タングステンから膜なる配線層を形成する工程とを含む。
【選択図】 図1
Description
本発明は、半導体装置の製造方法に関し、特に、タングステン配線層の低抵抗化を図ることができるものに関する。
従来、半導体装置の配線層として、タングステン(W)を利用したものが知られている。このタングステン配線層を、微細形状を有する絶縁層表面に形成するのに際しては、密着性を高める等の理由から、その抵抗値が配線抵抗として影響を与えない程度の厚みで下地層たるTiN膜が形成される。
例えば、特許文献1では、先ず、シリコン基板上にコンタクトホ−ル(微細形状)を形成したSiO2膜たる絶縁層を形成し、四塩化チタンと水素ガスを用いて、CVDによりコンタクトホ−ル内にチタン膜を形成する。そして、チタン膜表面に、四塩化チタンとアンモニアとを導入して、CVDによりTiN膜を形成する。最後に、窒化チタン膜をアンモニアでアニ−ル処理した後、窒化チタン膜上にタングステン膜からなる配線層を形成する。
ところで、上記絶縁層とタングステン膜たる配線層との間にTiNからなる下地層を介在させた場合、絶縁層表面に直接タングステン膜を形成した場合と比較して、タングステン膜自体の抵抗値が倍以上に上昇することが知られている。このことは、半導体装置に適用したときの配線抵抗の上昇を招く。
このような場合、下地層を、SiO2膜上に形成したTiN膜と、Ti、Ta、Zr、Hf及びWから形成される群から選択される少なくとも一つの物質で非晶質の第2金属シリサイド膜から形成されるバッファ膜と、から構成することが提案されている(特許文献2参照)。然し、このように下地層を二層構造とすると、生産工程が増えて生産性が悪く、製造コストも高くなる場合がある。
本発明は、以上の点に鑑み、生産工程の増加を招くことなく、タングステン配線層を低抵抗化できる半導体装置の製造方法を提供することをその課題とする。
上記課題を解決するため、本発明の半導体装置の製造方法は、処理すべき基板表面に、微細形状を有する絶縁層を形成した後、この微細形状を含む絶縁層表面に、Ta膜またはTaN膜からなる下地層を形成する工程と、下地層の表面に、タングステン膜からなる配線層を形成する工程とを、含むことを特徴とする。
本発明によれば、第2金属シリサイド膜から形成されるバッファ膜の替わりにTa膜またはTaN膜を用いることで、または、第2金属シリサイド膜から形成されるバッファ膜なしに下地層としてTa膜またはTaN膜を用いることで、配線膜の抵抗値を、下地層としてTiN膜を用いる従来例と比較して半分以下にすることができる。これは、下地層としてTa膜またはTaN膜を介在させることで、その後に形成される配線層たるタングステンの結晶粒が、TiN膜からなる下地層を介在させる従来例のものと比較して大きくなることに起因しているものと考えられる。これにより、上記他の従来例のように他の中間層(バッファ層)を形成する必要がないため、少ない工程でタングステンからなる低抵抗の配線層を形成でき、製造コストの上昇を抑制できる。
本発明においては、前記配線層を形成する工程において、真空チャンバ内でタングステン製のターゲットに前記基板を対向配置し、所定圧力の真空チャンバ内に、希ガスからなるスパッタガスを導入し、前記ターゲットに電力投入してプラズマ雰囲気を形成し、ターゲットをスパッタリングすることで前記配線層が形成され、スパッタリング中、真空チャンバ内のスパッタガスの分圧を0.6〜1.2Paの範囲に設定することが好ましい。これによれば、タングステンからなる配線層の抵抗値を一層低くできる。
以下、図面を参照して、コンタクトホールを形成したSiO2膜たる絶縁層に、Ta膜からなる下地層T1と、タングステン(W)膜からなる配線膜T2を形成する本発明の実施形態の半導体装置の製造方法を説明する。
本実施形態では、図1(a)に示すように、基板(例えばSiウエハ)上に、公知の方法で、SiO2膜たる絶縁層Iを所定膜厚で形成し、微細形状Hをパターニング形成する(以下、これを「処理基板W」という)。そして、図1(b)に示すように、微細形状Hを含むシリコン酸化物膜I表面の全体に亘って、Taからなる下地層T1を形成する。この下地層T1表面に、タングステン膜からなる配線膜T2を形成する。そして、本実施形態では、下地層T1及び配線膜T2は、同一の構成を有するスパッタリング装置にて夫々形成される。以下、このスパッタリング装置SWの構成を、配線層T2を形成する場合を例に説明する。
図1に示すように、スパッタリング装置SMは、マグネトロン方式のものであり、ロータリーポンプ、ターボ分子ポンプなどの真空排気手段を介して所定の真空度に保持できる真空チャンバ1を有し、成膜室を画成する。真空チャンバ1の天井部にカソードユニットCが取付けられている。以下においては、図1中、真空チャンバ1の天井部側を向く方向を「上」とし、その底部側を向く方向を「下」として説明する。
カソードユニットCは、ターゲット2と、このターゲット2の上方に配置された磁石ユニット3とから構成されている。ターゲット2は、タングステン製であり、処理基板Wの輪郭より大きな表面積でかつ公知の方法で平面視円形や矩形に形成されたものである。他方、下地層T1を形成するものではTa製のものが用いられる。また、ターゲット2は、図示省略のバッキングプレートに装着した状態で、そのスパッタ面21を下方にして絶縁体Iを介して真空チャンバ1に取り付けられる。更に、ターゲット2はDC電源Eに接続され、スパッタ中、ターゲット2に負の直流電位が印加される。
ターゲット2の上方に配置される磁石ユニット3は、ターゲット2のスパッタ面21の下方空間に磁場を発生させ、スパッタ時にスパッタ面21の下方で電離した電子等を捕捉してターゲット2から飛散したスパッタ粒子を効率よく処理基板Wに付着させる公知の構造を有するものであり、ここでは詳細な説明を省略する。
真空チャンバ1の底部には、ターゲット2に対向させてステージ4が配置され、処理基板Wがその成膜面を上側にして位置決め保持されるようになっている。この場合、ターゲット2と処理基板Wとの間の間隔は、処理基板Wの直径よりも小さくなるように設定されている。また、真空チャンバ1の側壁には、アルゴン等の希ガスたるスパッタガス導入するガス管4が接続されている。このガス管4には、マスフローコントローラ5が介設され、図示省略のガス源に連通している。これにより、流量制御されたスパッタガスが真空チャンバ1内に導入できる。
真空チャンバ1の底部には、ターボ分子ポンプやロータリーポンプなどからなる図示省略の真空排気装置に通じる排気管6が接続されている。上記スパッタリング装置SMは、特に図示しないが、マイクロコンピュータやシーケンサ等を備えた公知の制御手段を有し、制御手段により上記電源Eの稼働、マスフローコントローラ5の稼働や真空排気装置の稼働等を統括管理するようになっている。
次に、ターゲット2の種類のみが異なる上記構成のスパッタリング装置SMを用いた下地層T1及び配線層T2の形成について説明する。
先ず、Ta製のターゲット2が装着された真空チャンバ1内は、予め真空排気手段を作動させて所定の真空度(例えば、10−5Pa)まで真空引きしておく。その後、真空チャンバ1内のステージ4に処理基板Wをセットし、マスフローコントローラ5を制御してアルゴンガスを所定の流量で導入し、DC電源EよりTa製のターゲット2に所定の負の電位を印加(電力投入)して真空チャンバ1内にプラズマ雰囲気を形成する。これにより、スパッタリングにて微細形状Hを含む絶縁層Iの表面全体に亘ってTa膜たる下地層T1が形成される。このとき、成膜時の条件(アルゴンガスの分圧やターゲットへの投入電力等)から定まる成膜レートを基に、スパッタ時間を設定し、所望の膜厚の下地層T1が形成される。
次に、下地層T1が形成された処理基板W1を真空チャンバ1から取り出し、タングステン製のターゲット2が装着されたスパッタリング装置のステージ4に処理基板Wをセットする(上記同様、真空チャンバ内は所定の真空度(例えば、10−5Pa)まで真空引きしておく)。その後、真空チャンバ1内に、マスフローコントローラ5を制御してアルゴンガスを所定の流量で導入し、DC電源Eよりタングステン製のターゲット2に所定の負の電位を印加(電力投入)して真空チャンバ2内にプラズマ雰囲気を形成する。これにより、下地膜T1の表面全体に亘ってタングステン膜たる配線膜T2が形成される。この場合もまた、ターゲット2への投入電力、スパッタ時間やアルゴンガスの導入量(ひいては、成膜時のアルゴンガスの分圧)を適宜制御して所望の膜厚の下地層が形成される。このとき、真空チャンバ1内のスパッタガスの分圧を0.6〜1.2Paの範囲に設定することが好ましい。この範囲内であれば、タングステン膜T2の抵抗値を効果的に低くできる。
次に、本発明の上記効果を確認するために、上記構成のスパッタリング装置SMを用いて以下の実験を行った。この実験では、処理基板Wとして、φ300mmのSiウエハ表面全体に亘ってシリコン酸化物膜Iを形成したものを用いた。
TiW膜の下地層T1を形成するのに際しては、ターゲット2として、Taの純度が99.999%で、スパッタ面21の径がφ390mmに作製したものを用い、ターゲット2と処理基板W1との間の距離を70mmに設定した。また、スパッタガスとしてアルゴンガスを用い、100sccmの流量で導入し、ターゲットへの投入電力を5KWに設定すると共に、成膜時間を3.5秒に設定した(下地層の膜厚が約10nm)。
他方、タングステン膜の配線層T2を形成するのに際しては、ターゲット2として、タングステンの純度が99.999%で、スパッタ面21の径がφ440mmに作製したものを用い、ターゲット2と処理基板Wとの間の距離を60mmに設定した。また、スパッタガスとしてアルゴンガスを用い、150sccmの流量で導入し、ターゲットへの投入電力を4KWに設定すると共に、成膜時間を43秒に設定した(配線層の膜厚が約100nm)。
上記実験によれば、タングステン膜のシート抵抗値が約11μΩcm以下であり、TiNを介在させた上記従来例のもの(約20μΩcm)と比較して、半分以下の値にすることが確認できた。なお、上記条件で成膜したときのタングステン膜のFIB−SIM像により、公知の方法で下地層としてTiN膜を10nmの膜厚で形成し、TiN膜表面にタングステン膜を上記と同一条件で形成したものと比較して、タングステンの結晶粒が大きくなっていることが確認された。
次に、配線層T2形成時に、真空チャンバ1内のアルゴン分圧を変化させる以外は、上記と同条件で成膜を行う他の実験を行った。図3は、成膜時の真空チャンバ1内におけるアルゴン分圧とタングステン膜の比抵抗値との関係を示すグラフである。これによれば、アルゴン分圧が0.6〜1.2Paの範囲内であるとき、比抵抗値を最も低くでき、その範囲がずれると、比抵抗値が上昇することが確認された。
以上、本発明の実施形態について説明したが、本発明は上記に限定されるものではない。上記実施形態においては、同一構成を有するスパッタリング装置SMにより下地層T1と配線層T2とを夫々形成するものを例に説明したが、これに限定されるものではなく、他の成膜方法により下地層T1と配線層T2とを形成することができる。また、上記実施形態では、下地層をTa膜としたものを例に説明したが、TaN膜を用いることができる。このような場合には、スパッタリング中、スパッタガスと共に窒素からなる反応性ガスを導入し、上記と同一のスパッタリング装置を用いて反応性スパッタリングにてTaN膜を形成すればよい。特に実験結果を示して説明しないが、下地層をTaN膜とした場合もまた、タングステン膜のシート抵抗値を、TiNを用いる従来例より低くできることが確認された。
SM…スパッタリング装置、1…真空チャンバ、2…ターゲット、4…ガス管、5…マスフローコントロータ、W…処理基板、I…SiO2膜(絶縁層)、H…微細形状、T1…下地層(Ta膜)、T2…配線膜(タングステン膜)。
Claims (2)
- 処理すべき基板表面に、微細形状を有する絶縁層を形成した後、この微細形状を含む絶縁層表面に、Ta膜またはTaN膜からなる下地層を形成する工程と、
下地層の表面に、タングステン膜からなる配線層を形成する工程とを、含むことを特徴とする半導体装置の製造方法。 - 前記配線層を形成する工程において、真空チャンバ内でタングステン製のターゲットに前記基板を対向配置し、所定圧力の真空チャンバ内に、希ガスからなるスパッタガスを導入し、前記ターゲットに電力投入してプラズマ雰囲気を形成し、ターゲットをスパッタリングすることで前記配線層が形成され、
スパッタリング中、真空チャンバ内のスパッタガスの分圧を0.6〜1.2Paの範囲に設定することを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010261818A JP2012114233A (ja) | 2010-11-24 | 2010-11-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010261818A JP2012114233A (ja) | 2010-11-24 | 2010-11-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012114233A true JP2012114233A (ja) | 2012-06-14 |
Family
ID=46498124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010261818A Pending JP2012114233A (ja) | 2010-11-24 | 2010-11-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012114233A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11260917A (ja) * | 1998-02-09 | 1999-09-24 | United Microelectronics Corp | バリヤ層及びその製造方法 |
JP2000294630A (ja) * | 1999-04-01 | 2000-10-20 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002083812A (ja) * | 1999-06-29 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法 |
JP2004006673A (ja) * | 2002-04-09 | 2004-01-08 | Murata Mfg Co Ltd | 電子部品の製造方法、電子部品及び弾性表面波フィルタ |
-
2010
- 2010-11-24 JP JP2010261818A patent/JP2012114233A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11260917A (ja) * | 1998-02-09 | 1999-09-24 | United Microelectronics Corp | バリヤ層及びその製造方法 |
JP2000294630A (ja) * | 1999-04-01 | 2000-10-20 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002083812A (ja) * | 1999-06-29 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法 |
JP2004006673A (ja) * | 2002-04-09 | 2004-01-08 | Murata Mfg Co Ltd | 電子部品の製造方法、電子部品及び弾性表面波フィルタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9051655B2 (en) | Boron ionization for aluminum oxide etch enhancement | |
TWI393191B (zh) | 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進 | |
JP5046506B2 (ja) | 基板処理装置,基板処理方法,プログラム,プログラムを記録した記録媒体 | |
US20100221895A1 (en) | Surface treatment apparatus and surface treatment method | |
US20140144876A1 (en) | Plasma etching method | |
TW200830942A (en) | Contamination reducing liner for inductively coupled chamber | |
JPH07153704A (ja) | 薄膜形成方法および薄膜形成装置 | |
JP5901762B2 (ja) | ハードマスクの製造方法 | |
JP6171108B2 (ja) | 成膜装置及び成膜方法 | |
CN112376024B (zh) | 一种氧化物薄膜的制备方法 | |
US20070251445A1 (en) | Method for Depositing a Barrier Layer on a Low Dielectric Constant Material | |
JP4716566B2 (ja) | 基板上の銅酸化物を還元するプラズマ加工チャンバ、及び、その方法 | |
TWI651807B (zh) | Cu配線之製造方法 | |
US9257291B2 (en) | Method for forming a silicide layer at the bottom of a hole and device for implementing said method | |
JP2012114233A (ja) | 半導体装置の製造方法 | |
JP5719212B2 (ja) | 成膜方法およびリスパッタ方法、ならびに成膜装置 | |
TW200905732A (en) | Method of fabricating polysilicon film, gas phase deposition equipment and electronic device formed thereby | |
JP2011258811A (ja) | 半導体装置の製造方法 | |
JP2890493B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
JP6082577B2 (ja) | タングステン配線層の形成方法 | |
JP2005064017A (ja) | プラズマ処理方法及び成膜方法 | |
JP5265309B2 (ja) | スパッタリング方法 | |
JP5693175B2 (ja) | スパッタリング方法 | |
KR100874867B1 (ko) | 지르코늄산화막 형성방법 | |
JP7488147B2 (ja) | ハードマスク及びハードマスクの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140530 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140930 |