KR100455053B1 - 반도체레이저소자및그제조방법 - Google Patents

반도체레이저소자및그제조방법 Download PDF

Info

Publication number
KR100455053B1
KR100455053B1 KR1019960073950A KR19960073950A KR100455053B1 KR 100455053 B1 KR100455053 B1 KR 100455053B1 KR 1019960073950 A KR1019960073950 A KR 1019960073950A KR 19960073950 A KR19960073950 A KR 19960073950A KR 100455053 B1 KR100455053 B1 KR 100455053B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor laser
laser device
low resistance
impurity concentration
Prior art date
Application number
KR1019960073950A
Other languages
English (en)
Other versions
KR970054978A (ko
Inventor
료지 히로야마
다까히로 우에따니
기요시 오오따
고지 고메다
마사유끼 쇼노
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP06839496A external-priority patent/JP3291431B2/ja
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR970054978A publication Critical patent/KR970054978A/ko
Application granted granted Critical
Publication of KR100455053B1 publication Critical patent/KR100455053B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)

Abstract

반도체 레이저 소자는 n형 클래드층과, 활성층과, 리지부를 갖는 p형 클래드층과, p형 클래드층의 평탄부 상부 및 리지부 측면에 형성된 n형 광밀폐층과, n형 광밀폐층 상에 형성된 n형 전류 블럭층을 이 순서로 포함한다. 광밀폐층은 n형 불순물이 도프된 저 저항층으로 이루어지고, p형 클래드층보다도 적은 굴절율을 갖는 한편 발진광의 에너지보다도 큰 에너지의 밴드갭을 갖는다. 광밀폐층의 불순물 농도는 5×1017cm-3이하이다. n형 전류 블럭층의 층두께는 0.4㎛ 이하이다.

Description

반도체 레이저 소자 및 그 제조 방법
본 발명은 반도체 레이저 소자에 관한 것으로, 특히 스트라이프 형상의 전류 통로를 갖는 반도체 레이저 소자 및 그 제조 방법에 관한 것이다.
종래부터, 적색 영역의 발진 파장을 갖는 반도체 레이저 소자로서 AlGaInP계 반도체 레이저 소자가 활발하게 연구 개발되고 있다. AlGaInP계 반도체 레이저 소자는 630∼680nm대역의 레이저광의 발진이 가능하고, 이 파장 대역은 시감도가 높기 때문에, 이러한 반도체 레이저 소자는 레이저 포인터나 라인 마커 등에 사용되고 있는 외에, AlGaAs계 반도체 레이저 소자에 비하여 발진 파장이 짧기 때문에, 고밀도 기록용 광원 등으로서 기대되고 있다.
이와 같은 반도체 레이저 소자에서는, 일반적으로 전류 블럭층으로서 GaAs층이 이용되고 있지만, 예를 들면 IEEE JOURNAL OF SELECTED TOPICS QUANTUM ELECTRON ICS, VOL.1, NO.2, JUNE 1995, pp.723-727에는, 전류 블럭층으로서 AlInP층(광밀폐층)과 GaAs층으로 이루어진 2층 구조를 채용한 리지형 반도체 레이저 소자의 예가 나타나 있다.
이 문헌에서, 2층 구조의 전류 블럭층을 구비한 반도체 레이저 소자에서는, GaAs층인 1층 구조의 전류 블럭층을 갖는 일반적인 반도체 레이저 소자에 비하여 발진 임계치 전류 및 슬로프 효율(발진 상태에서의 전류-광 출력 특성의 경사)이 개선되는 것이 보고되어 있다.
이와 같은 리지형 반도체 레이저 소자의 제조 공정에서는, 통상, 반도체 기판상에 형성된 반도체층상의 중앙부에 SiO2막 등의 유전체 재료로 이루어진 스트라이프 형상의 마스크막을 형성하고, 그 마스크막을 거쳐 반도체층을 에칭하여 리지부를 형성한 후, 그 마스크막을 남긴 상태로 유기 금속 기상 성장법(MOCVD법) 등의 기상 성장법을 이용하여 리지부 양측의 평탄부상 및 리지부의 측면상에 전류 블럭층을 형성한다.
그러나, 제조 장치로서 바람직하지 않는 HCl 등의 부식성 가스를 도입하지 않고 AlInP층 등의 Al 조성비가 높은 재료로 이루어진 전류 블럭층을 성장시키는 경우, 성장 조건을 선택하여도 유전체 재료로 이루어진 마스크막상에 상기 Al 조성비가 높은 재료가 점재하여 형성되어 버린다. 이에 의해, 연속하여 GaAs층으로 이루어진 전류 블럭층을 성장시키면, 유전체 재료상에 통상은 성장하지 않는 GaAs층이 상기와 같이 점재하여 형성되는 Al 조성비가 높은 재료를 핵으로서 마스크막상의 광범위한 영역에 형성된다. 이 때문에, 전류 블럭층의 형성후에 마스크막을 습식 에칭이나 반응성 가스를 이용한 드라이 에칭으로, 제거하기 곤란해진다. 이 결과, 완성된 반도체 레이저 소자 내에 마스크막의 일부가 잔존하는 것에 기인하여 소자의 수율이 악화되게 되는 문제가 생긴다.
한편, AlGaInP계 반도체 레이저 소자에 한하지 않고, 일반적으로 반도체 레이저 소자에서는 발진 임계치 전류 및 슬로프 효율을 더욱 개선하는 것이 요구되고 있다.
특히, AlGaInP계 반도체 레이저 소자에서는 AlGaAs계 반도체 레이저 소자에 비하여 재료 고유의 문제에서 발진 임계치 전류 및 슬로프 효율의 특성이 열화하여, 더욱 특성의 향상이 요구되고 있다.
본 발명의 목적은, 양호한 발진 임계치 전류 및 슬로프 효율의 특성을 갖는 반도체 레이저 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은, 부식성 가스를 이용하지 않고 높은 수율로 제조 가능한, 광 밀폐층을 갖는 반도체 레이저 소자 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 레이저 소자는 제1 도전형 클래드층과, 활성층과, 제1 도전형과는 반대인 제2 도전형 클래드층과, 소정 폭의 스트라이프 형상 결여부를 가지며 제2 도전형의 클래드층보다 작은 굴절률을 가지고 또한 발진광의 에너지(:h는 플랭크 상수,는 발진광의 진동수)보다 큰 에너지의 밴드갭을 갖고 제1 도전형 불순물이 도프된 저저항층(광밀폐층)을 그 순서로 갖고, 저저항층의 두께 방향의 적어도 활성층측 영역에서의 불순물 농도가 5×1017cm-3이하이다.
이 반도체 레이저 소자에서는, 저저항층과 제2 도전형 클래드층과의 pn접합에 의한 전류 저지 효과가 바람직하게 성취될 수 있기 때문에, 발진 입계치 전류 및 슬로프 효과의 특성이 양호하게 된다.
저저항층의 상기 불순물 농도가 5×1016cm-3이하인 것이 바람직하다. 이 경우, 저저항층 전체 또는 저저항층중 적어도 활성층측이 충분한 캐리어 농도를 가질 수 있는 저저항층 영역이 되는 것이 가능하고, 따라서 그 저저항층 영역과 제2 도전형 클래드층과의 pn접합에 의해 충분한 전류 저지 효과를 성취할 수 있다. 이에 따라 발진 임계 전류 및 슬로프 효율의 특성이 보다 양호하게 된다.
저저항층의 상기 불순물 농도가 7×1016cm-3이상인 것이 더욱 바람직하다. 이 경우, 저저항층 전체 또는 저저항층중 적어도 활성층측이 보다 충분한 캐리어 농도를 가질 수 있는 저저항층 영역이 되는 것이 가능하며, 따라서 그 저저항층 영역과 제2 도전형 클래드층과의 pn접합에 더욱 충분한 전류 저지 효과를 성취할 수 있다. 이에 따라, 발진 임계치 전류 및 슬로프 효율의 특성이 더욱 양호하게 된다.
저저항층의 상기 불순물 농도가 3×1017cm-3이하인 것이 바람직하다. 그 경우, 발진 임계치 전류 및 슬로프 효율의 특성이 보다 양호하게 된다. 저저항층의 상기 불순물 농도가 2×1017cm-3이하인 것이 더욱 바람직하다. 그 경우, 발진 임계치 전류 및 슬로프 효율의 특성이 더욱 양호하게 된다.
저저항층의 두께 방향 전체의 영역에 걸친 불순물 농도가 5×1017cm-3이하이어도 좋다. 이 경우, 저저항층의 두께 방향 전체 영역에 걸친 불순물 농도가 5×1016cm-3이상인 것이 바람직하다. 이에 의해, 저저항층 전체가 충분한 캐리어 농도를 갖는 것이 가능하게 되고, 따라서 그 저저항층과 제2 도전형 클래드층과의 pn접합에 의해 충분한 전류 저지 효과가 얻어진다. 그 결과, 발진 임계치 전류 및 슬로프 효율의 특성이 보다 양호하게 된다.
제2 도전형 클래드층, 활성층상에 형성된 평탄부와, 평탄부상에 형성된 스트라이프 형상 리지부를 포함하고, 저저항층이 평탄부 상면 및 리지부 측면에 형성되어도 좋다. 그 경우, 스트라이프 형상 결여부(즉, 스트라이프 형상 개구부)에는 리지부가 개재되게 된다.
제1 도전형 클래드층이 (Alx1Ga1-x1)y1In1-y1P로 이루어지고, 제2 도전형 클래드층이 (Alx2Ga1-x2)y2In1-y2P로 이루어지고, 저저항층이 (Alx3Ga1-x3)y3In1-y3P로 이루어져도 좋고, 1x3>x1>0, 1x3>x2>0, 1>y1>0, 1>y2>0, 1>y3>0이다. 특히, 1x30.9, 0.7x10.5, 0.7x20.5인 것이 더욱 바람직하다. 또, 기판으로서 제1 도전형 GaAs 기판이 이용되고, 제1 도전형 클래드층, 제2 도전형 클래드층 및 저저항층이 각각 GaAs 기판과 거의 격자 정합하는 (Alx1Ga1-x1)0.5In0.5P, (Alx2Ga1-x2)0.5In0.5P 및 (Alx3Ga1-x3)0.5In0.5P로 이루어지는 것이 더욱 바람직하다.
그 경우, 평탄부의 층 두께는 0.01㎛ 이상 0.13㎛ 이하인 것이 바람직하다. 이에 의해, 리지부 아래 영역에서의 활성층에 대한 실굴절률과 리지부 외의 영역 아래에서의 활성층에 대한 실굴절률의 차(실굴절률차)가 3×10-3이상이 되고, 또한 제조시에 활성층이 대기에 노출되게 되는 장애가 생기지 않는다. 이에 의해, 실굴절률차가 5×10-3이상이 되고, 또한 제조시에 활성층이 대기에 노출되는 것이 충분히 방지된다.
또, 저저항층이 (Alx3Ga1-x3)y3In1-y3P로 이루어지는 경우에는, 4원계 화합물 반도체보다 3원계 화합물 반도체 쪽이 열전도성이 좋기 때문에, Al조성비 x3는 1이 가장 최고 바람직하다. 이에 의해, 실굴절률차를 최대로 할 수 있다.
이 경우, 활성층으로서는 AlGaInP 또는 GaInP로 이루어지는 단일 양자 우물 구조층 또는 다중 양자 우물 구조층을 이용하여도 좋고, 또는 AlGaInP 또는 GaInP로 이루어지는 비양자 우물층인 단일층을 이용하여도 좋다.
이 반도체 레이저 소자는 저저항층상에 설치되어 저저항층보다 큰 열전도를 을 갖는 제1 도전형 전류 블럭층을 더 구비하여도 좋다.
이 경우, 예를 들면 상기 (Alx3Ga1-x3)y3In1-y3P로 이루어진 저저항층은 열전도성이 나쁘고, 발진 임계치 전류나 슬로프 효율을 열화시킬 우려가 있었지만, 저저항층의 층 두께를 적게 하여 방열 효과의 저감을 억제하고, 전류 블럭층에 의해 전류 저지 효과를 충분히 확보하면서 방열 효과도 보상할 수 있다.
그 반도체 레이저 소자가 저저항층보다 큰 불순물 농도(즉, 캐리어 농도)를 갖는 제1 도전형의 전류 블럭층을 더 구비하여도 좋다.
이 경우, 저저항층의 불순물 농도(캐리어 농도)가 작기 때문에, 저저항층의 전류 블럭층으로서의 기능인 전류 저지 효과가 적게 될 우려가 있지만, 불순물 농도(캐리어 농도)가 큰 전류 블럭층에 의해 충분히 전류 저지 효과를 보상할 수 있다.
또, 상기 제1 도전형 전류 블럭층은 발진광의 에너지보다 적은 에너지의 밴드갭을 갖는 것이 바람직하다.
전류 블럭층의 층 두께를 전류 블럭층으로서 기능하는 저저항층의 층 두께보다 크게 함으로써, 전류 저지 효과를 크게 하여도 좋다.
저저항층의 층 두께는 0.3㎛ 이상 1㎛ 이하인 것이 바람직하고, 0.4㎛ 이상 0.85㎛이하인 것이 보다 바람직하고, 0.5㎛ 이상 0.75㎛ 이하인 것이 더욱 바람직하다.
이에 의해, 제1 도전형 전류 블럭층에 의한 광흡수를 억제하면서 양호한 방열 특성을 얻는 것이 가능하게 된다. 그 결과, 발진 임계치 전류가 낮아지게 된다.
특히, 전류 블럭층이 GaAs로 이루어져도 좋다. 이 경우, GaAs는 산화할 우려도 없어서 제조상 바람직한 이점을 갖는 데다가, AlGaInP, AlInP 등에 비하여 양호한 열전도성을 갖기 때문에 바람직하다.
이 반도체 레이저 소자가 평탄부상 및 평탄부와 리지부 사이에 설치된 에칭 저지층을 더 구비하여도 좋다. 이 경우, 평탄부를 고정밀도로 형성할 수 있기 때문에, 발진 임계치 전류 및 슬로프 효율의 특성이 양호한 반도체 레이저 소자의 제조 수율이 향상된다.
저저항층의 두께 방향의 적어도 활성층측의 영역에서의 캐리어 농도가 거의 5×1016cm-3이상인 것이 바람직하다. 이 경우, 저저항층중 적어도 활성층측이 저저항층 영역이 되고, 이 저저항층 영역과 제2 도전형 클래드층과의 pn접합에 의해 충분한 전류 저지 효과가 얻어진다. 이에 따라, 발진 임계치 전류 및 슬로프 효율의 특성이 양호하게 된다.
저저항층의 두께 방향중 적어도 활성층측 영역에서의 캐리어 농도가 거의 7×1016cm-3이상인 것이 더욱 바람직하다. 이에 의해, 발진 임계치 전류 및 슬로프 효율의 특성이 양호하게 된다.
저저항층의 두께 방향 전체 영역에 걸친 캐리어 농도가 거의 5×1016cm-3이상이어도 된다. 이 경우, 저저항층 전체가 저저항 영역이 되고, 이 저저항층 영역과 제2 도전형 클래드층의 pn접합에 의해 충분한 전류 저지 효과가 얻어진다. 이에 의해, 발진 임계치 전류 및 슬로프 효율의 특성이 보다 양호하게 된다.
저저항층 두께 방향 전체 영역에 걸친 캐리어 농도가 거의 7×1016cm-3이상인 것이 바람직하다. 이에 의해, 발진 임계치 전류 및 슬로프 효율의 특성이 더욱 양호하게 된다.
상기 각층은 바람직하게는 MOCVD법, MBE법 등의 기상 성장법에 의해 형성된다.
본 발명은 스트라이프 형상 리지부를 갖는 반도체 레이저 소자 외에 스트라이프 형상 결여부를 갖는 저저항층(전류 클래드층)를 구비한 각종 반도체 레이저 소자에 적용 가능하고, 예를 들면 셀 얼라인형 반도체 레이저 소자에도 적용 가능하다.
본 발명의 다른 국면에 따른 반도체 레이저 소자는 제1 도전형 클래드층과, 활성층과, 전류 통로가 되는 스트라이프 형상 리지부를 갖고, 상기 제1 도전형과는 반대인 제2 도전형 클래드층과, 상기 리지부의 측면 위를 덮도록 상기 제2 도전형 클래드층 상에 형성되고, 상기 제2 도전형 클래드층보다도 작은 굴절율을 갖는 한편 발진광의 에너지()보다도 큰 에너지의 밴드갭을 갖고, Al을 함유하는 광밀폐층과, 상기 광밀폐층 상에 형성되고, 산화 방지층으로서 작용하는 제1 도전형의 전류 블럭층을 이 순서로 포함하고, 상기 제1 도전형 전류 블럭층의 층두께가 0.4㎛ 이하이다.
이 반도체 레이저 소자의 제조 공정에서는, 리지부 형성을 위한 유전체 재료로 이루어진 마스크막을 거쳐 광밀폐층을 기상 성장법에 의해 형성했을 때에, 마스크막상에 광밀폐층의 재료가 점재하여 형성되어도, 그 후에 형성되는 전류 블럭층의 층 두께가 0.4㎛ 이하이기 때문에, 그 전류 블럭층이 마스크막을 광범위하게 피복하는 일이 없다. 따라서, 통상의 습식 에칭 또는 반응 가스를 이용한 건식 에칭으로 마스크막을 용이하게 제거할 수 있다. 이로 인해, 부식성 가스를 사용하는 일 없이 제조 수율을 향상시킬 수 있다.
특히, 전류 블럭층의 층 두께는 광밀폐층 상의 전체 영역에 걸쳐 0.2㎛ 이상인 것이 바람직하다. 이로 인해, 제조 공정중에 전류 블럭층에 의해 광밀폐층의 산화가 방지되어 광밀폐층상에서의 기상 성장이 양호하게 됨과 동시에, 전류 블럭층에 의해 충분한 전류 저지 효과가 얻어진다.
제1 도전형 클래드층이 (Alx1Ga1-x1)y1In1-y1P로 이루어지고, 제2 도전형 클래드층이 (Alx2Ga1-x2)y2In1-y2P로 이루어져도 좋고, 광밀폐층이 (Alx3Ga1-x3)y3In1-y3P로 이루어지고, 1x3>x1>0, 1x3>x2>0, 1>y1>0, 1>y2>0, 1>y3>0이다. 특히, 1x30.9, 0.7x10.5, 0.7x20.5인 것이 더욱 바람직하다. 또, 기판으로서 제1 도전형 GaAs 기판이 이용되고, 제1 도전형 클래드층, 제2 도전형 클래드층 및 광밀폐층이 각각 GaAs 기판과 거의 격자 정합하는 (Alx1Ga1-x1)0.5In0.5P, (Alx2Ga1-x2)0.5In0.5P 및 (Alx3Ga1-x3)0.5In0.5P로 이루어지는 것이 더욱 바람직하다.
이 경우, 평탄부의 막 두께는 0.01㎛ 이상 0.13㎛ 이하가 바람직하고, 0.03㎛ 이상 0.08㎛ 이하가 더욱 바람직하다. 광밀폐층의 층 두께는 0.3㎛ 이상 1㎛ 이하가 바람직하고, 0.4㎛ 이상 0.85㎛ 이하가 보다 바람직하고, 0.5㎛ 이상 0.75㎛ 이하가 더욱 바람직하다. 또, 광밀폐층이 (Alx3Ga1-x3)y3In1-y3P로 이루어진 경우에는, 4원계 화합물 반도체보다 3원계 화합물 반도체 쪽이 열전도성이 양호하기 때문에, Al 조성비 x3는 1이 가장 바람직하다. 이로 인해, 굴절률을 최대로 할 수 있다.
이 경우, 활성층으로서는 AlGaInP 또는 GaInP로 이루어지는 단일 양자 우물구조층 또는 다중 양자 우물 구조층을 이용하여도 좋고, 또는 AlGaInP 또는 GaInP로 이루어지는 비양자 우물층인 단일층을 이용하여도 좋다.
전류 블럭층은 광밀폐층보다 큰 불순물 농도(즉, 캐리어 농도)를 갖는 것이 바람직하다.
이 경우, 광밀폐층의 불순물 농도(캐리어 농도)가 적기 때문에, 광밀폐층의 전류 블럭층으로서의 기능인 전류 저지 효과가 적게 될 우려가 있지만, 불순물 농도(캐리어 농도)가 큰 전류 블럭층에 의해 충분히 전류 전지 효과를 보상할 수 있다.
특히, 전류 블럭층이 GaAs로 이루어져도 된다. 이 경우, GaAs는 산화될 우려도 없고, 제조상 바람직한 이점을 갖는 데다가, AlGaInP, AlInP 등에 비하여 양호한 열전도성을 갖기 때문에 바람직하다.
광밀폐층이 제1 도전형이고, 광밀폐층의 두께 방향의 적어도 활성층측 영역에서의 불순물 농도가 5×1017cm-3이하인 것이 바람직하다. 이로 인해, 발진 임계치 전류 및 슬로프 효율의 특성이 양호하게 된다.
광밀폐층의 상기 불순물 농도가 3×1017cm-3이하인 것이 보다 바람직하다. 이로 인해, 발진 임계치 전류 및 슬로프 효율의 특성이 보다 양호하게 된다.
광밀폐층의 상기 불순물 농도가 2×1017cm-3이하인 것이 더욱 바람직하다. 이로 인해, 발진 임계치 전류 및 슬로프 효율의 특성이 더욱 양호하게 된다.
광밀폐층의 두께 방향 전체에 걸친 불순물 농도가 5×1017cm-3이하이어도 좋다. 이로 인해, 발진 임계치 전류 및 슬로프 효율의 특성이 보다 양호하게 된다.
광밀폐층이 제1 도전형의 불순물이 도프된 저저항층이어도 된다. 이 경우, 저저항층과 제2 도전형 클래드층의 pn 접합에 의한 전류 저지 효과가 바람직하게 성취될 수 있기 때문에, 발진 임계치 전류 및 슬로프 효율의 특성이 양호하게 된다.
광밀폐층의 두께 방향의 적어도 활성층측에서의 불순물 농도가 5×1016cm-3이상인 것이 바람직하다. 이 경우, 광밀폐층 전체 또는 광밀폐층 중 적어도 활성층측이 충분한 캐리어 농도를 가질 수 있는 저저항층 영역이 되는 것이 가능하고, 따라서 이 저저항 영역과 제2 도전형의 클래드층의 pn 접합에 의해 충분한 전류 저지 효과가 성취된다. 이에 의해, 발진 임계치 전류 및 슬로프 효율의 특성이 보다 양호하게 된다.
광밀폐층의 상기 불순물 농도가 7×1016cm-3이상인 것이 더욱 바람직하다. 이 경우, 광밀폐층 전체 또는 광밀폐층중 적어도 활성층측이 보다 충분한 캐리어 농도를 가질 수 있는 저저항 영역이 되는 것이 가능하고, 따라서 이 저저항 영역과 제2 도전형 클래드층의 pn 접합에 의해 더욱 충분한 전류 저지 효과를 성취할 수 있다. 이에 따라, 발진 임계치 전류 및 슬로프 효율의 특성이 더욱 양호하게 된다.
광밀폐층 두께 방향 전체 영역에 걸친 불순물 농도가 5×1016cm-3이상이어도된다.
광밀폐층의 두께 방향중 적어도 활성층측 영역에서의 캐리어 농도가 거의 5×1016cm-3이상인 것이 바람직하고, 7×1016cm-3이상인 것이 더욱 바람직하다.
본 발명의 다른 국면에 따른 반도체 레이저 소자의 제조 방법은, 반도체 기판상에 제1 도전형 클래드층, 활성층 및 제2 도전형 클래드층을 이 순서로 성장시키는 공정과, 상기 제2 도전형의 클래드층 상에 유전체 재료로 이루어지는 마스크막을 형성한 후, 상기 마스크막을 통한 상태에서 상기 제2 도전형의 클래드층을 에칭하여 리지부를 형성하는 공정과, 상기 마스크막을 통한 상태에서 상기 리지부를 갖는 상기 제2 도전형 클래드층 상에 상기 제2 도전형의 클래드층보다도 작은 굴절율을 갖는 한편 발진광의 에너지보다도 큰 에너지의 밴드갭을 갖고 Al을 함유하는 광밀폐층을 기상 성장법으로 형성하는 공정과, 상기 광밀폐층 상에 산화 방지층으로서의 층두께 0.4㎛ 이하인 제1 도전형의 전류 블럭층을 기상 성장법으로 형성하는 공정과, 상기 마스크막을 에칭법으로 제거하는 공정을 포함한다.
광밀폐층의 기상 성장 조건으로서는, 마스크막상에 광밀폐층의 재료가 이산적으로 점재하여 형성되든지, 바람직하게는 거의 형성되지 않도록 설정된다. 또, 반도체 기판상에 제1 도전형 클래드층, 활성층 및 제2 도전형 클래드층을 성장시키는 공정도, 통상 기상 성장법에 의해 행해진다.
이 제조 방법에서는, 유전체 재료로 이루어진 마스크막을 거쳐 광밀폐층을 형성했을 때에, 광밀폐층이 Al을 함유하는 재료인 것에 기인하여 마스크막상에 광밀폐층의 재료가 점재하여 형성되어도, 그 후에 형성되는 전류 클래드층의 층 두께가 0.4㎛ 이하이기 때문에, 이 전류 클래드층이 마스크막을 광범위하게 피복하는 일이 없다. 따라서, 통상의 습식 에칭이나 반응 가스를 이용한 건식 에칭으로 마스크막을 용이하게 제거할 수 있다. 이에 따라, 반응성 가스를 이용하는 일 없이 제조 수율을 상승시킬 수 있다.
마스크막은 예를 들면 산화 규소나 질화 규소막 등이고, 기상 성장법으로서는 MOCVD법, MBE법(분자선 에픽텍시법) 등이 이용된다.
또, AlGaAs계 반도체 레이저 소자에서는, 제1 및 제2 도전형 클래드층 Al조성비는 바람직하게는 0.4∼0.6의 범위내로 선택되고, 광밀폐층의 Al조성비는 이들 클래드층의 Al 조성비보다 크고 또한 바람직하게는 0.42∼0.62의 범위내로 선택된다.
이와 같이, 제1 및 제2 도전형 클래드층이 Al을 함유하는 경우에는, 광밀폐층의 Al 조성비로서는 이들 클래드층의 Al 조성비보다 크게 선택되고, 이와 같이 클래드층의 Al 조성비보다 크게 선택된 Al 조성비를 갖는 광밀폐층은 마스크막상에 점재되어 성장하여 버린다.
제2 도전형 클래드층 중에는 에칭 저지층 등의 다른 층이 포함되어도 좋다. 상기 전류 블럭층은, 발진광의 에너지보다 작은 에너지의 밴드갭을 갖는 것이 바람직하다.
도 1은 본 발명의 일 실시예에 따른 반도체 레이저 소자의 모식적 단면도.
도 2는 도 1의 반도체 레이저 소자의 활성층 및 전류 클래드층 근방의 모식적 밴드 구조도.
도 3은 p형 클래드층의 평탄부의 층 두께 t와 실굴절률차의 관계를 나타내는 도면.
도 4는 광밀폐층의 층 두께 u와 발진 임계치 전류의 관계를 나타내는 도면.
도 5는 실시예 및 종래의 반도체 레이저 소자의 광출력 전류 특성을 나타내는 도면.
도 6은 광밀폐층의 불순물 농도와 발진 임계치 전류의 관계 및 광폐립칭의 불순물 농도와 슬로프 효과의 관계를 나타내는 도면.
도 7A 및 7B는 도 1의 반도체 레이저 소자의 제조 공정을 나타내는 모식적 단면도.
도 8은 본 발명의 다른 실시예에 의한 반도체 레이저 소자의 모식적 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : n형 GaAs 반도체 기판
3 : n형 (Alx1Ga1-x1)0.5In0.5P 클래드층
5 : 활성층
7 : p형 (Alx2Ga1-x2)0.5In0.5P 클래드층
7a : 평탄부
7b : 리지부
10 : 광밀폐층 [n형 (Alx3Ga1-x3)0.5In0.5P층]
11 : 전류 클래드층[n형 GaAs층]
이하, 본 발명의 실시예를 도면을 참조하면서 상세히 설명한다. 도 1은 본발명의 일 실시예에 따른 AlGaInP계 반도체 레이저 소자의 모식적 단면도이고, 도 2는 도 1의 반도체 레이저 소자에서의 활성층 및 전류 블럭층 근방의 모식적 밴드 구조도이다.
도 1에서, n형 GaAs 반도체 기판(1)은 (100)면으로부터 [011] 방향으로 각도 θ(이하, 이 각도 θ를 오프 각도 θ로 칭함) 경사진 일 주면(결정 성장면)을 갖는다. 오프 각도 θ는 5도∼17도이고, 바람직하게는 7도∼13도이다. GaAs 반도체 기판(1)의 상기 일주면상에 층 두께 0.3㎛의 n형 Ga0.5In0.5P로 이루어진 버퍼층(2)이 형성되어 있다.
n형 버퍼층(2)상에는 층 두께 1.2㎛의 Si 도프의 n형 (Alx1Ga1-x1)0.5In0.5P 클래드층(3)이 형성되어 있다. 본 실시예에서는 x1=0.7이다.
도 2에서 상세하게 나타낸 바와 같이, n형 클래드층(3)상에는 층 두께 500Å의 언도프의 (Alz1Ga1-z1)0.5In0.5P 광 가이드층(4)이 형성되어 있다. 본 실시예에서는 z1=0.5이다.
광가이드층(4)상에는 층 두께 100Å의 인장 왜곡을 갖는다(AlpGa1-p)qIn1-qP양자 우물층(5a)과 층 두께 40Å의 압축 왜곡을 갖는다(AlrGa1-r)sIn1-sP 양자 장벽층(5b)가 상호 적층되어 이루어진 언도프의 왜곡 보상형 다중 양자 우물 구조의 활성층(5)이 형성되어 있다. 여기에서, 1>p0, 1>q>0.51이고, 본 실시예에서는 p=0, q=0.65이다. 또, 1r>0, 0<s0.51이고, 본 실시예에서는 r=0.5, s=0.45이다.
활성층(5)상에는 층 두께 500Å의 언도프의 (Alz2Ga1-z2)0.5In0.5P 광 가이드층(6)이 형성되어 있다. 본 실시예에서는 z2=0.5이다.
광가이드층(6)상에는 Zn도프의 p형(Alx2Ga1-x2)0.5In0.5P로 이루어진 클래드층(7)이 형성되어 있다. 본 실시예에서는 x2=0.7이다. 클래드층(7)은 층 두께 t의 평탄부(7a)와, 이 평탄부의 대략 중앙에 공진기 길이 방향(종이면에 수직인 방향)으로 연장하는 스트라이프 형상의 리지부(7b)로 이루어진다. 스트라이프 형상 리지부(7b)는 높이 0.5∼0.8㎛, 상부폭 2.5∼3.5㎛, 및 하부폭 3.5∼4.5㎛을 갖는다.
리지부(7b)의 상면에는 층 두께 0.1㎛의 Zn 도프의 p형 Ga0.5In0.5P 갭층(8) 및 층 두께 0.3㎛의 Zn 도프의 p형 GaAs 갭층(9)가 그 순서대로 형성되어 있다.
이들 p형 갭층(8, 9) 및 리지부(7b)의 측면상 및 평탄부(7a)상에는 층 두께 u㎛의 Se 도프의 n형 (Alx3Ga1-x3)0.5In0.5P로 이루어진 광밀폐층(저저항층)(10) 및 Se 도프의 n형 GaAs로 이루어진 전류 블럭층(11)이 이 순서대로 형성되어 있다. 1x3>x1>0 및 1x3>x2>0이고, 본 실시예에서는 x3=1이다.
광밀폐층(10)의 불순물 농도는 5×1017cm-3이하이다. 이 광밀폐층(10)은 광밀폐 기능을 가지면서 전류 블럭층으로서도 기능한다.
전류 블럭층(11)은 산화 방지층으로서 작용한다. 이 전류 블럭층(11)은 광밀폐층(10)보다 열전도성이 좋으면서 불순물 농도가 크다. 본 실시예에서는, 전류 블럭층(11)의 불순물 농도는 1×1018cm-3이다.
전류 블럭층(11)의 층 두께는 0.4㎛ 이하이고, 본 실시예에서는 0.3㎛이다. 또, 제조 공정중에 광밀폐층(10)의 산화를 방지함과 동시에 전류 저지 효과를 충분히 얻기 위해서, 전류 블럭층(11)의 층 두께는 0.2㎛ 이상인 것이 바람직하다.
갭층(9) 및 전류 블럭층(11)상에는 층 두께 5㎛의 Zn 도프의 p형 GaAs 콘택트층(12)이 형성되어 있다.
콘택트층(12)의 상면에는 Au-Cr로 이루어진 p형 오믹 전극(13)이 형성되고, 또한 n형 GaAs 반도체 기판(1)의 하면에는 Au-Sn-Cr로 이루어진 n측 오믹 전극(14)이 형성되어 있다.
이 반도체 레이저 소자에서는 활성층(5)이 그 활성층(5)의 밴드갭의 에너지(발진광의 에너지())보다 큰 에너지의 밴드갭을 갖는 클래드층(3, 7)에 끼워짐과 동시에, 발진광의 에너지()보다 큰 에너지의 밴드갭을 갖고(즉, 발진광의 흡수가 거의 없음), 또한 클래드층(7)보다도 적은 굴절률을 갖는 광밀폐층(10)과, 그 광밀폐층(7)보다도 열전도성에 우수한 전류 블럭층(11)이 형성되어 있다.
이 광밀폐층(10)이 블럭층(7)과 같은 도전형 또는 비도프인 경우에는 pn접합에 의한 전류 저지 효과 및 전류 협착 효과가 적어져서 발진 임계치 전류 및 슬로프 효과가 나빠진다. 따라서, 광밀폐층(10)은 클래드층(7)과 반대의 도전형인 것이 바람직하다.
본 실시예의 반도체 레이저 소자는 상기 발진광에 대하여 투명한광밀폐층(10)의 구성에 의해 실굴절률 도파형 레이저 소자로서 동작한다. 반도체 레이저 소자가 실굴절율 도파형 레이저 소자로서 동작하기 위해서는 리지부(7b)의 영역하에서의, 활성층(5)에 대한 실굴절률과 리지부(7b) 밖의 영역하에서의 활성층(5)에 대한 실굴절률과의 차(실굴절률차)가 소정치 이상일 필요가 있다. 레이저 소자가 실굴절률 도파형 레이저 소자로서 양호하게 동작하기 위해서는 바람직하게는 실굴절률차가 3×10-3이상인 것이 요구된다.
도3은 평탄부(7a)의 층두께(t)와 리지부(7b)의 영역 하부 및 리지부(7b) 이외의 영역 하부에서의 활성층(5)에 대한 실굴절률차와의 관계의 계산 결과를 나타낸다.
도3의 결과에서, 본 실시예에서는 실굴절률차가 3×10-3이상이 되도록 평탄부(7a)의 층두께(t)로서 1300Å 이하가 선택되고, 바람직하게는 실굴절률차가 5×10-3이상이 되도록 막두께(t)로서 800Å 이하가 선택된다. 활성층(5) 또는 광 가이드층(6)에 직접 광밀폐층(10)이 접하는 구조에서는 제조시에 이들 층여 대기에 노출되는 장애가 발생하므로, 평탄부(7a)의 막두께(t)의 하한을 예를들면 거의 100Å으로 하는 것이 바람직하다.
도4는 실험에 의해 구한 본 실시예의 반도체 레이저 소자의 광밀폐층(10)의 층두께(u)와 발진 임계치 전류와의 관계를 나타낸다. 도4의 특성은 광밀폐층(10)의 불순물 농도가 1×1017cm-3, 공진기 길이 L = 400㎛, 단면 비코드 및 실온의 조건에서 반도체 레이저 소자를 연속 발진시킴으로써 얻었다.
도4의 결과에서, 광밀폐층(10)의 두께(u)는 0.3㎛ 이상 1㎛ 이하가 바람직하고, 0.4㎛ 이상 0.85㎛ 이하가 보다 바람직하고, 0.5㎛ 이상 0.75㎛ 이하가 더욱 바람직한 것을 알 수 있다.
이와 같이, 광밀폐층(10)에 어느 정도의 두께가 필요한 것은 다음의 이유에 의한다. 즉, 본 실시예의 반도체 레이저 소자에서는 전류 블럭층(11)이 광흡수를 행할 수 있는 재료로 형성되어 있기 때문에, 광밀폐층(10)의 두께가 작으면 전류 블럭층(11)에 더욱 강한 광흡수가 행해진다. 한편, AlGaInP로 이루어지는 광밀폐층(10)은 GaAs층에 비하여 방열성이 나쁘기 때문에 광밀폐층(10)의 두께가 너무 크면 반도체 레이저 소자의 방열 특성이 나빠진다.
도5는 본 실시예의 반도체 레이저 소자 및 GaAs층의 1층 구조로 이루어지는 전류 블럭층을 갖는 종래의 로스가이드형인 AlGaInP계 반도체 레이저 소자의 전류-광 출력 특성도(I-L 특성도)를 나타낸다. 도5의 특성은 광밀폐층(10)의 불순물 농도가 1×1017cm-3, 공진기 길이 L = 400㎛, 광밀폐층(10)의 층두께 u = 0.5㎛, 평탄부(7a)의 층두께 t = 0.05㎛, 단면 비코드, 실온의 조건에서 반도체 레이저 소자를 연속 발진시켜 얻을 수 있었다.
도5의 결과에서 본 실시예의 레이저 소자에서는 종래의 반도체 레이저 소자에 비하여 발진 임계치 전류가 작으며 슬로프 효율이 양호한 것을 알 수 있다.
도6은 광밀폐층(10)의 불순물 농도(도핑 농도)와 발진 임계치 전류의 관계및 광밀폐층(10)의 불순물 농도와 슬로프 효율과의 관계를 나타낸다.
도6에서 광밀폐층(10)의 불순물 농도가 작아질수록 발진 임계치 전류가 작아짐과 동시에 슬로프 효율이 커지는 것을 이해할 수 있다.
특히, 광밀폐층(10)의 불순물 농도가 5×1017cm-3이하인 경우에는 발진 임계치 전류를 GaAs 층의 1층 구조로 이루어지는 전류 블럭층을 갖는 종래의 로스 가이드형의 AlGaInP계 반도체 레이저 소자보다도 작은 40mA 이하로 할 수 있음과 동시에, 슬로프 효율을 종래의 반도체 레이저 소자보다도 큰 0.3W/A 이상으로 할 수 있다.
광밀폐층(10)의 불순물 농도가 3×1017cm-3이하인 경우에는, 발진 임계치 저류를 30mA보다도 작고 동시에 슬로프 효율을 0.4W/A보다도 크게할 수 있으므로, 보다 바람직하게 불순물 농도가 2×1017cm-3이하인 경우에는 발진 임계치 전류를 25mA보다도 작고 동시에 슬로프 효율을 0.45W/A보다도 크게할 수 있기 때문에 더욱 바람직하다. 또한, 불순물 농도가 1×1017cm-3근방인 경우에는 발진 임계치 전류가 현저히 작아짐과 동시에 슬로프 효율이 0.5W/A 이상이 되고, 게다가 저저항 영역과 제2 도전형의 클래드층과의 pn접합에 의해 충분한 전류 저지 효과를 얻을 수 있으므로 매우 바람직하다.
상술한 바와 같이, 광밀폐층(10)의 불순물 농도가 작아질수록 발진 임계치 전류 및 슬로프 효율이 개선되는 것을 알 수 있다.
종래의 반도체 레이저 소자에서는 전류 블럭층이 이 층과 인접하는 클래드층과 역도전형을 이룸으로써 형성되는 pn접합에 의해 전류가 블럭되기 때문에, 전류 블럭층의 불순물 농도가 높은 것이 바람직하다고 생각되고 있었다. 따라서, 본 발명의 반도체 레이저 소자에서 광밀폐층(10)의 불순물 농도가 낮아질수록 발진 임계치 전류 및 슬로프 효율이 개선되는 점은 종래의 반도체 레이저 소자에서 전류 블럭층의 불순물 농도가 높은 편이 바람직하다는 점과는 전혀 반대인 현상이다.
이 이유는 충분히 해명되고 있지 않지만, 본 발명의 반도체 레이저 소자의 경우, 클래드층(7)에 비해 큰 밴드갭을 갖는(Al 조성비가 큰) 광밀폐층(10)에서는 불순물(도펀트 : 본 실시예에서는 Se)이 동작하기 쉽고, 이 밀폐층(10)으로부터 활성층(5) 측으로 불순물(도펀트)이 확산되어 버리기 때문이라고 생각할 수 있다. 게다가, 본 발명의 레이저 소자에서는 종래의 반도체 레이저소자에 비하여 평탄부(7a)의 층두께(t)가 작게 되어 있는 점도 원인의 하나일 것으로 생각할 수 있다.
또한, 이 광밀폐층(10)의 불순물 농도(캐리어 농도)가 너무 작은 경우에는 광밀폐층(10)과 클래드층(7)과의 pn접합에 의한 전류 저지 효과 및 전류 협착 효과가 엷어져 발진 임계치 전류 및 슬로프 효율이 나빠진다. 따라서, 광밀폐층(10)의 불순물 농도는 2×1016cm-3보다 큰것이 바람직하고, 5×1016cm-3이상인 것이 더욱 바람직하다.
또, 상술한 실시예에서는 도펀트의 활성화율이 거의 100%이기 때문에 상기불순물 농도가 2×1016cm-3인 경우의 캐리어 농도는 거의 2×1016cm-3에 상당하고, 불순물 농도가 5×1016cm-3인 경우의 캐리어 농도는 거의 5×1016cm-3에 상당하고, 불순물 농도가 7×1016cm-3인 경우의 캐리어 농도는 거의 7×1016cm-3에 상당하고, 불순물 농도가 1×1017cm-3인 경우의 캐리어 농도는 거의 1×1017cm-3에 상당한다.
다음에, 본 실시예의 반도체 레이저 소자의 제조 방법의 일례를 이하에 설명한다.
최초에, 도7A에 도시한 바와 같이, n형 GaAs 반도체 기판(1) 상에 n형 버퍼층(2), n형 클래드층(3), 광 가이드층(4), 활성층(5), 광 가이드층(6), p형 클래드층(7), p형 GaInP 캡층(8) 및 p형 GaAs 캡층(9)을 그 순서로 MOCVD법으로 연속 성장시킨 후, p형 GaAs 캡층(9) 상에 막두께 0.2㎛의 SiO2막을 스퍼터링법, CVD법 또는 전자빔 증착법 등의 박막 형성 방법으로 형성하고, 이 SiO2막을 불산계 에칭액을 이용하여 스트라이프 형상의 마스크막(21)으로 형성한다.
다음에, 도7B에 도시한 바와 같이, 마스크막(21)을 통하여 p형 클래드층(7)을 웨트 에칭함으로써 p형 클래드층(7)을 평탄부(7a) 및 리지부(7b)로 이루어지는 형상으로 형성한 후, 마스크막(21)을 통한 상태에서 MOCVD법으로 n형 광밀폐층(10) 및 n형 전류 블럭층(11)을 이 순서로 연속 성장시킨다. 이 공정에서 n형 광밀폐층(10)의 성장 조건은 마스크막(21) 상으로의 광밀폐층(10) 재료의 퇴적이 저감되도록 설정되지만, 마스크막(21) 상에 이 재료가 이산적으로 점재하게 된다.
그 후, 마스크막(21)을 불산계 에칭액을 이용한 웨트 에칭으로 제거한 후, p형 컨택트층(12)을 MOCVD법으로 형성하고, p측 오믹 전극(13) 및 n측 오믹 전극(14)을 형성하여 도1에 도시한 반도체 레이저 소자를 완성한다.
또, 분자선 에피택시법(MBE법) 등의 다른 기상 성장법에 의해 각 층(2∼12)을 형성하여도 좋다.
이 제조 방법에서는 원하지 않는 재료가 이산적으로 점재한 상태의 마스크막(21) 상에 n형 GaAs 전류 블럭층(11)이 형성되므로, 그 점재한 재료를 핵으로 하여 마스크막(21) 상에 GaAs층이 약간 결정 성장한다. 그러나, n형 GaAs 전류 블럭층(11)의 층두께가 0.4㎛ 이하로 작은 경우에는 마스크막(21) 상에 형성되는 GaAs 층은 마스크막(21) 상의 절반의 영역에 도달하지 않는다. 이 결과, 마스크막(21)을 웨트 에칭으로 제거할 때 에칭액이 마스크막(21) 전체에 충분히 퍼져서 마스크막(21)이 용이하게 제거된다.
한편, n형 전류 블럭층(11)의 층두께가 0.5㎛ 이상인 경우에는 마스크막(21)상의 절반을 훨씬 초과한 광범위한 영역에 GaAs층이 형성되어 마스크막(21)을 완전히 제거하기 곤란해 진다. 이 결과, 마스크막(21)의 일부가 잔존하여 특성이 열화한 반도체 레이저 소자가 제조되게 된다.
또, 상기 웨트 에칭 대신에 반응성 가스를 이용한 드라이 에칭을 행한 경우에도 유사한 결과가 얻어졌다.
이와 같이, n형 전류 블록층(11)의 층두께를 0.4㎛ 이하로 함으로써 마스크막(21) 상에 형성되는 GaAs층의 면적이 매우 작아지는 이유는 명확하지는 않지만,SiO2막 상에는 통상 형성되지 않는 GaAS층이 SiO2막으로 이루어지는 마스크막(21)상에 형성되기 위해서는 상술한 핵의 존재 외에 GaAs층의 층두께를 0.5㎛ 이상으로 하여 부착 강도가 증가하지 않으면 안된다고 생각할 수 있다. 따라서, n형 전류 블록층(11)의 층두께를 0.4㎛ 이하로 하면, 마스크막(21) 상에 핵이 존재하여도 마스크막(21) 상에 GaAs층이 연장 방향으로 충분히 성장할 수 없다고 생각할 수 있다. 이와 같은 현상은 SiO2막 이외의 SiN막 등으로 이루어지는 유전체 재료로 이루어지는 마스크막에서도 볼 수 있다.
상기 실시예에서는 왜보상형(歪補償型)의 양자 우물 구조의 활성층을 갖는 반도체 레이저 소자에 대하여 주로 설명하였지만, 본 발명은 인장 왜곡을 갖는 활성층, 무왜곡의 활성층 또는 벌크 구조의 활성층을 갖는 반도체 레이저 소자에도 적용할 수 있다. 또한, 상기 실시예에서는 양자 우물층으로의 광의 밀폐를 양호하게 하기 위하여 활성층에 광 가이드층이 설치되어 있지만, 광 가이드층을 설치하지 않아도 좋다.
또한, n형 GaAs 반도체 기판(1)과 n형 클래드층(3)과의 사이에 설치된 n형 Ga0.5In0.5P 버퍼층(2) 대신에 n형 GaAs 버퍼층을 이용하여도 좋고, 혹은 버퍼층을 설치하지 않아도 좋다.
또한, 도8에 도시한 바와 같이, 클래드층(7)의 평탄부(7a)와 에지부(7b) 사이에 에칭 정지층(15)을 설치하여도 좋다. 또한, 클래드층(7)의 평탄부(7a) 또는 리지부(7b) 중에 가포화 광흡수층 등의 다른 층을 설치하여도 좋다.
(AlxGa1-x)vIn1-vP(x≥0) 결정은 v = 0.51인 경우에 GaAs 반도체 기판과 정확하게 격자 정합하여 왜곡이 발생하지 않지만, 조성비 v가 0.51 근방인 경우에도 거의 왜곡이 생기지 않는다. 따라서, 상기의 설명으로 (AlxGa1-x)0.5In0.5P로 대략 기입하고 있는 경우에는 조성비 v는 0.51 근방이면 좋다. 특히, 본 발명에서는 클래드층 및 블럭층은 거의 무왜곡인 것이 바람직하다.
또한, 상기 실시예에서는 GaAs 반도체 기판(1)의 일주면(결정 성장면)이 (100) 면에서 [011] 방향으로 경사진 면이지만, GaAs 반도체 기판(1)의 일주면은 이것과 등가인 관계를 갖는 면인 것이 바람직하다. 즉, GaAs 반도체 기판의 일주면(결정 성장면)은 (100)면에서 [0 -1 -1] 방향으로 경사진 면, (010) 면에서 [101] 또는 [-1 -1 0] 방향으로 경사진 면이어도 좋고, 즉 {100} 면에서 <011> 방향으로 경사져 있는 면이면 된다.
이에 부가하여, 상기 실시예에서는 광밀폐층(10)의 불순물 농도가 층이 두꺼운 방향 전체에 걸쳐 5×1017cm-3이하이지만, 두께 방향의 적어도 활성층(5)측 영역의 불순물 농도가 5×1017cm-3이하인 광밀폐층을 사용할 수도 있다. 광밀폐층 중의 불순물 농도가 점차적 또는 단계적으로 변화하여도 좋고, 광밀폐층이 상이한 조성비를 갖는 복수의 층으로 이루어져도 좋다.
상기 실시예에서는 AlGaInP계 반도체 레이저 소자에 대하여 설명하였지만, 본 발명은 다른 재료계의 반도체 레이저 소자, 예를 들면 AlGaAs계 반도체 레이저소자에도 적용할 수 있다.

Claims (29)

  1. 반도체 레이저 소자에 있어서,
    제1 도전형의 클래드층과,
    활성층과,
    상기 제1 도전형과는 반대의 제2 도전형의 클래드층과,
    소정폭의 스트라이프 형상의 결여부(缺如部)를 갖고, 상기 제2 도전형의 클래드층보다도 작은 굴절율을 갖고 또한 발진광의 에너지보다도 큰 에너지의 밴드갭을 갖고, 제1 도전형의 불순물이 도프된 저 저항층을 이 순서로 포함하고,
    상기 저 저항층의 두께 방향의 적어도 상기 활성층측 영역에 있어서의 불순물 농도가 5×1017cm-3이하이고,
    상기 저 저항층의 상기 불순물 농도는 5×1016cm-3이상, 3×1017cm-3이하이며, 상기 제1 도전형의 클래드층은 (Alx1Ga1-x1)y1In1-y1P로 이루어지고, 상기 제2 도전형의 클래드층은 (Alx2Ga1-x2)y2In1-y2P로 이루어지고, 상기 저 저항층은 (Alx3Ga1-x3)y3In1-y3P로 이루어지며, 1≥x3>x1>0, 1≥x3>x2>0, 1>y1>0, 1>y2>0, 1>y3>0이고,
    상기 활성층은 AlGaInP 또는 GaInP로 이루어지는 것을 특징으로 하는 반도체 레이저 소자.
  2. 제1항에 있어서,
    상기 저 저항층의 상기 불순물 농도는 7×1016cm-3이상인 것을 특징으로 하는 반도체 레이저 소자.
  3. 제1항에 있어서,
    상기 저 저항층의 상기 불순물 농도는 2×1017cm-3이하인 것을 특징으로 하는 반도체 레이저 소자.
  4. 제2항에 있어서, 상기 저 저항층의 상기 불순물 농도는 3×1017cm-3이하인 것을 특징으로 하는 반도체 레이저 소자.
  5. 제4항에 있어서, 상기 저 저항층의 상기 불순물 농도는 2×1017cm-3이하인 것을 특징으로 하는 반도체 레이저 소자.
  6. 제1항에 있어서, 상기 저 저항층의 상기 불순물 농도는 1×1017cm-3근방인 것을 특징으로 하는 반도체 레이저 소자.
  7. 제1항에 있어서, 상기 저 저항층의 두께 방향의 전체 영역에 있어서의 불순물 농도가 5×1017cm-3이하인 것을 특징으로 하는 반도체 레이저 소자.
  8. 제1항에 있어서, 상기 저 저항층의 두께 방향의 전체 영역에 걸친 불순물 농도가 5×1016cm-3이상인 것을 특징으로 하는 반도체 레이저 소자.
  9. 제1항에 있어서, 상기 제2 도전형의 클래드층은 상기 활성층 상에 형성된 평탄부와, 상기 평탄부 상에 형성된 스트라이프 형상의 리지부를 포함하고,
    상기 저 저항층은 상기 평탄부 상면 및 상기 리지부 측면에 형성되어 있는 것을 특징으로 하는 반도체 레이저 소자.
  10. 제1항에 있어서,
    상기 평탄부의 층두께는 0.01㎛ 이상 0.13㎛ 이하인 것을 특징으로 하는 반도체 레이저 소자.
  11. 제1항에 있어서,
    상기 저 저항층 상에 설치되고, 상기 저 저항층보다도 큰 열 전도 효율을 갖는 제1 도전형의 전류 블럭층을 더 포함하는 것을 특징으로 하는 반도체 레이저 소자.
  12. 제1항에 있어서,
    상기 저 저항층 상에 설치되고, 상기 저 저항층보다도 큰 불순물 농도를 갖는 제1 도전형의 전류 블럭층을 더 포함하는 것을 특징으로 하는 반도체 레이저 소자.
  13. 제11항에 있어서, 상기 전류 블럭층은 GaAs로 이루어지는 것을 특징으로 하는 반도체 레이저 소자.
  14. 제12항에 있어서, 상기 전류 블럭층은 GaAs로 이루어지는 것을 특징으로 하는 반도체 레이저 소자.
  15. 제13항에 있어서, 상기 저 저항층의 층두께는 0.3㎛ 이상 1㎛ 이하인 것을 특징으로 하는 반도체 레이저 소자.
  16. 제9항에 있어서,
    상기 평탄부 상부 및 상기 평탄부와 상기 리지부와의 사이에 설치된 에칭 정지층을 더 포함하는 것을 특징으로 하는 반도체 레이저 소자.
  17. 제1항에 있어서, 상기 저 저항층의 두께 방향의 적어도 상기 활성층측의 영역에 있어서의 캐리어 농도는 거의 5×1016cm-3이상인 것을 특징으로 하는 반도체 레이저 소자.
  18. 제1항에 있어서, 상기 저 저항층의 두께 방향의 전체 영역에 걸친 캐리어 농도는 거의 5×1016cm-3이상인 것을 특징으로 하는 반도체 레이저 소자.
  19. 반도체 레이저 소자에 있어서,
    제1 도전형의 클래드층과,
    활성층과,
    전류 통로가 되는 스트라이프 형상 리지부를 갖고, 상기 제1 도전형과는 반대인 제2 도전형의 클래드층과,
    상기 리지부의 측면 위를 덮도록 상기 제2 도전형의 클래드층 상에 형성되고, 상기 제2 도전형의 클래드층보다도 작은 굴절율을 갖고 또한 발진광의 에너지보다도 큰 에너지의 밴드갭을 갖고, Al을 함유하는 광밀폐층과,
    상기 광밀폐층 상에 형성되고, 산화 방지층으로서 작용하는 제1 도전형의 전류 블럭층을 이 순서로 포함하고,
    상기 제1 도전형의 전류 블럭층의 층두께가 0.4㎛ 이하이고,
    상기 광밀폐층은 제1 도전형이고, 상기 광밀폐층의 두께 방향의 적어도 상기 활성층측의 영역에서의 불순물 농도는 5×1016cm-3이상, 5×1017cm-3이하이며,
    상기 광밀폐층의 상기 불순물 농도는 3×1017cm-3이하이고,
    상기 제1 도전형의 클래드층은 (Alx1Ga1-x1)y1In1-y1P로 이루어지고, 상기 제2 도전형의 클래드층은 (Alx2Ga1-x2)y2In1-y2P로 이루어지고, 상기 광밀폐층은 (Alx3Ga1-x3)y3In1-y3P로 이루어지며, 1≥x3>x1>0, 1≥x3>x2>0, 1>y1>0, 1>y2>0, 1>y3>0이며,
    상기 활성층은 AlGaInP 또는 GaInP로 이루어지는 것을 특징으로 하는 반도체 레이저 소자.
  20. 제19항에 있어서, 상기 전류 블럭층의 층두께는 0.2㎛ 이상인 것을 특징으로 하는 반도체 레이저 소자.
  21. 제19항에 있어서, 상기 전류 블럭층은 상기 광밀폐층보다도 큰 불순물 농도를 갖는 것을 특징으로 하는 반도체 레이저 소자.
  22. 제21항에 있어서, 상기 전류 블럭층은 GaAs로 이루어지는 것을 특징으로 하는 반도체 레이저 소자.
  23. 제19항에 있어서,
    상기 광밀폐층의 상기 불순물 농도는 2×1017cm-3이하인 것을 특징으로 하는반도체 레이저 소자.
  24. 제19항에 있어서,
    상기 광밀폐층의 두께 방향의 전체 영역에 걸친 불순물 농도가 5×1017cm-3이하인 것을 특징으로 하는 반도체 레이저 소자.
  25. 제19항에 있어서, 상기 광밀폐층은 제1 도전형의 불순물이 도프된 저저항층인 것을 특징으로 하는 반도체 레이저 소자.
  26. 제25항에 있어서,
    상기 광밀폐층의 상기 불순물 농도가 7×1016cm-3이상인 것을 특징으로 하는 반도체 레이저 소자.
  27. 제25항에 있어서,
    상기 광밀폐층의 두께 방향의 전체 영역에 걸친 불순물 농도가 5×1016cm-3이상인 것을 특징으로 하는 반도체 레이저 소자.
  28. 제25항에 있어서,
    상기 광밀폐층의 두께 방향의 적어도 상기 활성층측 영역에 있어서의 캐리어농도는 거의 5×1016cm-3이상인 것을 특징으로 하는 반도체 레이저 소자.
  29. 반도체 레이저 소자의 제조 방법에 있어서,
    반도체 기판 상에 제1 도전형의 클래드층, 활성층 및 제2 도전형의 클래드층을 이 순서로 성장시키는 공정과,
    상기 제2 도전형의 클래드층 상에 유전체 재료로 이루어지는 마스크막을 형성한 후, 상기 마스크막을 통한 상태에서 상기 제2 도전형의 클래드층을 에칭하여 리지부를 형성하는 공정과,
    상기 마스크막을 통한 상태에서 상기 리지부를 갖는 상기 제2 도전형의 클래드층 상에 상기 제2 도전형의 클래드층보다도 작은 굴절율을 갖고 또한 발진광의 에너지보다도 큰 에너지의 밴드갭을 갖고 Al을 함유하는 광밀폐층을 기상 성장법으로 형성하는 공정과,
    상기 광밀폐층 상에 산화 방지층으로서의 층두께 0.4㎛ 이하인 제1 도전형의 전류 블럭층을 기상 성장법으로 형성하는 공정과,
    상기 마스크막을 에칭법으로 제거하는 공정
    을 포함하고,
    상기 광밀폐층은 제1 도전형이고, 상기 광밀폐층의 두께 방향의 적어도 상기 활성층측의 영역에서의 불순물 농도는 5×1016cm-3이상, 5×1017cm-3이하이며,
    상기 광밀폐층의 상기 불순물 농도는 3×1017cm-3이하이고,
    상기 제1 도전형의 클래드층은 (Alx1Ga1-x1)y1In1-y1P로 이루어지고, 상기 제2 도전형의 클래드층은 (Alx2Ga1-x2)y2In1-y2P로 이루어지고, 상기 광밀폐층은 (Alx3Ga1-x3)y3In1-y3P로 이루어지며, 1≥x3>x1>0, 1≥x3>x2>0, 1>y1>0, 1>y2>0, 1>y3>0이며,
    상기 활성층은 AlGaInP 또는 GaInP로 이루어지는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법.
KR1019960073950A 1995-12-28 1996-12-27 반도체레이저소자및그제조방법 KR100455053B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP34341195 1995-12-28
JP95-343411 1995-12-28
JP96-068394 1996-03-25
JP06839496A JP3291431B2 (ja) 1995-12-28 1996-03-25 半導体レーザ素子とその製造方法
JP6839396 1996-03-25
JP96-068393 1996-03-25

Publications (2)

Publication Number Publication Date
KR970054978A KR970054978A (ko) 1997-07-31
KR100455053B1 true KR100455053B1 (ko) 2004-12-30

Family

ID=27299729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073950A KR100455053B1 (ko) 1995-12-28 1996-12-27 반도체레이저소자및그제조방법

Country Status (2)

Country Link
US (1) US5963572A (ko)
KR (1) KR100455053B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387472B2 (ja) 1998-02-18 2009-12-16 三菱電機株式会社 半導体レーザ
JP3459588B2 (ja) * 1999-03-24 2003-10-20 三洋電機株式会社 半導体レーザ素子の製造方法
JP3459599B2 (ja) * 1999-09-24 2003-10-20 三洋電機株式会社 半導体発光素子
DE60033369T2 (de) * 1999-12-28 2007-11-29 Sanyo Electric Co., Ltd., Moriguchi Halbleiterlaservorrichtung
TW474058B (en) * 2000-01-24 2002-01-21 Matsushita Electric Ind Co Ltd Semiconductor laser device
JP2003037331A (ja) * 2001-07-26 2003-02-07 Sharp Corp 半導体レーザ装置
JP2003133642A (ja) * 2001-10-19 2003-05-09 Hitachi Ltd 半導体レーザ素子及び光電子装置
JP2003273467A (ja) * 2002-03-15 2003-09-26 Toshiba Corp 半導体レーザおよびその製造方法
KR100493638B1 (ko) * 2002-09-06 2005-06-03 엘지전자 주식회사 질화물 반도체 레이저 다이오드
CN1610995B (zh) * 2002-09-20 2012-12-05 索尼株式会社 半导体激光器及其制造方法
JP4317357B2 (ja) * 2002-11-18 2009-08-19 シャープ株式会社 半導体レーザ素子およびその製造方法
JP4077348B2 (ja) * 2003-03-17 2008-04-16 松下電器産業株式会社 半導体レーザ装置およびそれを用いた光ピックアップ装置
KR100495220B1 (ko) * 2003-06-25 2005-06-14 삼성전기주식회사 고차모드 흡수층을 갖는 반도체 레이저 다이오드
US7843983B2 (en) * 2004-03-18 2010-11-30 Sanyo Electric Co., Ltd. Semiconductor laser element and manufacturing method thereof
JP2007053242A (ja) * 2005-08-18 2007-03-01 Fuji Xerox Co Ltd 半導体レーザ装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537078A (ja) * 1991-07-31 1993-02-12 Furukawa Electric Co Ltd:The 量子井戸半導体レーザ素子およびその製造方法
JPH06268334A (ja) * 1993-03-16 1994-09-22 Mitsubishi Kasei Corp レーザーダイオード及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914093B2 (ja) * 1993-06-04 1999-06-28 住友電気工業株式会社 半導体レーザ
JP2814931B2 (ja) * 1994-01-24 1998-10-27 日本電気株式会社 半導体レーザ及びその製造方法
JP3322512B2 (ja) * 1994-04-28 2002-09-09 三洋電機株式会社 半導体レーザ素子の設計方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537078A (ja) * 1991-07-31 1993-02-12 Furukawa Electric Co Ltd:The 量子井戸半導体レーザ素子およびその製造方法
JPH06268334A (ja) * 1993-03-16 1994-09-22 Mitsubishi Kasei Corp レーザーダイオード及びその製造方法

Also Published As

Publication number Publication date
KR970054978A (ko) 1997-07-31
US5963572A (en) 1999-10-05

Similar Documents

Publication Publication Date Title
JP3742203B2 (ja) 半導体レーザ
US20050040384A1 (en) Semiconductor light-emitting element and method of manufacturing the same
KR100455053B1 (ko) 반도체레이저소자및그제조방법
EP0989643B1 (en) Semiconductor light-emitting device and manufacturing method for the same
JP4028158B2 (ja) 半導体光デバイス装置
EP0604965B1 (en) Semiconductor laser having an A1GaInP cladding layer
JP2812273B2 (ja) 半導体レーザ
JP3778840B2 (ja) 半導体レーザ素子とその製造方法
JP3291431B2 (ja) 半導体レーザ素子とその製造方法
EP0867949B1 (en) Semiconductor light-emitting device
JP2909144B2 (ja) 半導体レーザ装置及びその製造方法
US6414977B1 (en) Semiconductor laser device
JP2001057458A (ja) 半導体発光装置
JP3291447B2 (ja) 半導体レーザ素子
JPH01184972A (ja) 半導体レーザ装置
JP3244312B2 (ja) ＡｌＧａＩｎＰ系可視光半導体レーザ素子
US6023483A (en) Semiconductor light-emitting device
JP3219871B2 (ja) 半導体レ−ザ装置
JP3789800B2 (ja) 半導体レーザ素子
JP2806695B2 (ja) 半導体レーザ素子
JP3005998B2 (ja) 半導体レーザの製造方法
JP2000332359A (ja) 半導体発光装置
JP2002009398A (ja) 窒化物半導体素子、窒化物半導体レーザ素子及びその製造方法
JPH0766992B2 (ja) ＡｌＧａＩｎＰ系半導体レーザとその製造方法
JP2001358408A (ja) 半導体光デバイス装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee