KR100388365B1 - 전자부품을수지로밀봉하기위한방법 - Google Patents

전자부품을수지로밀봉하기위한방법 Download PDF

Info

Publication number
KR100388365B1
KR100388365B1 KR10-1998-0029006A KR19980029006A KR100388365B1 KR 100388365 B1 KR100388365 B1 KR 100388365B1 KR 19980029006 A KR19980029006 A KR 19980029006A KR 100388365 B1 KR100388365 B1 KR 100388365B1
Authority
KR
South Korea
Prior art keywords
resin
sealing
stencil printing
vacuum
electronic component
Prior art date
Application number
KR10-1998-0029006A
Other languages
English (en)
Other versions
KR19990013984A (ko
Inventor
겐지 감바라
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16584418&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100388365(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR19990013984A publication Critical patent/KR19990013984A/ko
Application granted granted Critical
Publication of KR100388365B1 publication Critical patent/KR100388365B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Screen Printers (AREA)
  • Printing Methods (AREA)

Abstract

본 발명은, 기판에 탑재된 전자부품의 수지밀봉방법에 관한 것으로, 진공하에 있어서 스퀴즈(squeeze)를 왕복이동시켜 밀봉수지를 공판의 수지흡입구멍을 통해 밀봉부에 충전(充愼)하는 1차 공판인쇄에 의한 밀봉후, 상기 진공하보다 저진공도의 진공하에서 차압충전(압력차에 기초하여 충전)을 행하여 전자부품의 기판에 고밀도로 접속되어 있는 도선의 하부의 모든 간극으로 밀봉수지가 충전되고, 이어서 동 진공하에서 2차 공판인쇄에 의해 보충밀봉을 행한다.
따라서, 전자부품의 구조에서의 고밀도로 접속된 도선의 하부 등과 같이 밀봉수지를 충전하기 어려운 부분에 대해서도 공기가 잔재하는 간극을 발생시킴이 없도록 구석까지 충분히 충전할 수 있다. 게다가, 그러한 부분은 도선에 손상을 일으키는 일없이 충전할 수 있다.
수지를 이용한 밀봉은, 밀봉수지의 표면을 평평하게 유지하고, 수지로 밀봉된 구조의 매우 정확한 형태 및 크기와 수지로 밀봉된 전자부품에 대한 매우 향상된 신뢰도를 제공할 수 있다.

Description

전자부품을 수지로 밀봉하기 위한 방법
본 발명은, 전자부품을 수지로 밀봉하기 위한 방법에 관한 것이다.
종래, 마이크로 일렉트로닉스용 패키지 분야에 있어서, 전자부품[CSP(Chip Scale Pakage), COB(Chip On Board), PLCC(Plastic Leadless Chip Carrier), BGA(Ball Grid Array), TAB(Tape Automated Bonding) 등]을 수지로 밀봉하기 위한실시가 널리 제공되고 있다. 대표적인 예를 들자면, 예컨대 일본 특개평 4-346235호 공보에는, 밀봉수지가 일반적으로 대기압하에서 공판인쇄(스크린인쇄)하는 방법이 개시되어 있다.
그러나, 근래 수지내의 합성물 성분의 함유율은 밀봉의 신뢰도를 향상하는 관점으로부터 증가되어 왔다. 더욱이, 요변성 성상에 기인하여 수지는 더 증가된 점성도를 나타내고 있다. 그러므로, 도선에 손상을 끼치는 일없이 고밀도로 접속 된 도선 사이의 매우 작은 간극을 통해 원활하게 통과시킴으로써 상기 수지를 충전하는 것은 어렵게 되어 왔다.
그 결과, 고밀도로 접속된 도선(예컨대, 도 1에서 A1, A2부분)중 하부(下部)는 밀봉수지로 채운 것이 아니라, 간극을 형성하기 위한 공기의 잔재이다. 또는, 수지의 간극과 국부적 함몰에 기인하여 밀봉수지는 표면상이 평탄하지 않거나, 치수 정밀도가 부족하다.
그래서, 예컨대 일본 특공평 6-66350호 공보에 개시되어 있는 바와 같이 진공하에서의 공판인쇄가 이루어지는 것이 제안되어 있다. 그러나, 진공하에서 공판인쇄해도, 도선에 손상을 끼치는 일없이 고밀도로 접속된 도선 사이의 매우 작은 간극을 통해 원활하게 통과시킴으로써 상기 수지를 충전하는 것이 곤란하다는 등의 상술한 여러 결점을 해소할 수 없다.
본 발명의 목적은, 상술한 결점을 제거하면서 공판인쇄 방법에 기초하여 기판상에 탑재된 전자부품을 수지로 밀봉하기 위한 방법을 제공함에 있다.
도 1은 전자부품의 수지밀봉 상태를 나타낸 종단면도이고,
도 2는 진공하에서 스퀴즈를 오른쪽으로부터 왼쪽으로 이동했을 때의 충전 상태를 나타낸 확대도,
도 3은 진공하에서 스퀴즈를 왕복이동시켰을 때의 충전 상태를 나타낸 확대도,
도 4는 진공하에 있어서 1차 공판인쇄후 차압충전을 행했을 때의 충전 상태를 나타낸 확대도,
도 5는 진공하에 있어서 2차 공판인쇄를 종료하여 수지로 밀봉한 상태를 나타낸 확대도이다.
본 발명은, 상술한 결점을 제거하기 위해 기판상에 탑재된 전자부품이 진공하에서 제1공판인쇄(이하, 「1차 공판인쇄」라 칭함)에 기초한 수지로 밀봉되어 있다는 견해에 기초하고 있는데, 상기 수지는 압력차에 기초하고 보충밀봉은 제2공판 인쇄(이하, 「2차 공판인쇄」라 칭함)에 기초하여 이루어진다.
즉, 본 발명은 공판인쇄에 기초한 수지로 기판상에 탑재된 전자부품을 밀봉하기 위한 방법에 관한 것으로, 진공하에서 1차 공판인쇄에 의해 수지로 전자부품을 밀봉하도록 이루어지고, 수지를 차압충전(압력차에 기초하여 충전)하며, 2차 공판인쇄에 의해 보충밀봉이 이루어진다. 수지의 차압충전 및 2차 공판인쇄는 진공하에서 이루어지는 것이 바람직하다.
(발명의 실시형태)
도 1은 기판(1)상에 탑재된 전자부품(2; CSP, COB, PLCC, BGA, TAB 또는 유사한 것)을 수지로 밀봉하는 상태를 나타낸다.
기판(1)의 리드(lead; 3)와 전자부품(2)의 범프(bump; 4)에 접속된 도선(5)은 전후방향으로 미크론 단위의 매우 작은 피치(pitch)로 다수, 병렬되어 있다.
공판(6; 스크린 마스크)은 기판(1)상에 배열되어 있다. 상기 공판(6)은 수지흡입구멍(7)을 갖추고 있다. 상기 구멍(7)은 밀봉부(8)에 대해서 소정의 위치에 배치된다. 그러므로, 상기 스퀴즈(9; squeeze)를 이동시킴으로써(도 1에서 화살표), 공판(6)상에 공급된 밀봉수지(10)를 밀봉부(8)내로 밀어넣어 충전할 수 있다.
또한, 상기 공판인쇄(스크린인쇄)는 도시하지 않은 진공실내에 있어서 행해진다. 진공실을 갖춘 수지밀봉 설비로서는, 예컨대 일본 특공평 제6-66350호 공보에 개시되어 있는 것을 이용할 수 있다. 즉, 진공실내는 약 0.6∼1.0Torr의 진공도로 유지된다. 이 진공하에 있어서 스퀴즈(9)가 오른쪽에서 왼쪽으로 이동된다. 스퀴즈(9)는 예정된 행정에 의해 움직일 때는 왼쪽에서 오른쪽으로 움직인다. 이와 같이, 스퀴즈(9)는 왕복이동된다. 1차 공판인쇄에 의해 고밀도로 접속된 도선(5)의 하부(A1, A2) 등과 같이 밀봉수지(10)를 직접, 충전하기 어려운 개소에 공기를 잔재시키지 않도록(공기가 잔재하는 간극을 형성시키지 않도록) 밀봉할 수 있다. 1차 공판인쇄에 의한 밀봉후, 진공실내의 진공도는 더 감소한다(예컨대, 약 16Torr로 감소). 따라서, 밀봉부(8)의 내부와 외부 사이에 약 15Torr정도의 압력차가 생기고, 이에 따라 밀봉부(8)의 내부는 밀봉수지(10)로 채워진다, 즉, 상기 부분(A1, A2)은 도선(5)에 손상을 끼치는 일없이 고밀도로 접속된 도선(5) 사이의 매우 작은 간극을 통해서 원활하게 통과되는 밀봉수지(10)로 채워져 있다. 그러므로, 밀봉수지는 모든 부분으로 스며든다.
따라서, 수지의 충전은 1차 공판인쇄에 기초한 수지로의 밀봉후에 따르는 압력차에 기초하여 이루어진다. 凹부(함몰부)는 1차 공판인쇄된 밀봉수지(10)의 표면에 형성된다(도 4참조). 이것은 1차 공판인쇄시에 미충전의 부분에, 압력차에 의해 밀봉수지(10)로 채워지기 때문이다,
수지의 차압충전후, 보충밀봉은 진공하에서 2차 공판인쇄에 의해 이루어진다. 이 때, 스퀴즈(9)가 오른쪽으로부터 왼쪽으로 이동한다. 이에 따라, 상기 凹부는 수지로 가득 채워져 그 표면은 평평하게 된다.
2차 공판인쇄동안, 스퀴즈(9)는 필요에 따라 왕복이동시켜도 좋다. 이 경우, 진공도는 수지의 차압충전에서 상기 진공도와 동등하거나 또는 그 보다 낮게 조절된다.
더욱이, 필요에 따라 밀봉수지(10)는 1차 및 2차 공판인쇄동안에 공판(6)에 공급된다. 게다가, 수지의 차압충전에서의 1차 공판인쇄와 2차 공판인쇄는 같은 진공실을 사용함으로써 이루어진다. 그러나, 본 발명은 이에 한정되지 않는다.
즉, 1차 공판인쇄를 이루기 위한 진공실은 2차 공판인쇄를 이루기 위한 또 다른 진공실에 인접하여 설치된다. 1차 공판인쇄를 이루기 위한 진공실에서 1차 공판인쇄가 이루어진 후에, 진공도는 수지가 차압충전될 만큼 낮아진다. 그리고 나서, 수지가 차압충전된 후, 기판은 다른 진공실로 옮겨져 거기서 2차 공판인쇄가 이루어진다.
더욱이, 기판(1)이 1차 공판인쇄를 이루기 위한 진공실에서 1차 공판인쇄에 종속된 후, 기판(1)은 수지가 차압충전될 다른 진공실로 옮겨진다. 그 후, 진공도는 유지되거나 2차 공판인쇄를 이루기 위해 낮아진다. 따라서, 본 발명은 수지의 차압충전과 1차 공판인쇄 및 2차 공판인쇄를 진공하에서 행하는 한 각종 형태로 실시할 수 있다. 이 경우에 있어서, 1차 공판인쇄시에서의 진공분위기에 대해, 수지가 차압충전되는 때에 진공하는 전자부품의 형태와 밀봉수지의 종류에 의존하면서 1차 공판인쇄동안의 진공도보다 낮게 유지된다. 일반적으로, 진공상태는 처음 경우의 진공도보다 10배이상 낮게 유지되는 것이 바람직하다. 게다가, 수지의 차압충전을 위한 시간은 전자부품의 형태나 밀봉용 수지의 종류 등에 따라 적당하게 설정된다.
따라서, 고밀도로 접속된 도선(5)의 하부(도 1의 A1, A2) 등과 같은 밀봉수지(10)로 쉽게 채워질 수 없는 부분에 대해서도, 공기가 잔재하는 간극을 발생시키지 않도록 모든 부분까지 충분히 충전할 수 있다. 게다가, 그러한 부분은 도선(5)에 손상을 끼치는 일없이 수지로 채워질 수 있다, 그러므로, 수지를 이용한 밀봉은 평평한 표면, 충분히 높은 차원의 정확도, 그리고 대단히 향상된 신뢰성을 유지하면서 이루어진다.
또한, 도 2~도 5는 도선(5)의 하부(A1, A2)에 밀봉수지(10)가 채워지는 형태가 확대되어 나타내고 있다. 도 2는 0.6~1.0Torr의 진공하에서 화살표로 나타낸 것처럼 스퀴즈(9)를 오른쪽에서 왼쪽으로 이동시켰을 때의 충전상태를 나타내고 있다. 이 상태에서, 부분(B)은 밀봉수지(10)로 채워져 있지 않다 그러나, 공기가 이 부분(B)에는 잔재하고 있지 않다.
도 3은 수지가 0.6~1.0Torr의 진공하에 있어서 스퀴즈(9)를 왕복이동시켜 1차 공판인쇄 했을 때의 충전 형태를 나타내고 있다. 또, 이 상태에서 부분(B)은 밀봉수지(10)로 채워져 있지 않다.
도 4는 0.6~1.0Torr의 진공분위기로부터 16Torr의 진공분위기로 제어하여 수지가 차압충전되었을 때의 형태를 나타내고 있다. 이 상태에서도, 밀봉수지(10)는 모든 부분으로 스며들어 채워지지 않은 부분은 없다. 그러나, 凹부(11)는 밀봉수지(10)의 표면에 형성된다 이 凹부(11)는 밀봉수지(10)가 충전되는 것에 기인하여 형성된다.
도 5는, 16Torr의 진공하에 있어서 화살표로 나타낸 것처럼 스퀴즈(9)를 오른쪽으로부터 왼쪽으로 이동시켜 2차 공판인쇄했을 때의 진공 형태를 나타내고 있다, 이 상태에서, 凹부(11)는 밀봉수지(10)가 보충되어 표면이 평평해진다.
상술한 바와 같이, 전자부품이 진공하에서 1차 공판인쇄에 의해서 수지가 밀봉된 후에, 진공하에서 충전을 행하고, 이어서 진공하에서 2차 공판인쇄하여 보충밀봉하는 형태에 대해 설명했다. 그러나, 본 발명은 진공하에서 1차 공판인쇄하여 밀봉한 후, 차압충전을 행하고, 이어서 2차 공판인쇄하여 보충밀봉하는 한에 있어서는 다른 형태도 포함한다.
즉, 진공하에서 1차 공판인쇄하여 밀봉한 후, 진공하에서 차압충전을 행하고, 이어서 대기압하에서 2차 공판인쇄하여 보충밀봉해도 좋고, 더욱이 진공하에서 1차 공판인쇄하여 밀봉한 후, 대기압하에서 차압충전을 행하고, 이어서 대기압하에서 2차 공판인쇄하여 보충밀봉해도 좋다. 그러나, 1차 공판인쇄와 수지의 차압충전 및 2차 공판인쇄를 진공하에서 행하는 것이 가장 바람직하다.
대기압하에서 밀봉수지를 차압충전하는 시간은 전자부품의 형태와 밀봉수지의 종류에 따라 적당하게 설정할 수 있다.
대기압하에서의 수지의 차압충전 및 2차 공판인쇄를, 1차 공판인쇄를 행하는 진공실을 이용하여 행해도 좋다.
또한, 본 발명은 상기 실시형태와 도면에 의해 설명되었지만, 이에 한정되지 않고, 본 발명의 요지를 이탈하지 않는 범위내에서 여러가지로 변형하여 실시할 수 있다. 또, 그러한 변경과 수정은 본 발명의 범위내에 포함되는 것이다.
상술한 바와 같이 본 발명은, 수지를 이용해 기판상에 접합된 전자부품을 밀봉하는 것과 관계가 있고, 심지어 많은 양의 필러(filler)와 높은 점성도를 가진 밀봉수지로 쉽게 채울 수 없는 부분까지도, 예컨대 매우 고밀도로 접속된 도선 하부, 공기를 포함한 간극을 형성하지 않고 충분한 정도까지 밀봉수지로 쉽게 채울 수 있다. 게다가, 그러한 부분은 도선을 손상시키지 않고 채울 수 있다. 수지를 이용한 밀봉은, 밀봉수지의 평평한 표면과 충분히 높은 차원의 정확도와 대단히 향상된 신뢰도를 유지하면서 이루어진다. 그러므로, 본 발명은 트랜스퍼 성형 등에까지 응용할 수 있다고 한 바와 같이 보다 한층더 범용화를 도모할 수 있다.

Claims (1)

  1. 기판에 탑재된 전자부품을 공판인쇄에 의해 수지밀봉하는 방법에 있어서, 진공하에서 1차 공판인쇄하여 밀봉후, 진공하에서 차압충전을 행하고, 이어서 진공하에서 2차 공판인쇄하여 보충밀봉하는 것을 특징으로 하는 전자부품의 수지밀봉방법.
KR10-1998-0029006A 1997-07-18 1998-07-18 전자부품을수지로밀봉하기위한방법 KR100388365B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-210138 1997-07-18
JP21013897A JP3145959B2 (ja) 1997-07-18 1997-07-18 電子部品の樹脂封止方法

Publications (2)

Publication Number Publication Date
KR19990013984A KR19990013984A (ko) 1999-02-25
KR100388365B1 true KR100388365B1 (ko) 2003-10-17

Family

ID=16584418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0029006A KR100388365B1 (ko) 1997-07-18 1998-07-18 전자부품을수지로밀봉하기위한방법

Country Status (7)

Country Link
US (1) US6019932A (ko)
EP (1) EP0892427B1 (ko)
JP (1) JP3145959B2 (ko)
KR (1) KR100388365B1 (ko)
CN (1) CN1118833C (ko)
DE (1) DE69837175T2 (ko)
TW (1) TW398044B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492203B1 (en) * 1997-04-30 2002-12-10 Hitachi Chemical Company, Ltd. Semiconductor device and method of fabrication thereof
JP3842447B2 (ja) * 1998-08-17 2006-11-08 シチズン時計株式会社 Ｉｃの実装構造
JP2001185566A (ja) * 1999-12-22 2001-07-06 Nec Corp 液状樹脂による樹脂封止装置及び樹脂封止方法
DE10163084A1 (de) * 2001-12-20 2003-07-17 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP3660626B2 (ja) 2002-01-15 2005-06-15 株式会社野田スクリーン 真空印刷装置
DE10250911B4 (de) * 2002-10-31 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP4329740B2 (ja) 2004-10-22 2009-09-09 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法、及び有機エレクトロルミネッセンス装置
JP2006310789A (ja) * 2005-03-29 2006-11-09 San Nopco Ltd 樹脂充填基板の製造方法
KR101181112B1 (ko) * 2005-10-27 2012-09-14 엘지이노텍 주식회사 발광 다이오드, 발광 다이오드 제조 방법 및 발광 다이오드 모듈
US20110316201A1 (en) * 2010-06-24 2011-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Level Packaging Using Blade Molding
CN102285259B (zh) * 2011-07-11 2014-07-09 淳华科技(昆山)有限公司 软式印刷电路板防焊印刷方法
JP2018134746A (ja) * 2017-02-20 2018-08-30 東レエンジニアリング株式会社 印刷装置および印刷方法
JP2018170316A (ja) 2017-03-29 2018-11-01 東レエンジニアリング株式会社 基板固定治具およびこれを用いた半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182837A (ja) * 1982-04-21 1983-10-25 Hitachi Ltd 樹脂封止半導体装置の製造方法
JPH05114620A (ja) * 1991-10-24 1993-05-07 Nippon Retsuku Kk 電気部品の樹脂封止法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3322871A (en) * 1963-08-29 1967-05-30 Rca Corp Method of forming a pattern
US3384931A (en) * 1966-06-24 1968-05-28 Ibm Injection printing of electrical circuit components
US4216577A (en) * 1975-12-31 1980-08-12 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) Portable standardized card adapted to provide access to a system for processing electrical signals and a method of manufacturing such a card
US4480975A (en) * 1981-07-01 1984-11-06 Kras Corporation Apparatus for encapsulating electronic components
JPH04171969A (ja) * 1990-11-06 1992-06-19 Fujitsu Ltd 実装ｉｃチップ樹脂封止構造及び樹脂封止方法
JP2882091B2 (ja) * 1991-05-23 1999-04-12 松下電器産業株式会社 チップの樹脂封止装置
JPH0666350A (ja) * 1992-05-14 1994-03-08 Takeda Haguruma Kogyo Kk 減速装置
GB2283195B (en) * 1993-10-29 1998-01-14 Electronic Tech Encapsulating components in an encapsulating liquid
JP3379310B2 (ja) * 1995-11-24 2003-02-24 松下電器産業株式会社 電子部品用ケースの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182837A (ja) * 1982-04-21 1983-10-25 Hitachi Ltd 樹脂封止半導体装置の製造方法
JPH05114620A (ja) * 1991-10-24 1993-05-07 Nippon Retsuku Kk 電気部品の樹脂封止法

Also Published As

Publication number Publication date
JPH1140590A (ja) 1999-02-12
EP0892427A2 (en) 1999-01-20
TW398044B (en) 2000-07-11
EP0892427B1 (en) 2007-02-28
DE69837175D1 (de) 2007-04-12
JP3145959B2 (ja) 2001-03-12
KR19990013984A (ko) 1999-02-25
US6019932A (en) 2000-02-01
CN1118833C (zh) 2003-08-20
EP0892427A3 (en) 2000-06-28
DE69837175T2 (de) 2008-01-10
CN1213837A (zh) 1999-04-14

Similar Documents

Publication Publication Date Title
KR100388365B1 (ko) 전자부품을수지로밀봉하기위한방법
US5795799A (en) Method for manufacturing electronic apparatus sealed by concave molded resin enveloper
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US6956741B2 (en) Semiconductor package with heat sink
KR100350759B1 (ko) 볼 그리드 어레이형 반도체 장치 및 그 제조 방법
EP0338728B1 (en) Integrated circuit package using plastic encapsulant
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
CN102474987B (zh) 电子模块及其制造方法
US7432601B2 (en) Semiconductor package and fabrication process thereof
DE60016542T2 (de) Verfahren und Geräte für die Unterfüllung von Halbleitersbauelementen
CN1202795A (zh) 电子元件制造方法及其利用该方法的电子元件
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
US8466009B2 (en) Method of fabricating a semiconductor package with mold lock opening
EP0361283B1 (en) Resin-sealed type semiconductor device and method for manufacturing the same
KR100338167B1 (ko) 전기접촉자및그의제조방법
US5712197A (en) Method of manufacturing a semiconductor device suitable for surface mounting
EP1628509A2 (en) Electronic module with form in-place pedestal
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
JPS59121862A (ja) 樹脂封止形半導体装置
KR100353557B1 (ko) 반도체 패키지 제조방법
US6930042B1 (en) Method for producing a semiconductor component with at least one encapsulated chip on a substrate
JPH03257951A (ja) ベアチップ封止構造
KR100210708B1 (ko) 칩온보드패키지의회로패턴구조__
KR19980081870A (ko) 수지 봉지용 세라믹 패키지 및 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee