JPH03257951A - ベアチップ封止構造 - Google Patents

ベアチップ封止構造

Info

Publication number
JPH03257951A
JPH03257951A JP2055053A JP5505390A JPH03257951A JP H03257951 A JPH03257951 A JP H03257951A JP 2055053 A JP2055053 A JP 2055053A JP 5505390 A JP5505390 A JP 5505390A JP H03257951 A JPH03257951 A JP H03257951A
Authority
JP
Japan
Prior art keywords
bare chip
cover
substrate
wire
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2055053A
Other languages
English (en)
Inventor
Satoshi Oikawa
聡 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2055053A priority Critical patent/JPH03257951A/ja
Publication of JPH03257951A publication Critical patent/JPH03257951A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔概要］ 基板にダイ・ボンディングにて実装されたベアチップの
封止構造に関し、 ベアチップ実装における封止の際の信頼性を向上するこ
とを目的とし、 基板上に形成されたパッドにワイヤを介して電〔産業上
の利用分野〕 本発明は、基板にダイ・ボンディングにて実装されたベ
アチップの封止構造に関するものである。 現在、プリント基板の高密度化、装置の薄型化に伴い、
実装の分野では薄く且つ、高密度の実装方法が要求され
ている。 〔従来の技術〕 従来かかる要求を満足するために、第４図に示すように
、基板４１とダイ・ボンディングによって実装されたベ
アチップ４２のダイから突出してなるワイヤ４４を、基
板の所定箇所に形成されたパッド４３と接続することに
より、電気的な接続が行われていた。 このように実装されたベアチップ４２の酸化腐食防止の
ため、ベアチップ４２およびワイヤ４４全体を完全に覆
うように、エポキシ系の樹脂である封止剤４５を塗布し
、それを別途キュア炉にて硬化することで封止していた
。 〔発明が解決しようとする課題〕 しかしながら、従来は別途封止剤によって封止していた
ために、その封止剤がエポキシ系であるが故、熱応力に
よって、パッドとグイを接続してなる金属性のワイヤが
引っ張られ、断線・ショート等の障害が発生する。 また、封止剤による封止では、その封止剤をベアチップ
上に塗布する時に空気が介入すると、気泡が発生し、ひ
いては酸化腐食する要因となってしまう。 従って、本発明はベアチップ実装における封止の際の信
頼性を向上することを目的とするものである。 〔課題を解決するための手段〕 上記目的は、基板１上に形成されたパッド３にワイヤ４
を介して電気的に実装されるベアチップ２の封止構造に
おいて、 前記ベアチップ２を封止すると共に、その内部が非酸化
雰囲気６であるカバー５にて構成されたことを特徴とす
るベアチップ封止構造、により達成される。 〔作用〕 即ち、本発明においては、ベアチップおよびワイヤをカ
バーによって完全に覆うことでその封止が行われている
。更に、そのカバーの内部が非酸化雰囲気とすることが
酸化腐食防止ともなっている。 よって、封止剤を使用していないことから、気泡の発生
がなくなる。 〔実施例〕 以下、本発明の実施例を第１図乃至第３図を用いて詳細
に説明する。 第１図は、本発明の実施例を示す図であり、第２図は、
本発明の製造工程を示すフローチャートであり、 第３図は、本発明の製造工程を示す図である。 図において、１は基板、２はベアチップ、３はパッド、
４はワイヤ、５はカバー、６は非酸化雰囲気、７は接着
剤、８は貫通穴、８ａは基板窒素注入穴、８ｂは基板真
空穴、９は封止剤をそれぞれ示す。 尚、全図において、同一符号を付したものは同一対象物
をそれぞれ示す。 第１図に示すように、基板１とグイ・ボンディングによ
って実装されたベアチップ２のグイから突出してなる金
・アル旦等の金属性のワイヤ４を、基板ｌの所定箇所に
形成されたパッド３と接続することにより、電気的な接
続が行われる。 基板１と当接する部分に接着剤７にて取り付けられた樹
脂性のカバー５が、ベアチップ２およびワイヤ４を完全
に覆うようにすることで、かかるベアチップ２とワイヤ
４の封止が行われている。 パッド３の外周には、基板１の所定箇所に少なくとも２
つの表面に電気メツキが行われていない貫通穴８が穿孔
されている。この貫通穴８を利用して、カバー５内に不
活性ガスである窒素中注入することで、その内部が非酸
化雰囲気６状態となる。上記窒素を注入した後は状態保
持のため、貫通穴８を封止剤９にて封止する。 次に、本発明の製造工程について第２図のフローチャー
トおよび第３図の段階図を用いて詳細に説明する。
【ステップ２０】 所定箇所に貫通穴８が少なくとも２つ穿孔された基板１
にグイ・ボンディングされたベアチップ２およびワイヤ
４を覆うようカバー５を取り付ける。
【ステップ２１】 カバー５と基板１が当接する部分を樹脂系の接着剤７に
よって固着する。 以上までのステップが第３図の（ａ）に相当する。
【ステップ２２】 基板ｌに穿孔された貫通穴８のうち、一方の貫通穴であ
る基板窒素注入穴８ａをノズルによって吸着して封止す
る。
【ステップ２３】 そして、他方の貫通穴である基板真空穴８ｂより真空引
きを行ってカバー５内を真空にして、カバー５内圧を下
げる。 以上までのステップが第３図の（ｂ）に相当する。
【ステップ２４】 真空工程が終了すると、基板真空穴８ｂをエポキシ系の
封止剤９によって封止する。この時、真空するためには
、別途ノズルを基板真空穴８ｂに吸着させて真空を行う
のであるが、真空処理完了後、即座に封止剤９による封
止が行われるよう、ノズルに予め封止剤９を有するよう
にしておけば都合がよい。
【ステップ２５】 内部が真空となったカバー５に対して、上記ステップ２
２によって基板窒素注入穴８ａに吸着されたノズルから
窒素を注入する。この時、カバー５内が真空状態によっ
て内圧が下がっているので、例え密閉状態となっていて
も容易に注入される。 以上までのステップが第３図の（Ｃ）に相当する。
【ステップ２６】 その後、ステップ２４と同様に、ノズルに予め封止剤９
を有するようにしておいて、即座に基板窒素注入穴８ａ
の封止が行われる。
【ステップ２７】 上記の複数のステップをふんで槽底されたベアチップ封
止構造において、検査が行われる。 この検査によって異常が発生すれば、ステップ２８によ
ってカバー５を取り外し、ステップ２０にフィードバッ
クして上記ステップ２０から順に再度行われる。
【ステップ２９】 ステップ２７の検査によって異常がなければ、ステップ
２９の完成体としてなる（第３図（ｄ）参照）。 尚、本実施例においても、貫通穴の封止のためエポキシ
系の封止剤を使用しているが、直接ベアチップおよびワ
イヤに接触しないため、従来の如き問題は発生しない。 〔発明の効果〕 以上説明したように本発明においては、カバーによって
ベアチップおよびワイヤを封止し、且つそのカバーの内
部を窒素等の不活性ガスによって充満した非酸化雰囲気
状態となっているため、ベアチップおよびワイヤに直接
封止剤が接触しないこととなり、気泡が発生せず、酸化
腐食することがない。 また、従来では設計変更が発生した時、ベアチップを基
板から取り外すことが不可能であったが、本発明におい
ては、カバーを取り外すだけで設計変更等においても対
処可能となる。
【図面の簡単な説明】
第１図は、本発明の実施例を示す図であり、第２図は、
本発明の製造工程を示すフローチャートであり、 第３図は、本発明の製造工程を示す図であり、第４図は
、従来の封止構造を示す図である。 図において、 １は基板。 ２はベアチップ。 ３はパッド。 ４はワイヤ。 ５はカバー ６ば非酸化雰囲気。 をそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 基板（１）上に形成されたパッド（３）にワイヤ（４）
    を介して電気的に実装されるベアチップ（２）の封止構
    造において、 前記ベアチップ（２）を封止すると共に、その内部が非
    酸化雰囲気（６）であるカバー（５）にて構成されたこ
    とを特徴とするベアチップ封止構造。
JP2055053A 1990-03-08 1990-03-08 ベアチップ封止構造 Pending JPH03257951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2055053A JPH03257951A (ja) 1990-03-08 1990-03-08 ベアチップ封止構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2055053A JPH03257951A (ja) 1990-03-08 1990-03-08 ベアチップ封止構造

Publications (1)

Publication Number Publication Date
JPH03257951A true JPH03257951A (ja) 1991-11-18

Family

ID=12987938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2055053A Pending JPH03257951A (ja) 1990-03-08 1990-03-08 ベアチップ封止構造

Country Status (1)

Country Link
JP (1) JPH03257951A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078137A1 (en) * 2000-04-11 2001-10-18 Hamamatsu Photonics K.K. Semiconductor photodetector
KR100522620B1 (ko) * 1997-12-22 2006-01-12 오끼 덴끼 고오교 가부시끼가이샤 반도체장치
JP2013197521A (ja) * 2012-03-22 2013-09-30 Nec Corp 中空パッケージの製造方法及び中空パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522620B1 (ko) * 1997-12-22 2006-01-12 오끼 덴끼 고오교 가부시끼가이샤 반도체장치
WO2001078137A1 (en) * 2000-04-11 2001-10-18 Hamamatsu Photonics K.K. Semiconductor photodetector
US6703598B2 (en) 2000-04-11 2004-03-09 Hamamatsu Photonics K.K. Semiconductor photo-detecting apparatus
JP2013197521A (ja) * 2012-03-22 2013-09-30 Nec Corp 中空パッケージの製造方法及び中空パッケージ

Similar Documents

Publication Publication Date Title
KR100220154B1 (ko) 반도체 패키지의 제조방법
US6333252B1 (en) Low-pin-count chip package and manufacturing method thereof
KR100473261B1 (ko) 반도체장치
EP1020908B1 (en) Resin-sealed surface mounting type electronic parts
JPH0831988A (ja) テープキャリアパッケージの封止構造
JPH0294653A (ja) 樹脂封止型半導体装置
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPH03257951A (ja) ベアチップ封止構造
US20040152242A1 (en) Device package utilizing interconnect strips to make connections between package and die
US6673656B2 (en) Semiconductor chip package and manufacturing method thereof
JPH06112363A (ja) 半導体パッケージ
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP2633557B2 (ja) 樹脂封止型集積回路装置
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
JP2000124401A (ja) 半導体装置
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
US6324756B1 (en) Method and system for sealing the edge of a PBGA package
JP3337526B2 (ja) パッケージ型半導体部品の構造
JPH11297921A (ja) 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法
JPH06349870A (ja) 半導体装置及びその製造方法
JPH03255655A (ja) 半導体装置
JPH0547835A (ja) 半導体装置の実装構造