KR19980081870A - 수지 봉지용 세라믹 패키지 및 반도체 장치 - Google Patents

수지 봉지용 세라믹 패키지 및 반도체 장치 Download PDF

Info

Publication number
KR19980081870A
KR19980081870A KR1019980015656A KR19980015656A KR19980081870A KR 19980081870 A KR19980081870 A KR 19980081870A KR 1019980015656 A KR1019980015656 A KR 1019980015656A KR 19980015656 A KR19980015656 A KR 19980015656A KR 19980081870 A KR19980081870 A KR 19980081870A
Authority
KR
South Korea
Prior art keywords
resin
ceramic package
layer
resin encapsulation
cavity
Prior art date
Application number
KR1019980015656A
Other languages
English (en)
Other versions
KR100285112B1 (ko
Inventor
마찌이미스즈
Original Assignee
모기쥰이찌
신꼬오덴기고오교오가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기쥰이찌, 신꼬오덴기고오교오가부시끼가이샤 filed Critical 모기쥰이찌
Publication of KR19980081870A publication Critical patent/KR19980081870A/ko
Application granted granted Critical
Publication of KR100285112B1 publication Critical patent/KR100285112B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 탑재한 반도체 소자를 봉지하는 봉지 수지의 누출(bleed out)을 방지할 수 있는 수지 봉지용 세라믹 패키지를 제공한다.
캐비티(16)에 탑재된 반도체 소자(14)를 수지 봉지하는 수지 봉지용 세라믹 패키지(10)로서, 상기 캐비티(16)에 충전된 봉지 수지가 캐비티(16)의 밖으로 누출하는 것을 방지하는 누출 방지용 틀체(24)가 캐비티(16) 가장자리를 따라서 세라믹 패키지(10)의 표면에 틀 형상으로 형성된 텅스텐으로 된 메탈라이즈층(26)과, 이 메탈라이즈층(26) 상에 형성된 두께 1.5㎛ 이상의 니켈층(28) 및 두께 0.3㎛ 이상의 금층(30)으로 구성된 금속 도금층(32)으로 된 것을 특징으로 한다.

Description

수지 봉지용 세라믹 패키지 및 반도체 장치
본 발명은 수지 봉지용 세라믹 패키지 및 반도체 장치에 관한 것으로, 더 자세하게는 탑재된 반도체 소자를 수지 봉지하는 수지 봉지용 세라믹 패키지 및 세라믹 패키지에 탑재된 반도체 소자가 수지 봉지되어 있는 반도체 장치에 관한 것이다.
종래에는 세라믹 패키지에 탑재된 반도체 소자는 메탈 캡 등으로 기밀 봉지되어 있었다.
그러나 반도체 장치 경량화나 저 코스트화 등을 위해서 세라믹 패키지에 탑재된 반도체 소자를 봉지하는 수지 봉지가 시도되고 있다. 특히 CCD(Charge Couple Device)을 탑재한 반도체 장치에 있어서는, CCD을 유리 부착 캡으로 기밀하게 봉지하는 경우에는 캡과 유리 부분 및 캡의 단면과 세라믹 패키지의 단면과의 기밀성을 완벽하게 하기가 극히 곤란하다.
이 점에 대해서는 도 5에 나타내는 바와 같이 세라믹 패키지(100)의 캐비티(102) 내에 탑재한 CCD(104)를 투명 또는 반투명의 봉지 수지(106)에 의해서 수지 봉지하는 것을 생각할 수가 있다.
도 5에 나타내는 바와 같이 세라믹 패키지(100)의 캐비티(102)내에 탑재한 CCD(104)를 봉지 수지(106)로 수지 봉지함으로써 유리 부착 캡으로 CCD를 봉지하는 경우보다도 용이하게 CCD를 봉지할 수 있고, 또 유리에 붙은 캡을 사용한 경우보다도 반도체 장치의 경량화도 가능하다.
그러나 세라믹 패키지(100)의 캐비티(102)내에 탑재된 CCD(104)를 수지 봉지하기 위해 캐비티(102) 내에 수지 봉지를 포팅 등으로 충전하였던 바 봉지 수지가 캐비티(102)로부터 세라믹 패키지(100)의 단면에 누출하는 것이 판명되었다. 이 누출 현상은 봉지 수지 중의 성분이 캐비티(102)의 벽면을 타고 올라가 세라믹 패키지(100)의 단면으로 삼출하는 현상이다.
이와 같이 세라믹 패키지(100)의 단면에 누출한 봉지 수지는 세정하여도 완전한 제거는 극히 곤란하다.
이 때문에 세라믹 패키지(100)의 캐비티(102)의 가장자리를 따라서 틀 형상 의 세라믹제 둑부를 설치해서, 봉지 수지의 누출을 둑부의 높이에 의해 방지하고자 하여도, 또는 캐비티(10)내에 충전되는 봉지 수지량을 조정하여도, 여전히 봉지 수지의 누출 현상을 방지할 수 없었다.
그래서 본 발명의 과제는 탑재한 반도체 소자를 봉지하는 봉지 수지의 누출을 방지할 수 있는 수지 봉지용 세라믹 패키지 및 반도체 장치를 제공하는 것에 있다.
도 1은 본 발명에 관계되는 세라믹 패키지의 일례를 나타내는 정면도.
도 2는 도 1에 나타내는 세라믹 패키지의 단면도.
도 3은 본 발명에 관계되는 반도체 장치의 일례를 나타내는 단면도.
도 4는 본 발명에 관계되는 반도체 장치의 다른 예를 나타내는 단면도.
도 5는 비교예에 관계되는 반도체 장치를 나타내는 단면도.
(부호의 설명)
10 세라믹 패키지 12 세라믹 패키지 본체
14, 42 CCD(반도체 소자) 16 캐비티
18 단차면 20 도체 패턴
22 본딩와이어 24, 46 틀체(누출 방지용 틀체)
26 메탈라이즈층 27, 44 봉지 수지
28 니켈층 30 금층
32 금속 도금층 40 세라믹 기판
본 발명자는 상기 과제를 해결하고자 검토한 결과, 세라믹 패키지의 표면에 수지 봉지 영역을 둘러싸서 형성한 틀 형상의 텅스텐으로 된 메탈라이즈층에 니켈-금의 금속 도금을 하면 봉지 수지의 누출을 방지할 수 있다는 것을 발견하고, 본 발명에 이르렀다.
즉 본 발명은 탑재된 반도체 소자를 수지 봉지하는 수지 봉지용 세라믹 패키지로서, 상기 수지 봉지에 사용되는 봉지 수지가 수지 봉지 영역 밖으로 누출하는 것을 방지하는 누출 방지용 틀체가 상기 수지 봉지 영역을 둘러싸서 상기 세라믹 패키지의 표면에 형성되어 있는 것을 특징으로 하는 수지 봉지용 세라믹 패키지이다.
또 본 발명은 세라믹 기판 상에 탑재된 반도체 소자가 수지 봉지되어 있는 반도체 장치로서, 상기 수지 봉지에 사용한 봉지 수지가 수지 봉지 영역 밖으로 누출하는 것을 방지하는 누출 방지용 틀체가 상기 세라믹 패키지의 표면에 수지 봉지 영역을 둘러싸고 형성되어 있는 것을 특징으로 하는 반도체 장치이기도 하다.
이러한 본 발명에 있어서, 수지 봉지 영역을 둘러싸서 세라믹 패키지의 표면에 틀 형상으로 형성한 텅스텐 등의 금속으로 된 메탈라이즈층 상에 금속 도금층을 형성함으로써 누출 방지용 틀체를 용이하게 형성할 수 있다. 이 금속 도금층을 니켈층과 금속층으로 구성하고, 또 니켈층의 두께를 1.5㎛ 이상으로 하는 동시에, 금층의 두께를 0.3㎛ 이상으로 하면, 누출 방지용 틀체에 의한 봉지 수지의 누출 방지 효과를 더 한층 향상시킬 수 있다.
소성된 세라믹 패키지의 캐비티 등의 수지 봉지 영역 내에 봉지 수지를 충전하면, 충전된 봉지 수지는 캐비티 벽면 등을 타고서 세라믹 패키지의 표면에 누출한다. 특히 포팅 등을 위해서 용액상으로 한 봉지 수지는 용매 등이 선택적으로 누출하는 일이 있다. 이러한 누출 현상은 소성된 세라믹 패키지의 표면이 금속판의 표면보다도 거칠기 때문 것으로 추정된다.
이 점에 관해 본 발명에 의한 수지 봉지용 세라믹 패키지에 의하면, 탑재된 반도체 소자를 수지 봉지하는 봉지 수지가 수지 봉지 영역 밖으로 누출하는 것을 수지 봉지 영역을 둘러싸서 형성된 누출 방지용 틀체로 방지할 수 있다. 이 때문에 세라믹 패키지에 탑재된 반도체 소자를 수지 봉지한 반도체 장치를 처음으로 공업적으로 제공할 수가 있다.
(본 발명의 실시 형태)
본 발명에 의한 수지 봉지용 세라믹 패키지의 일례를 도 1 및 도 2에 나타낸다. 이 도 1은 수지 봉지용 세라믹 패키지의 정면도이고, 도 2는 그 단면도이다.
도 1 및 도 2에 나타내는 세라믹 패키지(10)는 알루미나 세라믹으로 된 세라믹 패키지 본체(12)에 CCD(14)가 저면에 탑재되는 캐비티(16)가 형성되어 있다.
이러한 캐비티(16)의 단차면(18)에는 도체 패턴(20)의 단부가 형성되어 있고, 탑재된 CCD(14)의 전극 단자와 본딩와이어(22, 22··)로 본딩된다.
이와 같은 세라믹 패키지 본체(12)에 형성된 캐비티(16)에는 수지 봉지용의 봉지 수지가 충전된다. 이 때문에 캐비티(16)는 수지 봉지 영역이 되고, 세라믹 패키지 본체(12)의 표면에는 캐비티(16)를 둘러싸고, 캐비티(16)의 가장자리를 따라서 틀체(24)가 형성되어 있다. 이 틀체(24)는 봉지 수지가 수지 봉지 영역 밖으로 누출하는 것을 방지하는 누출 방지용 틀체이다.
이러한 틀체(24)는 도 2에 동시에 나타내는 확대도에 나타낸 바와 같이 세라믹 패키지 본체(12)와 일체로 형성된 텅스텐으로 된 메탈라이즈층(26)이 금속 도금층(32)으로 덮여 있다. 이 금속 도금층(32)은 니켈층(28)과 금층(30)으로 형성되어 있는 것이다.
이 틀체(24)를 형성하는 메탈라이즈층(26)의 두께는 10㎛ 이상으로 하는 것이 바람직하다. 또 니켈층(28) 및 금층(30)의 각층의 두께는 니켈층(28)의 두께를 1.5㎛ 이상으로 하고, 금층(30)의 두께를 0.3㎛ 이상으로 하는 것이, 캐비티(16)에 충전하는 봉지 수지의 수지 봉지 영역 밖으로의 누출을 충분히 방지할 수 있어서 바람직하다. 이러한 금속층의 두께는 특히 한정할 필요는 없지만 제조 코스트 등의 관점에서 메탈라이즈층(26)의 두께를 30㎛ 이하로 하는 것이 바람직하고, 니켈층(28) 및 금층(30)의 각층의 두께를 5㎛ 이하로 하는 것이 바람직하다.
이러한 틀체(24)는 우선 세라믹 패키지 본체(12)를 그린시트를 소성해서 제조할 때에, 텅스텐 페이스트를 캐비티(16)의 가장자리가 되는 위치에 틀 형상으로 스크린 인쇄 등으로 소정 두께로 도포한 후에, 세라믹 패키지 본체(12)의 소성과 동시 소성하여, 캐비티(16)의 가장자리를 따라서 틀 형상의 메탈라이즈층(26)을 형성한다.
이어서 소성해서 얻은 틀 형상의 메탈라이즈층(26)을 전극의 한쪽이 되게 사용하고, 메탈라이즈층(26) 상에 전해 니켈 도금에 의해 니켈층(28)을 형성한 후에, 다시 니켈층(28) 상에 전해 금 도금으로 금층(30)을 형성함으로써 틀체(24)를 형성할 수 있다.
이와 같이 해서 형성된 틀체(24)를 사용하면 캐비티(16)에 충전된 봉지 수지가 수지 봉지 영역 밖으로 누출하는 것을 방지할 수 있다. 이 때문에 도 3에 나타내듯이 세라믹 패키지 본체(12)에 형성된 캐비티(16)의 저면에 탑재된 CCD(14)의 전극 단자와 도체 패턴(20, 20··)을 본딩와이어(22, 22··)로 본딩한 후에, CCD(14) 등을 투명 또는 반투명 수지로 수지 봉지할 수가 있다. 이러한 수지 봉지 시에는 캐비티(16)내에 포팅으로 봉지 수지(27)를 충전하여도 봉지 수지(27)는 캐비티(16)를 둘러싸는 틀체(24)에 의해 막히고, 또 캐비티(16)로부터 세라믹 패키지 본체(12)의 표면에 봉지 수지(27)가 누출하는 것을 방지할 수 있다.
얻어진 반도체 장치는 유리 부착 캡으로 CCD(14)를 기밀 봉지한 반도체 장치와 비교해서 CCD(14)의 봉지가 용이하고 또 경량화할 수 있다.
도 3에 나타내는 반도체 장치는 반도체 소자로서 CCD를 탑재한 것이지만, CCD 대신에 보통의 반도체 소자를 탑재해도 좋은 것은 물론이다.
또 도 4에 나타낸 바와 같이 세라믹 패키지로서 세라믹 기판(40)을 사용하고, 세라믹 기판(40)의 평탄면에 탑재된 반도체 소자(42)를 봉지 수지(44)로 수지 봉지할 때에도, 세라믹 기판(40)의 수지 봉지 영역을 둘러싸서 누출 방지용 틀체(46)를 세라믹 기판(40)에 설치함으로써 봉지 수지(44)의 누출을 방지할 수 있다. 이러한 누출 방지용 틀체(46)는 상술한 누출 방지용 틀체(24)와 동일 구성이다.
(실시예)
본 발명을 실시예 및 비교예에 의해서 더욱 자세하게 설명한다.
(실시예 1)
알루미나로 된 소정 형상의 그린시트를 소정 개수 적층한 후에 소성해서 CCD(14)를 탑재한 캐비티(16)가 형성된 세라믹 패키지 본체(12)를 형성하였다. 이 때에 소정 형상의 그린시트를 소정 개수 적층한 후에 텅스텐 패이스트를 캐비티(16)의 가장자리가 되는 위치에 스크린 인쇄에 의해서 틀 형상으로 도포하고, 세라믹 패키지 본체(12)의 소성과 동시 소성해서 캐비티(16)의 가장자리를 따라서 틀 형상의 메탈라이즈층(26)을 형성하였다. 메탈라이즈층(26)의 두께는 15㎛로 하였다.
이어서 소성한 틀 형상의 메탈라이즈층(26)을 전극의 한쪽이 되게 사용하고, 메탈라이즈층(26)에 전해 니켈 도금 및 전해 금 도금을 실시하였다. 이 금속 도금으로 메탈라이즈층(26) 상에 두께 4.3㎛의 니켈층(28) 및 두께 3.2㎛의 금층(30)을 형성해서 틀체(24)를 완성하여, 도 2에 나타내는 세라믹 패키지(10)를 얻었다.
얻어진 세라믹 패키지(10)의 캐비티(16)에 봉지 수지(27)를 포팅으로 충전하였던 바 충전된 봉지 수지(27)는 틀체(24)에 의해서 완전히 막히고, 또 캐비티(16)로부터 세라믹 패키지 본체(12)의 표면으로 봉지 수지(27)가 누출하는 현상이 전혀 관찰되지 않았다.
(비교예 1)
실시예 1에서 세라믹 패키지 본체(12)의 소성과 동시 소성하여, 캐비티(16)의 가장자리를 따라서 틀 형상의 메탈라이즈층(26)을 형성한 후에, 메탈라이즈층(26)에 금속 도금을 실시하지 않고 캐비티(16)에 봉지 수지(27)를 충전하였던 바, 캐비티(16)로부터 봉지 수지(27)가 세라믹 패키지 본체(12)의 표면으로 누출하는 것이 관찰되었다.
(실시예 2)
실시예 1에서 소성해서 얻은 틀 형상의 메탈라이즈층(26) 상에 전해 니켈 도금 및 전해 금 도금으로 니켈층(28) 및 금층(30)의 두께를 하기 표 1에 나타낸 바와 같이 변경한 것 외는, 실시예 1과 마찬가지로 봉지 수지(27)를 충전하여, 캐비티(16)의 누출 상황을 관찰하고, 그 결과를 표 1에 아울러 나타내었다.
Au 두께Ni 두께 0.3㎛ 0.5㎛ 1.0㎛ 1.5㎛
1.0㎛ △∼○ △∼○ △∼○ △∼○
1.2㎛ △∼○ ○ ○ ○
1.5㎛ ○ ○ ◎ ◎
2.0㎛ ○ ○ ◎ ◎
주) △; 소량의 누출은 관찰되었지만, 허용할 수 있는 범위였다.○; 거의 누출은 관찰되지 않았다.◎; 전혀 누출은 관찰되지 않았다.
표 1에서 각 수준의 틀체(24)의 표면을 경사 40°로 촬영한 SEM(Scanning Electron Microscope) 사진에 의하면, Au 두께가 0.3㎛ 이상에서 또 Ni 두께가 1.5㎛ 이상의 수준에서는 Au 두께가 0.3㎛ 이상이어도 Ni 두께가 1.5㎛ 미만의 수준과 비교해서 금속 도금의 결정이 충분하게 성장하여 표면이 평탄화되어 있는 것이 관찰되었다.
본 발명에 의하면, 세라믹 패키지에 탑재한 반도체 소자를 수지 봉지한 반도체 장치를 공업적으로 제공할 수 있고, 세라믹 패키지를 사용한 반도체 장치의 경량화 및 저 코스트화를 기도할 수가 있다.

Claims (8)

  1. 탑재된 반도체 소자를 수지 봉지하는 수지 봉지용 세라믹 패키지에 있어서,
    상기 수지 봉지에 사용하는 봉지 수지가 수지 봉지 영역 밖으로 누출하는 것을 방지하는 누출 방지용 틀체가 상기 수지 봉지 영역을 둘러싸서 상기 세라믹 패키지의 표면에 형성되어 있는 것을 특징으로 하는 수지 봉지용 세라믹 패키지.
  2. 제 1항에 있어서, 누출 방지용 틀체가 수지 봉지 영역을 둘러싸도록 세라믹 패키지의 표면에 틀 형상으로 형성된 텅스텐 등의 금속으로 된 메탈라이즈층 상에 금속 도금층이 형성되어 있는 것을 특징으로 하는 수지 봉지용 세라믹 패키지.
  3. 제 1항에 있어서, 누출 방지용 틀체가 수지 봉지 영역을 둘러싸도록 세라믹 패키지의 표면에 틀 형상으로 형성된 텅스텐 등으로 된 메탈라이즈층과, 상기 메탈라이즈층 상에 형성된 니켈층 및 금속층으로 구성되는 금속 도금층으로 형성되어 있는 것을 특징으로 하는 수지 봉지용 세라믹 패키지.
  4. 제 3항에 있어서, 니켈층의 두께가 1.5㎛ 이상이고 또 금층의 두께가 0.3㎛ 이상인 것을 특징으로 하는 수지 봉지용 세라믹 패키지.
  5. 세라믹 패키지에 탑재된 반도체 소자가 수지 봉지되어 있는 반도체 장치에 있어서,
    상기 수지 봉지에 사용한 봉지 수지가 수지 봉지 영역 밖으로 누출하는 것을 방지하는 누출 방지용 틀체가 상기 세라믹 패키지의 표면에 수지 봉지 영역을 둘러싸도록 형성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 5항에 있어서, 누출 방지용 틀체가 수지 봉지 영역을 둘러싸도록 세라믹 패키지의 표면에 틀 형상으로 형성된 텅스텐 등으로 된 메탈라이즈층 상에 금속 도금층이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 6항에 있어서, 누출 방지용 틀체가 수지 봉지 영역을 둘러싸도록 세라믹 패키지의 표면에 틀 형상으로 형성된 텅스텐 등으로 된 메탈라이즈층과, 상기 메탈라이즈층 상에 형성된 니켈층 및 금층으로 구성되는 금속 도금층으로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제 7항에 있어서, 니켈층의 두께가 1.5㎛ 이상이고 또 금층의 두께가 0.3㎛ 이상인 것을 특징으로 하는 반도체 장치.
KR1019980015656A 1997-04-30 1998-04-30 수지봉지용세라믹패키지및반도체장치 KR100285112B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP97-112336 1997-04-30
JP112336 1997-04-30
JP11233697 1997-04-30

Publications (2)

Publication Number Publication Date
KR19980081870A true KR19980081870A (ko) 1998-11-25
KR100285112B1 KR100285112B1 (ko) 2001-06-01

Family

ID=22072313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980015656A KR100285112B1 (ko) 1997-04-30 1998-04-30 수지봉지용세라믹패키지및반도체장치

Country Status (2)

Country Link
US (1) US6060779A (ko)
KR (1) KR100285112B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876071B2 (en) * 2001-06-30 2005-04-05 Texas Instruments Incorporated Masking layer in substrate cavity
DE10329575A1 (de) * 2003-06-30 2005-01-20 Robert Bosch Gmbh Baueinheit mit einem wannenförmigen Gehäuseteil und mit einem darin befindlichen Vergusswerkstoff
WO2010056212A2 (en) 2008-11-17 2010-05-20 Pyxis Systems Integration Pte Ltd Method for encapsulating semiconductor dies

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292328A (ja) * 1986-05-21 1986-12-23 Hitachi Ltd 半導体封止構造体の製法
US4796083A (en) * 1987-07-02 1989-01-03 Olin Corporation Semiconductor casing
JP2527828B2 (ja) * 1990-02-27 1996-08-28 三菱電機株式会社 半導体パッケ―ジ
JPH0521646A (ja) * 1991-07-15 1993-01-29 Matsushita Electric Works Ltd 半導体装置
JPH0637211A (ja) * 1992-07-16 1994-02-10 Fujitsu Ltd 半導体パッケージと半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100285112B1 (ko) 2001-06-01
US6060779A (en) 2000-05-09

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
CN102142507B (zh) Led封装
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
CN102884645B (zh) 发光装置的制造方法以及发光装置
US6983537B2 (en) Method of making a plastic package with an air cavity
CN101939858B (zh) 发光装置
JP2002118207A (ja) 半導体パッケージ及びその製造方法
GB2493246A (en) Miniaturized electrical component comprising an MEMS and an ASIC and production method
TW200406892A (en) Leadframe-based component-housing, leadframe-band, surface-mountable electronic component and its production method
CN1127202C (zh) 电子器件及其制造方法
CN100461392C (zh) 半导体封装
JPH02292836A (ja) Ｉｃチップ実装用フィルムキャリア
KR20080011832A (ko) 이미지 센서 패키지 및 이의 제조방법
KR100285112B1 (ko) 수지봉지용세라믹패키지및반도체장치
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
JPH1065042A (ja) 半導体装置
EP1650797A2 (en) Wiring apparatus , protecting cap for device package using the same, and a method for manufacturing them
CN101369564B (zh) 半导体器件
JP3095783B2 (ja) 発光ダイオード英数字表示素子のための閉鎖金型
CN107369627B (zh) 一种三维堆叠的气密封装方法
KR100491657B1 (ko) 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법
US3730969A (en) Electronic device package
JPH10303690A (ja) 表面弾性波装置及びその製造方法
JPH1117069A (ja) 樹脂封止用セラミックパッケージ及び半導体装置
CN217903108U (zh) 一种高气密性高可靠性的芯片封装基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee