JPH1117069A - 樹脂封止用セラミックパッケージ及び半導体装置 - Google Patents
樹脂封止用セラミックパッケージ及び半導体装置Info
- Publication number
- JPH1117069A JPH1117069A JP11514698A JP11514698A JPH1117069A JP H1117069 A JPH1117069 A JP H1117069A JP 11514698 A JP11514698 A JP 11514698A JP 11514698 A JP11514698 A JP 11514698A JP H1117069 A JPH1117069 A JP H1117069A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- ceramic package
- frame
- layer
- bleed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 搭載する半導体素子を封止する封止樹脂のブ
リードアウトを防止し得る樹脂封止用セラミックパッケ
ージを提供する。 【解決手段】 キャビティ１６に搭載された半導体素子
１４を樹脂封止する樹脂封止用セラミックパッケージ１
０であって、該キャビティ１６に充填された液状の封止
樹脂がキャビティ１６の外方にブリードアウトすること
を防止するブリードアウト防止用枠体２４が、キャビテ
ィ１６の端縁に沿ってセラミックパッケージ１０の表面
に枠状に形成されたタングステンから成るメタライズ層
２６と、このメタライズ層２６上に形成された厚さ１．
５μｍ以上のニッケル層２８及び厚さ０．３μｍ以上の
金層３０より構成された金属めっき層３２とから成るこ
とを特徴とする。
リードアウトを防止し得る樹脂封止用セラミックパッケ
ージを提供する。 【解決手段】 キャビティ１６に搭載された半導体素子
１４を樹脂封止する樹脂封止用セラミックパッケージ１
０であって、該キャビティ１６に充填された液状の封止
樹脂がキャビティ１６の外方にブリードアウトすること
を防止するブリードアウト防止用枠体２４が、キャビテ
ィ１６の端縁に沿ってセラミックパッケージ１０の表面
に枠状に形成されたタングステンから成るメタライズ層
２６と、このメタライズ層２６上に形成された厚さ１．
５μｍ以上のニッケル層２８及び厚さ０．３μｍ以上の
金層３０より構成された金属めっき層３２とから成るこ
とを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は樹脂封止用セラミッ
クパッケージ及び半導体装置に関し、更に詳細には搭載
された半導体素子を樹脂封止する樹脂封止用セラミック
パッケージ、及びセラミックパッケージに搭載された半
導体素子が樹脂封止されて成る半導体装置に関する。
クパッケージ及び半導体装置に関し、更に詳細には搭載
された半導体素子を樹脂封止する樹脂封止用セラミック
パッケージ、及びセラミックパッケージに搭載された半
導体素子が樹脂封止されて成る半導体装置に関する。
【０００２】
【従来の技術】従来、セラミックパッケージに搭載され
た半導体素子は、メタルキャプ等によって気密封止され
ていた。しかし、半導体装置の軽量化や低コスト化等の
ために、セラミックパッケージに搭載した半導体素子を
封止すべく、樹脂封止することが試みられている。特
に、ＣＣＤ(Charge Couple Device)を搭載した半導体装
置においては、ＣＣＤをガラス付きキャップによって気
密に封止する場合には、キャップとガラス部分及びキャ
ップの端面とセラミックパッケージの端面との気密性を
完璧とすることは極めて困難である。この点、図６に示
す様に、セラミックパッケージ１００のキャビティ１０
２内に搭載したＣＣＤ１０４を透明又は半透明の封止樹
脂１０６によって樹脂封止することが考えられる。
た半導体素子は、メタルキャプ等によって気密封止され
ていた。しかし、半導体装置の軽量化や低コスト化等の
ために、セラミックパッケージに搭載した半導体素子を
封止すべく、樹脂封止することが試みられている。特
に、ＣＣＤ(Charge Couple Device)を搭載した半導体装
置においては、ＣＣＤをガラス付きキャップによって気
密に封止する場合には、キャップとガラス部分及びキャ
ップの端面とセラミックパッケージの端面との気密性を
完璧とすることは極めて困難である。この点、図６に示
す様に、セラミックパッケージ１００のキャビティ１０
２内に搭載したＣＣＤ１０４を透明又は半透明の封止樹
脂１０６によって樹脂封止することが考えられる。
【０００３】
【発明が解決しようとする課題】図６に示す様に、セラ
ミックパッケージ１００のキャビティ１０２内に搭載し
たＣＣＤ１０４を封止樹脂１０６により樹脂封止するこ
とによって、ガラス付きキャップによってＣＣＤを封止
する場合よりも容易にＣＣＤを封止でき、且つガラス付
きキャップを用いた場合よりも半導体装置の軽量化も可
能である。しかしながら、セラミックパッケージ１００
のキャビティ１０２内に搭載されたＣＣＤ１０４を樹脂
封止すべく、キャビティ１０２内に液状の封止樹脂をポ
ッティング等によって充填したところ、封止樹脂がキャ
ビティ１０２からセラミックパッケージ１００の端面に
ブリードアウトすることが判明した。このブリードアウ
トの現象は、封止樹脂中の成分がキャビティ１０２の壁
面を這い上がってセラミックパッケージ１００の端面に
滲出する現象である。この様に、セラミックパッケージ
１００の端面にブリードアウトした封止樹脂は、洗浄し
ても完全な除去は極めて困難である。このため、セラミ
ックパッケージ１００のキャビティ１０２の端縁に沿っ
て枠状のセラミック製の堰部を設け、液状封止樹脂のブ
リードアウトを堰部高さによって防止せんとしても、或
いはキャビティ１０２内に充填する封止樹脂の量を調整
しても、依然として封止樹脂のブリードアウトの現象を
防止できなかった。そこで、本発明の課題は、搭載する
半導体素子を封止する封止樹脂のブリードアウトを防止
し得る樹脂封止用セラミックパッケージ及び半導体装置
を提供することにある。
ミックパッケージ１００のキャビティ１０２内に搭載し
たＣＣＤ１０４を封止樹脂１０６により樹脂封止するこ
とによって、ガラス付きキャップによってＣＣＤを封止
する場合よりも容易にＣＣＤを封止でき、且つガラス付
きキャップを用いた場合よりも半導体装置の軽量化も可
能である。しかしながら、セラミックパッケージ１００
のキャビティ１０２内に搭載されたＣＣＤ１０４を樹脂
封止すべく、キャビティ１０２内に液状の封止樹脂をポ
ッティング等によって充填したところ、封止樹脂がキャ
ビティ１０２からセラミックパッケージ１００の端面に
ブリードアウトすることが判明した。このブリードアウ
トの現象は、封止樹脂中の成分がキャビティ１０２の壁
面を這い上がってセラミックパッケージ１００の端面に
滲出する現象である。この様に、セラミックパッケージ
１００の端面にブリードアウトした封止樹脂は、洗浄し
ても完全な除去は極めて困難である。このため、セラミ
ックパッケージ１００のキャビティ１０２の端縁に沿っ
て枠状のセラミック製の堰部を設け、液状封止樹脂のブ
リードアウトを堰部高さによって防止せんとしても、或
いはキャビティ１０２内に充填する封止樹脂の量を調整
しても、依然として封止樹脂のブリードアウトの現象を
防止できなかった。そこで、本発明の課題は、搭載する
半導体素子を封止する封止樹脂のブリードアウトを防止
し得る樹脂封止用セラミックパッケージ及び半導体装置
を提供することにある。
【０００４】
【課題を解決するための手段】本発明者は、前記課題を
解決すべく検討した結果、セラミックパッケージの表面
に、樹脂封止領域を囲むように形成した枠状のタングス
テンから成るメタライズ層に、ニッケル−金の金属めっ
きを施すことによって、封止樹脂のブリードアウトを防
止し得ることを見出し、本発明に到達した。すなわち、
本発明は、搭載された半導体素子を樹脂封止する樹脂封
止用セラミックパッケージであって、該樹脂封止に用い
られる封止樹脂が樹脂封止領域外にブリードアウトする
ことを防止するブリードアウト防止用枠体が、前記樹脂
封止領域を取り囲むように、前記セラミックパッケージ
の表面に形成されていることを特徴とする樹脂封止用セ
ラミックパッケージにある。また、本発明は、セラミッ
ク基板上に搭載された半導体素子が樹脂封止されて成る
半導体装置であって、該樹脂封止に用いた封止樹脂が樹
脂封止領域外にブリードアウトすることを防止するブリ
ードアウト防止用枠体が、前記セラミックパッケージの
表面に樹脂封止領域を取り囲んで形成されていることを
特徴とする半導体装置でもある。
解決すべく検討した結果、セラミックパッケージの表面
に、樹脂封止領域を囲むように形成した枠状のタングス
テンから成るメタライズ層に、ニッケル−金の金属めっ
きを施すことによって、封止樹脂のブリードアウトを防
止し得ることを見出し、本発明に到達した。すなわち、
本発明は、搭載された半導体素子を樹脂封止する樹脂封
止用セラミックパッケージであって、該樹脂封止に用い
られる封止樹脂が樹脂封止領域外にブリードアウトする
ことを防止するブリードアウト防止用枠体が、前記樹脂
封止領域を取り囲むように、前記セラミックパッケージ
の表面に形成されていることを特徴とする樹脂封止用セ
ラミックパッケージにある。また、本発明は、セラミッ
ク基板上に搭載された半導体素子が樹脂封止されて成る
半導体装置であって、該樹脂封止に用いた封止樹脂が樹
脂封止領域外にブリードアウトすることを防止するブリ
ードアウト防止用枠体が、前記セラミックパッケージの
表面に樹脂封止領域を取り囲んで形成されていることを
特徴とする半導体装置でもある。
【０００５】かかる本発明において、樹脂封止領域を囲
むように、セラミックパッケージの表面に枠状に形成し
たタングステン等の金属から成るメタライズ層上に、金
属めっき層を形成することにより、ブリードアウト防止
用枠体を容易に形成できる。この金属めっき層をニッケ
ル層と金層とから構成し、且つニッケル層の厚さを１．
５μｍ以上とすると共に、金層の厚さを０．３μｍ以上
とすることによって、ブリードアウト防止用枠体による
封止樹脂のブリードアウトの防止効果を更に一層向上で
きる。
むように、セラミックパッケージの表面に枠状に形成し
たタングステン等の金属から成るメタライズ層上に、金
属めっき層を形成することにより、ブリードアウト防止
用枠体を容易に形成できる。この金属めっき層をニッケ
ル層と金層とから構成し、且つニッケル層の厚さを１．
５μｍ以上とすると共に、金層の厚さを０．３μｍ以上
とすることによって、ブリードアウト防止用枠体による
封止樹脂のブリードアウトの防止効果を更に一層向上で
きる。
【０００６】焼成されたセラミックパッケージのキャビ
ティ等の樹脂封止領域内に封止樹脂を充填すると、充填
された封止樹脂はキャビティ壁面等を伝わってセラミッ
クパッケージの表面にブリードアウトする。特に、ポッ
ティング等のために液状とした液状封止樹脂は、溶媒等
が選択的にブリードアウトすることがある。かかるブリ
ードアウトの現象は、焼成されたセラミックパッケージ
の表面が金属板表面よりも粗面であることに因るものと
推察される。この点、 本発明に係る樹脂封止用セラミ
ックパッケージによれば、搭載された半導体素子を樹脂
封止する封止樹脂が樹脂封止領域外にブリードアウトす
ることを、樹脂封止領域を取り囲むように形成されたブ
リードアウト防止用枠体によって防止できる。このた
め、セラミックパッケージに搭載した半導体素子を樹脂
封止した半導体装置を初めて工業的に提供することがで
きる。
ティ等の樹脂封止領域内に封止樹脂を充填すると、充填
された封止樹脂はキャビティ壁面等を伝わってセラミッ
クパッケージの表面にブリードアウトする。特に、ポッ
ティング等のために液状とした液状封止樹脂は、溶媒等
が選択的にブリードアウトすることがある。かかるブリ
ードアウトの現象は、焼成されたセラミックパッケージ
の表面が金属板表面よりも粗面であることに因るものと
推察される。この点、 本発明に係る樹脂封止用セラミ
ックパッケージによれば、搭載された半導体素子を樹脂
封止する封止樹脂が樹脂封止領域外にブリードアウトす
ることを、樹脂封止領域を取り囲むように形成されたブ
リードアウト防止用枠体によって防止できる。このた
め、セラミックパッケージに搭載した半導体素子を樹脂
封止した半導体装置を初めて工業的に提供することがで
きる。
【０００７】
【発明の実施の形態】本発明に係る樹脂封止用セラミッ
クパッケージの一例を図１及び図２に示す。この図１は
樹脂封止用セラミックパッケージの正面図であり、図２
はその断面図である。図１及び図２に示すセラミックパ
ッケージ１０は、アルミナセラミックから成るセラミッ
クパッケージ本体１２に、ＣＣＤ１４が底面に搭載され
るキャビティ１６が形成されている。かかるキャビティ
１６の段差面１８には、導体パターン２０の端部が形成
されており、搭載されたＣＣＤ１４の電極端子とボンデ
ィングワイヤ２２、２２・・によってボンディングされ
る。この様な、セラミックパッケージ本体１２に形成さ
れたキャビティ１６には、樹脂封止用の封止樹脂が充填
される。このため、キャビティ１６は樹脂封止領域であ
り、セラミックパッケージ本体１２の表面には、キャビ
ティ１６を取り囲むように、キャビティ１６の端縁に沿
って枠体２４が形成されている。この枠体２４は、封止
樹脂が樹脂封止領域外にブリードアウトすることを防止
するブリードアウト防止用枠体である。
クパッケージの一例を図１及び図２に示す。この図１は
樹脂封止用セラミックパッケージの正面図であり、図２
はその断面図である。図１及び図２に示すセラミックパ
ッケージ１０は、アルミナセラミックから成るセラミッ
クパッケージ本体１２に、ＣＣＤ１４が底面に搭載され
るキャビティ１６が形成されている。かかるキャビティ
１６の段差面１８には、導体パターン２０の端部が形成
されており、搭載されたＣＣＤ１４の電極端子とボンデ
ィングワイヤ２２、２２・・によってボンディングされ
る。この様な、セラミックパッケージ本体１２に形成さ
れたキャビティ１６には、樹脂封止用の封止樹脂が充填
される。このため、キャビティ１６は樹脂封止領域であ
り、セラミックパッケージ本体１２の表面には、キャビ
ティ１６を取り囲むように、キャビティ１６の端縁に沿
って枠体２４が形成されている。この枠体２４は、封止
樹脂が樹脂封止領域外にブリードアウトすることを防止
するブリードアウト防止用枠体である。
【０００８】かかる枠体２４は、図２に併せて示す拡大
図に示す様に、セラミックパッケージ本体１２と一体に
形成されたタングステンから成るメタライズ層２６が、
金属めっき層３２によって覆われている。この金属めっ
き層３２は、ニッケル層２８と金層３０とによりが形成
されているものである。この枠体２４を形成するメタラ
イズ層２６の厚さとしては、１０μｍ以上とすることが
好ましい。また、、ニッケル層２８及び金層３０の各層
の厚さとしては、ニッケル層２８の厚さを１．５μｍ以
上とし、金層３０の厚さを０．３μｍ以上とすること
が、キャビティ１６に充填する封止樹脂の樹脂封止領域
外へのブリードアウトを充分に防止でき好ましい。かか
る金属層の厚さは、特に限定する必要はないが、製造コ
スト等の観点からメタライズ層２６の厚さを３０μｍ以
下とすることが好ましく、ニッケル層２８及び金層３０
の各層の厚さを５μｍ以下とすることが好ましい。
図に示す様に、セラミックパッケージ本体１２と一体に
形成されたタングステンから成るメタライズ層２６が、
金属めっき層３２によって覆われている。この金属めっ
き層３２は、ニッケル層２８と金層３０とによりが形成
されているものである。この枠体２４を形成するメタラ
イズ層２６の厚さとしては、１０μｍ以上とすることが
好ましい。また、、ニッケル層２８及び金層３０の各層
の厚さとしては、ニッケル層２８の厚さを１．５μｍ以
上とし、金層３０の厚さを０．３μｍ以上とすること
が、キャビティ１６に充填する封止樹脂の樹脂封止領域
外へのブリードアウトを充分に防止でき好ましい。かか
る金属層の厚さは、特に限定する必要はないが、製造コ
スト等の観点からメタライズ層２６の厚さを３０μｍ以
下とすることが好ましく、ニッケル層２８及び金層３０
の各層の厚さを５μｍ以下とすることが好ましい。
【０００９】かかる枠体２４は、先ず、セラミックパッ
ケージ本体１２をグリーンシートを焼成して製造する際
に、タングテンペーストをキャビティ１６の端縁となる
位置に枠状にスクリーン印刷等によって所定厚さに塗布
した後、セラミックパッケージ本体１２の焼成と同時焼
成し、キャビティ１６の端縁に沿って枠状のメタライズ
層２６を形成する。次いで、焼成して得た枠状のメタラ
イズ層２６を電極の一方として使用し、メタライズ層２
６上に電解ニッケルめっきにより、ニッケル層２８を形
成した後、更にニッケル層２８上に電解金めっきによっ
て金層３０を形成することによって、枠体２４を形成で
きる。
ケージ本体１２をグリーンシートを焼成して製造する際
に、タングテンペーストをキャビティ１６の端縁となる
位置に枠状にスクリーン印刷等によって所定厚さに塗布
した後、セラミックパッケージ本体１２の焼成と同時焼
成し、キャビティ１６の端縁に沿って枠状のメタライズ
層２６を形成する。次いで、焼成して得た枠状のメタラ
イズ層２６を電極の一方として使用し、メタライズ層２
６上に電解ニッケルめっきにより、ニッケル層２８を形
成した後、更にニッケル層２８上に電解金めっきによっ
て金層３０を形成することによって、枠体２４を形成で
きる。
【００１０】この様にして形成された枠体２４によれ
ば、キャビティ１６に充填された封止樹脂が樹脂封止領
域外にブリードアウトすることを防止できる。このた
め、図３に示す様に、セラミックパッケージ本体１２に
形成されたキャビティ１６の底面に搭載されたＣＣＤ１
４の電極端子と導体パターン２０、２０・・とをボンデ
ィングワイヤ２２、２２・・によってボンディングした
後、ＣＣＤ１４等を透明又は半透明の樹脂によって樹脂
封止することができる。かかる樹脂封止の際に、キャビ
ティ１６内にポッティングによって液状の封止樹脂を充
填しても、液状封止樹脂はキャビティ１６を取り囲む枠
体２４によって堰止められ、且つキャビティ１６からセ
ラミックパッケージ本体１２の表面に液状封止樹脂がブ
リードアウトすることを防止できる。得られた半導体装
置は、ガラス付きキャップによってＣＣＤ１４を気密封
止した半導体装置に比較して、ＣＣＤ１４の封止が容易
で且つ軽量化できる。
ば、キャビティ１６に充填された封止樹脂が樹脂封止領
域外にブリードアウトすることを防止できる。このた
め、図３に示す様に、セラミックパッケージ本体１２に
形成されたキャビティ１６の底面に搭載されたＣＣＤ１
４の電極端子と導体パターン２０、２０・・とをボンデ
ィングワイヤ２２、２２・・によってボンディングした
後、ＣＣＤ１４等を透明又は半透明の樹脂によって樹脂
封止することができる。かかる樹脂封止の際に、キャビ
ティ１６内にポッティングによって液状の封止樹脂を充
填しても、液状封止樹脂はキャビティ１６を取り囲む枠
体２４によって堰止められ、且つキャビティ１６からセ
ラミックパッケージ本体１２の表面に液状封止樹脂がブ
リードアウトすることを防止できる。得られた半導体装
置は、ガラス付きキャップによってＣＣＤ１４を気密封
止した半導体装置に比較して、ＣＣＤ１４の封止が容易
で且つ軽量化できる。
【００１１】図３に示す半導体装置は、半導体素子とし
てＣＣＤを搭載したものであるが、ＣＣＤに代えて普通
の半導体素子を搭載してもよいことは勿論のことであ
る。また、図４に示す様に、セラミックパッケージとし
てセラミック基板４０を用い、セラミック基板４０の平
坦面に搭載された半導体素子４２を封止樹脂４４によっ
て樹脂封止する際にも、セラミック基板４０の樹脂封止
領域を取り囲むように、ブリードアウト防止用枠体４６
をセラミック基板４０に設けることによって、封止樹脂
４４のブリードアウトを防止できる。かかるブリードア
ウト防止用枠体４６は、前述したブリードアウト防止用
枠体２４と同一構成である。
てＣＣＤを搭載したものであるが、ＣＣＤに代えて普通
の半導体素子を搭載してもよいことは勿論のことであ
る。また、図４に示す様に、セラミックパッケージとし
てセラミック基板４０を用い、セラミック基板４０の平
坦面に搭載された半導体素子４２を封止樹脂４４によっ
て樹脂封止する際にも、セラミック基板４０の樹脂封止
領域を取り囲むように、ブリードアウト防止用枠体４６
をセラミック基板４０に設けることによって、封止樹脂
４４のブリードアウトを防止できる。かかるブリードア
ウト防止用枠体４６は、前述したブリードアウト防止用
枠体２４と同一構成である。
【００１２】図４に示す半導体装置は、半導体素子４２
がセラミック基板４０に形成された導体パターン（図示
せず）とボンディングワイヤ２２によって接続されてい
るが、図５に示す様に、セラミック基板４０上に形成さ
れた導体パターン４８が、半導体素子４２に設けられた
バンプ５０と接続されて成る半導体装置にも、図４の半
導体装置と同様に、ブリードアウト防止用枠体４６を形
成することによって、封止樹脂のブリードアウトを防止
できる。すなわち、図５に示す半導体装置では、半導体
素子４２とセラミック基板４０との間を、樹脂から成る
アンダーフィル５２によって充填し、導体パターン４８
やバンプ５０等を封止する。この際、アンダーフィル５
２の充填には、通常、液状の封止樹脂をポッティングす
ることによって行われるため、アンダーフィル５２の領
域を取り囲むように、ブリードアウト防止用枠体４６を
セラミック基板４０に設けることによって、液状の封止
樹脂のブリードアウトを防止できる。かかるブリードア
ウト防止用枠体４６は、前述したブリードアウト防止用
枠体２４と同一構成である。
がセラミック基板４０に形成された導体パターン（図示
せず）とボンディングワイヤ２２によって接続されてい
るが、図５に示す様に、セラミック基板４０上に形成さ
れた導体パターン４８が、半導体素子４２に設けられた
バンプ５０と接続されて成る半導体装置にも、図４の半
導体装置と同様に、ブリードアウト防止用枠体４６を形
成することによって、封止樹脂のブリードアウトを防止
できる。すなわち、図５に示す半導体装置では、半導体
素子４２とセラミック基板４０との間を、樹脂から成る
アンダーフィル５２によって充填し、導体パターン４８
やバンプ５０等を封止する。この際、アンダーフィル５
２の充填には、通常、液状の封止樹脂をポッティングす
ることによって行われるため、アンダーフィル５２の領
域を取り囲むように、ブリードアウト防止用枠体４６を
セラミック基板４０に設けることによって、液状の封止
樹脂のブリードアウトを防止できる。かかるブリードア
ウト防止用枠体４６は、前述したブリードアウト防止用
枠体２４と同一構成である。
【００１３】
【実施例】本発明を実施例及び比較例によって更に詳細
に説明する。 実施例１ アルミナから成る所定形状のグリーンシートを所定枚数
積層した後、焼成してＣＣＤ１４を搭載するキャビティ
１６が形成されたセラミックパッケージ本体１２を形成
した。この際に、所定形状のグリーンシートを所定枚数
積層した後、タングテンペーストをキャビティ１６の端
縁となる位置にスクリーン印刷によって枠状に塗布し、
セラミックパッケージ本体１２の焼成と同時焼成してキ
ャビティ１６の端縁に沿って枠状のメタライズ層２６を
形成した。メタライズ層２６の厚さは１５μｍとした。
次いで、焼成した枠状のメタライズ層２６を電極の一方
として使用し、メタライズ層２６に電解ニッケルめっき
及び電解金めっきを施した。この金属めっきによって、
メタライズ層２６上に厚さ４．３μｍのニッケル層２８
及び厚さ３．２μｍの金層３０を形成して枠体２４を完
成し、図２に示すセラミックパッケージ１０を得た。得
られたセラミックパッケージ１０のキャビティ１６に、
液状の封止樹脂をポッティングによって充填したとこ
ろ、充填された封止樹脂２７は枠体２４によって完全に
堰止められ、且つキャビティ１６からセラミックパッケ
ージ本体１２の表面に封止樹脂２７がブリードアウトす
る現象が全く観察されなかった。
に説明する。 実施例１ アルミナから成る所定形状のグリーンシートを所定枚数
積層した後、焼成してＣＣＤ１４を搭載するキャビティ
１６が形成されたセラミックパッケージ本体１２を形成
した。この際に、所定形状のグリーンシートを所定枚数
積層した後、タングテンペーストをキャビティ１６の端
縁となる位置にスクリーン印刷によって枠状に塗布し、
セラミックパッケージ本体１２の焼成と同時焼成してキ
ャビティ１６の端縁に沿って枠状のメタライズ層２６を
形成した。メタライズ層２６の厚さは１５μｍとした。
次いで、焼成した枠状のメタライズ層２６を電極の一方
として使用し、メタライズ層２６に電解ニッケルめっき
及び電解金めっきを施した。この金属めっきによって、
メタライズ層２６上に厚さ４．３μｍのニッケル層２８
及び厚さ３．２μｍの金層３０を形成して枠体２４を完
成し、図２に示すセラミックパッケージ１０を得た。得
られたセラミックパッケージ１０のキャビティ１６に、
液状の封止樹脂をポッティングによって充填したとこ
ろ、充填された封止樹脂２７は枠体２４によって完全に
堰止められ、且つキャビティ１６からセラミックパッケ
ージ本体１２の表面に封止樹脂２７がブリードアウトす
る現象が全く観察されなかった。
【００１４】比較例１ 実施例１において、セラミックパッケージ本体１２の焼
成と同時焼成し、キャビティ１６の端縁に沿って枠状の
メタライズ層２６を形成した後、メタライズ層２６に金
属めっきを施すことなくキャビティ１６に液状の封止樹
脂を充填したところ、キャビティ１６から封止樹脂２７
がセラミックパッケージ本体１２の表面にブリードアウ
トすることが観察された。
成と同時焼成し、キャビティ１６の端縁に沿って枠状の
メタライズ層２６を形成した後、メタライズ層２６に金
属めっきを施すことなくキャビティ１６に液状の封止樹
脂を充填したところ、キャビティ１６から封止樹脂２７
がセラミックパッケージ本体１２の表面にブリードアウ
トすることが観察された。
【００１５】実施例２ 実施例１において、焼成して得た枠状のメタライズ層２
６上に電解ニッケルめっき及び電解金めっきによって、
ニッケル層２８及び金層３０の厚さを下記表１に示すよ
うに変更した他は、実施例１と同様に液状の封止樹脂を
充填し、封止樹脂２７のブリードアウトの状況を観察
し、その結果を表１に併せて示した。
６上に電解ニッケルめっき及び電解金めっきによって、
ニッケル層２８及び金層３０の厚さを下記表１に示すよ
うに変更した他は、実施例１と同様に液状の封止樹脂を
充填し、封止樹脂２７のブリードアウトの状況を観察
し、その結果を表１に併せて示した。
【表１】 表１において、各水準の枠体２４の表面について傾斜４
０°で撮影したＳＥＭ(Scanning Electon Microscope)
写真によれば、Ａｕ厚さが０．３μｍ以上で且つＮｉ厚
さが１．５μｍ以上の水準では、Ａｕ厚さが０．３μｍ
以上であってもＮｉ厚さが１．５μｍ未満の水準に比較
して、金属めっきの結晶が充分に成長し表面が充分に平
坦化していることが観察された。
０°で撮影したＳＥＭ(Scanning Electon Microscope)
写真によれば、Ａｕ厚さが０．３μｍ以上で且つＮｉ厚
さが１．５μｍ以上の水準では、Ａｕ厚さが０．３μｍ
以上であってもＮｉ厚さが１．５μｍ未満の水準に比較
して、金属めっきの結晶が充分に成長し表面が充分に平
坦化していることが観察された。
【００１６】
【発明の効果】本発明によれば、セラミックパッケージ
に搭載した半導体素子を樹脂封止した半導体装置を工業
的に提供でき、セラミックパッケージを使用した半導体
装置の軽量化及び低コスト化を図ることができる。
に搭載した半導体素子を樹脂封止した半導体装置を工業
的に提供でき、セラミックパッケージを使用した半導体
装置の軽量化及び低コスト化を図ることができる。
【図１】本発明に係るセラミックパッケージの一例を示
す正面図である。
す正面図である。
【図２】図１に示すセラミックパッケージの断面図であ
る。
る。
【図３】本発明に係る半導体装置の一例を示す断面図で
ある。
ある。
【図４】本発明に係る半導体装置の他の例を示す断面図
である。
である。
【図５】本発明に係る半導体装置の他の例を示す断面図
である。
である。
【図６】対照例に係る半導体装置を示す断面図である。
１０ セラミックパッケージ １２ セラミックパッケージ本体 １４ ＣＣＤ １６ キャビティ １８ 段差面 ２０ 導体パターン ２２ ボンディングワイヤ ２４、４６ ブリードアウト防止用枠体 ２６ メタライズ層 ２７、４４、５２ 封止樹脂 ２８ ニッケル層 ３０ 金層 ３２ 金属めっき層 ４０ セラミック基板 ４２ 半導体素子 ４８ 導体パターン ５０ バンプ
Claims (8)
- 【請求項１】 搭載された半導体素子を樹脂封止する樹
脂封止用セラミックパッケージであって、 該樹脂封止に用いる封止樹脂が樹脂封止領域外にブリー
ドアウトすることを防止するブリードアウト防止用枠体
が、前記樹脂封止領域を取り囲むように、前記セラミッ
クパッケージの表面に形成されていることを特徴とする
樹脂封止用セラミックパッケージ。 - 【請求項２】 ブリードアウト防止用枠体が、樹脂封止
領域を囲むように、セラミックパッケージの表面に枠状
に形成されたタングステン等の金属から成るメタライズ
層上に、金属めっき層が形成されて成る請求項１記載の
樹脂封止用セラミックパッケージ。 - 【請求項３】 ブリードアウト防止用枠体が、樹脂封止
領域を囲むように、セラミックパッケージの表面に枠状
に形成されたタングステン等から成るメタライズ層と、
このメタライズ層上に形成されたニッケル層及び金層か
ら構成される金属めっき層とによって形成されている請
求項１記載の樹脂封止用セラミックパッケージ。 - 【請求項４】 ニッケル層の厚さが１．５μｍ以上で且
つ金層の厚さが０．３μｍ以上である請求項３記載の樹
脂封止用セラミックパッケージ。 - 【請求項５】 セラミックパッケージに搭載された半導
体素子が樹脂封止されて成る半導体装置であって、 該樹脂封止に用いた封止樹脂が樹脂封止領域外にブリー
ドアウトすることを防止するブリードアウト防止用枠体
が、前記セラミックパッケージの表面に樹脂封止領域を
取り囲んで形成されていることを特徴とする半導体装
置。 - 【請求項６】 ブリードアウト防止用枠体が、樹脂封止
領域を囲むように、セラミックパッケージの表面に枠状
に形成されたタングステン等から成るメタライズ層上
に、金属めっき層が形成されて成る請求項５記載の半導
体装置。 - 【請求項７】 ブリードアウト防止用枠体が、樹脂封止
領域を囲むように、セラミックパッケージの表面に枠状
に形成されたタングステン等から成るメタライズ層と、
このメタライズ層上に形成されたニッケル層及び金層か
ら構成される金属めっき層とによって形成されている請
求項６記載の半導体装置。 - 【請求項８】 ニッケル層の厚さが１．５μｍ以上で且
つ金層の厚さが０．３μｍ以上である請求項７記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11514698A JPH1117069A (ja) | 1997-04-30 | 1998-04-24 | 樹脂封止用セラミックパッケージ及び半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-112336 | 1997-04-30 | ||
| JP11233697 | 1997-04-30 | ||
| JP11514698A JPH1117069A (ja) | 1997-04-30 | 1998-04-24 | 樹脂封止用セラミックパッケージ及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117069A true JPH1117069A (ja) | 1999-01-22 |
Family
ID=26451527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11514698A Pending JPH1117069A (ja) | 1997-04-30 | 1998-04-24 | 樹脂封止用セラミックパッケージ及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1117069A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9905489B2 (en) | 2015-09-17 | 2018-02-27 | Fuji Electric Co., Ltd. | Semiconductor device and electrical device |
-
1998
- 1998-04-24 JP JP11514698A patent/JPH1117069A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9905489B2 (en) | 2015-09-17 | 2018-02-27 | Fuji Electric Co., Ltd. | Semiconductor device and electrical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005514846A (ja) | 構造高の小さいカプセル化された構成素子およびその製造方法 | |
| JP4981696B2 (ja) | パッケージ | |
| CN109309059A (zh) | 电子元件安装用基板、电子装置以及电子模块 | |
| JP7072644B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
| JP3699609B2 (ja) | 電子部品搭載用基板 | |
| CN105144686B (zh) | 摄像元件搭载用基板以及摄像装置 | |
| JPH1117069A (ja) | 樹脂封止用セラミックパッケージ及び半導体装置 | |
| CN107615893A (zh) | 布线基板、电子装置以及电子模块 | |
| KR100285112B1 (ko) | 수지봉지용세라믹패키지및반도체장치 | |
| JP5312250B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| US10879184B2 (en) | Electronic device mounting board, electronic package, and electronic module | |
| JP6878562B2 (ja) | 配線基板、電子装置および電子モジュール | |
| JP2948998B2 (ja) | 電子素子収納用パッケージ | |
| JP2005072421A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2002299520A (ja) | 配線基板および多数個取り配線基板 | |
| CN107431047A (zh) | 布线基板、电子装置以及电子模块 | |
| JP2003224222A (ja) | 半導体素子収納用パッケージ | |
| JP3801935B2 (ja) | 電子部品搭載用基板 | |
| JP4150285B2 (ja) | 電子部品搭載用パッケージ用母基板 | |
| JP4605893B2 (ja) | 電子部品収納用パッケージの製造方法 | |
| EP3657674A1 (en) | Electronic component housing package, electronic device, and electronic module | |
| JP3872400B2 (ja) | 電子部品収納用パッケージ | |
| JPH0723965Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0745962Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2001185675A (ja) | 半導体装置 |