KR100376297B1

KR100376297B1 - 전원장치

Info

Publication number: KR100376297B1
Application number: KR10-2000-0036012A
Authority: KR
Inventors: 구사카베히로미; 호소하타오사무
Original assignee: 가부시끼가이샤 도시바
Priority date: 1999-06-29
Filing date: 2000-06-28
Publication date: 2003-03-17
Also published as: JP2001078446A; CN100367641C; CN1296330A; KR20010049646A; TW478239B; US6269012B1

Abstract

본 발명은, 구성이 간단하고, 게다가 경부하(輕負荷)부터 정격부하까지 높은 효율로 레귤레이션을 행할 수 있는 전원장치의 제공을 목적으로 한다.

이를 위해, 정류평활회로(4)의 출력전압을 기준전압과 비교하여 출력이 저하한 것이 검지되면, 출력전압 귀환회로(5)에 의해 부귀환된 비교결과를 A/D 변환회로(10)에 있어서 A/D 변환하여 다치(多値)의 디지털신호를 출력하고, 이에 따라 변압기(1)의 1차측에 삽입된 쌍방향 스위치소자(2)를 간헐제어회로(3)를 매개로 상용전원(8)에 동기 혹은 비동기로 온시키거나 오프시키도록 구성된다.

Description

전원장치 {POWER SUPPLY}

본 발명은 퍼스널 컴퓨터, 텔레비전, VTR 등의 전자, 전기기기의 상용주파수 전원에 접속되는 전원장치에 관한 것으로, 특히 대기시 등의 경부하(輕負荷)시의 소비전력을 대폭적으로 저감할 수 있는 동시에 경부하시에서도 정격 부하시에서도 높은 효율을 갖는 에너지 절약형의 전원장치에 관한 것이다.

종래의 전원장치는 정격 부하시에 최대효율로 되도록 설계되어 있기 때문에, 대기시 등의 경부하시는 효율이 대폭적으로 저하한다는 결점이 있었다. 반대로 경부하시 중심으로 설계하면, 정격 부하시에는 출력전압이 저하하거나 효율이 대폭적으로 저하한다는 결점을 가지고 있었다.

이러한 문제를 감안하여 그것을 극복하는 시도도 있었다. 예컨대, 제1예로서 들 수 있는 1993년 11월 17일 공고의 일본 특공평 제5-82146호 「DC-DC 컨버터」에서는 경부하시에 스위칭 컨버터의 동작을 간헐적으로 동작시킴으로써, 경부하시의 변환효율을 대폭적으로 향상시키고 있다.

또, 제2예로서 들 수 있는 마쯔시따 전자공업(주)의 1998년 11월의 뉴스에서 공개된 대기전원용 IPO 시리즈에 관한 기사중에 경부하시에서의 스위칭 횟수의 감소에 의해 스위칭 손실을 저감할 수 있는 취지의 설명이 있다. 이 종래예에서는 경부하시에 스위칭 횟수, 즉 발진횟수를 줄여 경부하시의 효율을 개선하고 있다.

다음으로, 제3예로서 일본 특개평 제11-103541호를 들 수 있다. 도 6에는 상용주파수(50/60Hz)의 변압기를 간헐동작시킴으로써 경부하시의 효율을 개선하는 사례를 나타내고 있다.

더욱이, 제4예로서 무라사키 사키코저, 「마법의 스위치 사이리스터: 3.2앰프 전원으로의 응용」, 세이븐 토오신코사, p139, 1985년 12월 24일 발행, 1993년 4월 10일 제9쇄가 있다. 여기에서는, 파워앰프의 전원변압기의 1차측에 삽입한 TRIAC(트라이악)의 통전각(通電角)을 제어하고, 출력의 레귤레이션(regulation)성과 전력효율을 높이는 기술이 개시되어 있다.

이상의 각 공지기술에 있어서, 제1, 제2예에서는 고주파의 스위칭 레귤레이터에 간헐동작을 채용함으로써 경부하시의 효율을 개선하고 있다. 제3예에서는 상용주파수의 변압기를 경부하시에 간헐동작시킴으로써 효율을 개선하고 있다. 제4예에서는, 상용주파수의 사이클마다 통전각을 TRIAC으로 제어하여 레귤레이션의 개선과 효율의 향상을 도모하고 있다.

그렇지만, 제1, 제2예에서는 고주파를 다루기 때문에 전자파의 불필요한 방사를 수반한다는 결점이 있다. 제3예에서는 저주파, 즉 상용주파수를 다루는 장치 이므로 불필요한 방사는 적지만, 간헐제어인지 연속제어인지의 양자택일적인 불연속 제어이기 때문에, 출력전압의 레귤레이션이 좋지 않다. 이 때문에, 경부하시에는 출력전압이 상승하고, 정격 부하시에는 출력전압이 하강한다는 문제가 있다. 이에 따라, 3단자 레귤레이터 등의 전압안정화 장치를 변압기의 2차측에 추가하는 등의 대책이 필요하여 구성이 복잡해진다.

제4예에서는 각 사이클의 통전각을 제어하기 때문에, 간헐동작은 행해지지 않는다. 따라서, 대기시와 같은 초(超)경부하시의 효율은 개선되지 않는다.

그래서, 본 발명은 텔레비전, VTR 등의 전자, 전기기기의 상용주파수 전원에 접속되는 전원장치에 있어서, 특히 대기시 등의 경부하시의 소비전력을 대폭적으로 저감할 수 있는 동시에 경부하시에서도 정격 부하시에서도 항상 높은 효율을 갖는 에너지 절약형의 전원장치를 제공하는 것을 목적으로 한다.

도 1은 본 발명의 원리를 설명하는 블록도이고,

도 2는 본 발명의 1실시형태를 나타낸 회로도,

도 3은 도 2의 실시형태의 동작을 나타낸 타임차트,

도 4는 다른 실시형태의 회로도,

도 5는 더욱 다른 실시형태의 회로도,

도 6은 더욱 다른 실시형태의 회로도,

도 7은 쌍방향 스위치의 다른 예를 나타낸 회로도,

도 8은 더욱 다른 실시형태의 회로도,

도 9는 더욱 다른 실시형태를 나타낸 회로도,

도 10a와 도 10b는 종래와 본 발명의 출력전압특성 및 전력효율특성을 나타낸 그래프,

도 11은 본 발명의 다른 실시형태의 원리를 설명하는 블록도,

도 12는 상기 다른 실시형태를 나타낸 회로도,

도 13은 더욱 다른 실시형태의 회로도,

도 14는 도 13의 실시형태의 동작을 나타낸 타임차트,

도 15는 다른 실시형태의 회로도,

도 16은 A/D 변환회로의 다른 실현방법을 나타낸 도면,

도 17은 더욱 다른 실시형태의 회로도,

도 18은 더욱 다른 실시형태의 회로도,

도 19는 A/D 변환회로의 더욱 다른 실시형태의 회로도,

도 20은 쌍방향 스위치소자에서의 노이즈 방지대책의 예를 나타낸 회로도,

도 21은 쌍방향 스위치소자의 온오프동작에 기인하는 노이즈 방지대책을 간헐제어회로에 대해 취한 예를 나타낸 도면이다.

<도면부호의 설명>

1 -- 상용주파수 변압기, 2 -- 쌍방향 스위치소자,

2x -- 광AC스위치, 3 -- 간헐제어회로,

4 -- 정류평활회로, 5 -- 출력전압 귀환회로,

6 -- 제어전력 공급회로, 7 -- 위상검출회로,

8 -- 상용전원, 9 -- 출력단자,

10 -- A/D 변환회로.

본 발명의 전원장치는, 교류상용전원에 접속되는 1차 권선을 갖춘 변압기와, 이 1차 권선과 교류상용전원 사이에 직렬접속되는 쌍방향 스위치장치 및, 상기 변압기의 2차 권선에 접속된 교류·직류변환회로를 구비하고, 상기 쌍방향 스위치장치의 온오프동작이 상기 교류·직류변환회로의 출력 및 상기 교류상용전원의 사이클에 따라 간헐제어되도록 구성되어 있다.

또, 본 발명의 전원장치는, 교류상용전원에 접속되는 1차 권선을 갖춘 변압기와, 이 1차 권선과 교류상용전원 사이에 직렬접속된 쌍방향 스위치장치, 상기 변압기의 2차 권선에 접속된 교류·직류 변환회로 및, 상기 쌍방향 스위치장치의 온·오프동작을 상기 교류·직류 변환회로의 출력전압에 따라 제어하는 스위치 제어회로를 구비하고, 상기 스위치 제어회로는 상기 교류·직류변환회로의 출력전압을 아날로그·디지털 변환회로를 경유한 디지털신호로 변환하여 부귀환시켜 상기 쌍방향 스위치장치의 온·오프동작을, 상기 교류·직류변환회로의 출력전압이 소정값보다 낮을 때에 상기 쌍방향 스위치장치를 강제로 온하는 제어모드를 포함하는 적어도 3개의 모드로 제어하도록 구성되어 있다.

이 구성에 의해 부하의 변동에 따라 초경부하시부터 정격부하시까지의 넓은 범위에서 고전력효율과 양호한 출력전압의 레귤레이션이 얻어짐과 더불어, 상용주파수를 다루기 때문에, 고주파의 스위칭 레귤레이터에 관찰되는 전자파의 불필요한 방사를 적게 할 수 있다.

(발명의 실시형태)

이하, 본 발명의 실시형태에 대해 도면을 참조하여 설명한다.

도 1은 본 발명의 기본원리를 나타낸 기능블록도이다. 먼저, 실시예의 설명에 들어가기 전에 본 발명의 기본원리를 도 1에 의해 설명한다.

도 1에 있어서, 상용주파수 변압기(1)의 1차 권선 W1은 쌍방향 스위치소자 (2)를 직렬로 매개로, 예컨대 100볼트, 50헤르츠의 교류상용전원(8)에 접속된다. 상용주파수 변압기(1)의 2차 권선 W2는 100볼트 전압을, 예컨대 수볼트로 강하시키기 위한 권수비를 갖고, 교류·직류변환회로로서의 정류평활회로(4)에 의해 직류전압으로 변환되어 출력단자(9)로부터 출력된다.

쌍방향 스위치소자(2)의 제어입력단자는 간헐제어회로(3)의 제어출력단자에 접속되고, 이 간헐제어회로(3)는 출력단자(9)에 나타나는 출력전압이 공급되는 출력전압 귀환회로(5)의 출력신호 및 위상검지회로(7)의 검지신호를 받도록 접속된다. 간헐제어회로(3)는 상용전원(8)에 접속된 제어전력 공급회로(6)로부터 직류로 변환된 제어전력의 공급을 받아 동작한다. 이러한 도 1 전체로 본 발명의 전원장치를 구성하고 있다.

다음으로, 도 1의 회로의 동작을 설명한다. 상용주파수 변압기(1)는 통상, 소형의 E1형 규소강판의 코어재에 결합이 밀(密)로 되도록, 즉 누설 자속이 없도록 1차, 2차 권선 W1, W2를 실시한 것으로, 사용하는 상용전원(8)의 전압과 필요한 출력전력의 비로부터 권수비가 결정되고 있다. 쌍방향 스위치소자(2)는 뒤에 설명하지만, 구체적인 실시예마다의 방법에 따라 TRIAC이나 소스 공통의 직렬 고내압 FET쌍, 또는 다이오드 브리지+고내압 FET 등이 사용되고, 교류의 쌍방향 스위칭을 행한다.

간헐제어회로(3)는 주로 로직회로로 구성되고, 위상검지회로(7)로부터의 타이밍신호에 의해 상용전원(8)의 소정의 위상에 동기한 타이밍으로 쌍방향 스위치소자(2)를 온오프(on, off) 제어하는 신호를 만들어 낸다. 정류평활회로(4)는 상용주파수 변압기(1)의 2차측에 발생하는 전압을 정류소자 등으로 정류하고, 생성된 맥류를 대용량의 콘덴서로 평활하는 기능을 가지고 있다. 출력전압 귀환회로(5)는 정류평활회로(4)의 출력전압을 기준전압과 비교하고, 그 차전압을 간헐제어회로(3)로 부귀환하며, 간헐제어회로(3)와 더불어 쌍방향 스위치소자(2)의 온오프동작을 제어하는 기능을 갖는다. 예컨대, 출력전압이 저하하면, 간헐제어회로(3)로의 귀환량이 줄어 쌍방향 스위치소자(2)는 온의 시간비율이 높아진다. 반대로, 출력전압이 높아지면 간헐제어회로(3)로의 귀환량이 늘어 쌍방향 스위치소자(2)는 오프의 시간비율이 높아진다. 단, 이 출력전압 귀환회로(5)로부터의 부귀환량에 따른 간헐제어회로(3)에 의한 쌍방향 스위치소자(2)의 온오프의 타이밍은 상기 위상검지회로(7)로부터의 타이밍신호에 의해 뒤에 설명하는 바와 같이 상용전압의 소정의 위상에 동기한 것으로 된다.

이렇게 하여 부하의 변동에 따르지 않고 출력전압은 거의 일정하게 유지된다. 특히, 부하가 가벼울 때는 상용주파수 변압기(1)의 1차측 W1의 통전시간이 짧고, 휴지기간이 길어져 변압기(1)의 동손(銅損), 철손(鐵損)이 감소하여 전원시스템으로서의 전력효율이 개선된다.

이하, 도 1의 본 발명의 원리에 기초하여 구성된 실시형태에 대해 상세히 설명하지만, 도 1의 각 부에 대응하는 부분은 마찬가지의 참조부호를 붙이고 있다.

동기 온오프 시스템

도 2에 쌍방향 스위치(2a)의 온오프가 상용전원(8)의 위상에 동기하여 행해지도록 구성된 동기 온오프 시스템의 회로예를 나타낸다. 도 2내의 블록 1a~8a는 도 1의 블록 1~8에 각각 대응한다.

상용주파수 변압기(1a)의 1차 권선 W2에는 중점탭 TAP가 설치되어 있다. 2차 권선 W2의 양단자는 정류평활회로(4a)내의 정류용 다이오드(D5, D6)를 매개로 대용량의 평활콘덴서(C5)의 일단(一端)에 접속됨과 더불어, 출력단자(9)에 접속된다. 평활콘덴서(C5)의 타단(他端)은 중점탭 TAP와 함께 접지된다.

쌍방향 스위치(2a)는 2개의 N채널 MOSFET(Q7, Q8)가 변압기(1a)의 1차 권선 W1과 상용전원(8a)의 한쪽 단자 사이에 소스공통으로 직렬접속되어 이루어진 것으로, 게이트가 공통으로 간헐제어회로(3a)의 Q출력단자에 접속되어 있다. 다이오드(D7, D8)는 기생다이오드로, 각각 N채널 MOSFET(Q7, Q8)의 소스, 드레인 사이에 접속된다. N채널 MOSFET(Q7, Q8)의 소스공통 접속노드는 기생다이오드(D7, D8)의 공통접속노드와 더불어 뒤에서 설명하는 전력공급회로(6a)의 부(Vee)측 출력단자에 접속된다.

간헐제어회로(3a)는 에지 트리거형 D플립플롭(DFF)과, D입력단자의 풀업저항 (R2)으로 구성되어 있다. 이 에지 트리거형 D플립플롭(DFF)의 정측 전원단자는 풀업저항(R2)과 함께 전력공급회로(6a)의 정(Vdd)측 출력단자에 접속되고, 부측 전원단자는 Vee단자에 접속된다. 에지 트리거형 D플립플롭(DFF)의 Q출력단자는 쌍방향스위치(2a)의 트랜지스터(Q7, Q8)의 게이트 공통접속점에 접속된다. 에지 트리거형 D플립플롭(DFF)의 클럭(CK)입력단자는 뒤에 설명하는 위상검지회로(7a)의 출력단자인 배타적 논리합회로(XOR)의 출력단에 접속된다.

출력전압 귀환회로(5a)는 기준전압을 공급하는 제너 다이오드(ZD2)와, 이 제너 다이오드(ZD2)와 출력단자(9) 사이에 접속된 전류제한저항(R3), 포토커플러(PC)로서 일체로 패키지내에 밀봉되고, 제너 다이오드(ZD2)와 접지 사이에 접속된 발광 다이오드(D9) 및, 이 발광 다이오드(D9)와 광학적으로 결합된 수광(受光) 트랜지스터(Q9)로 구성되어 있다. 수광 트랜지스터(Q9)의 콜렉터측은 에지 트리거형 D플립플롭(DFF)의 D단자에 접속됨과 더불어 저항(R2)을 매개로 Vdd단자에 접속되며, 에미터측은 Vee단자에 접속된다.

위상검지회로(7a)는 로우패스필터를 구성하는 저항(R1), 콘덴서(C4)의 조합회로와, 이 저항(R1)과 콘덴서(C4)의 접속점에 접속된 지연소자(DL) 및, 이 저항(R1)과 콘덴서(C4)의 접속점에 직접 접속된 제1입력과 지연소자(DL)의 출력측에 접속된 제2입력을 갖춘 배타적 논리합회로(XOR)로 구성되어 있다. 콘덴서(C4)의 타단은 Vee단자에 접속되고, 저항(R1)의 타단은 제어전력 공급회로(6a)내의 콘덴서(C1)를 매개로 상용전원(8a)의 한쪽 단에 접속된다.

여기에서 이용되는 지연소자(DL)는 지연선 등은 아니고, 예컨대 수십개의 인버터를 종속접속하여 소망하는 지연시간을 얻고 있다. 이에 따라 칩내부에 소망하는 지연시간을 갖는 지연소자를 용이하게 구성할 수 있다.

최후로, 간헐제어회로(3a) 등의 제어부로 직류의 동작전력을 공급하는 제어전력 공급회로(6a)의 구성을 설명한다. 이 제어전력 공급회로(6a)는 직렬접속된 다이오드(D1, D2)와, 이 다이오드(D1, D2)의 접속점과 상용전원(8a)의 한쪽(상측) 라인에 접속된 콘덴서(C1), 직렬접속된 다이오드(D3, D4), 이 다이오드(D3, D4)의 접속점과 상용전원(8a)의 다른쪽(하측) 라인에 접속된 콘덴서(C2), 직렬의 다이오드(D1, D2, D3, D4)에 병렬로 접속된 대용량의 평활용의 콘덴서(C3) 및, 이 콘덴서 (C3)에 병렬접속된 제너 다이오드(ZD1)로 구성되어 있다.

다이오드(D1~D4)에 의해 얻어지는 리플성분을 포함한 직류전압은 콘덴서(C3)에 의해 평활화되고, 제너 다이오드(ZD1)에 의해 소정값(Vdd, Vee)의 범위내로 규제된 안정된 직류출력이 얻어진다.

이하, 도 2에 나타낸 실시형태의 동작을 설명한다. 이 도 2의 실시형태는 도 1의 기본블록을 실용회로로 구현화한 것이다. 먼저, 제어전력 공급회로(6a)는 간헐제어회로(3a)와 위상검지회로(7a)로 이루어진 변압기(1a)의 1차측 제어부에 동작전력을 공급하는 기능을 갖고 있다.

예컨대, 쌍방향 스위치(2a)가 없는 것으로 가정한 경우, 상용전원(8a)의 상측 라인에 정(正)전류가 흐르면, 전류는 콘덴서(C1)로부터 다이오드(D1)를 매개로 콘덴서(C3)에 유입되어 Vdd측이 정, Vee측은 부(負)전압이 충전된다. 반대로 하측 라인에 정전류가 흐르면, 전류는 콘덴서(C2)로부터 다이오드(D3)를 매개로 콘덴서 (C3)에 유입되어 전과 같이 Vdd측이 정, Vee측은 부의 전압이 충전된다. 이렇게 하여 콘덴서(C1, C2)에는 상용전원(8a)의 50Hz 또는 60Hz의 진폭변화에 따라 충·방전전류가 흘러 콘덴서(C3)를 충전한다. C3의 전압은 과대하게 되지 않도록 제너다이오드(ZD1)에 의해 전압제한된다.

실제로는, 전력공급회로(6a)는 변압기(1a)의 1차 권선 W1과 쌍방향 스위치 (2a)의 직렬회로와 병렬로 접속되어 있기 때문에, 콘덴서(C3)에 전하가 충전되는 경로는 쌍방향 스위치(2a)의 온오프상태와 입력 상용전원(8a)의 극성에 따라 바뀐다. 그 상황을 이하의 표 1에 정리하여 나타낸다.

<제어전력 공급회로(6a)의 C3을 충전하는 전류경로>

	쌍방향 스위치가 오프일 때(제어부의 Vee는 상용전원의 마이너스측과 항상 동전위로 됨)	쌍방향 스위치가 온일 때(제어부의 Vee는 상용전원의 하측 라인과 항상 동전위로 됨)
입력전압의 상측라인이 ＋일 때	상측라인→C1→D1→C3(충전)→D8→하측라인↘D4→C2↗	상측라인→C1(충전)→D1→C3(충전)→D8→하측라인↘Q8→D8↗
입력전압의 하측라인이 ＋일 때	하측라인→C2→D3→C3(충전)→D7→1a→상측라인↘D2→C1↗	하측라인→Q8→D2→C1(방전)→상측라인

쌍방향 스위치(2a)가 온일 때는 제어부의 마이너스 전원인 Vee단자는 트랜지스터(Q8)를 매개로 상용전원(8a)의 하측라인과 접속되기 때문에, 이 Vee단자는 입력상용전원의 극성이 반드시 마이너스측의 전위로 된다. 따라서, 표 1로부터 알 수 있는 바와 같이 콘덴서(C2)에는 전류가 흐르지 않아 C2는 활동하지 않는다.

한편, 쌍방향 스위치(2a)가 오프일 때는 콘덴서(C2)가 없으면 충방전의 전류경로가 없어지기 때문에, 도 2와 같은 쌍방향 스위치를 이용한 예에서는 C2는 필수이다. 따라서, 쌍방향 스위치(2a)의 온모드와 오프모드가 혼재(混在)하는 조건에서는 C1, C2 쌍방의 콘덴서가 리액턴스 드롭퍼(dropper)로서 필요하다.

간헐제어회로(3a)는 에지 트리거형 D플립플롭으로 구성되어 있고, 출력 Q는 CK단자에 입력되는 위상검지회로(7a)로부터의 클럭펄스의 상승에지에서만 변화한다. 이 출력 Q가 상승하면, 쌍방향 스위치(2a)의 트랜지스터(Q7, Q8)가 온으로 된다. 따라서, 출력전압 귀환회로(5a)의 출력변화는 상기 클럭의 상승에지의 타이밍으로 출력에 전달된다. 그에 따라, 쌍방향 스위치(2a)는 정류평활회로(4a)의 출력전압이 특정의 기준전압(제너 다이오드(ZD2)의 전압과 포토커플러(PC)내의 발광 다이오드(D9)의 순방향전압의 합과 거의 같다)을 넘으면, 상기 타이밍으로 쌍방향 스위치(2a)를 오프하게 된다. 반대로, 상기 출력전압이 상기 기준전압 미만으로 저하하면, 전과 같이 상기 타이밍으로 쌍방향 스위치(2a)를 온하게 된다. 즉, 정류평활회로(4a)의 출력전압(Out)은 거의 상기 기준전압으로 되도록 제어된다.

여기에서, 도 2의 실시형태에 있어서, 상기 클럭의 상승타이밍이 상용전원 입력전압파형의 피크치와 일치하는 것이 중요하다. 그것은, 위상검지를 콘덴서(C1)와 다이오드(D1)의 접속점으로부터 얻고 있으므로, 그 접속점의 전류위상은 입력전압파형보다 90°앞서고 있고, 그 점의 제로 크로스(zero cross)점은 입력전압파형의 피크위치에 상당하기 때문이다. 이것은 상기 전압파형의 미분값이 제로 부근에서 상용주파수 변압기(1a)의 1차측을 온하는 타이밍으로 되어, 변압기(1a)에 의한 인덕턴스에 대한 돌입전류가 작아지는 점에서 바람직하다.

위상검지회로(7a)내의 저항(R1), 콘덴서(C4)는 입력노이즈를 제거하기 위한 로우패스필터이다. 지연소자(DL)는 지연회로로 이루어져 있고, D플립플롭(DFF)의 CK단자로 입력되는 클럭펄스의 펄스폭을 결정하는 것이다.

도 3에 이 회로의 타이밍도를 나타낸다. 이 도 3을 참조하여 도 2의 실시형태의 동작을 설명한다. 도 3에 있어서, 파형 a.는 하측라인을 기준으로 한 상용전원(8a)의 전압파형, 파형 b.는 Vee를 기준으로 한 위상검지회로(7a)의 입력전압파형, ck는 Vee를 기준으로 한 간헐제어회로(3a)내의 D플립플롭(DFF)의 클럭입력파형이다. 파형 Out는 접지전위를 기준으로 한 정류평활회로(4a)의 출력전압파형으로, 접지전위의 0과 특정의 기준전압(Vref)을 병기하고 있다. 파형 D는 상기 D플립플롭의 데이터입력(D)의 입력파형으로, 「H」와 「L」의 드레숄드(임계치) 전압을 파선으로 나타내고 있다. 파형 Q는 상기 D플립플롭의 출력 Q의 파형, 파형 IT는 상용주파수 변압기(1a)에 흐르는 전류파형이다. 횡축은 시간축이다. 최초는 경부하시의 간헐동작으로 시작되고 최후는 연속통전동작을 나타내고 있다.

즉, 상용전원(8a)으로부터의 입력전압(a.)의 정(正)의 피크시(t1)에는, 위상검지회로(7a)의 저항(R1), 콘덴서(C4)의 접속점으로부터 배타적 논리합회로(XOR)의 한쪽 입력에 직접 공급되는 전압은 Vee이고, 따라서 배타적 논리합회로(XOR)의 출력클럭(ck)이 상승한다.

이 때, 정류평활회로(4a)의 출력(Out)은 제너 다이오드(ZD2)와 다이오드(D9)에 의해 설정된 기준전압(Vref)보다 저하하고 있기 때문에, 발광 다이오드(D9)에 흐르는 전류가 커트되고, 발광이 정지되므로, 포토커플러(PC)내의 트랜지스터(Q9)에 전류가 흐르지 않게 되어, D플립플롭(DFF)의 D단자에는 Vdd의 전압이 인가되게 된다. 이 상태에서 클럭(ck)이 상승하기 때문에, Q출력이 온으로 되어 변압기(1a)의 1차 권선 W1에는 전류(IT)가 흐른다.

이 전류(IT)에 의해 정류평활회로(4a)의 출력전압(Out)이 상승한다. 그 결과, 발광 다이오드(D9)의 발광이 시작되고, 트랜지스터(Q9)에 전류가 흘러 D단자의 전위가 저하한다. 전원전압의 저하가 있으므로, 기준전압(Vref)을 소정값만큼 넘은 곳에서 전압(Out)은 일단 저하하여 Vref까지 내려간다. 그 사이에, D입력은 Vee까지 저하하지만, Q출력이 온 그대로이기 때문에 출력전압(Out)은 재차 상승한다.

이 상태에서 전원파형(a.)이 t2 시점에서 하한의 피크치로 되면, 다음의 클럭(ck)이 발생하지만, 이 때는 출력전압(Out)이 Vref보다 소정값만큼 높아지고 있기 때문에, D입력은 Vee로 저하한 그대로이고, Q출력이 하한의 피크점에서 오프로 되며, 쌍방향 스위치(2a)가 오프로 되어 변압기(1a)로는 전류가 흐르지 않는다. 단자(9)에 부하가 접속되어 있지 않거나 혹은 초(超)저부하의 상태에서는 단자(9)의 전압(Out)은 콘덴서(C5)의 전하가 서서히 방전되어 Vref로 접근해 간다. 이와 같이, 쌍방향 스위치(2a)는 전원(8a)의 사이클에 동기하여 온, 오프로 된다.

상기한 바와 같이, D입력은 출력전압(Out)이 기준전압(Vref) 미만으로 되었을 때에 Vdd로 상승하지만, t3부터 t4까지와 같이 비교적 경부하일 때는 Vref 이하의 상태로 되어도 즉시 전압이 회복되기 때문에, D입력은 거의 Vdd인 채로 유지되고, 그 사이 Q출력도 온으로 되어 변압기(1a)는 전원(8a)에 비교적 빈번히 접속된다.

출력단자(9)에 큰 부하가 접속되면, t5의 시점에서 D입력이 Vdd로 되어 출력전압(Out)이 Vref를 넘어 상승해도, 콘덴서(C5)로의 충전이 정지되면 출력전압 (Out)이 즉시 저하하고, 재차 D입력이 상승하며, 콘덴서(C5)의 충전이 즉시 재개되어 변압기(1a)에는 도 3의 t5 이후 전원(8a)의 사이클에 동기하여 연속적으로 전원(8a)이 접속되게 된다.

이와 같이, 도 2의 실시형태에서는 쌍방향 스위치(2a)의 온오프의 쌍방의 타이밍을 전원전압피크의 타이밍에 고정하고 있기 때문에, 스위치에 의한 노이즈가 발생하기 어려워 불필요한 방사 방해가 적은 특징을 갖는다. 특히, 입력전압의 피크의 타이밍에서는 미분값이 제로이기 때문에, 변압기와 같은 인덕턴스 부하의 경우는 전류의 제로 크로스로 되어 형편이 좋다.

동기온 비동기오프 시스템

도 4에 다른 실시형태인 동기온 비동기오프 시스템의 회로도를 나타낸다. 도 4에 있어서, 도 2와 대응하는 부분은 동일한 참조부호를 붙이고 그 상세한 설명은 생략한다. 도 4의 회로가 도 2의 회로와 다른 점은, 간헐제어회로(3b)의 D플립플롭(DFF)의 D입력이 플러스 전원 Vdd에 직접 접속되고, 출력전압 귀환회로(5a)의 출력과 풀업저항(R2)의 접속점의 신호가 D플립플롭(DFF)의 리셋단자(L액티브)로 입력되고 있는 점이다(굵은 선으로 표시).

상기의 변경에 의해 정류평활회로(4a)의 출력전압(Out)이 기준전압(Vref)을 넘으면, 임의의 타이밍, 즉 비동기로 D플립플롭(DFF)을 강제 리셋할 수 있게 된다. 즉, 쌍방향 스위치(2a)를 오프로 하는 타이밍도 임의로 된다.

즉, Out〉Vref일 때는 포토커플러(PC)의 트랜지스터(Q9)에 흐르는 전류가 커져 저항(R2)에 의한 전압 강하에 의해 리셋전압에 이르면, D플립플롭(DFF)이 리셋된다. 따라서, 저항(R2)의 값을 적당히 선택함으로써, 임의의 타이밍에서 쌍방향 스위치(2a)를 오프로 할 수 있다.

한편, 쌍방향 스위치(2a)가 온으로 되는 타이밍은, 상기 리셋단자가 「H」이고, 또 클럭입력(ck)의 상승 타이밍에 한정된다. 즉, 온 타이밍은 동기형, 오프 타이밍은 비동기형(임의)으로 되어 있다.

이와 같이, 이 실시형태에서는 변압기(1a)의 1차측의 오프 타이밍이 임의(비동기)이기 때문에, 상용주파수 변압기(1a)가 필요 이상으로 도통상태로 되지 않기 때문에, 여기에 설명한 각 실시형태중에서는 저부하시에 가장 우수한 효율특성을 나타내는 것이 실험적으로 확인되었다.

비동기온 동기오프 시스템

다음으로, 도 5를 참조하여 비동기온 동기오프 시스템의 실시형태를 설명한다. 이 실시형태도 도 2의 실시형태와 거의 같은 회로구성을 갖추고 있는데, 다른 것은 간헐제어회로(3c)의 구성뿐이다. 이 간헐제어회로(3c)에서는 D플립플롭(DFF)의 D입력은 마이너스 전원단자(Vee)에 직접 접속되고, 출력전압 귀환회로(5a)의 출력과 풀업저항(R2)의 접속점의 신호가 D플립플롭(DFF)의 세트단자(H액티브)로 입력된다.

도 5와 같이 구성함으로써, 정류평활회로(4a)의 출력전압(Out)이 기준전압 (Vref) 미만이면, 출력전압 귀환회로(5a)의 귀환량이 줄고, 저항(R2)에서의 전압강하가 적어 「H」레벨의 세트신호가 저항(R2)으로부터 D플립플롭(DFF)의 세트단자 (S)로 공급되어 세트된다. 이 Out〈Vref의 상태로 되는 것은, 예컨대 부하의 크기 등으로 결정되는 불특정의 타이밍으로, 즉 임의의 비동기 타이밍에서 D플립플롭 (DFF)을 강제 세트하여 쌍방향 스위치(2a)는 온으로 된다. 한편, 쌍방향 스위치 (2a)가 오프로 되는 타이밍은 상기 세트단자가 「L」이고, 또 클럭입력(ck)의 상승 타이밍에 한정된다. 즉, 오프의 타이밍은 동기형, 온의 타이밍은 비동기형으로 된다.

이 도 5의 실시형태를 도 4의 동기온 비동기오프 시스템과 비교하면, 오프의 타이밍이 동기형이기 때문에 변압기(1a)의 1차 권선 W1으로부터의 누설 인덕턴스에 의한 플라이백(flyback)의 전압의 발생이 적어 고주파 노이즈의 발생이 적다는 특징이 있다.

의사 동기오프 시스템

도 6에 본 발명의 더욱 다른 실시형태인 의사 동기오프 시스템의 회로도를 나타낸다. 이 실시형태에서는 도 2의 실시형태에서 이용한 위상검지회로(7a)가 삭제되어 있는 것 및 간헐제어회로(3d)의 구성이 다른 것 외는 도 2의 실시형태와 같은 구성이다. 간헐제어회로(3d)는 도 2의 실시형태에서 이용된 D플립플롭(DFF)을 이용하지 않고, 히스테리시스 버퍼(HB)와 그 입력단과 전원(Vdd) 사이에 접속된 풀업저항(R2)으로 구성된다. 이 히스테리시스는 없어도 좋고, 통상의 버퍼를 이용해도 좋다.

이 실시형태에서는 전원(8a)의 위상검지회로가 설치되어 있지 않기 때문에, 쌍방향 스위치(2a)의 동작은 온오프 모두 비동기형이다. 도 6에 나타낸 구성에 의해, 정류평활회로(4a)의 출력전압(Out)이 기준전압(Vref) 미만이면, 출력전압 귀환회로(5a)의 출력이 「H」로 되어, 버퍼(HB)를 매개로 쌍방향 스위치(2a)는 강제적으로 온으로 된다.

한편, 정류평활회로(4a)의 출력전압(Out)이 기준전압(Vref)을 넘으면, 출력전압 귀환회로(5a)의 출력이 「L」로 되어, 쌍방향 스위치(2a)는 강제적으로 오프로 된다.

정류평활회로(4a)의 출력전압 파형에는 통상 상용전원(8a)의 사이클에 동기한 리플성분이 중첩되어 있고, 쌍방향 스위치(2a)의 오프 타이밍은 출력전압(Out)의 최고점, 즉 리플의 피크로 되는 점의 근방으로 될 확률이 높다. 이 리플은 상용주파수 변압기(1a)의 1차 권선 W1에 인가되는 입력전압 파형과 서로 닮아, 의사적으로 쌍방향 스위치(2a)의 오프 타이밍은 입력전압 파형의 피크 부근으로 될 확률이 높다.

따라서, 이 실시형태에서는 위상검지회로(7a)를 생략했지만, 정류평활회로 (4a)에 있어서 어느 정도의 출력의 리플을 남겨 두도록 설정해 두면, 이 리플을 적극적으로 이용함으로써 오프 타이밍을 의사적으로 입력하여 동기시킬 수 있다.

이와 같이, 이 실시형태에서는 온오프 타이밍이 점점 모호하게 되기 때문에 효율은 다소 희생하게 되지만, 입력전압 파형과 동기를 취하기 위한 위상검지회로를 특별히 갖출 필요가 없기 때문에 회로가 매우 간단하여 저비용으로 된다. 또, 오프 타이밍이 거의 제로 크로스점 근방으로 될 확률이 높기 때문에, 변압기(1a)의 1차 권선의 누설 인덕턴스에 의한 플라이백 전압의 발생이 적어, 고주파 노이즈의 발생이 적다는 특징도 있다.

이상의 도 2 내지 도 6에 나타낸 실시형태에서는, 모두 쌍방향 스위치(2a)로서 트랜지스터(Q7, Q8)와 다이오드(D7, D8)를 이용하여 구성했지만, 도 7에 나타낸 바와 같이 4개의 다이오드(D10, D11, D12, D13)로 이루어진 다이오드 브리지와, 다이오드(D10, D11)의 접속노드(N1)와 다이오드(D12, D13)의 접속노드(N2) 사이에 접속된 트랜지스터(Q10)로 구성한 쌍방향 스위치(2b)를 사용할 수도 있다. 또, 이 트랜지스터(Q10)로서는 도시한 FET 외에 바이폴라 트랜지스터를 이용해도 좋다.

도 7의 회로에서는, 간헐제어회로(3)로부터의 「H」의 제어신호가 공급되면, 트랜지스터(Q10)가 온하고, 전원(8a)의 정의 반파가 다이오드(D10), 트랜지스터 (Q10), 다이오드(D13)를 통과하여 흐르고, 부의 반파는 다이오드(D11), 트랜지스터 (Q10), 다이오드(D12)를 통과하여 흐른다.

사이리스터를 사용한 비동기온 동기오프 시스템

다음으로, 도 8을 참조하여 쌍방향 스위치로서 사이리스터와 다이오드 브리지를 사용한 본 발명의 더욱 다른 실시형태로서의 비동기온 동기오프 시스템을 설명한다. 이 실시예에서는 간헐제어회로(3e)로서 임피던스소자(Z2)가 이용된다. 이 임피던스 소자(Z2)로서는, 예컨대 저항소자만, 혹은 콘덴서와 저항소자의 직렬회로 등 임의의 것이 사용될 수 있다. 따라서, 지금까지 설명한 각 실시형태와 같은 전력공급회로(6) 및 위상검지회로(7)는 불필요하게 된다.

또, 쌍방향 스위치(2c)로서는 다이오드(D10~D13)로 구성된 다이오드 브리지와 도 7의 트랜지스터(Q10) 대신에 사이리스터(TH1)로 구성된 회로가 이용된다.

도 8의 실시형태에서는 1차 권선 W1의 하측단은 임피던스 소자(Z2), 트랜지스터(Q9), 다이오드(D13)를 매개로 상용전원(8a)의 일단에 접속되어 있지만, 정류평활회로(4a)의 출력전압이 기준전압(Vref) 미만이면, 출력전압 귀환회로(5a)의 포토커플러(PC)내의 발광 다이오드(D9)는 점등하지 않고, 귀환회로(5a)의 출력은 개방으로 되며, 상기 사이리스터(TH1)의 게이트전류는 임피던스 소자(Z2)를 매개로 공급되어 사이리스터(TH1)는 온된다. 온 타이밍은 사이리스터(TH1)의 게이트 전압이 드레숄드값 이상으로 되는 임의의 타이밍에서 가능하다. 게이트 전압이 드레숄드값 미만으로 되어 온이 불가능해지는 타이밍은, 상기 임피던스 소자(Z2)가 저항소자뿐인 경우는 전원(8a)의 입력전압의 제로 크로스 근방이고, 임피던스 소자(Z2)의 임피던스로서 콘덴서의 리액턴스 성분이 지배적인 경우는 90도 어긋나 입력전압의 피크치 근방으로 된다. 어떻게 하든지, 온 불가능인 타이밍은 좁기 때문에 실질적으로 임의의 타이밍에서 온이 가능하다. 즉, 비동기 온형이다.

한편, 정류평활회로(4a)의 출력전압(Out)이 기준전압(Vref)을 넘으면, 출력전압 귀환회로(5a)의 출력이 단락상태로 되어 사이리스터(TH1)의 게이트전류는 제로로 되지만, 사이리스터(TH1)의 래치작용에 의해 사이리스터 전류가 제로로 될 때까지 온상태를 유지한다. 이는, 전류의 제로 크로스점에 동기하여 사이리스터(TH1)가 오프되는 것을 의미한다. 이는, 즉 동기오프형이다. 즉, 본 실시형태에서는 특별한 위상검지회로는 없지만, 기능적으로는 「비동기온 동기오프형」으로 되어 있다.

이 실시형태에서는 온상태의 사이리스터(TH1)가 오프에 이르는 경과가 길고, 그 때문에 경부하시의 효율이 점점 더 못해 보이지만, 구성소자가 적어 매우 간단하여 저비용으로 전원장치를 실현할 수 있다. 또, 오프 타이밍이 전류의 제로 크로스로 되기 때문에, 변압기(1a)의 1차 권선 W1의 누설 인덕턴스에 의한 플라이백 전압의 발생이 적어 고주파 노이즈의 발생이 적다는 특징이 있다.

광TRIAC을 사용한 비동기온 동기오프 시스템

더욱이, 도 9를 참조하여 쌍방향 스위치로서 광TRIAC을 사용한 비동기온 동기오프 시스템의 실시형태를 설명한다. 이 실시형태에서는, 예컨대 도 2의 실시형태와 비교하여 제어전력 공급회로(6a)와 위상검지회로(7a) 및 간헐제어회로(3a)는 불필요하지만, 뒤에 설명하는 바와 같이 그 동등기능은 쌍방향 스위치부(9f)가 달성하고 있다.

즉, 광TRIAC모듈(10f)은 동일한 패키지내에 밀봉되고, 발광 다이오드(D9)와 쌍방향 스위치부(9f)로 구성된다. 쌍방향 스위치부(9f)는 발광 다이오드(D9)로부터의 광을 받도록 배치된 광TRIAC 본체(PT)와 내장 임피던스(Z) 및 제로 크로스회로(ZC)로 이루어진다.

도 9의 회로에서는 출력(Out)전압이 저하하여 기준전압(Vref) 미만으로 되면, 발광 다이오드(D9)가 오프하고, 광이 없어지면 광TRIAC 본체(PT)가 온되도록 구성되어 있다. 이 동작은 통상의 광TRIAC과는 역으로 되어 있다.

도 9의 회로의 기능은 기능적으로는 도 8의 「사이리스터를 사용한 비동기온 동기오프 시스템」과 거의 동등하다. 본 실시형태에서는 정류평활회로(4a)의 출력전압(Out)이 기준전압(Vref) 미만이면 출력전압 귀환회로(5b)의 발광 다이오드(D9)는 점등하지 않고, TRIAC 본체(PT)는 온한다. 온 타이밍은 TRIAC 본체(PT)에 걸리는 전압이 소정값 이상으로 되는 임의의 타이밍에서 가능하다. 즉, 거의 임의의 타이밍에서 온이 가능한 바, 즉 비동기 온형이다.

한편, 정류평활회로(4a)의 출력전압(Out)이 기준전압(Vref)을 넘으면, 출력전압 귀환회로(5b)내의 발광 다이오드(D9)가 점등하고, TRIAC 본체(PT)의 트리거 전류는 제로로 되지만, TRIAC의 래치작용에 의해 사이리스터 전류가 유지전류를 하회(下回)할 때까지 온상태를 유지한다. 이는, 거의 전류의 제로 크로스점에 동기하여 TRIAC이 오프되는 것을 의미한다. 이는, 즉 동기오프형이다. 즉, 본 실시형태에서는 특별한 위상검지회로는 없지만, 기능적으로는 「비동기온 동기오프형」으로 되어 있는 것을 알 수 있다.

이 실시형태의 경우도, 경부하시의 효율이 점점 더 못해 보이지만, 구성소자가 극소하여 저비용으로 전원을 실현할 수 있다. 또, 오프 타이밍이 전류의 제로 크로스로 되기 때문에, 변압기(1a)의 1차 권선 W1의 누설 인덕턴스에 의한 플라이백 전압의 발생이 적어 고주파 노이즈의 발생이 적다는 특징이 있다.

그런데, 도 2에 나타낸 실시형태의 전원 시스템에서는 도 10a에 동기형으로서 나타낸 바와 같이 출력전압(V)의 안정성은 연속통전(무제어)의 것에 대해 현격한 향상이 보이지만, 전력효율에 대해서는 도 10b에 나타낸 바와 같이 경부하시와 중(中)부하시는 양호한 특성을 나타내지만 정격 부하시에 대해서는 효율이 큰 저하가 보이는 바, 경부하로부터 정격부하까지 안정한 전력효율을 실현하는 것은 어려웠다. 즉, 도 10b와 같이 대체로 도 2의 실시형태의 동기형 시스템은 경부하시의 효율개선 효과는 크지만, 파선으로 나타낸 바와 같이 중(中)~고(高)부하시에 크게 효율이 저하하는 경향이 있었다.

한편, 도 6에 나타낸 의사 동기시스템은 중~고부하시의 효율저하가 거의 없지만, 경부하시의 효율개선 효과가 적다는 문제가 있다.

이하에 설명하는 본 발명의 실시형태의 시스템은 도 10b의 실선으로 나타낸 바와 같이, 중~고부하시의 효율 저하를 방지하는 것이 가능하다.

도 11은 이하에 설명하는 실시형태의 기본원리를 나타낸 기능블록도이다. 먼저, 실시형태의 설명에 들어가지 전에 그 기본원리를 도 11에 따라 설명한다. 도 11에 있어서, 상용주파수 변압기(1)의 1차 권선 W1은 쌍방향 스위치소자(2)를 직렬로 매개로, 예컨대 100볼트, 50헤르츠의 교류 상용전원(8)에 접속된다. 상용주파수 변압기(1)의 2차 권선 W2는 100볼트의 전압을, 예컨대 수볼트로 강하시키기 위한 권수비를 갖고, 정류평활회로(4)에 의해 직류전압으로 변환되어 출력단자(9)로부터 출력된다. 이 출력단자(9)에 나타나는 출력전압은 출력전압 귀환회로(5)에 공급되고, 출력전압 귀환회로(5)의 출력신호를 A/D변환회로(10)가 받는다.

쌍방향 스위치소자(2)의 제어입력단자는 간헐제어회로(3)의 제어출력단자에 접속되고, 이 간헐제어회로(3)는 A/D변환회로(10)의 출력과 위상검지회로(7)의 검지신호를 받도록 접속된다. 간헐제어회로(3)는 상용전원(8)에 접속된 제어전력 공급회로(6)로부터 직류로 변환된 제어전력의 공급을 받아 동작한다. 이러한 도 11 전체로 이 실시형태의 전원장치를 구성하고 있다.

다음으로, 도 11의 회로동작을 설명한다. 상용주파수 변압기(1)는 통상, 소형의 E1형 규소강판의 코어재에 결합이 밀(密)로 되도록, 즉 누설 자속이 없도록 1차, 2차 권선 W1, W2를 실시한 것으로, 사용하는 상용전원(8)의 전압과 필요한 출력전력의 비로부터 권수비가 결정되고 있다. 쌍방향 스위치소자(2)는 구체적인 실시예마다의 사용에 따라 TRIAC이나 소스 공통의 직렬 고내압 FET쌍, 또는 도 7에 나타낸 다이오드 브리지(D10~D13) + 고내압 FET(Q10) 등이 사용되고, 교류의 쌍방향 스위칭을 행한다.

간헐제어회로(3)는 주로 로직회로로 구성되고, 위상검지회로(7)로부터의 타이밍신호에 의해 상용전원의 소정의 위상에 동기한 타이밍으로 쌍방향 스위치소자 (2)를 온오프 제어하는 신호를 만들어 낸다. 정류평활회로(4)는 상용주파수 변압기(1)의 2차측에 발생하는 전압을 정류소자 등으로 정류하고, 생성된 맥류를 대용량의 콘덴서로 평활하는 기능을 가지고 있다.

출력전압 귀환회로(5)는 정류평활회로(4)의 전압을 기준전압(Vref)과 비교하고, 그 차전압을 A/D변환회로(10)를 경유하여 간헐제어회로(3)로 부귀환시키는 기능을 갖는다. 예컨대, 출력전압이 저하하면, 간헐제어회로(3)로의 귀환량이 줄어 쌍방향 스위치소자(2)는 온의 시간비율이 높아진다. 반대로, 출력전압이 높아지면 간헐제어회로(3)로의 귀환량이 늘어 쌍방향 스위치소자(2)는 오프의 시간비율이 높아진다. 단, 이 출력전압 귀환회로(5)로부터의 부귀환량에 따른 간헐제어회로(3)에 의한 쌍방향 스위치소자(2)의 온오프의 타이밍은 상기 위상검지회로(7)로부터의 타이밍신호에 의해 뒤에 설명하는 바와 같이 상용전압의 소정의 위상에 동기한 것으로 된다. 이렇게 하여 부하의 변동에 따르지 않고 출력전압은 거의 일정하게 유지된다.

지금까지 설명한 실시형테의 시스템, 예컨대 도 2의 동기 온오프 시스템의 경우는, 귀환신호는 「H」 혹은 「L」의 2치로 처리되고 있었지만, 이하의 실시형태에서는 4치 혹은 3치 등의 복수의 전압을 A/D변환회로(10)를 매개로 검출할 수 있도록 구성되어 있다. 출력전압이 상기 4치 혹은 3치의 양단의 전압폭으로부터 일탈한 경우는, D플립플롭회로(DFF)의 SET단자 혹은 RST단자를 직접 조작하고, 비동기로 온 혹은 오프하도록 강제(强制)되어 중~고부하시의 효율저하나 리플 증가를 효과적으로 저감하고 있다. 이는, 이하의 실시형태의 중요한 포인트이다.

즉, 부하가 가벼울 때는 방전에 의한 출력전압변화가 작기 때문에, 도 2에 나타낸 동기형 시스템과 마찬가지의 동작을 행한다. 즉, 경부하시에는 상용주파수 변압기(1)의 통전시간을 짧고 휴지기간을 길게 하여, 변압기(1)의 동손, 철손을 감소시켜 전원 시스템으로서의 전력효율을 대폭적으로 개선한다.

중~고부하 대역에서는 정류평활회로(4)의 대용량 콘덴서(C5)의 방전에 의한 출력전압변화가 커져 오기 때문에, 상기 전압폭을 일탈하는 빈도가 올라가, 비동기로 온(혹은 오프)할 확률이 높아진다. 이에 따라, 도통, 비도통의 타이밍이 중~고부하에서는 비동기(의사동기)형으로 이행하기 때문에, 도 10a와 도 10b의 동기형으로 보이는 중~고부하시의 효율저하 현상을 회피할 수 있게 된다.

이하, 도 11에 따라 설명한 원리에 기초하여 구성된 실시형태에 대해 상세히 설명하는데, 도 11의 각 부에 대응하는 부분은 마찬가지의 참조부호를 붙이고 있다.

4치 검출형 시스템

도 12에 4치 검출형 시스템의 회로예를 나타낸다. 1~10의 요소는 도 11의 1~10의 요소에 각각 대응한다. 상용주파수 변압기(1)의 2차 권선 W2에는 중점탭 (TAP)이 설치되어 있다. 2차 권선 W2의 양단자는 정류평활회로(4)내의 정류다이오드(D5, D6)를 매개로 대용량의 평활콘덴서(C5)의 일단에 접속됨과 더불어, 출력단자(9)에 접속된다. 평활콘덴서(C5)의 타단은 중점탭(TAP)과 함께 접지된다.

쌍방향 스위치회로(2)는 2개의 N채널 MOSFET(Q7, Q8)가 변압기(1)의 1차 권선 W1과 상용전원(8)의 한쪽 단자와의 사이에 소스공통으로 직렬접속된 것으로, 게이트가 공통으로 간헐제어회로(3)의 Q출력단자에 접속되어 쌍방향 스위치를 구성하고 있다. 다이오드(D7, D8)는 기생 다이오드로, 각각 N채널 MOSFET(Q7, Q8)의 소스, 드레인 사이에 접속된다. N채널 MOSFET(Q7, Q8)의 소스공통 접속노드는 기생 다이오드(D7, D8)의 공통접속노드와 함께 전력공급회로(6)의 부(Vee)측 단자에 접속된다.

간헐제어회로(3)는 에지 트리거형 D플립플롭(DFF1)과 2개의 2입력 NAND 게이트(NAND1, NAND2)로 구성되어 있다. 2입력 NAND 게이트는 서로의 입출력단자가 크로스 접속되어, 소위 RS플립플롭을 구성하고 있다. 그 NAND 게이트의 나머지 2개의 입력단자가 세트입력, 리셋입력으로 된다. 이 에지 트리거형 D플립플롭(DFF1)의 정측 전원단자는 전력공급회로(6)의 정(Vdd)측 출력단자에 접속되고, 부측 전원단자는 Vee단자에 접속된다. 에지 트리거형 D플립플롭(DFF1)의 Q출력단자는 상방향 스위치회로(2)의 MOSFET(Q7, Q8)의 게이트 공통접속점에 접속된다. 에지 트리거형 D플립플롭(DFF1)의 입력단자는 NAND 게이트(NAND1, NAND2)의 출력단에 접속된다.

출력전압 귀환회로(5)는 기준전압(Vref)을 공급하는 제너 다이오드(ZD2)와, 이 제너 다이오드(ZD2)와 출력단자(9) 사이에 접속된 전류제한저항(R3), 포토커플러로서 일체로 패키지내에 밀봉된 발광 다이오드(D9), 이 발광 다이오드(D9)와 광학적으로 결합된 수광 트랜지스터(Q9)로 구성되어 있다. 수광 트랜지스터(Q9)의 콜렉터측은 A/D변환회로(10)의 저항(R2)에 접속됨과 더불어, 그 A/D변환회로(10)의 4개의 비교기(comp1, comp2, comp3, comp4) 각각의 플러스 입력단자, 마이너스 입력단자, 플러스 입력단자, 마이너스 입력단자로 접속되고, 에미터측은 Vee전원에 접속된다.

A/D변환회로(10)의 비교기(comp1)의 출력은 에지 트리거형 D플립플롭(DFF1)의 SET단자에, 비교기(comp4)의 출력은 에지 트리거형 D플립플롭(DFF1)의 RST단자에 접속되고, 비교기(comp2)의 출력은 2입력 NAND 게이트(NAND1)의 나머지 입력단자에, 비교기(comp3)의 출력은 2입력 NAND 게이트(NAND2)의 나머지 입력단자에 접속된다.

또, 기준전압을 공급하는 전원(E1, E2, E3, E4)이 직렬로 접속되고, E1의 정측단자가 Vdd에, E1과 E2의 접속점이 comp1의 마이너스 입력단자에, E2와 E3의 접속점이 comp2의 플러스 입력단자에, E3와 E4의 접속점이 comp3의 마이너스 입력단자에, E4의 부측단자가 comp4의 플러스 입력단자에 접속된다.

위상검지회로(7)는 로우패스필터를 구성하는 저항(R1), 콘덴서(C4)의 조합회로와, 이 저항(R1)과 콘덴서(C4)의 접속점에 접속된 지연소자(DL) 및, 이 저항(R1)과 콘덴서(C4)의 접속점에 직접 접속된 제1입력과 지연소자(DL)의 출력측에 접속된 제2입력을 갖춘 배타적 논리합회로(XOR)로 구성되어 있다. 콘덴서(C4)의 타단은 Vee라인에 접속되고, 저항(R1)의 타단은 제어전력 공급회로(6)내의 콘덴서(C1)를 매개로 상용전원(8)의 한쪽 단에 접속된다.

최후로, 간헐제어회로(3), A/D변환회로(10) 등으로 직류의 동작전력을 공급하는 제어전력 공급회로(6)의 구성을 설명한다. 이 제어전력 공급회로(6)는 직렬로 접속된 다이오드(D1, D2)와, 이 다이오드(D1, D2)의 접속점과 상용전원(8)의 한쪽(상측)라인에 접속된 콘덴서(C1), 직렬접속된 다이오드(D3, D4), 이 다이오드 (D3, D4)의 접속점과 상용전원(8)의 다른쪽(하측) 라인에 접속된 콘덴서(C2), 직렬의 다이오드(D1, D2, D3, D4)에 병렬로 접속된 대용량의 평활용의 콘덴서(C3) 및, 이 콘덴서(C3)에 병렬접속된 제너 다이오드(ZD1)로 구성되어 있다.

또, 쌍방향 스위치(2)는 지금까지 설명한 실시형태와 마찬가지로 도 7에 나타낸 다이오드 브리지와 트랜지스터로 구성할 수도 있다.

이하, 도 12에 나타낸 실시형태의 동작을 설명한다. 이 도 12의 실시형태는 도 11의 기본블록을 실용회로로 구현화한 것이다. 먼저, 제어전력 공급회로(6)는 간헐제어회로(3)와 위상검지회로(7) 및 A/D 변환회로(10)로 이루어진 변압기(1)의 1차측 제어부에 동작전력을 공급하는 기능을 가지고 있다.

예컨대, 쌍방향 스위치소자(2)가 없는 것으로 가정한 경우, 상용전원(8)의 상측라인에 정의 전압이 인가되면, 전류는 콘덴서(C1)로부터 다이오드(D1)를 매개로 콘덴서(C3)에 유입되어 Vdd측이 정, Vee측이 부의 전압으로 충전된다. 반대로, 하측라인에 정의 전압이 인가되면, 전류는 콘덴서(C2)로부터 다이오드(D3)를 매개로 콘덴서(C3)에 유입되어, 전과 같이 Vdd측이 정, Vee측이 부의 전압으로 충전된다. 이렇게 하여, 콘덴서(C1, C2)에는 상용전원(8)의 50Hz 혹은 60Hz의 진폭변화에 따라 충방전전류가 흘러, 콘덴서(C3)를 충전한다. C3의 전압은 과대하게 되지 않도록 제너 다이오드(ZD1)에 의해 전압제한된다.

실제로는 전력공급회로(6)는 변압기(1)의 1차 권선 W1과 쌍방향 스위치(2)의 직렬회로와 병렬로 접속되어 있기 때문에, 콘덴서(3)에 전하가 충전되는 경로는 쌍방향 스위치(2)의 온오프상태와 입력 상용전원(8)의 극성에 따라 바뀐다. 이것의 상세화는 표 1에서 상세히 설명하고 있기 때문에, 마찬가지로 하여 나타낸 표 2를 참조하여 상세히 설명한다.

<제어전력 공급회로(6)의 C3을 충전하는 전류경로>

	쌍방향 스위치가 오프일 때(제어부의 Vee는 상용전원의 마이너스측과 항상 동전위로 됨)	쌍방향 스위치가 온일 때(제어부의 Vee는 상용전원의 하측 라인과 항상 동전위로 됨)
입력전압의 상측라인이 ＋일 때	상측라인→C1→D1→C3(충전)→D8→하측라인↘D4→C2↗	상측라인→C1(충전)→D1→C3(충전)→D8→하측라인
입력전압의 하측라인이 ＋일 때	하측라인→C2→D3→C3(충전)→D7→1a→상측라인↘D2→C1↗	하측라인→Q8→D2→C1(방전)→상측라인

쌍방향 스위치(2a)가 온일 때는 제어부의 마이너스 전원 Vee의 라인은 트랜지스터(Q8)를 매개로 상용전원(8)의 마이너스측 라인과 접속되기 때문에, 이 Vee의 라인은 입력상용전원(8)의 극성이 반드시 마이너스측의 전위로 된다. 따라서, 표 2로부터 알 수 있는 바와 같이 콘덴서(C2)에는 전류가 흐르지 않아 C2는 활동하지 않는다.

한편, 쌍방향 스위치(2a)가 오프일 때는 콘덴서(C2)가 없으면 충방전의 전류경로가 없어지기 때문에, 도 12와 같은 쌍방향 스위치를 이용한 예에서는 C2는 필수이다. 따라서, 쌍방향 스위치(2)의 온모드와 오프모드가 혼재하는 조건에서는 C1, C2 쌍방의 콘덴서가 리액턴스 드롭퍼로서 필요하다.

간헐제어회로(3)는 SET, RST 단자 부착 에지 트리거형 D플립플롭(DFF1)과 2개의 2입력 NAND 게이트(NAND1, NAND2)로 구성되어 있다. 출력 Q는 DFF1의 SET단자 혹은 RST단자가 「H」로 되면, 클럭에 관계없이 각각 「H」혹은 「L」로 강제된다.

한편, SET단자와 RST단자의 쌍방이 「L」인 경우는, 통상의 에지 트리거형 D플립플롭 동작으로 되고, DFF1의 단자 D의 상태가 CK단자로 인가되는 펄스의 상승에서 출력 Q에 나타난다.

<4치 검출 시스템의 동작상태>

모드	출력전압 Out	저항(R2) 양단 전압(Er2)	comp1/2/3/4출력	SET/RST/D입력	쌍방향 SW
1	낮다	Er2<E1	H/L/H/L	H/L/H	강제온
2	약간 낮다	E1<Er2<E1+E2	L/L/H/L	L/L/H	동기온
3	중립	E1+E2<Er2<E1+E2+E3	L/H/H/L	L/L/?	부정 히스테리시스 영역
4	약간 높다	E1+E2+E3<Er2<E1+E2+E3+E4	L/H/L/L	L/L/L	동기오프
5	높다	E1+E2+E3+E4<Er2	L/H/L/H	L/H/L	강제오프

여기에서, 도 12의 4치 검출시스템의 동작을 표 3으로 설명한다. 이 시스템에는 5개의 동작모드, 모드 1, 모드 2, 모드 3, 모드 4, 모드 5가 존재한다.

모드 1: 출력단자(9)의 출력전압 Out이 출력전압 귀환회로(5)의 기준전압 (Vref)에 대해 어느 정도 낮은 상태. 발광 다이오드(D9)가 소등하고 있고 수광 트랜지스터(Q9)는 오프하고 있으며, 저항(R2)의 양단전압 Er2이 거의 제로로 비교기준전압 E1보다 작기 때문에, A/D변환회로(10)의 비교기(comp1) 출력은 「H」로 되고, D플립플롭(DFF1)의 SET단자를 구동하여 DFF1의 출력 Q를 강제적으로 하여 쌍방향 스위치소자(2)를 강제 온한다.

모드 2: 출력단자(9)의 출력전압 Out이 기준전압(Vref)에 가까워져 수광 트랜지스터가 약간 도통한 상태. Er2는 E1과 E1+E2의 중간에 있기 때문에, SET, RST단자 모두 「L」로 되어 강제적인 온, 오프는 없다. CK단자의 클럭의 상승 타이밍, 즉 입력 상용전원전압의 피크점에 있어서 D플립플롭(DFF1)의 단자(D)의 로직 레벨 「H」가 출력 Q에 나타나 동기온한다.

모드 3: 출력단자전압 Out이 거의 기준전압(Vref)과 같아진 상태. Er2는 E1+E2와 E1+E2+E3의 중간에 있기 때문에, 강제온, 오프는 없다. 비교기(comp2, comp3)의 출력이 쌍방 모두 「H」이기 때문에, NAND 게이트(NAND1, NAND2)로 구성되는 RS플립플롭은 전의 상태를 유지한다. 즉, 쌍방향 스위치는 직전의 온 혹은 오프상태를 유지하여 히스테리시스 영역을 구성한다.

모드 4: 출력단자전압 Out이 기준전압(Vref)을 약간 넘은 상태. Er2는 E1+E2+E3과 E1+E2+E3+E4의 중간에 있기 때문에, 강제온, 오프는 없다. 단자 D는 「L」이기 때문에, 클럭의 상승점에서 출력 Q를 「L」로 하여 쌍방향 스위치(2)를 동기오프한다.

모드 5: 출력단자전압 Out이 기준전압(Vref)을 어느 정도 넘은 상태. Er2는 E1+E2+E3+E4보다 커지기 때문에, 비교기(comp4) 출력은 「L」로 되고, D플립플롭(DFF1)의 RST단자를 구동하여 DFF1의 출력 Q를 강제적으로 「L」로 하여 쌍방향 스위치소자(2)를 강제오프한다.

상기 설정에 따라, 경부하시는 모드 2~4간에서 동기형 시스템으로서 높은 전력효율을 달성하고, 고부하시에는 주로 모드 1 영역을 이용하는 동작형태로 되어, 리플의 상승과 전력효율의 악화가 방지된다.

덧붙여서, 도 2에서 상세히 설명되어 있는 실시형태의 동기온 동기오프 시스템은 표 3의 모드 2, 3, 4를 이용한 시스템, 도 4의 동기온 비동기오프 시스템은 표 3의 모드 2, 3, 5를 이용한 시스템, 도 5의 비동기온 동기오프 시스템은 모드 1, 3, 4를 이용한 시스템, 도 6의 비동기(의사동기)온오프 시스템은 표 3의 모드 1, 3, 5를 이용한 시스템으로 생각할 수 있다. 모두 모드 3을 포함하고 있는 것은, 비교기능에 히스테리시스를 갖게 한 경우를 상정하고 있기 때문이다. 따라서, 도 11 이하의 실시형태는 복수의 비교기능을 A/D변환회로(10)에 갖게 하여, 그 이전의 실시형태의 문제점, 즉 중~정격부하에 걸린 효율저하와 출력리플 증가문제를 클리어하고, 더욱이 개량발전시킨 것으로 생각할 수 있다.

이 도 12의 실시예에 있어서, 상기 클럭(CK)의 상승 타이밍이 상용전원 입력전압 파형의 피크치와 일치하는 것이 중요하다. 그것은 위상검지를 콘덴서(C1)와 다이오드(D1)의 접속점으로부터 얻고 있으므로, 그 접속점의 전류위상은 입력전압파형보다 90°앞서고 있고, 그 점의 제로 크로스점은 입력전압파형의 피크위치에 상당하기 때문이다. 이는, 상기 전압파형의 미분값이 제로 부근에서 상용 주파수 변압기(1)의 1차측을 온하는 타이밍으로 되고, 변압기(1)의 인덕턴스에 대한 돌입전류가 작아지는 점에서 바람직한 것이다.

위상검지회로(7)내의 저항(R1), 콘덴서(C4)는 입력노이즈를 제거하기 위한 로우패스필터이다. 이 로우패스필터는 노이즈의 문제가 아니면 생략할 수 있는 것으로, 반드시 필수회로는 아니다. 지연소자(DL)는 지연회로로 이루어져 있고, D플립플롭 CK단자로 입력되는 클럭펄스의 펄스폭을 결정하는 것이다. 이 지연소자(DL)도 마찬가지로 복수의 인버터의 종속접속에 의해 소망하는 지연을 형성할 수 있다.

이와 같이, 도 12의 실시예에서는 경부하시는 쌍방향 스위치(2)의 온 타이밍을 전원전압피크의 타이밍에 고정하고 있기 때문에, 전력효율을 높게 유지할 수 있다. 특히, 입력전압의 피크의 타이밍에서는 미분값이 제로이기 때문에, 변압기와같은 인덕턴스 부하의 경우는 전류의 제로 크로스로 되어 형편이 좋다. 더욱이, 중부하로부터 정격부하에 걸쳐 출력전압의 저하가 커지면 강제적으로 쌍방향 스위치(2)를 온하기 때문에, 서서히 동기형으로부터 비동기형 시스템으로 이행한다. 이에 따라, 효율저하와 출력리플의 증가를 방지할 수 있다.

3치 검출형 시스템

도 13에 3치 검출형 시스템의 회로도를 나타낸다. 블록 3x, 10x 이외의 1~10까지의 블록은 도 12와 동일한 구성으로, 동일참조번호를 붙이고 있고, 그 상세한 설명은 생략한다.

도 13의 회로가 도 12의 회로와 다른 점은 A/D변환회로(10x)의 비교기 (comp4)와 기준전원(E4)을 제거하고, 간헐제어회로(3x)의 D플립플롭(DFF1)의 RST단자를 NAND 게이트(NAND2)의 출력에 접속하고 있는 것이다. 상기 변경에 의해, 동작모드가 4개로 줄어 표 4에 나타낸 바와 같은 상황으로 된다.

모드	출력전압 Out	저항(R2) 양단 전압(Er2)	comp1/2/3출력	SET/RST/D입력	동작
1	낮다	0<Er2<E1	H/L/H	H/L/H	강제온
2	약간 낮다	E1<Er2<E1+E2	L/L/H	L/L/H	동기온
3	중립	E1+E2<Er2<E1+E2+E3	L/H/H	L/?/?	부정 히스테리시스 영역
5	약간 높다	E1+E2+E3<Er2	L/H/L	L/H/L	강제오프

표 4에서는 표 3의 모드 4에 상당하는 동기오프의 모드가 생략된 형태로 된어 있다. 정류평활회로(4)의 출력전압이 기준전압(Vref)보다 약간 높은 경우, 이 3치 검출형 시스템에서는 동기오프모드로 들어가는 것이 아니고, 강제오프모드로 되는 것이 특징이다. 실험적으로는 동기오프모드는 반드시 필요하지 않다는 결과가 얻어지고 있고, 3치 검출형 시스템에서도 실질적으로 4치 검출형 시스템에 필적할 만한 성능이 얻어지며, 구성은 보다 간단해진다.

이와 같이, 이 3치 검출형 시스템은 4치 검출형 시스템과 동등의 효과를 간단한 구성으로 실현할 수 있다는 특징이 있다. 게다가, 중부하로부터 정격부하에 걸친 효율저하와 출력리플의 증가도 방지할 수 있다.

도 14에 이 3치 검출형 시스템의 타이밍도를 나타낸다. 도 14에 있어서, 파형 a.는 하측라인을 기준으로 한 상용전원(8)의 전압파형, 파형 b.는 Vee를 기준으로 한 위상검지회로(7)의 입력전압파형, CK는 Vee를 기준으로 한 간헐제어회로(3x)내의 D플립플롭(DFF1)의 클럭입력파형, 파형 Out는 접지전위를 기준으로 한 정류평활회로(4)의 출력단자(9)의 출력전압파형으로, 접지전위의 0을 굵은 실선으로, 기준전압(Vref)을 파선으로 나타냈다. 파형 Er2는 A/D변환회로(10x)내의 저항(R2)의 하단에 발생하는 전압을 나타내고 있다. 이 부분의 전원 레일전압(Vdd, Vee)을 굵은 실선으로 나타내고, 비교기(comp1, comp2, comp3)의 드레숄드 전압을 3개의 파선으로 나타내고 있다. 다음으로, 비교기(comp1, comp2, comp3)의 출력파형을 나타낸다. 파형 SET는 D플립플롭(DFF1)의 SET단자에 인가되는 파형을 나타낸다. 파형 RST는 D플립플롭(DFF1)의 RST단자에 인가되는 파형을 나타낸다. 파형 D는 D플립플롭(DFF1)의 데이터입력(D)의 입력파형, 파형 Q는 상기 D플립플롭(DFF1)의 출력 Q의 파형을 나타낸다. 최후의 Switch는 쌍방향 스위치(2)의 도통상황을 나타낸다. 횡축은 시간축으로, 왼쪽으로부터 오른쪽을 향해 서서히 부하가 무거워져 가는 경우를 나타내고 있고, 쌍방향 스위치(2)의 온의 비율이 높아지고 있음을 알 수 있다.

단락보호회로를 설치한 실시형태

도 15에 그 회로구성을 나타낸다. 전원시스템의 본체는 도 13의 3치 검출형 시스템과 전부 동일한 것이다. 다른 것은, 과전류 검출장치(11)가 추가된 것과 출력전압 귀환회로가 5x로 변경되어 있는 것 2개로, 정류평활회로(4)의 마이너스 출력단은 접지는 아니고 과전류 검출장치(11)의 트랜지스터(QD1)의 에미터전극에 접속되어 있다.

출력전류의 경로는, 다이오드(D5, D6), 출력단자(9), 부하(도시하지 않음), 접지단자, 저항(R6), 저항(R5), 상용주파수 변압기(1)의 중점탭(TAP)으로 된다.

경부하시는, 저항(R5)의 전압강하가 트랜지스터(QD1)의 베이스·에미터 순방향 전압(VF)에 이르지 않기 때문에, 트랜지스터(QD1)는 오프로 되어 있다. 이 때, 출력전압 귀환회로(5x)의 기준전압(Vref)은 거의 제너 다이오드(ZD2)의 전압과 발광 다이오드(D9)의 순방향 전압의 합으로 되어 있고, 통상의 출력전압이 출력으로 얻어진다.

한편, 부하전류가 증대하여 저항(R5)의 전압강하가 트랜지스터(QD1)의 VF에 이르면, 트랜지스터(QD1)가 온하여 저항(R3)과 제너 다이오드(ZD2)의 직렬회로를 단락한다. 이에 따라, 출력전압 귀환회로(5x)의 기준전압이 발광 다이오드(D9)의 순방향 전압으로만 저하하기 때문에, 보다 저전압으로 쌍방향 스위치(2)가 오프되고, 정확히 저항(R5)의 전압강하가 트랜지스터(QD1)의 VF와 같아진 곳에서 평형(平衡)한다. 따라서, 출력전류를 IL로 하면 IL = VF/R5로 되는 출력전류에서 정전류 출력모드로 되고, 소위 수하(垂下)특성이 얻어진다.

또, 저항(R6)은 출력단락시에 발광 다이오드(D9)에 걸린 전압을 확보하기 위한 것이다. 또, 저항(R4)은 트랜지스터(QD1)가 온하는 정전류모드시에 발광 다이오드(D9)에 흐르는 전류를 제한하기 위한 것이다.

A/D변환회로(10)의 다른 실현방법

(a) 도 16의 (a)는 히스테리시스 인버터와, MOSFET의 W/L비 등을 조정하여 입력 드레숄드 전압에 오프셋을 공급한 인버터로 구성된 3치 검출형 시스템에 적용가능한 A/D변환회로(10z)의 예이다.

도 16의 (a)에 있어서, 저항(R2)의 일단은 전원라인(Vdd)에 접속되고, 이 저항(R2)의 다른 단에는 2개의 인버터(INV11, INV12)의 입력단자가 공통으로 접속된다. 인버터(INV11)의 출력단자는 인버터(INV13)를 매개로 간헐제어회로(3z)의 D플립플롭(DFF1)의 세트단자(SET)에 접속된다. 인버터(INV12)는 인버터(INV14)를 매개로 D플립플롭(DFF1)의 단자에 접속됨과 더불어, 리셋단자(RST)에 접속된다.

인버터(INV11)는 상기 수법에 의해 입력 드레숄드 전압을 높게 설정한 인버터, INV12는 히스테리시스를 형성한 인버터로, 히스테리시스의 고전압측에서도 INV11의 드레숄드 전압보다 낮게 설정되어 있다. 이들 인버터(INV11, INV12)에 의해 등가적으로 3치의 전압을 검출할 수 있다. 저항(R2)에 발생하는 전압(Er2)이 작을 때는 먼저 INV11의 출력이 「L」로 되고, INV13의 출력을 「H」로 하여 D플립플롭(DFF1)의 SET단자를 구동하여 Q출력을 「H」로 하여 쌍방향 스위치(2)를 강제온한다. 다음으로, Er2가 약간 커지면 SET단자의 구동레벨은 「L」로 되어 강제온은 없게 되지만, DFF1의 래치작용에 의해 서로 바뀌지 않고 쌍방향 스위치(2)는 온하고 있다. 그 때, INV12의 드레숄드는 히스테리시스에 의해 저위측에 있기 때문에, INV12의 출력은 L, 간헐제어회로(3z)에 있어서, NAND 게이트 대신에 설치된 INV14의 출력, 즉 DFF1의 D입력은 H로 되지만, 클럭단자(CK)에 클럭펄스의 상승이 입력되어도 원래 Q출력이 H이기 때문에 전혀 바뀌지 않는다. 다음으로, Er2가 좀더 커지면, INV12의 저위측 드레숄드를 넘어 INV12 출력은 「H」로 되어 DFF1의 리셋단자(RST)를 「H」로 구동하고, 출력 Q를 「L」로 하여 쌍방향 스위치(2)를 강제오프로 한다. 이 때 DFF1의 D입력은 INV14를 매개로 「L」로 되어 있지만, 이미 Q가 「L」로 되어 있기 때문에 전혀 영향을 미치지 않는다.

반대로 출력단자(9)의 출력전압 Out가 높은 상태로부터 시작해 본다. 먼저, Er2가 충분히 크기 때문에, INV12 출력이 「H」로 되어 RST단자를 구동하여 강제오프상태에 있다. 출력단자(9)의 출력전압이 서서히 저하하여 Er2가 약간 작아져 INV12의 상위 드레숄드에 이르면, INV12 출력이 「L」, INV14 출력이 「H」로 되고, 다음 클럭상승의 타이밍에서 DFF1의 Q출력이 「H」로 되어 쌍방향 스위치(2)가 동기온한다. 더욱이, Er2가 작아지면 INV11 출력이 「L」, INV13 출력이 「H」로 되어 DFF1을 강제 SET하고, 쌍방향 스위치(2)는 강제 온된다. 이렇게 하여, 경부하시는 Er2가 INV12의 히스테리시스 전압범위내에서 온·오프를 반복하고, 고부하시는 Er2가 INV11의 드레숄드 전압과 INV12의 저위측 드레숄드 전압의 범위내에서 온·오프를 반복하는 빈도가 높아진다.

(b) 도 16의 (b)는 저항(R2)을 R21, R22, R23의 3개로 분할함으로써, 등가적으로 3치 검출을 가능하게 한 A/D변환회로(10)의 다른 예로, 이것을 10zz로 나타내고 있다. 즉, 3개의 저항(R21, R22, R23)은 서로 직렬로 접속되고, 각 저항 R21과 R22, R22와 R23의 접속점 및 저항(R23)의 다른 단에는 인버터(INV1, INV2, INV3)의 입력단자가 접속된다. 인버터(INV1)의 출력단자는 인버터(INV4)를 매개로 간헐제어회로(3x)를 구성하는 NAND 게이트(NAND2)의 한쪽 입력단자에 접속되고, 인버터 (INV2)는 직접 NAND 게이트(NAND1)의 한쪽 입력단자에 접속되며, 인버터(INV3)는 인버터(INV5)를 매개로 D플립플롭(DFF1)의 세트단자에 접속된다. NAND 게이트 (NAND1, NAND2) 각각의 입력단자는 서로 출력단자에 걸려 접속된다. NAND 게이트 (NAND1)의 출력단자는 더욱이 D플립플롭(DFF1)의 D단자에 접속되고, NAND 게이트 (NAND2)의 출력단자는 리셋단자(RST)에 접속된다.

R21~R23의 직렬저항 전체의 전압을 Er2로 하고, 먼저 Er2가 작은(출력단자 (9)의 출력전압 Out이 낮음) 경우를 고려한다.

이 때, INV1, INV2, INV3의 출력은 전부 「L」이다. 따라서, INV5의 출력, 즉 DFF1의 세트입력(SET)은 「H」로 구동되어 즉시로 Q출력은 「H」로 되고, 쌍방향 스위치(2)는 강제 온으로 된다. 도 13의 간헐제어회로(3x)의 NAND1에 접속되는 INV2의 출력은 「L」이기 때문에, DFF1의 D입력은 「H」로 되지만, DFF1은 강제 온하고 있기 때문에 상태에 변화는 없다.

다음으로, 약간 Er2가 증가하면, 먼저 도 16의 (b)의 A/D 변환회로(10zz) 의 INV3 출력이 「H」, INV5 출력이 「L」로 되어 DFF1의 강제SET가 해제되지만, D플립플롭(DFF1)의 래치작용에 의해 온상태에 변화는 없다. 다음으로, 좀더 Er2가 증가하면 INV2 출력이 「H」로 되지만, NAND1과 NAND2에 의한 래치효과로 상태에 변화는 없다.

더욱이, 좀더 Er2가 증가하면 INV1 출력도 H로 되고 INV4 출력이 L로 되어 NAND2 출력을 H로 하여 DFF1의 리셋 입력단자(RST)를 H로 구동하여 Q출력을 H로 하고, 쌍방향 스위치(2)를 강제오프한다.

반대로, 출력단자(9)의 출력전압(Out)이 높은 쪽으로부터 생각하면, 먼저는 Er2가 크기 때문에, INV1, INV2, INV3 모두 출력은 「H」로부터 시작한다. INV4, INV5 출력은 「L」이기 때문에 NAND2 출력, 즉 RST단자는 「H」로 되어 강제 오프로 된다.

다음으로, Er2가 약간 작아지면, 먼저 INV1 출력이 「L」, INV4 출력이 「H」로 되지만 상태는 바뀌지 않는다. 더욱이, Er2가 약간 작아지면, INV2 출력, 즉 NAND1 입력이 「L」로 되어 D입력은 「H」로 된다. 이것은 동기온 모드이다. 더욱이, Er2가 작아지면 INV3 출력이 「L」, INV5 출력이 「H」로 되어 SET단자를 「H」로 구동하여 강제 온된다.

이상의 동작을 뒤돌아 보면, 도 16의 (a), (b) 어느 하나의 A/D 변환회로 (10z, 10zz)도 도 13의 A/D변환회로(10x)와 등가의 동작을 함을 알 수 있다.

이상(移相)회로를 추가한 의사동기 시스템

도 17에 나타낸 시스템은, 이상회로(PS)에 의해 정류평활회로(4)의 출력리플의 위상을 어긋나게 하여 최적상태로 설정한 의사동기형 시스템이다. 여기에서,사용하는 출력전압 귀환회로(5y)의 후단에 접속되는 광AC 스위치(2x)는 노멀리 온(normally-on: 항시 온)형의 것으로, 광다이오드(D9)가 소등시에 AC스위치(2x)가 온하고, D9가 점등하면 AC스위치(2x)가 오프하는 것이다. 1, 4, 8, 9의 요소는 도 11의 같은 수치의 요소에 각각 대응한다. 출력전압 귀환회로(5y)는 이상회로(PS)와 제너 다이오드(ZD2)와 광AC 스위치(2x)내의 발광 다이오드(D9)로 이루어진다.

여기에서, 이상회로(PS)가 없는 경우를 생각한다. 출력단자(9)의 출력전압 Out이 기준전압(Vref)보다 낮으면 발광 다이오드(D9)를 점등하지 않고 광AC 스위치(2x)는 도통한다. 정류평활회로(4)에는 리플을 따르는 맥류전압이 나타나고, 그 리플의 피크전압이 기준전압(Vref)을 넘으면 발광 다이오드(D9)가 점등하며, 광AC 스위치(2x)는 오프한다. 이와 같이 하여 출력단자(9)의 출력전압(Out)의 평균치는 개략 기준전압(Vref) 부근에서 안정화된다.

시간축에서 생각하면, 광AC 스위치(2x)가 온하는 타이밍은 리플의 바닥으로, 입력 상용전원전압의 제로 크로스 부근에 상당한다. 실험적으로, 광AC 스위치(2x)를 온시키는 타이밍은 입력 상용전원전압의 피크치 근방이 효율향상에 효과적임을 알 수 있다.

여기에서, 이상회로(PS)를 삽입하고, 상기 리플파형의 위상을 90도 어긋나게 하면, 광AC 스위치(2x)를 온시키는 타이밍을 입력 상용전원전압의 피크치 근방으로 가져 올 수 있다. 구체적으로는, 이상회로(PS)는 직류전류를 통할 필요가 있기 때문에, 컷오프 주파수를 리플 주파수에 포함시킨 CR의 2단 로우패스필터 등으로 실현할 수 있다.

광AC 스위치(2x)를 오프하는 타이밍은 출력리플 전압의 피크 근방으로 되지만, 상기 이상회로(PS)에 의해 90도 이상되기 때문에, 입력 상용전원전압의 제로 크로스 근방으로 될 확률이 높다. 그러나, 단자(9)에서의 출력전압(Out)이 기준전압(Vref)보다 저하하면 강제적으로 광AC 스위치(2x)가 온하기 때문에, 동작형태로서는 입력 상용전원전압의 피크에서 의사적으로 동기온하고, 오프는 비동기의 시스템으로 된다. 이는 실질적으로 하기에 나타낸 2치 검출시스템(도 18)과 거의 동등한 동작이다.

또, 상기 광AC 스위치(2x)는 MOSFET 타입뿐만 아니라, 노멀리 온형의 광TRIAC이라도 응용가능하다. 이 경우, 오프시의 타이밍은 전류 제로 크로스로 된다.

2치 검출형 시스템

도 18에 2치 검출형 시스템의 회로도를 나타낸다. 블록 3y, 10y 이외의 블록은 도 13의 3치 검출형과 동일하기 때문에 전체 회로구성과 상세한 설명은 생략한다. 3치 검출형과 다른 점은, A/D 변환회로(10x)의 비교기(comp3)와 기준전원 (E3)을 제거하여 도 18의 A/D변환회로(10y)와 같이 간략화하고, 더욱이 간헐제어회로(3x)의 NAND 게이트(NAND1, NAND2)를 제거하며, 비교기(comp1) 출력을 D플립플롭 (DFF1)의 SET단자로, 비교기(comp2) 출력을 상기 DFF1의 RST단자로 직결하고 있는 것이다. 또, 이 2치 검출형은 도 18의 회로에 한정되지 않고 입력 드레숄드 전압을 다르게 한 2개의 1입력 게이트를 이용해도 좋고, 이 경우는 기준전압(E1, E2)을 생략할 수 있다. 또, 게이트에 약간 히스테리시스를 형성해 두면, 출력이 중간값에 그치는 일없이 N채널 MOS트랜지스터와 P채널 MOS 트랜지스터의 관통전류가 줄어 소비전류를 한층 더 저감시킬 수 있다.

상기 변경에 의해 동작모드가 3개로 줄어 표 5에 나타낸 바와 같은 상황으로 된다.

모드	출력전압(Out)	저항(R2) 양단전압 Er2	comp1/2출력	SET/RST/D입력	동작
1	낮다	0<Er2<E1	H/L	H/L/H	강제온
2	중립	E1<Er2<E1+E2	L/L	L/L/H	동기온
5	높다	E1+E2<Er2	L/H	L/H/H	강제오프

표 5는 표 4의 모드 3에 상당하는 부정(히스테리시스 영역)동작이 생략된 형태로 되어 있다. 정류평활회로(4)의 출력전압이 기준전압(Vref)과 같은 정도의 경우, 이 2치 검출형 시스템에서는 부정(不定)으로 되는 것이 아니라 강제오프 모드로 되는 것이 특징이다. Er2는 도 14에 나타낸 E1과 E2간에서 동기온, 비동기(강제)오프를 반복하는 상태에서 대응하는 출력전압(Out)으로 거의 일정하게 안정화된다. E1, E2의 설정을 최적화함으로써, 실험적으로는 2치 검출형 시스템에서도 실질적으로 3치 검출형 시스템에 필적할 만한 성능이 얻어지는 것을 알 수 있었다.

이 2치 검출형 시스템은 3치 검출형 시스템과 동등의 효과를 더욱 간단한 구성으로 실현할 수 있는 특징이 있고, 중부하로부터 정격부하에 걸친 효율저하나 출력리플의 증가도 없다.

또, 도 11 이후의 실시형태에서는 AD변환회로(10)내에 사용되고 있는 저항(R2)값이 크면, 예컨대 각각의 실시형태의 전원장치를 원칩화하고자 해도 이 저항(R2)은 소위 외부 부착으로서 이용하지 않으면 안되는 바, 소형화의 장해로 된다. 이 때문에, 큰 값의 저항을 이용하지 않고 AD변환회로(10)를 구성하는 것이 요구된다.

도 19는 그 일례를 나타낸 회로도이다. 도 19에 나타낸 AD변환회로(101)는 소위 전류비교형의 회로로, 도 12에 나타낸 4치 검출형으로 적용할 수 있는 회로이다. 도면에 있어서, 4개의 정전류원(IC1, IC2, IC3, IC4)은 각각 5㎂, 10㎂, 15㎂, 20㎂으로 설정된다.

4개의 정전류원(IC1, IC2, IC3, IC4)에는 각각 N채널 MOS 트랜지스터(Q11, Q12, Q13, Q14)가 직렬로 접속되고, 각각의 소스는 출력전압 귀환회로(5)의 수광 트랜지스터(Q9)에 공통으로 접속된다. 4개의 정전류원(IC1, IC2, IC3, IC4)과 N채널 MOS 트랜지스터(Q11, Q12, Q13, Q14)와의 각각의 중간으로부터는 4개의 인버터(INV21, INV22, INV23, INV24)를 매개로 전류 비교출력이 취출되어 간헐제어회로(3)로 4치 출력으로서 공급된다.

N채널 MOS 트랜지스터(Q11, Q12, Q13, Q14)의 게이트에는 바이어스 발생회로 (BG)를 구성하는 2개의 다이오드 접속의 N채널 MOS 트랜지스터(Q16, Q17)중 한쪽 트랜지스터(Q16)의 트레인·게이트 접속점으로부터 발생된 바이어스 전압이 공통으로 공급된다. N채널 MOS 트랜지스터(Q16, Q17)는 전원(Vdd, Vee) 사이에 전류원 (IC5)과 직렬로 접속된다.

4개의 N채널 MOS 트랜지스터(Q11, Q12, Q13, Q14) 각각에는 같은 전류(I)가 흐른다. 따라서, 부하의 상태에 따라 트랜지스터(Q9)에 흐르는 전류의 1/4 크기의 전류가 I로서 흐르게 된다. 예컨대, 정전류원(IC1)에 의해 설정된 전류 5㎂에 대해 이 1/4 전류(I)의 값쪽이 커지면, 인버터(INV21)의 출력이 H로부터 L로 변화한다. 따라서, 트랜지스터(Q11)에서는 5㎂의 4배의 전류, 즉 Q9에서의 20㎂까지의 출력전류 변화를 검출할 수 있게 된다.

마찬가지로, 트랜지스터(Q12)에서는 10㎂의 4배의 전류, 즉 Q9에서의 40㎂까지의 출력전류변화를 검출할 수 있고, 트랜지스터(Q13)에서는 15㎂의 4배의 전류, 즉 Q9에서의 60㎂까지의 출력전류변화를 검출할 수 있으며, 트랜지스터(Q14)에서는 20㎂의 4배의 전류, 즉 Q9에서의 80㎂까지의 출력전류변화를 검출할 수 있게 된다.

이렇게 하여 4개의 인버터(INV21, INV22, INV23, INV24)를 매개로 H, L의 전류비교출력이 취출되어, 간헐제어회로(3)로 4치 출력으로서 공급된다. 또, 예컨대 정전류원(IC4)에 접속된 트랜지스터(Q4)와 인버터(INV24)에 의한 비교회로를 생략하면 3치 검출형의 A/D변환회로로 되고, 더욱이 정전류원(IC3)에 관련하는 비교회로도 생략하면 2치 검출형의 A/D변환회로를 구성할 수 있다.

도 20은 도 7에 나타낸 바와 같이, 다이오드 브리지와 트랜지스터(Q10)를 조합시켜 구성된 쌍방향 스위치(2b)에서의 온오프의 스위칭시의 발생노이즈의 경감대책의 일례를 나타낸다.

간헐제어회로(3)의 Q출력단자와 트랜지스터(Q10)의 게이트 사이에는 50K옴 정도의 저항(R11)이 접속된다. 한편, 트랜지스터(Q10)의 게이트·소스간, 혹은 게이트·드레인간에는 노이즈 방지용의 캐패시터(C11, C12)가 접속된다. 캐패시터 (C11)는 용량이 작은 것을 이용할 수 있지만, 내압이 큰 것이 아니면 안된다. 한편, 캐패시터(C12)는 반대로 용량은 크지만 내압은 작은 것을 이용할 수 있다. 이들 캐패시터(C11, C12)는 스위칭 노이즈의 경감의 목적에 따라 어느 한쪽 또는 양쪽을 이용하게 된다.

도 21은 쌍방향 스위치(2)의 스위칭 노이즈가 간헐제어회로(3)에 악영향을 주지 않도록 한 노이즈 방지회로의 일례를 나타낸다. 쌍방향 스위치(2)의 스위칭에 따라 간헐제어회로(3)에는 펄스모양의 전원전위변동이 전달되고, 이에 따른 간헐제어회로(3)의 오동작의 우려가 있다. 이를 방지하기 위해, 간헐제어회로(3)의 Vdd전원회로에 예컨대 100K옴 정도의 저항(R15)과 4700pF 정도의 캐패시터(C15)를 삽입한다. 더욱이, Vee 전원회로에도 필요에 따라 예컨대 100K옴 정도의 저항(R16)과 4700pF 정도의 캐패시터(C16)를 삽입한다. 또, 이들 저항(R15, 16), 캐패시터(C15, C16)값은 같은 값일 필요는 없고 적의선택할 수 있다.

이상 설명한 바와 같이, 도 9 이전의 실시형태에 있어서는 출력전압의 아날로그값을 부귀환할 때에 단지 「H」인지 「L」인지의 제어신호를 생성하여 디지털신호로 변환하고 있었지만, 도 11 이후의 실시형태에서는 복수의 비교기능을 갖는 다치(多値) 검출형의 A/D변환회로를 이용하여 미세한 제어를 행하고 있기 때문에, 예컨대 도 2의 동기형 시스템에서 발생하고 있는 중~정격부하에 걸친 전력효율의 저하현상을 회피할 수 있다.

이상 상세히 설명한 바와 같이 본 발명에 의하면, 상용주파수 변압기를 간헐제어하기 때문에 특히 경부하시에 효율이 높은 장점이 얻어짐과 더불어, 간단한 구성으로 출력으로부터의 부귀환을 행하기 때문에 스텝형상으로 간헐동작을 연속가변할 수 있다. 원리적으로는, 무부하시의 휴지기간 무한대의 간헐동작부터 정격부하시의 완전한 연속 통전동작까지를 전부 포함할 수 있다. 그 때문에, 부하의 변동에 따라 초경부하시부터 정격부하시까지의 넓은 범위에서 전력효율과 양호한 출력전압의 레귤레이션이 얻어지는 외에 상용주파수를 다루기 때문에, 고주파의 스위칭 레귤레이터에 나타나는 불필요한 방사도 적게 할 수 있는 등의 여러가지 이점을 갖는 전원장치가 얻어진다.

Claims

교류상용전원에 접속되는 1차 권선을 갖춘 변압기와,

상기 1차 권선과 교류상용전원 사이에 직렬접속되는 쌍방향 스위치장치,

직류 출력전압을 공급하기 위해 상기 변압기의 2차 권선에 접속된 교류·직류변환회로 및,

상기 교류·직류변환회로의 출력과 상기 교류상용전원의 사이클에 따라 상기 쌍방향 스위치장치의 온·오프동작을 간헐적으로 제어하는 것으로, 상기 직류 출력전압이 소정값보다 낮을 때 귀환신호를 공급하는 출력전압 귀환회로와, 피크검출신호를 출력하기 위해 교류상용전원 입력의 피크치를 검출하는 위상검출회로 및, 상기 귀환신호를 래치하고 상기 귀환신호가 래치될 때 상기 피크검출신호에 따라 상기 쌍방향 스위치장치를 온시키는 래치회로를 갖춘 스위치 제어회로를 구비하고,

상기 쌍방향 스위치장치는, 상기 래치회로에 래치되는 귀환신호가 없을 때, 교류상용전원 입력의 복수의 사이클에 대해 온하지 않는 것을 특징으로 하는 전원장치.
제1항에 있어서, 상기 출력전압 귀환회로는 상기 교류·직류변환회로의 직류 출력전압의 부귀환을 제공하는 것을 특징으로 하는 전원장치.
삭제
1차 권선 및 2차 권선을 갖춘 상용주파수 변압기와,

쌍방향 스위치장치,

상기 쌍방향 스위치장치를 간헐적으로 제어하는 간헐제어회로,

상기 상용주파수 변압기의 2차 권선에 접속된 정류평활회로 및,

상기 정류평활회로의 출력전압과 기준전압의 차분신호를 상기 간헐제어회로로 귀환시키는 출력전압 귀환회로를 구비하고,

상기 간헐제어회로는 상기 출력전압 귀환회로에 의해 귀환된 차분신호를 래치하는 래치회로를 포함하고 있고, 상기 상용주파수 변압기의 1차 권선 및 상기 쌍방향 스위치는 상용전원에 대해 직렬로 접속되며, 상기 간헐제어회로는 상기 출력전압 귀환회로로부터의 차분신호에 기초하여 제어되고, 상기 간헐제어회로는 상기 차분신호가 출력전압이 상기 기준전압보다 높은 것을 나타내는 경우는 상기 쌍방향 스위치장치를 오프상태로 제어하고, 상기 출력전압이 기준전압보다 낮은 것을 나타내는 경우는 상기 쌍방향 스위치를 온상태로 제어하며, 실질적으로 연속모드는 정격부하기간동안 얻어지고, 임의의 휴지기간을 갖는 간헐모드는 경부하기간동안 얻어지는 것을 특징으로 하는 전원장치.
삭제
1차 권선 및 2차 권선을 갖춘 상용주파수 변압기와,

래치기능을 갖는 쌍방향 스위치장치,

상기 상용주파수 변압기의 2차 권선에 접속된 정류평활회로 및,

상기 정류평활회로의 출력과 기준전압의 차분신호를 발광소자를 매개해서 상기 쌍방향 스위치장치로 귀환시키는 출력전압 귀환회로를 구비하고,

상기 상용주파수 변압기의 1차 권선 및 상기 쌍방향 스위치장치는 상용전원에 대해 직렬로 접속되고, 상기 발광소자는 상기 정류평활회로의 출력전압이 상기 기준전압보다 높은 경우는 상기 쌍방향 스위치장치를 오프상태로 제어하고, 상기 출력전압이 기준전압보다 낮은 경우는 상기 쌍방향 스위치를 온상태로 제어하며, 오프 제어는 상기 쌍방향 스위치의 래치기능에 의해 상기 쌍방향 스위치장치를 통해 흐르는 전류의 제로 크로스점 근방의 점과 실질적으로 동기하는 타이밍에서 실행되고, 실질적으로 연속모드는 정격부하 주위에서 얻어지며, 임의의 휴지기간을 갖는 간헐모드는 경부하기간동안 얻어지는 것을 특징으로 하는 전원장치.
제6항에 있어서, 상기 쌍방향 스위치장치 및 이 쌍방향 스위치장치를 제어하는 상기 발광소자는 동일 패키지로 밀봉되어 있는 것을 특징으로 하는 전원장치.
교류상용전원에 접속되는 1차 권선을 갖춘 변압기와,

상기 1차 권선과 교류상용전원 사이에 직렬접속되는 쌍방향 스위치장치,

상기 변압기의 2차 권선에 접속된 교류·직류변환회로 및,

상기 교류·직류변환회로의 출력전압에 따라 상기 쌍방향 스위치장치의 온·오프동작을 제어하는 스위치 제어회로를 구비하고,

상기 스위치 제어회로는, 상기 교류·직류변환회로의 출력전압을 귀환시키는 부귀환회로와, 상기 출력전압을 디지탈신호로 변환하는 아날로그·디지탈 변환회로, 피크검출신호를 출력하기 위해 교류상용전원 입력의 피크치를 검출하는 위상검출회로 및, 상기 디지탈신호를 래치하는 래치회로를 포함하고 있고, 상기 스위치 제어회로는 상기 교류상용전원 입력의 피크검출신호에 따라 상기 교류·직류변환회로의 출력전압이 소정값보다 낮은 것을 나타내는 디지탈신호가 상기 래치회로에 래치된 때 상기 쌍방향 스위치장치를 강제로 온시키는 적어도 하나의 제어모드에 기초하여 상기 쌍방향 스위치장치의 온·오프동작을 제어하는 것을 특징으로 하는 전원장치.
제8항에 있어서, 상기 쌍방향 스위치장치의 온·오프동작은 상기 교류·직류변환회로의 출력전압과 상기 교류상용전원 입력의 피크검출신호에 따라 제어되는 것을 특징으로 하는 전원장치.
제8항에 있어서, 상기 아날로그·디지탈 변환회로는 서로 다른 값을 갖는 복수의 기준전압을 공급하는 직류전압원과, 복수의 비교기로 구성되는 것을 특징으로 하는 전원장치.
제8항에 있어서, 상기 아날로그·디지탈 변환회로는 복수의 저항 및 인버터 게이트로 구성되는 것을 특징으로 하는 전원장치.
제8항에 있어서, 상기 아날로그·디지탈 변환회로는 조정된 임계전압을 갖는 인버터 게이트로 구성되는 것을 특징으로 하는 전원장치.
교류상용전원에 접속되는 1차 권선을 갖춘 변압기와,

상기 1차 권선과 교류상용전원 사이에 직렬접속되는 노멀리 온형 광AC스위칭장치,

출력 리플을 포함하고 있는 직류 출력전압을 공급하기 위해 상기 변압기의 2차 권선에 접속된 교류·직류변환회로 및,

상기 교류·직류변환회로의 출력 리플에 따라 상기 노멀리 온형 광AC스위칭장치의 온·오프동작을 제어하는 제어회로를 구비하고,

상기 제어회로는, 상기 직류 출력전압이 소정값보다 낮을 때 귀환신호를 공급하는 출력전압 귀환회로와, 피크검출신호를 출력하기 위해 교류상용전원 입력의 피크치를 검출하는 위상검출회로 및, 상기 귀환신호를 래치하고 상기 귀환신호가 래치된 때 상기 피크검출신호에 따라 상기 광AC스위칭장치를 온시키는 래치회로를 포함하고 있고, 상기 제어회로는 상기 노멀리 온형 광AC스위칭장치의 온·오프동작을 제어하기 위해 상기 교류·직류변환회로의 출력의 부귀환을 제공하는 것을 특징으로 하는 전원장치.
제13항에 있어서, 상기 노멀리 온형 광AC스위칭장치는 노멀리 온형 광TRIAC장치로 구성되는 것을 특징으로 하는 전원장치.
제2항에 있어서, 상기 위상검출회로는 상기 교류상용전원 입력의 피크치와 거의 일치하는 에지를 갖는 펄스신호를 발생시키고, 상기 래치회로는 상기 귀환신호를 래치하고 상기 펄스신호의 에지에 기초하여 상기 쌍방향 스위치장치의 동기온오프 제어를 행하는 것을 특징으로 하는 전원장치.
제2항에 있어서, 상기 래치회로는 상기 교류상용전원 입력의 피크치와 거의 일치하는 상기 피크검출신호의 에지에 따라 상기 쌍방향 스위치장치에 대한 동기온 제어신호를 발생시키고, 상기 직류 출력전압이 상기 소정값을 넘을 때의 타이밍에서 비동기오프 제어신호를 발생시키는 것을 특징으로 하는 전원장치.
제16항에 있어서, 상기 래치회로는, 상기 교류상용전원의 일단에 직접 접속된 D입력단자, 상기 피크검출신호를 받도록 접속된 클록입력단자, 상기 귀환신호를 받도록 접속된 리셋단자 및 상기 쌍방향 스위치장치로 Q신호를 공급하도록 접속된 Q출력단자를 갖춘 에지트리거형 D플립플롭을 포함하는 것을 특징으로 하는 전원장치.
제2항에 있어서, 상기 교류·직류변환회로로부터 공급되는 상기 직류 출력전압은 상기 교류상용전원 입력의 리플성분을 포함하고 있고,

상기 출력전압 귀환회로는, 리플성분을 포함하고 있는 상기 직류 출력전압을 상기 소정값과 비교하여 상기 직류 출력전압의 리플성분이 상기 소정값보다 높아질 때의 타이밍에서 상기 귀환신호로서의 오프 제어신호를 발생시키는 비교회로를 갖추고 있으며,

상기 스위치 제어회로는 상기 오프 제어신호에 기초하여 상기 쌍방향 스위치장치의 의사비동기오프 제어를 행하는 것을 특징으로 하는 전원장치.
제2항에 있어서, 상기 쌍방향 스위치장치는 제어게이트를 갖는 사이리스터를 갖추고 있고,

상기 래치회로는, 래치한 귀환신호의 유무에 따라 상기 사이리스터의 제어게이트로 공급되어 상기 쌍방향 스위치장치의 비동기온 및 동기오프 제어를 행하게 하는 온 및 오프 제어신호를 발생시키는 것을 특징으로 하는 전원장치.
제2항에 있어서, 상기 쌍방향 스위치장치는 광TRIAC을 포함하고 있고,

상기 출력전압 귀환회로는, 발광을 정지하기 위해 상기 교류·직류변환회로의 상기 직류 출력전압이 상기 소정값보다 낮아질 때의 타이밍에서 오프되는 발광다이오드를 갖추고 상기 광TRIAC을 온하며, 그에 따라 상기 스위치 제어회로는 상기 발광다이오드를 온 및 오프함으로써 상기 쌍방향 스위치장치의 비동기온 및 동기오프 제어를 행하는 것을 특징으로 하는 전원장치.
제2항에 있어서, 상기 래치회로는, 상기 교류상용전원 입력의 피크치와 거의 일치하는 상기 피크검출신호의 에지에 따라 상기 쌍방향 스위치장치에 대한 비동기 오프 제어신호를 발생시키고, 상기 직류 출력전압이 상기 소정값과 같거나 그 값보다 낮아질 때의 타이밍에서 동기온 제어신호를 발생시키는 것을 특징으로 하는 전원장치.
제21항에 있어서, 상기 래치회로는, 상기 교류상용전원의 일단에 접속된 세트입력단자, 상기 직류전원의 일단에 접속된 D입력단자, 상기 피크검출신호를 받도록 접속된 클록입력단자 및 상기 쌍방향 스위치장치로 Q신호를 공급하도록 접속된 Q출력단자를 갖춘 에지트리거형 D플립플롭을 포함하는 것을 특징으로 하는 전원장치.
제1항에 있어서, 상기 래치회로는, 상기 귀환신호를 받도록 접속된 D입력단자, 상기 피크검출신호를 받도록 접속된 클록입력단자 및 상기 쌍방향 스위치장치로 Q신호를 공급하도록 접속된 Q출력단자를 갖춘 에지트리거형 D플립플롭을 포함하는 것을 특징으로 하는 전원장치.
제1항에 있어서, 복수의 교류입력단자 및 직류출력단자를 갖춘 다이오드 브리지회로와, 상기 상용전원의 일단에 접속된 제1단 및 상기 직류출력단자의 하나에 접속된 제2단을 갖춘 제1캐패시터 및, 상기 상용전원의 타단에 접속된 제1단 및 상기 직류출력단자의 다른 것에 접속된 제2단을 갖춘 제2캐패시터를 포함하는 제어전원회로를 더 구비한 것을 특징으로 하는 전원장치.
제10항에 있어서, 상기 래치회로는, 상기 비교기의 제1비교기의 출력에 접속된 세트단자, 상기 비교기의 제2비교기의 출력에 접속된 리셋단자, 상기 비교기의 제3비교기의 출력에 접속된 D입력단자, 피크검출신호를 받도록 접속된 클록입력단자 및, 상기 쌍방향 스위치장치로 Q신호를 공급하도록 접속된 Q출력단자를 갖춘 에지트리거형 D플립플롭을 포함하는 것을 특징으로 하는 전원장치.
제10항에 있어서, 상기 래치회로는, 상기 비교기의 제1비교기의 출력에 접속된 세트단자, 상기 비교기의 제2비교기의 출력에 접속된 리셋단자, 상기 비교기의 제2비교기의 출력에 접속된 D입력단자, 피크검출신호를 받도록 접속된 클록입력단자 및, 상기 쌍방향 스위치장치로 Q신호를 공급하도록 접속된 Q출력단자를 갖춘 에지트리거형 D플립플롭을 포함하는 것을 특징으로 하는 전원장치.
제10항에 있어서, 상기 래치회로는, 상기 비교기의 제1비교기의 출력에 접속된 세트단자, 상기 비교기의 제2비교기의 출력에 접속된 리셋단자, 직류전원의 일단에 접속된 D입력단자, 피크검출신호를 받도록 접속된 클록입력단자 및, 상기 쌍방향 스위치장치로 Q신호를 공급하도록 접속된 Q출력단자를 갖춘 에지트리거형 D플립플롭을 포함하는 것을 특징으로 하는 전원장치.
제4항에 있어서, 복수의 교류입력단자 및 직류출력단자를 갖춘 다이오드 브리지회로와, 상기 상용전원의 하나의 출력에 접속된 제1단 및 상기 직류출력단자의 하나에 접속된 제2단을 갖춘 제1캐패시터 및, 상기 상용전원의 타단에 접속된 제1단 및 상기 직류출력단자의 다른 것에 접속된 제2단을 갖춘 제2캐패시터를 포함하는 제어전원회로를 더 구비하고,

상기 간헐제어회로는 적어도 히스테리시스특성을 갖고 상기 제어전원회로의 직류 출력단자로부터 직류출력이 공급되는 버퍼회로를 포함하는 것을 특징으로 하는 전원장치.
제4항에 있어서, 상기 간헐제어회로에 직류전력을 공급하는 제어전원회로와,

상기 간헐제어회로의 온 및 오프 타이밍의 적어도 하나를 규정하는 위상검출회로를 더 구비하고,

상기 위상검출회로는 온 및 오프동작의 적어도 하나에 대해 상기 상용전원의 전압 또는 전류의 위상과 동기하는 타이밍에서 상기 래치회로에 래치된 차분신호에 기초하여 상기 쌍방향 스위치장치를 간헐적으로 제어하는 것을 특징으로 하는 전원장치.
제29항에 있어서, 상기 출력전압 귀환회로는 상기 기준전압을 규정하는 제너 다이오드를 포함하고 있는 것을 특징으로 하는 전원장치.