<基本構成(比較例)>
図1Aは、AC/DCコンバータの基本構成(=後出の実施形態と対比される比較例に相当)を示す回路図である。本構成例のAC/DCコンバータ1は、一次回路系1p(GND1系)と二次回路系1s(GND2系)との間を電気的に絶縁しつつ、交流電源PWから供給される交流入力電圧Viを直流出力電圧Voに直接変換して負荷Zに供給する電源装置であり、トランス10と、双方向スイッチ20と、共振コンデンサ30と、全波整流回路40と、平滑コンデンサ50と、帰還回路60と、制御回路70と、センス抵抗80と、電力フューズ90と、フィルタ回路100と、を有する。
トランス10は、一次回路系1pに設けられた一次巻線11と、二次回路系1sに設けられて一次巻線11に磁気結合された二次巻線12と、を含む。一次巻線11の第1タップT11は、フィルタ回路100と電力フューズ90を介して交流電源PWの第1端に接続されている。一次巻線11の第2タップT12は、双方向スイッチ20、センス抵抗80、及び、フィルタ回路100を介して交流電源PWの第2端に接続されている。二次巻線12の第1タップT21と第2タップT22は、それぞれ、全波整流回路40を介して直流出力電圧Voの出力端(=負荷Zの第1端)に接続されている。二次巻線12のセンタータップT23は、二次側コモンGND2(=負荷Zの第2端)に接続されている。
特に、本構成例のAC/DCコンバータ1では、トランス10として、漏れインダクタンス11xを持つリーケージトランスないしは共振トランスが用いられている(その理由については後述)。なお、本図では、図示の便宜上、漏れインダクタンス11xが一次巻線11の第1タップT11側に付随しているものとして描写されている。
双方向スイッチ20の第1端は、一次巻線11の第2タップT12に接続されている。双方向スイッチ20の第2端は、センス抵抗80の第1端と一次側コモンGND1にそれぞれ接続されている。このようにして接続された双方向スイッチ20は、制御回路70から入力される制御信号Sctrlに応じて、一次巻線11に流れる一次電流I1をオン/オフするための出力スイッチとして機能する。
共振コンデンサ30は、双方向スイッチ20に並列接続されており、トランス10の一次巻線11及び漏れインダクタンス11xと共に、LLC共振回路を形成している。従って、トランス10としてリーケージトランスないしは共振トランスを用いたことに伴い、一次巻線11から二次巻線12に供給されない余剰エネルギが生じても、これを回生して利用することができるので、AC/DCコンバータ1の変換効率を低下させずに済む。
また、共振コンデンサ30を設けることにより、双方向スイッチ20のオフ時におけるトランス10のエネルギ変動が緩やかとなる。従って、従来必須とされていたスナバ回路等のサージ吸収素子が不要となる上、高調波成分も軽減することが可能となる。
なお、共振コンデンサ30の接続位置については、図1Bで示したように、双方向スイッチ20に直列接続する構成(=共振コンデンサ30をトランス10の一次巻線11に並列接続する構成)としてもよいし、図1Cで示したように、双方向スイッチ20に並列接続される共振コンデンサ30aと、双方向スイッチ20に直列接続される共振コンデンサ30bの双方を有する構成としてもよい。
全波整流回路40は、二次巻線12に生じる誘起電圧(=フライバック電圧ないしはフォワード電圧、詳細は後述)を全波整流する回路部であり、ダイオード41及び42を含む。ダイオード41のアノードは、二次巻線12の第1タップT21に接続されている。ダイオード42のアノードは、二次巻線12の第2タップT22に接続されている。ダイオード41のカソードとダイオード42のカソードは、いずれも直流出力電圧Voの出力端に接続されている。
なお、ダイオード41が順バイアスでダイオード42が逆バイアスであるときには、二次巻線12の第1タップT21からダイオード41を介して直流出力電圧Voの出力端に至る電流経路で二次電流I2が流れる。一方、ダイオード42が順バイアスでダイオード41が逆バイアスであるときには、二次巻線12の第2タップT22からダイオード42を介して直流出力電圧Voの出力端に至る電流経路で二次電流I2が流れる。
また、二次巻線12のセンタータップT23を廃止した上で、全波整流回路40をダイオードブリッジ化してもよい。
平滑コンデンサ50は、直流出力電圧Voの出力端と二次側コモンGND2との間に接続されており、全波整流回路40の出力を平滑化して直流出力電圧Voを生成する。
帰還回路60は、直流出力電圧Voに応じた帰還信号Sfbを生成して制御回路70に出力する。なお、帰還信号Sfbを二次回路系1sから一次回路系1pへ伝達するためには、フォトカプラなどの絶縁伝達素子を用いればよい。
制御回路70は、一次側コモンGND1を基準電位として動作し、双方向スイッチ20をオン/オフさせるための制御信号Sctrlを生成する。なお、制御回路70は、帰還回路60から入力される帰還信号Sfbを監視して、直流出力電圧Voが所望の目標値と一致するように双方向スイッチ20をオン/オフさせる機能(=出力帰還制御機能)を備えている。このような機能を具備することにより、負荷Zに対して一定の直流出力電圧Voを安定供給することが可能となる。
また、制御回路70は、センス抵抗80の第2端に現れるセンス電圧Vcs(=一次電流I1に応じた電圧信号)を監視して、一次電流I1が所定の上限値を超えないように双方向スイッチ20をオン/オフさせる機能(=定電流制御機能)を備えている。このような機能を具備することにより、一次回路系1pに過大な一次電流I1が流れないので、AC/DCコンバータ1の安全性を高めることが可能となる。
また、制御回路70は、共振コンデンサ30の両端間電圧(延いては双方向スイッチ20の両端間電圧)を監視し、その電圧値が0Vとなるタイミングを見計らって双方向スイッチ20をオンさせる機能(=ZVS[zero-volt switching]機能)を備えている。このような機能を具備することにより、双方向スイッチ20の寄生コンデンサや共振コンデンサ30によるスイッチング損失を低減することができるので、AC/DCコンバータ1の変換効率を高めることが可能となる。
また、制御回路70は、帰還信号Sfbやセンス電圧Vcsを監視して力率が1に近付くように双方向スイッチ20をオン/オフさせる機能(=力率改善機能)を備えている。このような機能を具備することにより、別途の力率改善回路が不必要となるので、1コンバータ形式のAC/DCコンバータ1を実現することが可能となる。なお、力率改善精度を高めるためには、制御回路70において交流入力電圧Viも監視することが望ましい。
センス抵抗80(抵抗値:R80)は、一次電流I1の流れる電流経路に挿入されており、一次電流I1に応じたセンス電圧Vcs(=I1×R80)を生成する。
電力フューズ90は、定格以上の電流が流れたときに溶断して後段の回路を保護する。
フィルタ回路100は、ディファレンシャルモードノイズ(またはノーマルモードノイズとも呼ばれる)を低減するためのXコンデンサや、コモンモードノイズを低減するためのコモンモードフィルタ(=環状コアとこれに同方向で巻き回された2本のコイル)を含み、交流入力電圧Viに重畳する種々のノイズ成分を除去する。フィルタ回路100の第1入力端は、電力フューズ90を介して交流電源PWの第1端に接続されている。フィルタ回路100の第2入力端は、交流電源PWの第2端に接続されている。フィルタ回路100の第1出力端は、一次巻線11の第1タップT11に接続されている。フィルタ回路100の第2出力端は、センス抵抗80の第2端に接続されている。
なお、本構成例のAC/DCコンバータ1において、トランス10、双方向スイッチ20、共振コンデンサ30(30a及び30b)、全波整流回路40、並びに、平滑コンデンサ50は、一次回路系1pと二次回路系1sの間を電気的に絶縁しつつ、双方向スイッチ20のオン/オフにより、一次回路系1pに入力される交流入力電圧Viを直流出力電圧Voに変換して二次回路系1sの負荷Zに供給する電力変換回路として機能する。
図2は、トランス10の等価回路図である。本図の上段で示したように、トランス10の結合係数をKとした場合、トランス10の励磁インダクタンスはKLで表され、トランス10の漏れインダクタンスは(1−K)Lで表される。
今、トランス10の二次側に接続される負荷Rが0Ωである場合(AC/DCコンバータ1の起動時や出力短絡時など)を考える。この場合には、本図の中段で示したように、励磁インダクタンスKLの両端間がショートされた形となる。従って、トランス10の等価インダクタンスは、本図の下段で示したように、(1−K2)Lとして表される。
ここで、トランス10の結合係数Kが大きい場合(例えばK≒1である場合)には、トランス10の等価インダクタンス(1−K2)Lがほぼ0となる。従って、トランス10に極めて大きい電流が流れてしまう状態となり具合が悪い。
そこで、本構成例のAC/DCコンバータ1では、トランス10として、結合係数Kの小さいリーケージトランスないしは共振トランス(例えばK=0.6〜0.9)が用いられている。このような構成とすることにより、AC/DCコンバータ1の起動時や出力短絡時においても、トランス10の等価インダクタンス(1−K2)Lが小さくなり過ぎないので、上記の課題を解消することが可能となる。
また、先にも述べたように、トランス10の漏れインダクタンス11xは、LLC共振回路の構成要素としても利用することができるので、AC/DCコンバータ1の変換効率向上にも寄与し得る。
さらに、トランス10の漏れインダクタンス11xは、チョークコイルとしても機能する。従って、本構成例のAC/DCコンバータ1であれば、フライバック方式の回路構成でありながら、フライバック方式とフォワード方式を併用することが可能となる。
なお、仮にトランス10として、結合係数Kの大きい密結合トランス(K=0.99程度)を用いた場合には、フォワード動作時における双方向スイッチ20のオン時間が短くなり過ぎるので、制御回路70によるスイッチング制御が非常に難しくなる。そのため、制御安定性の観点から考えても、トランス10として、結合係数Kの小さいリーケージトランスないしは共振トランスを用いることが重要であると言える。
図3は、トランス10の入出力比と巻線比との関係を説明するための模式図である。一次巻線11の巻数をn1とし、二次巻線12の巻数(本構成例では、第1タップT21または第2タップT22からセンタータップT23までの巻数)をn2とし、一次巻線11の印加電圧をV1とし、二次巻線12の印加電圧をV2とした場合には、一般的に、次の(1)式が成立する。
V2=(n2/n1)×V1×K … (1)
ここで、フライバック方式のみを用いてトランス10を駆動するためには、次の(2)式を満たす必要がある。なお、(2)式中のV1maxは、一次巻線11の最大印加電圧を示している。
n2/n1<V2/(V1max×K) … (2)
これに対して、本構成例のAC/DCコンバータ1では、次の(3)式を成立させることにより、フライバック方式とフォワード方式の併用が実現されている。
n2/n1≧V2/(V1max×K) … (3)
図4は、交流入力電圧Vi(=一次巻線11の印加電圧V1)とAC/DCコンバータ1の動作モードとの相関関係を示す模式図である。本図で示したように、本構成例のAC/DCコンバータ1の動作モードは、交流入力電圧Viの周期的な変動に応じて、フライバック方式が単独で用いられる第1動作モード(電圧範囲(1)を参照)と、フライバック方式とフォワード方式が併用される第2動作モード(電圧範囲(2)を参照)のいずれか一方となる。
具体的に述べると、−V1max<−Vth<0<+Vth<+V1maxとなるように、閾値電圧±Vthが設定されている場合、−Vth<Vi<+Vthとなる電圧範囲(1)では、フライバック方式が単独で用いられる第1動作モードとなる。一方、−V1max≦Vi≦−Vth、または、+Vth≦Vi≦+V1maxとなる電圧範囲(2)では、フライバック方式とフォワード方式が併用される第2動作モードとなる。
図5は、第1動作モード(フライバック方式のみ)でのスイッチオン期間における電流経路を示す回路図である。双方向スイッチ20のオン期間には、一次回路系1pに一次電流I1が流れるので、一次巻線11にエネルギが蓄えられる。例えば、交流入力電圧Viが正(T11>T12)であるときには、本図中の太い実線矢印で示したように、交流電源PW→一次巻線11→双方向スイッチ20→交流電源PWという向きで、一次電流I1が流れる。一方、二次巻線12には何ら電流が流れない。
図6は、第1動作モード(フライバック方式のみ)でのスイッチオフ期間における電流経路を示す回路図である。双方向スイッチ20のオフ期間には、一次巻線11と磁気結合された二次巻線12に誘起電圧(ここではフライバック電圧と呼ぶ)が生じるので、二次回路系1sに二次電流I2が流れる。例えば、交流入力電圧Viが正(T11>T12)の状態で一次巻線11にエネルギが蓄えられていた場合には、本図中の太い破線矢印で示したように、二次巻線12(第2タップT22)→ダイオード42→負荷Z→二次巻線12(センタータップT23)という向きで、二次電流I2が流れる。
また、双方向スイッチ20がオフされると、一次回路系1pでは共振コンデンサ30によるLLC共振が生じる。その結果、本図中の太い実線矢印で示したように、直前のスイッチオン期間とは逆向きに一次電流I1が流れる。
図7は、第1動作モード(フライバック方式のみ)での電流挙動を示す波形図である。実線は一次電流I1を示しており、破線は二次電流I2を示している。なお、本図は、交流入力電圧Viが正(T11>T12)であるときの電流挙動を描写したものである。
本図で示したように、双方向スイッチ20がオンされている間、一次電流I1は、一次巻線11のインダクタンスに応じた正の傾きで直線的に増大していく。その後、双方向スイッチ20がオフされると、一次電流I1は減少に転じ、さらには負方向に流れ始める。
一方、二次電流I2は、双方向スイッチ20がオンされている間には流れず、双方向スイッチ20がオフされたときに大きく跳ね上がる。このように、第1動作モードでは、従来のフライバック方式と同様、二次電流I2の波高値が比較的大きくなる。ただし、先の図4でも示したように、AC/DCコンバータ1が第1動作モードとなるのは、−Vth<Vi<+Vthである期間に限られるので、大きな問題となることはない。
図8は、第2動作モード(フライバック方式+フォワード方式)でのスイッチオン期間における電流経路を示す回路図である。双方向スイッチ20のオン期間には、第1動作モードと同様、一次回路系1pに一次電流I1が流れるので、一次巻線11にエネルギが蓄えられる。例えば、交流入力電圧Viが正(T11>T12)であるときには、本図中の太い実線矢印で示したように、交流電源PW→一次巻線11→双方向スイッチ20→交流電源PWという向きで、一次電流I1が流れる。
また、第2動作モードでは、双方向スイッチ20のオン期間において、二次巻線12に誘起電圧(ここではフォワード電圧と呼ぶ)が生じるので、二次回路系1sに二次電流I2が流れる。具体的には、本図の太い破線矢印で示したように、二次巻線12(第1タップT21)→ダイオード41→負荷Z→二次巻線12(センタータップT23)という向きで、二次電流I2が流れる。
図9は、第2動作モード(フライバック方式+フォワード方式)でのスイッチオフ期間における電流経路を示す回路図である。双方向スイッチ20のオフ期間には、第1動作モードと同様、一次巻線11と磁気結合された二次巻線12に誘起電圧(=フライバック電圧)が生じるので、二次回路系1sに二次電流I2が流れる。具体的には、本図中の太い破線矢印で示したように、二次巻線12(第2タップT22)→ダイオード42→負荷Z→二次巻線12(センタータップT23)という向きで、二次電流I2が流れる。
また、双方向スイッチ20がオフされると、一次回路系1pでは共振コンデンサ30によるLLC共振が生じる。その結果、本図中の太い実線矢印で示したように、直前のスイッチオン期間とは逆向きに一次電流I1が流れる。この点についても、先の第1動作モードと同様である。
図10は、第2動作モード(フライバック方式+フォワード方式)での電流挙動を示す波形図である。先の図7と同様、実線は一次電流I1を示しており、破線は二次電流I2を示している。また、本図も、交流入力電圧Viが正(T11>T12)であるときの電流挙動を描写したものである。
本図で示したように、一次電流I1の挙動については、第1動作モード(図7)と基本的に同様である。すなわち、一次電流I1は、双方向スイッチ20のオン期間中には正方向に流れ、双方向スイッチ20のオフ期間中には負方向に流れる。
一方、二次電流I2の挙動は、双方向スイッチ20のオフ期間中だけでなく、双方向スイッチ20のオン期間中にも流れるという点で、第1動作モード(図7)と大きく異なっている。また、双方向スイッチ20のオン期間中に二次電流I2が流れることに伴い、一次巻線11に蓄えられるエネルギがその分だけ減少する。その結果、第1動作モード(図7)と比べて、双方向スイッチ20がオフされたときに生じる二次電流I2の波高値が低く抑えられていることが分かる。
このように、フライバック方式とフォワード方式を併用するAC/DCコンバータ1であれば、二次巻線12に現れるフォワード電圧とフライバック電圧の双方を出力として取り出すことができる。従って、二次電流I2の波高値が大きいというフライバック方式の欠点を解消し、中・大電力適用時にも高効率で交流入力電圧Viを直流出力電圧Voに直接変換することが可能となる。
<一般的な出力帰還方式>
次に、AC/DCコンバータ1の一般的な出力帰還方式とその課題について説明する。図11は、一般的な出力帰還方式を採用したAC/DCコンバータの一構成例(特に、帰還回路60の周辺)を示す回路図である。
本構成例の帰還回路60は、シャントレギュレータSRと、フォトカプラPC1と、抵抗R11〜R16と、コンデンサC11を含む。なお、フォトカプラPC1は、アイソレータの一種であり、発光ダイオードLED1とフォトトランジスタPT1を含む。
シャントレギュレータSRのカソードKは、発光ダイオードLED1のカソードに接続されている。シャントレギュレータSRのアノードAは、二次側コモンGND2に接続されている。抵抗R11及びR12は、直流出力電圧Voの出力端とシャントレギュレータSRのゲートGとの間に直列接続されている。抵抗R13は、シャントレギュレータSRのゲートGと二次側コモンGND2との間に接続されている。抵抗R14は、直流出力電圧Voの出力端と発光ダイオードLED1のアノードとの間に接続されている。抵抗R15は、発光ダイオードLED1のアノードとカソードとの間に接続されている。抵抗R16とコンデンサC11は、シャントレギュレータSRのゲートGとカソードKとの間に直列接続されている。
フォトトランジスタPT1のコレクタは、制御回路70の帰還端子に接続されている。フォトトランジスタPT1のエミッタは、一次側コモンGND1に接続されている。フォトトランジスタPT1のコレクタとエミッタとの間(=フォトカプラPC1の出力部に相当)には、フォトトランジスタPT1に流れる一次側電流I11を積分するためのコンデンサC12が直接接続されている。
上記構成から成る帰還回路60において、抵抗R11〜R13は、直流出力電圧Voの分圧電圧Vdを生成する分圧回路として機能する。抵抗R14は、発光ダイオードLED1に流れる二次側電流I12の制限手段として機能する。抵抗R15は、シャントレギュレータSRに対して最低限のバイアス電流を流し続ける手段として機能する。抵抗R16とコンデンサC11は、出力帰還ループの位相補償回路として機能する。シャントレギュレータ81は、ゲートGに印加される分圧電圧Vdに応じてカソードKに流れるカソード電流(=発光ダイオードLED1に流れる二次側電流I12)を制御する。
このように、一般的な出力帰還方式を採用した帰還回路60では、フォトトランジスタPT1のコレクタとエミッタとの間にコンデンサC12を直接接続することにより、ピーク値検波(或いは平均値検波)を行っている。
すなわち、フォトカプラPC1から出力される一次側電流I11をコンデンサC12で積分して帰還信号Sfbを生成しているので、時定数が存在する。従って、帰還信号Sfbを用いて出力帰還制御を行う場合には、遅延が生じるので負荷応答特性に影響が出る。
特に、制御回路70に力率改善機能を持たせる場合には、上記の時定数を大きく設定する必要があるので、さらに負荷応答特性が悪くなり、例えば、直流出力電圧Voに意図しないオーバーシュートを生じるおそれがあった。
<新規な出力帰還方式(実施形態)>
以下では、上記の課題を解消することのできる新規な出力帰還方式について説明する。図12は、新規な出力帰還方式を採用したAC/DCコンバータの実施形態を示す回路図である。本実施形態のAC/DCコンバータ1は、先の基本構成(図1C)をベースとしつつ、種々の変更が加えられている。
なお、本実施形態の主たる変更点は、帰還回路60及び制御回路70の新規な内部構成とその動作にあるが、以下では、それらの詳細な説明に先立ち、上記以外の変更点についても簡単に説明しておく。
<共振インダクタンス成分>
まず、第1の変更点として、本実施形態のAC/DCコンバータ1では、トランス10としてリーケージトランスないしは共振トランスが用いられておらず、二次巻線12のセンタータップT23と二次側コモンGND2との間に、共振インダクタンス成分(先の漏れインダクタンス11x)に相当する素子として、コイル120が接続されている。
このような構成を採用することでも、先の基本構成(図1A〜図1C)と同様の作用・効果を享受することができるので、中・大電力適用時にも高効率で交流入力電圧Viを直流出力電圧Voに直接変換することが可能となる。
また、本実施形態のAC/DCコンバータ1であれば、その第2動作モード(フライバック方式+フォワード方式)において、双方向スイッチ20のオフ期間における二次電流I2をさらに引き下げることが可能となり、かつ、双方向スイッチ20のオン期間における二次電流I2をさらに引き上げることが可能となる。
特に、本実施形態のAC/DCコンバータ1であれば、その第2動作モード(フライバック方式+フォワード方式)において、双方向スイッチ20のオン期間における二次電流I2が0Aを下回らないようになるので、二次回路系1sを電流連続モードで動作させることが可能となる。
なお、コイル120は、一次巻線11の第1タップT11とフィルタ回路100の出力端との間、二次巻線12の第1タップT21ないし第2タップT22と全波整流回路40の入力端との間、若しくは、全波整流回路40の出力端と直流出力電圧Voの出力端との間に接続することも考えられる。ただし、上記の効果を最大限に享受するためには、二次巻線12のセンタータップT23と二次側コモンGND2との間にコイル120を接続することが望ましい、という知見がシミュレーションから得られている。
<容量分圧回路>
次に、第2の変更点として、本実施形態のAC/DCコンバータ1には、容量分圧回路150が導入されている。容量分圧回路150は、コンデンサ151及び152を含み、双方向スイッチ20の両端間電圧V20を容量分圧して分圧電圧Vswを生成する。
コンデンサ151の第1端は、双方向スイッチ20の第2端(=制御回路70の基準電位端に相当する一次側コモンGND1)に接続されている。コンデンサ151の第2端とコンデンサ152の第1端は、いずれも、分圧電圧Vswの出力端に接続されている。コンデンサ152の第2端は、双方向スイッチ20の第1端(=一次巻線11の第2タップT12)に接続されている。
このように、コンデンサ151及び152は、双方向スイッチ20の両端間で互いに直列接続されており、相互間の接続ノードから分圧電圧Vswを出力する。
今、コンデンサ151の容量値をC151とし、コンデンサ152の容量値をC152とした場合、分圧電圧Vswは、次の(4)式で表される。
Vsw=V20×C152/(C151+C152) … (4)
従って、C152<<C151となるように、コンデンサ151及び152の各容量値を適宜選択すれば、制御回路70の入力ダイナミックレンジに収まる分圧電圧Vswを生成することが可能となる。
AC/DCコンバータ1の共振動作時(=双方向スイッチ20のオフ時)において、双方向スイッチ20の両端間電圧V20は、一般に、数百V〜1000Vを超えるほどの高電圧となる。従って、双方向スイッチ20の両端間電圧V20を制御回路70に直接入力して監視することは困難である。
一方、容量分圧回路150で生成される分圧電圧Vswについては、先述の通り、その電圧値を制御回路70の入力ダイナミックレンジに収めることができるので、制御回路70に直接入力することが可能となる。
特に、両端間電圧V20の波形と分圧電圧Vswの波形は、互いに相似している。従って、制御回路70において、分圧電圧Vswを監視することにより、双方向スイッチ20のオンタイミングを適切に検出することが可能となる。
また、本構成例の容量分圧回路150であれば、検出信号の位相を進めてしまう抵抗が用いられていないので、別途の遅延回路が不要となる。また、抵抗での電力損失を生じることもない。
さらに、本構成例の容量分圧回路150は、共振コンデンサ30a及び30bとは別に設けられているので、共振コンデンサ30の容量値に依らず、任意に分圧比を設定することができる。
なお、分圧電圧Vswの入力を受け付ける制御回路70は、分圧電圧Vswが0Vとなるタイミングを見計らって双方向スイッチ20をオンさせるソフトスイッチング機能(=ZVS機能)を備えている。このようなソフトスイッチング機能を具備することにより、先にも述べたように、双方向スイッチ20の寄生コンデンサや共振コンデンサ30によるスイッチング損失を低減することができるので、AC/DCコンバータ1の変換効率を高めることが可能となる。
<帰還回路>
次に、帰還回路60について説明する。帰還回路60は、オペアンプAMPと、フォトカプラPC2と、抵抗R21〜R24と、コンデンサC21〜C22を含み、直流出力電圧Voに応じてフォトカプラPC2を線形制御することにより、二次回路系1s(=GND2系)から一次回路系1p(=GND1系)への帰還信号Sfbを生成する。
フォトカプラPC2は、二次側電流I22に比例した一次側電流I21を生成するアイソレータの一種であり、発光ダイオードLED2とフォトトランジスタPT2を含む。なお、発光ダイオードLED2は、二次側電流I22に応じて光信号を生成する発光素子に相当する。また、フォトトランジスタPT2は、光信号に応じて一次側電流I21を生成する受光素子に相当する。
オペアンプAMPの出力端は、発光ダイオードLED2のカソードに接続されている。抵抗R21は、直流出力電圧Voの出力端とオペアンプAMPの反転入力端(−)との間に直列接続されている。抵抗R22は、オペアンプAMPの反転入力端(−)と二次側コモンGND2との間に接続されている。抵抗R23は、直流出力電圧Voの出力端と発光ダイオードLED1のアノードとの間に接続されている。コンデンサC21は、オペアンプAMPの出力端と反転入力端(−)との間に接続されている。抵抗R24とコンデンサC22は、オペアンプAMPの出力端と反転入力端(−)との間に直列接続されている。
フォトトランジスタPT1のコレクタは、電源ライン(=電源電圧Vccの印加端)に接続されている。フォトトランジスタPT1のエミッタは、抵抗180を介して一次側コモンGND1に接続されている。なお、フォトカプラPC2の出力部には、平滑用のコンデンサが接続されておらず、抵抗180は、帰還信号Sfbとして入力される一次側電流I21を積分することなく電流/電圧変換して帰還電圧Vfbを生成する電流/電圧変換部に相当する。
なお、抵抗R21及びR22は、直流出力電圧Voの分圧電圧Vdを生成する分圧回路として機能する。抵抗R23は、発光ダイオードLED2に流れる二次側電流I22の制限手段として機能する。抵抗R24とコンデンサC21及びC22は、出力帰還ループの位相補償回路として機能する。オペアンプAMPは、反転入力端(−)に入力される分圧電圧Vdと、非反転入力端(+)に入力される基準電圧VREFがイマジナリショートするように、発光ダイオードLED2に流れる二次側電流I22を線形制御する。
すなわち、オペアンプAMP、抵抗R21〜R24、並びに、コンデンサC21及びC22は、直流出力電圧Voに応じて二次側電流I22を線形制御する二次側電流制御部として機能する。
ただし、帰還回路60の回路構成は、何ら上記に限定されるものではなく、例えば、シャントレギュレータSRを用いる一般的な回路構成(図11)であっても、その回路定数(R11〜R16、C11)を適宜調整することにより、直流出力電圧Voに応じて二次側電流I12を線形制御することは可能である。
<制御回路>
次に、制御回路70について説明する。制御回路70は、帰還電圧Vfbに応じて双方向スイッチ20のオン/オフ制御を行う回路部であり、エラーアンプ71と、コンデンサ72と、コンパレータ73と、制御信号生成部74と、レベル検出部75a〜75cと、ロジック部76a〜76cと、調整部77と、抵抗78と、を含む。
エラーアンプ71は、電流出力型のトランスコンダクタンスアンプ(いわゆるgmアンプ)であり、反転入力端(−)に入力される帰還電圧Vfbと、非反転入力端(+)に入力される基準電圧Vrefとの差分に応じた出力電流I71を生成する。
コンデンサ72は、エラーアンプ71の発振を防止するための位相補償部を形成しており、出力電流I71を積分して誤差信号ERRを生成する。Vfb<Vrefであるときには、エラーアンプ71からコンデンサ72に出力電流I71が流し込まれて誤差信号ERRが上昇する。逆に、Vfb>Vrefであるときには、コンデンサ72からエラーアンプ71に出力電流I71が引き抜かれて誤差信号ERRが低下する。
なお、位相補償部のカットオフ周波数fcは、通常、数百Hz〜数kHzに設定されることが多い。一方、本実施形態の制御回路70では、AC/DCコンバータ1の力率を1に近付けるべく、カットオフ周波数fcが通常より低い値(数Hz)に設定されている。
コンパレータ73は、非反転入力端(+)に入力される鋸波状のスロープ信号SLPと反転入力端(−)に入力される誤差信号ERRとを比較して比較信号CMPを生成する。比較信号CMPは、SLP<ERRであるときにローレベルとなり、SLP>ERRであるときにハイレベルとなる。
制御信号生成部74は、比較信号CMPに応じて双方向スイッチ20の制御信号Sctrlを生成する。より具体的に述べると、制御信号生成部74は、比較信号CMPの立上りタイミングで双方向スイッチ20をオフするように、そのオフタイミングを設定する。また、制御信号生成部74は、比較信号CMPに応じた出力帰還制御とは別に、ロジック部76a〜76cからの指示に応じてロジカルに双方向スイッチ20のオン/オフ制御を行う機能も備えている。さらに、制御信号生成部74は、センス電圧Vcsを監視して一次電流I1を制限する過電流保護機能や、双方向スイッチ20の両端間電圧V20(本図では、その分圧電圧Vsw)が0Vとなるタイミングを見計らって双方向スイッチ20をオンさせるソフトスイッチング機能(=ZVS機能)なども備えている。
レベル検出部75a〜75cは、それぞれ、非反転入力端(+)に入力される帰還電圧Vfbと、反転入力端(−)に入力される閾値電圧Vth1〜Vth3(ただしVth1>Vth2>Vth3)とを比較して、レベル検出信号Sa〜Scを生成するコンパレータである。レベル検出信号Saは、Vfb>Vth1であるときにハイレベルとなり、Vfb<Vth1であるときにローレベルとなる。レベル検出信号Sbは、Vfb>Vth2であるときにハイレベルとなり、Vfb<Vth2であるときにローレベルとなる。レベル検出信号Scは、Vfb>Vth3であるときにハイレベルとなり、Vfb<Vth3であるときにローレベルとなる。
ロジック部76a〜76cは、それぞれ、レベル検出信号Sa〜Scに応じて制御信号生成部74及び調整部77を制御する。なお、ロジック部76a〜76cは、それぞれ、必要に応じてレベル検出信号Sa〜Scのラッチ処理なども行う。ロジック部76a〜76cの動作については、後ほど具体例を挙げて説明する。
調整部77は、ロジック部76a〜76cの少なくとも一つから与えられる指示に応じて出力電流I71の大きさを調整する。調整部77の構成及び動作については後述する。
抵抗78は、エラーアンプ71の反転入力端(−)とフォトトランジスタPT2のエミッタとの間に接続されている。なお、抵抗78については、これを省略しても構わない。
<調整部>
図13は、調整部77の一構成例を示す回路図である。本構成例の調整部77は、電流源CSH及びCSLと、スイッチSWH及びSWLと、を含む。
電流源CSHとスイッチSWHは、電源端とエラーアンプ71の出力端との間に直列接続されている。一方、電流源CSLとスイッチSWLは、エラーアンプ71の出力端と接地端(=一次側コモン)との間に直列接続されている。スイッチSWHは、例えば、ロジック部76cによりオン/オフすればよく、スイッチSWLは、例えば、ロジック部76bによりオン/オフすればよい。
スイッチSWHがオンしてスイッチSWLがオフしているときには、電流源CSHで生成される上側電流IHが出力電流I71に足し合わされる。このような状態は、出力電流I71が正方向(=エラーアンプ71からコンデンサ72に向かう方向)にオフセットされた状態と等価である。従って、コンデンサ72に流し込まれる充電電流が増大されるので、誤差信号ERRが上昇しやすくなる。
一方、スイッチSWHがオフしてスイッチSWLがオンしているときには、電流源CSLで生成される下側電流ILが出力電流I71に足し合わされる。このような状態は、出力電流I71が負方向(=コンデンサ72からエラーアンプ71に向かう方向)にオフセットされた状態と等価である。従って、コンデンサ72から引き抜かれる放電電流が増大されるので、誤差信号ERRが低下しやすくなる。
このように、本実施形態のAC/DCコンバータ1であれば、帰還電圧Vfbのレベル検出結果に応じて出力電流I71の大きさを任意に調整することができる。従って、力率を1に近付けるために、大容量(例えば数千μF)のコンデンサ72が用いられている場合でも、その充電速度ないしは放電速度を適切に可変制御することができる。その結果、出力帰還ループの負荷応答特性を改善することが可能となり、延いては、直流出力電圧Voの意図しないオーバーシュートなどを抑制することが可能となる。
<ロジック部>
図14は、ロジック部76a〜76cそれぞれの動作を説明するための波形図であり、紙面の上側から順に、直流出力電圧Vo、並びに、帰還電圧Vfb(実線)、及び、誤差信号ERR(破線)が描写されている。
先にも述べた通り、フォトカプラPC2の出力部には、平滑用のコンデンサが接続されておらず、抵抗180は、帰還信号Sfbとして入力される一次側電流I21を積分せずに遅滞なく電流/電圧変換して帰還電圧Vfbを生成する。従って、帰還電圧Vfbは、本図で示したように、直流出力電圧Voのピーク値を検波した波形ではなく、直流出力電圧Voに応じて線形制御された波形となる。
このような波形を持つ帰還電圧Vfbは、レベル検出部75a〜75cそれぞれのレベル検出処理(=閾値電圧Vth1〜Vth3との比較処理)により、レベル検出信号Sa〜Scとして取り出され、ロジック部76a〜76cの信号処理に供される。
例えば、ロジック部76cは、レベル検出信号ScがローレベルであるときにスイッチSWHをオンし、レベル検出信号ScがハイレベルとなったときにスイッチSWHをオフする。言い換えると、ロジック部76cは、帰還電圧Vfbが閾値電圧Vth3(例えばVth3<Vref)を下回っているときには、コンデンサ72の充電電流を通常値(=出力電流I71のみ)よりも増やす一方、帰還電圧Vfbが閾値電圧Vth3を上回ったときには、コンデンサ72の充電電流を通常値に戻すように、調整部77を制御する。
このような電流調整を行うことにより、コンデンサ72が大容量であっても、AC/DCコンバータ1の起動時(特にソフトスタート期間)には、誤差信号ERRの上昇速度が遅くなり過ぎないので、直流出力電圧Voを適切に出力することが可能となる。なお、上側電流IHは、帰還電圧Vfbが基準電圧Vrefを上回るまでにオフされるので、例えば、ソフトスタート期間の満了時点で、負荷Zが軽負荷状態(または無負荷状態)であったとしても、直流出力電圧Voのオーバーシュートを未然に回避することが可能となる。
また、例えば、ロジック部76bは、レベル検出信号SbがローレベルであるときにスイッチSWLをオフし、レベル検出信号SbがハイレベルとなったときにスイッチSWLをオンする。言い換えると、ロジック部76bは、帰還電圧Vfbが閾値電圧Vth2を下回っているときには、コンデンサ72の放電電流を通常値(=出力電流I71のみ)に設定する一方、帰還電圧Vfbが閾値電圧Vth2を上回ったときには、コンデンサ72の放電電流を通常値よりも増やすように、調整部77を制御する。
このような電流調整を行うことにより、帰還電圧Vfb(延いては直流出力電圧Vo)が高くなったときには、コンデンサ72の放電電流を増やして誤差信号ERRをより素早く引き下げることができる。その結果、比較信号CMPの立上りタイミング(=双方向スイッチ20のオフタイミング)が早くなるので、例えば、負荷Zが急に軽くなった場合であっても、直流出力電圧Voのオーバーシュートを防止することが可能となる。
また、例えば、ロジック部76aは、レベル検出信号Saがハイレベルとなったとき、すなわち、帰還電圧Vfbが閾値電圧Vth1を上回ったときに、双方向スイッチ20を強制的にオフするように制御信号生成部74を制御する。このようなロジカル制御を行うことにより、コンデンサ72の放電電流を増やしても誤差信号ERRの引き下げが間に合わない場合には、出力帰還ループの応答を待つことなく、双方向スイッチ20を遅滞なくオフすることができるので、直流出力電圧Voのオーバーシュートを最小限に抑制することが可能となる。
以上で説明したように、本実施形態のAC/DCコンバータ1であれば、帰還電圧Vfb(延いては直流出力電圧Vo)のレベル検出結果に応じて、コンデンサ72の充電電流ないしは放電電流(延いては誤差信号ERRの上昇速度ないしは低下速度)を任意に調整することができるので、出力帰還ループの負荷応答特性を改善することが可能となる。
また、本実施形態のAC/DCコンバータ1であれば、出力電流I71の積分出力に相当する誤差信号ERRとは無関係に、ロジック部76a〜76cから制御信号生成部74をロジカルに制御することができるので、出力帰還ループの応答を待つことなく、双方向スイッチ20を遅滞なくオン/オフすることも可能となる。
さらには、上記2系統のロジカル制御を組み合わせて実施することにより、見かけ上、誤差信号ERRを生成する積分器の時定数が小さい、若しくは、ゼロに等しい制御回路70を実現することが可能となる。
<その他の変形例>
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。