JP6566688B2 - ゼロクロス検知回路、電源装置、及び画像形成装置 - Google Patents
ゼロクロス検知回路、電源装置、及び画像形成装置 Download PDFInfo
- Publication number
- JP6566688B2 JP6566688B2 JP2015072976A JP2015072976A JP6566688B2 JP 6566688 B2 JP6566688 B2 JP 6566688B2 JP 2015072976 A JP2015072976 A JP 2015072976A JP 2015072976 A JP2015072976 A JP 2015072976A JP 6566688 B2 JP6566688 B2 JP 6566688B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- zero
- cross detection
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Or Security For Electrophotography (AREA)
Description
(2)交流電源から所定の直流電圧を生成する電源装置であって、請求項2乃至4のいずれか1項に記載のゼロクロス検知回路を有することを特徴とする電源装置。
(3)記録材に画像形成を行う画像形成手段と、前記画像形成手段を制御するコントローラと、請求項5に記載の電源装置と、を備え、前記コントローラは、前記スイッチ手段をオン又はオフすることにより、前記ゼロクロス検知回路への電力供給又は遮断を行うことを特徴とする画像形成装置。
図5は、従来のゼロクロス検知回路を含む電源装置の回路構成を示す回路図である。図5において、スイッチング電源回路100は、ダイオードD2、D3、D4、D5、D7、コンデンサC2、C3、C4、PWMモジュールU1、電界効果トランジスタ(以下、FETという)Q2、抵抗R4、トランスT1から構成される。また、トランスT1は、一次巻線T1p、二次巻線T1s、補助巻線T1hを有している。スイッチング電源回路100は、交流電源から交流電圧が入力される電圧ラインLINE1と電圧ラインLINE2、及びグランド電位GNDを有している。一般に、電圧ラインLINE1及び電圧ラインLINE2から入力される交流電圧は、グランド電位GNDを電圧振幅の中心とし、各々180°の位相差を持つ正弦波電圧である。
図6(a)は、上述したゼロクロス検知信号ZEROXが交流電圧のゼロクロスタイミングと同期しないという課題を解決する、スイッチング電源回路101及びゼロクロス検知回路201の回路構成である。図6(a)と図5の回路構成の違いは、図6(a)では、ゼロクロス検知回路201を低電圧出力側の端子VLに接続せず、電圧ラインLINE1と電圧ラインLINE2の間に接続している点である。なお、図6(a)では、図5と同じ回路構成については、同じ符号を付し、説明を省略する。電圧ラインLINE1の電圧が電圧ラインLINE2の電圧よりも低い場合でも、ゼロクロス検知回路201が電圧ラインLINE2に接続されているため、ダイオードD4によって逆バイアスされる。そのため、図5の回路でZEROX信号がゼロクロスタイミングと同期しない要因となったコンデンサC3には、電流は流れない。従って、トランジスタQ1のベース端子−エミッタ端子間に電流は流れず、ゼロクロス検知信号ZEROXの立ち上がり、立ち下がりのタイミングがゼロクロスタイミングと同期することになる。
また、図6(b)は、上述した課題を解決するための、図6(a)とは異なるスイッチング電源回路102及びゼロクロス検知回路202の回路構成である。図6(a)と図6(b)の回路構成の違いは、次のとおりである。即ち、図6(a)に示す回路では、トランスT1の補助巻線T1hに誘起された電圧より直流電圧Vccを生成している。一方、図6(b)に示す回路では、電圧ラインLINE1から供給される交流電圧をダイオードD1とコンデンサC1で半波整流し、平滑することにより、直流電圧Vccを生成している点が、図6(a)の回路構成と異なる点である。なお、図6(b)では、図5、図6(a)と同じ回路構成については、同じ符号を付し、説明を省略する。電圧ラインLINE1の電圧が電圧ラインLINE2の電圧より高い場合には、電圧ラインLINE1→ダイオードD1→抵抗R1→コンデンサC1の経路に電流が流れて直流電圧Vccが生成される。そして、生成された直流電圧Vccは、抵抗R7を介してトランジスタQ1とフォトカプラPC1へ供給される。また、電圧ラインLINE1→ダイオードD7→抵抗R2→抵抗R3→電圧ラインLINE2の経路にも電流が流れる。すると、抵抗R3の端子間の電圧降下により、トランジスタQ1のベース端子からエミッタ端子に電流が流れ、トランジスタQ1はオン状態となる。その結果、フォトカプラPC1内のLEDは非導通状態となって、フォトカプラPC1内のフォトトランジスタはオフ状態となる。フォトカプラPC1内のフォトトランジスタのコレクタ端子は、抵抗R5を介して出力電圧Voutにプルアップされているため、ゼロクロス検知信号ZEROXはハイ(High)レベルとなる。
図1は、実施例1の電源装置の構成を示す回路図であり、スイッチング電源回路103と、ゼロクロス検知回路203から構成されている。図1のスイッチング電源回路103は、ダイオードD2、D3、D4、D5、D6、D7、コンデンサC2、C3、C4、C5、PWMモジュールU1、FET Q2、抵抗R5、トランスT1から構成される。また、トランスT1は、一次巻線T1p、二次巻線T1s、補助巻線T1hを有している。スイッチング電源回路103は、第1のラインである電圧ラインLINE1、第2のラインである電圧ラインLINE2、グランド電位GNDを有している。一般に、電圧ラインLINE1、LINE2には、グランド電位GNDを電圧振幅の中心として、それぞれ180°の位相差を持つ正弦波電圧が入力(供給)される。
図1に示すゼロクロス検知回路203は、ダイオードD1、ツェナーダイオードZD1、抵抗R1、R2、R3、R4、スイッチング素子であるnチャネル型のFET Q1、出力回路であるフォトカプラPC1、コンデンサC1から構成されている。生成手段であるダイオードD1、コンデンサC1で構成される整流平滑回路は、抵抗R1を介して電圧ラインLINE1から入力された交流電圧をダイオードD1が半波整流し、コンデンサC1によって平滑され、所定の電圧である直流電圧Vccが生成される。ダイオードD1と電圧ラインLINE1との間に設けられた第1の抵抗である抵抗R1は、ダイオードD1、コンデンサC1ヘの電流を制限する電流制限抵抗である。また、直列接続された抵抗R1、ダイオードD1、コンデンサC1と並列に、FET Q1の駆動を制御する制御手段として機能する、直列接続された抵抗R2、R3が、電圧ラインLINE1と電圧ラインLINE2の間に接続されている。また、制限手段であるツェナーダイオードZD1のカソード端子は、一端が電圧ラインLINE1側に接続された抵抗R1の他端とダイオードD1のアノード端子とに接続されている。また、ツェナーダイオードZD1のアノード端子は、電圧ラインLINE2と接続されている。
図1に示すスイッチ手段である電磁リレーRL1(以下、リレーRL1ともいう)は、電圧ラインLINE1と抵抗R1、R2との間に配置され、ゼロクロス検知回路203を使用しないときの消費電力を削減するために設けられている。ゼロクロス検知を行う必要がないときには、リレーRL1をオープン状態にすることにより、電圧ラインLINE1からゼロクロス検知回路203への電力供給が遮断され、ゼロクロス検知回路203における電力消費がカットされる。なお、本実施例では、リレーRL1はゼロクロス検知回路203と電圧ラインLINE1との間に設けられているが、これに限定されるものではない。例えば、リレーRL1をゼロクロス検知回路203と電圧ラインLINE2との間に設けてもよいし、ゼロクロス検知回路203と電圧ラインLINE1及び電圧ラインLINE2との2箇所の間に設けてもよい。
次に、本実施例のゼロクロス検知回路203の動作について、図1、図2を用いて説明する。図2は、ゼロクロス検知回路203における電圧、電流波形を示した図である。図2において、(a)は、電圧ラインLINE1と電圧ラインLINE2との間に印加される交流電圧の波形(正弦波波形)を示しており、(b)はダイオードD1、コンデンサC1により生成される直流電圧Vccの電圧波形を示している。(c)は、コンデンサC1に流れる電流波形を示しており、(d)は、フォトカプラPC1のLEDに流れる電流波形を示している。また、(e)は、ダイオードD1のカソード端子の電圧を基準にしたアノード端子の電圧を示す電圧波形を示している。(e)において、時間軸よりも上側(図中、+側)は、アノード端子側の電圧がカソード端子側よりも高いことを示し、時間軸よりも下側(図中、−側)は、アノード端子側の電圧がカソード端子側よりも低い逆バイアスの状態であることを示している。なお、図2の横軸は時間(Time)を示している。
図3は、本実施例の電源装置の構成を示す回路図であり、スイッチング電源回路103と、ゼロクロス検知回路204から構成されている。なお、スイッチング電源回路103は、図1のスイッチング電源回路103の構成と同じであり、図3では、同一の符号を付し、説明を省略する。
本実施例の特徴は、FET Q3とツェナーダイオードZD3により、電位差発生と電圧抑制を行うことにある。実施例1では、FET Q1のゲート端子(G)とソース端子(S)間の電位差は、抵抗R3の端子間電圧によって発生させていたが、本実施例では、ツェナーダイオードZD3のツェナー電圧により発生させている。
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図4に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ500は、静電潜像が形成される像担持体としての感光ドラム511、感光ドラム511を一様に帯電する帯電部517(帯電手段)、感光ドラム511に形成された静電潜像をトナーで現像する現像部512(現像手段)を備えている。そして、感光ドラム511に現像されたトナー像をカセット516から供給された記録材としてのシート(不図示)に転写部518(転写手段)によって転写して、シートに転写したトナー像を定着器514で定着してトレイ515に排出する。この感光ドラム511、帯電部517、現像部512、転写部518が画像形成部である。また、レーザビームプリンタ500は、実施例1、2で説明した電源装置550を備えている。なお、実施例1、2の電源装置550を適用可能な画像形成装置は、図4に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム511上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
D1 ダイオード
LINE1、LINE2 電圧ライン
PC1 フォトカプラ
Q1 FET
R2、R3 抵抗
ZD1 ツェナーダイオード
Claims (7)
- 交流電圧が供給される第1のラインと第2のラインに接続され、前記交流電圧の位相が零度となるタイミングを検知し、検知信号を出力するゼロクロス検知回路であって、
前記検知信号を出力する出力回路と、
前記出力回路に直列に接続され、供給される前記交流電圧に応じて駆動するスイッチング素子と、
前記スイッチング素子を駆動するための電界効果トランジスタであってボディダイオードを備えた電界効果トランジスタと、
前記出力回路及び前記スイッチング素子に並列に接続された回路であって、直列に接続されたダイオードとコンデンサとを備え、供給される前記交流電圧から前記スイッチング素子を駆動するための所定の直流電圧を生成する生成回路と、
前記生成回路に並列に接続され、前記生成回路により生成される前記所定の直流電圧を所定の電圧値に制限するためのツェナーダイオードと、を有し、
前記出力回路及び前記スイッチング素子は、前記生成回路のコンデンサと並列に接続されており、
前記電界効果トランジスタと前記ツェナーダイオードは直列に接続されており、
前記電界効果トランジスタのソース端子は、第1の抵抗に接続され、前記電界効果トランジスタのゲート端子は、前記コンデンサに接続され、前記電界効果トランジスタのドレイン端子は、前記スイッチング素子の制御端子及び前記ツェナーダイオードのカソード端子に接続され、前記ツェナーダイオードのアノード端子は、前記第2のラインに接続されており、
前記出力回路は、前記スイッチング素子のオン又はオフに応じて、ハイレベル又はローレベルの前記検知信号を出力することを特徴とするゼロクロス検知回路。 - 前記第1のラインと前記第2のラインの少なくとも一方のラインと、前記電界効果トランジスタとの接続を遮断するスイッチ手段を備えることを特徴とする請求項1に記載のゼロクロス検知回路。
- 前記スイッチ手段は、リレー、トランジスタ、電界効果トランジスタ、サイリスタ、トライアックのいずれかを含むことを特徴とする請求項2に記載のゼロクロス検知回路。
- 前記第1の抵抗は、一端を前記スイッチ手段に接続され、他端を前記電界効果トランジスタ及び前記生成回路に接続されていることを特徴とする請求項2又は3に記載のゼロクロス検知回路。
- 交流電源から所定の直流電圧を生成する電源装置であって、
請求項2乃至4のいずれか1項に記載のゼロクロス検知回路を有することを特徴とする電源装置。 - 前記電源装置は、制御部を有し、
前記制御部は、前記スイッチ手段をオン又はオフすることにより、前記ゼロクロス検知回路への電力供給又は遮断を行うことを特徴とする請求項5に記載の電源装置。 - 記録材に画像形成を行う画像形成手段と、
前記画像形成手段を制御するコントローラと、
請求項5に記載の電源装置と、
を備え、
前記コントローラは、前記スイッチ手段をオン又はオフすることにより、前記ゼロクロス検知回路への電力供給又は遮断を行うことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015072976A JP6566688B2 (ja) | 2015-03-31 | 2015-03-31 | ゼロクロス検知回路、電源装置、及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015072976A JP6566688B2 (ja) | 2015-03-31 | 2015-03-31 | ゼロクロス検知回路、電源装置、及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016191687A JP2016191687A (ja) | 2016-11-10 |
JP6566688B2 true JP6566688B2 (ja) | 2019-08-28 |
Family
ID=57246491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015072976A Active JP6566688B2 (ja) | 2015-03-31 | 2015-03-31 | ゼロクロス検知回路、電源装置、及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6566688B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10105254A (ja) * | 1996-09-30 | 1998-04-24 | Canon Inc | ヒータ制御装置及び画像形成装置 |
JP2001078446A (ja) * | 1999-06-29 | 2001-03-23 | Toshiba Corp | 電源装置 |
JP2001218450A (ja) * | 2000-02-01 | 2001-08-10 | Ricoh Co Ltd | 電源同期パルス信号発生回路 |
JP5203643B2 (ja) * | 2007-07-04 | 2013-06-05 | キヤノン株式会社 | ゼロクロス検知回路、ゼロクロス信号出力回路及び電源 |
JP2010054306A (ja) * | 2008-08-27 | 2010-03-11 | Sharp Corp | ゼロクロス検知回路、及びそのゼロクロス検知回路を含む画像形成装置 |
JP6056475B2 (ja) * | 2012-12-28 | 2017-01-11 | ブラザー工業株式会社 | 電源システム、同電源システムを備えた画像形成装置 |
-
2015
- 2015-03-31 JP JP2015072976A patent/JP6566688B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016191687A (ja) | 2016-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101487054B1 (ko) | 방전 회로 및 전원 | |
KR101689424B1 (ko) | 전원, 정전 검지 장치, 및 화상 형성 장치 | |
JP5974952B2 (ja) | 電源システム、同電源システムを備えた画像形成装置 | |
JP6075827B2 (ja) | スイッチング電源装置及び画像形成装置 | |
JP6040768B2 (ja) | スイッチング電源、電源供給システム及び画像形成装置 | |
US9356525B2 (en) | Power supply device and image forming apparatus | |
JP2013123348A (ja) | ゼロクロス検知回路を有する電源、及び、画像形成装置 | |
JP6824708B2 (ja) | 電源装置及び画像形成装置 | |
JP2011152030A (ja) | 電源装置及び画像形成装置 | |
JP6028653B2 (ja) | 電源システム、同電源システムを備えた画像形成装置 | |
JP6029388B2 (ja) | 電源装置及び画像形成装置 | |
JP2017175381A (ja) | 電源回路及び画像形成装置 | |
JP6727806B2 (ja) | 電源装置及び画像形成装置 | |
JP6566688B2 (ja) | ゼロクロス検知回路、電源装置、及び画像形成装置 | |
US9343972B2 (en) | Power supply switching rectification method according to input alternating voltage, and image forming apparatus having the same | |
JP2017188978A (ja) | 電源装置及び画像形成装置 | |
JP2013251979A (ja) | 電源装置及び画像形成装置 | |
JP6335438B2 (ja) | スイッチ制御装置及び画像形成装置 | |
JP2009017678A (ja) | ゼロクロス検知回路 | |
JP6406798B2 (ja) | 電源装置及び画像形成装置 | |
JP5936493B2 (ja) | 電源装置及び画像形成装置 | |
JP2018137733A (ja) | 検知装置、コントローラおよび画像形成装置 | |
JP6312478B2 (ja) | 電源装置及び画像形成装置 | |
JP6207256B2 (ja) | 電源装置及び画像形成装置 | |
JP2016039727A (ja) | 電源装置及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20171201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190730 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6566688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |